JPH0473928B2 - - Google Patents
Info
- Publication number
- JPH0473928B2 JPH0473928B2 JP60134673A JP13467385A JPH0473928B2 JP H0473928 B2 JPH0473928 B2 JP H0473928B2 JP 60134673 A JP60134673 A JP 60134673A JP 13467385 A JP13467385 A JP 13467385A JP H0473928 B2 JPH0473928 B2 JP H0473928B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- driving
- integrated circuit
- signal
- integrated circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、液晶表示器の駆動用集積回路に係
わるもので、特に大形ドツトマトリツクス液晶表
示器を駆動するための液晶駆動用集積回路に関す
る。
わるもので、特に大形ドツトマトリツクス液晶表
示器を駆動するための液晶駆動用集積回路に関す
る。
従来、液晶駆動用集積回路は、例えば第２図に
示すように構成されている。第２図において、１
１はシフトレジスタで、ここでは64ビツトのビツ
ト長を持つものとする。上記シフトレジスタ１１
には、図示しないCPUあるいはコントローラか
らの同期信号SCが同期信号入力回路１２を介し
て供給される。また、上記シフトレジスタ１１に
は、CPUあるいはコントローラからの同期信号
シフトクロツクパルスSPがシフトクロツク入力
回路１２を介して供給され、この同期信号シフト
クロツクパルスSPに同期して上記同期信号SCが
シフトレジスタ１１中を順次転送される。そし
て、上記シフトレジスタ１１の最終段ビツトへ転
送された同期信号SCは、同期信号出力回路１５
を介して次段の液晶用駆動回路に同期信号として
供給される。１４はバツフアとしての駆動回路
で、この駆動回路１４には上記シフトレジスタ１
１の各ビツト毎の転送データ（同期信号SC）が
並列的に供給され、これらの転送データに基づい
て液晶駆動信号LCを得るようになつている。
示すように構成されている。第２図において、１
１はシフトレジスタで、ここでは64ビツトのビツ
ト長を持つものとする。上記シフトレジスタ１１
には、図示しないCPUあるいはコントローラか
らの同期信号SCが同期信号入力回路１２を介し
て供給される。また、上記シフトレジスタ１１に
は、CPUあるいはコントローラからの同期信号
シフトクロツクパルスSPがシフトクロツク入力
回路１２を介して供給され、この同期信号シフト
クロツクパルスSPに同期して上記同期信号SCが
シフトレジスタ１１中を順次転送される。そし
て、上記シフトレジスタ１１の最終段ビツトへ転
送された同期信号SCは、同期信号出力回路１５
を介して次段の液晶用駆動回路に同期信号として
供給される。１４はバツフアとしての駆動回路
で、この駆動回路１４には上記シフトレジスタ１
１の各ビツト毎の転送データ（同期信号SC）が
並列的に供給され、これらの転送データに基づい
て液晶駆動信号LCを得るようになつている。
第３図は、上記第２図の液晶駆動用集積回路を
用いて形成した液晶表示装置の構成例を示してい
る。液晶表示器（640×200ドツト）１６には、表
示信号線駆動装置１７および走査線駆動装置１８
の出力が供給され、これら駆動装置１７，１８の
出力に基づいて上記液晶表示器１６の点灯、非点
灯位置が設定される。上記表示信号駆動装置１７
は、８個の表示信号線駆動用集積回路１７1〜１
７8から構成されており、これら集積回路１７1〜
１７8にはそれぞれ表示信号SDを順次シフトする
ためのシフトクロツクパルスSCPが供給される。
用いて形成した液晶表示装置の構成例を示してい
る。液晶表示器（640×200ドツト）１６には、表
示信号線駆動装置１７および走査線駆動装置１８
の出力が供給され、これら駆動装置１７，１８の
出力に基づいて上記液晶表示器１６の点灯、非点
灯位置が設定される。上記表示信号駆動装置１７
は、８個の表示信号線駆動用集積回路１７1〜１
７8から構成されており、これら集積回路１７1〜
１７8にはそれぞれ表示信号SDを順次シフトする
ためのシフトクロツクパルスSCPが供給される。
上記表示信号SDは、上記シフトクロツクパル
スSCPに同期して集積回路１７1から１７8に向か
つて順次転送されて行く。
スSCPに同期して集積回路１７1から１７8に向か
つて順次転送されて行く。
一方、上記走査線駆動装置１８は、走査線駆動
用集積回路１８1〜１８4から構成され、これらの
集積回路１８1〜１８4はそれぞれ、前記第１図に
示した回路に対応している。上記集積回路１８1
〜１８4にはそれぞれ、シフトクロツクパルスSP
が供給され、集積回路１８1に供給される。同期
信号SCを順次次段の集積回路１８2，１８3，…
へと転送するようになつている。
用集積回路１８1〜１８4から構成され、これらの
集積回路１８1〜１８4はそれぞれ、前記第１図に
示した回路に対応している。上記集積回路１８1
〜１８4にはそれぞれ、シフトクロツクパルスSP
が供給され、集積回路１８1に供給される。同期
信号SCを順次次段の集積回路１８2，１８3，…
へと転送するようになつている。
ところで、上記第３図に示すような640×200ド
ツトの液晶表示器１６を駆動する際に、液晶表示
器１６における走査線が200本であるのに対し、
走査線駆動用集積回路１８1〜１８4として各々６
４の駆動出力端を有するものを用いると、最終段
の集積回路１８4の駆動出力は８本しか使用しな
いことになる。このため、集積回路、１８1，１
８2，１８3と集積回路１８4との間で駆動する負
荷の間に大きな差が生じ、この差によつて駆動信
号の立上がりおよび立下がり時間に差ができる。
このように駆動信号の立上がり、立下がり時間に
差が生ずると、液晶表示器１６に印加される実効
電圧が部分的に異なることになり、表示コントラ
ストが不均一となる欠点がある。このため、均一
な表示コントラストを得るためには、液晶表示器
１６の信号線数に適した出力数の液晶駆動用集積
回路を何種類も用意する必要がある。
ツトの液晶表示器１６を駆動する際に、液晶表示
器１６における走査線が200本であるのに対し、
走査線駆動用集積回路１８1〜１８4として各々６
４の駆動出力端を有するものを用いると、最終段
の集積回路１８4の駆動出力は８本しか使用しな
いことになる。このため、集積回路、１８1，１
８2，１８3と集積回路１８4との間で駆動する負
荷の間に大きな差が生じ、この差によつて駆動信
号の立上がりおよび立下がり時間に差ができる。
このように駆動信号の立上がり、立下がり時間に
差が生ずると、液晶表示器１６に印加される実効
電圧が部分的に異なることになり、表示コントラ
ストが不均一となる欠点がある。このため、均一
な表示コントラストを得るためには、液晶表示器
１６の信号線数に適した出力数の液晶駆動用集積
回路を何種類も用意する必要がある。
この発明は上記のような事情に鑑みてなされた
もので、その目的するところは、一種類の集積回
路を信号線数の異なる種々のサイズの液晶表示器
に対しても表示コントラストを不均一にすること
なく適用でき、汎用化を図れる液晶駆動用集積回
路を提供することである。
もので、その目的するところは、一種類の集積回
路を信号線数の異なる種々のサイズの液晶表示器
に対しても表示コントラストを不均一にすること
なく適用でき、汎用化を図れる液晶駆動用集積回
路を提供することである。
すなわち、この発明においては、上記の目的を
達成するために、ドツトマトリツクス液晶表示器
の走査線を複数の集積回路で選択して駆動し、選
択した走査線と表示信号線との交点の表示絵素に
電圧を印加することにより表示を得る液晶駆動用
集積回路において、上記複数の集積回路にそれぞ
れ、転送データが入力されこの転送データをシフ
トクロツクパルスに同期して順次転送するシフト
手段と、このシフト手段を転送される転送データ
に基づいて上記ドツトマトリツクス液晶表示器の
駆動信号を得る駆動手段と、上記シフト手段のビ
ツト数を外部から供給されるビツト数選択信号で
選択し、転送データが上記選択したビツト数に達
した時に、転送データを隣接する集積回路中のシ
フト手段へ入力信号として供給する選択手段とを
具備し、上記複数の集積回路の出力数を実質的に
等しくなるようにしている。
達成するために、ドツトマトリツクス液晶表示器
の走査線を複数の集積回路で選択して駆動し、選
択した走査線と表示信号線との交点の表示絵素に
電圧を印加することにより表示を得る液晶駆動用
集積回路において、上記複数の集積回路にそれぞ
れ、転送データが入力されこの転送データをシフ
トクロツクパルスに同期して順次転送するシフト
手段と、このシフト手段を転送される転送データ
に基づいて上記ドツトマトリツクス液晶表示器の
駆動信号を得る駆動手段と、上記シフト手段のビ
ツト数を外部から供給されるビツト数選択信号で
選択し、転送データが上記選択したビツト数に達
した時に、転送データを隣接する集積回路中のシ
フト手段へ入力信号として供給する選択手段とを
具備し、上記複数の集積回路の出力数を実質的に
等しくなるようにしている。
以下、この発明の一実施例について図面を参照
して説明する。第１図において、前記第２図と同
一構成部には同じ符号を付してその詳細な説明は
省略する。シフトレジスタ１１における選択した
所定ビツト例えば40ビツト，48ビツト，50ビツト
および64ビツト目の出力端にはそれぞれ、アンド
ゲート２１ａ〜２１ｄの一方の入力端が接続され
る。これらアンドゲート２１ａ〜２１ｄの他方の
入力端にはそれぞれ、デコード回路１９の出力が
供給される。このデコード回路１９には、ビツト
数選択端子２３1，２３2を介して外部からのビツ
ト数選択信号GS1，GS2が供給されており、これ
らのビツト数選択信号GS1，GS2に基づいてシフ
トレジスタ１１の所定のビツト数に対応するアン
ドゲートへの出力をハイレベルに設定するように
なつている。上記アンドゲート２１ａ〜２１ｄの
出力はそれぞれ、オアゲート２２に供給され、こ
のオアゲート２２の出力が同期信号出力回路１５
を介して、同期信号SCとして次段の同期信号入
力回路１２に供給されるようにして成る。なお、
上記アンドゲート２１ａ〜２１ｄおよびオアゲー
ト２２は、マルチプレクサ２０を構成している。
して説明する。第１図において、前記第２図と同
一構成部には同じ符号を付してその詳細な説明は
省略する。シフトレジスタ１１における選択した
所定ビツト例えば40ビツト，48ビツト，50ビツト
および64ビツト目の出力端にはそれぞれ、アンド
ゲート２１ａ〜２１ｄの一方の入力端が接続され
る。これらアンドゲート２１ａ〜２１ｄの他方の
入力端にはそれぞれ、デコード回路１９の出力が
供給される。このデコード回路１９には、ビツト
数選択端子２３1，２３2を介して外部からのビツ
ト数選択信号GS1，GS2が供給されており、これ
らのビツト数選択信号GS1，GS2に基づいてシフ
トレジスタ１１の所定のビツト数に対応するアン
ドゲートへの出力をハイレベルに設定するように
なつている。上記アンドゲート２１ａ〜２１ｄの
出力はそれぞれ、オアゲート２２に供給され、こ
のオアゲート２２の出力が同期信号出力回路１５
を介して、同期信号SCとして次段の同期信号入
力回路１２に供給されるようにして成る。なお、
上記アンドゲート２１ａ〜２１ｄおよびオアゲー
ト２２は、マルチプレクサ２０を構成している。
上記のような構成において、前記第３図に示し
た液晶表示装置の走査線駆動用集積回路１８1〜
１８4として第１図の回路を用いる場合には、ビ
ツト数選択信号GS1，GS2をデコード回路１９に
供給してアンドゲート２１ｂを選択する。これに
よつて、アンドゲート２１ｂの一方の入力端がハ
イレベルに設定され、同期信号SCがシフトレジ
スタ１１の50ビツト目まで達すると、この同期信
号SCはアンドゲート２１ｂ，オアゲート２２お
よび同期信号出力回路１５を介して次段に供給さ
れる。
た液晶表示装置の走査線駆動用集積回路１８1〜
１８4として第１図の回路を用いる場合には、ビ
ツト数選択信号GS1，GS2をデコード回路１９に
供給してアンドゲート２１ｂを選択する。これに
よつて、アンドゲート２１ｂの一方の入力端がハ
イレベルに設定され、同期信号SCがシフトレジ
スタ１１の50ビツト目まで達すると、この同期信
号SCはアンドゲート２１ｂ，オアゲート２２お
よび同期信号出力回路１５を介して次段に供給さ
れる。
従つて、集積回路１８1〜１８4はそれぞれ50本
分の駆動出力負荷を持つことになり、駆動能力を
同じにできるので均一な表示コントラストが得ら
れる。このように、ビツト数選択信号SG1，SG2
によりシフトレジスタ１１のビツト長を可変でき
ることになり、一種類の集積回路を種々の表示器
に適用できる。
分の駆動出力負荷を持つことになり、駆動能力を
同じにできるので均一な表示コントラストが得ら
れる。このように、ビツト数選択信号SG1，SG2
によりシフトレジスタ１１のビツト長を可変でき
ることになり、一種類の集積回路を種々の表示器
に適用できる。
なお、上記実施例では、シフトレジスタ１１の
40ビツト目、48ビツト目、50ビツト目、および64
ビツト目のいずれかを選択するようにしたが、こ
れらのビツト数に限られないのはもちろんであ
る。また、同期信号SCのシフト手段としてシフ
トレジスタを用いたが、例えばRAMを用い、こ
のRAMに同期信号SCを記憶し、同期信号SCの
記憶アドレスを所定のタイミングで順次変えて行
くようにしても良い。
40ビツト目、48ビツト目、50ビツト目、および64
ビツト目のいずれかを選択するようにしたが、こ
れらのビツト数に限られないのはもちろんであ
る。また、同期信号SCのシフト手段としてシフ
トレジスタを用いたが、例えばRAMを用い、こ
のRAMに同期信号SCを記憶し、同期信号SCの
記憶アドレスを所定のタイミングで順次変えて行
くようにしても良い。
以上説明したようにこの発明によれば、一種類
の集積回路を信号線数の異なる種々のサイズの液
晶表示器に対しても表示コントラストを不均一に
することなく適用でき、汎用化を図れる液晶駆動
用集積回路が得られる。
の集積回路を信号線数の異なる種々のサイズの液
晶表示器に対しても表示コントラストを不均一に
することなく適用でき、汎用化を図れる液晶駆動
用集積回路が得られる。
第１図はこの発明の一実施例に係わる液晶駆動
用集積回路を示す図、第２図は従来の液晶駆動用
集積回路を示す図、第３図は上記第２図の液晶駆
動用集積回路を用いて構成した液晶表示装置を示
す図である。 １１……シフトレジスタ（シフト手段）、１２
……同期信号入力回路、１３……シフトクロツク
入力回路、１４……駆動回路（駆動手段）、１５
……同期信号出回路、１９……デコード回路、２
０……マルチプレクサ、２１ａ〜２１ｄ……アン
ドゲート、２２……オアゲート、SC……同期信
号、SP……同期信号シフトクロツクパルス、LC
……液晶駆動信号、GS1，GS2……ビツト数選択
信号。
用集積回路を示す図、第２図は従来の液晶駆動用
集積回路を示す図、第３図は上記第２図の液晶駆
動用集積回路を用いて構成した液晶表示装置を示
す図である。 １１……シフトレジスタ（シフト手段）、１２
……同期信号入力回路、１３……シフトクロツク
入力回路、１４……駆動回路（駆動手段）、１５
……同期信号出回路、１９……デコード回路、２
０……マルチプレクサ、２１ａ〜２１ｄ……アン
ドゲート、２２……オアゲート、SC……同期信
号、SP……同期信号シフトクロツクパルス、LC
……液晶駆動信号、GS1，GS2……ビツト数選択
信号。
Claims (1)
- 【特許請求の範囲】 １ ドツトマトリツクス液晶表示器の走査線を複
数の集積回路で選択して駆動し、選択した走査線
と表示信号線との交点の表示絵素に電圧を印加す
ることにより表示を得る液晶駆動用集積回路にお
いて、上記複数の集積回路はそれぞれ、転送デー
タが入力されこの転送データをシフトクロツクパ
ルスに同期して順次転送するシフト手段と、この
シフト手段を転送される転送データに基づいて上
記ドツトマトリツクス液晶表示器の駆動信号を得
る駆動手段と、上記シフト手段のビツト数を外部
から供給されるビツト数選択信号で選択し、転送
データが上記選択したビツト数に達した時に、転
送データを隣接する集積回路中のシフト手段へ入
力信号として供給する選択手段とを具備し、上記
複数の集積回路の出力数を実質的に等しくするこ
とを特徴とする液晶駆動用集積回路。 ２ 前記複数の集積回路の使用しない出力端子の
数を実質的に等しくすることを特徴とする特許請
求の範囲第１項記載の液晶駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134673A JPS61292127A (ja) | 1985-06-20 | 1985-06-20 | 液晶駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60134673A JPS61292127A (ja) | 1985-06-20 | 1985-06-20 | 液晶駆動用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292127A JPS61292127A (ja) | 1986-12-22 |
| JPH0473928B2 true JPH0473928B2 (ja) | 1992-11-25 |
Family
ID=15133888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60134673A Granted JPS61292127A (ja) | 1985-06-20 | 1985-06-20 | 液晶駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292127A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778672B2 (ja) * | 1987-09-28 | 1995-08-23 | 松下電器産業株式会社 | 半導体素子 |
| KR100598740B1 (ko) | 2003-12-11 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US7586474B2 (en) | 2003-12-11 | 2009-09-08 | Lg Display Co., Ltd. | Liquid crystal display and method of driving the same |
| JP4698953B2 (ja) * | 2004-01-27 | 2011-06-08 | オプトレックス株式会社 | 表示装置 |
| CN100389454C (zh) * | 2006-04-13 | 2008-05-21 | 友达光电股份有限公司 | 非对称显示面板及其图像反转方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098252A (ja) * | 1973-12-26 | 1975-08-05 | ||
| JPS57211583A (en) * | 1981-06-24 | 1982-12-25 | Sanyo Electric Co Ltd | Integrated circuit for electronic timepiece |
-
1985
- 1985-06-20 JP JP60134673A patent/JPS61292127A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5098252A (ja) * | 1973-12-26 | 1975-08-05 | ||
| JPS57211583A (en) * | 1981-06-24 | 1982-12-25 | Sanyo Electric Co Ltd | Integrated circuit for electronic timepiece |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292127A (ja) | 1986-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101167663B1 (ko) | 게이트 구동 회로 및 이를 포함하는 액정 표시 장치 | |
| KR100242443B1 (ko) | 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치 | |
| KR950010753B1 (ko) | 매트릭스 표시장치 | |
| KR100468562B1 (ko) | 고선명 액정 표시 장치 | |
| KR101520805B1 (ko) | 데이터 구동방법, 이를 수행하기 위한 데이터 구동회로 및 이 데이터 구동회로를 포함하는 표시 장치 | |
| CN101105918A (zh) | 图像显示装置 | |
| JP3167435B2 (ja) | ドライバー回路 | |
| JP2009064041A (ja) | オンガラスシングルチップ液晶表示装置 | |
| US20020093494A1 (en) | Flat display unit | |
| US6414670B1 (en) | Gate driving circuit in liquid crystal display | |
| KR20030091718A (ko) | 표시 장치 | |
| US20010043187A1 (en) | Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit | |
| KR100463465B1 (ko) | 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치 | |
| KR100435114B1 (ko) | 액정디스플레이장치 | |
| US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| JPH0473928B2 (ja) | ||
| JP2004240428A (ja) | 液晶表示装置、液晶表示装置の駆動装置及び方法 | |
| JPS6235113B2 (ja) | ||
| JPH04237091A (ja) | フラットディスプレイの階調駆動回路 | |
| US7193603B2 (en) | Display device having an improved video signal drive circuit | |
| KR20020057541A (ko) | 데이터 드라이브 아이씨의 개수가 감소된 액정 디스플레이모듈 및 그것을 구동하는 방법 | |
| JP2003114656A (ja) | アクティブマトリクス型表示パネルのデータ線切換回路、そのスイッチ部駆動回路、その駆動制御回路、及びアクティブマトリクス型表示パネル、並びにアクティブマトリクス型表示装置 | |
| JPH10312175A (ja) | 液晶表示装置および液晶駆動半導体装置 | |
| JP2527484B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |