JP2527484B2 - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2527484B2
JP2527484B2 JP1280475A JP28047589A JP2527484B2 JP 2527484 B2 JP2527484 B2 JP 2527484B2 JP 1280475 A JP1280475 A JP 1280475A JP 28047589 A JP28047589 A JP 28047589A JP 2527484 B2 JP2527484 B2 JP 2527484B2
Authority
JP
Japan
Prior art keywords
output
segment
signal
circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1280475A
Other languages
English (en)
Other versions
JPH03140996A (ja
Inventor
将智 林
貞彦 樋上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1280475A priority Critical patent/JP2527484B2/ja
Publication of JPH03140996A publication Critical patent/JPH03140996A/ja
Application granted granted Critical
Publication of JP2527484B2 publication Critical patent/JP2527484B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マトリクス状に配列した絵素を順次駆動し
て画像を表示するようにした液晶表示装置などの表示装
置に関する。
従来の技術 第14図は、従来の単純マトリクス駆動方式の液晶表示
装置の概略的な構成を示すブロック図である。液晶パネ
ル1は互いに交差する方向に配列した複数本(ここでは
8本)のコモン電極Y1〜Y8(以下、任意のコモン電極に
ついては符号Yで示す)と複数本(ここでは40本)のセ
グメント電極X1〜X40(以下、任意のセグメント電極に
ついては符号Xで示す)との間に液晶層を介在させて構
成されており、各コモン電極Yとセグメント電極Xとが
交差する部分の液晶層が各絵素となっている。つまり、
ここでは40×8ドットの絵素がマトリクス状に配列され
ていることになる。
各コモン電極Yは2つのコモン駆動回路2A,2Bに接続
されている。これら2つのコモン駆動回路2A,2Bは、絵
素の各行つまり各コモン電極Yを線順次に指定するため
の回路であって、双方向レジスタを含んでおり、それぞ
れ4つの出力端子O1〜O4を持ち、一方のコモン駆動回路
2Aの出力端子は液晶パネル1の4本のコモン電極Y1〜Y4
に対応付けて接続され、他方のコモン駆動回路2Bの出力
端子は液晶パネル1の残りの4本のコモン電極Y5〜Y8に
対応付けて接続される。
また、上記各コモン駆動回路2A,2Bは、それぞれ2つ
のシフトデータ入出力端子DIO1,DIO2を持ち、一方のコ
モン駆動回路2Aのシフトデータ入出力端子DIO2と他方の
コモン駆動回路2Bのシフトデータ入出力端子DIO1とを接
続することによって、これらのコモン駆動回路2A,2Bは
縦続接続されている。
一方、液晶パネル1の各セグメント電極Xは、2つの
セグメント駆動回路3A,3Bに接続されている。これら2
つのセグメント駆動回路3A,3Bは絵素の各列つまり各セ
グメント電極Xに表示データD0〜D3に対応する駆動信号
を供給するための回路であって、双方向シフトレジスタ
を含んでおり、それぞれ20の出力端子O1〜O20を持ち、
一方のセグメント駆動回路3Aの出力端子は液晶パネル1
の20本のセグメント電極X1〜X20に対応付けて接続さ
れ、他方のセグメント駆動回路3Bの出力端子は液晶パネ
ル1の残りの20本のセグメント電極X21〜X40に対応付け
て接続される。
また、上記各セグメント駆動回路3A,3Bもそれぞれ2
つのシフトデータ入出力端子EIO1,EIO2を持ち、一方の
セグメント駆動回路3Aのシフトデータ入出力端子EIO2と
他方のセグメント駆動回路3Bのシフトデータ入出力端子
EIO1とを接続することによって、これらのセグメント駆
動回路3A,3Bは縦続接続されている。
上記コモン駆動回路2A,2Bおよびセグメント駆動回路3
A,3Bにはこれらの回路を制御する表示制御回路4が接続
されている。すなわち、液晶パネル1の各コモン電極Y
を指定するためのシフトデータを出力する表示制御回路
4の出力端子Sはコモン駆動回路2Aのシフトデータ入出
力端子DIO1に接続され、表示制御回路4のクロック出力
端子CP1(1行分の絵素を走査する走査期間を周期とす
るクロックを出力する)は、コモン駆動回路2A,2Bのク
ロック入力端子CKとセグメント駆動回路3A,3Bのラッチ
パルス入力端子LPとに接続され、また表示制御回路4の
別のクロック出力端子CP2(走査期間を数分割した期間
を周期とするクロックを出力する)は、セグメント駆動
回路3A,3Bのクロック入力端子XCKに接続されている。さ
らに、表示制御回路4の出力端子FRから出力される交流
化信号は、コモン駆動回路2A,2Bおよびセグメント駆動
回路3A,3Bに与えられ、表示制御回路4のデータ出力端
子から出力される表示データD0〜D3は、セグメント駆動
回路3A,3Bに与えられる。
上記コモン駆動回路2A,2Bおよびセグメント駆動回路3
A,3Bは、それらに含まれる双方向シフトレジスタのシフ
ト方向を指定する信号を入力する入力端子SHLをそれぞ
れ持ち、そのシフト方向指定信号としてコモン駆動回路
2A,2Bの入力端子SHLにはローレベルの電位VSS(グラン
ド電位)が与えられ、セグメント駆動回路3A,3Bの入力
端子SHLにはハイレベルの電位VDDが与えられる。これに
よって、コモン駆動回路2A,2Bの双方向シフトレジスタ
ではシフト方向がシフトデータ入出力端子DIO1側からシ
フトデータ入出力端子DIO2側へ向かう方向に定められ、
セグメント駆動回路3A,3Bの双方向シフトレジスタでは
出力端子O20側から出力端子O1側へ向かう方向に定めら
れる、また、ハイレベルの電位VDDは、チップセレクト
信号としてセグメント駆動回路3Aのチップセレクト用入
出力端子EIO1にも与えられる。
電源回路5は、液晶パネル1駆動用の複数レベルのバ
イアスV0〜V5をコモン駆動回路2A,2Bおよびセグメント
駆動回路3A,3Bに供給する回路である。
上記液晶表示装置の概略的な動作は、以下のようにし
て行われる。表示制御回路4の出力端子CP1から出力さ
れるクロックに同期して、コモン駆動回路2A,2Bでは同
じく表示制御回路4から出力される走査データを、コモ
ン駆動回路2Aのシフトデータ入出力端子DIO1側からコモ
ン駆動回路2Bのシフトデータ入出力端子DIO2側へとシフ
トする。走査データのシフトに応じて、そのシフト位置
に対応するコモン駆動回路2A,2Bの出力端子O1〜O4から
液晶パネル1の絵素の各行つまりコモン電極Yを指定す
る駆動信号(電源回路5から供給されるバイアスV0〜V5
に基づいて生成される)が出力される。
一方、表示制御回路4の出力端子CP2から出力される
クロックに同期して、セグメント駆動回路3A,3Bでは、
出力端子O20側から出力端子O1側へとシフト動作が行わ
れる。このシフト動作は、チップセレクト用入出力端子
EIO1にチップセレクト信号として電位VDDが与えられて
いるセグメント駆動回路3Aから始まり、そのシフト動作
が終了すると、セグメント駆動回路3Aのチップセレクト
用入出力端子EIO2から次段のセグメント駆動回路3Bのチ
ップセレクト用入出力端子EIO1へとチップセレクト信号
が与えられ、これによって次段のセグメント駆動回路3B
のシフト動作が続いて開始される。上記シフト動作に応
じて、そのシフト位置に対応するセグメント駆動回路3
A,3B内のレジスタの各ビットに表示制御回路4から順次
出力される表示データD0〜D3が取り込まれ、1行分の絵
素に対応する表示データが取り込まれると、表示制御回
路4の出力端子CP1から出力されるクロックのタイミン
グでこれらの表示データがラッチされ、各表示データに
対応する駆動信号(電源回路5から供給されるバイアス
V0〜V5に基づいて生成される)がセグメント駆動回路3
A,3Bの対応する出力端子O1〜O20から液晶パネル1のセ
グメント電極Xへと与えられる。
コモン駆動回路2A,2Bおよびセグメント駆動回路3A,3B
の上記動作によって、液晶パネル1の絵素はその行順序
に従って駆動され、表示データに対応する画像が液晶パ
ネル1に表示される。
発明が解決しようとする課題 上述した従来の液晶表示装置では、セグメント駆動回
路3A,3Bにおける双方向シフトレジスタのシフト方向が
固定されており、表示制御回路4から出力される表示デ
ータは液晶パネル1のセグメント電極Xの一方向からの
配列順序(上記例ではX1からX40への配列順序)に対応
付けてセグメント駆動回路3A,3Bのレジスタにラッチさ
れるため、たとえば液晶パネル1の表裏両面を画面とし
て利用する使用形態を採用する場合、液晶パネル1を表
面側から眺めたときの画像に対して、裏面側から眺めた
ときの画像は左右に反転した画像となる。このため、文
字などを含む画像の場合、液晶パネル1の表面側では正
常な画像として認識できても、裏面側から眺めた画像は
文字などが左右に反転しており、正常な画像として認識
できないという問題点があった。
したがって本発明の目的は、画面の表示状態を正常な
画像が表示される表示状態と、左右に反転した画像が表
示される表示状態とに切替え設定可能として、表面側お
よび裏面側のいずれの側から眺めた場合であっても正常
な画像を得ることができるようにした表示装置を提供す
ることである。
課題を解決するための手段 本発明は、複数の絵素をマトリクス状に配列し、行駆
動回路で絵素の行を順次指定するとともに、列駆動回路
で絵素の各列に表示データに対応する信号を与えること
によって、指定した行の絵素を順次駆動し画像を表示す
るようにした表示装置において、 画像表示の左右の切替えを指示する切替え指令信号が
与えられると、絵素の各列に与える信号の列との対応順
序を次の走査期間から逆順序に切替え設定する切替え手
段を備え、 走査期間の切替わりで表示画像の左右を切替えること
を特徴とする表示装置である。
作 用 本発明によれば、切替え手段によって画面を正常な画
像が表示される状態と、左右に反転した画像が表示され
る状態とに任意に切替えることができるので、たとえば
液晶表示装置の場合には液晶パネルの表示状態をその表
面側から眺めて左右に反転した画像が表示される状態に
切替えることによって、液晶パネルの裏面側からも正常
な画像を眺めることができる。特に本発明によれば、切
替え手段では、左右が通常の画像の表示状態と、それを
左右に反転した表示状態とを選択的に切替えるための切
替え指令信号に応答して、その表示状態が切替わった時
点後には、新たな次の走査期間から、その切替わった表
示状態に対応して列駆動回路による表示データに対応す
る信号の列との対応順序を切替えるようにし、これによ
って絵素1行分の表示データが転送されている1走査期
間の途中で切替え指令信号が切替わっても、その1走査
期間中はもとの表示状態での表示を継続し、新たに次の
走査期間に移行した時点後に初めて切替え指令信号によ
って切替わった新たな表示状態となるようにデータ転送
が開始される。したがって1画面の1走査期間の途中で
残りの走査期間の表示データによる画像が左右反対方向
に折り返されて表示されるなどの不完全な画像の表示を
防止することができる。
実施例 第1図は、本発明の一実施例である表示装置の概略的
な構成を示すブロック図である。この実施例の表示装置
は、単純マトリクス駆動方式の液晶表示装置であって、
液晶パネル11、コモン駆動回路12、セグメント駆動回路
13A,13B、表示制御回路14および電源回路15などの構成
については、従来の液晶表示装置の場合とほぼ同様であ
る。
すなわち、液晶パネル11は、互いに交差する方向に配
列した複数本(ここでは3本)のコモン電極Y1〜Y3と複
数本(ここでは16本)のセグメント電極X1〜X16との間
に液晶層を介在させて構成されており、各コモン電極Y
とセグメント電極Xが交差する部分の液晶層が各絵素と
なっている。つまり、16×3ドットの絵素がマトリクス
状に配列されている。
各コモン電極Yは、コモン駆動回路12の3つの出力端
子O1〜O3に1対1に対応付けて接続されている。このコ
モン駆動回路12は、絵素の各行つまり各コモン電極Yを
線順次に指定するための行駆動回路であって、双方向シ
フトレジスタを含んでおり、2つのシフトデータ入出力
端子DIO1,DIO2を持つ。
一方、液晶パネル11の各セグメント電極Xは、2つの
セグメント駆動回路13A,13Bに接続されている。これら
2つのセグメント駆動回路13A,13Bは、絵素の各列、つ
まり各セグメント電極Xに表示データD0〜D3に対応する
駆動信号を供給するための列駆動回路であって、双方向
シフトレジスタを含んでおり、それぞれ8つの出力端子
O1〜O8を持つ。一方のセグメント駆動回路13Aの出力端
子O1〜O8は、液晶パネル11の8本のセグメント電極X1〜
X8に対応付けて接続され、他方のセグメント駆動回路13
Bの出力端子O1〜O8は液晶パネル11の残りの8本のセグ
メント電極X9〜X16に対応付けて接続される。
また、上記各セグメント駆動回路13A,13Bは、それぞ
れ2つのチップセレクト用入出力端子EIO1,EIO2を持
ち、一方のセグメント駆動回路13Aのチップセレクト用
入出力端子EIO2と他方のセグメント駆動回路13Bのチッ
プセレクト用入出力端子EIO1とを接続することによっ
て、これらのセグメント駆動回路13A,13Bは縦続接続さ
れている。
上記コモン駆動回路12およびセグメント駆動回路13A,
13Bには、これらの各回路を制御する表示制御回路14が
接続されている。すなわち、表示制御回路14のクロック
出力端子CP1は、コモン駆動回路12のクロック入力端子C
Kとセグメント駆動回路13A,13Bのラッチパルス入力端子
LPとに接続される。また表示制御回路14の別のクロック
出力端子CP2は、セグメント駆動回路13A,13Bのクロック
入力端子XCKに接続されている。さらに、表示制御回路1
4の出力端子FRから出力される交流化信号は、コモン駆
動回路12およびセグメント駆動回路13A,13Bに与えら
れ、表示制御回路14のデータ出力端子から出力される表
示データD0〜D3はセグメント駆動回路13A,13Bに与えら
れる。
上記コモン駆動回路12およびセグメント駆動回路13A,
13Bは、それらに含まれる双方向シフトレジスタのシフ
ト方向を指定する信号を入力する入力端子SHLをそれぞ
れ持つ。
シフト方向切替え回路16は、上記セグメント駆動回路
13A,13Bのシフト方向を切替え設定するための回路であ
って、切替えを指令する外部からの信号DIR、表示制御
回路14のクロック出力端子CP2から出力されるクロックc
p2およびタイミング信号生成回路17から出力されるタイ
ミング信号RCOを受けて、セグメント駆動回路13A,13Bの
入力端子SHLに与えるシフト方向指定信号MDIRをハイレ
ベルの信号またはローレベルの信号に切替え設定すると
同時に、ハイレベルのチップセレクト信号をセグメント
駆動回路13Aのチップセレクト用入出力端子EIO1または
セグメント駆動回路13Bのチップセレクト用入出力端子E
IO2のいずれか一方に切替えて与える機能を持つ。
一方、コモン駆動回路12の入力端子SHLには、シフト
方向指定信号としてローレベルの電位VSSが与えられ
る。これによって、コモン駆動回路12の双方向シフトレ
ジスタでは、シフト方向がシフトデータ入出力端子DIO1
側からシフトデータ入出力端子DIO2側へ向かう方向に固
定される。
電源回路15は、液晶パネル11駆動用の複数レベルのバ
イアスV0〜V5をコモン駆動回路12およびセグメント駆動
回路13A,13Bに供給する回路である。
第2図は、上記コモン駆動回路12とその前段に設けら
れたシフト方向切替え回路16との接続構成を示す回路図
である。シフト方向切替え回路16は、2つのスイッチ1
8,19と、2つのインバータ20,21と、2つのANDゲート2
2,23と、1つのORゲート24と、2つのフリップフロップ
25,26とによって構成されている。スイッチ18,19には、
その入力としてハイレベルの電位がそれぞれ与えられ
る。ANDゲート22には、外部から送られてくる切替え指
令信号DIRとタイミング信号生成回路17からのタイミン
グ信号RCOとが2入力として与えられる。もう一方のAND
ゲート23には、タイミング信号RCOをインバータ20で反
転した信号とフリップフロップ25の非反転出力とが2入
力として与えられる。2つのANDゲート22,23の出力はOR
ゲート24の2入力として与えられ、ORゲート24の出力は
フリップフロップ25のデータ入力として与えられる。ま
た、そのフリップフロップ25の非反転出力は、次段のフ
リップフロップ26のデータ入力として与えられ、フリッ
プフロップ26の非反転出力はスイッチ19をオン・オフ制
御する制御信号として、フリップフロップ26の反転出力
はもう一方のスイッチ18をオン・オフ制御する制御信号
としてそれぞれ与えられる。表示制御回路14のクロック
出力端子CP2から出力されるクロックcp2はインバータ21
で反転されてフリップフロップ25,26のクロックとして
与えられる。さらに、スイッチ18を経たハイレベルの信
号つまりチップセレクト信号(ここでは符号SH2で表さ
れる)はセグメント駆動回路13Bのチップセレクト用入
出力端子EIO2側に与えられ、スイッチ19を経たチップセ
レクト信号(ここでは符号SH0で表される)はセグメン
ト駆動回路13Aのチップセレクト用入出力端子EIO1側に
与えられる。フリップフロップ25の非反転出力は、シフ
ト方向指定信号MDIRとしてセグメント駆動回路13A,13B
の入力端子SHLに与えられる。
第3図は、上記タイミング信号生成回路17の具体的な
構成を示す回路図である。このタイミング信号生成回路
17は、2つのインバータ27,28と1つのバイナリ・カウ
ンタ29とによって構成されている。ここでは、表示制御
回路14のクロック出力端子CP2から出力されるクロックc
p2をインバータ27で反転した信号が、バイナリ・カウン
タ29のクロックとして与えらえる。また、表示制御回路
14のクロック出力端子CP1から出力されるクロックcp1を
インバータ28で反転した信号がクリア信号としてバイナ
リ・カウンタ29に与えられ、2クロック分をカウントし
たタイミングでタイミング信号RCOを出力する。
第4図は、セグメント駆動回路13A,13Bの具体的な構
成を示すブロック図である。各セグメント駆動回路13A,
13Bは、8ビット構成の双方向シフトレジスタ30と、こ
の双方向シフトレジスタ30のシフト位置に対応するビッ
トに表示データをラッチする8ビット構成のレジスタ31
と、8ビット構成のレベルシフタ32と、4レベルドライ
バ33と、チップセレクト信号を保持するためのフリップ
フロップ34と、カウンタ35と、これらの回路を制御する
論理回路36とによって構成されている。4レベルドライ
バ33は、電源回路15から与えられるバイアスV0,V2,V3,V
5に基づいて出力端子O1〜O8にレジスタ31のデータに対
応したレベルの駆動信号を出力する回路である。レベル
シフタ32は、表示制御回路14から与えられる交流化信号
frのレベル(フレーム毎にローレベルとハイレベルとに
交互に切替わる)に応じて上記4レベルドライバ33で出
力される駆動信号のレベルを反転させるための回路であ
る。カウンタ35は、表示制御回路14から与えられるクロ
ックcp2をカウントしてチップセレクト信号を生成する
ための回路である。
第5図は、上記液晶表示装置におけるセグメント駆動
回路13A,13Bの動作を示すタイミングチャートであり、
そのうち第5図(1)は外部から与えられる切替え指令
信号DIRの波形を、第5図(2)は表示制御回路14のク
ロック出力端子CP1から出力されるクロックcp1の波形
を、第5図(3)は表示制御回路14のクロック出力端子
CP2から出力されるクロックcp2の波形を、第5図(4)
は表示制御回路14から出力される交流化信号frの波形
を、第5図(5)はタイミング信号生成回路17から出力
されるタイミング信号RCOの波形を、第5図(6)はシ
フト方向切替え回路16から出力されるシフト方向指定信
号MDIRの波形を、第5図(7)〜(10)は表示データD0
〜D3の波形を、第5図(11)はセグメント駆動回路13A
のチップセレクト用入出力端子EIO1側に与えられるチッ
プセレクト信号SH0の波形を、第5図(12)はセグメン
ト駆動回路13Aとセグメント駆動回路13Bとの間で転送さ
れるチップセレクト信号SH1の波形を、第5図(13)は
セグメント駆動回路13Bのチップセレクト用入出力端子E
IO2側に与えられるチップセレクト信号SH2の波形を、第
5図(14)〜(16)はセグメント駆動回路13Aの出力端
子O1〜O3から出力される駆動信号a〜cの波形を、第5
図(17)〜(19)はセグメント駆動回路13Bの出力端子O
6〜O8から出力される駆動信号n〜pの波形を、それぞ
れ示す。
第6図は、セグメント駆動回路13A,13Bにおける表示
データの転送方向を示す説明図であり、そのうち第6図
(A)はシフト方向指定信号MDIRがローレベルでチップ
セレクト用入出力端子EIO1側にチップセレクト信号(V
DD=H)が与えられるときの転送方向を、第6図(B)
はシフト方向指定信号MDIRがハイレベルでチップセレク
ト用入出力端子EIO2側にチップセレクト信号が与えられ
るときの転送方向を示している。
第7図は、液晶パネル11に表示される画像の例を示す
模式図であり、そのうち第7図(A)の画像は第6図
(A)のデータ転送時に対応し、第7図(B)の画像は
第6図(B)のデータ転送時に対応している。
次に、第5図のタイミングチャートを参照して上記液
晶表示装置の動作を説明する。コモン駆動回路12の入力
端子SHLにはシフト方向指定信号としてローレベルの電
位VSSが与えられており、コモン駆動回路12のシフト方
向は順方向(シフトデータ入出力端子DIO1側からシフト
データ入出力端子DIO2側へシフトする方向)に固定され
る。これによって、シフトデータsはコモン駆動回路12
のシフトデータ入出力端子DIO1側からコモン駆動回路12
Bのシフトデータ入出力端子DIO2側へとシフトする。シ
フトデータsのシフトに応じて、そのシフト位置に対応
するコモン駆動回路12の出力端子O1〜O3から液晶パネル
11の絵素の各行つまりコモン電極Y1〜Y3を指定する駆動
信号が出力される。
切替え指令信号DIRがローレベルのとき、シフト方向
切替え回路16におけるANDゲート22の出力はローレベル
で、フリップフロップ25の非反転出力(シフト方向指定
信号MDIRでもあり、このときローレベル)を1入力とす
るANDゲート23の出力もローレベルである。したがっ
て、フリップフロップ26の非反転出力はローレベル、反
転出力はハイレベルとなり、スイッチ18はオフ、スイッ
チ19はオンとなって、セグメント駆動回路13Aのチップ
セレクト用入出力端子EIO1側にハイレベルのチップセレ
クト信号SH0が与えられ、セグメント駆動回路13Bのチッ
プセレクト用入出力端子EIO2側にはシフトデータSH2は
与えられない(SH2はローレベル)。
一方、シフト方向切替え回路16からセグメント駆動回
路13A,13Bの入力端子SHLに与えられるシフト方向指定信
号MDIRはローレベルであり、セグメント駆動回路13A,13
Bのシフト方向は順方向(出力端子O1側から出力端子O8
側へシフトする方向)に設定される。これによって、表
示制御回路14から順次出力される表示データD0〜D3は、
表示制御回路14のクロック出力端子CP2から出力される
クロックcp2に同期して第6図(A)に矢印Aで示す方
向へとセグメント駆動回路13A,13B内のレジスタ31の各
ビットに転送され、1行分の絵素に対応する表示データ
が取り込まれると、表示制御回路14のクロック出力端子
CP1から出力されるクロックcp1のタイミングでこれらの
表示データがラッチされ、各表示データに対応する駆動
信号a〜pがセグメント駆動回路13A,13Bの出力端子O1
〜O8から液晶パネル11のセグメント電極X1〜X16へと与
えられる。
コモン駆動回路12およびセグメント駆動回路13A,13B
の上記動作によって、液晶パネル11の絵素はその行順序
に従って駆動され、表示データに対応する第7図(A)
に示すような画像が液晶パネル11に表示される。
また切替え指令信号DIRが、第5図に示すように、1
画面の表示途中でローレベルからハイレベルに切替えら
れると、シフト方向切替え回路16ではタイミング信号RC
OがハイレベルのときANDゲート22の出力がハイレベルと
なり、その出力はORゲート24を介してフリップフロップ
25のデータ入力として与えられる。タイミング信号生成
回路17から出力されるタイミング信号RCOは、第5図
(5)に示すようにクロックcp1が出力されたあとのク
ロックcp2の2パルス目の立下がりのタイミングでハイ
レベルとなり次のパルスの立下がりのタイミングでロー
レベルに立下がるので、フリップフロップ25の非反転出
力(シフト方向指定信号MDIR)は第5図(6)に示すよ
うに3パルス目のクロックcp2の立下がりのタイミング
でローレベルからハイレベルへと切替わる。つまり、セ
グメント駆動回路13A,13Bでの表示データの転送方向は
第6図(B)に矢印Bで示す方向に切替え設定される。
これに対して、フリップフロップ26の非反転出力は次の
4パルス目のクロックcp2の立下がりのタイミングでロ
ーレベルからハイレベルへと切替わるので、この時点で
スイッチ19がオフ、スイッチ18がオンに切替わってセグ
メント駆動回路13Aのチップセレクト用入出力端子EIO1
側にはチップセレクト信号SH0は与えられなくなり(SH0
はローレベル)、替わってセグメント駆動回路13Bのチ
ップセレクト用入出力端子EIO2側にハイレベルのチップ
セレクト信号SH2が与えられるようになる。タイミング
信号RCOがローレベルに立下がったあとは、ANDゲート22
の出力はローレベルに戻るが、これに替わってもう一方
のANDゲート23の出力がハイレベルとなるので、そのあ
とも上記状態が保たれる。
すなわち、絵素1行分の表示データが転送されている
1走査期間の途中で切替え指令信号DIRが切替わって
も、その間中はもとのシフト方向でデータ転送が行わ
れ、次の走査期間に移った時点で初めて切替え指令信号
DIRに対応したシフト方向でのデータ転送が開始され
る。第5図では、区間(A)において第7図(A)に示
す画像の表示が行われ、区間(B)において上記画像を
左右に反転した(つまり上記画像を裏面側から見た)第
7図(B)に示す画像の表示が行われる。つまり、区間
(B)ではセグメント駆動回路13A,13Bでのシフト方向
が区間(A)の場合と逆になり、セグメント電極Y1〜Y1
6へは逆の対応順序で駆動信号a〜pが与えられる。
コモン駆動回路12のシフト動作については先の場合と
変わらない。
同様にして、区間(B)の表示状態の途中で切替え指
令信号DIRがハイレベルからローレベルに切替わった場
合には、そのときの1走査期間が終了するまでそれまで
の表示状態が続き、次の走査期間から表示状態が切替わ
る。
第8図は、本発明の他の実施例である表示装置の概略
的な構成を示すブロック図である。この実施例の表示装
置は、先の実施例と同じ単純マトリクス駆動方式の液晶
表示装置であるが、ここでは表示データを順方向(セグ
メント電極X1側からX16側へ向かう順序)に転送して取
り込むセグメント駆動回路13A1,13B1と逆方向(セグメ
ント電極X16側からX1側に向かう順序)に転送して取り
込むセグメント駆動回路13A2,13B2の2種類を併設した
点が先の実施例の場合と異なる。ただし、セグメント駆
動回路13A1,13B1,13A2,13B2そのものの構成は先の実施
例におけるセグメント駆動回路13A,13Bとほぼ同じであ
るが、新たにイネーブル信号入力端子Eが備わってお
り、イネーブル信号入力端子Eにローレベルが入力され
ると、全出力端子O1〜O8がハイインピーダンス状態とな
る。
すなわち、この実施例では、切替え指令信号DIRに応
じて、2種類のイネーブル信号ENABLE−U,ENABLE−Dを
選択的に切替えて出力するイネーブル信号生成回路37が
設けられ、一方のイネーブル信号ENABLE−Uをセグメン
ト駆動回路13A1,13B1に与え、他方のイネーブル信号ENA
BLE−Dをセグメント駆動回路13A2,13B2に与える構成と
されている。セグメント駆動回路13A1,13B1の出力端子O
1〜O8は液晶パネル11のセグメント電極X1〜X6に1対1
に対応付けて(セグメント駆動回路13A1の出力端子O1は
セグメント電極X1に、セグメント駆動回路13B1の出力端
子O8はセグメント電極X16に対応する)接続され、また
セグメント駆動回路13A2,13B2は逆の対応関係でセグメ
ント電極X1〜X16に1対1に対応付けて(セグメント駆
動回路13A2の出力端子O1はセグメント電極X16に、セグ
メント駆動回路13B2の出力端子O8はセグメント電極X1に
対応する)接続されている。
表示制御回路14および電源回路15の構成も先の実施例
と同様であり、表示制御回路14の出力端子Sから出力さ
れるシフトデータsはコモン駆動回路12のシフトデータ
入出力端子DIO1側に与えられる。
また、各セグメント駆動回路13A1,13B1,13A2,13B2の
入力端子SHLにはシフト方向指定信号として順方向のシ
フト(出力端子O1側から出力端子O8側へ表示データを転
送するシフト方向)を指定するハイレベルの電位VDD
与えられている。
第9図は、上記イネーブル信号生成回路37の具体的な
構成を示す回路図であり、2つのフリップフロップ38,3
9と、1つのEX−NORゲート40と、2つのANDゲート41,42
とで構成されている。
すなわち、フリップフロップ38にはデータ入力として
切替え指令信号DIRが与えられ、そのフリップフロップ3
8の非反転出力Q11は次段のフリップフロップ39のデータ
入力として与えられる。表示制御回路14から出力される
クロックcp1はフリップフロップ38,39のクロックとして
与えられ、フリップフロップ38の非反転出力Q11とフリ
ップフロップ39の非反転出力Q21とがEX−NORゲート40の
2入力として与えられる。さらに、そのEX−NORゲート4
0の出力Pとフリップフロップ38の反転出力Q12とがAND
ゲート41の2入力として与えられ、そのANDゲート41の
出力がイネーブル信号ENABLE−Dとして取り出される。
また、EX−NORゲート40の出力Pとフリップフロップ38
の非反転出力Q11とがANDゲート42の2入力として与えら
れ、そのANDゲート42の出力がイネーブル信号ENABLE−
Uとして取り出される。信号RESETはフリップフロップ3
8,39をリセットするためのリセット信号である。
第10図は、セグメント駆動回路13A1,13B1,13A2,13B2
の具体的な構成を示すブロック図であり、8ビット構成
の双方向シフトレジスタ30と、この双方向シフトレジス
タ30のシフト位置に対応するビットに表示データをラッ
チする8ビット構成のレジスタ31と、8ビット構成のレ
ベルシフタ32と、4レベルドライバ33と、チップセレク
ト信号を保持するためのフリップフロップ34と、カウン
タ35と、これらの回路を制御する論理回路36で構成され
ている点は先の実施例の場合のセグメント駆動回路13A,
13Bと同じである。ここでは、上記4レベルドライバ33
に対して入力端子Eからイネーブル信号が与えられる。
第11図は、上記液晶表示装置におけるセグメント駆動
回路13A1,13B1,13A2,13B2の動作を示すタイミングチャ
ートであり、そのうち第11図(1)は切替え指令信号DI
Rの波形を、第11図(2)はクロックcp1の波形を、第11
図(3)はクロックcp2の波形を、第11図(4)は交流
化信号frの波形を、第11図(5)はイネーブル信号ENAB
LE−Uの波形を、第11図(6)はイネーブル信号ENABLE
−Dの波形を、第11図(7)〜(10)は表示データD0〜
D3の波形を、第11図(11)〜(13)はセグメント駆動回
路13A1,13A2の出力端子O1〜O3から出力される駆動信号a
1〜c1またはa2〜c2の波形を、第11図(14)〜(16)は
セグメント駆動回路13B1,13B2の出力端子O6〜O8から出
力される駆動信号n1〜p1またはn2〜p2の波形をそれぞれ
示している。
第12図は、上記イネーブル信号生成回路37の動作を示
すタイミングチャートであり、そのうち第12図(1)は
切替え指令信号DIRの波形を、第12図(2)はクロックc
p1の波形を、第12図(3)はフリップフロップ38の非反
転出力Q11の波形を、第12図(4)はフリップフロップ3
8の反転出力Q12の波形を、第12図(5)はフリップフロ
ップ39の非反転出力Q21の波形を、第12図(6)はEX−N
ORゲート40の出力Pの波形を、第12図(7)はイネーブ
ル信号ENABLE−Uの波形を、第12図(11)はイネーブル
信号ENABLE−Dの波形をそれぞれ示している。
第13図は、セグメント駆動回路における表示データの
転送方向を示す説明図であり、そのうち第13図(A)は
セグメント駆動回路13A1,13B1でのデータ転送方向を、
第13図(B)はセグメント駆動回路13A2,13B2でのデー
タ転送方向をそれぞれ示している。
次に、第11図および第12図のタイミングチャートを参
照して、上記液晶表示装置の動作を説明する。
第12図に示すタイミングチャートから明らかなよう
に、たとえば区間(A)で切替え指令信号DIRがローレ
ベルのときイネーブル信号生成回路37から出力されるイ
ネーブル信号ENABLE−Uはローレベル、もう一方のイネ
ーブル信号ENABLE−Dはハイレベルとなる。また、1走
査期間の途中で切替え信号DIRがハイレベルからローレ
ベルに切替わると、その走査期間が終了するまでの間、
イネーブル信号ENABLE−Uはそれまでのローレベルに、
またもう一方のイネーブル信号ENABLE−Dはそれまでの
ハイレベルに保たれ、次の走査期間ではいずれのイネー
ブル信号ENABLE−U,ENABLE−Dもローレベルとなる。さ
らに次の走査期間に移るとイネーブル信号ENABLE−Dは
そのままローレベルに保たれ、もう一方のイネーブル信
号ENABLE−Uが初めてハイレベルに切替わる。すなわ
ち、ある走査期間の途中で切替え指令信号DIRが切替わ
っても、その走査期間では各イネーブル信号はそれまで
のレベルに保たれ、つぎの走査期間では2つのイネーブ
ル信号はいずれもローレベルに規制され、その次のフレ
ームに至って初めて各イネーブル信号は切替え指令信号
DIRに対応したレベルに設定される。
そこで、切替え指令信号DIRがローレベルの区間およ
び途中でローレベルからハイレベルに反転する走査期間
の間(第12図では区間(A))では、セグメント駆動回
路13A1,13B1にハイレベルのイネーブル信号ENABLE−D
が与えられてこのセグメント駆動回路が全出力端子O1〜
O8かつそれぞれのレベルの信号が出力される状態に設定
されるのに対して、セグメント駆動回路13A2,13B2には
ローレベルのイネーブル信号ENABLE−Dが与えられてこ
のセグメント駆動回路は全出力端子O1〜O8がハイインピ
ーダンスとなり、液晶パネル11から切り離された状態に
設定される。したがって、この間、セグメント駆動回路
13A1,13B1においてのみ表示データの取り込みが行われ
る。この場合のシフト方向は出力端子O1側から出力端子
O8側に向く方向であり、これによって、表示制御回路14
から順次出力される表示データD0〜D3は、表示制御回路
14のクロック出力端子CP2から出力されるクロックcp2に
同期して第13図(A)に矢印Aで示す方向へとセグメン
ト駆動回路13A1,13B1内のレジスタ31の各ビットに転送
され、1行分の絵素に対応する表示データが取り込まれ
ると、表示制御回路14のクロック出力端子CP1から出力
されるクロックcp1のタイミングでこれらの表示データ
がラッチされ、各表示データに対応する駆動信号a1〜p1
がセグメント駆動回路13A1,13B1の出力端子O1〜O8から
液晶パネル11のセグメント電極X1〜X16へと与えられ、
このとき第7図(A)に示すような画像が液晶パネル11
に表示される。
セグメント駆動回路13A2,13B2側の出力端子はこのと
きハイインピーダンス状態となっており、同一セグメン
ト電極Yに対して2つのセグメント駆動回路から同時に
2種類の駆動信号が与えられるといった事態がこれによ
って回避される。
先述したように、次の走査期間では2つのイネーブル
信号ENABLE−U,ENABLE−Dはともにローレベルとなるの
で、各セグメント駆動回路13A1,13B1,13A2,13B2はいず
れも全出力端子O1〜O8がハイインピーダンスとなり、液
晶パネル11から切り離された状態となり、それらの出力
端子O1〜O8はこの間、ハイインピーダンスとなる。した
がって、この走査期間では表示データの取込みは行われ
ない。
さらに、次の走査期間に至ると上述したように切替え
指令信号DIRのレベル(ハイレベル)に対応して一方の
イネーブル信号ENABLE−Uはハイレベル、他方のイネー
ブル信号ENABLE−Dはローレベルに設定されるので、セ
グメント駆動回路13A2,13B2が全出力端子O1〜O8かつそ
れぞれのレベルの信号が出力される状態となる一方、セ
グメント駆動回路13A1,13B1は全出力端子O1〜O8がハイ
インピーダンスとなり、液晶パネル11から切り離された
状態となる。したがって、この場合には表示データD0〜
D3は、表示制御回路14のクロック出力端子CP2から出力
されるクロックcp2に同期して第13図(B)に矢印Bで
示す方向へとセグメント駆動回路13A2,13B2内のレジス
タ31の各ビットに転送され、各表示データに対応する駆
動信号a2〜p2がセグメント駆動回路13A2,13B2の出力端
子O1〜O8から液晶パネル11のセグメント電極X1〜X16へ
と先の場合とは左右逆の対応関係をなして与えられるこ
ととなり、このとき第7図(B)に示すように先の場合
の画像を左右に反転させた画像が液晶パネル11に表示さ
れる。
同様にして、第11図の区間(B)に示すように途中で
切替え指令信号DIRがハイレベルからローレベルに切替
わった場合には、その走査期間が終了するまでそれまで
の表示動作が続き、次の1走査期間では表示データの取
り込みが行われず、さらに次の走査期間になってから切
替え指令信号DIRに対応した表示状態に切替わる。
なお、上記各実施例では表示データのセグメント電極
Xに対する対応順序のみを切替えて液晶パネル11の表示
画像を通常の画像と、左右に反転した画像とに切替える
場合を示したが、これと同時にコモン駆動回路12による
コモン電極Yの指定順序の方向を切替えることによっ
て、通常の画像に対して上下の関係についても入れ代わ
った完全な形の反転画像を示すようにしてもよい。
また、上記各実施例では、単純マトリクス駆動方式の
液晶表示装置の場合について示したが、これに限らず他
の方式の液晶表示装置にも適用することができる。
発明の効果 以上のように、本発明の表示装置によれば、切替え手
段によって画面を通常の画像の表示状態と、これに対し
て左右反転した関係をなす画像の表示状態とに切替え設
定できるように構成しているので、たとえば液晶パネル
に対してその両面のいずれからでも反射板およびバック
ライトを取付け可能にしておくことによって、液晶パネ
ルの表裏面どちらからでも文字などを反転しない通常の
画像を眺めることができる。特に本発明によれば、切替
え手段は、切替え指令信号による表示状態が切替わった
時点後における新たな次の走査期間から、その切替わっ
た表示状態での表示動作を開始するようにしたので、絵
素1行分の表示データが転送されている1走査期間の途
中で切替え指令信号の表示状態が切替わっても、その走
査期間中はもとの表示状態が継続され、新たな次の走査
期間に移行した時点後に初めて、その切替わった表示状
態に対応して表示データに対応する信号の列との対応順
序を切替えるようにしたので、1画面の1走査期間の表
示途中でその1走査期間の残りの時間に画像が左右反対
方向に折り返されて表示されるなどの不完全な画像の表
示を防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例である表示装置の概略的な構
成を示すブロック図、第2図はその表示装置におけるセ
グメント駆動回路の接続構成部を示す回路図、第3図は
その表示装置におけるタイミング信号生成回路の具体的
な構成を示す回路図、第4図はその表示装置におけるセ
グメント駆動回路の構成を示すブロック図、第5図はそ
の表示装置におけるセグメント駆動回路の動作を示すタ
イミングチャート、第6図はそのセグメント駆動回路で
のデータ転送方向を示す説明図、第7図はその表示装置
の画面に表示される画像を示す模式図、第8図は本発明
の他の実施例である表示装置の概略的な構成を示すブロ
ック図、第9図はその表示装置におけるイネーブル信号
生成回路の具体的な構成を示す回路図、第10図はその表
示装置におけるセグメント駆動回路の構成を示すブロッ
ク図、第11図はその表示装置におけるセグメント駆動回
路の動作を示すタイミングチャート、第12図はイネーブ
ル信号生成回路の動作を示すタイミングチャート、第13
図はその表示装置におけるセグメント駆動回路でのデー
タ転送方向を示す説明図、第14図は従来の表示装置の一
例の概略的な構成を示すブロック図である。 11……液晶パネル、12……コモン駆動回路、13A,13B,13
A1,13B1,13A2,13B2……セグメント駆動回路、14……表
示制御回路、15……電源回路、16……シフト方向切替え
回路、17……タイミング信号生成回路、37……イネーブ
ル信号生成回路

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の絵素をマトリクス状に配列し、行駆
    動回路で絵素の行を順次指定するとともに、列駆動回路
    で絵素の各列に表示データに対応する信号を与えること
    によって、指定した行の絵素を順次駆動し画像を表示す
    るようにした表示装置において、 画像表示の左右の切替えを指示する切替え指令信号が与
    えられると、絵素の各列に与える信号の列との対応順序
    を次の走査期間から逆順序に切替え設定する切替え手段
    を備え、 走査期間の切替わりで表示画像の左右を切替えることを
    特徴とする表示装置。
JP1280475A 1989-10-26 1989-10-26 表示装置 Expired - Lifetime JP2527484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1280475A JP2527484B2 (ja) 1989-10-26 1989-10-26 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1280475A JP2527484B2 (ja) 1989-10-26 1989-10-26 表示装置

Publications (2)

Publication Number Publication Date
JPH03140996A JPH03140996A (ja) 1991-06-14
JP2527484B2 true JP2527484B2 (ja) 1996-08-21

Family

ID=17625596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1280475A Expired - Lifetime JP2527484B2 (ja) 1989-10-26 1989-10-26 表示装置

Country Status (1)

Country Link
JP (1) JP2527484B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007264368A (ja) * 2006-03-29 2007-10-11 Epson Imaging Devices Corp 液晶表示装置
JP4783253B2 (ja) * 2006-09-27 2011-09-28 パナソニック株式会社 パネル表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63210992A (ja) * 1987-02-27 1988-09-01 ソニー株式会社 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63210992A (ja) * 1987-02-27 1988-09-01 ソニー株式会社 液晶表示装置

Also Published As

Publication number Publication date
JPH03140996A (ja) 1991-06-14

Similar Documents

Publication Publication Date Title
JP3129271B2 (ja) ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
JP2958687B2 (ja) 液晶表示装置の駆動回路
JP5414894B2 (ja) 表示装置
US4499459A (en) Drive circuit for display panel having display elements disposed in matrix form
JP2585463B2 (ja) 液晶表示装置の駆動方法
KR100193413B1 (ko) 액정 디스플레이 구동을 위한 구동 회로
JP2001343928A (ja) 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
KR100463465B1 (ko) 전기 광학 장치 구동 회로, 전기 광학 장치 및 이들을 이용한 전자 장치
JPH1165536A (ja) 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
JP2003115194A (ja) シフトレジスタ
US5786800A (en) Display device
JP2527484B2 (ja) 表示装置
JP2760670B2 (ja) 表示素子の駆動用集積回路
JPH0876091A (ja) 液晶パネル駆動方法及び装置
JP2001228830A (ja) 電気光学装置の駆動装置、電気光学装置、及び電子機器
JP2527483B2 (ja) 表示装置
JPH09160526A (ja) マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置
JP2001188504A (ja) 平面表示装置およびその駆動方法
JPH0422922A (ja) シフトレジスタとそれを用いた固体撮像装置又は液晶表示装置
JP3488085B2 (ja) 液晶表示装置及びその駆動方法
JP3436680B2 (ja) 表示装置の駆動回路
JP3556650B2 (ja) フリップフロップ回路、シフトレジスタおよび表示装置の走査駆動回路
JP2001324951A5 (ja)
JP3675071B2 (ja) 液晶駆動装置
JPH05100640A (ja) 液晶表示装置