JP2001324951A5

JP2001324951A5 -

Info

Publication number: JP2001324951A5
Application number: JP2000143479A
Authority: JP
Filing date: 2000-05-16
Publication date: 2005-03-17

Description

【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明のシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスを順次シフトすることによって、前記データ線または前記走査線を選択するための選択信号を順次生成するものであって、第１クロック信号とこれを反転した第２クロック信号とに基づいて前記開始パルスを順次シフトして出力信号を出力する複数のシフト単位回路を縦続接続したシフト手段と、前記各シフト単位回路に対応して各々設けた複数の制御単位回路を有するクロック信号供給手段とを備え、前記複数のシフト単位回路の各々は、前段の出力信号が入力端子に供給され、前記第１クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にする第１インバータと、当該シフト単位回路の出力信号が入力端子に供給され、前記第２クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にするとともに、当該出力端子を前記第１インバータの出力端子と接続した第２インバータと、前記第１インバータおよび前記第２インバータの接続点が入力端子に接続され、前記第２インバータの入力端子が出力端子に接続された第３インバータとを備え、前記制御単位回路は、対応するシフト単位回路における前記接続点の信号電圧と前段のシフト単位回路における前記接続点の信号電圧とのうち、いずれか一方がアクティブになる期間にのみ、前記第１クロック信号および前記第２クロック信号を対応するシフト単位回路に供給することを特徴とする。

【００１８】
また、本発明のシフトレジスタは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスを順次シフトすることによって、前記データ線または前記走査線を選択するための選択信号を順次生成するシフトレジスタであって、第１クロック信号とこれを反転した第２クロック信号とに基づいて前記開始パルスを順次シフトして出力信号を出力する複数のシフト単位回路を縦続接続したシフト手段と、前記各シフト単位回路に対応して各々設けた複数の制御単位回路を有するクロック信号供給手段とを備え、前記複数のシフト単位回路の各々は、前段の出力信号が入力端子に供給され、前記第１クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にする第１インバータと、当該シフト単位回路の出力信号が入力端子に供給され、前記第２クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にするとともに、当該出力端子を前記第１インバータの出力端子と接続した第２インバータと、一方の入力端子にリセット信号が供給され、他方の入力端子が前記第１インバータおよび前記第２インバータの接続点に接続され、前記リセット信号の非アクティブ期間において、前記接続点の信号電圧を反転して前記第２インバータの入力端子に供給するとともに当該シフト単位回路の出力信号として出力し、前記リセット信号のアクティブ期間において、当該シフト単位回路の出力信号をリセットする論理回路とを備え、前記制御単位回路は、対応するシフト単位回路における前記接続点の信号電圧と前段のシフト単位回路における前記接続点の信号電圧とのうち、いずれか一方がアクティブになる期間にのみ、前記第１クロック信号および前記第２クロック信号を対応するシフト単位回路に供給することを特徴とする。

【００２０】
ここで、前記開始パルスがＨレベルでアクティブとなるならば、前記制御単位回路は、ナンド回路と、前記ナンド回路の出力信号に基づいて、前記第１クロック信号と前記第２クロック信号とを前記第１および第２インバータに各々供給する第１および第２トランスファーゲートと、前記第１トランスファーゲートがハイインピーダンス状態のときに前記第１インバータにそれを非アクティブとする論理電圧を供給する第３トランスファーゲートと、前記第２トランスファーゲートがハイインピーダンス状態のときに前記第２インバータにそれをアクティブとする論理電圧を供給する第４トランスファーゲートとを備えることことが好ましい。

【００２２】
また、前記開始パルスがＬレベルでアクティブとなるのであれば、前記制御単位回路は、ノア回路と、前記ノア回路の出力信号に基づいて、前記第１クロック信号と前記第２クロック信号とを前記第１および第２インバータに各々供給する第１および第２トランスファーゲートと、前記第１トランスファーゲートがハイインピーダンス状態のときに前記第１インバータにそれを非アクティブとする論理電圧を供給する第３トランスファーゲートと、前記第２トランスファーゲートがハイインピーダンス状態のときに前記第２インバータにそれをアクティブとする論理電圧を供給する第４トランスファーゲートとを備えることが望ましい。

Claims

複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスを順次シフトすることによって、前記データ線または前記走査線を選択するための選択信号を順次生成するシフトレジスタであって、
第１クロック信号とこれを反転した第２クロック信号とに基づいて前記開始パルスを順次シフトして出力信号を出力する複数のシフト単位回路を縦続接続したシフト手段と、
前記各シフト単位回路に対応して各々設けた複数の制御単位回路を有するクロック信号供給手段とを備え、
前記複数のシフト単位回路の各々は、
前段の出力信号が入力端子に供給され、前記第１クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にする第１インバータと、
当該シフト単位回路の出力信号が入力端子に供給され、前記第２クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にするとともに、当該出力端子を前記第１インバータの出力端子と接続した第２インバータと、
前記第１インバータおよび前記第２インバータの接続点が入力端子に接続され、前記第２インバータの入力端子が出力端子に接続された第３インバータとを備え、
前記制御単位回路は、対応するシフト単位回路における前記接続点の信号電圧と前段のシフト単位回路における前記接続点の信号電圧とのうち、いずれか一方がアクティブになる期間にのみ、前記第１クロック信号および前記第２クロック信号を対応するシフト単位回路に供給する
ことを特徴とするシフトレジスタ。
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する電気光学パネルを駆動する駆動回路に用いられ、開始パルスを順次シフトすることによって、前記データ線または前記走査線を選択するための選択信号を順次生成するシフトレジスタであって、
第１クロック信号とこれを反転した第２クロック信号とに基づいて前記開始パルスを順次シフトして出力信号を出力する複数のシフト単位回路を縦続接続したシフト手段と、
前記各シフト単位回路に対応して各々設けた複数の制御単位回路を有するクロック信号供給手段とを備え、
前記複数のシフト単位回路の各々は、
前段の出力信号が入力端子に供給され、前記第１クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にする第１インバータと、
当該シフト単位回路の出力信号が入力端子に供給され、前記第２クロック信号のアクティブ期間のみ動作する一方、その非アクティブ期間において出力端子をハイインピーダンス状態にするとともに、当該出力端子を前記第１インバータの出力端子と接続した第２インバータと、
一方の入力端子にリセット信号が供給され、他方の入力端子が前記第１インバータおよび前記第２インバータの接続点に接続され、前記リセット信号の非アクティブ期間において、前記接続点の信号電圧を反転して前記第２インバータの入力端子に供給するとともに当該シフト単位回路の出力信号として出力し、前記リセット信号のアクティブ期間において、当該シフト単位回路の出力信号をリセットする論理回路とを備え、
前記制御単位回路は、対応するシフト単位回路における前記接続点の信号電圧と前段のシフト単位回路における前記接続点の信号電圧とのうち、いずれか一方がアクティブになる期間にのみ、前記第１クロック信号および前記第２クロック信号を対応するシフト単位回路に供給する
ことを特徴とするシフトレジスタ。
前記開始パルスはＨレベルでアクティブとなり、
前記制御単位回路は、
ナンド回路と、
前記ナンド回路の出力信号に基づいて、前記第１クロック信号と前記第２クロック信号とを前記第１および第２インバータに各々供給する第１および第２トランスファーゲートと、
前記第１トランスファーゲートがハイインピーダンス状態のときに前記第１インバータにそれを非アクティブとする論理電圧を供給する第３トランスファーゲートと、
前記第２トランスファーゲートがハイインピーダンス状態のときに前記第２インバータにそれをアクティブとする論理電圧を供給する第４トランスファーゲートと
を備えることを特徴とする請求項１または２に記載のシフトレジスタ。
前記開始パルスはＬレベルでアクティブとなり、
前記制御単位回路は、
ノア回路と、
前記ノア回路の出力信号に基づいて、前記第１クロック信号と前記第２クロック信号とを前記第１および第２インバータに各々供給する第１および第２トランスファーゲートと、
前記第１トランスファーゲートがハイインピーダンス状態のときに前記第１インバータにそれを非アクティブとする論理電圧を供給する第３トランスファーゲートと、
前記第２トランスファーゲートがハイインピーダンス状態のときに前記第２インバータにそれをアクティブとする論理電圧を供給する第４トランスファーゲートと
を備えることを特徴とする請求項１または２に記載のシフトレジスタ。
前記リセット信号は、Ｈレベルでアクティブとなり、前記論理回路は、ノア回路であることを特徴とする請求項２に記載のシフトレジスタ。
前記リセット信号は、Ｌレベルでアクティブとなり、前記論理回路は、ナンド回路であることを特徴とする請求項２に記載のシフトレジスタ。
請求項１乃至６のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、入力画像データをラッチし、ラッチされた入力画像データをデジタル信号からアナログ信号に変換して、各データ線に供給するデータ線駆動回路。
請求項１乃至６のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、入力画像信号をサンプリングし、サンプリング結果に基づいて各データ線を駆動するデータ線駆動回路。
請求項１乃至６のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタから出力される前記選択信号に基づいて、前記各走査線を駆動する走査線駆動回路。
請求項２に記載のシフトレジスタの制御方法であって、前記リセット信号を、１フィールド毎または複数フィールド毎にアクティブとすることを特徴とするシフトレジスタの制御方法。
請求項２に記載のシフトレジスタの制御方法であって、前記リセット信号を、前記シフトレジスタに電源電圧が供給されてから前記クロック信号が供給されるまでの期間中の一部において、少なくともアクティブとすることを特徴とするシフトレジスタの制御方法。
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
請求項７または８に記載したデータ線駆動回路と、
前記走査線を駆動するための走査線駆動回路と
を備えたことを特徴とする電気光学パネル。
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された画素電極及びスイッチング素子とを有する画素領域と、
前記データ線を駆動するためのデータ線駆動回路と、
請求項９に記載の走査線駆動回路と
を備えたことを特徴とする電気光学パネル。
請求項１２または１３に記載した電気光学パネルを備えたことを特徴とする電子機器。