KR20040097387A - 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법 - Google Patents

가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법 Download PDF

Info

Publication number
KR20040097387A
KR20040097387A KR10-2004-7017105A KR20047017105A KR20040097387A KR 20040097387 A KR20040097387 A KR 20040097387A KR 20047017105 A KR20047017105 A KR 20047017105A KR 20040097387 A KR20040097387 A KR 20040097387A
Authority
KR
South Korea
Prior art keywords
film
via hole
printed circuit
flexible printed
metal
Prior art date
Application number
KR10-2004-7017105A
Other languages
English (en)
Inventor
류이치로 고구레
다다히로 요코자와
히로아키 야마구치
오사무 나카야마
Original Assignee
우베 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우베 고산 가부시키가이샤 filed Critical 우베 고산 가부시키가이샤
Publication of KR20040097387A publication Critical patent/KR20040097387A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

가요성 인쇄 회로 기판 (1) 은 각 표면측에 금속 피막 (2, 3) 을 갖는 폴리이미드 필름 (4) 에 하나 이상의 금속 피막 (3) 과 폴리이미드 필름 (4) 을 관통하는 비아 홀 (6) 을 형성하는 단계 및 액체와 연마 입자의 혼합물을 압력 하에서 비아 홀 (6) 에 가하여, 비아 홀 (6) 의 가장자리를 매끈하게 하고, 비아 홀 (6) 을 세정하는 단계를 포함하는 제조 방법으로 바람직하게 제조될 수 있다.

Description

가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법{PRODUCTION OF VIA HOLE IN FLEXIBLE CIRCUIT PRINTABLE BOARD}
최근에, 다양한 전자 소자를 고밀도로 패키지(package)하기 위하여 시퀀셜 빌드업 보드(sequential build-up board)가 개발되고 있다. 시퀀셜 빌드업 보드(sequential build-up board)는 하나가 다른 하나 위에 위치한 다수의 인쇄 회로 기판으로 만들어져 있다. 인쇄 회로 기판은 각 표면측에 소정의 회로 패턴을 가진 회로 기판에 블라인드 홀(blind hole)이나 스루 홀(through hole)과 같은 전도성 비아 홀(via hole)을 형성함으로써 제조된다.
상기 블라인드 홀은 에칭을 하여 인쇄 가능 회로 기판의 금속 피막에 구멍을 형성하고, 그 다음에 펀치, 드릴, CO2레이저, UV-YAG 레이저, 또는 엑시머 레이저로 인쇄 가능 회로 기판의 절연 기판에 구멍을 형성함으로써 제조된다.
일본 특허 공개 평 10-154730 호 공보에는 구리층에 위치한 포토레지스트 피막을 이용하여 2층-CCL(폴리이미드 필름을 구비한 구리 피복층)의 구리층을 패턴화하는 단계, 블라인드 홀을 형성하기 위해 패턴화된 영역에서 폴리이미드 필름을 CO2레이저로 제거하는 단계, 상기 블라인드 홀의 바닥에 증착된(deposited) 폴리이미드 수지를 디스미어링(desmearing)하는 단계, 에칭과 디스미어링에 의해 구리층의 일부와 소량의 폴리이미드 수지를 제거하는 단계, 블라인드 비아 홀로 형성하기 위해 구리 도금에 의해 블라인드 홀을 전도성있게 만드는 단계를 포함하는 블라인드 비아 홀의 제조 방법이 소개되어 있다.
비아 홀의 제조 방법에서는, 일반적으로 금속 플래시가 생성된다. 금속 플래시는 그 후 버퍼링이나 건식 블라스팅에 의해 제거된다. 디스미어(비아 홀의 내부를 클리어링(clearing)하는 것)는 수성 알칼리 망간 소금 용액을 사용하는 습식 디스미어 방식에 의해 실시된다.
버퍼링은 머신 방향으로 신장을 일으키고, 그 다음에 금속/폴리이미드 필름 복합 필름의 이방성 치수 변화를 일으킨다. 비아 홀에 있는 폴리이미드 벽은 부가적인 디스미어 과정에 의해 세정되어야 한다. 건식 블라스팅은 블라스팅 과정에서 먼지를 일으킬 수 있다. 따라서, 건식 블라스팅은 클린 룸에서의 실시에 적합하지 않다. 또한, 블라스팅 과정 중에 금속/폴리이미드 복합 필름에 부착된 연마 입자는 다음의 포토리소그래피 공정에서 포토레지스트의 밀착을 방해한다. 습식 디스미어는 강알칼리 용액에서 가열 상태로 실시된다. 따라서, 폴리이미드 필름은 쉽게 손상되고, 폴리이미드 필름에 균열이 생길 수 있다.
본 발명은 가요성 인쇄 회로(또는 배선) 기판에서의 비아 홀(via hole)의 형성 방법에 관한 것이고, 또한 가요성 인쇄 회로(또는 배선) 기판의 제조 방법에 관한 것이다.
도 1 은 본 발명의 제조 방법에 따라 제조된 가요성 인쇄 회로 기판이다.
도 2 는 본 발명에 따른 습식 블라스팅에 의해 처리된 비아 홀의 단면을 도시한 사진이다.
도 3 은 습식 블라스팅이 적용되지 아니한 비아 홀의 단면을 도시한 사진이다.
도 4 는 실시예 1 에서 제조된 가요성 인쇄 회로 기판의 구리 도금 비아 홀의 단면을 도시한 사진이다.
도 5 는 비교예 1 에서 제조된 가요성 인쇄 회로 기판의 구리 도금 비아 홀의 단면을 도시한 사진이다.
본 발명의 목적은 가요성 인쇄 회로(또는 배선) 기판에서의 비아 홀의 개선된 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 가요성 인쇄 회로(또는 배선) 기판의 개선된 제조 방법을 제공하는 것이다.
본 발명은, 각 표면측에 금속 피막을 갖는 폴리이미드 필름에, 하나 이상의 금속 피막과 폴리이미드 필름을 관통하는 비아 홀을 형성하는 단계 및
액체와 연마 입자의 혼합물을 압력 하에서 비아 홀에 가하여, 비아 홀의 가장자리를 매끈하게 하고, 비아 홀을 세정하는(즉, 디스미어하는) 단계를 포함하는 가요성 인쇄 회로(또는 배선) 기판의 생산 방법에 관한 것이다.
액체와 연마 입자의 혼합물을 압력 하에서 비아 홀에 가하는 것을 "습식 블라스팅"이라고 할 수 있다. 비아 홀의 가장자리를 매끈하게 하는 것은 상기 비아 형성 과정에서 생성되는 금속 필름의 플래시를 제거함으로써 실시될 수 있다. 비아 홀의 세정 과정 중에, 주로 폴리이미드 플래시가 비아 홀로부터 제거된다.
상기 과정에서, 바람직한 실시 형태는 다음과 같다.
(1) 비아 홀은 CO2레이저, UV-YAG 레이저, 또는 엑시머 레이저와 같은 레이저로 형성된 블라인드 홀, 즉 한 쪽이 금속 필름으로 덮인 홀이다.
(2) 비아 홀은 펀치나 드릴로 형성된 스루 홀이다.
(3) 각 표면측에 금속 피막을 갖는 폴리이미드 필름은, 각 표면측에 열가소성 폴리이미드 층을 갖는 다층 폴리이미드 필름의, 각 표면측에 금속 필름을 배치하여 제조된다.
(4) 금속 피막은 금 또는 주석으로 도금된 터미널을 갖고 있다.
(5) 블라인드 홀이 형성된 금속 필름에 접한 표면측에서 폴리이미드 필름의 블라인드 홀의 직경에 대한, 상기 레이저를 가한 표면측에서 금속 필름의 블라인드 홀의 직경의 비는 1.0 ~ 1.4 이다.
(6) 블라인드 홀의 평균 직경은 30 ~ 200 ㎛ 이다.
(7) 하나의 금속 필름과 폴리이미드 필름에 연속적으로 형성된 블라인드 홀의 깊이는 20 ~ 110 ㎛ 이다.
(8) 금속 필름의 두께는 1 ~ 50 ㎛ 이다.
(9) 반대편의 금속 필름의 두께에 대한 상기 레이저를 가한 금속 필름의 두께의 비은 0.02 ~ 1.0 이다.
(10) 폴리이미드 필름은, 한 표면측의 폴리이미드 층과 다른 표면측의 폴리이미드 층이 동일한 선형 팽창 계수를 갖는 3 층 구조이다.
(11) 가요성 인쇄 가능 회로 기판은 양쪽 가장자리에 스프로켓 홀(sprocket hole)을 갖는다.
(12) 가요성 인쇄 가능 회로 기판은 100 mm2당 1 ~ 1000 개의 비아 홀을 갖는다.
또한 본 발명은 아래의 단계를 포함하는 가요성 인쇄 회로 기판의 제조 방법에 관한 것이다.
본 발명은 각 표면측에 금속 피막을 갖는 폴리이미드 필름에, 하나 이상의 금속 피막과 폴리이미드 필름을 관통하는 비아 홀을 형성하는 단계,
액체와 연마 입자의 혼합물을 압력 하에서 비아 홀에 가하여, 비아 홀의 가장자리를 매끈하게 하고, 비아 홀을 세정하는 단계,
한 표면측의 금속 피막을 다른 표면측의 금속 피막에 전기적으로 연결하기 위해 비아 홀 내부를 금속으로 도금하는 단계, 및
소정의 회로 패턴을 형성하기 위해 각각의 금속 피박을 에칭하는 단계를 포함하는 가요성 인쇄 회로 기판의 제조 방법에 관한 것이다.
상기 방법에서, 바람직한 실시 형태는 다음과 같다.
(1) 상기 제조 방법은 추가로 회로 패턴에 솔더 마스크(solder mask)를 형성하는 단계를 포함한다.
(2) 상기 제조 방법은 이에 더하여 솔더 마스크에 구멍을 형성하는 단계와 그 구멍의 금속층에 금으로 도금하는 단계를 포함한다.
(3) 상기 솔더 마스크는 진공 상태에서 감광성 레지스트 필름을 회로 패턴에 적층하고, 적층된 레지스트 필름에 소정의 패터닝을 실시한다.
본 발명에 대해 도 1 을 참조하여 상세히 설명하겠다.
본 발명의 가요성 인쇄 회로 기판 (1) 은
(1) 각 표면측에 금속 피막 (2, 3) 을 갖는 폴리이미드 필름 (4) 에, 하나 이상의 금속 피막 (3) 과 폴리이미드 필름 (4) 을 관통하는 비아 홀 (6) 을 형성하는 단계,
(2) 액체와 연마 입자의 혼합물을 압력 하에서 비아 홀 (6) 에 가하여, 비아 홀의 가장자리를 매끈하게 하고, 비아 홀을 세정하는 단계,
(3) 한 표면측의 금속 피막 (2) 을 다른 표면측의 금속 피막 (3) 에 전기적으로 연결하기 위해 비아 홀 내부에 금속으로 도금한 금속층 (5) 을 형성하는 단계,
(4) 소정의 회로 패턴을 형성하기 위해 각각의 금속 피막 (2, 3) 을 에칭하는 단계에 의해 준비된다.
필요하다면, 솔더 마스크 (7) 가 회로 패턴에 추가로 형성된다. 솔더 마스크(7) 에 구멍이 형성되고, 그 다음에 금층 (8) 이 그 구멍에 도금된다.
바람직하게는 솔더 마스크는, 진공 상태에서 감광성 레지스트 필름을 회로 패턴에 적층하고, 적층된 레지스트 필름에 소정의 패터닝을 실시함으로써, 형성된다.
폴리이미드 필름의 금속 피막은 구리, 알루미늄, 철, 금, 또는 이들의 합금 중 하나를 포함하는 금속 박(foil)이나 필름이다. 바람직하게는 금속 피막은 압연 구리 박, 전해 구리 박, 증착된 구리 필름 및/또는 도금된 구리 필름으로 만들어진다. 구리 박은 바람직하게는 3 ㎛ 이하, 더 바람직하게는 0.3 ~ 3 ㎛ 이고, 가장 바람직하게는 1.5 ~ 3 ㎛ 의 적당한 조도 (Rz) 를 갖는다. 이러한 조도를 가진 구리 박은 VLP, LP (또는 HTE) 의 상표명으로 유통되고 있다. 금속 피막은 바람직하게는 1 ~ 12 ㎛ 의 두께를 가지고, 더 바람직하게는 2 ~ 9 ㎛ 이다. 큰 두께를 가진 금속 피막은 미세 패터닝(fine-patterning)에 적합하지 않다. 작은 조도 (Rz) 를 가진 금속 박은 표면 처리 후에 사용이 가능하다.
폴리이미드 필름은 275 ~ 375 ℃ 의 유리전이온도를 가진 내열성, 가요성 단층 폴리이미드 필름이 될 수 있다. 그러나, 300 ℃이상의 유리전이온도를 갖는 코어 폴리이미드 필름과 200 ~ 300 ℃의 유리전이온도를 가진 한 쌍의 열가소성 및/또는 가요성 폴리이미드 표면 층을 구비한 3층의 폴리이미드 복합 필름이 바람직하다. 3층의 폴리이미드 복합 필름은 바람직하게는 7 ~ 50 ㎛ 의 두께를 갖고, 400 ~ 1000 kgf/mm2( 25℃ 에서 )의 인장탄성률을 가진다.
각 표면측에 금속 피막을 가진 폴리이미드 필름은, 바람직하게는 가열 중에 한 쌍의 금속 박 사이에 3층 폴리이미드 복합 필름을 넣고, 예를 들면, 이중 벨트 프레스로 압력을 가하여 제조된다. 또는, 단층 폴리이미드 필름 또는 3층 폴리이미드 복합 필름의 양면에 금속이 증기 증착되고, 적층된 금속 층 위에 전해 도금에 의해 구리층이 형성된다(즉, 금속 증기 증착 - 전해 구리 도금 과정). 이 과정에서, 폴리이미드 필름은, 바람직하게는 증기 증착이 실시되기 전에 필름 표면에 네트워크 형태로 돌출부 사슬을 형성하기 위해 진공 방전 처리된다. 방전 처리된 폴리이미드 필름은 직접 또는 대기 상태에서 한번 방치된 후에, 플라즈마 클리닝에 의해 세정된다. 세정된 폴리이미드 필름 표면에, 바람직하게는 적어도 두 개의 증기 증착된 금속층이 형성되고, 이어서 적층된 금속층에 구리 도금이 실시된다.
상기된 금속 증기 증착 - 전해 구리 도금 과정은 다양한 금속의 조합을 이용하여 실시될 수 있다. 금속 적층 필름은 바람직하게는 두 개의 적층된 층, 즉 기초층과 표면층으로 되어 있다. 기초층은 크롬, 티타늄, 팔라듐, 아연, 몰리브덴, 니켈, 코발트, 지르코늄, 철, Ni-Cu 합금, Ni-Au 합금 또는 Ni-Mo 합금으로 만들어질 수 있다. 표면층(또는 중간층)은 구리로 만들어질 수 있다. 적층된 금속층에 형성된 금속 도금층은 바람직하게는 구리, 구리합금, 또는 은으로 만들어져 있다. 구리가 가장 적합하다. 구리 도금층은, 핀 홀(pin hole)을 덮기 위하여 무전해도금(electroless plating)에 의해 형성될 수 있다. 적층된 금속층은 0.1 ~ 1.0 ㎛ 와 같이 큰 두께를 가질 수 있고, 전해 도금 구리는 이 두꺼운 금속층에 직접 도금될 수 있다.
구리 전해 도금은 바람직하게는 50 ~ 200 g/L의 황산구리, 100 ~ 250 g/L의 황산 및 소량의 광택제(바람직하게는 적정량의 염소를 추가함)를 포함하는 수성욕에서, 15 ~ 45 ℃ 의 온도, 0.1 ~ 10 A/dm2의 전류밀도, 공기 교반, 0.1 ~ 2 m/min.의 전송속도의 조건 하에서 구리 음극을 사용하여 실시될 수 있다.
본 발명의 방법에 따르면, 비아 홀은 하나 이상의 금속 피막과 폴리이미드 필름에서 형성된다. 비아 홀은 펀치, 드릴, CO2레이저, UV-YAG 레이저, 또는 엑시머 레이저로 형성될 수 있다. 펀치나 UV-YAG 레이저의 사용이 바람직하다. UV-YAG 레이저는 자외선(UV) 영역(260 ~ 400 nm 의 진동 파장 영역)의 레이저를 내보낼 수 있다. 상기 레이저(laser)가 20 ~ 200 ㎛, 바람직하게는 약 30 ~ 100 ㎛ 의 직경을 가진 비아 홀을 형성하기 위해 상기 금속 피막 폴리이미드 필름의 하나의 금속 피막에 가해질 수 있다. 상기 레이저는 동시에, 동일한 직경을 가진 구멍을 폴리이미드 필름에 형성하기 위해 디포커싱(de-focusing) 후에 폴리이미드 필름에 가해진다.
비아 홀의 형성 과정에서, 금속의 플래시가 비아 홀 주위에 생기고, 금속 플래시가 비아 홀 안에 적층된다. 또한, 폴리이미드 먼지가 비아 홀 안에 쌓이게 된다. 이 플래시와 먼지는, 액체와 연마 분말의 혼합물을 압력 하에서 비아 홀에 가하여 이루어지는 습식 블라스팅에 의해 세정된다.
습식 블라스팅은, 금속 피막 폴리이미드 필름을 자기 요소를 구비한 블라스팅 장치에 배치하고, 자기력을 사용하여 소정의 구멍을 가진 금속 마스크를 금속 피막 폴리이미드 필름 가까이에 배치함으로써 실시될 수 있다. 바람직하게는 금속 마스크는 폴리이미드 필름의 금속 피막을 손상시키지 않도록 하기 위해, 바닥면에 우레탄 고무층과 같은 탄성층이 있다. 그러한 습식 블라스팅 장치의 일례가 일본 특허 공개 평 9-295266 호 공보에 소개되어 있다.
습식 블라스팅에 사용되는 혼합물은 바람직하게는 1 ~ 10 ㎛ 의 직경을 가진 5 ~ 20 vol.% 의 연마 입자(예컨대, 알루미늄 입자)와 물을 포함한다. 이 혼합물은 약 10 ~ 300 m/sec 의 유량으로 비아 홀에 고압으로 가해진다.
습식 블라스팅 과정이 실시된 비아 홀은 그 다음에 한 표면측의 금속 피막을 다른 표면측의 금속 피막에 연결시키기 위하여, 금속으로 도금한다. 비아 홀의 금속 도금은 일본 특허 공개 평 11-51425 호 공보에 소개된 방법으로 실시될 수 있다.
예를 들면, 비아 홀의 내벽은 Pd-Sn 필름의 형성으로 활성화(activated)되고, 그 다음에 바람직하게는 전해 구리 도금에 의해 금속으로 도금된다. Pd-Sn 필름은 팔라듐-주석 콜로이드 촉매의 사용으로 만들어지고, Pd-Sn 필름을 환원제를 포함하는 알칼리 촉진제 욕에 담금으로써 활성화될 수 있다. 이 과정은 일반적으로 DPS(Direct Plating system)에서 실시된다.
보다 상세하게, DPS 는 다음과 같은 단계에 의해 실시된다. 비아 홀은 그의 금속 및 폴리이미드 영역을 탈지(defat)하기 위해, 모노에탄올 아민, 비이온성 계면활성제, 양이온 계면활성제 등으로 세정되고, 알칼리성과망간산 용액을 사용하여 디스미어되며, 과황산나트륨 용액을 사용하여 소프트에칭되며, 그 다음에 염화나트륨과 염산의 혼합물에 미리 담근다. 이 단계가 끝난 후에, 처리된 비아 홀은 Pd-Sn 필름을 형성하기 위해 팔라듐-주석 콜로이드 용액에 담그고, 그 다음에 탄산 나트륨, 탄산 칼륨, 구리 이온, 및 환원제를 포함하는 알칼리 촉진제 욕 그리고 나아가 황산을 포함하는 산성 촉진제 욕에서 활성화된다. 환원제의 예로는 포름알데히드, 아세트알데히드, 프로피온알데히드 및 벤즈알데히드와 같은 알데히드, 카테콜, 레조르시놀 및 아스코르브 산을 포함한다.
상기 활성화 과정에서, 비아 홀의 내벽은 낮은 전기 저항을 가진 Pd-Sn 필름으로 코팅되고, 이어서 구리 도금 과정이 더 짧은 시간 내에 실시될 수 있다.
그 다음에 비아 홀은 산으로 세정되고, 구리로 전해 도금된다. 전해 도금은 바람직하게는 2 ~ 8 A/dm2의 전류밀도에서 황산구리 180 ~ 240 g/L, 황산 45 ~ 60 g/L, 염화물 이온 20 ~ 80 g/L 및 티오우레아, 덱스트린, 또는 티오우레아와 몰라세(molasses)의 화합물같은 첨가물을 포함하는 욕에서 실시된다. 이렇게 해서, 3 ~ 30 ㎛ 의 두께를 갖는 구리 도금층이 비아 홀(또는 스루 홀)의 벽에 형성된다.
이어서, 소정의 패턴을 갖는 접지 배선층(ground wiring layer)이 광처리와 에칭에 의해 한 표면측의 금속 피막에 형성된다. 또한, 소정의 패턴을 갖는 신호 배선층(signal wiring layer)이 광처리와 에칭에 의해 다른 표면측의 금속 피막에 형성된다.
접지 배선층의 양 표면측, 또는 적어도 한 표면측에는, 바람직하게는 건식 감광성 레지스트 필름의 형태인 감광성 솔더 레지스트가, 바람직하게는 진공 적층에 의해 적층된다. 그 다음에 적층된 감광성 솔더 레지스트는, 신호 배선층과 접지 배선층에서 소정의 패턴을 갖는 솔더 마스크 층을 형성하기 위해 빛에 노출된다.
감광성 솔더 레지스트는 감광성 잉크 레지스트, 예를 들면, 폴리이미드(전구체)형의 감광성 수지 조성물, 바람직하게는 일본 특허 공개 번호 2000-212446 에 소개된 이미드실록산 형의 감광성 수지 조성물, 그리고 일본 특허 공개 번호 2000-109541 에 소개된 에폭시-아크릴레이트 형의 감광성 열경화성 수지 조성물이 될 수 있다. 건식 필름 형의 감광성 솔더 레지스트가 바람직하다.
특히, 경화 후에 100 kgf/mm2이하의 인장탄성률을 나타내는 솔더 레지스트는 변형이 생기지 않는 보호 필름의 역할을 하기 때문에 바람직하다. 경화 후에 보호 필름의 역할을 할 수 있는 건식 감광성 솔더 레지스트의 바람직한 예는 FPC용 건식 필름 솔더 마스크(우레탄 고무와 에폭시 아크릴레이트를 주로 포함하고, 방염물질과 중합 개시제를 포함하는 것으로, 경화 후에 약 40 kgf/mm2의 인장탄성률을 나타내는 감광성 수지 조성물) 및 일본 특허 공개 번호 2001-359790 에 소개된, 에폭시 아크릴레이트 수지, 비대칭 방향족 테트라카르복실 디안하이드라이드와 α,ω-bis(3-아미노프로필)폴리디메틸실록산의 반응 생성물(올리고머), 에폭시 수지, 및 광중합 개시제를 포함하는 감광성 수지 조성물(경화 후에 약 60kgf/mm2의 인장탄성률을 나타냄)의 건식 필름을 포함한다. 이러한 건식 감광성 솔더 레지스트는, 도금에 대한 저항, 블랭킹의 불필요, 미세 패턴의 형성, 및 접착제의 무배출의 관점에서 기존에 사용된 커버-레이 형의 조성물과 비교하여, 바람직하게 사용될 수 있다.
그 후에, 솔더 마스크의 구멍 내의 구리 층은 공지된 전해 도금 과정에 의해 니켈/금 합금 또는 주석/금 합금으로 도금된다. 이렇게 해서, 바람직한 가요성 인쇄 회로 기판이 제조된다.
[실시예 1]
가압 및 가열 상태에서 각 표면에 열가소성 표면을 갖는 3층 폴리이미드 필름(두께: 25 ㎛) 및 각각의 열가소성 표면에 도금된 전해 구리 박(니혼 일렉트롤리틱 사(Nippon Electrolytic Co., Ltd.)의 상표명 USLPR2, 두께: 9 ㎛ )을 포함하는 금속 피막 복합물(우베 고산 가부시키가이샤(Ube Industries, Ltd)의 상표명 Upicel N )은, 하나의 구리층과 폴리이미드 필름에 동시에 구멍을 형성하기 위하여, UV-YAG 레이저(ESI 사의 모델명 5320, 파장 355 ㎛)에 노출된다. 그 후에 습식 블라스팅 장치(마코 사(Mako Co., Ltd.) 제품)를 사용하여 0.2 MPa의 공기 압력으로 물과 알루미늄 입자의 혼합물(알루미늄 함유량 : 16 vol.%)을 구멍에 가하고, 이에 의하여 구멍 안의 금속 플래시와 먼지가 제거되었다.
도 2 는 상기 습식 블라스팅을 한 후의 구멍의 단면을 도시한 것이다.
도 3 은 상기 습식 블라스팅을 하기 전의 구멍의 단면을 도시한 것이다.
1,600 개의 구멍이 있는 사각 영역의 머신(machine) 거리와 트래버스(traverse) 거리가 습식 블라스팅하기 전과 후에 측정되었다. 측정된 거리는 표 1 에 표시되어 있다. 표 1 에서, A 는 습식 블라스팅을 하지 않은 영역의 트래버스 거리이고, B 는 습식 블라스팅을 하지 않은 영역의 머신 거리이며, 반면에 a 는 습식 블라스팅을 마친 영역의 트래버스 거리이고, B 는 습식 블라스팅을 마친 영역의 머신 거리이다.
표 1
습식 블라스팅 전 습식 블라스팅 후
A B A B
22.039922.038022.037222.0395 22.078222.082122.076722.0816 22.059122.061822.056422.0584 22.099722.102622.103022.0983
평균 22.0387 22.0797 22.0589 22.1009
최대 - 최소(mm) 0.0027 0.0054 0.0054 0.0046
습식 블라스팅 전과 후의 거리의 차이가 표 2 에 표시되어 있다.
표 2
A - a B - b
평 균 0.0203 0.0212
연신율 (%) 0.092 0.096
상기 구멍의 내벽에는 에바라 우질라이트 사(Ebara Uzilight Co.,Ltd.)의 Lizatron DPS 과정을 이용하여 전기 전도성 층이 형성되었다. 그 다음, 전기 전도성 층과 구리 박에는 전해 도금에 의해 구리 층(두께:12㎛)이 도금된다.
도 4 는 도금된 구리층을 가진 비아 홀의 단면을 도시한 것이다.
이어서, 소정의 패턴(배선 피치:80㎛)을 갖는 접지 배선 층이 광처리와 에칭에 의해 하나의 구리 박 층에 형성되었다. 다른 구리 박 층에는 소정의 패턴(배선 피치:40㎛)을 갖는 신호 배선 층이 광처리와 에칭에 의해 형성되었다.
이렇게 해서, 가요성 인쇄 회로 기판이 제조되었다. 이 가요성 인쇄 회로 기판에서, 구리 박은 구리 도금층에 단단히 연결되고, 기판이 가열될 때 그 경계면에서 어떠한 분리도 발견되지 않았다.
표 1 및 2 에 표시한 결과는 습식 블라스팅된 필름의 머신 거리와 트래버스 거리 사이의 크기 차이가 없다는 것을 보여준다. 이로써 아래의 포토리소그래피 공정에서의 위치 결정이 쉽게 이루어질 수 있다.
도 2, 3 및 4 의 사진은 습식 블라스팅 홀이 매끈한 가장자리를 갖고, 그 안에 금속 플래시와 폴리이미드 먼지가 거의 없다는 것을 보여준다.
[비교예 1]
12㎛의 두께를 가진 구리 도금층을 구비한 구리박과 비아 홀을 형성하기 위해, 습식 블라스팅을 생략한 것을 제외하고는 실시예 1 의 과정을 반복하였다.
도 5 는 도금된 구리 층을 가진 비아 홀의 단면을 도시한 것이다.
가요성 인쇄 회로 기판을 제조하기 위해 실시예 1 의 과정을 반복했다. 가요성 인쇄 회로 기판에서, 구리 박은 만족할 만큼 구리 도금층에 연결되어 있지 않아서, 기판이 가열될 때 그 경계면에서 분리가 발견되었다.
[실시예 2]
펀치로 금속 코팅된 폴리이미드 복합 필름에 스루 홀을 형성하는 것을 제외하고는 실시예 1 의 과정을 반복하였다. 12㎛의 두께를 가진 구리 도금층을 구비한 구리박과 비아 홀을 형성하기 위해, 형성된 스루 홀에 실시예 1 과 같은 방법으로 습식 블라스팅을 하였다.
그 다음, 가요성 인쇄 회로 기판을 제조하기 위해 실시예 1 의 과정을 반복했다. 가요성 인쇄 회로 기판에서, 구리 박은 구리 도금층에 단단히 연결되고, 기판이 가열될 때 그 경계면에 어떠한 분리도 발견되지 않았다,
본 발명은 가요성 인쇄 회로(또는 배선) 기판에서의 비아 홀을 형성하기 위한 개선된 방법을 제공하는 것이고, 나아가 가요성 인쇄 회로(또는 배선) 기판을 제조하기 위한 개선된 방법을 제공하는 것이다.

Claims (15)

  1. 가요성 인쇄 회로 기판의 제조 방법으로서,
    각 표면측에 금속 피막을 갖는 폴리이미드 필름에, 하나 이상의 금속 피막과 폴리이미드 필름을 관통하는 비아 홀을 형성하는 단계, 및
    액체와 연마 입자의 혼합물을 압력 하에서 비아 홀에 가하여, 비아 홀의 가장자리를 매끈하게 하고, 비아 홀을 세정하는 단계를 포함하는 가요성 인쇄 회로 기판의 제조 방법.
  2. 제 1 항에 있어서, 상기 비아 홀은 레이저에 의해 형성된 블라인드 비아 홀인 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  3. 제 2 항에 있어서, 상기 레이저는 CO2레이저, UV-YAG 레이저, 또는 엑시머 레이저인 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  4. 제 1 항에 있어서, 상기 비아 홀은 펀치 또는 드릴로 형성된 스루 홀인 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  5. 제 1 항에 있어서, 상기 각 표면측에 금속 피막을 갖는 폴리이미드 필름은,각 표면측에 열가소성 폴리이미드 층을 가진 다층 폴리이미드 필름의 각 표면측에 금속 필름을 배치하여 제조되는 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  6. 제 1 항의 제조 방법에 의해 제조된 가요성 인쇄 회로 기판.
  7. 가요성 인쇄 회로 기판의 제조 방법으로서,
    각 표면측에 금속 피막을 갖는 폴리이미드 필름에, 하나 이상의 금속 피막과 폴리이미드 필름을 관통하는 비아 홀을 형성하는 단계,
    액체와 연마 입자의 혼합물을 압력 하에서 비아 홀에 가하여, 비아 홀의 가장자리를 매끈하게 하고, 비아 홀을 세정하는 단계,
    한 표면측의 금속 피막을 다른 표면측의 금속 피막에 전기적으로 연결하기 위해 비아 홀 내부를 금속으로 도금하는 단계, 및
    소정의 회로 패턴을 형성하기 위해 각각의 금속 피막을 에칭하는 단계를 포함하는 가요성 인쇄 회로 기판의 제조 방법
  8. 제 7 항에 있어서, 상기 비아 홀은 레이저에 의해 형성된 블라인드 비아 홀인 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  9. 제 8 항에 있어서, 상기 레이저는 CO2레이저, UV-YAG 레이저, 또는 엑시머 레이저인 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  10. 제 7 항에 있어서, 상기 비아 홀은 펀치 또는 드릴로 형성된 스루 홀인 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  11. 제 7 항에 있어서, 상기 회로 패턴에 솔더 마스크를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  12. 제 11 항에 있어서, 상기 솔더 마스크에 구멍을 형성하는 단계, 및
    그 구멍 내의 금속 층을 금으로 도금하는 단계를 추가로 포함하는 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  13. 제 11 항에 있어서, 상기 솔더 마스크는, 진공 상태에서 감광성 레지스트 필름을 회로 패턴에 적층하고, 적층된 레지스트 필름에 소정의 패터닝을 실시함으로써 형성되는 것을 특징으로 하는 가요성 인쇄 회로 기판의 제조 방법.
  14. 제 7 항의 제조 방법에 의해 제조된 가요성 인쇄 회로 기판.
  15. 제 11 항의 제조 방법에 의해 제조된 가요성 인쇄 회로 기판.
KR10-2004-7017105A 2002-04-24 2003-04-24 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법 KR20040097387A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002122256A JP3941573B2 (ja) 2002-04-24 2002-04-24 フレキシブル両面基板の製造方法
JPJP-P-2002-00122256 2002-04-24
PCT/JP2003/005289 WO2003092344A1 (en) 2002-04-24 2003-04-24 Production of via hole in flexible circuit printable board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019119A Division KR20100101018A (ko) 2002-04-24 2003-04-24 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법

Publications (1)

Publication Number Publication Date
KR20040097387A true KR20040097387A (ko) 2004-11-17

Family

ID=29267439

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2004-7017105A KR20040097387A (ko) 2002-04-24 2003-04-24 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법
KR1020107019119A KR20100101018A (ko) 2002-04-24 2003-04-24 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020107019119A KR20100101018A (ko) 2002-04-24 2003-04-24 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법

Country Status (6)

Country Link
US (2) US20050162835A1 (ko)
JP (1) JP3941573B2 (ko)
KR (2) KR20040097387A (ko)
CN (1) CN1663329B (ko)
AU (1) AU2003222457A1 (ko)
WO (1) WO2003092344A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681093B1 (ko) * 2005-02-18 2007-02-08 세이코 엡슨 가부시키가이샤 배선 기판의 제조 방법
KR100736146B1 (ko) * 2005-10-20 2007-07-06 산양전기주식회사 플렉서블 회로기판의 제조방법
KR100796463B1 (ko) * 2005-11-16 2008-01-23 마이크로코즘 테크놀리지 씨오.,엘티디 가요성 인쇄 회로 및 그의 제조 방법

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US7834274B2 (en) * 2005-12-30 2010-11-16 Industrial Technology Research Institute Multi-layer printed circuit board and method for fabricating the same
JP5125183B2 (ja) * 2007-03-30 2013-01-23 宇部興産株式会社 ビルドアップ多層配線基板の製造法
TWI455671B (zh) * 2007-10-23 2014-10-01 Ube Industries 印刷電路板之製造方法
CN101442887B (zh) * 2007-11-22 2013-03-20 味之素株式会社 多层印刷线路板的制造方法及多层印刷线路板
FR2932899B1 (fr) * 2008-06-23 2010-07-30 Commissariat Energie Atomique Procede d'elimination de defaut de gravure d'une couche metallique deposee sur un support souple.
WO2010038532A1 (ja) * 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
KR101341634B1 (ko) * 2008-11-14 2013-12-16 삼성테크윈 주식회사 비지에이 패키지에 사용되는 회로 기판
KR101805743B1 (ko) * 2012-03-09 2017-12-07 미쓰이금속광업주식회사 프린트 배선판의 제조 방법 및 레이저 가공용 동박
CN103369864B (zh) * 2012-03-27 2016-03-16 珠海方正科技高密电子有限公司 加工电路板上通孔的方法
CN102695375B (zh) * 2012-06-14 2015-05-20 广州美维电子有限公司 一种2mil微盲孔的加工方法
CN105357958B (zh) * 2013-05-14 2020-10-30 威立雅水务解决方案与技术支持公司 用于鱼类养殖的设备及其用途
CN104349575B (zh) * 2013-07-31 2017-12-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN103429012B (zh) * 2013-08-02 2016-01-13 北大方正集团有限公司 一种pcb板上的背钻孔的制备方法以及pcb板
CN103659001A (zh) * 2013-11-26 2014-03-26 苏州光韵达光电科技有限公司 Fpc的激光钻孔方法
CN105934823A (zh) * 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
TWI589195B (zh) * 2014-05-09 2017-06-21 Sensitive and perforated circuit board and multilayer circuit board
JP6508589B2 (ja) * 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
CN107112299B (zh) * 2015-01-29 2019-10-01 京瓷株式会社 电路基板以及电子装置
JP6160656B2 (ja) 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置
CN109202546A (zh) * 2018-09-29 2019-01-15 信利半导体有限公司 改善柔性基板切割毛刺的方法
US12004305B2 (en) 2018-12-20 2024-06-04 Resonac Corporation Wiring board and production method for same
JP7333210B2 (ja) * 2019-06-20 2023-08-24 日本シイエムケイ株式会社 プリント配線板の製造方法
CN110430669A (zh) * 2019-08-13 2019-11-08 福建世卓电子科技有限公司 基于激光钻孔碳化导电直接金属化孔的电路板及生产工艺
CN110951047B (zh) * 2019-11-22 2022-06-10 张家港康得新光电材料有限公司 改性环氧丙烯酸酯树脂及其制备方法
CN115700019A (zh) 2020-06-24 2023-02-03 昭和电工材料株式会社 配线结构体及其制造方法、以及半导体封装件
KR20230044238A (ko) 2020-07-28 2023-04-03 가부시끼가이샤 레조낙 배선 기판의 제조 방법
WO2022149219A1 (ja) 2021-01-06 2022-07-14 昭和電工マテリアルズ株式会社 配線基板の製造方法、積層板及びその製造方法、並びにキャリア付き銅層
WO2022264378A1 (ja) 2021-06-17 2022-12-22 昭和電工マテリアルズ株式会社 配線基板の製造方法及び積層板
CN114340161B (zh) * 2021-12-20 2024-03-29 安捷利电子科技（苏州）有限公司 一种5g高频多层fpc及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256194A (ja) * 1988-04-05 1989-10-12 Fujitsu Ltd レジンスミアの除去方法
JPH0834340B2 (ja) * 1988-12-09 1996-03-29 日立化成工業株式会社 配線板およびその製造法
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
AU4058593A (en) * 1992-06-15 1994-01-04 Dyconex Patente Ag Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
JPH06314869A (ja) * 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
JPH09295266A (ja) * 1996-04-30 1997-11-18 Makoo Kk ウェットブラストエッチング装置
DE59702929D1 (de) * 1996-07-31 2001-02-22 Dyconex Patente Zug Verfahren zur herstellung von verbindungsleitern
JPH1075053A (ja) * 1996-09-02 1998-03-17 Mitsui Petrochem Ind Ltd フレキシブル金属箔積層板の製造方法
JP3275784B2 (ja) * 1996-09-24 2002-04-22 日立電線株式会社 Ｔａｂテープにブラインドビアホールを形成する方法、その方法によって形成されたｔａｂテープ、フィルム及びフレキシブル基板
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
US6286207B1 (en) * 1998-05-08 2001-09-11 Nec Corporation Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
JP2000124583A (ja) 1998-10-19 2000-04-28 Nec Kansai Ltd 配線基板の製造方法および配線基板構体
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2000031640A (ja) * 1998-07-08 2000-01-28 Ibiden Co Ltd プリント配線板及びその製造方法
KR100572646B1 (ko) * 1998-07-17 2006-04-24 제이에스알 가부시끼가이샤 폴리이미드계 복합체 및 이 복합체를 사용한 전자 부품, 및 폴리이미드계 수성 분산액
JP2000043753A (ja) 1998-07-29 2000-02-15 Yanmar Agricult Equip Co Ltd 乗用管理機
US6090474A (en) * 1998-09-01 2000-07-18 International Business Machines Corporation Flowable compositions and use in filling vias and plated through-holes
JP2000110747A (ja) 1998-09-30 2000-04-18 Fujitsu General Ltd スクロール圧縮機
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
JP2000343435A (ja) 1999-03-29 2000-12-12 Asahi Glass Co Ltd ブラストメディア及びブラスト方法
US6379223B1 (en) * 1999-11-29 2002-04-30 Applied Materials, Inc. Method and apparatus for electrochemical-mechanical planarization
JP3840043B2 (ja) 2000-07-14 2006-11-01 京セラ株式会社 感光性ソルダーレジスト層およびそれを用いた配線基板ならびに電子部品モジュール
JP2002043753A (ja) * 2000-07-28 2002-02-08 Toshiba Chem Corp 多層プリント配線板の製造方法
JP4304854B2 (ja) 2000-09-21 2009-07-29 宇部興産株式会社 多層ポリイミドフィルムおよび積層体
JP4250861B2 (ja) 2000-09-29 2009-04-08 凸版印刷株式会社 フィルムキャリアの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681093B1 (ko) * 2005-02-18 2007-02-08 세이코 엡슨 가부시키가이샤 배선 기판의 제조 방법
KR100736146B1 (ko) * 2005-10-20 2007-07-06 산양전기주식회사 플렉서블 회로기판의 제조방법
KR100796463B1 (ko) * 2005-11-16 2008-01-23 마이크로코즘 테크놀리지 씨오.,엘티디 가요성 인쇄 회로 및 그의 제조 방법

Also Published As

Publication number Publication date
US20090002953A1 (en) 2009-01-01
AU2003222457A1 (en) 2003-11-10
WO2003092344A1 (en) 2003-11-06
JP2003318519A (ja) 2003-11-07
CN1663329A (zh) 2005-08-31
CN1663329B (zh) 2011-05-18
US7918021B2 (en) 2011-04-05
KR20100101018A (ko) 2010-09-15
JP3941573B2 (ja) 2007-07-04
US20050162835A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
US7918021B2 (en) Production of via hole in a flexible printed circuit board by applying a laser or punch
US7802361B2 (en) Method for manufacturing the BGA package board
US5284548A (en) Process for producing electrical circuits with precision surface features
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
US4889584A (en) Method of producing conductor circuit boards
JP2006022406A (ja) キャリア付き極薄銅箔
KR20010108391A (ko) 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP2003209330A (ja) 両面回路基板及びその製造方法
JP2007116191A (ja) ポリイミドフィルムの両面に金属層を有する積層体のポリイミドフィルムの両面の金属層の電気的接続方法
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP5040346B2 (ja) プリント配線板の製造方法
JP2005175150A (ja) 両面回路基板及びその製造方法
KR101231273B1 (ko) 인쇄회로기판 및 그의 제조 방법
JPH098458A (ja) プリント配線板及びその製造方法
JP3071722B2 (ja) 多層印刷配線板の製造方法
JP5369950B2 (ja) 多層プリント配線板の製造方法および多層プリント配線板
JPH08148810A (ja) プリント配線板の製造法
JP3680321B2 (ja) 多層プリント配線板の製造法
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2005223174A (ja) 両面回路基板の製造法
JPH05251846A (ja) 配線板の製造法
JPH07288370A (ja) 高密度プリント配線板及びその製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100729

Effective date: 20110401