KR20040019879A - 표시 장치와 그 제조 방법 및 제조 장치 - Google Patents

표시 장치와 그 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20040019879A
KR20040019879A KR1020030052529A KR20030052529A KR20040019879A KR 20040019879 A KR20040019879 A KR 20040019879A KR 1020030052529 A KR1020030052529 A KR 1020030052529A KR 20030052529 A KR20030052529 A KR 20030052529A KR 20040019879 A KR20040019879 A KR 20040019879A
Authority
KR
South Korea
Prior art keywords
laser light
substrate
semiconductor film
continuous oscillation
laser
Prior art date
Application number
KR1020030052529A
Other languages
English (en)
Other versions
KR100606317B1 (ko
Inventor
혼고오미끼오
우또사찌오
노모또미네오
나까따도시히꼬
하따노무쯔꼬
야마구찌신야
오오꾸라마꼬또
Original Assignee
가부시키가이샤 히타치 디스프레이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치 디스프레이즈 filed Critical 가부시키가이샤 히타치 디스프레이즈
Publication of KR20040019879A publication Critical patent/KR20040019879A/ko
Application granted granted Critical
Publication of KR100606317B1 publication Critical patent/KR100606317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Abstract

절연 기판 상에 형성된 표시 영역의 외측이며, 표시 영역을 구동시키기 위한 구동 회로를 형성하는 영역의 비정질 반도체막(아몰퍼스 실리콘막)에, 선형 혹은 직사각 형상(띠형)으로 집광된 연속 발진 레이저광을 온/오프시키면서 주사한다. 이에 의해, 구동 회로를 제조하는 영역의 비정질 반도체막이 집광된 연속 발진 레이저광에 의해 어닐링되게 되어, 이 영역에 액티브 소자를 형성한 경우의 액티브 소자 능동층을 흐르는 전류의 방향을 가로지르는 결정 입계를 갖지 않은 결정을 포함하는 띠형 다결정 실리콘막으로 개질하는 것이 가능해진다.
그 결과, 표시 영역 밖의 절연 기판 상에 안정되면서 또한 고품질인 액티브 소자를 갖는 표시 장치를 실현할 수 있다.

Description

표시 장치와 그 제조 방법 및 제조 장치{DISPLAY DEVICE, PROCESS AND APPARATUS FOR ITS PRODUCTION}
본 발명은 패널형의 표시 장치에 관한 것으로, 특히 절연 기판의 일 주면 상에 형성된 비정질 또는 입자형 다결정 반도체막에 레이저광(이하, 단순히 레이저라고도 함) 조사에 의한 어닐링으로 결정 입자를 대략 띠형으로 확대하는 개질을 실시하여 띠형 다결정 반도체막에 액티브 소자를 제조한 절연 기판을 이용한 표시 장치와 그 제조 방법 및 제조 장치에 관한 것이다.
이러한 종류의 표시 장치는, 박막 트랜지스터나 박막 다이오드 등의 액티브 소자를 형성하는 한 쪽의 절연 기판(이하, 액티브ㆍ매트릭스 기판이라고도 하고, 박막 트랜지스터를 액티브 소자로 한 것에서는 박막 트랜지스터 기판이라고도 함)의 표시 영역의 일방향으로 연장하여 병렬 설치된 다수의 데이터선(박막 트랜지스터에서는 드레인선)과, 상기 일방향과 교차하는 다른 방향으로 연장하여 병렬 설치된 다수의 주사선(동일하게, 게이트선)과, 상기 액티브ㆍ매트릭스 기판 상에 형성된 반도체막으로서 입자형 다결정 실리콘막(폴리 실리콘막)으로 제조하여 상기 데이터선과 상기 주사선의 교차부에 배치된 액티브 소자 및 상기 액티브 소자로 구동되는 화소 전극을 갖는 화소 회로로 이루어지는 화소를 매트릭스형으로 배열하여 구성된다. 이하에서는 반도체막을 실리콘막으로 하고, 액티브 소자는 그 전형인 박막 트랜지스터를 이용한 것을 주로 설명한다.
현재, 패널형의 표시 장치에서는 액티브ㆍ매트릭스 기판으로서 유리나 용융 석영 등의 절연 기판 상에 반도체막으로서 비정질 실리콘막(이하, 아몰퍼스 실리콘막이라고도 함)이나 입자형 다결정 실리콘막(이하, 단순히 폴리 실리콘막이라고도 함)으로 박막 트랜지스터로 이루어지는 화소 회로를 형성하고, 이 화소 회로의 박막 트랜지스터의 스위칭에 의해 화소를 선택함으로써 화상을 형성하고 있다. 각 화소 회로를 구성하는 박막 트랜지스터는, 액티브ㆍ매트릭스 기판의 주연에 탑재된 구동 회로(이하, 드라이버 회로 또는 단순히 드라이버라고도 칭함)로 구동된다. 또, 상기한 입자형 다결정 실리콘막은 후술하는 바와 같은 결정 입자가 소경인 실리콘막이다. 여기서 말하는 결정 입자가 소경이라 함은, 예를 들어 박막 트랜지스터의 능동층(활성층 혹은 활성 영역), 소위 채널의 폭 내에 다수의 실리콘 결정의 입계가 존재하고, 상기 능동층을 통과하는 전류가 실리콘 결정의 다수의 입계를 반드시 가로지르는 것과 같은 크기를 의미한다.
이 화소 회로를 구성하는 박막 트랜지스터를 구동하는 상기 드라이버 회로를 화소 회로의 박막 트랜지스터와 동시에 형성하는 것이 가능해지면, 비약적인 제조 비용 저감 및 신뢰성의 향상을 기대할 수 있다. 그러나, 박막 트랜지스터의 능동층을 형성하는 반도체층인 종래의 폴리 실리콘막은 결정성이 나쁘기 때문에(결정 입자의 입경이 작음), 전자 또는 홀의 이동도에 대표되는 동작 성능(동작 특성)이 낮아 고속 및 고기능이 요구되는 회로의 제조는 곤란하다. 이 고속 및 고기능의 회로를 제조하기 위해서는, 고이동도 박막 트랜지스터를 필요로 하지만, 이를 실현하기 위해서는 폴리 실리콘막의 결정성을 개선할 필요가 있다. 결정성 개선은, 주로 결정 입자의 입경의 확대 혹은 결정을 일방향 사이즈가 다른 방향의 사이즈보다 대체로 큰 띠형 혹은 줄무늬형을 나타내고, 그 크기를 확대하는 것을 의미한다. 본 명세서에서는 종래의 폴리 실리콘막과 구별하기 위해, 상기 개질된 실리콘막을 띠형 다결정 실리콘막이라 칭하는 것으로 한다.
실리콘막의 결정성 개선의 수법으로서, 종래부터 엑시머 레이저 등의 레이저광을 이용한 어닐링이 알려져 있다. 이 방법은, 용융 석영이나 유리 등의 절연 기판(이하, 단순히 기판이라고도 칭함) 상에 형성된 아몰퍼스 실리콘막에, 예를 들어 엑시머 레이저를 조사하여 아몰퍼스 실리콘막을 폴리 실리콘막으로 변화시킴으로써, 이동도를 개선하는 것이다. 그러나, 엑시머 레이저의 조사에 의해 얻어진 폴리 실리콘막은 그 결정 입경이 수백 ㎚ 정도, 이동도도 100 ㎠/Vs 정도이며, 액정 패널을 구동하는 드라이버 회로 등에 적용하기 위해서는 성능이 부족하다.
이 문제를 해결하는 방법으로서, 비특허 문헌 1에 기재된 바와 같이 연속 발진 레이저에 의한 어닐링 기술이 알려져 있다. 또한, 특허 문헌 1에는 펄스 레이저광의 펄스 폭을 1 ㎲ 내지 100 ㎳로 함으로써 제조된 트랜지스터의 임계치의 변동을 저감할 수 있는 취지의 기재가 있다. 또, 레이저광의 조사에 의한 실리콘막의 개질에 관해서는, 특허 문헌 2에 기재가 있다.
[비특허 문헌 1]
에프. 다께우찌 등의 "CW 레이저 결정의 안정한 주사에 의해 제조된 폴리-Si TFT의 성능" AM - LCD'01(TFT4 - 3)
[특허 문헌 1]
일본 특허 공개 평7-335547호 공보
[특허 문헌 2]
일본 특허 공개 평5-283356호 공보
상기「비특허 문헌 1」에 기재된 종래 기술에서는 다이오드 여기 연속 발진 YVO4레이저의 제2 고조파를 유리 기판 상에 형성한 비결정 실리콘 박막 상을 주사하여 결정을 성장시킴으로써, 500 ㎠/Vs를 넘는 이동도를 얻고 있다. 이 정도의이동도가 얻어지면, 충분한 성능의 드라이버 회로를 형성할 수 있어 기판 상에 직접 구동 회로를 제조하는, 소위 시스템 온 패널(혹은 칩ㆍ온ㆍ유리 : COG) 실장을 실현할 수 있다.
그러나, 상기「비특허 문헌 1」에 기재된 종래 기술에서는 연속 발진 레이저로 기판 상의 드라이버 회로를 형성하는 영역 전체면을 주사하여 조사하는 것이며, 필요한 부분에만 조사하는 점의 고려가 이루어져 있지 않다. 이로 인해 고이동도의 트랜지스터가 형성되는 부분과 그 주변을 포함하여 넓은 영역으로 연속하여 레이저가 조사되게 된다. 그 결과, 레이저 조사 개시 후, 실리콘막으로 흡수된 레이저는 열로 변환되어 서서히 기판에 열이 축적되고, 실리콘막이 용융하여 표면 장력으로 응집하거나, 기판에의 열 손상이 발생한다. 이를 해결하기 위해서는, 필요한 영역에만 선택적으로 레이저광을 조사하면 되지만, 레이저에 대해 고속으로 상대 이동시키고 있는 기판의 특정 부위에 조사하므로, 레이저의 조사 개시와 조사 정지를 고정밀도로 실현하는 수단은 종래 알려져 있지 않아, 이것이 해결해야 할 과제 중 하나가 되고 있었다.
또한, 상기「특허 문헌 1」에는 펄스 레이저광의 펄스 폭을 1 ㎲ 내지 100 ㎳로 함으로써, 제조된 트랜지스터의 임계치의 변동을 저감할 수 있는 취지의 기재는 있지만, 레이저에 대해 고속으로 상대 이동되는 기판의 특정 위치에 레이저광을 조사하는 방법에 대해서는 전혀 고려되어 있지 않아, 이것도 또한 해결해야 할 과제 중 하나가 되고 있었다.
본 발명은 상기한 종래 기술의 과제에 비추어 이루어진 것으로, 그 제1 목적은 절연 기판 상의 원하는 위치에만 형성한 안정되면서 또한 고품질인 반도체막(실리콘막)에 박막 트랜지스터 등의 액티브 소자를 갖는 액티브ㆍ매트릭스 기판으로 구성한 표시 장치를 얻는 데 있다. 또한 본 발명의 제2 목적은, 상기 기판 상의 원하는 위치에만 안정되면서 또한 고품질인 실리콘막을 형성할 수 있는 표시 장치의 제조 방법을 제공하는 데 있다. 그리고, 본 발명의 제3 목적은 상기 제조 방법을 실현하기 위한 제조 장치를 제공하는 데 있다.
상기 제1 목적을 달성하기 위해, 본 발명의 표시 장치를 구성하는 절연 기판(액티브ㆍ매트릭스 기판)은, 상기 절연 기판 상의 적어도 표시 영역의 일방향으로 연장하여 병렬 설치된 다수의 데이터선과, 상기 일방향과 교차하는 다른 방향으로 연장하여 병렬 설치된 다수의 주사선을 구비한다. 이 절연 기판 상의 데이터선과 주사선의 교차 부분에 박막 트랜지스터 등의 액티브 소자(이하, 박막 트랜지스터라고 함)가 구성되는 화소 회로를 구비한다. 박막 트랜지스터는 절연 기판 상에 갖는 상기한 결정성을 갖는 띠형 다결정 실리콘막으로 제조되어, 표시 영역 내에 매트릭스형으로 배치된다. 각 화소는 이 박막 트랜지스터로 구동되는 화소 전극을 갖는 화소 회로로 구성된다.
이 표시 영역의 외측에서 상기 절연 기판의 1변에, 복수 부위로 분할하여 구동 회로(이하, 드라이버 회로라고도 함)를 형성한다. 이 드라이버 회로를 구성하는 박막 트랜지스터의 능동층(활성 영역)은 선형 혹은 길이 방향의 변이 짧은 방향의 변에 대해 매우 큰 직사각 형상(띠형)으로 집광된 연속 발진 레이저광을, 그 길이 방향과 교차하는 방향으로 일정 방향으로 주사시킴에 따른 개질을 실시함으로써얻을 수 있고, 전류가 흐르는 방향을 가로지르는 결정 입계를 갖지 않은 결정을 포함하는 폴리 실리콘막 즉 띠형 다결정 실리콘막으로 이루어진다. 이 박막 트랜지스터 기판을 이용하여 표시 장치를 구성한다.
상기 제2 목적을 달성하기 위해, 상기 박막 트랜지스터 기판으로 구성되는 표시 장치의 제조 방법은, 전기 - 광학 모듈레이터(이하, EO 모듈레이터라 칭함)를 사용하여 연속 발진 레이저광을 필요한 타이밍에서 잘라내고, 상기한 선형 혹은 직사각 형상으로 성형하여 이를 유리 등의 절연 기판의 일 주면의 전체면에 형성된 아몰퍼스 실리콘막 혹은 미세 결정으로 이루어지는 폴리 실리콘 박막 중, 표시 영역의 외측에 배치되는 드라이버 회로를 구성하는 박막 트랜지스터 부분과 그 근방을 포함하는 소요의 부분에만 레이저광을 조사한다.
박막 트랜지스터 기판은 레이저광에 대해 상대적으로 이동하는 스테이지 상에 그 일 주면을 위로 하여 적재되고, 박막 트랜지스터 기판의 상기 소요 부분에 레이저광을 조사하여 주사함으로써 개질을 행한다. 이 주사는 스테이지의 이동에 수반하여 상기 스테이지의 위치를 검출하기 위한 리니어 스케일 등으로부터 발생하는 펄스 신호를 카운트하고, 박막 트랜지스터를 형성해야 할 위치에 도달한 시점에서 레이저광의 조사를 개시한다. 또한, 상기 펄스 신호를 카운트하여 레이저광을 조사하는 영역을 통과한 시점에서 레이저광의 조사를 정지한다. 이것을 스테이지를 이동시킨 상태에서 연속하여 행한다.
본 발명에 따르면, 스테이지를 연속하여 이동시킨 상태에서 연속 발진 레이저광을 온/오프함으로써 필요한 부분에만 레이저광을 조사할 수 있고, 레이저 조사가 불필요한 부분에는 레이저광이 조사되는 일은 없으므로, 실리콘막의 용융 및 응집이 생기거나, 박막 트랜지스터 기판으로서의 유리 기판 등에의 열 손상의 발생을 막을 수 있다. 또한, 레이저광의 조사 개시와 정지는 스테이지의 위치에서 제어되므로, 스테이지의 이동 속도에 변동이 있어도 고정밀도의 조사 개시 및 정지 위치가 확보된다.
또, 레이저광을 정확하게 조사하기 위한 기술로서「특허 문헌 2」에, 레이저 조사 위치가 레이저 조사부에 대응하였을 때에 레이저 펄스를 발광시키는 구성이 개시되어 있지만, 본 발명이 채용하고 있는 바와 같이 스테이지를 이동시킨 상태에서, 특정한 위치에서 연속 발진 레이저광의 조사를 개시하여 일정 시간(일정 거리) 조사한 후에 조사를 정지하는 제어에 관해서는 고려되어 있지 않다.
본 발명의 상기 및 다른 특징, 목적 및 장점은 첨부 도면을 참조하여 취한 이하의 설명으로부터 더욱 명백해질 것이다.
도1은 본 발명에 의한 표시 장치를 제조하기 위한 제조 방법을 실시하는 제조 장치의 일 실시예를 모식적으로 설명하는 구성도.
도2는 도1에 있어서의 EO 모듈레이터의 기능을 설명하는 사시도.
도3은 도1에 있어서의 EO 모듈레이터의 기능을 설명하는 사시도.
도4는 EO 모듈레이터에 있어서의 인가 전압과 투과율의 관계를 나타낸 그래프도.
도5는 EO 모듈레이터에 있어서의 레이저 입력과 인가 전압과 레이저 출력의 관계를 나타낸 그래프도.
도6은 본 발명에 의한 제조 방법의 일 실시예인 레이저 어닐링 방법의 대상이 되는 유리 기판을 설명하는 평면도.
도7은 본 발명에 의한 제조 방법을 설명하는 타이밍도.
도8은 본 발명에 의한 제조 방법의 일 실시예에 있어서의 레이저 어닐링 방법을 실시하기 전의 결정 상태를 도시한 평면도.
도9는 레이저 어닐링 방법을 실시한 후의 결정 상태를 도시한 평면도.
도10은 레이저 어닐링 방법을 실시한 영역과 드라이버 회로 활성 영역의 위치 관계를 도시한 기판의 평면도.
도11은 본 발명에 의한 레이저 어닐링 방법을 실시하여 형성된 구동부 박막 트랜지스터의 구성을 도시한 기판의 평면도.
도12는 본 발명의 표시 장치를 탑재한 전자 기기예의 설명도.
도13은 본 발명에 의한 제조 방법의 다른 실시예인 레이저 어닐링 방법에 있어서의 스테이지의 이동과 레이저를 조사하는 타이밍을 나타낸 타이밍도.
도14는 본 발명에 의한 제조 장치 즉 레이저 어닐링 장치의 다른 실시예의 설명도.
도15는 도14에 있어서의 광학계의 개략 구성의 설명도.
도16은 본 발명에 의한 레이저 어닐링을 실시하는 데 적합한 레이저광의 집광 상태를 설명하는 사시도.
도17은 본 발명의 레이저 어닐링을 행할 때의 레이저 조사 영역을 설명하는 사시도.
도18은 본 발명에 의한 제조 방법의 다른 실시예를 설명하는 절연 기판의 평면도.
도19는 본 발명의 다른 실시예인 스테이지 위치와 레이저 출력의 관계의 설명도.
도20은 본 발명의 실시예에 있어서의 레이저 어닐링 방법을 실시한 박막 트랜지스터 기판의 단면 형상을 도시한 단면도.
도21은 도19의 (a)의 방법을 실시한 박막 트랜지스터 기판의 단면 형상을 도시한 단면도.
도22는 본 발명에 의한 제조 방법을 적용한 표시 장치의 제조 공정을 설명하는 흐름도.
도23은 도22에 있어서의 본 발명의 어닐링 공정의 부분을 설명하는 흐름도.
도24는 본 발명에 의한 표시 장치의 일례인 액정 표시 장치를 구성하는 액정 표시 패널의 구성예를 설명하는 주요부 단면도.
도25는 본 발명에 의한 표시 장치의 일례인 액정 표시 장치를 구성하는 액정 표시 패널의 다른 구성예를 설명하는 주요부 단면도.
도26은 도2 또는 도25에서 설명한 액정 표시 패널을 이용한 액정 표시 장치의 개략 구성을 설명하는 단면도.
도27은 본 발명에 의한 표시 장치의 다른 예인 유기 EL(organic electroluminescence) 표시 장치를 구성하는 표시 패널의 구성예를 설명하는 주요부 단면도.
도28은 본 발명에 의한 1회째의 주사에 의한 어닐링 영역의 상태를 도시한 평면도.
도29는 본 발명에 의한 2회째의 주사에 의한 어닐링 영역의 상태를 도시한 평면도.
도30은 본 발명에 의한 어닐링 종료 후의 어닐링 영역의 상태를 도시한 평면도.
도31은 본 발명에 의한 어닐링 종료 후의 트랜지스터를 형성 가능한 영역을도시한 평면도.
도32는 본 발명의 다른 실시예에 의한, 1회째 주사 후의 어닐링 영역의 상태를 도시한 평면도.
도33은 본 발명의 다른 실시예에 의한, 2회째 주사 후의 어닐링 영역의 상태를 도시한 평면도.
도34는 본 발명의 다른 실시예에 의한, 어닐링 종료 후의 어닐링 영역의 상태를 도시한 평면도.
도35는 본 발명의 레이저 어닐링을 실시한 패널의 화소부와 주변 회로부 및 주변 회로부에 형성되는 회로의 위치 관계를 도시한 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 유리 기판
2 : 스테이지
3, 4 : 리니어 스케일
6 : 레이저 발진기
7 : 셔터
8 : 빔 확장기
9 : 투과율 가변 필터
10 : EO 모듈레이터
11 : 빔 성형 광학계
12 : 전동 직사각형 개구 슬릿
13 : 대물 렌즈
14 : 슬릿 참조 광원
15 : 낙사 조명 광원
16 : CCD 카메라
18 : 레이저광
21 : 전원
22 : 제어 장치
62 : 편광 분할기
101 : 표시 영역
102, 102' : 드라이버 회로부
103, 103' : 얼라인먼트 마크
120 : 미세 결정
121 내지 127 : 결정 입자
이하, 본 발명의 실시 형태에 대해, 실시예의 도면을 참조하여 상세하게 설명한다.
도1은 본 발명에 의한 표시 장치를 제조하기 위한 제조 방법을 실시하는 제조 장치의 일 실시예를 모식적으로 설명하는 구성도이다. 여기서는, 박막 트랜지스터 기판이 되는 절연 기판으로서 유리 기판을 이용한다. 유리 기판(1)은 일방향(X)과 이 일방향에 직교하는 다른 방향(Y)으로 이동 가능하고, 면방향(θ)을 조정 가능한 XYθ 스테이지(이하, 단순히 스테이지라 칭함)(2) 상에 적재되어 있다. 방진 기구를 구비한 정반(도시하지 않음) 상에 고정된 스테이지(2)에는 각각 X 방향 및 Y 방향의 위치 좌표를 검출하기 위한 리니어 스케일(또는 리니어 엔코더라고도 칭함)(3, 4)이 부가되어 있다.
실리콘막의 개질을 행하기 위한 레이저광 조사계(어닐링 광학계)는 연속 발진 레이저광(18)을 발진하는 레이저 발진기(6), 레이저광(18)이 부주의하게 조사되는 것을 막기 위한 셔터(7), 레이저광(18)의 빔 직경을 확대하기 위한 빔 확장기(8), 레이저광(18)의 출력(에너지)을 조정하기 위한 투과율 가변 필터(9), 레이저광(18)의 온/오프(ON/OFF) 및 필요에 따라서 시간적인 변조를 행하기 위한 EO(전기-광학) 모듈레이터(10)와 그 전원(드라이버)(21), 레이저광(18)을 일방향으로 압축하여 선형 빔으로 변환하는 빔 성형 광학계(11), 선형으로 성형된 레이저광(18)의 필요 부분만을 잘라내기 위한 전동 직사각형 슬릿(12), 전동 직사각형 슬릿(12)을 투과한 레이저광(18)을 유리 기판(1) 상에 투영하기 위한 대물 렌즈(13) 및 레이저광(18)의 조사 위치 및 형상을 확인하기 위한 슬릿 참조 광원(14) 및 유리 기판 표면을 조명하기 위한 낙사 조명 광원(15), 유리 기판면의 관찰 혹은 필요에 따라서 얼라인먼트시에 얼라인먼트 마크를 촬상하기 위한 CCD 카메라(16)를 구비한다.
또한, 셔터(7)의 개폐나 투과율 가변 필터(9)의 투과율 조정, EO 모듈레이터 전원(드라이버)(21)의 제어, 전동 직사각형 슬릿(12)의 제어, 스테이지(2)의 제어, 리니어 스케일(3, 4)로부터의 신호 처리, CCD 카메라(16)로 촬상한 화상 처리 등을 행하기 위한 제어 장치(22)를 갖는다. 또한, 도1에는 전기적인 접속으로서, 리니어 스케일(리니어 엔코더)(3, 4)과 제어 장치(22)와 EO 모듈레이터(10)와 전원(드라이버)(21)의 관계만을 도시하고 있다.
레이저 발진기(6)에는 자외 혹은 가시파장의 연속 발진광을 발생하는 것이 이용되고, 특히 출력의 크기 및 안정성 등으로부터 레이저 다이오드 여기 YVO4레이저의 제2 고조파가 가장 적합하다. 그러나, 이에 한정되는 일 없이, 아르곤 레이저, YAG 레이저의 고조파 등을 사용하는 것이 가능하다. 셔터(7)는 유리 기판(1)의 반송 중 및 위치 결정 중 등에, 부주의하게 레이저광(18)이 조사되지 않도록 설치하는 것으로, 레이저 어닐링시의 레이저광(18)의 온/오프에 사용하는 것은 아니다. 빔 확장기(8)는 광학 소자, 특히 EO 모듈레이터(10)를 구성하는 포켈스 셀 등의 결정에 손상이 발생하는 것을 방지하기 위해 빔 직경을 확대하는 것이지만, 고에너지 밀도에 견디는 포켈스 셀을 사용하는 경우에는, 특별히 사용하지 않아도 좋다.
레이저 발진기(6)로 발진된 연속 발진 레이저광(18)은 셔터(7)가 개방된 상태에서 통과하고, 빔 확장기(8)로 빔 직경이 확대되어 EO 모듈레이터(10)에 입사된다. 이 때, EO 모듈레이터(10)의 내파워성을 고려하여, EO 모듈레이터(10)의 유효 직경에 가까운 크기까지 빔 확장기(8)로 빔 직경을 확대한다. 레이저 발진기(6)로부터 발진된 레이저광(18)의 빔 직경이 대략 2 ㎜이고, 유효 직경 15 ㎜의 EO 모듈레이터(10)를 사용하는 경우, 빔 확장기(8)의 확대율은 3 내지 5배 정도가 적합하다. 빔 확장기(8)로 빔 직경이 확대된 레이저광(18)은 EO 모듈레이터(10)에 입사한다.
도2는 도1에 있어서의 EO 모듈레이터의 기능을 설명하는 사시도이다. 또한, 도3은 도1에 있어서의 EO 모듈레이터의 기능을 설명하는 사시도이다. 여기서의 EO 모듈레이터(10)는, 도2 및 도3에 도시한 바와 같이 포켈스 셀(61)(이하, 결정이라고도 칭함)과 편광 분할기(62)의 조합으로 이루어진다. 레이저광(18)이 직선 편광인 경우, 도2에 도시한 바와 같이 EO 모듈레이터 전원(도시하지 않음)을 거쳐서 결정(61)에 전압(V1)(통상은 전압 0 V)을 인가함으로써, 결정(61)을 투과하는 레이저광(18)의 편광 방향은 회전하지 않고 그대로 보존되고, 편광 분할기(62)에 S 편광으로서 입사하여 90도 편향되도록 설정한다. 즉 이 상태에서는 레이저광(18)은 90도 편향하여 출력해 버리므로 이후의 광학계에는 입사하지 않고, 유리 기판(1) 상에서는 레이저광(18)은 오프 상태가 된다.
또한, 도3에 도시한 바와 같이 결정(61)을 투과하는 레이저광(18)의 편광 방향을 90도 회전시킬 수 있는 전압(V2)을 인가함으로써, 결정(61)을 투과하는 레이저광(18)의 편광 방향은 90도 회전하고, 편광 분할기(62)에 P 편광으로서 입사한다. 이 때, 레이저광(18)은 편광 분할기(62)를 투과 및 직진한다. 즉, 이 상태에서는 레이저광(18)은 직진하여 이후의 광학계에 입사하기 때문에, 유리 기판(1) 상에서는 레이저광(18)은 온 상태가 된다.
도4는 EO 모듈레이터에 있어서의 인가 전압과 투과율의 관계를 나타낸 그래프도이다. 도4에 나타낸 결정(61)에 인가하는 전압과 EO 모듈레이터(6)를 투과하는 레이저광(18)의 투과율(T1)의 관계로부터 알 수 있는 바와 같이, 결정(61)에 인가하는 전압을 V1(통상은 0 V)과 V2 사이에서 변화시킴으로써, EO 모듈레이터(6)를 투과하는 레이저광(18)의 투과율을 T1(통상은 0)과 T2(여기서는 최대 투과율, 즉 1) 사이에서 임의로 설정할 수 있다. 즉, EO 모듈레이터(6)를 투과하는 레이저광(18)의 투과율을 0에서 1 사이에서 임의로 설정할 수 있다. 단, 여기서는 결정(61)이나 편광빔 분할기(62) 표면에서의 반사나 흡수는 없는 것으로서 고려하고 있다.
도5는 EO 모듈레이터에 있어서의 레이저 입력과 인가 전압과 레이저 출력의 관계를 나타낸 그래프도이다. 도3 및 도4에서 설명한 것으로부터, 도5에 도시한 바와 같이 EO 모듈레이터(10)에 입사하는 레이저광(18)의 출력[EO 모듈레이터(10)에의 입력](P0)을 일정하게 하고, 결정(61)에의 인가 전압을 V1, V2, V3, V1로 변화시킴으로써, EO 모듈레이터(10)로부터의 레이저 출력으로서, 출력(P2, P3)의 계단형 펄스 출력을 얻을 수 있다. 여기서, 출력(P2)은 EO 모듈레이터(10)에의 입력(P0)과 전압(V2)을 인가하였을 때의 투과율(T2)과의 곱으로 구하게 되고, 출력(P3)은 입력(P0)과 전압(V3)을 인가하였을 때의 투과율(T3)과의 곱으로 구하게 된다. 당연히, 결정(61)에 인가하는 전압을 연속적으로 변화시킴으로써, 투과하는 레이저광(2)의 출력을 연속적으로 변화시킬 수 있어, 결과적으로 임의의 시간 변화를 갖는 펄스 레이저광(2)을 얻을 수 있게 된다.
여기서는, EO 모듈레이터(10)로서 포켈스ㆍ셀(61)과 편광 분할기(62)를 조합하는 것으로 설명하였지만, 편광 분할기(62) 대신에 각종 편광판을 이용할 수 있다. 또한, 이후의 설명에서는 결정(61)과 편광빔 분할기(62)(또는 편광판)의 조합을 EO 모듈레이터(10)라 칭한다.
또한, EO 모듈레이터(10) 외에, AO(음향 - 광학) 모듈레이터를 사용할 수 있다. 단, 일반적으로 AO 모듈레이터는 EO 모듈레이터와 비교하여 구동 주파수가 낮기 때문에, 고속의 수직 상승 및 하강이 필요한 경우나, 펄스 폭이 작은 펄스광을 잘라내기 위해서는 적합하지 않은 경우도 있다. 이와 같이 EO 모듈레이터(10) 혹은 AO 모듈레이터 등의 변조기를 이용함으로써, 레이저 발진기로부터는 항상 연속 발진 레이저광을 출력한 상태에서 피조사부에 대해 임의의 조사 개시점에서 조사를 개시하고, 임의의 조사 종료점에서 조사를 종료할 수 있다.
EO 모듈레이터(10)에 의해 온 상태가 된 레이저광(18)은 빔 성형 광학계(11)에서 소망 형상의 빔으로 성형한다. 통상, 가스 레이저 발진기나 고체 레이저 발진기로부터의 출력 빔은, 원형이고 가우스형의 에너지 분포를 갖고 있기 때문에, 그 상태에서는 본 발명의 레이저 어닐링에 사용할 수 없다. 발진기 출력이 충분히 크면, 빔 직경을 충분히 넓혀 중심 부분의 비교적 균일한 부분으로부터 필요한 형상으로 잘라냄으로써, 거의 균일한 에너지 분포의 임의의 형상을 얻을 수 있지만, 빔의 주변 부분을 버리게 되어 에너지의 대부분이 불필요해진다. 이 결점을 해결하여 가우스형의 분포를 균일한 분포로 변환하기 위해, 필요에 따라서 빔 균질화기를 이용한다. 혹은, 레이저광(18)을 원통형 렌즈에 의해 일방향만 집광함으로써, 전동 직사각형 개구 슬릿(12) 면에서 선형 빔을 얻을 수 있다. 또한, 도1에서는 빔 성형 광학계(11)로서 원통형 렌즈만을 도시하고 있다.
도1로 복귀하여 본 발명에 의한 제조 장치의 동작을 설명한다. 원통형렌즈(11)에서 선형으로 집광된 레이저광(18)은 전동 직사각형 개구 슬릿(12)에서 주변의 불필요한 부분 광을 잘라내게 되어 원하는 직사각 형상(거시적으로는 선형이라고도 할 수 있음)으로 성형되어, 대물 렌즈(13)에서 유리 기판(1) 상에 축소 투영된다. 원통형 렌즈(11)에서 선형으로 집광한 경우, 길이 방향의 에너지 분포는 가우스형인 상태이며, 양단부가 낮게 되어 있다.
그래서, 통상은 어닐링에 적합하지 않은 저에너지 밀도 부분을 전동 직사각형 개구 슬릿(12)으로 잘라낸다. 이에 의해, 선형으로 집광한 레이저광을 그 폭 방향으로 주사함으로써, 주사부 전체를 양호하게 어닐링 처리할 수 있다. 또, 대물 렌즈(13)의 배율을 M이라 하면, 전동 직사각형 개구 슬릿(12)의 상, 혹은 전동 직사각형 슬릿(12)면을 통과한 레이저광(18)의 크기는 배율의 역수, 즉 1/M의 크기로 투영된다.
유리 기판(1)에 레이저광(18)을 조사하는 데 있어서, 스테이지(2)를 XY 평면 내에서 이동하면서 원하는 위치에 레이저광(18)을 펄스적으로 조사하지만, 유리 기판(1) 표면의 요철 및 주름 등에 의한 초점 어긋남이 생기면, 집광된 레이저광(18)의 파워 밀도 변동 및 조사 형상의 열화가 생겨, 소기의 목적을 달성할 수 없다. 이로 인해, 항상 초점 위치에서 조사할 수 있도록, 자동 초점 광학계(도시하지 않음)에 의해 초점 위치를 검출하고, 초점 위치로부터 떨어진 경우에는 스테이지(2)를 Z 방향(높이 방향)으로 구동하거나, 혹은 광학계를 Z 방향(높이 방향)으로 구동하여 항상 초점 위치[전동 직사각형 개구 슬릿(12)면의 투영 위치]와 유리 기판(1) 표면이 일치하도록 제어한다.
레이저광(18)이 조사되는 유리 기판(1)의 표면을 낙사 조명 광원(15)으로부터의 조명광으로 조명할 수 있다. 이것을 CCD 카메라(16)로 촬상함으로써, 유리 기판(1)의 표면을 모니터(도시하지 않음)에 의해 관찰한다. 레이저 조사 중에 유리 기판(1)의 표면을 관찰하는 경우에는, CCD 카메라(16)의 전방에 레이저 커트 필터를 삽입하여 유리 기판(1) 표면에서 반사한 레이저광으로 CCD 카메라(16)가 헐레이션(halation)을 일으켜 관찰할 수 없게 되거나, 극단적인 경우에는 손상을 입는 것을 방지한다.
스테이지(2)에 적재된 유리 기판(1)의 얼라인먼트는, 대물 렌즈(13) 및 CCD 카메라(16)로 유리 기판(1)에 형성되어 있는 얼라인먼트 마크 혹은 유리 기판 각형성부 혹은 특정한 패턴을 복수 부위 촬상하고, 각각 제어 장치(22)에 의해 필요에 따라서 2치화 처리 및 패턴 매칭 처리 등의 화상 처리를 행하고, 이들의 위치 좌표를 산출하여 스테이지(2)를 구동함으로써, XYθ의 3축에 대해 행할 수 있다.
도1에는 대물 렌즈(13)는 1개로 표현하고 있지만, 전동 리볼버에 복수의 대물 렌즈를 장착시켜 두고, 제어 장치(22)로부터의 신호에 의해 적절하게 절환하여 처리 내용에 따라서 가장 적합한 대물 렌즈를 구분하여 사용할 수 있다. 즉, 스테이지(2)에 유리 기판(1)을 적재하였을 때의 얼라인먼트, 필요에 따라서 행하는 정얼라인먼트, 레이저 어닐링 처리, 처리 후의 관찰, 또는 다음에 서술하는 얼라인먼트 마크 형성 등에, 각각 가장 적합한 대물 렌즈를 사용할 수 있다. 얼라인먼트는 전용 광학계(렌즈, 촬상 장치 및 조명 장치)를 설치하여 행하는 것은 가능하지만, 레이저 어닐링을 행하는 광학계를 얼라인먼트 광학계와 공용함으로써, 동일 광축에서의 검출이 가능해져 얼라인먼트 정밀도가 향상된다.
다음에, 상기한 본 발명의 제조 장치를 이용하여 실시하는 본 발명에 의한 표시 장치의 제조 방법 즉 레이저 어닐링 방법의 일 실시예에 대해 설명한다. 여기서, 어닐링 대상으로 하는 유리 기판(1)은 두께 0.3 ㎜ 내지 1.0 ㎜ 정도의 유리 기판의 일 주면에 절연체 박막을 거쳐서 막 두께 40 ㎚ 내지 150 ㎚의 아몰퍼스 실리콘막(비정질 실리콘막)을 형성하고, 이것을 엑시머 레이저광으로 전체면 주사함으로써 폴리 실리콘막(다결정 실리콘막)에 결정화시킨 것이다. 이후, 이를 단순히 유리 기판(1)이라 칭하는 경우도 있다. 여기서, 절연체 박막이라 함은 막 두께 50 ㎚ 내지 200 ㎚의 SiO2혹은 SiN 혹은 이들의 복합막이다.
도6은 본 발명에 의한 제조 방법의 일 실시예인 레이저 어닐링 방법의 대상이 되는 유리 기판을 설명하는 평면도이며, 주요부의 확대도와 함께 도시하고 있다. 엑시머 레이저로 어닐링하여 폴리 실리콘막이 형성된 유리 기판(1)을 도1의 스테이지(2) 상에 적재한다. 이 유리 기판(1)은 도6에 도시한 바와 같이, 화소부인 표시 영역(101)과 드라이버 회로부(102, 102')로 구성되고, 외연부에 얼라인먼트 마크(103, 103')가 적어도 2 부위에 형성되어 있다. 이들 얼라인먼트 마크(103, 103')는 포토 에칭 기술로 형성해도 좋지만, 이 목적만으로 포토 레지스트 공정을 실시하는 것은 낭비가 많다.
이로 인해 레이저 어닐링에 사용하는 레이저광(18)을 원통형 렌즈(11)의 회전과 전동 직사각형 슬릿(12)으로, 예를 들어 세로 길이와 가로 길이의 직사각형으로, 차례로 성형하여 다결정 실리콘 박막을 제거 가공함으로써 열십자(十)형 마크를 형성하여 얼라인먼트 마크(103, 103')로 할 수 있다. 혹은, 잉크젯 수단 등에 의해 도트형의 얼라인먼트 마크를 형성해도 좋다. 이들의 경우, 미리 유리 기판(1)의 각형성부 등으로 프리 얼라인먼트(pre-alignment)를 행하여 둘 필요가 있다.
얼라인먼트 마크(103, 103') 위치를 검출하여, XYθ(X축, Y축, θ축)에 대해 위치 보정을 한 후, 설계 상의 좌표에 따라서 도6에 화살표로 나타낸 방향으로 광학계를 혹은 역방향으로 스테이지(2)를 이동시켜 상대적으로 주사시키면서, EO 모듈레이터(10)에 의해 온 상태가 된 레이저광(18)을 대물 렌즈(13)에 의해 집광 조사한다. 레이저광(18)을 조사하는 영역은, 예를 들어 각 화소를 구동하기 위한 드라이버 회로를 형성하는 부분(102, 102')이며, 보다 엄밀하게는 구동부 박막 트랜지스터의 형성 영역(도6의 확대도에서, 부호 104, 105, 106, 107, 108, 109, 110으로 나타낸 부분, 이후 어닐링 영역이라고도 칭함)이다. 필요에 따라서 유리 기판(1)을 상대적으로 복수 회수 왕복시키면서 차례로 조사한다. 장치의 구성에 따라서는, 광학계를 이동함으로써 상대적으로 주사해도 좋다.
도16은 본 발명에 의한 레이저 어닐링을 실시하는 데 적합한 레이저광의 집광 상태를 설명하는 사시도이다. 어닐링 영역(104 내지 110)의 각각의 크기는, 예를 들어 4 ㎜ × 100 ㎛이고, 이 직사각형 영역이 250 ㎛ 피치로 설정되어 있다. 한편, 조사하는 레이저 빔의 크기는 500 ㎛ × 10 ㎛이다. 즉, 레이저 빔은 도16에 도시한 바와 같이 길이 방향이 500 ㎛, 폭 방향이 10 ㎛인 직사각형(띠형)으로성형되어 있다.
이 때 조사되는 레이저광의 에너지 밀도는 100 × 103W/ ㎠ 내지 500 × 103W/ ㎠ 정도가 적합하지만, 레이저광의 주사 속도, 실리콘막의 막 두께, 비정질인지 혹은 다결정인지의 여부 등에 따라서 최적치는 변화한다. 출력(10 W)의 레이저 발진기를 사용한 경우, 1회의 주사로 어닐링 가능한 영역의 폭이 500 ㎛이므로, 필요한 폭(4 ㎜)을 어닐링하기 위해서는 8회의 편도 주사, 혹은 4 왕복 주사로 조사할 필요가 있다. 어닐링 가능한 영역의 폭은 레이저 발진기(6)의 출력으로 결정되며, 발진기(6)의 출력이 충분히 크면, 보다 큰 영역에 조사할 수 있어 주사 회수를 줄일 수 있다. 혹은 조사하는 빔의 형상을 보다 작은 집광 폭으로 하는 것이라도 길이 방향을 크게 할 수 있다.
도17은 본 발명의 레이저 어닐링을 행할 때의 레이저 조사 영역을 설명하는 사시도이다. 유리 기판(1)을 500 ㎜/s의 속도로 상대적으로 이동시키면서 250 ㎛ 피치로, 도17에 도시한 요령에서 100 ㎛ 길이만큼 조사한다. 즉 조사 개시 위치에서 레이저광의 조사를 개시하고, 레이저광의 조사를 지속한 상태에서 스테이지(2)를 상대적으로 100 ㎛ 이동시키고, 조사 종료 위치에서 레이저광의 조사를 정지한다.
다음에, 스테이지가 250 ㎛ 이동한 지점에서, 다시 조사 개시와 조사 정지를 행하여, 이것을 필요 회수만큼 반복한다. 그 동안, 스테이지(2)는 정지하는 일 없이, 일정 속도로 연속적으로 이동을 계속한다. 이에 의해, 대개 500 ㎛ × 100 ㎛의 어닐링 영역(조사하는 레이저의 폭을 고려하면, 보다 엄밀하게는 500 ㎛ × 10 ㎛의 어닐링 영역)이 250 ㎛ 피치로 형성되게 되어, 다음에 상세하게 설명하지만 레이저광을 주사한 방향으로 결정 입자가 성장한다.
도7은 본 발명에 의한 제조 방법을 설명하는 타이밍도이며, 스테이지(2)의 이동과 레이저광을 조사하는 타이밍을 도시한다. 카운터(C1 내지 C4)는 제어 장치(22)에 있지만 도시는 생략하였다. 여기서는, 유리 기판(1)을 상대적으로 주사시키면서 EO 모듈레이터(10)로 레이저광(18)을 온/오프하여 조사하는 순서에 대해 설명한다.
도6의 화살표로 나타낸 바와 같이, X 방향으로 주사하면서 250 미크론 피치로 거리 100 미크론만큼 1024개의 부위에 조사하는 것으로 한다. 스테이지(2)의 X축에 부가한 리니어 스케일(리니어 엔코더)(3)은 스테이지(2)가 X 방향으로 일정 거리를 이동할 때마다 1 펄스의 펄스 신호를 발생한다. 발생하는 신호가 정현파인 경우에는 단형파로 변환하여 사용해도 좋다. 이 펄스 신호를 카운트함으로써, 스테이지(2)의 위치를 검출할 수 있다. 리니어 스케일(3)에서 발생하는 펄스 신호는 고정밀도의 리니어 스케일(3)에서는, 예를 들어 이동량 0.1 미크론마다 1 펄스 발생한다. 펄스 간격이 큰 경우에는, 전기적으로 분할하여 작은 펄스 간격으로 하는 것도 가능하다.
스테이지(2)는 정지 상태로부터 일정 속도에 도달할 때까지, 일정한 거리(가속 영역)를 필요로 한다. 레이저 조사시의 스테이지 속도를 500 ㎜/초로 하면, 50 ㎜ 정도의 가속 영역이 필요하며, 조사 개시 위치[도6에 있어서의 어닐링영역(104)의 좌변]로부터, 가속 영역으로서 50 ㎜ 이상, 예를 들어 60 ㎜만큼 좌측의 위치(도7에 있어서의 Xs)에 위치 결정하여 정지한다.
여기서, 제어 장치(22)의 지령에 의해, 리니어 스케일(3)로부터의 펄스 신호를 카운트하는 카운터 회로(C1)(카운터 1)는 카운트수를 한번 클리어한 후 카운트를 개시하는 동시에, 스테이지(2)의 구동을 개시한다. 카운터 회로(C1)는 스테이지(2)의 이동에 따라서 발생하는 펄스 신호를 카운트하고, 스테이지(2)가 최초의 조사 개시 위치(X1)에 도달한 시점, 즉 60 ㎜ 이동에 상당하는 펄스수(n1)(600000 펄스)를 카운트한 시점에서 게이트 온 신호(게이트 온)를 출력한다. 이 신호에 의해, EO 모듈레이터 전원(21)에의 게이트가 개방되어 EO 모듈레이터 전원(21)에의 신호가 전달 가능해진다. 이 시점에서는 스테이지 속도는 가속을 멈추고, 일정 속도에 도달하고 있다.
이 게이트 온 신호를 받아, 카운터 회로(C3)(카운터 3)가 EO 모듈레이터 전원(21)의 온 신호(EOM 온)를 출력하는 동시에 카운트수를 클리어하여 카운트를 개시하고, 이후 조사 피치에 상당하는 펄스수(n3)(2500 펄스)를 카운트할 때마다, EO 모듈레이터 전원(21)에 온 신호를 출력한다. 도7에서는 EO 모듈레이터에의 인가 전압(EOM)으로서 도시한다.
한편, 카운터 회로(C4)(카운터 4)는 EO 모듈레이터 전원(21)에의 온 신호를 받아, 카운트수를 클리어하는 동시에 카운트를 개시하여 어닐링 영역 길이 100 미크론에 상당하는 펄스수(n4)(1000 펄스)를 카운트한 시점에서, EO 모듈레이터 전원(21)에 오프 신호(EOM 오프)를 출력한다. 이 동작을 카운터 회로(C3)가 EO 모듈레이터 전원(21)에 온 신호를 발생할 때마다 반복한다.
EO 모듈레이터 전원(21)은 EO 모듈레이터 전원 온 신호를 받은 후 EO 모듈레이터 전원 오프 신호를 받기까지의 시간(스테이지 속도 500 ㎜/초에서 100 미크론의 거리를 통과하는 시간 : 200 마이크로초), 포켈스 셀(61)에 레이저광(18)의 편광 방향이 90도 회전하는 전압을 인가한다. 이에 의해, 포켈스 셀(61)에 전압이 인가되는 시간과 동일한 시간만큼, 레이저광(18)은 EO 모듈레이터(10)를 통과하여 기판(1) 상에 조사된다.
한편, 카운터 회로(C2)(카운터 2)는 카운터 회로(C1)로부터의 게이트 온 신호를 받아 카운트수를 클리어하는 동시에, 카운터 회로(C4)로부터 출력하는 EO 모듈레이터 전원 오프 신호를 카운트하고, 어닐링 영역수에 상당하는 펄스수(n2)(1024 펄스)를 카운트한 시점에서 게이트를 폐쇄한다. 이에 의해, EO 모듈레이터 전원(21)은 EO 모듈레이터 전원 온 신호나 EO 모듈레이터 전원 오프 신호를 받는 일이 없어져, EO 모듈레이터 전원(21)은 동작을 정지한다.
이상의 순서에 따라, 도6에 도시한 드라이버 회로 영역(102)의 1회째의 레이저 어닐링이 종료되지만, 실제로는 드라이버 회로 영역이 수밀리 폭이며, 1회의 주사로 전체를 어닐링할 수 없다. 그로 인해, 일정 피치(본 실시예의 경우에는 500 미크론)만큼 Y 방향으로 이동하여, 위에 서술한 순서를 반복한다. 이에 의해, 스테이지 속도의 변동 영향을 전혀 받지 않고, 스테이지(2)를 계속적으로 이동시킨 상태에서 고정밀도로 레이저광(18)을 조사할 수 있다. 단, 주사를 반복하는 경우, 주사 방향으로 평행하게 어닐링이 겹치는 부분 혹은 레이저가 조사되지 않는 부분이 발생하는 경우가 있어, 그와 같은 부분에서는 결정 성장이 흐트러지므로, 주사부와 주사부가 이어지는 부분에는 트랜지스터를 형성하지 않도록 레이아웃 설계를 고려하는 것이 바람직하다.
여기서, 레이저광(18)이 조사된 경우의 다결정 실리콘 박막의 거동을 설명한다. 전술한 바와 같이, 본 실시예에서는 유리 기판(1) 상에 엑시머 레이저로 어닐링(즉, 개질)된 다결정 실리콘 박막이 형성된 기판을 어닐링 대상에 이용하고 있다.
도8은 본 발명에 의한 제조 방법의 일 실시예에 있어서의 레이저 어닐링 방법을 실시하기 전의 결정 상태를 도시한 평면도, 도9는 레이저 어닐링 방법을 실시한 후의 결정 상태를 도시한 평면도, 도10은 레이저 어닐링 방법을 실시한 영역과 드라이버 회로 활성 영역의 위치 관계를 나타낸 기판의 평면도이다. 엑시머 레이저에 의한 어닐링로 얻어진 다결정 실리콘 박막은, 도8에 도시한 바와 같이 결정 입경이 1 미크론 이하(수백 ㎚)의 미세한 결정 입자(120, 121)의 집합체이다. 도면 중에 도시한 영역에 레이저광을 조사하면, 레이저 조사 영역 외의 미세 결정 입자(120)는 그대로 남지만, 레이저 조사 영역 내의 미세 결정 입자[예를 들어 결정 입자(121)]는 용융한다. 그 후, 레이저 조사 영역이 통과함으로써 급속히 응고 및 재결정한다.
이 때, 용융한 실리콘은 용융부 주변에 잔류되어 있는 결정 입자를 종결정으로 하여, 종결정의 결정 방위가 된 결정이 온도 구배에 따라서 레이저광의 주사 방향으로 성장해 간다. 이 때, 결정 입자의 성장 속도는 결정 방위에 따라 다르기때문에, 최종적으로는 성장 속도가 가장 빠른 결정 방향을 갖는 결정 입자만이 결정 성장을 계속한다.
즉, 도9에 도시한 바와 같이 성장 속도가 느린 결정 방향을 갖는 결정 입자(122)는 주위의 성장 속도가 빠른 결정 방위를 갖는 결정 입자(124, 126)의 성장으로 억제되어 결정 성장이 멈춘다. 또한, 성장 속도가 중간 정도인 결정 방위를 갖는 결정 입자(123, 124)는 성장을 계속하지만, 또한 성장 속도가 큰 결정 입자(125, 126)의 성장으로 억제되어, 이윽고 성장이 정지된다. 최종적으로는 성장 속도가 가장 큰 결정 방위를 갖는 결정 입자(125, 126, 127)만이 성장을 계속한다. 이들, 최후까지 결정 성장이 계속된 결정 입자(125, 126, 127)는 엄밀한 의미에서는 독립된 결정 입자이지만, 대부분 동일한 결정 방위를 갖고 있어, 용융 재결정한 부분은 실효적으로 거의 단결정이라 간주할 수 있다.
레이저광을 상기한 바와 같이 다결정 실리콘 박막으로 조사함으로써, 레이저광을 조사한 부분만이 아일랜드형으로 어닐링되고, 특정한 결정 방위를 갖는 결정 입자만이 성장하여 엄밀한 의미에서는 다결정 상태이지만, 거의 단결정에 가까운 성질을 갖는 영역(125 내지 127)이 형성되게 된다. 특히, 결정 입계를 가로로 자르지 않은 방향, 즉 레이저광의 주사 방향에 있어서는 실질적으로 단결정이라고 생각하면 좋다. 이와 같이 결정한 실리콘막을 본 발명에서는 띠형 다결정 실리콘막이라 칭하는 것이다.
유리 기판(1)을 상대적으로 주사하면서 상기 순서를 반복하여, 차례로 어닐링의 필요한 부분에 레이저광을 조사함으로써, 드라이버 회로부의 박막트랜지스터(구동부 박막 트랜지스터)를 형성하는 영역을 모두, 거의 단결정에 가까운 성질을 갖는 띠형 다결정 실리콘막의 영역으로 변환할 수 있다. 또한, 단결정에 가까운 성질을 갖는 영역은 도9에 도시한 바와 같이, 결정 입자가 일정 방향으로 성장하고 있으므로, 트랜지스터를 형성하였을 때에 전류가 흐르는 방향과 결정 입자의 성장 방향을 일치시킴으로써, 결정 입계를 가로지르는 방향으로 전류가 흐르는 것을 피할 수 있다.
도11은 본 발명에 의한 레이저 어닐링 방법을 실시하여 형성된 구동부 박막 트랜지스터의 구성을 도시한 기판의 평면도이다. 즉, 도10에 도시한 바와 같이 레이저 조사 영역(301) 중, 성장 속도가 빠른 결정 입자만으로 구성된 부분이 드라이버 회로부 트랜지스터의 능동층(활성 영역)(302, 303)이 되도록 위치 맞춤하면 좋다. 불순물 확산 공정 및 포토 에칭 공정을 지나서, 활성 영역(302, 303) 이외를 제거하고, 도11에 도시한 바와 같이 포토 레지스트 공정에 의해 게이트 절연막을 거친 게이트 전극(305), 저항 접속을 갖는 소스 전극(306) 및 드레인 전극(306)을 형성하여 박막 트랜지스터가 완성된다. 여기서, 활성 영역(303)에는 결정 입계(304, 304')가 존재하지만, 전류는 소스 전극(306)과 드레인 전극(307) 사이를 흐르기 때문에 전류가 결정 입계(304, 304')를 가로지르는 일 없이, 실질적으로 단결정으로 구성된 경우와 등가인 이동도를 얻을 수 있다.
상기한 바와 같이 본 발명의 레이저 어닐링에 의해 용융 재결정한 부분은 전류가 흐르는 방향과 결정 입계의 방향을 일치시켜, 전류가 결정 입계를 가로지르는 일이 없도록 함으로써, 그 이동도는 엑시머 레이저에 의한 어닐링을 행한 만큼의다결정 실리콘 박막과 비교하여 2배 이상, 구체적으로는 350 ㎠/Vs 이상으로 개선할 수 있다. 이 이동도는 액정을 고속으로 구동하기 위한 드라이버 회로를 구성하는 데 충분한 값이다.
한편, 화소부의 스위칭용 트랜지스터(화소부 박막 트랜지스터)는 엑시머 레이저에 의한 어닐링을 실시한 만큼의 다결정 실리콘 박막(103)의 영역에서 형성한다. 엑시머 레이저에 의한 어닐링에서 얻어진 다결정막은 결정 입자가 미세하여 결정 방향도 랜덤하므로, 본 발명의 레이저 어닐링에서 얻어진 결정 입자에 비해 이동도는 작지만, 화소부 박막 트랜지스터인 스위칭용 박막 트랜지스터로서 사용하는 데에는 충분하다.
경우에 따라서는, 이 화소부 박막 트랜지스터로서 비정질 실리콘막이라도 충분히 사용할 수 있다. 이 경우, 유리 기판(1) 상에 비정질 실리콘 박막을 형성하고, 엑시머 레이저에 의한 어닐링을 실시하는 일 없이, 드라이버 회로를 형성하는 부분에 본 발명의 레이저 어닐링 방법을 실시하면 된다. 그리고, 최초에 레이저광(18)이 조사되어 용융한 실리콘이 응고되는 과정에서 미세한 다결정 상태가 되고, 이 때에 형성된 결정 입자가 종결정이 되어, 엑시머 레이저 조사에 의해 형성된 다결정 상태의 실리콘막에 레이저광(18)을 조사한 경우와 마찬가지로, 다양한 결정 방위를 갖는 결정이 성장되지만, 최종적으로는 성장 속도가 가장 빠른 방향의 결정 입자만이 성장을 계속하여, 실질적으로 단결정이라고 할 수 있는 다결정 실리콘 박막을 형성할 수 있다.
도6에 도시한 드라이버 회로 영역(102)에 대한 레이저 어닐링이 종료된 후,드라이버 회로 영역(102')을 어닐링하게 되지만, 이 경우는 기판을 90도 회전시켜도 좋고, 주사 방향을 90도 변경해도 좋다. 후자의 경우, 빔 성형기[도1에 있어서는 원통형 렌즈(11)]를 90도 회전시키고, 또한 직사각형 슬릿의 폭 방향과 길이 방향을 절환할 필요가 있다. 또, 도6에 도시한 드라이버 회로 영역(102)은, 통상은 데이터 구동 회로 영역(박막 트랜지스터를 액티브 소자로 한 경우는 드레인 드라이버 등이라 칭함)이며, 드라이버 회로 영역(102')은 주사 구동 회로 영역(박막 트랜지스터를 액티브 소자로 한 경우는 게이트 드라이버 등이라 칭함)이다.
단, 도6에 도시한 유리 기판(1)에 있어서 드라이버 회로 영역(102, 102') 중 한 쪽, 예를 들어 드라이버 회로 영역(102)에 고속인 동작을 필요로 하는 트랜지스터를 모을 수 있으면, 드라이버 회로 영역(102)에만 본 발명의 레이저 어닐링을 실시하는 것만으로 된다. 즉, 드라이버 회로 영역(102)에 형성되는 트랜지스터의 능동층(활성 영역)은 전류가 흐르는 방향으로 결정 입계를 갖지 않은 결정 입자를 포함하는 다결정 실리콘으로 구성되어, 고속으로 동작하는 트랜지스터를 얻을 수 있다.
한편, 드라이버 회로 영역(102')에는 그 만큼의 고속 동작을 필요로 하지 않는 박막 트랜지스터를 형성하기 위해, 트랜지스터의 능동층(활성 영역)은 엑시머 레이저로 어닐링된 만큼의 미세 결정 입자로 이루어지는 다결정 실리콘막으로 구성된다. 이 경우에는, 기판의 회전 혹은 주사 방향과 선형 빔의 방향을 회전시킬 필요가 없어지고, 게다가 어닐링해야 할 영역도 작게 할 수 있으므로, 처리량 향상의 효과가 크다.
도18은 본 발명에 의한 제조 방법의 다른 실시예를 설명하는 절연 기판의 평면도이다. 본 실시예에서는 레이저 어닐링 방법의 대상이 되는 드라이버 회로 영역을 절연 기판(유리 기판)의 1변에 모으고 있다. 도18에 도시한 바와 같이, 유리 기판(1) 상에 형성되는 드라이버 회로 영역(602)을 화소 영역(601)의 외측 1변에 모을 수 있으면, 구동부 박막 트랜지스터의 모든 능동층(활성 영역)이 전류가 흐르는 방향으로 결정 입계를 갖지 않은 결정 입자를 포함하는 다결정 실리콘으로 구성되어, 고속으로 동작하는 구동부 박막 트랜지스터를 얻을 수 있다. 또한, 기판의 회전 혹은 주사 방향과 선형 빔의 방향을 회전시킬 필요가 없어져, 처리량 향상의 면에서도 바람직하다. 단, 복수의 얼라인먼트 마크, 예를 들어 도면에 도시한 얼라인먼트 마크(603, 603')가 필요한 것은 물론이다.
또, 본 실시예의 설명에 있어서, 스테이지의 위치 혹은 이동량을 검출하기 위해, 스테이지에 설치된 리니어 스케일(리니어 엔코더)로부터의 신호를 카운트함으로써 설명하였지만 이에 한정되는 것은 아니며, 스테이지의 위치를 검출하기 위해 레이저광 간섭을 이용한 측장기 및 스테이지를 구동하는 모터축에 설치한 로터리 엔코더 등으로부터의 출력 신호를 이용할 수 있다. 상기한 본 발명에 의한 띠형 다결정 실리콘막에의 개질 순서를 포함한 박막 트랜지스터 기판(액티브ㆍ매트릭스 기판)의 제조 공정은 도22 및 도23에 도시한 흐름도에 통합할 수 있다.
도22는 본 발명에 의한 제조 방법을 적용한 표시 장치의 제조 공정을 설명하는 흐름도이다. 여기서는, 액정 표시 장치를 제조하는 공정을 예로 들고 있다. 또한, 도23은 도22에 있어서의 본 발명의 어닐링 공정의 부분을 설명하는 흐름도이다. 각 공정은 P - ××로 나타낸다. 도22에 도시한 바와 같이, 기판 상에 절연막을 형성하고(P - 1), a - Si(비정질 실리콘)막 형성을 행하고(P - 2), 엑시머 레이저 어닐링(P - 3)을 행한 후에 드라이버 회로를 구성하는 트랜지스터의 능동층 부분과 그 주변에만 본 발명의 레이저 어닐링(P - 4)을 행한다. 본 발명의 레이저 어닐링 공정(P - 4)의 상세를 도23에 도시하였다.
도23에 있어서, 엑시머 레이저 어닐링(P - 3)을 실시한 기판(유리 기판)을 본 발명의 도1에서 설명한 제조 장치(레이저 어닐링 장치)의 스테이지(2)에 탑재하고(P - 41), 기판의 단부면 혹은 각형성부에서 프리 얼라인먼트를 행하고(P - 42), 레이저 가공에 의해 얼라인먼트 마크를 형성한다(P - 43). 이 얼라인먼트 마크를 검출하여 얼라인먼트(정얼라인먼트)를 행한(P - 44) 후, 설계 데이터에 따라서 드라이버 회로를 구성하는 박막 트랜지스터의 능동층 부분과 그 주변에만 레이저 어닐링을 실시한다(P - 46). 레이저 어닐링 장치에 탑재된 시점에서 포토 레지스트 프로세스 등에 의해 다른 수단으로 얼라인먼트 마크가 형성되어 있는 경우에는, 프리 얼라인먼트 공정(P - 42) 및 얼라인먼트 마크 형성 공정(P - 43)은 불필요하다. 이렇게 원하는 영역이 전부 어닐링될 때까지 반복한 후(P - 46), 기판을 반출한다(P - 47).
이 후, 도22에 도시한 바와 같이 얼라인먼트 마크(103, 103')를 기준으로, 혹은 얼라인먼트 마크(103, 103')로부터 산출되는 원점 좌표를 기준으로, 포토 에칭 공정에 의해 다결정 실리콘막의 필요한 부분만을 아일랜드형으로 남긴다(P - 5). 그 후, 포토 레지스트 공정에 의해 게이트 절연막 형성(P - 6) 및 게이트 전극 형성(P - 7)을 지나서, 불순물 확산(P - 8) 및 확산 영역 활성화를 행한다(P - 9). 그 후 층간 절연막 형성(P - 10), 소스ㆍ드레인 전극 형성(P - 11), 보호막(패시베이션막) 형성(P - 12) 등의 포토 레지스트 공정을 지나, 드라이버 회로와 화소부(101)가 형성되어 TFT 기판이 완성된다[LCD(패널) 공정 P - 13]. 또한, 얼라인먼트 마크(103, 103')는 본 발명의 레이저 어닐링을 행한 후, 적어도 1회의 포토 레지스트 공정에서의 위치 맞춤에 이용된다. 그 후는 상기 포토 레지스트 공정에서 새롭게 형성한 얼라인먼트 마크를 사용해도 좋다. 또, 상기 도11에 도시한 박막 트랜지스터는 일례를 도시한 것에 불과하며, 이에 한정되는 것은 아니다. 박막 트랜지스터로서 다양한 구조가 가능하지만, 본 발명의 주지를 일탈하지 않는 범위에서 다양한 구조의 트랜지스터를 형성 가능한 것은 명백하다.
한편, 화소부의 스위칭용 트랜지스터(화소부 박막 트랜지스터)는 엑시머 레이저에 의한 어닐링만을 실시한 다결정 실리콘 박막(103)의 영역에서 형성한다. 즉, 얼라인먼트 마크를 기준으로, 혹은 얼라인먼트 마크로부터 산출되는 원점 좌표를 기준으로, 게이트 절연막 형성, 게이트 전극 형성, 불순물 확산, 확산 영역의 활성화, 소스ㆍ드레인 전극 형성, 패시베이션막 형성 등을 위한 포토 레지스트 프로세스를 거쳐 TFT 기판이 완성된다.
이 후, 완성된 박막 트랜지스터 기판에 배향막을 형성하고, 러빙(rubbing) 공정을 거친 TFT 기판에 칼라 필터를 포개어 액정 재료를 봉입하는 LCD(패널) 공정 및 백라이트 등과 함께 조립하는 모듈 공정(P - 14)을 지나서, 고속 드라이버 회로를 유리 기판 상에 형성한 액정 표시 장치(소위 시스템ㆍ온ㆍ패널)가 완성된다.
또, 상기 실시예에 있어서는 본 발명의 레이저 어닐링의 대상으로서 엑시머 어닐링에 의해 형성한 미세 다결정 실리콘 박막을 이용하는 것으로 설명해 왔지만, 다결정 실리콘 박막을 기판 상에 직접 형성한 경우에는 도22에 도시한 흐름도에 있어서, 비정질 즉 아몰퍼스 실리콘막(a - Si막) 형성이 다결정 즉 폴리 실리콘막(Poly - Si막) 형성으로 치환되어 엑시머 레이저 어닐링을 생략할 수 있고, 상기 실시예와 완전히 동일한 효과를 얻을 수 있다.
도12는 본 발명의 표시 장치를 탑재한 전자 기기예의 설명도이다. 도12의 (a)에 도시한 텔레비전 수신기(401)의 디스플레이부, 도12의 (b)에 도시한 휴대 전화기(402)의 디스플레이부, 혹은 도12의 (c)에 도시한 노트형 퍼스널 컴퓨터(403)의 디스플레이부에 본 발명의 표시 장치를 탑재할 수 있다. 이 밖에, 자동차의 계기판에 저장되는 각종 계량 기구의 디스플레이부, 휴대형 게임기의 디스플레이부, VTR이나 디지털 카메라의 모니터 디스플레이부 등을 예로 들 수 있다. 또, 본 발명에 의한 표시 장치는 상기한 실시예에서 설명한 액정 표시 패널을 이용한 액정 표시 장치 이외에, 유기 EL 패널, 그 밖의 패널형 표시 소자를 이용한 표시 장치라 할 수 있다.
다음에, 본 발명에 의한 제조 방법의 다른 실시예에 대해 설명한다. 도13은 본 발명에 의한 제조 방법의 다른 실시예인 레이저 어닐링 방법에 있어서의 스테이지의 이동과 레이저를 조사하는 타이밍을 도시한 타이밍도이다. 앞서 서술한 실시예와 마찬가지로 도6의 화살표로 나타낸 바와 같이, X 방향으로 주사하면서 250 미크론 피치로 거리 100 미크론 만큼 1024 부위에 조사하는 경우를 예로 설명한다.본 실시예는 앞서 서술한 실시예와 비교하여, 기판을 상대적으로 주사시키면서 EO 모듈레이터로 레이저광을 온/오프시키는 순서가 다르다.
도1의 스테이지(2)의 X축에 부가한 리니어 스케일(3)은 스테이지(2)의 X 방향에의 이동에 따라서, 일정 간격으로 펄스 신호를 발생한다. 발생하는 신호가 정현파인 경우에는 단형파로 변환하여 사용해도 좋다. 이 펄스 신호를 카운트함으로써, 스테이지의 위치를 검출할 수 있다. 리니어 스케일(3)에서 발생하는 펄스 신호는 고정밀도의 리니어 스케일에서는 예를 들어 이동량 0.1 미크론마다 1 펄스 발생한다. 펄스 간격이 큰 경우에는, 전기적으로 분할하여 작은 펄스 간격으로 하는 것도 가능하다.
스테이지(2)는 정지 상태로부터 일정 속도에 도달하기까지, 일정한 거리(가속 영역)를 필요로 한다. 레이저 조사시의 스테이지 속도를 500 ㎜/초로 하면, 50 ㎜ 정도의 가속 영역이 필요하며, 조사 개시 위치[도6에 있어서의 어닐링 영역(104)의 좌변]로부터, 가속 영역으로서 50 ㎜ 이상, 예를 들어 60 ㎜만큼 좌측 위치(도7에 있어서의 Xs)에 위치 결정하여 정지한다.
여기서, 제어 장치(22)의 지령에 따라서, 리니어 스케일(3)로부터의 펄스 신호를 카운트하는 카운터 회로(C1)(카운터 1)를 클리어한 후 카운트를 개시하는 동시에, 스테이지(2)의 구동을 개시한다. 카운터 회로(C1)는 스테이지의 이동에 따라서 발생하는 펄스 신호를 카운트하고, 스테이지(2)가 조사 개시 위치(X1)에 도달한 시점, 즉 60 ㎜ 이동에 상당하는 펄스수(n1)(600000 펄스)를 카운트한 시점에서 게이트 온 신호를 출력한다. 이 신호에 의해, EO 모듈레이터 전원(21)에의 게이트가 개방되어, EO 모듈레이터 전원(21)에의 신호가 전달 가능해진다. 이 시점에서는 스테이지 속도는 가속을 멈추고, 일정 속도에 도달하고 있다.
이 게이트 온 신호(게이트 온)를 받아, 카운터 회로(C3)(카운터 3)가 EO 모듈레이터 전원(21)의 온 신호(EOM 온)를 출력하는 동시에 카운트를 클리어하여 카운트를 개시하고, 이후 조사 피치에 상당하는 펄스수(n3)(2500 펄스)를 카운트할 때마다 EO 모듈레이터 전원(21)에의 온 신호를 출력한다.
한편, 제어 장치(22)에 갖는 도시하지 않은 타이머(T1)(타이머 - 1)는 EO 모듈레이터 전원(21)의 온 신호를 받아 시간의 카운트를 개시하고, 어닐링 거리 100 미크론을 이동하는 데 필요로 하는 시간(200 마이크로초)이 경과된 시점에서 EO 모듈레이터 전원(21)에의 오프 신호(EOM 오프)를 출력한다. 혹은, EO 모듈레이터 전원(21)의 온 신호를 받아 어닐링 거리 100 미크론을 이동하는 데 필요로 하는 시간(200 마이크로초)의 펄스 폭을 갖는 펄스 신호를 발생시켜도 좋다. 이 동작을 EO 모듈레이터 전원(21)의 온 신호를 받을 때마다 반복한다.
EO 모듈레이터 전원(21)은 EO 모듈레이터 전원 온 신호를 받은 후 EO 모듈레이터 전원 오프 신호를 받을 때까지의 사이(500 ㎜/초에서 100 미크론을 통과하는 시간 : 200 마이크로초), 포켈스 셀(61)에 레이저광(18)의 편광 방향이 90도 회전하는 전압을 인가한다. 이에 의해, 포켈스 셀(61)에 전압이 인가되는 시간과 동일한 시간만큼, 레이저광(18)이 EO 모듈레이터(10)를 통과하여 출력되고, 기판(1) 상에 조사된다.
또, EO 모듈레이터 전원(21)으로서 외부로부터의 펄스 신호를 입력함으로써,펄스 신호 파형에 따른 전압 파형을 포켈스 셀(61)에 인가할 수 있는 형식의 것도 있다. 이 경우에는 타이머(T1) 대신에 펄스 제네레이터를 사용해도 좋다. 즉, 카운터 회로(C3)가 조사 피치에 상당하는 펄스수(n3)(2500 펄스)를 카운트할 때마다 발생하는 EO 모듈레이터 전원(21)의 온 신호를 펄스 제너레이터에 입력하고, 미리 설정한 펄스 폭, 즉 레이저광이 어닐링 영역을 통과하는 데 필요한 시간에 상당하는 펄스 폭의 신호(본 실시예의 경우는 펄스 폭 200 마이크로초)를 발생시켜, EO 모듈레이터 전원(21)에 입력한다. 이에 의해, 전술한 실시예와 마찬가지로, 레이저광을 기판(1) 상의 필요한 영역에 조사할 수 있다.
한편, 카운터 회로(C2)(카운터 2)는 카운터 회로(C1)로부터의 게이트 온 신호를 받아 카운트를 클리어하는 동시에, 카운터 회로(C4)가 출력되는 EO 모듈레이터 전원 오프 신호 혹은 펄스 제너레이터의 출력 펄스를 카운트하고, 어닐링 부위수에 상당하는 펄스수(n2)(1024 펄스)를 카운트한 시점에서 게이트를 폐쇄한다. 이에 의해, EO 모듈레이터 전원(21)은 EO 모듈레이터 전원 온 신호나 EO 모듈레이터 전원 오프 신호를 받는 일이 없어져, EO 모듈레이터 전원(21)은 동작하지 않는다.
본 실시예에 있어서는, 레이저광의 조사 개시 위치는 스테이지 위치에 의해 제어되지만, 레이저 조사 종료 위치는 레이저 조사 개시 후의 시간, 혹은 펄스 제너레이터 출력 펄스의 펄스 폭으로 규정된다. 이로 인해, 스테이지 속도에 변동이 있었던 경우, 조사 종료 위치는 스테이지 속도의 변동에 따라서, 근소하게 변동할 가능성이 있다. 그러나, 큰 질량의 스테이지가 고속으로 이동하고 있는 경우에는변동은 근소하며, 실질적으로 스테이지 속도의 변동에 따른 영향은 매우 작다. 스테이지 속도가 ±1 ％ 정도 변동해도 조사 개시 위치의 변동은 전혀 없으며, 조사 종료 위치의 변동도 1 미크론 정도이며 실질적으로 문제는 생기지 않는다.
이상의 순서에 따라, 도6에 도시한 드라이버 회로 영역(102)의 1회째의 레이저 어닐링이 종료되지만, 실제로는 드라이버 회로 영역으로서 수밀리 폭이 필요하며, 1회의 주사로 전체를 어닐링할 수 없다. 그로 인해, 일정 피치(본 실시예의 경우에는 500 미크론) Y 방향으로 이동하여, 위에 서술한 순서를 반복하면 된다. 이에 의해, 스테이지 속도의 변동 영향을 받지 않고 고정밀도로 조사할 수 있다. 단, 주사를 반복하는 경우 주사 방향으로 평행하게 어닐링이 겹치는 부분, 혹은 레이저가 조사되지 않는 부분이 발생하는 경우가 있어, 그와 같은 부분에서는 결정 성장이 흐트러지므로, 주사부와 주사부가 이어지는 부분에는 트랜지스터를 형성하지 않도록 레이아웃 설계하는 것이 바람직하다. 또, 레이저광(18)이 조사된 경우의 다결정 실리콘 박막에 있어서의 결정 입자의 변화는 전술한 바와 같다.
상기 실시예에서의 설명과 마찬가지로, 도6에 도시한 유리 기판(1)에 있어서 드라이버 회로 영역(102, 102') 중 한 쪽, 예를 들어 드라이버 회로 영역(102)에 고속인 동작을 필요로 하는 트랜지스터를 모을 수 있으면, 드라이버 회로 영역(102)에만 본 발명의 레이저 어닐링을 실시하는 것만으로 좋다. 즉, 드라이버 회로 영역(102)에 형성되는 트랜지스터의 능동층(활성 영역)은 전류가 흐르는 방향으로 결정 입계를 갖지 않는 결정 입자를 포함하는 다결정 실리콘으로 구성되어, 고속으로 동작하는 트랜지스터를 얻을 수 있는 한편, 드라이버 회로 영역(102')에는 그 만큼의 고속 동작을 필요로 하지 않는 트랜지스터를 형성하기 때문에, 트랜지스터의 능동층(활성 영역)은 엑시머 레이저로 어닐링된 만큼의 미세 결정 입자로 이루어지는 다결정 실리콘막으로 구성된다. 이 경우에는, 기판의 회전 혹은 주사 방향과 선형 빔의 방향을 회전시킬 필요가 없어지고, 게다가 어닐링해야 할 영역도 작게 할 수 있어 처리량 향상의 효과가 크다.
혹은 도18에 도시한 바와 같이, 기판(1) 상에 형성되는 드라이버 회로 영역(602)을 화소 영역(601)의 외측 1변에 모을 수 있으면, 드라이버 회로용 트랜지스터의 모든 능동층(활성 영역)이 전류가 흐르는 방향으로 결정 입계를 갖지 않은 결정 입자를 포함하는 다결정 실리콘으로 구성되어, 고속으로 동작하는 트랜지스터를 얻을 수 있다. 이 경우도, 기판의 회전 혹은 주사 방향과 선형 빔의 방향을 회전시킬 필요가 없어져, 처리량 향상의 면에서도 바람직하다. 얼라인먼트 마크(603, 603')가 필요한 것은 물론이다.
또, 본 실시예의 설명에 있어서, 스테이지 위치 혹은 이동량을 검출하기 위해, 스테이지에 설치된 리니어 스케일(리니어 엔코더)로부터의 신호를 카운트함으로써 설명하였지만 이에 한정되는 것은 아니며, 스테이지 위치를 검출하기 위해 레이저 간섭을 이용한 측장기 및 스테이지를 구동하는 모터축에 설치한 로터리 엔코더 등으로부터의 출력 신호를 이용할 수 있다.
여기서, 본 발명의 제조 방법의 다른 실시예에 대해 설명한다. 전술한 실시예에 있어서는, 500 ㎛ × 100 ㎛ 미크론 폭의 어닐링 영역이 250 미크론 간격으로 늘어서 있는 경우에 대해 나타내었지만, 여기서는 어닐링 영역을 엄밀하게 늘어세운 경우에 대해 설명한다.
일례로서 4 ㎜ 폭의 영역을, 500 ㎛ × 10 ㎛의 레이저 빔을 주사하여 어닐링하는 것을 고려한다. 1 주사에서의 어닐링 폭은 레이저 출력이 허용되는 범위에서 크게 하는 것이 바람직하고, 또한 어닐링 길이(주사 방향의 어닐링 영역 치수) 및 어닐링 영역의 피치는 화소 피치의 정수배가 바람직하다. 여기서는 화소 피치를 250 ㎛라 가정한 경우를 고려하여, 하나의 어닐링 영역을 500 ㎛ × 500 ㎛로 설정한다.
우선, 1회째의 주사로 500 ㎛ × 500 ㎛의 영역을 1 ㎜ 피치로 조사한다. 이 경우, 도28에 도시한 바와 같이 500 ㎛ × 510 ㎛의 영역에 레이저가 조사되어, 어닐링된 영역이 1 ㎜ 피치로 형성된다. 각각의 어닐링 영역(801, 802, 803)에 있어서는, 어닐링 개시부 10 ㎛ 정도의 영역(811, 812, 813)은 용융한 실리콘이 표면 장력으로 주사 방향에 인장되어 막 두께가 얇아진다. 또한, 어닐링 종료부의 10 ㎛ 정도의 영역(821, 822, 823)에는 융기(돌기)가 형성된다. 이들에 협지된 영역(801, 802, 803)은 양호하게 어닐링되어 유사 단결정막이 형성된다.
다음에, 마찬가지로 조사 영역을 500 ㎛ × 500 ㎛로 설정한 상태에서, 조사 개시 위치를 주사 방향으로 500 ㎛ 이동시켜 1 ㎛ 피치로 어닐링을 행함으로써, 앞의 주사시에 어닐링하지 않았던 영역(804, 805)을 어닐링하고, 도29에 도시한 바와 같이 500 ㎛ 폭의 어닐링 영역이 형성된다. 그러나, 앞서 설명한 바와 같이 조사 개시부와 조사 종료부는 막 두께가 얇아지거나 혹은 돌기가 형성되거나 하므로, 트랜지스터를 형성하기 위해서는 부적한 폭 10 ㎛ 정도의 영역(811, 842, 843, 844,845, 832)이 500 ㎛ 피치로 형성된다.
여기서, 영역(842)에 대해 생각해 보면, 최초의 주사로 어닐링 영역의 종료부가 되어 돌기가 형성되어 있었지만, 2회째의 주사로 어닐링 개시부가 되어 돌기는 거의 해소되지만, 정상적인 영역 예를 들어 801과는 달리, 트랜지스터를 형성하는 데에는 적합하지 않다. 또한, 영역(843)에 대해 생각해 보면, 최초의 주사로 어닐링 영역의 개시부가 되어 막 두께가 얇게 되어 있었지만, 2회째의 주사로 어닐링 종료부가 되어 돌기가 형성되므로, 역시 트랜지스터를 형성하는 데에는 적합하지 않다.
다음에, 주사 방향으로 직교하는 방향으로 500 ㎛ 이동하여 같은 어닐링을 행하고, 어닐링을 필요로 하는 폭이 전부 어닐링될 때까지 반복한다. 본 실시예의 경우에는 4 ㎜의 폭을 어닐링하므로, 8열 즉 16회의 주사를 반복한다. 이 때, 도30에 도시한 바와 같이 주사 방향으로 직교하는 방향으로 500 ㎛ 이동하여 조사하였을 때의 겹침부(851, 852)에서는 결과적으로, 조사가 겹쳐지거나 혹은 조사되지 않은 부분이 남거나, 혹은 앞서서 어닐링된 부분이 다음 조사시에 열영향을 받아 조사부에 근접하는 부분의 결정 상태가 흐트러지거나 한다. 이로 인해, 10 ㎛ 정도의 폭으로 트랜지스터를 형성하는 데에는 적합하지 않은 영역(851, 852)이 남는다.
이들을 고려하면, 결과적으로 도31에 도시한 바와 같이 대략 490 ㎛ × 490 ㎛의 양호하게 어닐링된 영역(즉, 의단결정 영역)(800)이 500 ㎛ 피치로 형성되게 된다. 보다 알기 쉽게 표현하면, 유리 기판 상에 490 ㎛ 각의 유사 단결정 실리콘막이 500 ㎛ 피치로 타일을 부착한 상태로 형성되게 된다. 이 유사 단결정 실리콘의 타일 상에 트랜지스터가 배치되도록 설계함으로써, 고성능인 트랜지스터를 형성할 수 있다.
또한, 여기서는 동일한 방향으로 주사하면서 어닐링하는 경우를 설명하여 왔지만, 왕복 주사에 의해 진행과 복귀에서 조사 위치가 500 ㎛ 어긋나도록 설정하여 조사해도 좋다. 이 경우, 최종적으로 얻어지는 막 두께가 얇아지는 부분과 돌기가 형성되는 부분의 줄 쪽이 변화되지만, 모두 대략 10 ㎛의 폭으로 트랜지스터의 형성에 적합하지 않으므로, 트랜지스터 형성에 적합한 유사 단결정 영역은 도31에 도시한 것과 동일해진다.
이렇게 형성되는 트랜지스터는, 도35에 도시한 바와 같이 유리 기판(980) 상에 형성되는 신호선용 구동 회로(981)를 구성하는 경우를 가정하면, 500 ㎛ 피치로 형성한 하나의 유사 단결정 영역(982)에는 250 ㎛ 피치의 화소를 2 화소, 보다 정확하게는 RGB의 각 1 도트로 구성되는 화소의 2 화소분, 즉 6 도트만큼을 구동하기 위한 회로(983)가 6 세트 형성된다. 일반적으로는 하나의 유사 단결정 영역 내에서는 등피치로 회로가 형성되어 회로군을 구성하고, 이들 회로군이 유사 단결정 영역의 형성 피치로 형성된다. 즉, 유리 기판 상에는 각 신호선을 구동하기 위한 동일 기능을 갖는 회로가 1 패널 내에 걸쳐서 등간격이 아닌, 동일 기능을 갖는 복수의 회로군이 동일 피치로 배치되는 구성이 된다.
또한, 다른 실시예로서, 4 ㎜ 폭의 영역을 500 ㎛ × 10 ㎛의 레이저 빔을 주사하여 어닐링하는 것을 생각한다. 1 주사에서의 어닐링 폭은 레이저 출력이 허용하는 범위에서 크게 하는 것이 바람직하고, 또한 어닐링 길이(주사 방향의 어닐링 영역 치수) 및 어닐링 영역의 피치는 화소 피치의 정수배가 바람직하다. 여기서도 화소 피치를 250 ㎛라 가정하고, 하나의 어닐링 영역을 500 ㎛ × 480 ㎛로 설정하여 500 ㎛ 피치로 조사한다.
우선, 1회째의 주사로, 도32에 도시한 바와 같이 500 ㎛ × 490 ㎛의 영역을 1 ㎜ 피치로 조사한다. 이 경우, 500 ㎛ × 490 ㎛의 영역에 레이저가 조사되어 어닐링된 영역이 500 ㎛ 피치로 형성된다. 각각의 어닐링 영역(901, 902, 903, 904, 905)에 있어서는, 어닐링 개시부 10 ㎛ 정도의 영역(911, 912, 913, 914, 915)은 용융한 시링이 표면 장력을 갖고 행해지므로 얇아진다. 또한, 어닐링 종료부의 10 ㎛ 정도의 영역(921, 922, 923, 924, 925)에는 융기부(돌기)가 형성된다. 이들에 협지된 영역(901, 902, 903, 904, 905)은 양호하게 어닐링되어 유사 단결정막이 형성된다.
또한 본 실시예에 있어서는, 각 조사 영역 사이에는 대략 10 ㎛의 레이저가 조사되지 않은 영역이 잔류한다. 그러나, 이 영역은 그때까지의 결정 성장을 한번 정지시켜 새로운 결정 성장을 유기시키는 것과, 레이저 조사에 수반하는 기판에의 열 축적을 두절시키는 데에 있어서, 필요한 영역이다.
다음에, 주사 방향으로 직교하는 방향으로 500 ㎛ 이동하여 같은 어닐링을 행하고, 어닐링을 필요로 하는 폭이 전부 어닐링될 때까지 반복한다. 본 실시예의 경우에는 4 ㎜의 폭을 어닐링하므로, 8열 즉 8회의 주사를 반복한다.
열을 바꿔 조사하였을 때의 겹침부(951, 952, 953, 954, 955, 956, 957,958, 959, 960)에서는 결과적으로 조사가 겹치거나, 혹은 조사되지 않은 부분이 생기거나 혹은 앞서서 어닐링된 부분이 다음 조사시에 열영향을 받아, 조사부에 근접하는 부분의 결정 상태가 흐트러지거나 한다. 이로 인해, 10 ㎛ 정도의 폭으로 트랜지스터를 형성하는 데 부적합한 영역이 남는다.
이들을 고려하면, 결과적으로 도31에 도시한 바와 같이 대략 490 ㎛ × 470 ㎛의 양호하게 어닐링된 영역(즉, 의단결정 영역)(900)이 500 ㎛ 피치로 형성되게 된다. 보다 알기 쉽게 표현하면, 유리 기판 상에 490 ㎛ × 470 ㎛의 유사 단결정 실리콘막이 500 ㎛ 피치로 타일을 접착한 상태로 형성되게 된다. 이 유사 단결정 실리콘의 타일 상에 트랜지스터가 배치되도록 설계함으로써, 고성능인 트랜지스터를 형성할 수 있다.
또한, 여기서는 동일한 방향으로 주사하면서 어닐링하는 경우를 설명하여 왔지만, 왕복 주사에 의해 진행과 복귀에서 주사 방향으로 직교하는 방향으로 500 ㎛ 어긋나도록 설정하여 조사해도 좋다. 그 경우, 막 두께가 얇아지는 부분과 돌기가 형성되는 부분의 줄 쪽이 열에 의해 변하지만, 모두 대략 10 ㎛의 폭으로 트랜지스터의 형성에 적합하지 않으므로, 트랜지스터 형성에 적합한 유사 단결정 영역은 도31에 도시한 것과 동일해진다. 앞서 나타낸 실시예에 비해 유사 단결정 영역은 다소 좁아지만, 처리량은 대략 2배가 된다.
형성되는 트랜지스터는, 도35에 도시한 바와 같이 유리 기판(980) 상에 형성되는 신호선용 구동 회로(981)를 구성하는 경우를 가정하면, 500 ㎛ 피치로 형성한 하나의 유사 단결정 영역(982)에는 250 ㎛ 피치의 화소를 2 화소, 보다 정확하게는RGB의 각 1 도트로 구성되는 화소의 2 화소분, 즉 6 도트분을 구동하기 위한 회로(983)가 6 세트 형성된다. 일반적으로는 하나의 유사 단결정 영역 내에서는 등피치로 회로가 형성되어 회로군을 구성하고, 이들 회로군이 유사 단결정 영역의 형성 피치로 형성된다. 즉, 유리 기판 상에는 각 신호선을 구동하기 위한 동일 기능을 갖는 회로가 1 패널 내에 걸쳐서 등간격이 아니라, 동일 기능을 갖는 복수의 회로군이 동일 피치로 배치되는 구성이 된다.
또한, 상기 설명에서는 레이저 어닐링 영역을 어닐링 폭, 어닐링 길이, 피치로 규정하고 설명해 왔지만, 각각의 치수는 스테이지에 부착한 리니어 스케일이 발생하는 펄스수로 환산할 수 있다. 따라서, 레이저광의 온/오프의 타이밍은, 각각의 상당하는 펄스수를 카운트한 시점에서 동작시킴으로써 실현할 수 있는 것은 명백하지만, 여기서는 상세한 설명을 생략한다.
도14는 본 발명에 의한 제조 장치 즉 레이저 어닐링 장치의 다른 실시예의 설명도이다. 본 실시예에서는 복수의 패널을 취득할 수 있는 대형 기판(501)을 적재하는 스테이지(502)와, 레이저 조사 광학계를 구비한 복수의 광학 경통(503)과, 상기 광학 경통의 각각을 독립적으로 위치 조정하기 위한 조정 스테이지(504)와, 상기 조정 스테이지(504)를 보유 지지하기 위한 스탠드(505)(도면 중에서는 일부분을 표시)와, 연속 발진 레이저 발진기(506)와, 레이저 발진기(506)를 여기하기 위한 레이저 다이오드 전원(507)과, 여기광을 전송하기 위한 파이버(508)와, 스테이지의 위치를 검출하기 위한 리니어 스케일(509, 510)로 구성되어 있다.
도15는 도14에 있어서의 광학계의 개략 구성의 설명도이다. 도14의 광학 경통(503) 내부에는 도15에 도시한 바와 같이, 셔터(511), 빔 확장기(512), 투과율 가변 필터(513), EO 모듈레이터(214), 원통형 렌즈(515), 직사각형 슬릿(516), 대물 렌즈(517), CCD 카메라(518) 등으로 구성된 레이저 조사 광학계가 수납되어 있다. 또한, 도15에 있어서는 관찰용 조명 장치, 참조광용 광원 장치, 관찰용 모니터, 자동 초점 광학계, 화상 처리 장치, 제어 장치 등은 생략하고 있지만, 기본적으로는 도1에 도시한 구성과 동일하다. 또한, 각 부분의 기능에 대해서는 도1에 도시한 레이저 어닐링 장치와 마찬가지이며, 여기서는 상세하게는 언급하지 않는다. 다른 점은, 복수 세트(도14에 있어서는 6 세트)의 레이저 조사 광학계가 각각 독립의 광학 경통(도면에서는 부호 503이 대표)에 수납되고, 각각이 독립적으로 XYZ로 이동 가능한 조정 스테이지(도면에서는 부호 504가 대표) 상에 고정되어 있고, 각 광학 경통(도면에서는 부호 503이 대표)이 각 패널의 동일 부위에 레이저광을 조사할 수 있도록 위치의 조정이 가능하고, 동시에 복수 부위를 레이저 어닐링 가능한 점에 있다.
다음에 상기한 레이저 어닐링 장치에 의한 레이저 어닐링 방법을 설명한다. 기판(501)으로서, 도6에 도시한 바와 같이 유리 기판(1)의 일 주면에 절연체 박막을 거쳐서 비정질 실리콘 박막을 형성하고, 엑시머 레이저광을 전체면을 주사함으로써 미세한 다결정 실리콘막으로 변화한 다결정 실리콘 박막 기판(501)을 이용한다. 여기서, 절연체 박막은 SiO2혹은 SiN 혹은 이들 복합막이다. 상기 다결정 실리콘 박막 기판에는 복수의 패널(도14에 있어서는 1 기판 상에 6 패널)이 형성된다.
우선, 다결정 실리콘 박막 기판(501)을 스테이지(502) 상에 적재한다. 이 다결정 실리콘 박막 기판(501)에는, 각 패널(도14에서는 6 패널)이 형성되는 영역의 복수 부위에 얼라인먼트 마크(도시하지 않음)가 형성되어 있다. 이들 얼라인먼트 마크는 통상, 포토 에칭 기술로 형성하지만, 이 목적만으로 포토 레지스트 공정을 실시하는 것은 낭비가 많다. 이로 인해, 다결정 실리콘 박막 기판(501)의 각형성부를 검출하여 개략의 얼라인먼트를 행한 후, 하나의 광학 경통(503)으로 레이저 어닐링에 사용하는 레이저광을 직사각형 슬릿(516)으로, 예를 들어 세로 길이와 가로 길이의 직사각형으로 성형하여 다결정 실리콘 박막을 제거 가공함으로써, 차례로 각 패널의 복수 부위에 십자형 마크를 형성하여 얼라인먼트 마크로 할 수 있다. 혹은 각 광학 경통을 미리 설정한 기준 위치에 위치 결정한 후, 동시에 각 패널의 복수 부위에 십자형 마크를 형성하여 얼라인먼트 마크로 할 수 있다. 혹은, 잉크젯 수단에 의해 도트형의 얼라인먼트 마크를 형성해도 좋다.
다음에, 하나의 광학 경통(예를 들어 503)의 CCD 카메라(518)로 2 부위의 얼라인먼트 마크를 차례로 촬상하고, 그 중심 위치를 검출하여 얼라인먼트 마크를 기준으로 설계상의 좌표에 따라서, 스테이지(502)를 XYZ 3축으로 이동시켜 다결정 실리콘 박막 기판(501)의 정얼라인먼트를 행한다. 또한, 얼라인먼트 마크 검출에 어닐링을 실시하기 위한 광학 경통의 CCD 카메라를 사용하였지만, 얼라인먼트용 광학계를 별도로 설치해도 좋다. 이 경우, 1개의 광학계에서 차례로 복수의 얼라인먼트 마크를 검출해도 좋고, 복수의 광학계에서 동시에 복수의 얼라인먼트 마크를 검출해도 좋다.
다결정 실리콘 박막 기판(501)의 얼라인먼트 종료 후, 설계 상의 좌표에 따라, 각 패널의 얼라인먼트 마크 중, 1 부위가 각 광학 경통의 시야 내에 들어가도록 스테이지(502)를 이동시켜, 각 광학 경통의 CCD 카메라(518)로 얼라인먼트 마크를 촬상하고, 그 중심이 시야 중앙에 일치하도록 각 광학 경통의 조정 스테이지(504)로 조정한다. 그에 의해, 각 광학 경통은 다결정 실리콘 박막 기판(501) 상에 형성된 패널의 동일 부위를 조사하도록 위치 조정되게 된다.
그 후, 전술한 바와 같이 설계 데이터에 따라서, 각 패널의 드라이버 회로 형성 영역의 능동층(활성 영역)이 형성되는 부분에만 레이저광을 조사하여 어닐링을 행한다. 이 때, 스테이지(502)에 설치되어 있는 리니어 스케일(509, 510)이 발생하는 펄스 신호를 카운트하고, 레이저광이 조사되는 위치에 도달하면, EO 모듈레이터(514)에 의해 레이저광을 온 상태로 하고, 원통형 렌즈(515)로 선형으로 집광하여 직사각형 슬릿(516)으로 불필요한 부분을 잘라내어 대물 렌즈(517)에 의해 집광 조사된다.
필요에 따라서, 투과율 가변 필터(513)에 의해 레이저 에너지를 조정한다. 또한, 리니어 스케일(509, 510)로부터의 신호를 카운트하여 스테이지(502)가 이동하여 어닐링해야 할 영역을 통과하면, EO 모듈레이터(514)에 의해 레이저광을 오프 상태로 함으로써, 어닐링을 필요로 하는 영역에만 정확히 레이저광을 조사할 수 있다. 또, 레이저광 조사의 타이밍에 대해서는 도7 및 도13에서 설명한 바와 같다.
레이저광이 조사되는 영역은, 예를 들어 각 화소를 구동하기 위한 드라이버회로를 구성하는 박막 트랜지스터의 능동층 부분에서, 스테이지(502)를 구동시켜 다결정 실리콘 박막 기판(501)을 주사시키면서 필요한 부분에만 차례로 조사한다. 이 때, 각 광학 경통은 자동 초점 기구(도시하지 않음)에 의해, 각 광학 경통을 탑재하고 있는 조정용 스테이지(504)를 각각 독립적으로 Z 방향으로 구동하여 모든 대물 렌즈가 기판(501) 표면과 일정한 위치 관계가 되도록 제어된다.
1매의 유리 기판에 소형 패널이 다수 늘어서 있는 경우에는, 수패널 간격으로 어닐링을 실시하고, 패널이 배열되는 피치분만큼 이동한 후, 다시 어닐링을 실시하는 순서를 반복함으로써, 전체 패널의 어닐링을 행할 수 있다. 또, 레이저광(18)이 조사된 경우의 다결정 실리콘 박막에 있어서의 결정 입자의 변화는 전술한 바와 같고, 레이저광(18)을 주사한 방향으로 결정 입자가 성장하고, 트랜지스터를 형성한 경우에 전류가 흐르는 방향과 결정 입자가 성장한 방향을 일치시킴으로써, 실질적으로 단결정과 동등한 특성을 얻을 수 있다.
다음에, 본 발명의 다른 실시예에 대해 설명한다. 지금까지 서술한 실시예에 있어서는, 레이저광(18)을 어닐링해야 할 영역에만 조사함으로써 설명해 왔다. 즉, 스테이지 2(502)가 이동을 개시한 후 조사 영역에 도달할 때까지는, 레이저광(18)은 완전히 오프 상태이고, 조사 영역에 도달한 시점에서 비로소 소정의 출력으로 조사를 개시하여 조사 영역을 통과한 시점에서 레이저광을 완전히 오프 상태로 하고, 이를 반복함으로써 복수 영역에 레이저 어닐링을 실시하고 있었다. 이 방법으로 레이저광을 조사하면, 다음과 같은 현상이 생긴다.
도20은 본 실시예의 레이저 어닐링 방법을 실시한 박막 트랜지스터 기판의단면 형상을 도시한 단면도이다. 도20에 도시한 바와 같이, 유리 기판(701) 상에 절연막(702)을 거쳐서 형성되어 있는 다결정 실리콘막(703)은 조사 개시 지점에서 연속 발진 레이저광의 조사를 개시한 순간에 용융하고, 용융 실리콘은 표면 장력에 의해 레이저광의 주사 방향으로 인장된다. 이로 인해, 레이저광이 통과한 후에 냉각 및 응고하면, 레이저 조사 전과 비교하여 막 두께가 얇은 부분(705)이 생긴다. 이 막 두께가 얇은 부분(705)이 계속되는 영역은 당초의 막 두께의 부분(704)이 계속되지만, 레이저 조사 종료 지점에서 연속 발진 레이저광을 오프 상태로 하면, 표면 장력으로 인장된 용융 실리콘이 그대로 냉각 및 응고되므로 융기부(706)가 생긴다.
이와 같이, 레이저의 조사 개시 부분과 조사 종료 부분에서 실리콘막 두께가 다른 부분과 다르기 때문에, 이 부분에 형성된 트랜지스터의 특성은 다른 부분과 비교하여 변화해 버리므로, 그 부분에는 트랜지스터를 배치할 수 없다. 그로 인해, 막 두께가 얇은 부분(705)과 융기부(706)가 드라이버 회로를 구성하는 박막 트랜지스터의 능동층에 겹치지 않도록 고려할 필요가 있었다. 또는, 조사 종료부의 융기부(706)가 큰 경우에는, 박막 트랜지스터 능동층 만을 남기기 위한 에칭 공정에서, 완전히 제거할 수 없어 에칭 잔류가 생겨, 최악의 경우에는 그 위를 통과하는 전극이나 배선이 단선되거나, 단선되지 않더라도 신뢰성을 저하시키는 등의 문제가 있는 것을 알 수 있었다. 그래서, 다음과 같은 레이저 조사 방법을 채용한다.
도19는 본 발명의 다른 실시예인 스테이지 위치와 레이저 출력 관계의 설명도이다. 도1에 도시한 EO 모듈레이터(10)의 설정을 변경하고, 도19의 (a)에 도시한 바와 같이 어닐링을 행하지 않는 영역에서는 저출력으로 조사하고, 어닐링을 행해야 할 영역에서는 어닐링에 적합한 출력으로 조사하였다. 앞서 서술한 바와 같이, 어닐링에는 100 × 103W/㎠ 내지 500 × 103W/ ㎠ 정도의 파워 밀도가 적합하지만, 어닐링을 행하지 않는 영역에서는 그 1/3 이하의 파워 밀도로 조사하였다.
도21은 도19의 (a)의 방법을 실시한 박막 트랜지스터 기판의 단면 형상을 도시한 단면도이다. 도21에 도시한 바와 같이, 유리 기판(701) 상에 절연막(702)을 거쳐서 형성되어 있는 띠형 다결정 실리콘막(703) 중, 저출력으로 조사한 부분에서는 어닐링되는 경우가 없으므로 기판에의 손상이 발생하는 일이 없으며, 조사 개시부의 막 두께가 얇은 부분(705') 및 조사 종료부의 융기부(706')를 완화할 수 있고, 어닐링에 적합한 출력으로 조사한 부분은 레이저광을 주사한 방향으로 결정 입자가 성장하여, 소기의 막질의 띠형 다결정 실리콘막을 얻을 수 있었다.
또한, 도19의 (b) 혹은 도19의 (c)에 도시한 바와 같이, 어닐링을 행하는 영역에 도달하는 일정 시간 혹은 일정 거리 직전에서 레이저 출력을 연속적으로 증가시켜 어닐링해야 할 영역에 도달한 시점에서 어닐링을 행하는 출력에 도달하고, 어닐링해야 할 영역을 통과한 시점으로부터 연속적으로 출력을 감소시키고, 일정 시간 혹은 일정 거리 후에 어닐링을 행하는 출력의 1/3 이하 혹은 레이저광을 오프 상태로 하였다. 이것으로, 조사 개시부 및 조사 종료부에서의 급격한 온도 상승이 완화되고, 조사 개시부에서의 막 두께 감소 및 조사 종료부의 융기부를 완화할 수있고, 어닐링에 적합한 출력으로 조사한 부분은 레이저광을 주사한 방향으로 결정 입자가 성장하여, 소기의 막질의 실리콘막을 얻을 수 있었다.
도24는 본 발명에 의한 표시 장치의 일례인 액정 표시 장치를 구성하는 액정 표시 패널의 구성예를 설명하는 주요부 단면도이다. 액정 표시 패널은 제1 기판(SUB1)과 제2 기판(SUB2)의 접합 간극에 액정층(LC)을 협지하여 구성된다. 제1 기판(SUB1)은 상기한 각 실시예에서 설명한 액티브 및 매트릭스 기판(박막 트랜지스터 기판)에 상당한다. 이 제1 기판(SUB1)은 유리 기판이며, 그 일 주면 즉 내면에는 게이트 전극(GT), 띠형 다결정 실리콘막으로 구성된 능동층(반도체막)(PSI), 소스 전극(SD1) 및 드레인 전극(DS2), 소스 전극(DS1)에 접속한 화소 전극(PX)이 형성되어 있다. 또, 참조 부호 GI, PASD(1층 또는 다층)는 절연층, ORI1은 배향막을 나타내고, POL1은 편광판이다. 제1 기판(SUB1)의 주변에는, 상기 도6 또는 도18에서 설명한 구동 회로부(드라이버 회로부)가 형성되어 있다.
한편, 제2 기판(SUB2)도 유리 기판으로 이루어지며, 그 일 주면(내면)에는 블랙 매트릭스(BM)로 구획된 칼라 필터(CF), 오버코트층(OC), 공통 전극(대향 전극)(ITO) 및 배향막(ORI2)이 형성되어 있다. 또한, 참조 부호 POL2는 편광판이다. 그리고, 화소 전극(PX)과 공통 전극(ITO) 사이에 기판면과 수직인 방향의 전계가 형성되어 액정층을 구성하는 액정 조성물의 분자 배향의 방향을 제어하여 제1 기판(SUB1)에 입사하는 빛을 제2 기판(SUB2)으로부터 출사 또는 차단함으로써 화상을 표시한다.
도25는 본 발명에 의한 표시 장치의 일례인 액정 표시 장치를 구성하는 액정 표시 패널의 다른 구성예를 설명하는 주요부 단면도이다. 액정 표시 패널은 제1 기판(SUB1)과 제2 기판(SUB2)의 접합 간극에 액정층(LC)을 협지하여 구성된다. 제1 기판(SUB1)은 상기한 각 실시예에서 설명한 액티브 및 매트릭스 기판(박막 트랜지스터 기판)에 상당한다. 이 제1 기판(SUB1)은 유리 기판이며, 그 일 주면 즉 내면에는 게이트 전극(CT), 띠형 다결정 실리콘막으로 구성된 능동층(반도체막)(PSI), 소스 전극(SD1) 및 드레인 전극(DS2), 소스 전극(DS1)에 접속한 화소 전극(PX)이 화소 영역에 빗살형으로 형성되어 있다. 이 빗살형의 화소 전극(PX) 사이에 대향 전극(CT)이 배열되어 있다. 또, 참조 부호 GI, PAS(1층 또는 다층)는 절연층, ORI1은 배향막을 나타내고, POL1은 편광판이다. 제1 기판(SUB1)의 주변에는, 상기 도6 또는 도18에서 설명한 구동 회로부(드라이버 회로부)가 형성되어 있다.
한편, 제2 기판(SUB2)도 유리 기판으로 이루어지며, 그 일 주면(내면)에는 블랙 매트릭스(BM)로 구획된 칼라 필터(CF), 오버코트층(OC) 및 배향막(ORI2)이 형성되어 있다. 또한, 참조 부호 POL2는 편광판이다. 그리고, 화소 전극(PX)과 대향 전극(CT) 사이에 기판면과 병행인 방향의 전계가 형성되어 액정층(LC)을 구성하는 액정 조성물의 분자 배향의 방향을 제어하여 제1 기판(SUB1)에 입사하는 빛을 제2 기판(SUB2)으로부터 출사 또는 차단함으로써 화상을 표시한다.
도26은 도2 또는 도25에서 설명한 액정 표시 패널을 이용한 액정 표시 장치의 개략 구성을 설명하는 단면도이다. 이 액정 표시 장치(액정 표시 모듈)는 액정패널(PNL)의 배면에 확산 시트나 프리즘 시트의 적층으로 이루어지는 광학 보상 시트류(OPS)를 거쳐서 백라이트를 설치하고, 상부 케이스인 실드 케이스(SHD)와 하부 케이스인 몰드 케이스(MDL)로 일체화된다. 하부 케이스를 금속 케이스로 한 것도 있다. 액정 패널(PNL)을 구성하는 제1 기판(SUB1)의 주변에는 상기한 구동 회로부(드라이버 회로부)(DR)가 형성되어 있다.
도26에 도시한 백라이트는 아크릴판을 적합하게 하는 도광판(GLB)의 측연에 배치한 광원[여기서는 냉음극 형광 램프(CFL)], 반사판(RFS), 램프 반사 시트(LFS) 등으로 구성되는, 소위 사이드 라이트형이다. 그러나, 백라이트는 이 형식 이외에 액정 표시 패널의 배면 바로 아래에 복수의 광원을 배치한, 소위 직하형 백라이트 혹은 액정 표시 패널의 표면(관찰면)측의 근방에 설치하는, 소위 전방 라이트형 등도 알려져 있다.
도27은 본 발명에 의한 표시 장치의 다른 예인 유기 EL 표시 장치를 구성하는 표시 패널의 구성예를 설명하는 주요부 단면도이다. 이 유기 EL 표시 장치[유기 EL이라 약칭함]는 제1 기판(SUB1)과 제2 기판(SUB2)으로 구성되지만, 제2 기판(SUB2)은 제1 기판(SUB1)에 갖는 하기의 각종 기능막을 환경으로부터 보호하는 밀봉관으로 유리판에 한정되지 않으며, 금속판으로 구성되는 경우도 있다. 제1 기판(SUB1)은 상기한 각 실시예에서 설명한 액티브 및 매트릭스 기판(박막 트랜지스터 기판)에 상당한다. 이 제1 기판(SUB1)은 유리 기판이며, 그 일 주면 즉 내면에는 상기한 제조 방법으로 개질한 띠형 다결정 실리콘막으로 제조된 박막 트랜지스터를 갖는다.
유기 EL 패널의 화소 회로의 각각은, 적어도 스위칭용 박막 트랜지스터와 구동용 박막 트랜지스터를 갖고, 도시한 박막 트랜지스터는 구동용 박막 트랜지스터에 상당하고, 스위칭용 박막 트랜지스터는 도시를 생략하고 있다. 박막 트랜지스터는 띠형 다결정 실리콘막(PSI), 게이트 전극(GT), 소스 전극(SD)으로 구성된다. 그리고, 소스 전극(SD)에 접속한 양극(AD), 발광층(OLE), 음극(CD)을 갖는다. 또, 참조 부호 IS(IS1, IS2, IS3), PSV, IL은 절연층을 나타낸다. 또한, 제2 기판(SUB2)의 내면에는 흡습제를 설치하는 경우도 있다. 또한, 양극(AD)과 음극(CD)은 반드시 도시한 배치에 한정되는 것은 아니며, 그 극성을 교체시킨 구성으로 할 수도 있다.
이 구성에 있어서, 구동용 박막 트랜지스터의 선택으로 양극(AD)과 음극(CD) 사이에 전류가 흘러, 양극(AD)과 음극(CD) 사이에 개재 삽입된 발광층(OLE)이 발광한다. 이 발광광(L)은 제1 기판(SUB1)측으로부터 출사된다. 또, 양극(AD)을 반사 금속으로 하고, 음극(CD)을 투명 전극으로 함으로써 제2 기판(SUB2)측으로부터 발광광을 출사하는 형식도 있다. 그 경우는 제2 기판(SUB2)(밀봉관)은 유리판 등의 투명판으로 한다. 이 유기 EL 패널은 적절한 케이스 혹은 프레임에 수납되어 유기 EL 표시 장치(모듈)가 된다.
또, 본 발명은 상기한 구성에 한정되는 것은 아니며, 본 발명의 기술 사상을 일탈하는 일 없이 다양한 변경이 가능하고, 절연 기판 상에 박막 트랜지스터 등의 액티브 소자를 제조하는 각종 전자 기기용 기판에 대해 마찬가지로 적용할 수 있는 것은 물론이다.
본 발명에 따른 다수의 실시예를 도시하고 설명하였지만, 설명된 실시예들은 본 발명의 범위를 일탈하지 않고 변경 및 변형될 수 있다는 것을 이해해야 한다. 따라서, 본 발명은 본 명세서에 도시되고 설명된 상세에 의해 한정되는 것이 아니라, 첨부된 청구범위의 범위 내에 있는 이러한 모든 변경 및 변형을 커버하는 것으로 의도된다.
이상 설명한 바와 같이, 본 발명의 제조 방법 및 제조 장치(레이저 어닐링 방법 및 레이저 어닐링 장치)에 따르면, 유리 등의 절연 기판에의 열영향을 방지하고, 또한 스테이지의 속도 변동에 상관없이 정확하게 조사해야 할(어닐링해야 할) 위치에 레이저광을 조사할 수 있다. 게다가, 스테이지는 정속 이동하고 있기 때문에 기판 내의 장소에 상관없이 일정한 조건으로 어닐링할 수 있다.
이에 의해, 비정질 혹은 다결정 실리콘 박막의 결정 입자를 원하는 방향으로 성장시키고, 10 미크론을 넘는 크기의 결정 입자로 이루어지는 띠형 다결정 실리콘막으로 개질할 수 있어, 이 띠형 다결정 실리콘막으로 제조하는 박막 트랜지스터 등의 액티브 소자의 이동도가 대폭으로 개선된다.
그리고, 본 발명에 의해 개질한 실리콘막으로 형성한 박막 트랜지스터 등의 액티브 소자는 액정 표시 장치나 유기 EL 등의 표시 장치에 있어서의 드라이버 회로를 구성하는 데 충분한 성능을 갖고, 소위 시스템 온 패널을 실현할 수 있고, 또한 소형화 및 저비용화를 도모한 액정 표시 장치의 각종 표시 장치를 제공할 수 있다.

Claims (19)

  1. 일 주면에 반도체막이 형성된 제1 기판과, 상기 제1 기판의 상기 일 주면측에 소정의 간극을 두고 겹치게 된 제2 기판과, 상기 제1 기판의 상기 일 주면 상의 일방향으로 연장하여 병렬 설치된 다수의 데이터선 및 상기 일방향과 교차하는 다른 방향으로 연장하여 병렬 설치된 다수의 주사선과, 상기 반도체막으로 제조되어 상기 데이터선과 상기 주사선의 교차 부분의 근방에 배치된 화소부 액티브 소자를 갖는 화소 회로로 이루어지는 다수의 화소가 매트릭스형으로 배열된 표시 영역을 갖는 표시 장치이며,
    상기 제1 기판 상의 상기 표시 영역의 외측의 적어도 1변에 상기 데이터선 및 상기 주사선을 거쳐서 상기 화소 회로를 구동하는 구동부 액티브 소자를 포함하는 구동 회로를 갖고, 상기 구동부 액티브 소자가 제조되는 상기 반도체막은 전류가 흐르는 방향을 가로지르는 결정 입계를 갖지 않은 띠형 결정 입자를 포함하는 다결정 반도체막으로 구성되어 있는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서, 상기 구동 회로는 상기 제1 기판의 적어도 1변의 복수 부위로 분할하여 형성되어 있는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서, 상기 제1 기판 및 상기 제2 기판은 유리 기판, 상기 화소부 액티브 소자 및 상기 구동부 액티브 소자가 박막 트랜지스터이며, 상기 화소는 상기 화소를 구성하는 화소 회로의 상기 화소부 박막 트랜지스터의 출력으로 구동되는 화소 전극을 갖고, 상기 제1 기판과 상기 제2 기판 사이에 액정층이 협지되어 있는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서, 상기 제2 기판에, 상기 화소 전극과의 사이에 전계를 형성하기 위한 공통 전극을 갖는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서, 상기 제1 기판에, 상기 화소 전극과의 사이에 전계를 형성하기 위한 대향 전극을 갖는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서, 상기 제1 기판은 적어도 유리 기판, 상기 화소부 액티브 소자 및 상기 구동부 액티브 소자는 박막 트랜지스터이며, 상기 화소는 상기 화소를 구성하는 화소 회로의 상기 화소부 박막 트랜지스터의 출력으로 구동되는 플러스극 또는 마이너스극의 전극을 갖고, 상기 한 쪽 전극과의 사이에 유기 발광층을 개재하여 상기 한 쪽 전극과 플러스 마이너스 쌍이 되는 마이너스극 또는 플러스극의 전극을 갖는 것을 특징으로 하는 표시 장치.
  7. 일 주면에 비정질 반도체막 혹은 입자형 다결정 반도체막이 형성된 절연 기판을 스테이지 상에 적재하고, 상기 절연 기판 상의 상기 비정질 반도체막 혹은 입자형 다결정 반도체막의 복수의 영역에 레이저광을 조사하여 어닐링함으로써, 상기비정질 반도체막 혹은 입자형 다결정 반도체막을 띠형 결정을 포함하는 다결정 반도체막으로 개질하여 표시 장치용의 액티브 및 매트릭스 기판을 얻는 표시 장치의 제조 방법이며,
    상기 레이저광으로서 선형 혹은 직사각형으로 집광된 연속 발진 레이저광을 이용하여, 상기 절연 기판을 상기 레이저광의 상기 선형 혹은 직사각형의 길이 방향에 교차하는 방향으로 연속적으로 이동시키고, 상기 레이저광을 조사해야 할 각각의 영역에 도달한 시점에서 상기 연속 발진 레이저광의 조사를 개시하고, 상기 레이저광을 조사해야 할 영역을 통과한 시점에서 상기 연속 발진 레이저광의 조사를 정지하게 하는 동작을 반복함으로써, 상기 개질된 상기 띠형 다결정 반도체막을 상기 절연 기판의 이동 방향에 대해 불연속으로 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  8. 제7항에 있어서, 상기 절연 기판의 이동 개시와 함께 상기 연속 발진 레이저광의 조사 에너지 밀도를 상기 비정질 반도체막 혹은 입자형 다결정 반도체막의 상기 개질에 적합한 값의 1/3 이하에서 조사를 개시하고, 상기 절연 기판을 연속적으로 이동시킨 상태에서, 상기 개질을 실시해야 할 영역에 도달한 시점에서 상기 연속 발진 레이저광의 조사 에너지 밀도를 상기 개질에 적합한 값으로 설정하고, 상기 개질을 실시해야 할 영역을 통과한 시점에서 상기 연속 발진 레이저광의 조사 에너지 밀도를 상기 개질에 적합한 값의 1/3 이하로 저감하는 동작을 반복하는 것을 특징으로 하는 표시 장치의 제조 방법.
  9. 제7항에 있어서, 상기 개질을 실시해야 할 영역은 박막 트랜지스터의 액티브 영역과 그 주변부인 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제9항에 있어서, 상기 절연 기판은 유리 기판이며, 상기 개질을 실시해야 할 영역은 상기 화소를 구동하는 구동부 박막 트랜지스터의 능동 영역이 형성되는 영역인 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제7항에 있어서, 상기 연속 발진 레이저광은 YVO4레이저의 제2 고조파인 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 표시 장치를 구성하는 절연 기판을 적재하여 이동 가능한 스테이지 수단과, 상기 스테이지 수단의 위치 혹은 이동 거리를 검지하는 위치 검출 수단과, 연속 발진 레이저광을 발생하는 레이저 광원 수단과, 상기 레이저 광원 수단으로부터 발생한 연속 발진 레이저광의 온/오프를 행하는 변조 수단과, 상기 변조 수단을 통과한 연속 발진 레이저광을 선형 혹은 직사각형으로 성형하는 성형 광학 수단과, 상기 선형 혹은 직사각형으로 성형된 레이저광을 상기 절연 기판 상에 투영 및 조사하는 집광 광학 수단을 갖고, 상기 위치 검출 수단이 상기 스테이지 수단의 일정 거리의 이동마다 발생하는 신호를 카운트하여 레이저광 조사를 개시해야 할 위치에 도달한시점에서 상기 변조 수단으로 상기 연속 발진 레이저광을 온 상태로 하고, 상기 위치 검출 수단으로부터 발생되는 신호를 카운트하여 레이저광 조사를 정지해야 할 위치에 도달한 시점에서 상기 변조 수단으로 상기 연속 발진 레이저광을 오프 상태로 제어하는 제어 장치를 갖고, 상기 스테이지 수단을 연속적으로 이동시킨 상태에서 상기 절연 기판의 복수의 영역에 상기 연속 발진 레이저광을 조사하는 것을 특징으로 하는 표시 장치의 제조 장치.
  13. 표시 장치를 구성하는 절연 기판을 적재하여 이동 가능한 스테이지 수단과, 상기 스테이지 수단의 위치 혹은 이동 거리를 검지하는 위치 검출 수단과, 연속 발진 레이저광을 발생하는 레이저 광원 수단과, 상기 레이저 광원 수단으로부터 발생한 연속 발진 레이저광의 온/오프를 행하는 변조 수단과, 상기 변조 수단을 통과한 연속 발진 레이저광을 선형 혹은 직사각형으로 성형하는 성형 광학 수단과, 상기 선형 혹은 직사각형으로 성형된 레이저광을 상기 절연 기판 상에 투영 및 조사하는 집광 광학 수단을 갖고, 상기 위치 검출 수단이 상기 스테이지 수단의 일정 거리의 이동마다 발생하는 신호를 카운트하여 레이저 조사를 개시해야 할 위치에 도달한 시점에 상기 변조 수단으로 상기 연속 발진 레이저광을 온 상태로 하고, 상기 레이저광 조사를 개시하고 나서 미리 설정된 시간이 경과한 시점에서 상기 변조 수단으로 상기 연속 발진 레이저광을 오프 상태로 제어하는 제어 장치를 갖고, 상기 스테이지 수단을 연속적으로 이동시킨 상태에서 상기 절연 기판의 복수의 영역에 상기 연속 발진 레이저광을 조사하는 것을 특징으로 하는 표시 장치의 제조 장치.
  14. 제12항에 있어서, 상기 변조 수단은 전기 - 광학 모듈레이터인 것을 특징으로 하는 표시 장치의 제조 장치.
  15. 제12항에 있어서, 상기 절연 기판은 비정질 반도체막 혹은 입자형 다결정 반도체막이 형성된 절연 기판인 것을 특징으로 하는 표시 장치의 제조 장치.
  16. 제12항에 있어서, 상기 레이저 광원 수단은 YVO4레이저의 제2 고조파인 것을 특징으로 하는 표시 장치의 제조 장치.
  17. 제12항에 있어서, 상기 레이저 광원 수단, 상기 변조 수단, 상기 성형 광학 수단 및 상기 집광 광학 수단을 복수 세트 갖고, 상기 스테이지 수단 상에 적재된 상기 절연 기판의 복수 부위를 동시에 레이저광 조사하는 바와 같이 구성된 것을 특징으로 하는 표시 장치의 제조 장치.
  18. 일 주면에 반도체막이 형성된 제1 기판과, 상기 제1 기판의 상기 일 주면측에 소정의 간극을 두고 서로 겹치게 된 제2 기판과, 상기 제1 기판의 상기 일 주면 상의 일방향으로 연장하여 병렬 설치된 다수의 데이터선 및 상기 일방향과 교차하는 다른 방향으로 연장하여 병렬 설치된 다수의 주사선과, 상기 반도체막으로 제조되어 상기 데이터선과 상기 주사선의 교차 부분의 근방에 배치된 화소부 액티브 소자를 갖는 화소 회로로 이루어지는 다수의 화소가 매트릭스형으로 배열된 표시 영역을 갖는 표시 장치이며,
    상기 제1 기판 상의 상기 표시 영역 외측의 적어도 1변에 상기 데이터선 및 상기 주사선을 거쳐서 상기 화소 회로를 구동하는 구동부 액티브 소자를 포함하는 구동 회로를 갖고, 상기 구동 회로는 등간격으로 배치된 복수의 블럭으로 분할되어, 상기 블럭 내에는 데이터선 혹은 주사선을 거쳐서 상기 화소 회로를 구동하는 복수의 상기 형성된 소자가 등간격으로 배열되어 구성되는 것을 특징으로 하는 표시 장치.
  19. 일 주면에 비정질 반도체막 혹은 입자형 다결정 반도체막이 형성된 절연 기판을 스테이지 상에 적재하고, 상기 절연 기판 상의 상기 비정질 반도체막 혹은 입자형 다결정 반도체막의 복수의 영역에 레이저광을 조사하여 어닐링함으로써 상기 비정질 반도체막 혹은 입자형 다결정 반도체막을, 띠형 결정을 포함하는 다결정 반도체막으로 개질하여 표시 장치용의 액티브 및 매트릭스 기판을 얻는 표시 장치의 제조 방법이며,
    상기 레이저광으로서 선형 혹은 직사각형으로 집광된 연속 발진 레이저광을 이용하여, 상기 절연 기판을 상기 레이저광의 상기 선형 혹은 직사각형의 길이 방향에 교차하는 방향으로 연속적으로 이동시키고, 상기 레이저광을 조사해야 할 각각의 영역에 도달한 시점에서 상기 연속 발진 레이저광의 조사를 개시하고, 상기레이저광을 조사해야 할 영역을 통과한 시점에서 상기 연속 발진 레이저광의 조사를 정지로 하는 동작을 반복함으로써, 상기 개질된 상기 띠형 다결정 반도체막을 상기 절연 기판의 이동 방향에 대해 일정 피치로 등치수로 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020030052529A 2002-09-02 2003-07-30 표시 장치와 그 제조 방법 및 제조 장치 KR100606317B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002256533 2002-09-02
JPJP-P-2002-00256533 2002-09-02
JPJP-P-2003-00062938 2003-03-10
JP2003062938A JP4474108B2 (ja) 2002-09-02 2003-03-10 表示装置とその製造方法および製造装置

Publications (2)

Publication Number Publication Date
KR20040019879A true KR20040019879A (ko) 2004-03-06
KR100606317B1 KR100606317B1 (ko) 2006-07-28

Family

ID=31980562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052529A KR100606317B1 (ko) 2002-09-02 2003-07-30 표시 장치와 그 제조 방법 및 제조 장치

Country Status (5)

Country Link
US (2) US7129124B2 (ko)
JP (1) JP4474108B2 (ko)
KR (1) KR100606317B1 (ko)
CN (1) CN100347819C (ko)
TW (1) TWI248593B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696395B1 (ko) * 2005-03-03 2007-03-19 주식회사 이오테크닉스 레이저 가공장치의 레이저빔 제어방법
KR100855812B1 (ko) * 2005-12-26 2008-09-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치 및 액정 표시 장치의 방진 방법
KR101248964B1 (ko) * 2005-03-29 2013-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 반도체 소자의 제조 방법

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3977038B2 (ja) * 2001-08-27 2007-09-19 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法
WO2004017381A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
CN1757093A (zh) * 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
JP2004103628A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd レーザアニール装置及びｔｆｔ基板のレーザアニール方法
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100340911C (zh) * 2003-06-25 2007-10-03 Lg.菲利浦Lcd株式会社 非晶硅层结晶方法、阵列基板、液晶显示器及其制造方法
KR100587368B1 (ko) * 2003-06-30 2006-06-08 엘지.필립스 엘시디 주식회사 Ｓｌｓ 결정화 장치
WO2005029551A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US20090020617A1 (en) * 2003-10-13 2009-01-22 Lg Electronics Inc. Barcode marking method and apparatus for electro-luminescence display device
KR100592382B1 (ko) * 2003-10-13 2006-06-22 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 바코드 마킹방법
JP4555033B2 (ja) * 2003-12-25 2010-09-29 株式会社 液晶先端技術開発センター 結晶化装置並びに方法、電子デバイスの製造方法、及び光変調素子
JP4838982B2 (ja) 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US7615424B2 (en) * 2004-03-25 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device using the laser irradiation apparatus
CN100541722C (zh) * 2004-03-26 2009-09-16 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
CN100530549C (zh) * 2004-08-23 2009-08-19 株式会社半导体能源研究所 激光照射设备、照射方法和制备半导体器件的方法
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7393764B2 (en) * 2004-11-29 2008-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser treatment apparatus, laser treatment method, and manufacturing method of semiconductor device
JP5227499B2 (ja) * 2005-03-29 2013-07-03 株式会社半導体エネルギー研究所 レーザ照射装置
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101284201B1 (ko) 2005-05-02 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 레이저 조사 방법
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
PL2179737T3 (pl) * 2005-07-01 2014-01-31 Index Pharmaceuticals Ab Sposób do modulowania wrażliwości na steroidy
CN101288155A (zh) * 2005-08-16 2008-10-15 纽约市哥伦比亚大学事事会 高生产率的薄膜结晶过程
JP5520431B2 (ja) * 2005-09-02 2014-06-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4855745B2 (ja) * 2005-09-27 2012-01-18 株式会社 日立ディスプレイズ 表示装置の製造方法
JP5128767B2 (ja) * 2005-11-14 2013-01-23 株式会社ジャパンディスプレイイースト 表示装置とその製造方法
KR101287314B1 (ko) * 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막
JP2007165716A (ja) * 2005-12-15 2007-06-28 Advanced Lcd Technologies Development Center Co Ltd レーザー結晶化装置及び結晶化方法
JP4956987B2 (ja) * 2005-12-16 2012-06-20 株式会社島津製作所 レーザー結晶化装置及び結晶化方法
WO2007072837A1 (en) * 2005-12-20 2007-06-28 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
KR101351474B1 (ko) * 2005-12-20 2014-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법, 및 반도체장치제조방법
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
US20080030877A1 (en) * 2006-08-07 2008-02-07 Tcz Gmbh Systems and methods for optimizing the crystallization of amorphous silicon
TWI479660B (zh) 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
KR20100074193A (ko) 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
WO2009111326A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash light annealing for thin films
US20150263201A1 (en) * 2008-05-28 2015-09-17 Solar-Tectic Llc Methods of growing heteroepitaxial single crystal or large grained semiconductor films and devices thereon
JP2010089142A (ja) * 2008-10-09 2010-04-22 Ulvac Japan Ltd レーザーによる被処理対象物の処理装置及びその処理方法
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
EP2430887A4 (en) * 2009-05-14 2013-10-09 4233999 Canada Inc SYSTEM AND METHOD FOR PROVIDING HIGH RESOLUTION IMAGES USING MONOLITHIC LIGHT EMITTING DIODE ARRAYS
US8269138B2 (en) * 2009-05-21 2012-09-18 Corning Incorporated Method for separating a sheet of brittle material
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR101107166B1 (ko) * 2010-03-12 2012-01-25 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법
CN102369098B (zh) 2010-06-10 2014-05-07 日东电工株式会社 显示面板制造装置中的薄膜片与矩形面板的位置对准方法
CN102473606A (zh) * 2010-07-16 2012-05-23 松下电器产业株式会社 结晶性半导体膜的制造方法以及结晶性半导体膜的制造装置
KR20120067032A (ko) * 2010-12-15 2012-06-25 삼성모바일디스플레이주식회사 디스플레이 장치 및 그의 결정화 방법
KR101398020B1 (ko) * 2012-11-30 2014-05-30 주식회사 엘티에스 레이저를 이용한 프릿 실링장치
JP5725518B2 (ja) 2013-04-17 2015-05-27 株式会社日本製鋼所 レーザ光遮蔽部材、レーザ処理装置およびレーザ光照射方法
FR3006068B1 (fr) * 2013-05-24 2015-04-24 Saint Gobain Procede d'obtention d'un substrat
KR102164941B1 (ko) * 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
CN106098599B (zh) * 2016-08-17 2020-04-21 京东方科技集团股份有限公司 一种激光退火装置及其控制方法
CN107064915B (zh) * 2017-04-18 2020-02-18 昆山国显光电有限公司 一种面板定位系统及方法
JP6953242B2 (ja) * 2017-09-06 2021-10-27 株式会社ディスコ 高さ検出装置、及びレーザー加工装置
JP2019061130A (ja) * 2017-09-27 2019-04-18 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
CN107871679B (zh) * 2017-11-23 2020-05-26 京东方科技集团股份有限公司 一种待切割母板、基板制备方法及基板切割精度检测方法
DE112020004172T5 (de) * 2019-08-30 2022-05-25 Mitutoyo Corporation Schnelles gepulstes hochleistungslichtquellensystem für diehochgeschwindigkeitsmetrologiebildgebung
CN113391365B (zh) * 2021-05-12 2023-10-13 Tcl王牌电器(惠州)有限公司 去膜检测方法及装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0311624A1 (en) * 1986-06-24 1989-04-19 Lothian Microfabrication Limited Improved registration method in photolithography and equipment for carrying out this method
JPH0513037A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd 荷電粒子ビーム装置及びその制御方法
KR100273785B1 (ko) * 1991-07-18 2001-01-15 기타지마 요시토시 정합패턴을 갖는 패턴판의 묘화방법 및 그 방법에 의하여 묘화된 패턴판
JP3211357B2 (ja) * 1992-03-30 2001-09-25 ソニー株式会社 レーザー照射装置
JP3212360B2 (ja) * 1992-06-16 2001-09-25 株式会社日立製作所 マスクの製造方法、および半導体集積回路装置の製造方法
JP3052587B2 (ja) * 1992-07-28 2000-06-12 日本電気株式会社 露光装置
JP3357707B2 (ja) * 1993-03-25 2002-12-16 三洋電機株式会社 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法
TW277129B (ko) 1993-12-24 1996-06-01 Sharp Kk
KR100380546B1 (ko) * 1994-02-24 2003-06-25 가부시끼가이샤 히다치 세이사꾸쇼 반도체집적회로장치의제조방법
JPH07335547A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
TW303526B (ko) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US6034378A (en) * 1995-02-01 2000-03-07 Nikon Corporation Method of detecting position of mark on substrate, position detection apparatus using this method, and exposure apparatus using this position detection apparatus
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
USH1774H (en) * 1995-06-29 1999-01-05 Miyachi; Takashi Projecting exposure apparatus and method of exposing a circuit substrate
US6136632A (en) 1995-12-26 2000-10-24 Seiko Epson Corporation Active matrix substrate, method of producing an active matrix substrate, liquid crystal display device, and electronic equipment
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JPH1041244A (ja) * 1996-07-24 1998-02-13 Sony Corp レーザ処理装置及び半導体装置の製造方法
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
AU4167199A (en) * 1998-06-17 2000-01-05 Nikon Corporation Method for producing mask
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2000150891A (ja) * 1998-11-12 2000-05-30 Toshiba Corp 半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
DE69943311D1 (de) * 1998-12-24 2011-05-12 Canon Kk Trägerplattesteuerungsvorrichtung, Belichtungsapparat und Verfahren zur Herstellung einer Halbleitervorrichtung
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4322373B2 (ja) * 1999-11-15 2009-08-26 日本電気株式会社 膜体部改質装置及び膜体部改質方法
JP2001154371A (ja) * 1999-11-30 2001-06-08 Nikon Corp 回路デバイスや表示デバイスの製造方法、及び大型ディスプレー装置
JP4194728B2 (ja) * 2000-01-25 2008-12-10 シャープ株式会社 集積型薄膜太陽電池
KR100710621B1 (ko) 2000-03-08 2007-04-24 엘지.필립스 엘시디 주식회사 박막트랜지스터형 어레이기판의 액티브층 제조방법
JP4092851B2 (ja) 2000-04-19 2008-05-28 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP2001067019A (ja) * 2000-07-10 2001-03-16 Seiko Epson Corp アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
JP4896314B2 (ja) * 2000-08-04 2012-03-14 株式会社半導体エネルギー研究所 表示装置
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6495405B2 (en) * 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7023500B2 (en) * 2002-06-05 2006-04-04 Hitachi, Ltd. Display device with active-matrix transistor having silicon film modified by selective laser irradiation
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
US7514012B2 (en) * 2004-01-27 2009-04-07 Texas Instruments Incorporated Pre-oxidization of deformable elements of microstructures
JP4838982B2 (ja) * 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置
JP4568000B2 (ja) * 2004-03-24 2010-10-27 株式会社 日立ディスプレイズ 半導体薄膜の製造方法
US20050236299A1 (en) * 2004-04-27 2005-10-27 Mark Weber Folded material containment packages and related methods of packaging folded material products

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696395B1 (ko) * 2005-03-03 2007-03-19 주식회사 이오테크닉스 레이저 가공장치의 레이저빔 제어방법
KR101248964B1 (ko) * 2005-03-29 2013-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 반도체 소자의 제조 방법
US8835800B2 (en) 2005-03-29 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
KR100855812B1 (ko) * 2005-12-26 2008-09-01 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정 표시 장치 및 액정 표시 장치의 방진 방법

Also Published As

Publication number Publication date
CN100347819C (zh) 2007-11-07
US20040041158A1 (en) 2004-03-04
US20070041410A1 (en) 2007-02-22
CN1480780A (zh) 2004-03-10
KR100606317B1 (ko) 2006-07-28
JP4474108B2 (ja) 2010-06-02
JP2004151668A (ja) 2004-05-27
US7129124B2 (en) 2006-10-31
TW200415536A (en) 2004-08-16
TWI248593B (en) 2006-02-01

Similar Documents

Publication Publication Date Title
KR100606317B1 (ko) 표시 장치와 그 제조 방법 및 제조 장치
CN100347814C (zh) 激光退火方法及激光退火装置
KR100692326B1 (ko) 표시 패널의 제조 방법 및 표시 패널
JP5063660B2 (ja) 半導体装置の作製方法
US7399685B2 (en) Laser beam pattern mask and crystallization method using the same
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2004103628A (ja) レーザアニール装置及びｔｆｔ基板のレーザアニール方法
US7879664B2 (en) Liquid crystal display device having drive circuit
JP2011165717A (ja) 表示装置及び表示装置の製造方法
JP4387111B2 (ja) 半導体装置の作製方法
JP4549620B2 (ja) レーザ照射装置
JP4212830B2 (ja) シリコン結晶化方法
JP2004241421A (ja) 半導体膜の結晶化方法およびその装置
JP2005276996A (ja) 平面表示装置の製造方法
JP2009099797A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
KR20070064157A (ko) 레이저를 이용한 광학 장치
KR20050052764A (ko) 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
J501 Disposition of invalidation of trial
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee