KR20030051348A - 전자부품의 제조방법 및 전자부품 - Google Patents

전자부품의 제조방법 및 전자부품 Download PDF

Info

Publication number
KR20030051348A
KR20030051348A KR1020020080377A KR20020080377A KR20030051348A KR 20030051348 A KR20030051348 A KR 20030051348A KR 1020020080377 A KR1020020080377 A KR 1020020080377A KR 20020080377 A KR20020080377 A KR 20020080377A KR 20030051348 A KR20030051348 A KR 20030051348A
Authority
KR
South Korea
Prior art keywords
alloy
plating
nickel
plated
electrode
Prior art date
Application number
KR1020020080377A
Other languages
English (en)
Other versions
KR100497076B1 (ko
Inventor
구니시다츠오
누마타도시
사이토쥰이치
사카베유키오
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20030051348A publication Critical patent/KR20030051348A/ko
Application granted granted Critical
Publication of KR100497076B1 publication Critical patent/KR100497076B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 저렴하게 하여 원하는 부위에만 원하는 도금 피막을 용이하게 형성할 수 있도록 하는 것을 목적으로 한다.
본 발명의 구성에 따르면, Ni의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 평균 직경 1mm의 다수의 Zn조각을 도금 배스(bath) 중에서 상기 피도금물과 혼합하면, Zn이 용해하여 전자를 방출하고, Zn과 접하는 Cu전극이 낮게(卑) 시프트하여, 이에 따라 전극상에 Ni가 석출되어, 전극 표면에 Ni피막(3)이 형성된다. 마찬가지로 하여 주석 도금 배스 중에서 Zn조각을 침지시키면, Zn이 용해하여 전자를 방출하고, Zn과 접하는 Ni피막(3)이 낮게 시프트하여, 이에 따라 Ni피막(3)상에 Sn이 석출되어, Sn피막(4)이 형성된다.

Description

전자부품의 제조방법 및 전자부품{Method of producing electronic part and electronic part}
본 발명은 무전해 도금방법, 전자부품의 제조방법 및 전자부품에 관한 것으로, 특히, 적층 커패시터나 노이즈 필터 등의 칩형 전자부품의 제조방법 및 상기 제조방법을 사용하여 제조된 전자부품에 관한 것이다.
세라믹 소체(素體)의 표면에 전극이 형성된 전자부품에서는, 전극의 내열성이나 솔더 젖음성을 향상시키기 위하여 니켈 도금이나 주석 도금을 행하여, 전극 표면에 도금 피막을 형성하는 것이 행해지고 있다.
그런데, 도금방법을 피복방법으로부터 분류한 경우, 주지하는 바와 같이, 금속 이온을 함유한 도금액에 전기를 흘려서 전기 분해를 행하여 금속을 피도금물상에 석출(析出)시키는 전해 도금과, 무전해 도금으로 크게 나뉘어진다. 또한, 무전해 도금에는, 도금액에 환원제를 첨가하여 상기 환원제의 산화 반응에 의해 발생하는 전자를 금속의 석출 반응을 이용하는 자기 촉매형과, 용액중의 금속 이온과 베이스 금속 사이의 치환 반응을 이용하는 치환형이 있다.
그리고, 자기 촉매형의 무전해 도금에서는, 환원제의 산화 반응에 대하여 전극 표면을 촉매 활성인 표면으로 할 필요가 있으며, 이 때문에, Pd(팔라듐)를 함유한 촉매액에 피도금물을 침지해서 전극에 표면 처리를 행하여, 전극 표면을 촉매 활성화하는 것이 행해지고 있다.
그러나, 상술한 바와 같이 Pd를 함유한 촉매액에 피도금 부재를 침지한 경우, 전극 이외의 부분에도 Pd가 부착되어 촉매 활성화되고, 이 때문에 상기 Pd를 핵(核)으로 한 Ni도금이 진행되어, 그 결과, 전극 이외의 부분에도 Ni가 석출될 우려가 있다. 게다가, Pd촉매를 부여하기 위한 전처리로서 탈지 공정이나 에칭 공정이 필요해지는 등 제조공정이 번잡하여, 이 때문에, 이러한 종류의 도금 처리는 주로 전해 도금에 의해 행해지고 있었다.
그 한편으로, 최근에, 환원제로서 붕소계 화합물을 사용한 경우는, Pd에 의한 촉매 처리를 행하지 않더라도 전극상에 직접 무전해 도금을 행할 수 있다는 것이 판명되어, 이러한 지견(知見)에 기초하여 무전해 도금에 의해 Cu전극의 표면에 Ni-B층, Ni-P층, 및 Au층을 순차 적층한 기술이 제안되어 있다(일본국 특허공개공보 평10-135607호).
이 종래 기술에서는, 피도금물에 Pd촉매를 부여하지 않고 무전해 도금을 행할 수 있으며, 이에 따라 Ni-B층, Ni-P층, 및 Au층을 순차 적층하고 있기 때문에, 전극 이외의 부분에 도금 피막이 형성되지 않고, 전극 표면상에만 Ni계 피막 및 Au피막을 형성할 수 있다.
그러나, 상기 도금방법 중, 전해 도금법에는 이하와 같은 문제점이 있었다. 즉,
(1)칩형 전자부품과 같은 소형 물품에서는, 이른바 배럴(barrel) 도금으로 도금 처리하는 것이 널리 실용화되어 있으나, 오늘날에 와서는 전자부품의 소형화가 요청되고 있다.
그러나, 이러한 전자부품의 소형화에 따라 배럴 내벽 등에 형성된 다수의 구멍에 상기 전자부품이 끼일 우려가 있어, 이 때문에 상기 구멍의 개공(開孔) 직경을 작게 할 필요가 생기는 한편, 상기 개공 직경을 작게 하면 도금액의 흐름이 나빠진다.
즉, 배럴 도금의 경우, 전극에의 통전성(通電性)을 확보한다는 관점에서, 다수의 도전성 매체(미디어)를 배럴 장치 내에 투입하여 도금 처리가 행해진다. 따라서, 전자부품의 소형화가 진행됨에 따라, 표면상에 떠오르게 하기 위하여 도전성 매체도 직경 0.8mm이하의 작은 직경의 것을 사용하지 않으면 안되게 되고, 이 때문에 1mm정도의 비교적 큰 직경의 도전성 매체가 혼입된 저렴한 도전성 매체(이른바 "스틸 숏(steel shot)")를 사용할 수 없게 된다. 다시 말하면, 경제적 관점에서는,형상이 가지런하지 않으며 저렴한 스틸 숏을 배럴 장치 내에 투입하여 도금 처리를 행하는 것이 바람직하지만, 전자부품의 소형화에 따라, 배럴의 개공 직경도 작게 하지 않으면 안되게 되고, 그 결과 도전성 매체는 이러한 개공 직경이 작은 구멍에 끼이는 경우가 있기 때문에, 고가의 직경이 작은 도전성 매체나 형상이 가지런한 스틸 볼을 사용하지 않으면 안되게 되어, 생산 비용의 급등화를 초래한다.
(2)또한, 다수의 단자를 구비한 다단자 전자부품에서는, 각 단자에의 급전(給電) 상태를 균일하게 하는 것이 곤란하며, 이 때문에 각 단자 사이에서 도금 피막의 막두께 균일성이 결여되어, 도금 피막의 막두께에 변동이 발생한다. 이 경우, 필요 최소한의 막두께를 확보하지 않으면 안되기 때문에, 최소 막두께를 기준으로 도금 피막이 형성 가능해지는 도금 조건의 설정을 행할 필요가 있으며, 이 때문에 전체적으로는 막두께가 두꺼워지고, 예를 들면 Ni도금의 경우는, 피막 응력에 의해 도금 피막이 전극으로부터 박리될 우려가 있다.
(3)또한, 배리스터(varistor) 등의 세라믹스 재료를 소체로 하는 저저항의 전자부품의 경우는, 전해 도금에 의해 전자가 세라믹 소체 표면에까지 흘러가기 때문에, 세라믹 소체의 표면에도 도금 금속이 이상(異常) 석출된다. 특히, 배럴 도금에서는 전류 분포가 복잡하기 때문에, 이러한 도금 금속의 세라믹 소체에의 이상 석출을 회피하는 것은 곤란하다는 등의 문제점이 있었다.
한편, 일본국 특허공개공보 평10-135607호에 나타난 무전해 도금에서는, 전극 표면상에 Pd촉매를 부여하지 않고, 도금 처리를 행할 수 있기 때문에, 전극상에만 원하는 도금 피막을 형성하는 것이 가능하지만, 일반적으로, 환원제로서 고가의디메틸아민보란((CH3)2NHBH3;이하 "DMAB"라고 한다)을 사용하고 있기 때문에, 이러한 기술을 다양한 용도에 사용되는 다양한 전자부품의 제조방법에 적용한 경우, 생산 비용의 고등화를 초래한다는 문제점이 있었다.
게다가, 주석 도금을 행하는 경우, 주석에는 자기 촉매적 기능이 낮기 때문에, 통상의 무전해 도금으로는 주석의 석출을 자발적이며 또한 지속적으로 행할 수 없어, 따라서 현상(現狀)의 무전해 도금으로는 임의의 막두께를 갖는 주석 피막을 얻는 것이 곤란하다는 문제가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 저렴하게 하여 원하는 부위에만 원하는 도금 피막을 용이하게 형성할 수 있는 전자부품의 제조방법, 및 상기 제조방법을 사용하여 제조되는 저비용이며 신뢰성이 우수한 전자부품을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제조방법으로 제조된 전자부품의 한 실시형태를 나타내는 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
1 : 세라믹 소체2 : 전극부(전극)
3 : Ni피막(제 1 도금 피막)4 : Sn피막(제 2 도금 피막)
종래와 같이, 칩형 전자부품과 같은 소형 부품을 전해 도금법으로 배럴 도금하는 경우는, 상술한 바와 같이 배럴 내에 직경이 작은 도전성 매체를 투입하여 도금 처리를 행하지 않으면 안되고, 게다가 도전성 매체의 표면에도 도금 금속이 석출되기 때문에, 그 분량만큼 금속이 더 필요하게 되어 생산 비용의 고등화를 초래하며, 또한 다단자 전자부품의 경우는 막두께 분포가 커지는 등의 문제점이 있다. 그리고, 이러한 문제점을 해소하는 것은 전해 도금으로는 기술적으로 곤란하다고 생각된다.
그래서, 본 발명자들은 무전해 도금에 착안하여, 원하는 부위에만 도금 피막을 형성하는 방법을 얻기 위하여 심도 깊게 연구한 결과, 석출 금속의 석출 전위보다도 전기화학적으로 낮은(卑) 침지 전위를 갖는 도전성 매체를 도금 배스 중에서 피도금물과 혼합시키고, 상기 도전성 매체를 피도금물의 전극과 접촉시킴으로써, 전극의 가역 전위가 석출 전위의 영향을 받아 전기화학적으로 낮은 방향으로 시프트(shift)하여, 그 결과 도금 배스(bath) 중에 환원제를 첨가하지 않더라도 도금액중의 금속 이온과 도전성 매체의 화학 반응에 의해 전극상에 금속을 석출시키는 것이 가능하다는 지견을 얻었다.
본 발명은 이와 같은 지견에 기초하여 이루어진 것으로, 본 발명에 따른 전자부품의 제조방법은, 표면에 전극이 형성된 피도금물에 도금 처리를 행하여, 전자부품을 제조하는 전자부품의 제조방법에 있어서, 석출 금속의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 도전성 매체를 도금 배스 중에서 상기 피도금물과 혼합하고, 무전해 도금을 행하여 상기 전극상에 상기 도금 피막을 형성하는 것을 특징으로 하고 있다.
또한, 상기 도전성 매체와 상기 피도금물을 혼합시키는 방법으로서는, 도금욕조를 교반하여 상기 도전성 매체와 상기 피도금물을 혼합시키는 것이, 소형의 피도금물을 도금 처리하는데 바람직하다.
그래서, 본 발명은 상기 피도금물과 상기 도전성 매체를 투입한 용기를 상기 도금 배스가 채워진 도금욕조 내에서 회전, 요동, 경사, 또는 진동시켜 상기 피도금물과 상기 도전성 매체를 접촉시키는 것을 특징으로 하고 있다.
그런데, 종래 행해지고 있는 전해 도금에서는, 배럴 장치의 개공 직경을 어느 정도 크게 하지 않으면 전류가 흐르기 어렵게 되어 전류 분포에 혼란이 발생하고, 이 때문에 직경이 작은 도전성 매체나, 형상이 가지런하지 않은 스틸 숏을 사용하는 것은 바람직하지 않다고 되어 있으나, 무전해 도금에서는, 배럴 장치의 개공 직경을 작게 하더라도 반응상 문제는 적고, 따라서 개공 직경을 매우 작게 하는 것이 가능하며, 따라서, 도전성 매체의 형상의 자유도는 커서, 다양한 형상의 도전성 매체를 사용할 수 있다. 즉, 평균 직경을 1.0mm정도의 직경이 큰 도전성 매체를 사용함으로써, 도전성 매체가 배럴의 구멍에 끼이는 것을 회피하는 것이 가능해지며, 또한 소형의 전자부품을 제조하는 경우라 하더라도, 고가의 직경이 작은 도전성 매체나 형상이 가지런한 스틸 볼을 사용할 필요가 없어진다.
따라서, 본 발명은, 상기 도전성 매체는 평균 직경이 1.0mm이상인 것을 특징으로 하고 있다. 여기에서, 평균 직경에 대하여 단지 구형의 평균 직경으로 서술하였으나, 구형 이외일 때의 다양한 입체형에 있어서는, 평균 직경이란, 입체의 최대 직경의 평균으로서 취급된다.
또한, 본 발명의 전자부품의 제조방법은, 상기 전극을 Cu, Cu합금, Ag 또는 Ag합금으로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, Ni화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 Ni를 주성분으로 하는 제 1 도금 피막(Ni피막 또는 Ni합금 피막)을 형성하는 것을 특징으로 하고 있다.
즉, Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In, 또는 이들의 합금의 침지 전위는, 전극을 구성하는 Cu, Cu합금, Ag 및 Ag합금보다도 전기화학적으로 낮기 때문에, Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In, 또는 이들의 합금으로 이루어지는 금속 조각을 피도금물과 혼합시키면, 상기 금속 조각은 용해됨과 동시에 또는 이들 전극 재료(Cu, Cu합금, Ag 및 Ag합금)에 영향을 주어, 그 결과, Cu, Ag 및 Ag합금의 가역 전위는 낮은 방향으로 시프트하며, 전기화학적으로 높은(貴) Ni 또는 Ni합금이 전극상에 석출되어 제 1 도금 피막이 형성된다.
또한, 도전성 매체의 침지 전위는 도금액의 수소 이온 지수(pH)나 착화제의 유무에 의해 크게 변화하기 때문에, 알칼리성 도금 배스에서는, 사용 가능한 도전성 매체의 종류가 증가한다.
또한, 본 발명의 전자부품의 제조방법은, 상기 도전성 매체로서 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, 적어도 Sn화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 제 1 도금 피막상에 제 2 도금 피막(주석 또는 주석합금)을 형성하는 것을 특징으로 하고 있다.
즉, 상기 제조방법에 따르면, 제 1 피막을 구성하는 Ni 또는 Ni합금이 전기화학적으로 낮은 침지 전위를 갖는 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, 또는 이들의 합금의 영향을 받아, 그 결과 제 1 피막(Ni피막)의 가역 전위가 낮게 시프트하여, 제 1 도금 피막상에 금속이 석출되어, 제 2 도금 피막(Sn 또는 Sn합금)이 형성된다.
또한, 본 발명은, 상기 전극을 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag합금으로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, 적어도 Sn화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극의 표면에 도금 피막(Sn피막 또는 Sn합금 피막)을 형성하는 것을 특징으로 하고 있다.
즉, 전극을 구성하는 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag합금이, 전기화학적으로 낮은 침지 전위를 갖는 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, 또는 이들의 합금의 영향을 받아, 전극의 가역 전위가 낮게 시프트하여, 금속 석출이 전극상에서 개시되며, 이에 따라 도금 피막(Sn 또는 Sn합금)이 형성된다. 따라서, 종래는 자기 촉매 기능이 없다고 하여, 무전해 도금에 부적합하다고 하였던 Sn이나 Sn-Pb합금, Sn-Ag합금, Sn-Bi합금 등의 Sn합금 도금에 대해서도, 본 발명의 무전해 도금을 이용하여 용이하게 행할 수 있다.
또한, 본 발명은, 상술한 바와 같이 석출 금속의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 도전성 매체를 도금 배스 중에서 상기 피도금물과 혼합하여, 이에 따라 전극 재료의 전위를 낮게 시프트시켜 전극상에 금속을 석출시키고 있으며, 따라서, 본 발명은 석출 금속, 도전성 매체, 전극 재료 사이에서 다양한 조합이 가능하다.
즉, 본 발명의 전자부품의 제조방법은, 상기 전극을 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag합금으로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Mn,V, Cr, Ta, Nb, Ga, Cd, In, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, Co화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 Co 또는 Co합금으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하고 있다.
또한, 본 발명은 상기 전극을 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag합금으로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, Pd화합물 또는 Au화합물 중에서 선택된 1종의 금속 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 Pd 또는 Au, 혹은 이들의 합금 금속으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하고 있다.
또한, 본 발명은 상기 전극을 Ni, Ni합금, Ag 또는 Ag합금으로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, Cu화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 상기 Cu로 이루어지는 도금 피막을 형성하는 것을 특징으로 하며, 상기 전극을 Ni 또는 Cu로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, Ag화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 상기 Ag로 이루어지는 도금 피막을 형성하는 것을 특징으로 하고 있다.
또한, 본 발명에 따른 전자부품은 상기 제조방법으로 제조되어 있는 것을 특징으로 하고 있다.
즉, 본 전자부품은, 무전해 도금에 의해 전극상에만 원하는 금속으로 도금 피막된 전자부품을 저렴하고 또한 용이하게 얻을 수 있다.
특히, Sn이 지속적으로 석출되어 Sn도금 피막이나 Sn합금 도금 피막을 형성할 수 있기 때문에, 원하는 Ni-Sn도금 피막으로 형성된 신뢰성이 우수한 전자부품을 용이하고 또한 저렴하게 얻을 수 있다.
또한, 본 발명은 석출 금속의 전구체와, 상기 석출 금속의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 도전성 매체를 포함하는 도금 배스 중에서, 피도금 부분을 갖는 워크피스(workpiece)와 상기 도전성 매체를 혼합함으로써, 상기 피도금 부분에 상기 석출 금속에 의한 도금 피막을 형성하는, 무전해 도금방법을 제공하는 것이다.
본 발명의 무전해 도금방법에 있어서는, 워크피스와 도전성 매체를 투입한 용기를 도금 배스가 채워진 도금욕조 내에서 회전, 요동, 경사, 또는 진동시켜, 워크피스와 도전성 매체를 접촉시키는 것이 바람직하다. 또한, 도전성 매체는 평균 직경이 1.0mm이상인 것이 바람직하다.
본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐 또는 이들의 합금중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 니켈 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 니켈을 포함하는 제 1 도금 피막을 형성할 수 있다.
또한, 본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 적어도 주석 화합물을 함유한 도금 배스 중에서, 상기 워크피스와 상기 금속 조각을 혼합함으로써, 상기 제 1 도금 피막상에 주석 또는 주석합금으로 이루어지는 제 2 도금 피막을 형성할 수 있다.
또한, 본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 적어도 주석 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 주석 또는 주석합금으로 이루어지는 도금 피막을 형성할 수 있다.
또한, 본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 코발트 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 코발트 또는 코발트 합금으로 이루어지는 도금 피막을 형성할 수 있다.
또한, 본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 팔라듐 화합물 또는 금화합물 중에서 선택된 1종의 금속 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 팔라듐 또는 금, 혹은 이들의 합금으로 이루어지는 도금 피막을 형성할 수 있다.
또한, 본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 구리 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합하여, 상기 피도금 부분에 구리를 포함하는 도금 피막을 형성할 수 있다.
또한, 본 발명의 무전해 도금방법에 있어서는, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 은화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리 또는 구리합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 은을 포함하는 도금 피막을 형성할 수 있다.
<발명의 실시형태>
다음으로, 본 발명의 실시형태를 도면을 참조하면서 상세히 설명한다.
도 1은 본 발명에 따른 전자부품의 제조방법에 의해 제조되는 칩형 전자부품의 한 실시형태를 모식적으로 나타낸 단면도이다.
도 1에 있어서, 세라믹 소체(1)는 티탄산 바륨이나 티탄산 지르콘산납(PZT) 등의 세라믹 재료에 의해 각판(角板) 형상으로 형성되어 있으며, 상기 세라믹 소체(1)의 양 단부에는 Cu, Cu합금, Ag, Ag-Pd 등으로 이루어지는 전극부(2)가 형성되어 있다. 그리고, 상기 전극부(2)의 표면에는 Ni피막(3)이 피복되며, 상기 Ni피막(3)의 표면에는 Sn피막(4)이 피복되어 있다.
다음으로, 상기 전자부품의 제조방법에 대하여 설명한다.
우선, 소정의 성형ㆍ소성 처리를 거쳐 형성된 세라믹 소결체를 각판 형상으로 잘라내어 세라믹 소체(1)를 제작하고, 이어서, 주지의 방법에 의해, Cu, Cu합금, Ag, Ag-Pd 등의 전극 재료를 세라믹 소체(1)의 양 단부에 인쇄해서 베이킹하여, 상기 세라믹 소체(1)의 양 단부에 전극부(2)를 형성한다.
그리고, 본 실시형태에서는, 도전성 매체를 통하여 전극 전위를 낮게 시프트시킴과 동시에, 도금 배스 중의 금속 이온과의 산화 환원 반응에 의해 전극 표면에 금속을 석출시켜, 전극부(2)의 표면에 Ni피막(3) 및 Sn피막(4)을 형성하고 있다.
이하, Ni피막(3) 및 Sn피막(4)의 형성방법에 대하여 상세히 설명한다.
(1) Ni피막(3)
본 실시형태에서는, 석출 금속인 Ni의 석출 전위보다도 전기화학적으로 낮은 침지 전위를 갖는 평균 직경이 1mm인 Zn조각을, Ni화합물을 함유한 도금 배스에 침지시켜서 상기 도금 배스 중에서 피도금물과 혼합 교반시켜 Zn과 접촉시키며, 이에 따라 전극인 Cu, Cu합금, Ag, Ag-Pd의 전위를 낮게 시프트시켜서 전극상에 Ni를 석출시켜 전극 표면에 Ni피막(3)을 형성하고 있다.
즉, 석출 금속(Ni)을 함유한 도금 배스 중에 상기 석출 금속보다도 전기화학적으로 낮은 침지 전위를 갖는 Zn조각을 침지하면, Zn조각은 도금 배스 중에 용해되어, 화학식(1)에 나타내는 바와 같이 전자를 방출한다.
Zn→Zn2++2e-…(1)
한편, Zn조각과 피도금물을 혼합ㆍ교반함으로써, Zn은 전극과 접촉하여 전극 전위가 낮게 시프트함과 동시에, 화학식(2)에 나타내는 바와 같이, Zn에 비하여 전기화학적으로 높은 Ni이온이 환원되어 전극상에 석출되며, 이에 따라 Ni피막(3)이 형성된다.
Ni2++2e-→Ni…(2)
(2) Sn피막(4)
Sn피막(4)의 형성도, 상기 Ni피막(3)과 동일한 원리로 형성된다.
즉, 석출 금속인 Sn의 석출 전위보다도 전기화학적으로 낮은 침지 전위를 갖는 평균 직경이 1mm인 Zn조각을, Sn화합물을 함유한 도금 배스에 침지시키면, 상술과 마찬가지로 Zn조각은 도금 배스 중에 용해되어, 전자를 방출한다(상기 화학식(1) 참조).
그리고, Zn조각과 피도금물을 혼합ㆍ교반함으로써, Zn은 전극과 접촉하여 전극 전위가 낮게 시프트함과 동시에, 화학식(3)에 나타내는 바와 같이, Zn에 비하여 전기화학적으로 높아진 Sn이 환원되어 Ni피막(3)상에 석출되며, 이에 따라 Sn피막(4)이 형성된다.
Sn2++2e-→Sn…(3)
이와 같이 본 실시형태에서는 전극 표면에 접촉하는 Zn과 석출 금속인 Ni, 또는 Sn과의 사이에서 화학 반응을 일으키게 하여, 이에 따라 낮게 시프트한 전극상에 Ni피막(3) 및 Sn피막(4)을 형성할 수 있다.
따라서, 소형의 전자부품을 제조하는 경우라 하더라도, 전해 배럴 도금법과 같이 0.8mm이하의 작은 직경의 도전성 매체나 형상이 가지런한 스틸 볼을 사용할 필요도 없으며, 저비용으로 원하는 소형 전자부품을 제조할 수 있다.
또한, 다단자형 전자부품에서는, 전해 도금으로 Ni피막 및 Sn피막을 형성하는 경우는, 각 단자의 급전 상태를 균일하게 제어하는 것이 곤란하고, 막두께의 균일성을 얻는 것이 곤란한 것에 반하여, 본 실시형태에서는 도금 배스와 접촉하는 전극 전체에서 실질적으로 균일하게 진행시킬 수 있고, 각 단자 사이에서 균일성이 양호한 막두께를 갖는 전자부품을 얻는 것이 가능해진다.
또한, 종래와 같이 Pd촉매에 의한 표면 처리를 행하고 있지 않기 때문에, 전극 이외의 비금속 부분에 도금 석출이 발생하는 경우도 없고, 원하는 부분에만 도금 피막을 형성하는 것이 가능해진다.
또한, 종래의 치환형 무전해 도금에서는, 전극 재료와 석출 금속 사이에서 치환 반응에 의해 금속을 석출시키고 있기 때문에, 석출 금속이 전극을 피복한 시점에서 반응이 정지하여, 이 때문에 비교적 얇은 피막밖에 형성할 수 없는 것에 반하여, 본 실시형태에서는 도전성 매체와 석출 금속 사이의 화학 반응(산화 환원 반응)을 이용하고 있기 때문에, 도금 배스에 침지되는 도전성 매체의 투입량을 조정함으로써, 용이하게 막두께 제어를 행할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태에서는, 도전성 매체로서 Zn조각을 사용하고 있으나, 석출 금속인 Ni나 Sn의 석출 전위보다도 침지 전위가 낮으면 되고, 예를 들면 Ni피막을 형성하는 경우이면 Al, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In, 또는 이들의 합금을 사용하더라도 상술과 동일한 작용 및 효과를 이룰 수 있고, Sn피막을 형성하는 경우이면 Al, Fe, Mn, V, Cr, Ta, Nb, 또는 이들의 합금을 사용하더라도 상술과 동일한 작용 및 효과를 이룰 수 있다. 또한, 상기 실시형태에서는, Ni피막상에 Sn피막을 형성하고 있으나, 동일한 방법에 의해 Ni피막상에 Sn-Pb, Sn-Ag, Sn-Bi 등의 Sn합금 피막을 형성할 수도있으며, Ni나 Cu, Ag 또는 Ag-Pd를 바탕 전극으로 하고, 상술한 무전해 도금을 행함으로써, 상기 전극상에 Sn피막이나 Sn합금 피막을 형성할 수 있다.
또한, 본 발명은 상술과 같이 전극부(2)에 접촉하는 도전성 매체와 석출 금속 사이의 화학 반응에 의해 낮게 시프트한 전극부(2)의 표면에 금속을 석출시키고 있으며, 따라서 석출 금속에 대하여 도전성 매체와 전극 재료를 적절히 선택함으로써, 다양한 조합이 가능하다.
이하, 석출 금속으로서 Co 또는 Co합금, Cu, Ag, Pd 또는 Pd합금, Au를 사용한 경우에 대하여 설명한다.
(1) Co 또는 Co합금
석출 금속인 Co 또는 Co합금의 석출 전위보다도 침지 전위가 전기화학적으로 낮은 도전성 매체로서, Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, 또는 In의 금속 조각(1종이여도 2종이상이여도 가능)을 사용하고, Co화합물을 함유한 도금 배스 중에서 이러한 금속 조각을 침지함으로써, 상기 금속 조각은 용해되어 전자를 방출하고, Co이온이 환원되어, 그 결과 금속 조각과 접촉하고 있는 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag-Pd의 전극상에 Co 또는 Co합금이 석출되어 Co피막 또는 Co합금 피막을 형성할 수 있다.
(2) Cu
석출 금속인 Cu의 석출 전위보다도 침지 전위가 전기화학적으로 낮은 도전성 매체로서, Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, 또는 Pb의 금속 조각(1종이여도 2종이상이여도 가능)을 사용하고, Cu화합물을 함유한 도금 배스 중에서 이러한 금속 조각을 침지함으로써, 상기 금속 조각이 용해되어 전자를 방출하고, Cu이온이 환원되어, 그 결과 금속 조각과 접촉하고 있는 Ni, Ni합금, Ag 또는 Ag-Pd의 전극상에 Cu가 석출되어, Cu피막을 형성할 수 있다.
(3) Ag
석출 금속인 Ag의 석출 전위보다도 침지 전위가 전기화학적으로 낮은 도전성 매체로서, Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, 또는 Pb의 금속 조각(1종이여도 2종이상이여도 가능)을 사용하고, Ag화합물을 함유한 도금 배스 중에서 이러한 금속 조각을 침지함으로써, 상기 금속 조각은 용해되어 전자를 방출하고, Ag이온이 환원되어, 그 결과 금속 조각과 접촉하고 있는 Ni, Ni합금, Cu 또는 Cu합금의 전극상에 Ag가 석출되어, Ag피막을 형성할 수 있다.
(4) Pd 또는 Pd합금
석출 금속인 Pd 또는 Pd합금의 석출 전위보다도 침지 전위가 전기화학적으로 낮은 도전성 매체로서, Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, 또는 Pb의 금속 조각(1종이여도 2종이상이여도 가능)을 사용하고, Pd화합물을 함유한 도금 배스 중에서 이러한 금속 조각을 침지함으로써, 상기 금속 조각은 용해되어 전자를 방출하고, Pd이온이 환원되어, 그 결과 금속 조각과 접촉하고 있는 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag-Pd의 전극상에 Pd 또는 Pd합금이 석출되어, 도금 피막을 형성할 수 있다.
(5) Au
석출 금속인 Au의 석출 전위보다도 침지 전위가 전기화학적으로 낮은 도전성매체로서, Al, Zn, Fe, Ni, Ni합금, Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, 또는 Pb의 금속 조각(1종이여도 2종이상이여도 가능)을 사용하고, Au화합물을 함유한 도금 배스 중에서 이러한 금속 조각을 침지함으로써, 상기 금속 조각은 용해되어 전자를 방출하고, Au이온이 환원되어, 그 결과 금속 조각과 접촉하고 있는 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag-Pd의 전극상에 Au가 석출되어, 도금 피막을 형성할 수 있다.
그리고, 상기 (1)∼(5)의 결과를 정리하면 표 1과 같이 된다.
No. 석출 금속 도전성 매체 전극 재료
1 Sn(또는 Sn합금) Al, Zn, Fe, Mn, V, Cr, Ta, Nb Ni, Cu, Ag, Ag-Pd
2 Ni(또는 Ni합금) Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In Cu, Ag, Ag-Pd
3 Co(또는 Co합금) Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In Ni, Cu, Ag, Ag-Pd
4 Cu Al, Zn, Fe, Ni(또는 Ni합금), Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb Ni, Ag, Ag-Pd
5 Ag Al, Zn, Fe, Ni(또는 Ni합금), Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb Ni, Cu
6 Pd(또는 Pd합금) Al, Zn, Fe, Ni(또는 Ni합금), Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb Ni, Cu, Ag, Ag-Pd
7 Au Al, Zn, Fe, Ni(또는 Ni합금), Sn, Mn, V, Cr, Ta, Nb, Ga, Cd, In, Co, Mo, Pb Ni, Cu, Ag, Ag-Pd
이 표 1로부터도 알 수 있는 바와 같이, 석출 금속, 도전성 매체 및 전극 재료를 다양하게 조합하여 원하는 도금 처리를 실행할 수 있으며, 이에 따라 칩형뿐만 아니라 프린트 기판 등, 다양한 용도에 사용되는 다양한 전자부품의 도금 처리에 대하여 광범위한 적용이 가능해진다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 자기 촉매 기능의 유무에상관없이, 도전성 매체와 석출 금속 사이에서의 산화 환원 반응에 의해, 원하는 막두께의 도금 피막이 전극 표면에 형성된 전자부품을 제조할 수 있다.
<실시예>
다음으로, 본 발명의 실시예를 구체적으로 설명한다.
〔제 1 실시예〕
(실시예 1)
본 발명자들은 세로 3.2mm, 가로 1.6mm, 두께 1.0mm의 세라믹 소체의 양 단부에 Cu전극을 형성하여 피도금물을 30000개 제작하였다.
이어서, 하기의 도금 조성을 갖는 도금 배스(제 1 도금 배스)를 채운 내용적이 0.001㎥인 용기에 상기 피도금물을 침지함과 동시에, 평균 직경 1mmφ의 Zn조각을 10000개 투입하여 30분간 교반하고, Cu전극의 표면에 Ni피막이 형성되도록 무전해 도금을 행하였다.
〔제 1 도금 배스 조성〕
금속염 : 염화니켈 30.0kg/㎥
착화제 : 구연산나트륨 10.0kg/㎥
글리콜산나트륨 10.0kg/㎥
pH : 4.2
배스 온도 : 85℃
다음으로, 상기 무전해 도금을 행한 피도금물을 하기의 도금 조성을 갖는 도금 배스(제 2 도금 배스)를 채운 용기에 침지하고, 상술과 같이, 평균 직경 1mm의Zn조각을 80개 투입하여 30분간 교반하며, Ni피막상에 Sn피막이 형성되도록 무전해 도금을 행하여, 실시예 1의 시험 조각을 제작하였다.
〔제 2 도금 배스 조성〕
금속염 : 황산제1주석 5.5kg/㎥
착화제 : 글루콘산나트륨 140.0kg/㎥
첨가제 : 폴리에틸렌글리콜(분자량 7500) 1.0kg/㎥
p-아니스알데히드(anisaldehyde) 0.1kg/㎥
포름알데히드 37%용액 0.6kg/㎥
pH : 6.0
배스 온도 : 35℃
(실시예 2)
실시예 1과 동일한 세라믹 소체의 양 단부에 Ag-Pd전극을 형성하고, 실시예 1과 동일한 순서로 Ag-Pd전극의 표면에 Ni피막 및 Sn피막이 형성되도록 무전해 도금을 행하여, 실시예 2의 시험 조각을 제작하였다.
(실시예 3)
실시예 1과 동일한 세라믹 소체의 양 단부에 Ag전극을 형성하고, 실시예 1과 동일한 순서로 Ag전극의 표면에 Ni피막 및 Sn피막이 형성되도록 무전해 도금을 행하여, 실시예 3의 시험 조각을 제작하였다.
(실시예 4)
세로 0.6mm, 가로 0.3mm, 두께 0.3mm의 세라믹 소체를 사용하여, 실시예 1과동일한 순서로, Cu전극상에 Ni피막 및 Sn피막이 형성되도록 무전해 도금을 행하여, 실시예 4의 시험 조각을 제작하였다.
표 2는 각 실시예의 막두께를 나타내고 있다.
또한, 막두께 측정은 형광 X선 막후계(膜厚計)(세이코 인스트루먼츠 가부시키가이샤 제품의 SEA5120)로 측정하였다.
전극 재료 막두께(㎛)
Ni피막 Sn피막
실시예 1 Cu① 5.23 3.24
2 Ag-Pd 5.01 3.55
3 Ag 4.35 3.51
4 Cu② 3.90 1.16
이 표 2의 각 실시예로부터 알 수 있는 바와 같이, 도금 배스 중에 환원제를 첨가하지 않더라도 Ni피막을 형성할 수 있으며, 또한, 자기 촉매 기능이 낮은 Sn에 대해서도 원하는 막두께의 Sn피막이 형성 가능한 것이 확인되었다.
또한, 실시예 4에 나타내는 바와 같이, 소형의 칩형 전자부품에 있어서도 평균 직경 1mm의 Zn조각을 용기내에 투입하여 피도금물과 혼합시킴으로써, Ni피막 및 Sn피막을 형성할 수 있다는 것을 알 수 있었다.
〔제 2 실시예〕
본 발명자들은 세로 0.6mm, 가로 0.3mm, 두께 0.3mm의 세라믹 소체를 사용하여, 제 1 실시예의 실시예 1과 동일한 순서로 Cu전극상에 Ni피막을 형성한 후, 피도금물을 하기의 도금 조성을 갖는 도금 배스(제 3 도금 배스)를 채운 용기에 침지하고, 상술과 같이, 평균 직경 1mm의 Zn조각을 1000개 투입하여 30분간 교반하며, Ni피막상에 Sn-Pb피막이 형성되도록 무전해 도금을 행하여, 실시예 11∼14의 시험 조각을 제작하였다.
〔제 3 도금 배스 조성〕
금속염 : 황산제1주석 31.1kg/㎥
초산제1납 17.9kg/㎥
착화제 : 글루콘산나트륨 109.1kg/㎥
에틸렌디아민 4초산ㆍ2나트륨 18.5kg/㎥
첨가제 : 폴리에틸렌글리콜(분자량 7500) 1.0kg/㎥
p-아니스알데히드 0.1kg/㎥
37% 포름알데히드 수용액 0.6kg/㎥
pH : 8.0
배스 온도 : 35℃
표 3은 그 측정 결과를 나타내고 있다.
전극 재료 막두께(㎛) Sn-Pb피막중의Pb함유율(wt%)
Ni피막 Sn-Pb피막
실시예 11 Cu 4.02 1.41 39.2
12 Cu 3.51 1.68 37.8
13 Cu 3.96 1.80 38.1
14 Cu 3.66 1.20 38.5
이 표 3으로부터 알 수 있는 바와 같이, Sn피막의 형성과 마찬가지로, 소형의 칩형 전자부품의 경우도 Ni피막의 표면에 원하는 Sn-Pb피막을 형성할 수 있다는 것이 확인되었다.
이상 상세히 설명한 바와 같이 본 발명에 따른 전자부품의 제조방법은, 표면에 전극이 형성된 피도금물에 도금 처리를 행하여, 전자부품을 제조하는 전자부품의 제조방법에 있어서, 석출 금속의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 도전성 매체를 도금 배스 중에서 상기 피도금물과 혼합하고, 무전해 도금을 행하여 상기 전극상에 상기 도금 피막을 형성하기 때문에, 상기 도전성 매체를 피도금물의 전극과 접촉시킴으로써, 전극의 가역 전위가 석출 전위의 영향을 받아 전기화학적으로 낮은 방향으로 시프트하여, 그 결과 도금 배스 중에 환원제를 첨가하지 않더라도 도전성 매체와 석출 금속 사이에서 발생하는 산화 환원 반응에 의해 전극상에 금속을 석출시킬 수 있으며, 균일한 막두께의 도금 피막을 갖는 전자부품을 제조할 수 있다. 게다가, 무전해 도금으로 금속 석출을 행하고 있고, 따라서, 전해 도금과 같이 전극 부분 이외의 비금속 부분에 금속이 석출되지 않으며, 다단자용 전자부품의 경우라 하더라도 전극부에만 원하는 균일한 막두께를 갖는 도금 피막을 형성할 수 있다. 게다가, 도금 피막의 균일성이 양호하기 때문에, 비용이 높아지는 것을 회피할 수 있다.
또한, 상기 도금 배스를 교반하여 상기 도전성 매체와 상기 피도금물을 혼합시킴으로써, 피도금물이 소형인 경우라 하더라도 도전성 매체와 피도금물을 효율적으로 접촉시킬 수 있으며, 전극 표면을 용이하게 낮게(卑) 시프트시킬 수 있다.
또한, 상기 도전성 매체의 평균 직경을 1.0mm로 함으로써, 전해 도금에서 사용되는 배럴 용기에서 상기 무전해 도금을 행한 경우라 하더라도, 배럴의 개공부에 도전성 매체가 끼이는 것을 회피할 수 있고, 또한, 고가의 직경이 작은 도전성 매체를 사용할 필요도 없으며, 소형의 전자부품을 제조하는 경우에도 비용의 급등화를 발생시키지 않고 제조할 수 있다.
특히, 상기 전극을 Cu, Cu합금, Ag 또는 Ag합금으로 형성함과 동시에, 상기 도전성 매체로서 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, Ga, Cd, In, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, Ni화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 무전해 도금을 행하여 상기 전극상에 제 1 도금 피막을 형성함으로써, 불순물의 함유를 극히 배제한 고순도의 Ni를 전극상에 석출시키는 것이 가능해진다.
또한, 상기 도전성 매체로서 Al, Zn, Fe, Mn, V, Cr, Ta, Nb, 또는 이들의 합금 중에서 선택된 적어도 1종이상의 금속 조각을 사용하고, 적어도 Sn화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 무전해 도금을 행하여 상기 제 1 도금 피막상에 제 2 도금 피막(Sn 또는 Sn합금)을 형성하기 때문에, 자기 촉매 기능이 낮다고 하는 주석의 경우도 무전해 도금에 의해, 주석 피막을 Ni피막 또는 Ni합금 도금 피막상에 형성할 수 있다.
게다가, 상기 Ni피막이나 Sn피막의 형성에 환원제를 사용할 필요가 없으며, 용이하게 또한 저비용으로의 도금 처리가 가능해진다.
또한, 본 발명에 따르면, 전극을 Ni, Ni합금, Cu, Cu합금, Ag 또는 Ag합금으로 형성한 경우도, 용이하게 또한 저비용으로 무전해 도금을 행할 수 있으며, 종래에서는 공업적으로 실용화되지 못했던 Sn의 무전해 도금을 간단하게 또한 저비용으로 행하는 것이 가능해진다.
또한, 본 발명에 따르면, 석출 금속으로서 Co(또는 Co합금), Cu, Ag, Pd(또는 Pd합금), Au를 사용한 경우도, 도전성 매체 및 전극 재료를 적절하게 선택하여 다양하게 조합함으로써, 원하는 도금 처리를 실행할 수 있으며, 이에 따라 칩형뿐만 아니라 프린트 기판 등, 다양한 용도에 적용되는 다양한 전자부품의 도금 처리를 광범위하게 적용할 수 있다.
또한, 본 발명에 따른 전자부품은 상기 제조방법으로 제조되어 있기 때문에, 종래의 무전해 도금과 같이 Pd를 포함한 촉매액으로 표면 처리하지 않고, 전극 부분에만 균일하게 도금 피막이 형성된 전자부품을 용이하게 얻을 수 있다.
특히, Ni-Sn피막이나 Ni-Sn합금 피막을 무전해 도금으로 용이하게 행할 수 있으며, 고품질이고 신뢰성이 우수한 전자부품을 저렴하게 얻을 수 있다.

Claims (24)

  1. 표면에 전극이 형성된 피도금물에 도금 처리를 행하여, 전자부품을 제조하는 전자부품의 제조방법으로서,
    석출 금속의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 도전성 매체를 도금 배스(bath) 중에서 상기 피도금물과 혼합하고, 무전해 도금을 행하여 상기 전극상에 상기 도금 피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  2. 제 1 항에 있어서, 상기 피도금물과 상기 도전성 매체를 투입한 용기를 상기 도금 배스가 채워진 도금욕조 내에서 회전, 요동, 경사, 또는 진동시켜 상기 피도금물과 상기 도전성 매체를 접촉시키는 것을 특징으로 하는 전자부품의 제조방법.
  3. 제 1 항에 있어서, 상기 도전성 매체는 평균 직경이 1.0mm이상인 것을 특징으로 하는 전자부품의 제조방법.
  4. 제 1 항에 있어서, 상기 전극을 구리, 구리합금, 은 또는 은합금으로 형성함과 동시에, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨(gallium), 카드뮴, 인듐, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 니켈 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 제 1 도금 피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  5. 제 4 항에 있어서, 상기 제 1 도금 피막은 니켈 또는 니켈합금으로 이루어지는 것을 특징으로 하는 전자부품의 제조방법.
  6. 제 4 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 적어도 주석 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 제 1 도금 피막상에 제 2 도금 피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  7. 제 6 항에 있어서, 상기 제 2 도금 피막은 주석 또는 주석합금으로 이루어지는 것을 특징으로 하는 전자부품의 제조방법.
  8. 제 1 항에 있어서, 상기 전극을 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성함과 동시에, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 적어도 주석 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극의 표면에 도금피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  9. 제 8 항에 있어서, 상기 도금 피막은 주석 또는 주석합금으로 이루어지는 것을 특징으로 하는 전자부품의 제조방법.
  10. 제 1 항에 있어서, 상기 전극을 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성함과 동시에, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 코발트 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 코발트 또는 코발트 합금으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  11. 제 1 항에 있어서, 상기 전극을 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성함과 동시에, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 팔라듐 화합물 또는 금화합물 중에서 선택된 1종의 금속 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 팔라듐 또는 금, 혹은 이들의 합금 금속으로 이루어지는 도금피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  12. 제 1 항에 있어서, 상기 전극을 니켈, 니켈합금, 은 또는 은합금으로 형성함과 동시에, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 구리 화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 상기 구리로 이루어지는 도금 피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  13. 제 1 항에 있어서, 상기 전극을 니켈, 니켈합금, 구리 또는 구리합금으로 형성함과 동시에, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 사용하고, 은화합물을 함유한 도금 배스 중에서 상기 피도금물과 상기 금속 조각을 혼합하며, 상기 무전해 도금을 행하여 상기 전극상에 상기 은으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  14. 제 1 항에 기재된 전자부품의 제조방법으로 제조되어 있는 것을 특징으로 하는 전자부품.
  15. 석출 금속의 전구체와, 상기 석출 금속의 석출 전위에 대하여 전기화학적으로 낮은 침지 전위를 갖는 도전성 매체를 포함하는 도금 배스 중에서, 피도금 부분을 갖는 워크피스(workpiece)와 상기 도전성 매체를 혼합함으로써, 상기 피도금 부분에 상기 석출 금속에 의한 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  16. 제 15 항에 있어서, 상기 워크피스와 상기 도전성 매체를 투입한 용기를 상기 도금 배스가 채워진 도금욕조 내에서 회전, 요동, 경사, 또는 진동시켜, 상기 워크피스와 상기 도전성 매체를 접촉시키는 것을 특징으로 하는 무전해 도금방법.
  17. 제 15 항에 있어서, 상기 도전성 매체는 평균 직경이 1.0mm이상인 것을 특징으로 하는 무전해 도금방법.
  18. 제 15 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 니켈 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 니켈을 포함하는 제 1 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  19. 제 18 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 적어도 주석 화합물을 함유한 도금 배스 중에서, 상기 워크피스와 상기 금속 조각을 혼합함으로써, 상기 제 1 도금 피막상에 주석 또는 주석합금으로 이루어지는 제 2 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  20. 제 15 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 적어도 주석 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 주석 또는 주석합금으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  21. 제 15 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 코발트 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리, 구리합금, 은또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 코발트 또는 코발트 합금으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  22. 제 15 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납, 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 팔라듐 화합물 또는 금화합물 중에서 선택된 1종의 금속 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리, 구리합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 팔라듐 또는 금, 혹은 이들의 합금으로 이루어지는 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  23. 제 15 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 구리 화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 은 또는 은합금으로 형성된 워크피스와 상기 금속 조각을 혼합하여, 상기 피도금 부분에 구리를 포함하는 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
  24. 제 15 항에 있어서, 상기 도전성 매체로서 알루미늄, 아연, 철, 니켈, 니켈합금, 주석, 망간, 바나듐, 크롬, 탈륨, 니오브, 갈륨, 카드뮴, 인듐, 코발트, 몰리브덴, 납 또는 이들의 합금 중에서 선택된 적어도 1종의 금속 조각을 함유하며, 상기 석출 금속 전구체로서 은화합물을 함유한 도금 배스 중에서, 상기 피도금 부분이 니켈, 니켈합금, 구리 또는 구리합금으로 형성된 워크피스와 상기 금속 조각을 혼합함으로써, 상기 피도금 부분에 은을 포함하는 도금 피막을 형성하는 것을 특징으로 하는 무전해 도금방법.
KR10-2002-0080377A 2001-12-18 2002-12-16 전자부품의 제조방법 및 전자부품 KR100497076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00385167 2001-12-18
JP2001385167A JP3678196B2 (ja) 2001-12-18 2001-12-18 チップ型電子部品の製造方法、及びチップ型電子部品

Publications (2)

Publication Number Publication Date
KR20030051348A true KR20030051348A (ko) 2003-06-25
KR100497076B1 KR100497076B1 (ko) 2005-06-28

Family

ID=19187795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0080377A KR100497076B1 (ko) 2001-12-18 2002-12-16 전자부품의 제조방법 및 전자부품

Country Status (5)

Country Link
US (1) US20030134050A1 (ko)
JP (1) JP3678196B2 (ko)
KR (1) KR100497076B1 (ko)
CN (1) CN1210439C (ko)
TW (1) TWI231315B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005194562A (ja) * 2004-01-06 2005-07-21 Murata Mfg Co Ltd 無電解ニッケルめっき液、及びセラミック電子部品の製造方法
JP2007154298A (ja) * 2005-12-08 2007-06-21 Tokyo Electron Ltd 無電解めっき装置および無電解めっき方法
CN101983818B (zh) * 2010-11-11 2012-10-03 西安北方捷瑞光电科技有限公司 一种直径1mm以下镍铬丝的焊接方法
JP6186596B2 (ja) * 2013-10-23 2017-08-30 石原ケミカル株式会社 接触型無電解スズメッキ方法
KR101643333B1 (ko) * 2015-06-11 2016-07-27 엘비세미콘 주식회사 범프 구조체의 제조방법
CN105296974A (zh) * 2015-08-27 2016-02-03 中国科学院兰州化学物理研究所 一种镀钯液及使用其在铜表面镀钯的方法
JP6615024B2 (ja) * 2016-03-24 2019-12-04 太陽誘電株式会社 電子部品
CN110136957A (zh) * 2019-04-25 2019-08-16 浙江倍禹电气科技有限公司 一种电容器的生产工艺

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3400012A (en) * 1964-06-10 1968-09-03 Minnesota Mining & Mfg Process of plating metal objects
JPS50147437A (ko) * 1974-05-20 1975-11-26
US3956528A (en) * 1974-11-15 1976-05-11 Minnesota Mining And Manufacturing Company Selective plating by galvanic action
JPS5553017A (en) * 1978-10-16 1980-04-18 Nippon Mining Co Method of manufacturing multiple coating composite powder
US4265943A (en) * 1978-11-27 1981-05-05 Macdermid Incorporated Method and composition for continuous electroless copper deposition using a hypophosphite reducing agent in the presence of cobalt or nickel ions
JPS5633467A (en) * 1979-08-22 1981-04-03 Dowa Mining Co Ltd Copper coating method
JPS5953667A (ja) * 1982-09-20 1984-03-28 Pentel Kk 無電解めつき法
JPS59170256A (ja) * 1983-03-16 1984-09-26 Hitachi Ltd 摩擦による無電解金、白金銅めつき用組成物およびめつき方法
JPS60125393A (ja) * 1983-12-07 1985-07-04 Ngk Spark Plug Co Ltd 超小型半導体容器の金メッキ方法
JPS61121501A (ja) * 1984-11-17 1986-06-09 Tdk Corp 誘電体共振器およびその製造方法
US4618513A (en) * 1984-12-17 1986-10-21 Texo Corporation Tin plating immersion process
JPH02228478A (ja) * 1989-02-28 1990-09-11 Rohm Co Ltd バレルめっき方法およびバレルめっき用内バレル
JP2830456B2 (ja) * 1990-11-06 1998-12-02 三菱マテリアル株式会社 セラミックコンデンサ
JPH0656825B2 (ja) * 1991-05-09 1994-07-27 三菱マテリアル株式会社 セラミックコンデンサ
JPH0649653A (ja) * 1992-06-02 1994-02-22 Kayou Giken Kogyo Kk 金属被膜形成方法及びその方法を用いたプリント配線板の製法
KR100255906B1 (ko) * 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
JPH08264372A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH08264371A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH08306584A (ja) * 1995-05-02 1996-11-22 Taiyo Yuden Co Ltd 外部接続電極付電子部品及び回路モジュール
US5720859A (en) * 1996-06-03 1998-02-24 Raychem Corporation Method of forming an electrode on a substrate
JP3728572B2 (ja) * 1996-10-31 2005-12-21 株式会社日立製作所 配線基板の製造方法
JPH10330950A (ja) * 1997-06-02 1998-12-15 Nippon Parkerizing Co Ltd 改良充填置換析出型めっき金属材料及びその製造方法
JP2001164376A (ja) * 1999-12-09 2001-06-19 Hoshizaki Electric Co Ltd 接触鍍金法
JP3437980B2 (ja) * 2000-04-10 2003-08-18 有限会社関東学院大学表面工学研究所 無電解パラジウム−ニッケルめっき浴およびこれを用いるめっき方法ならびにこの方法により得られるめっき製品
JP3689861B2 (ja) * 2000-09-22 2005-08-31 鶴見曹達株式会社 無電解銅メッキ方法及びメッキ粉末
JP4534183B2 (ja) * 2001-02-26 2010-09-01 日立金属株式会社 電子部品
JP4982935B2 (ja) * 2001-09-05 2012-07-25 日立金属株式会社 ニッケルめっき被膜の接着性劣化防止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228752B1 (ko) * 2011-11-04 2013-01-31 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
JP2003183844A (ja) 2003-07-03
TW200302877A (en) 2003-08-16
CN1210439C (zh) 2005-07-13
KR100497076B1 (ko) 2005-06-28
TWI231315B (en) 2005-04-21
JP3678196B2 (ja) 2005-08-03
US20030134050A1 (en) 2003-07-17
CN1428457A (zh) 2003-07-09

Similar Documents

Publication Publication Date Title
KR100497077B1 (ko) 전자부품의 제조방법 및 전자부품, 무전해 도금 방법
US20080145551A1 (en) Method of manufacturing multilayer electronic component
JPH08264372A (ja) 無電解メッキ膜付電子部品の製造方法
JP6231982B2 (ja) 無電解金めっき処理方法、および金めっき被覆材料
KR100497076B1 (ko) 전자부품의 제조방법 및 전자부품
JP3711141B1 (ja) Sn−Ag−Cu三元合金薄膜を形成する方法
KR100698662B1 (ko) 주석-은-구리 3원합금으로 이루어지는 표면을 형성한단자, 그것을 갖는 부품 및 제품
KR100872622B1 (ko) 기재상에 주석-은-구리 3원합금 박막을 형성하는 방법
JPH08264371A (ja) 無電解メッキ膜付電子部品の製造方法
JP5278685B2 (ja) 電子部品の製造方法
US6358390B1 (en) Method for forming electrode
JP4666134B2 (ja) ニッケルめっき浴、及び電子部品
JP4232012B2 (ja) めっき方法、及び電子部品の製造方法
JP3662577B1 (ja) Sn−Ag−Cu三元合金薄膜を形成する方法
JP6754152B1 (ja) めっき積層体
WO2021166640A1 (ja) めっき積層体
JP3741709B1 (ja) Sn−Ag−Cu三元合金薄膜を形成する方法
JPH08273967A (ja) 電子部品の電極形成方法
JP2008202086A (ja) 電解めっき方法
JP2010196134A (ja) 電子部品の製造方法
JPH08239774A (ja) 錫合金被膜の形成方法
JP2012184468A (ja) めっき膜、電子部品、めっき液、および、めっき膜の製造方法
WO2012158056A1 (ru) Способ нанесения нанокристаллического покрытия из металлов и сплавов на металлические детали
JP2007270298A (ja) 無電解めっき液及びセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 13