KR20030029569A - 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판 - Google Patents

전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판 Download PDF

Info

Publication number
KR20030029569A
KR20030029569A KR1020030016420A KR20030016420A KR20030029569A KR 20030029569 A KR20030029569 A KR 20030029569A KR 1020030016420 A KR1020030016420 A KR 1020030016420A KR 20030016420 A KR20030016420 A KR 20030016420A KR 20030029569 A KR20030029569 A KR 20030029569A
Authority
KR
South Korea
Prior art keywords
film
oxide film
wiring
metal
oxide
Prior art date
Application number
KR1020030016420A
Other languages
English (en)
Other versions
KR100531077B1 (ko
Inventor
이주미요시히로
치카마요시마사
오치히사오
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030029569A publication Critical patent/KR20030029569A/ko
Application granted granted Critical
Publication of KR100531077B1 publication Critical patent/KR100531077B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

절연성 기판 상에 졸-겔(sol-gel)법, 화학석출법 또는 액상석출법 등의 습식 성막기술을 이용하여 산화막을 형성한다. 다음에, 상기 산화막을 배선형상으로 패터닝한다. 그리고, 산화막의 패턴 상에, 습식 도금법같은 습식 성막기술을 이용하여 Ni로 이루어지는 금속막을 형성한다. 또한, 상기 Ni로 이루어진 금속막 상에, 무전해 도금에 의해 저저항인 Au로 이루어진 금속막을 적층하고, Au 막 상에 전기도금에 의해 저저항으로 저비용인 Cu로 이루어진 금속막을 적층한다. 이렇게 해서, 상기 전기 배선의 형성방법에 의해서, 표시장치 및 화상 검출기용의 대면적의 배선기판이, 진공 막 형성장치를 사용하지 않고 저 비용으로 제조될 수 있다.

Description

전기 배선의 제조방법 및 이 방법에 의해 제조된 전기 배선을 갖는 배선 기판{Method For Fabricating Electric Interconnections And Interconnection Substrate Having Electric Interconnections Fabricated By The Same Method}
본 발명은, 평판 표시장치나 이차원 화상검출기와 같은 전자 기기의 전기회로 기판에 사용되는 전기 배선의 제조방법, 특히 각종 전자 장치에 적용할 수 있는 배선기판 및 액정 표시장치(LCD), 플라즈마 표시장치(PDP), 일렉트로크로믹 표시장치(ECD) 또는 일렉트로루미네슨트 표시장치(ELD) 등의 표시장치, 그리고 빛 또는 방사선에 의한 화상검출기에 관한 것이다.
종래, 액정 표시장치로 대표되는 평판 표시장치는, 통상 한 쌍의 기판 사이에 액정 또는 방전가스 등의 표시재료를 갖고, 이 표시재료에 전압을 인가한다. 이 때, 적어도 하나의 기판에는 도전성 재료로 이루어진 전기 배선이 제공된다.
예컨대, 액티브 매트릭스 구동형 디스플레이의 경우, 그 사이에 표시재료를 협지한 한 쌍의 기판중 하나의 기판(액티브 매트릭스 기판) 상에 게이트 전극과 데이터 전극을 매트릭스 상으로 설치함과 동시에, 그 교차부마다 박막트랜지스터(TFT)와 화소전극을 설치하고 있다. 통상, 이 게이트 전극이나 데이터 전극은 Ta, A1 또는 Mo 등의 금속재료로 이루어져 있고, 스퍼터링법 등의 건식 막 형성법에 의해서 막을 제조하고 있다.
상기 액티브 매트릭스 구동형 디스플레이와 유사한 구조의 액티브 매트릭스 기판에 광감지 소자나 엑스선 감지소자를 조합한 평판형의 이차원 화상검출기가 개발되었다. 이러한 이차원 화상검출기에 관해서는, [L. S Jeromin, et al., Application of a-Si Active-Matrix Techno1ogy in X-Ray Detector Panel", SID 97DIGEST, p.91-94, 1997」나 「일본 특개평6-342,098호 공보」등에 상세히 기재되어 있다.
이러한 평판 표시장치나 이차원 화상검출기의 면적을 증가(대면적화)시키고 그 형상을 개선시키려는 경우, 구동 주파수가 높아짐에 따라 전기 배선의 저항이나 기생(parasitic) 용량이 커지게 되므로 구동신호의 지연이 큰 문제로 대두된다.
그래서, 이 구동신호의 지연문제를 해결하기 위해서, 종래의 배선재료인 Al(벌크 저항율2.7μΩ·cm), α-Ta(벌크 저항율13.1μΩ·cm), Mo(벌크 저항율5.8μΩ·cm) 대신에, 보다 전기저항이 낮은 Cu(벌크 저항율1.7μΩ·cm)을 배선재료로 사용할 수 있다. 예컨대, 「Low Resistance Copper Address Line for TFT-LCD」(Japan Display '89 p.498-501)에는, 게이트 전극재료로서 Cu를 이용한 TFT 액정 표시장치(TFT-LCD)의 시험 결과가 개시되어 있다. 이 문헌에 따르면, 스퍼터링법으로 형성한 Cu막은 하부 유리기판과의 밀착성이 나쁘기 때문에, 그 하부에 Ta 등의 금속막을 개재시킴으로써 밀착성을 향상시킬 필요성이 있음을 명기하고 있다.
그렇지만, 하부에 Ta 등의 금속막을 개재시킨 배선구조의 경우, Cu막과 Ta 등의 하부 금속막은, 개별의 건식 막 형성공정이나 에칭공정을 필요로 하므로 공정수가 증가하여 비용 상승으로 이어지는 문제를 갖는다.
그래서, 일본 특개평4-232,922호 공보에는, 인듐-주석-산화물(ITO:주석 첨가 산화 인듐)등으로 이루어진 투명전극을 하부막으로서 사용하고, 이 하부막의 표면에 Cu 등의 금속막을 도금기술에 의해서 형성하는 전기 배선의 제조방법이 제안되어 있다. 이 기술에 의하면, 도금 금속은 ITO막 상에만 선택적으로 형성할 수 있어서 패터닝 공정은 투명전극의 ITO막에 대해서만 요구되므로, Cu배선을 대면적이라도 고효율로 형성할 수 있다는 효과가 명기되어 있다. 또한, ITO와 Cu간의 밀착성이 좋은 Ni 등의 금속막을 ITO와 Cu의 사이에 개재시키는 구조에 관해서도 기재되어 있다.
한편, 상기 특개평4-232922호 공보에 기재된 전기 배선의 제조방법에 한하지 않고, 액티브 매트릭스 기판의 제조공정의 단축화, 단순 매트릭스형 액정 표시장치 등의 투명전극의 저저항화, ITO막 상의 땜납 습윤성 향상 등의 여러가지 목적으로, 패터닝된 ITO막 상에 Ni, Au 또는 Cu 등의 금속막을 도금기술로 형성하는 전기 배선의 제조방법이 제안되어 있다(예컨대, 일본 특개평2-83533호 공보, 특개평2-223924호 공보, 특개소 62-288883호 공보, 특개평1-96383호 공보 참조).
그렇지만, 하부에 ITO를 사용한 전기 배선의 제조방법의 경우, 금속막은 진공 막 형성장치를 사용하지 않는 도금기술에 의해서 형성되지만, 금속막의 하부가 되는 ITO막은 여전히 스퍼터링법이나 증착법에 따른 진공 막 형성장치에 의해서 형성되기 때문에, 비용절감 효과가 충분히 얻어지지 않고, 대면적 기판에 대하여 용이하게 대응할 수 없다고 하는 문제가 있다.
따라서, 본 발명의 목적은, 진공 막 형성장치를 사용하지 않고 저 비용으로 제조할 수 있는 동시에 대면적 기판에 용이하게 대응할 수 있는 전기 배선의 제조방법, 배선기판, 표시장치 및 화상검출기를 제공하는 데 있다.
도 1은 본 발명의 제1 실시형태의 표시장치에 사용되는 배선기판의 단면도.
도 2는 상기 배선기판을 갖는 액티브 매트릭스형 액정 표시장치의 구조를 나타낸 사시도.
도 3A∼3E는 도 1에 나타낸 전기 배선의 제조방법을 나타낸 도면.
도 4는 금속 알콕시드를 원료로 하는 박막을 졸-겔(sol-gel)법에 의해 형성하는 순서를 나타낸 도면.
도 5A∼5C는 막 형성방법에 따라 달라지는 산화막 구조의 단면도.
도 6은 본 발명의 제2 실시형태의 표시장치에 사용되는 배선기판의 단면도.
도 7은 본 발명의 제3 실시형태의 표시장치에 사용되는 배선기판의 단면도.
도 8은 본 발명의 제4 실시형태의 이차원 화상검출기의 개략 평면도.
도 9는 상기 이차원 화상검출기의 1화소에 대한 단면도.
상기 목적을 달성하기 위해서, 본 발명에 따른 전기 배선의 제조방법은 절연성 기판 상에 제1습식 성막기술에 의해서 산화막을 형성하는 산화막 형성공정과, 상기 산화막 상에 제2습식 성막기술에 의해서 금속막을 형성하는 금속막 형성공정을 갖는다.
상기 발명에 의하면, 진공 막 형성장치를 사용하지 않고서 금속막과 산화막으로 형성된 적층 구조의 전기 배선을 얻을 수 있고, 종래의 전기 배선의 제조방법에 비해 충분한 비용절감 효과가 얻어진다. 또한, 제1 및 제2 습식 성막기술은 진공 성막기술보다 대면적 막 형성이 용이하기 때문에, 대면적 기판에 대하여도 용이하게 대응할 수 있다. 또한, 진공 막 형성장치를 일체 사용하지 않고서 금속막과 산화막으로 형성된 적층 구조의 전기 배선을 얻을 수 있기 때문에, 유리기판과 같이 내진공성이나 내열성이 뛰어난 유리기판 이외에도, 유기재료로 이루어진 절연성 기판(예컨대 고분자 막) 등에도 용이하게 전기 배선을 형성할 수 있다. 또한, 긴 막기재를 사용하고 로울-로울 방식으로 생산성 좋게 전기 배선을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 산화막 형성공정과 상기 금속막 형성공정과의 사이에, 상기 산화막을 소정의 형성으로 패터닝하는 패터닝 공정을 갖고 있다.
상기 실시예에 의하면, 상기 금속막 형성공정에서 형성되는 금속막을, 상기 패터닝 공정에 의해 소정의 형성으로 패터닝된 산화막 상에만 선택적으로 형성할수 있다. 따라서, 산화막과 금속막을 절연성 기판의 전체 면에 형성한 후에 그 양자를 패터닝하는 경우에 비하여, 필요한 부분에만 금속막이 형성되기 때문에, 금속막의 패터닝이 불필요하게 되고, 금속막재료의 낭비도 발생하지 않는다.
본 발명의 일 실시예에서, 상기 산화막의 전구체는 감광성을 갖고, 상기 산화막을 소정의 형성으로 패터닝하는 패터닝 공정은 상기 산화막의 전구체에 빛을 조사하는 공정을 포함한다.
상기 실시예에 의하면, 상기 산화막의 형성으로부터 패터닝 공정까지의 사이에, 레지스트의 코팅이나 박리공정을 필요로 하지 않기 때문에 제조 효율을 향상시킬 수 있다.
본 발명의 일 실시예에서, 상기 산화막 형성공정에 사용되는 제1습식 성막기술은 졸-겔법이다.
상기 졸-겔법이란 습식 성막기술의 일종으로 금속의 유기 화합물 또는 무기 화합물을 용액으로 하고, 그 용액 중에서 화합물의 가수분해 및 중축합반응을 진행하여 졸을 겔로서 고화하고 겔의 가열에 의해서 산화물 고체를 형성하는 방법이다. 상기 실시예에 의하면, 상기 졸-겔법을 이용함에 따라 진공 막 형성장치를 사용하지 않고, 유리 등의 절연성 기판 상에 졸-겔 용액을 코팅하여 소성하는 것만으로 산화막을 용이하게 형성할 수 있다. 또한, 상기 졸-겔법에서는, 진공 막 형성장치에 의해서 형성된 산화막의 매끄러운 표면에 비해, 미세한 구멍이 그물눈 형상으로 존재하는 다공질 산화막을 형성할 수 있다. 따라서, 졸-겔법에 의해서 얻어진 산화막 상에 금속막을 도금하면, 산화막의 미세한 구멍이 앵커 효과를 발휘하여, 대단히 밀착성이 좋은 도금막을 얻을 수 있다. 이것에 의해, 종래 곤란하던 ITO막 상에의 무전해 Cu도금도 가능해진다.
본 발명의 일 실시예에서, 상기 산화막 형성공정에 사용되는 제1습식 성막기술은 화학석출법 또는 액상석출법중 어느 하나를 이용한다.
상기 화학석출법은, 수용액 중에 절연성 기판을 침지하고, 수용액 중에서의 산화환원반응을 이용하고, 절연성 기판 상에 산화막을 석출하는 방법이다. 또한, 액상석출법(LPD 법)은, 금속 플루오로-착체나 규소불화수소산의 가수분해 평형반응을 이용하여 절연성 기판 상에 산화막을 석출하는 방법이다. 상기 실시예에 의하면, 이러한 화학석출법 또는 액상석출법을 이용함에 따라, 진공 막 형성장치를 사용하지 않고, 절연성기판을 수용액에 침지하는 것만으로 산화막을 용이하게 형성할 수 있다. 또한, 상기 화학석출법에 의해서 얻어진 산화막은, 절연성 기판 상에 부착시킨 금속촉매를 중심으로 결정 입자가 성장하기 때문에, 진공 막 형성장치에 의해서 형성된 산화막에 비해 표면의 요철이 심하다. 따라서, 화학석출법에 의해서 얻어진 산화막 상에 금속막을 도금하면, 산화막의 표면의 요철이 앵커효과를 발휘하고, 대단히 밀착성이 좋은 도금막을 얻을 수 있다.
본 발명의 일 실시예에서, 상기 금속막 형성공정에 이용되는 제2 습식 성막기술은 습식 도금법이다.
상기 실시예에 의하면, 전기도금과 무전해 도금으로 대별되는 습식 도금법중 전기도금의 경우는, 금속이온을 용해한 도금액에 양극으로 되는 금속과 음극(피도금 전극)을 배치하여 도금액에 직류 전류를 흘림으로써 음극표면에 금속막이 석출한다. 따라서, 산화막 형성공정에서 형성하는 기초의 산화막이 도전성을 갖는 경우는, 그 산화막을 음극으로 함으로써, 산화막 상에만 금속막을 석출시킬 수 있다. 상기 무전해 도금(환원도금이나 치환도금)의 경우는, 도금액에 전류를 흘리지 않고서 금속막을 석출시킬 수 있다. 따라서, 상기 산화막 형성공정에서 형성되는 기초의 산화막의 도전성의 유무를 막론하고, 금속막을 석출시킬 수 있다. 전기도금에 비해 전류밀도 분포의 영향을 받지 않기 때문에, 대면적이라도 막 두께가 두꺼운 도금막을 형성할 수 있다. 또한, 이 때에 산화막 상에만 선택적으로 촉매를 부착시키는 처리를 함으로써, 산화막 상에만 선택적으로 금속막을 석출시킬 수도 있다. 이와 같이, 금속막 형성공정의 습식 성막기술에 습식 도금법을 이용함으로써, 진공 막 형성장치를 사용하지 않고 금속막을 용이하게 형성할 수 있다.
본 발명의 일 실시예에서, 상기 산화막이 도금촉매를 함유한다.
상기 실시예에 의하면, 후의 공정에서 산화막 상에 무전해 도금에 의해서 금속막을 형성하는 경우에, 도금촉매의 부여공정을 생략할 수 있다.
본 발명의 일 실시예에서, 상기 산화막이 도전성 산화막이다.
상기 실시예에 의하면, 상기 산화막을 도전성 산화막으로 함으로써 그 도전성 산화막 상에 전기도금에 의한 금속막 형성이 가능하게 된다.
본 발명의 일 실시예에서, 상기 도전성 산화막이 투명성을 갖는다.
상기 실시예에 의하면, 상기 산화막을 투명성을 갖는 도전성 산화막으로 함으로써, 전기 배선 이외에 예컨대 액정 표시장치나 이차원 화상검출기의 화소마다 제공되어 있는 투명전극도 같은 투명도전성 산화막으로 형성할 수 있어 공정 수를단축 할 수 있다.
본 발명의 일 실시예에서, 상기 도전성 산화막은 전기 배선 및 그 전기 배선 이외의 용도의 막이고, 상기 절연성 기판 상에 동일 공정에 의해 같은 재료로 형성되어 있다.
상기 실시예에 의하면, 액정 표시장치나 이차원 화상검출기와 같이, 전기 배선의 용도 이외에 투명 도전막(예컨대 화소마다 제공되어 있는 투명전극)의 형성을 필요로 하는 경우, 동일공정에 의해 같은 재료로 형성된 투명도전성 산화막을 상기 전기 배선 및 그 전기 배선 이외의 용도의 막에 사용할 수 있고, 공정을 단축화할 수 있는 동시에 효율 좋게 전기 배선을 제조할 수 있다.
또한, 본 발명의 일 실시예에서, 상기 금속막은 니켈(Ni), 구리(Cu) 및 금(Au) 중 어느 하나로 이루어진 단층막이나 또는, 상기 니켈(Ni), 구리(Cu) 및 금(Au) 중 어느 하나로 이루어진 단층막을 적어도 1층을 포함하는 다층막이다.
상기 실시예에 의하면, Ni막은 산화막(ITO막 등) 상에 밀착성 좋게 형성될 수 있고, 또한 산화막(ITO막 등) 상에만 선택적으로 무전해 도금을 할 수도 있다. 또한, Cu나 Au는 비저항이 작고, 저저항인 전기 배선을 제공할 수 있다. 특히, 산화막(ITO막) 상에 Ni막을 형성하고, 또한 그 Ni막 상에 Cu, Au 또는 Cu/Au 등의 막을 형성하면, 밀착성이 좋고 저저항인 전기 배선을 제공할 수 있다.
본 발명의 배선기판은, 절연성 기판 상에 습식 성막기술에 의해서 형성된 산화막과, 상기 산화막 상에 습식 성막기술에 의해서 형성된 금속막을 갖는 적층 구조의 전기 배선을 포함하고 있다.
상기 발명에 의하면, 진공 막 형성장치를 사용하지 않고서 금속막과 산화막으로 형성된 적층 구조의 전기 배선을 얻을 수 있고, 종래의 제조방법으로 형성된 전기 배선을 사용하는 경우에 비하여 충분한 비용절감 효과가 얻어진다. 또한, 제1 및 제2의 습식 성막기술은, 진공 성막기술에 비하여 대면적 막 형성이 용이하기 때문에, 대면적기판에 대하여도 용이하게 대응할 수 있다. 또한, 진공 막 형성장치를 일체 사용하지 않고서 금속막과 산화막으로 형성된 적층 구조의 전기 배선을 얻을 수 있기 때문에, 유리기판과 같이 내진공성이나 내열성이 뛰어난 유리기판이외에도, 유기재료로 이루어진 절연성 기판(예컨대 고분자 막) 등에도 용이하게 전기 배선을 형성할 수 있다. 또한, 진공계를 사용하지 않은 장점을 활용하여 대단히 긴 막 기재를 사용하고 로울-로울 방식으로 생산성 좋게 전기 배선을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 산화막이 배선형성으로 패터닝되고, 그 패터닝된 산화막 상에 상기 금속막이 선택적으로 형성된다.
상기 실시예에 의하면, 상기 산화막과 금속막을 상기 절연성 기판의 전체 면에 형성한 후에 그 양자를 배선형성으로 패터닝하는 경우에 비하여, 필요한 부분에 밖에 금속막이 형성되지 않기 때문에, 금속막의 패터닝 공정이 불필요하게 되고, 금속막재료의 낭비도 발생하지 않는다.
본 발명의 일 실시예에서, 상기 산화막의 전구체가 감광성을 갖고 있다.
상기 실시예에 의하면, 상기 산화막의 전구체에 빛을 조사하여 산화막을 소정의 형성으로 패터닝할 수 있고, 산화막의 형성으로부터 패터닝까지의 사이에, 레지스트의 코팅이나 박리공정을 필요로 하지 않기 때문에 제조효율을 향상시킬 수 있다.
본 발명의 일 실시예에서, 상기 산화막이 다공질 막이다.
상기 실시예에 의하면, 상기 다공질 산화막 상에 금속막을 도금하면, 산화막의 미세한 구멍이 앵커 효과를 발휘하고, 대단히 밀착성이 좋은 도금막을 얻을 수 있다. 이에 의해, 종래 곤란하던 ITO막 상에의 무전해 Cu도금도 가능해 진다.
본 발명의 일 실시예에서, 상기 산화막이 표면에 요철을 갖는 막이다.
상기 실시예에 의하면, 상기 산화막의 표면의 요철이 앵커 효과를 발휘하고, 산화막 상에 대단히 밀착성이 좋은 도금막을 형성할 수 있다.
본 발명의 일 실시예에서, 배선기판은 상기 산화막이 도전성 산화막이다.
상기 실시예에 의하면, 상기 산화막을 도전성 산화막으로 함으로써 도전성 산화막 상에 전기도금에 의한 금속막 형성이 가능하게 된다.
본 발명의 일 실시예에서, 상기 도전성 산화막이 투명성을 갖고 있다.
상기 실시예에 의하면, 상기 산화막을 투명성을 갖는 도전성 산화막으로 함으로써, 전기 배선 이외에, 예컨대 액정 표시장치나 이차원 화상검출기의 화소마다 제공되고 있는 투명전극도 같은 투명도전성 산화막으로 형성할 수 있고, 공정의 단축화를 실현할 수 있다.
본 발명의 일 실시예에서, 상기 금속막은 니켈(Ni), 구리(Cu) 또는 금(Au) 중 어느 하나의 단층막이나 또는, 상기 니켈(Ni), 구리(Cu) 또는 금(Au) 중 어느 하나의 단층막을 적어도 1층 포함하는 다층막이다.
상기 실시예에 의하면, Ni막은, 산화막(ITO막 등) 상에 밀착성 좋게 형성할 수 있고, 또한 산화막(ITO막 등) 상에만 선택적으로 무전해 도금을 할 수 있다. 또한, Cu나 Au는 비저항이 작고, 저저항인 전기 배선을 제공할 수 있다. 특히, 산화막(ITO막) 상에 Ni막을 형성하고, 또한 그 위에 Cu, Au, Cu/Au 등의 막을 형성하면, 밀착성이 좋고 저저항인 전기 배선을 제공할 수 있다.
본 발명의 일 실시예에서, 표시장치는 상기 배선기판을 사용하고 있다.
상기 실시예에 의하면, 진공 막 형성장치를 사용하지 않고, 저 비용으로 제조할 수 있는 동시에, 대면적 기판에 대응 가능한 표시장치를 제공할 수 있다.
본 발명의 일 실시예에서, 화상검출기는 상기 배선기판을 사용하고 있다.
상기 실시예에 의하면, 진공 막 형성장치를 사용하지 않고, 저 비용으로 제조할 수 있는 동시에, 대면적 기판에 대응 가능한 화상검출기를 제공할 수 있다.
본 발명은 예증 목적으로만 제공되는 상세한 설명과 첨부의 도면에 의해서 상세히 설명되지만 그에 의해 본 발명이 한정되는 것은 아니다.
이하, 본 발명의 전기 배선의 제조방법 및 배선기판 및 표시장치 및 화상검출기를 도시의 실시형태에 의해 상세히 설명한다.
(제1 실시형태)
도 1은 본 발명의 제1 실시형태의 표시장치에 사용되는 배선기판의 단면도이다.
도 1에 나타낸 바와 같이, 절연성 기판으로서의 유리기판(1) 상에 게이트 배선(2) 및 게이트 전극(3)이 형성되어 있다. 이 게이트 배선(2) 및 게이트 전극(3)은, 스퍼터링법에 의해서 형성되는 종래의 A1, Ta 및 Mo의 전기 배선과는 달리, 후술하는 전기 배선의 제조방법에 의해 모두 습식 성막기술에 의해서 형성된 적층막으로 구성되어 있다. 또한 그 위에는 SiNx로 이루어진 게이트 절연막(4)이 형성되어 있다. 그리고, 상기 게이트 전극(3) 상에 TFT부(15)를 형성하는데, TFT부(15)는 a-Si:H로 이루어진 채널층(6), n+형의 a-Si:H로 이루어진 콘택트층(7), Al(또는 Ta, Mo 등)으로 이루어진 소스전극(8) 및 드레인 전극(9)으로 구성되어 있다. 또한, 화소부에는 투명전극(5)(또는 반사 전극)이 형성되어 있다. 또한, TFT부(15)나 버스라인부[게이트 배선(2) 및 소스배선(미도시)]의 위에, SiNx나 유기 절연막으로 이루어진 절연 보호막(10)을 형성하고 있다. 이러한 TFT 등의 액티브 소자를 갖는 배선기판은 일반적으로 액티브 매트릭스 기판이라고 불린다.
또한, 도 2는 상기 액티브 매트릭스 기판을 사용한 액티브 매트릭스형 액정 표시장치의 구조를 나타낸 사시도이다. 도 2에 나타낸 바와 같이, 게이트 전극(23)과 소스전극(24)이 절연성 기판(액티브 매트릭스 기판)(21) 상에 매트릭스 상으로 배열된다. 게이트 전극(23)과 소스전극(24)의 교차부마다 화소전극(25)과 TFT(26)가 제공된다. 액티브 매트릭스 기판(21)에 대향하는 기판(31) 상에는, 칼라 필터(34), 블랙 매트릭스(35) 및 공통전극(32)이 제공된다. 그리고, 상기 액티브 매트릭스형 액정 표시장치는, 액티브 매트릭스 기판(21)과 대향기판(31)과의 사이에 액정(30)을 협지한 구조로 되어 있다. 이 액티브 매트릭스형 액정 표시장치에 있어서, 화소전극(25)에 투명전극을 사용하면 투과형 액정 표시장치를 실현할수 있고, 반사전극을 사용하면 반사형 액정 표시장치를 실현할 수 있다.
다음에, 도1에 나타낸 게이트 배선(2) 및 게이트 전극(3)의 제조방법에 관해서 설명한다. 도 3A∼3E는 상기 게이트 배선(2) 및 게이트 전극(3)의 제조방법을 나타낸 공정도이다. 또, 도1의 게이트 배선(2) 및 게이트 전극(3)으로서는, ITO막(11), Ni막(12), Au막(13) 및 Cu막(14)으로 이루어진 적층막만을 나타내고 있다.
[제1 공정]
우선, 산화막 형성공정으로서의 제1 공정에서, 도 3A에 나타낸 바와 같이, 유리 등의 절연성 기판(41)의 표면에, 습식 성막기술을 이용하여 산화막 박막(42)을 형성한다. 또, 본 발명에 있어서의 절연성 기판은, 유리, 세라믹 또는 표면에 절연층을 갖는 반도체기판(또는 도체기판) 등의 무기 기판이나, 테레프탈산폴리에틸렌(PET), 아크릴로니트릴 부타디엔 스티렌 공중합체(ABS) 또는 폴리카보네이트(PC) 등의 각종 유기 기판 또는 막 등을 포함한다.
이 제1 공정에서의 습식 성막기술은, 스퍼터링법이나 CVD법과 같은 건식 성막기술이 아니라, 진공계를 사용하지 않고서 하는 성막기술의 총칭으로서, 예컨대 졸-겔법, 수용액중의 화학석출법이나 액상석출법, 산화물의 미립자를 분산시킨 용액이나 수지의 코팅성 막, 용액의 미스팅을 이용한 화학적 미스트 석출(CMD)법, 분무법 등을 포함한다.
상기 졸-겔법이란, 금속의 유기 화합물 또는 무기 화합물을 용액으로 하고, 용액 중에서 화합물의 가수분해 및 중축합반응을 진행시켜, 졸을 겔로서 고화하고,겔의 가열에 의해서 산화물 고체를 제조하는 방법이다.
도 4는 금속 알콕시드를 원료로 하는 졸-겔법에 의한 박막의 제조 순서를 나타내고 있다. 또, 출발원료로서는, 중축합반응이 가능한 금속 알콕시드가 적합하지만, 금속 알콕시드와 함께 사용될 수 있으면 금속염이나 금속아세틸아세토네이트 착체 등도 사용할 수 있다. 또한, 용매로는 각종 알코올이 사용되는 것이 일반적이다.
우선, 공정 S1에서 금속 알콕시드를 용매로 희석한다.
다음에, 공정 S2에서 물을 가하고, 가수분해 및 중축합반응을 하여 졸을 형성한다.
그리고, 공정 S3에서 졸을 절연성 기판에 코팅하여 겔막을 생성한다. 이 때의 코팅법으로서는 디핑법, 스핀코팅법, 메니스커스(meniscus) 코팅법 등이 있다.
그 후, 겔막을 건조한 후, 공정 S4에서 잔류 유기물을 제거하기 위해서 40O℃ 이상의 온도에서 열처리함으로써, 비정질 또는 결정성 박막을 형성한다.
통상, 건조후의 겔막은 다공체(xerogel)로 되어 있어서, 미세한 구멍이 그물눈 형상으로 존재하는 막으로 되기 쉽다. 또한, 졸-겔 용액의 조성이나 소성 조건을 조절함으로써, 미세한 구멍이 그물눈 형상으로 존재하는 다공질 막으로부터 소수의 구멍을 갖는 치밀한 막까지 임의로 형성할 수 있다.
이러한 졸-겔법을 사용하면, 유리 등의 절연성 기판 상에 졸-겔 용액을 코팅하여 소성하는 것만으로 산화막을 형성할 수 있기 때문에, 진공 막 형성장치를 사용하지 않고서 형성할 수 있고, 그 산화막 상에 금속막을 형성함으로써 배선기판을염가로 제조할 수 있는 동시에, 대면적의 막 형성에도 용이하게 대응할 수 있다.
또, 졸-겔법에 의해 막 형성이 가능한 산화막의 종류나 원리 등에 관해서는, 「졸-겔법의 과학」(발행: 아그네 효후샤, 저자: 스미오삭카) 등에 자세히 기재되어 있다. 또한, 투명도전성 산화막인 ITO막의 형성에 관해서는, 「졸-겔법에 의한 ITO 박막의 제작」(Journal of the Ceramic Society of Japan, vo1.102, No.2, p.200-205, 1994)이나, 「일본 특개평8-253318호 공보」등에 그 예가 보고되어 있다.
한편, 화학석출법이란, 수용액 중에 절연성 기판을 침지하고 수용액 중의 산화환원반응을 이용하여 절연성 기판 상에 산화막을 석출하는 방법으로서, 양극석출법이나 음극석출법이 있다. 이 화학석출법에 있어서 산화제나 환원제를 사용함으로써, 무전해로 절연성 기판 상에 산화막을 석출시킬 수 있다. 예컨대, 금속의 질산염과 환원제(예컨대 디메틸아민 보란(DMAB))를 공존시킨 수용액 중에 촉매가 부착한 절연성 기판을 침지하면, 환원제로부터 공급되는 전자에 의해 질산-아질산의 환원반응이 야기되고, 그 결과, 금속산화막(또는 수산화막)이 석출된다.
또한, 수용액 중에서 산화막을 형성하는 방법으로는 액상석출법(LPD 법)이 있다. 이 액상석출법은, 금속 플루오로-착체나 규소불화수소산의 가수분해 평형반응을 이용하여 절연성 기판 상에 산화막을 석출하는 방법이다.
이러한 화학석출법을 이용함으로써, 유리기판을 수용액에 침지하는 것만으로 산화막을 형성할 수 있기 때문에, 진공 막 형성장치를 사용하지 않고, 산화막을 형성할 수 있고, 후 공정에서 그 산화막 상에 금속막을 형성함으로써 배선기판을 염가에 제조할 수 있는 동시에, 대면적의 막 형성에도 용이하게 대응할 수 있다.
또, 투명도전성 산화막인 Zn0의 형성에 관해서는, 「Transparent Zinc Oxide Fi1ms Chemically Prepared from Aqueous Solution」(J. Electrochem.Soc., Vo1.144, No.1, January 1997)나, 「일본 특개평9-278,437호 공보」에 기재되어 있다. 또한, 투명도전성 산화막인 In2O3의 형성에 대해서는, 「Preparation of Transparent Indium Oxide Films from a Chemically Deposited Precursor」(Electrochemical and Solid-State Letters, vo1.1, No.5, 1998)등에 막 형성 예가 기재되어 있다.
또한, 산화물의 미립자를 분산시킨 용액이나 수지의 막 코팅이란, 투명 도전성 산화물 등의 초미립자(일차 입자 지름이 O.O1∼O.1μm 정도의 입자)를 감광성 레지스트 등의 바인더에 분산시켜 스핀코팅 등으로 기판 상에 막을 형성하는 방법이다. 본 방법에서는, 코팅된 막을 바인더가 열분해하지 않을 정도의 온도로 소성하는 것으로 바인더(즉 레지스트 수지)에 수축 등의 부피변화를 가져온다. 이 결과, 분산되어 있는 초미립자가 응집하고, 서로 접촉하기 때문에 투명도전성 산화막으로서의 성능이 발현하게 된다.
또, 이러한 산화물의 초미립자를 분산시킨 용액이나 수지의 코팅 막 형성에 관해서는, 「일본 특개평10-255556호 공보」등에 기재되어 있다. 그런데, 본 방법으로 형성되는 막은, 순수한 산화막이 아니라, 바인더와 산화물 초미립자의 혼재막이 되지만, 광의로 본 명세서의 산화막의 정의에 속하는 것으로 한다.
[제2 공정]
다음에, 패터닝 정도로서의 제2 공정에서, 도 3B에 나타낸 바와 같이, 상기 제1 공정에서 얻어진 산화막(42)(도 3A)을 배선형성으로 패터닝한다.
상기 패터닝 방법에서는, 포토리소그라피 등의 기술에 의해서 산화막 상에 소정 패턴의 레지스트를 형성하고, 습식 에칭이나 건식 에칭에 의해 불필요한 산화막을 제거하는 방법이 일반적이다. 예컨대, ITO막의 에칭에는, HBr이나 염화제이철 수용액을 사용할 수 있다. 또한, SnO2의 에칭에는 아연촉매와 염산을 사용 수 있다.
또한, 그 외에도, 제1 공정에서 졸-겔법에 의해 산화막을 형성하는 경우, 산화막 자체에 감광성을 갖게 해 놓고, 레지스트를 사용하지 않고서 패터닝할 수도 있다. 예컨대, 아세틸아세톤(AcAc)이나 벤조일아세톤(BzAc) 등의 킬레이트제에 의해 화학 수식된 금속 알콕시드를 사용하여 겔막을 형성하면, 그 겔막은 자외선 조사에 의해서 겔막의 용해도가 크게 변화한다. 즉, 자외선이 조사된 겔막은 킬레이트 결합이 절단되고, 알칼리 용액이나 알코올에 불용화한다. 이 원리를 이용하여 겔막을 노광, 현상한 후, 소성 함으로써 산화막의 패터닝이 간편하게 된다. 또한, 화학 수식되어 있지 않은 통상의 겔막에 대하여 엑시머레이저를 조사해서, 겔막을 분해하여 패터닝할 수도 있다.
또한, 그 밖의 방법으로서, 졸-겔 용액과, 감광성을 갖는 수지를 적절한 비율로 블렌딩하여, 졸-겔 용액에 감광성을 부여할 수 있다. 예컨대, 졸-겔 용액에광중합성을 갖는 단량체(예컨대 아크릴계 단량체)와 중합 개시제를 블렌딩한 재료의 전구막에 자외선을 조사하면, 단량체가 중합하여 그물눈 형상의 고분자(고분자 네트워크)가 형성되고, 이 고분자 네트워크의 빈틈에 졸-겔 용액이 존재한 상태가 된다. 그 후, 현상처리를 하여 자외선이 조사된 중합부분의 막만 네가티브 패턴으로서 남기고, 미조사부는 미중합의 단량체와 같이 졸-겔 용액도 현상액에 용해한다. 최후에 500 ℃ 정도의 소성을 하고, 고분자 네트워크나 졸-겔 용액 중의 잔류 유기물을 제거하는 것으로 졸-겔 산화막의 패턴이 완성된다. 이 경우, 감광성 수지로서는 시판되는 네가티브형 포토레지스트 등을 사용할 수도 있다.
[제3 공정]
다음에, 금속막 형성공정으로서의 제3 공정에서, 도 3C에 나타낸 바와 같이, 상기 제2 공정에서 얻어진 산화막의 패턴(42a)(도 3B) 상에, 습식 성막기술을 이용하여 Ni로 이루어진 금속막(43)을 형성한다. 이 제3 공정에서의 습식 성막기술은, 스퍼터링법이나 CVD법 같은 금속의 건식 성막기술이 아니라, 진공계를 사용하지 않고서 하는 금속 성막기술, 소위 습식 도금법의 것이다.
상기 습식 도금법은 전기도금과 무전해 도금으로 대별된다.
전기도금의 경우는, 금속이온을 용해한 도금액에 양극으로 되는 금속과 음극(피도금 전극)을 배치하고, 도금액에 직류전류를 흘려 음극 표면에 금속막을 석출한다. 따라서, 제1 공정에서 형성하는 산화막이 도전성을 갖는 경우, 산화막을 음극으로 함으로써, 산화막 상에만 금속막을 석출시킬 수 있다.
한편, 무전해 도금(환원도금, 치환도금 등)의 경우는, 도금액에 전류를 흘리지 않고서 금속막을 석출시킬 수 있다. 따라서, 제1 공정에서 형성되는 산화막의 도전성과 무관하게 금속막을 석출시킬 수 있다. 또한, 이 때, 산화막 상에만 촉매를 부착시키는 처리를 함으로써, 혹은 산화막 내에 미리 Pd 등의 도금촉매를 함유시킴으로써 산화막 상에만 선택적으로 금속막을 석출시키는 것도 가능하다.
상기 습식 도금법에 있어서, 도금 가능한 금속으로서는, 니켈, 코발트, 주석, 금, 구리, 은 또는 팔라듐 등이 있다. 또한, 이 제3 공정에서 형성하는 금속막은 단층이어도 좋고, 각각 역할이 다른 금속막의 적층막이라도 좋다. 예컨대, 산화막에 밀착성이 좋은 Ni로 이루어진 금속막(43) 상에, 무전해 도금에 의해 저저항인 Au로 이루어진 금속막(44)을 적층하여도 좋고(도 3D), 또한 Au 막(44) 상에, 전기도금에 의해 저항이 낮고 값싼 Cu로 이루어진 금속막(45)을 적층 하여도 좋다(도 3E).
이와 같이, [제1 공정], [제2 공정] 및 [제3 공정]에 의해서, 진공 막 형성장치를 일체 사용하지 않고서 금속막과 산화막에 의하여 형성된 적층 구조의 전기 배선이 얻어진다.
종래, ITO 패턴의 위에 금속막을 형성하는 경우, 금속막은 진공 막 형성장치를 사용하지 않은 도금기술에 의해서 형성되어 있지만, 금속막의 하지막이 되는 ITO막에 관해서는, 여전히 스퍼터링법이나 증착법에 따른 진공 막 형성장치에 의해서 막이 형성되었다. 따라서, 비용절감 효과와 대면적 막 형성의 용이성이라고 하는 장점이 충분히 얻어지지 않았다.
이에 대하여, 상기 전기 배선의 제조방법에서는, 진공 막 형성장치를 일체사용하지 않기 때문에, 장치비용이 염가이고, 종래의 전기 배선의 제조방법에 비하여 충분한 비용절감 효과가 얻어진다. 또한, 습식 성막기술은, 진공 성막기술에 비해 대면적의 막 형성이 용이하기 때문에 대면적 기판에 대하여도 용이하게 대응할 수 있다. 또한, 저온 막 형성이 가능해지기 때문에, 막 형성에 관계되는 에너지 소비량을 줄일 수도 있다.
이하, 상기 [제1 공정]∼[제3 공정]에 있어서, 구체적인 4종류의 배선기판의 제조방법(1)∼(4)을 각각 설명한다.
전기 배선의 제조방법(1):
우선, 제1 공정으로서, 코닝사제 #1737의 유리기판 상에, 졸-겔법에 의해 ITO막을 형성한다. 이 때, 졸-겔 용액을 알코올로 적당한 점성을 갖도록 희석하고, 스핀 코팅에 의해 약0.2μm의 두께로 코팅한다. 그리고, 150 ℃에서 건조시킨 후, 450 ℃에서 소성 함으로써 약0.1μm의 두께의 다공질 ITO막이 완성된다.
다음에, 제2 공정으로서 ITO막을 패터닝한다. 상기 ITO막 상에 포지티브형의 포토레지스트를 스핀 코팅에 의해 약1μm의 두께로 코팅한 후, 80 ℃에서 미리 베이킹한 후, 포토마스크를 통해 자외선에 노출시킨다. 그 후, 현상처리와, 120 ℃에서 포스트베이킹 처리를 함으로써, ITO막 상에 배선형성을 갖는 레지스트 패턴을 형성한다. 이 레지스트 패턴이 형성된 유리기판을 HBr에 침지함으로써, 레지스트에 덮여 있지 않은 영역의 ITO막을 에칭한다. 최후에, 레지스트 박리액을 사용하여 레지스트를 제거함으로써 배선 형성의 ITO 패턴을 형성한다.
또한, 제3 공정으로서, ITO막 상에 무전해 도금에 의해 Ni막을 형성한다.우선, ITO 패턴이 형성되어 있는 절연성 기판을, 알칼리나 유기용제를 사용하여 탈지세정을 한다. 다음에, 필요에 따라 불화물 함유 용액으로 에칭하여 ITO막 표면을 약간 거칠게 한 후, 염화 팔라듐 용액에 침지하여 활성화처리를 함으로써, ITO막 상에만 무전해 도금의 촉매가 되는 팔라듐 촉매를 석출시킨다. 그리고, 차아인산염을 환원제로 하는 무전해 Ni 도금액을 사용하여 Ni막을 약0.3μm의 두께로 형성한다. 이에 의해, ITO 패턴 상에만 선택적으로 Ni막을 형성한다.
또, 팔라듐 촉매부여 방법에서는, PdC12나 SnC12로 이루어진 착염 또는 콜로이드 용액에 의한 촉매부여 처리와, 불화물 함유 산 촉진제에 의한 촉매활성처리에 의해, ITO막 상에만 선택적으로 팔라듐 촉매를 석출시킬 수도 있다.
또한, 졸-겔법에 의해서 얻어지는 산화막에 미리 Pd 등의 촉매를 함유시키거나, PdO를 주성분으로 하는 산화막을 형성함으로써, 상기 촉매부여 공정을 생략할 수도 있다.
일반적으로, 졸-겔법에 의해서 얻어지는 산화막은 소수의 구멍을 갖는 치밀한 막을 형성할 수 있지만, 졸-겔 용액의 조성이나 소성 조건을 조절함으로써, 미세한 구멍이 그물눈 형상으로 존재하는 다공질 막을 얻을 수도 있다. 요컨대, 도 5A에 나타낸 바와 같이, 유리기판(51) 상에 스퍼터링법에 의해 형성된 ITO막(52)의 매끄러운 표면 형상에 비해, 도 5B에 나타낸 바와 같이, 절연성 기판(53) 상에 졸-겔법에 의해 형성되고, 그 내부에 많은 기공(55)을 갖는 ITO막(54)을 얻을 수 있다. 이와 같이, 의도적으로 다공질로 형성된 ITO막(54)의 경우, 무전해 도금용의팔라듐 촉매가, ITO막(54)이 미세한 구멍의 내부에도 석출되고, 이 구멍을 메꾸도록 Ni가 석출된다. 따라서, ITO막(54)의 미세한 구멍이 앵커 효과를 발휘하여, 스퍼터링 등의 진공 막 형성법으로 얻어진 ITO막(54) 상에의 Ni 도금에 비해, 밀착성이 좋은 도금막을 얻을 수 있다.
비교를 위해, 스퍼터링법으로 형성된 ITO막과 졸-겔법으로 형성된 ITO막의 양자에 대하여, ITO막의 에칭에 의해 표면 거칠기 처리를 하지 않고, 같은 조건으로 Ni의 무전해 도금을 하고, 크로스컷(cross cut)법에 의한 박리 시험을 하여 밀착성 평가를 하였다. 이 결과, 스퍼터링법으로 형성된 ITO막 상에 도금된 Ni는 부분 박리 현상을 보였지만, 졸-겔법으로 형성된 ITO막 상에 도금된 Ni는 전혀 막 박리가 생기지 않았다.
이렇게 하여 얻어진 무전해 Ni 도금막은, 환원제의 영향으로 Ni와 P의 공석막(eutectoid film)으로 되기 때문에, 막의 면저항이 4∼5Ω/□정도로 높고, 전기 배선의 용도로서는 한정적으로 사용될 수 있다. 그래서, Ni막의 저항을 줄이기 위해서, 필요에 따라 Ni막 상에 Au 도금을 한다.
이 Au 도금은, Ni막에 대하여 무전해 치환도금이 가능하기 때문에, 배선형상을 갖는 Ni/ITO막 상에만 선택적으로 막을 형성할 수 있고, Ni막을 표면에서 약0.05μm 깊이까지 Au로 치환함으로써, 막의 면저항을 약0.5Ω/□로 저감할 수 있다.
또한, 저저항화가 필요한 경우는, Au를 전기도금으로 두텁게 막을 형성하거나 또는, Au 막 상에 Cu 등의 저저항막을 금속전해(또는 무전해 도금)로 형성하면좋다. 단지, Au를 두텁게 도금하면 비용 상승을 가져오기 때문에, Cu도금에 의해 저저항화를 꾀하는 것이 바람직하다. 예컨대, Au/Ni/ITO막 상에 Cu전기도금으로 약0.15μm의 막을 형성하면, 막의 면저항은 약0.1Ω/□까지 낮아져, 대형의 고정밀한 평판 표시장치용 전기 배선으로서도 충분히 사용할 수 있게 된다.
이 때, 전기 배선의 표면은 Cu가 노출된 구조로 되지만, Cu의 산화를 방지하기 위해서 배리어 금속을 적층하거나, 산소 차단막을 코팅함으로써 다음 공정까지 Cu를 보호하는 것도 유용하다.
또한, ITO막 상에 형성되는 도금막은 상술한 것에 한하지 않고, 니켈, 코발트, 주석, 금, 구리, 은 또는 팔라듐 등의 각종 금속을 사용하여도 좋고, 이들을 조합하여 사용해도 좋다.
전기 배선의 제조방법(2):
상기 제조방법(1)의 제1, 제2 공정과 마찬가지로, 졸-겔법에 의해 ITO막을 형성하고, 에칭에 의해 ITO막을 패턴 형성한다. 또, 산화막을 형성할 때, 졸-겔 용액의 조성이나 소성 조건을 조절함으로써, 산화막 중에 미세한 구멍이 그물눈 형상으로 존재하는 다공질 막이 형성된다.
그 후, 제3 공정으로서, ITO막 상에 금속막을 형성한다. 구체적으로는, PdC12나 SnC12로 이루어진 착염 또는 콜로이드 용액에 의한 촉매부여 처리와, 불화물 함유 산 촉진제에 의한 촉매활성 처리에 의해 ITO막 상에만 선택적으로 팔라듐 촉매를 석출시킨다. 이 때, ITO막의 미세한 구멍의 내부에도 팔라듐 촉매가 석출된다.
그 후, 무전해 도금에 의해, ITO막 상에 Cu를 0.2μm의 두께로 막을 형성한다. 종래, ITO막 상에 Cu를 무전해 도금하는 것은 밀착성이 대단히 나빠서, Cu막을 형성하는 것이 곤란하였다. 그러나, 이 제조방법(2)에서는, 졸-겔법에 의해 형성된 ITO막의 미세한 구멍이 앵커 효과를 발휘하기 때문에, ITO막 상에 직접 Cu도금이 가능해진다. 이 원리를 이용하면, Cu 뿐만아니라 Au 등의 다른 금속도 직접 ITO막 상에 무전해 도금을 할 수 있다.
이에 의해, Cu/ITO막의 면저항은 약0.1Ω/□로 되고, 대형 고정밀도의 평판 표시장치용 전기 배선으로서도 충분히 사용할 수 있게 된다.
전기 배선의 제조방법(3):
우선, 제1 공정으로서, 코닝사제 #1737의 유리 기판 상에, 졸-겔법에 의해 SnO2막을 형성한다. 이 때, 졸-겔 용액에 아세틸아세톤(AcAc)을 배합하고, 알코올로 적당한 점성이 되도록 희석한 후, 스핀 코팅에 의해 약0.1μm의 두께로 코팅한다. 그리고, 약200 ℃에서 건조시킴으로써, SnO2의 킬레이트 막을 형성한다.
다음에, 제2 공정으로서 SnO2의 킬레이트 막을 패터닝한다. 구체적으로는, SnO2의 킬레이트 막에, 배선패턴이 그려진 포토마스크를 통해 자외선(λ=300 nm)조사함으로써, 자외선이 조사된 부분만 킬레이트 결합을 절단한다. 그 후, 절연성 기판을 알칼리 수용액에 침지시키면, 자외선이 조사되지 않은 킬레이트 막만이 용해하고, 그 결과 SnO2의 패턴이 완성된다. 또한, 그 후, 약 4OO℃에서 소성함으로써, SnO2가 치밀화, 저저항화되어, SnO2의 배선패턴이 완성된다.
다음에, 제3 공정으로서 SnO2막 상에 도금에 의해 금속막을 형성한다. 도금막의 막 형성방법으로는 상기 제조방법(1) 및 (2)과 유사한 방법이 이용될 수 있고, 다음 구성이 가능하다:
· Ni/SnO2막
· Au/Ni/SnO2막
· Cu/Au/Ni/SnO2막
·Cu/Ni/SnO2막
·Cu/SnO2막.
특히, Cu나 Au를 사용한 막의 구성을 이용함으로써, 막의 면저항은 약 O.1Ω/□로 되어, 대형 고정밀도의 평판 표시장치용 전기 배선으로서도 충분히 사용할 수 있게 된다.
또한, 상기 전기 배선의 제조방법(3)에서는, SnO2막의 형성으로부터 패터닝까지의 사이에, 레지스트의 코팅이나 박리공정을 필요로 하지 않기 때문에, 제조방법(1)에 비해 제조효율이 향상된다.
또, 킬레이트제를 사용하고, 감광성을 부여할 수 있는 졸-겔 산화막으로서는, 상기 SnO2막 이외에도 In2O3, ITO, TiO2, ZrO2및 SiO2등으로 이루어진 각종 산화막이 형성가능하고, 또한, 이것들의 산화막 상에 선택적으로 촉매를 부착시킴으로써, 산화막 패턴 상에 선택적으로 각종 금속막을 도금으로 형성할 수 있다.
전기 배선의 제조방법(4):
우선, 제1 공정으로서, 코닝사제 #1737의 유리기판 상에, 화학석출법에 의해 ZnO 막을 형성한다. 구체적으로 설명하면, 우선 유리기판을 알칼리 용액이나 유기용제를 사용하여 탈지세정하고, 센시타이저 및 액티베이터 처리에 의해 팔라듐 촉매를 부여한 후, Zn(NO3)3와 디메틸아민보란(DMAB)을 함유하는 욕온 60 ℃의 수용액에 침지시킴으로써, ZnO 막을 0.2μm의 두께로 형성한다(막 형성 공정의 상세한 것은 일본 특개평9-278437호 공보를 참조).
이 때, ZnO막은 촉매인 팔라듐을 핵으로 하여 성장해서형성되기 때문에, 진공 막 형성장치에 의해서 형성된 산화막에 비해, 표면에 심한 요철이 존재한다. 요컨대, 도 5C에 나타낸 바와 같이, 절연성 기판(56) 상에 화학석출법에 의해 형성된 표면이 요철인 ZnO 막(57)을 얻을 수 있다.
다음에, 제2 공정으로서 ZnO 막을 레지스트마스크를 사용한 에칭처리에 의해 배선 형상으로 패터닝한다.
다음에, 제3 공정으로서, ZnO 막 상에 도금에 의해 금속막을 형성한다. 도금막의 막 형성방법으로는, 상기 제조방법(1) 및 (2)와 유사한 방법이 이용될 수 있고, 다음 구성이 가능하다:
· Ni/ZnO 막
· Au/Ni/ZnO 막
· Cu/Au/Ni/ZnO 막
· Cu/Ni/ZnO 막
· Cu/ZnO 막
특히, Cu나 Au를 사용한 막의 구성을 사용하면, 막의 면저항은 약 O.1Ω/□로 되어, 대형 고정밀도의 평판 표시장치용 전기 배선으로서도 충분히 사용할 수 있게 된다.
또한, 상기 ZnO 막 대신에 화학석출법에 의해서 얻어진 ITO막을 사용하여도 마찬가지의 도금막을 얻을 수 있다.
또한, 상기 ZnO 막이나 ITO막과 같이 화학석출법에 의해서 얻어진 산화막 표면의 요철이 앵커 효과를 발휘하여, 대단히 밀착성이 좋은 도금막을 얻을 수 있다.
비교를 위해, 스퍼터링법으로 형성된 ITO막과 화학석출법으로 형성된 ZnO 막의 양자에 대하여, ITO막의 에칭에 의해 표면 거칠기 처리를 하지 않고, 같은 조건으로 Ni의 무전해 도금을 하고, 크로스컷 법에 의한 박리 시험을 하여 밀착성 평가를 하였다. 이 결과, 스퍼터링법으로 형성된 ITO막 상에 도금된 Ni는 일부 막 박리 현상이 보였지만, 화학석출법으로 형성된 ZnO 막 상에 도금된 Ni는 전혀 막 박리가 생기지 않았다.
또, 수용액 중에서 산화막을 형성하는 방법으로는, 상기 산화환원반응을 이용한 화학석출법이외에도, 금속 플루오로 착체나 규소불화수소산의 가수분해 평형반응을 이용한 액상석출법 등이 있고, SiO2또는 TiO2등으로 이루어진 각종 산화막의 형성도 가능하다.
또한, 이것들의 산화막 상에 선택적으로 촉매를 부착시킴으로써, 산화막 패턴 상에 선택적으로 각종 금속막을 도금으로 형성할 수 있다.
상기 전기 배선의 제조방법(4)에서는, 산화막을 수용액 중에서 석출하기 때문에, 10O℃ 이하의 저온에서 막을 형성할 수 있다. 또한, 그 산화막 상에 도금 형성하는 금속막도 10O℃ 이하의 저온에서 형성할 수 있기 때문에, 밀착성을 향상시키기 위한 막 형성후의 보조적인 소성을 제외하면, 모두 10O℃ 이하의 저온 공정에 의해 전기 배선이 형성될 수 있다. 따라서, 유리기판에 한정되지 않고, ABS, PC 또는 PET 등의 유기계 기판(또는 막) 상에도 용이하게 전기 배선을 형성할 수 있다.
상기 전기 배선의 제조방법(1)∼(4)에서는, 진공 막 형성장치를 일체 사용하지 않기 때문에, 종래의 전기 배선의 제조방법에 비해 충분한 비용절감 효과가 얻어진다. 또한, 습식 성막기술은, 진공 성막기술에 비해 대면적의 막 형성이 용이하기 때문에, 대면적 기판에 대하여도 용이하게 대응할 수 있다. 또한, 진공계를 사용하지 않은 장점을 활용하여, 대단히 긴 로울 형상으로 권취한 필름 기재를 순차 반송하면서, 로울-로울 방식으로 생산성 좋게 전기 배선을 형성할 수도 있다.
본 발명의 제1 실시형태에서는, 모두 습식 성막기술로부터 얻어진 산화막 상에, 무전해 도금에 의해서 금속막을 형성함으로써 전기 배선을 형성하고 있지만,산화막으로서 도전성 산화막을 사용하면, 무전해 도금에 한하지 않고 전기도금이라도 도전성 산화막 상에 도금막을 직접 형성할 수도 있다. 단지, 이 경우는, 도전성 산화막의 시트 저항에 의해 도금막의 막 두께 분포가 영향받기 때문에, 그것을 고려한 기판 사이즈나 용도가 한정된다.
또한, 상기 제1 실시형태에서는, 진공 막 형성장치를 사용하는 스퍼터링법이나 증착법에 의해서 형성된 산화막 상에 금속도금을 하는 것보다도, 졸-겔법이나 화학석출법으로 형성된 산화막 상에 금속 도금을 하는 쪽이 밀착성이 뛰어난 금속막을 형성할 수 있기 때문에, 신뢰성이 뛰어난 표시장치를 제공할 수 있다.
(제2 실시형태)
도 6은 본 발명의 제2 실시형태의 표시장치에 사용되는 배선기판의 단면도로서, 이 배선기판은 제1 실시형태의 전기 배선의 제조방법(1)∼(4)중 어느 하나에 의해 제조된 전기 배선을 게이트 배선에 사용한 액정 표시장치용 액티브 매트릭스 기판이다.
도 6에 나타낸 바와 같이, 유리기판(81) 상에 게이트 배선(82)(게이트 전극83)이 형성되어 있고, 스퍼터링법에 의해서 형성되는 종래의 Al, Ta 또는 Mo 의 전기 배선 대신에, 전기 배선의 제조방법(1)∼(4)을 간단히 적용할 수 있다 (도 6은 4층 구조의 적층막으로 구성된 전기 배선만을 나타낸다). 또한, 그 위에, SiNx로 이루어진 게이트절연막(84)을 형성하고 있다. 그리고, 상기 게이트 전극(83) 상에, a-Si:H로 이루어진 채널층(85), n+형의 a-Si:H로 이루어진콘택트층(86), Mo로 이루어진 소스전극(87) 및 드레인 전극(88)으로 구성된 TFT부(80)를 형성하고 있다. 또한, 그 TFT부(80)나 버스라인부[게이트 배선(82) 및 소스배선(도시하지 않음)]의 위에는, SiNx로 이루어진 절연 보호막(101) 및 유기 층간절연막(103)을 형성하고, 또한 유기 층간절연막(103) 상의 최표층부에, 화소전극으로서 투명전극(89)(또는 반사전극)을 형성하고 있다. 화소전극인 투명전극(89)과 드레인전극(88)은, 절연 보호막(101) 및 유기 층간절연막(103)에 제공된 콘택트홀(104)을 매개로 전기적으로 접속되어 있다.
상기 구성의 배선기판은, 제1 실시형태의 도1에 나타낸 배선기판과 같은 효과를 갖는다.
(제3 실시형태)
도 7은 본 발명의 제3 실시형태의 표시장치에 사용되는 배선기판의 단면도로서, 이 배선기판은 제1 실시형태에 따른 전기 배선의 제조방법(1)∼(4)중 어느 하나에 의해 제조된 전기 배선을 게이트 배선으로 사용한 액정 표시장치용의 액티브 매트릭스 기판이다.
도 7에 나타낸 바와 같이, 유리기판(91) 상에 게이트 배선(92)(게이트 전극93)이 형성되어 있고, 스퍼터링법에 의해서 형성되는 종래의 Al, Ta 또는 Mo의 전기 배선 대신에, 전기 배선의 제조방법(1)∼(4)을 적용한다(도 7은 4층 구조의 적층막으로 구성된 전기 배선만을 나타낸다). 이 때, 게이트 배선(92)의 최하층이 되는 산화막을, ITO, SnO2또는 ZnO 등으로 이루어진 도전성 산화막으로 형성하고,또한 이 도전성 산화막의 형성과 동시에 화소전극(94)을 형성한다. 또한 그 위에는, SiNx로 이루어진 게이트절연막(100)을 형성한다. 그리고, 게이트 전극(93) 상에, a-Si:H로 이루어진 채널층(96); n+형의 a-Si:H로 이루어진 콘택트층(97); Mo, Ta 또는 A1 등의 금속으로 이루어진 소스전극(98); 및 드레인전극(99)으로 구성된 TFT부(90)를 형성하고 있다. 그리고, TFT부(90)나 버스라인부[게이트 배선(92) 및 소스배선(도시하지 않음)]의 위에는, SiNx나 유기 절연막으로 이루어진 절연 보호막(102)을 형성하고 있다.
이와 같이, 게이트 배선(92)의 최하층인 산화막으로서, ITO, SnO2또는 ZnO 등으로 이루어진 투명성이 뛰어난 도전성 산화막을 사용하면, 액정 표시장치와 같이, 전기 배선 이외에도 별도 투명 도전막(예컨대 화소마다 제공되어 있는 투명 전극)의 형성을 필요로 하는 경우, 양자를 같은 투명 도전성 산화막으로 형성할 수 있어, 공정의 단축(고효율화)을 실현할 수 있다.
(제4 실시형태)
도 8은 본 발명의 제4 실시형태에 따른 이차원 화상검출기의 평면도를 나타내고 있다. 도 8에 나타낸 바와 같이, 상기 이차원 화상검출기는 유리기판(110), 상기 유리기판(110) 상에 매트릭스 상으로 배열된 화소전극(111), 상기 화소전극(111)의 행마다 제공된 게이트 배선(112), 상기 화소전극(111)의 열마다 제공된 데이터전극(113), 상기 데이터전극(113)이 입력단자에 접속된 앰플리파이어(114), 상기 화소전극(111)에 설치되며 상기 게이트 배선(112)에 게이트가 접속된 TFT(115)와 상기 화소전극(111)마다 제공된 축적 커패시터(116)를 포함하고 있다.
또한, 도 9는 도 8로 나타낸 이차원 화상검출기의 1화소에 대한 단면도이다. 이 이차원 화상검출기는, 액티브 매트릭스 기판 상에 엑스선 도전체와 상부전극이 형성된 구조를 기본적으로 갖고 있다. 도 9에 나타낸 바와 같이, 유리기판(121) 상에 게이트 전극(122)을 형성하고 있다. 이 게이트 배선(122)은, 스퍼터링법에 의해서 형성되는 종래의 Al, Ta 또는 Mo의 전기 배선과는 달리, 제1 실시형태로 설명한 방법으로 모두 습식 성막기술에 의해서 형성된 Cu/Au/Ni/ITO의 적층막으로 구성하고 있다. 또한 그 위에, SiNx로 이루어진 게이트절연막(124)을 형성하고 있다. 그리고, 상기 게이트 전극(122) 상에, a-Si:H로 이루어진 채널층(126); n+형의 a-Si:H로 이루어진 콘택트층(127); Al, Ta 또는 Mo 등의 금속으로 이루어진 소스전극(128); 및 드레인전극(129)으로 구성된 TFT부(120)를 형성하고 있다. 또한, TFT부(120)나 게이트 배선, 소스배선(도시하지 않음)을 덮도록 수지제의 절연층(130)을 형성한 후, 화소전극(128)으로서 투명전극이나 금속전극을 형성하고 있다. 상기 화소전극(128)과 TFT부(120)의 드레인전극(129)을, 절연층에 형성된 비아홀(도시하지 않음)에 의해서 접속하고 있다. 또한, 축적 커패시터는 축적 커패시터 전극(123)과 화소전극(128)의 사이에 개재하는 게이트 절연막(124)에 의해 구성되어 있다.
이러한 구성의 액티브 매트릭스 기판 상에, 엑스선 도전층(131)과상부전극(132)을 형성함으로써 2차원 화상검출기가 완성된다. 또, 엑스선 도전층(131)의 재료로서는, a-Se, CdTe, CdZnTe 또는 PbI2등이 사용될 수 있다.
상기 구성의 이차원 화상검출기에서는, 엑스선 도전층(81)에 엑스선이 입사하면, 엑스선 도전층(81) 내에서 전자홀 쌍이 발생하고, 이 전하가 축적 커패시터[축적 커패시터 전극(123), 화소전극(128) 및 게이트 절연막(124)으로 구성]에 축적된다. 이 전하를 이차원상으로 배치된 TFT부(120)(도 8에서는 115)로 순차 판독함으로써 엑스선의 화상을 얻을 수 있게 된다.
이와 같이, 상기 이차원 화상검출기는, 진공 막 형성장치를 일체 사용하지 않고서 금속막과 산화막에 의하여 형성된 적층 구조의 전기 배선(게이트 배선)이 얻어진다. 따라서, 제1∼제3 실시형태와 같이, 산화막 상에 밀착성이 뛰어난 금속막을 형성할 수 있기 때문에, 신뢰성이 높은 이차원 화상검출기를 제공할 수 있다.
이 제4 실시형태에서는, 진공 막 형성장치를 일체 사용하지 않기 때문에, 장치 비용이 저렴하고, 종래의 전기 배선의 제조방법에 비해 충분한 비용절감 효과가 얻어진다. 또한, 습식 성막기술은 진공 성막기술에 비해 대면적의 막 형성이 용이하기 때문에, 대면적의 기판에 대하여도 용이하게 대응할 수 있다. 특히, 엑스선의 이차원 화상을 검출하려고 한 경우, 원리상, 엑스선 상을 형성하는 것이 곤란하기 때문에, 수상영역(受像領域)과 거의 같은 사이즈의 이차원 화상검출기가 필요해진다. 따라서, 이차원 화상검출기 자체의 대면적화가 요구되기 때문에, 본 발명은 매우 유효한 것으로 평가될 수 있다. 또한, 이 경우, 저온 막 형성이 가능해지기때문에 막 형성에 관계되는 에너지 소비량을 줄일 수도 있다.
또한, 엑스선 도전층을 화소마다 분리하도록 패턴을 형성해도 좋고, 엑스선 도전층을 각종 다이오드 구조로 할 수도 있다. 또한, 엑스선 도전층 대신에 광 도전층을 사용하면, 빛에 대한 이차원 화상검출기를 형성할 수도 있다. 또한, 이러한 빛에 대한 이차원 화상검출기와 엑스선-광 변환층을 조합하여, 엑스선용의 이차원 화상검출기를 구성할 수도 있다.
또, 상기 제1∼제4 실시형태의 도 1, 도 6, 도 7 또는 도 9에 나타낸 배선기판(액티브 매트릭스 기판)의 구조는 간단한 일례로서, 게이트 배선뿐만아니라 소스배선에도 습식 막 형성법을 적용할 수 있다. 또한, TFT의 구조도 도1, 도 6, 도 7 또는 도 9에 나타낸 TFT부(15,80,90,120)에 한정되는 것은 아니고, 스태거 구조, 역스태거 구조중 어느 것에도 적용할 수 있다. 또한, a-Si를 사용한 TFT뿐만아니라, p-Si, CdSe 등으로 이루어진 다른 반도체 막을 사용한 TFT 구조를 채용하여도 상관없다. 또한, TFT 이외에도 금속·절연체·금속(MIM), 백-백(back-to-back) 다이오드(BTB), 다이오드 링, 배리스터(varistor) 또는 플라즈마 스위칭 등을 사용한 액티브 매트릭스 기판을 표시장치나 화상검출기에 널리 적용할 수 있다. 또한, 상기 전기 배선의 구조는, 액티브 소자를 갖지 않은 배선기판에도 적용할 수 있고, 그 배선기판을 사용하여, 패시브 매트릭스형의 표시장치를 형성할 수도 있다.
또한, 상기 제1∼제3 실시형태에서는, 배선기판이 사용되는 액정 표시장치에 관해서 설명하였지만, 표시장치는 이에 한하지 않고, 표시매체로서 액정 이외의 광학매체를 채용한 표시장치, 예컨대,
·플라즈마 표시장치(PDP)
·무기 또는 유기의 EL 표시장치
·일렉트로크로믹 표시장치
·전기영동표시장치
등의 전기 배선을 필요로 하는 모든 표시장치, 특히 저저항화, 대면적화, 비용 절감 등이 요구되는 표시장치에 널리 적용할 수 있다.
또한, 본 발명의 전기 배선의 제조방법에서는, 액티브 매트릭스 구동형이나 패시브 매트릭스 구동형의 평판 표시장치 전반이나, 기타 평판 형상을 한 이차원 화상검출기나, 그 밖의 전기 배선을 구비하는 모든 전자기기에 널리 적용할 수 있다.
또한, 본 발명의 배선기판(액티브 매트릭스 기판)은, 투과형 액정 표시장치나 반사형 액정 표시장치 및 이차원 화상검출기 등에 사용할 수 있고, 그 중에서도 대면적이 요청되는 디스플레이 분야와 같이, 전기 배선의 저항을 낮추기 위해서 Cu를 사용하는 경우나, 건식 막 형성 대신에 습식 막 형성에 의해 전기 배선을 형성하는 경우에 매우 유효하다.
본 발명은 이상과 같이 기재되어 있지만, 본 발명이 여러 방법으로 변형될 수 있다는 것은 분명하다. 이러한 변형은 본 발명의 정신과 범위로부터 일탈하는 것으로는 간주되지 않고, 당업자에게 분명한 변경은 모두, 이하의 청구범위의 범위내에 포함되는 것으로 해석된다.

Claims (6)

  1. 절연성 기판상에 촉매를 부여하는 촉매부여공정과, 상기 촉매가 부여된 절연성 기판상에 수용액중의 화학석출법에 의해서 산화막을 형성하는 산화막형성공정과, 상기 산화막상에 습식 도금법에 의해서 금속막을 형성하는 금속막형성공정을 구비하는 전기배선의 제조방법.
  2. 제1항에 있어서, 상기 산화막이 산화아연으로 이루어진 것을 특징으로 하는 전기배선의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 금속막은 니켈, 구리 또는 금 중의 어느 하나로 이루어진 단층막, 또는, 상기 단층막을 적어도 1층 포함하는 다층막인 것을 특징으로 하는 전기배선의 제조방법.
  4. 절연성 기판상에 부여된 촉매와, 상기 촉매가 부여된 절연성 기판상에 형성된 산화막과, 상기 산화막상에 형성된 금속막을 구비하는 적층구조의 전기배선을 포함하는 배선기판.
  5. 제4항에 있어서, 상기 산화막이 산화아연으로 이루어진 것을 특징으로 하는 배선기판.
  6. 제4항 또는 제5항에 있어서, 상기 금속막은 니켈, 구리 또는 금 중의 어느 하나로 이루어진 단층막, 또는, 상기 단층막을 적어도 1층 포함하는 다층막인 것을 특징으로 하는 전기배선기판.
KR10-2003-0016420A 1999-05-18 2003-03-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판 KR100531077B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00137122 1999-05-18
JP13712299 1999-05-18
JP2000058696A JP3479023B2 (ja) 1999-05-18 2000-03-03 電気配線の製造方法および配線基板および表示装置および画像検出器
JPJP-P-2000-00058696 2000-03-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0026403A Division KR100463818B1 (ko) 1999-05-18 2000-05-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판

Publications (2)

Publication Number Publication Date
KR20030029569A true KR20030029569A (ko) 2003-04-14
KR100531077B1 KR100531077B1 (ko) 2005-11-28

Family

ID=26470541

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2000-0026403A KR100463818B1 (ko) 1999-05-18 2000-05-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판
KR10-2003-0016420A KR100531077B1 (ko) 1999-05-18 2003-03-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-2000-0026403A KR100463818B1 (ko) 1999-05-18 2000-05-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판

Country Status (4)

Country Link
US (2) US6750475B1 (ko)
JP (1) JP3479023B2 (ko)
KR (2) KR100463818B1 (ko)
TW (1) TW508594B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380540B1 (ko) * 2009-12-17 2014-04-03 현대중공업 주식회사 태양전지의 금속전극 형성방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925080B2 (ja) * 2000-12-01 2007-06-06 セイコーエプソン株式会社 電子ブック、それに用いる電子ペーパの製造方法
KR100763137B1 (ko) * 2000-12-29 2007-10-02 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
US6891194B2 (en) * 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
JP3716755B2 (ja) * 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
JP2002348680A (ja) 2001-05-22 2002-12-04 Sharp Corp 金属膜パターンおよびその製造方法
KR100796795B1 (ko) 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
CN100380682C (zh) * 2002-03-07 2008-04-09 三星电子株式会社 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TW588565B (en) * 2002-10-31 2004-05-21 Au Optronics Corp Active matrix organic light emitting diode and method of manufacturing the same
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
JP4780924B2 (ja) * 2004-04-01 2011-09-28 キヤノン株式会社 マトリクスアレイ基板の製造方法
JP2005327817A (ja) * 2004-05-12 2005-11-24 Toshiba Corp 放射線検出器
JP4673304B2 (ja) * 2004-05-13 2011-04-20 株式会社アルバック 表示装置、表示装置の製造方法
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7381633B2 (en) * 2005-01-27 2008-06-03 Hewlett-Packard Development Company, L.P. Method of making a patterned metal oxide film
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
KR101180158B1 (ko) * 2005-07-13 2012-09-07 인더스트리얼 테크놀로지 리서치 인스티튜트 ＴＦＴ 구리 게이트 공정을 위한 무전해 ＮｉＷＰ 접착 및캡핑층
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
KR100774797B1 (ko) * 2005-10-19 2007-11-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판
JP2007114360A (ja) * 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
GB0611619D0 (en) * 2006-06-12 2006-07-19 Radiation Watch Ltd Lead iodide deposition method
WO2009146461A1 (en) 2008-05-30 2009-12-03 The Regents Of The University Of California (al,ga,in)n diode laser fabricated at reduced temperature
KR101172113B1 (ko) * 2008-11-14 2012-08-10 엘지이노텍 주식회사 터치스크린 및 그 제조방법
JP5604787B2 (ja) * 2009-01-21 2014-10-15 富士通株式会社 無電解めっき物の製造方法
JP4835705B2 (ja) * 2009-02-27 2011-12-14 ソニー株式会社 反射電極の形成方法並びに駆動基板および表示装置
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TW201240098A (en) * 2011-03-23 2012-10-01 Chunghwa Picture Tubes Ltd Reflective display and thin film transistor array substrate
JP2013185216A (ja) * 2012-03-08 2013-09-19 Kanto Gakuin 積層体、及び積層体の製造方法
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
TW201539508A (zh) * 2014-04-03 2015-10-16 Nat Univ Tsing Hua 微型常閉式結構及其製作方法
JP2016160149A (ja) * 2015-03-03 2016-09-05 学校法人関東学院 改質層付ガラス基板及び配線回路付きガラス基板
KR102650435B1 (ko) 2019-06-14 2024-03-26 삼성디스플레이 주식회사 표시 패널
JP7215705B1 (ja) * 2021-06-24 2023-01-31 奥野製薬工業株式会社 めっき皮膜及びめっき皮膜の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642585A (en) * 1969-07-15 1972-02-15 Hooker Chemical Corp Double-dip process for metal plating of substrates
JPH0724114B2 (ja) 1985-12-12 1995-03-15 株式会社リコー 光情報記録媒体
JPS62288883A (ja) 1986-06-09 1987-12-15 アルプス電気株式会社 薄膜トランジスタの製造方法
JPS63280222A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 液晶表示装置
JPH0196383A (ja) 1987-10-07 1989-04-14 Seiko Instr & Electron Ltd 透明導電膜パターン上へのめっき方法
JPH0283533A (ja) 1988-09-21 1990-03-23 Hitachi Ltd 液晶表示装置及びそれに用いる電極基板
JPH02223924A (ja) 1989-02-27 1990-09-06 Hitachi Ltd 表示パネルの製造方法
JPH0318826A (ja) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2814155B2 (ja) * 1990-08-13 1998-10-22 キヤノン株式会社 Ｉｔｏ膜パターンの形成方法および液晶表示素子用基板の製造方法
JPH04232922A (ja) 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3231900B2 (ja) * 1992-10-28 2001-11-26 株式会社アルバック 成膜装置
US5319206A (en) 1992-12-16 1994-06-07 E. I. Du Pont De Nemours And Company Method and apparatus for acquiring an X-ray image using a solid state device
JPH08144061A (ja) 1994-11-24 1996-06-04 Japan Energy Corp 絶縁体のメタライズ方法
US5835167A (en) * 1994-12-21 1998-11-10 Philips Electronics North America Plasma addressed liquid crystal display with reduced column voltages
JPH08242001A (ja) * 1995-03-06 1996-09-17 Toshiba Corp 薄膜トランジスタの製造方法
JP3734848B2 (ja) 1995-03-14 2006-01-11 株式会社Ｋｒｉ 透明導電材の形成方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
JPH10509669A (ja) * 1995-08-14 1998-09-22 セントラル硝子株式会社 多孔質金属酸化物薄膜とそれをガラス基板の上に形成する方法
US5926735A (en) * 1996-02-22 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device
US5880801A (en) * 1996-03-07 1999-03-09 California Institute Of Technology Hybrid aligned liquid crystal display employing An anodized alignment layer and method for fabrication
JP3256776B2 (ja) 1996-04-16 2002-02-12 大阪市 酸化亜鉛膜形成用組成物
US5652430A (en) * 1996-05-03 1997-07-29 Sterling Diagnostic Imaging, Inc. Direct radiographic imaging panel
JPH1020487A (ja) 1996-07-04 1998-01-23 Mitsubishi Materials Corp Ｐｂ含有金属酸化物薄膜パターンの形成方法
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
US6075257A (en) * 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JP3302600B2 (ja) 1997-03-14 2002-07-15 住友大阪セメント株式会社 導電体パターン
US5943580A (en) 1997-12-15 1999-08-24 Motorola, Inc. Method of forming a capacitor or an inductor on a substrate
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380540B1 (ko) * 2009-12-17 2014-04-03 현대중공업 주식회사 태양전지의 금속전극 형성방법

Also Published As

Publication number Publication date
KR100463818B1 (ko) 2004-12-29
US6750475B1 (en) 2004-06-15
JP3479023B2 (ja) 2003-12-15
TW508594B (en) 2002-11-01
US6720211B2 (en) 2004-04-13
JP2001032086A (ja) 2001-02-06
KR100531077B1 (ko) 2005-11-28
KR20000077302A (ko) 2000-12-26
US20020123176A1 (en) 2002-09-05

Similar Documents

Publication Publication Date Title
KR100463818B1 (ko) 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판
US6798032B2 (en) Metal film pattern and manufacturing method thereof
KR100397914B1 (ko) 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치
KR100371298B1 (ko) 금속배선의 제조방법
KR100372839B1 (ko) 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
WO2021169068A1 (zh) 触控面板、触控面板的制作方法及其装置
CN1760739A (zh) 半透射型液晶显示装置及其制造方法
WO2021169067A1 (zh) 电极、电极的制作方法及其装置
CN1222042C (zh) 金属互接件以及采用金属互接件的有源矩阵基底
JP2003051463A (ja) 金属配線の製造方法およびその方法を用いた金属配線基板
WO2010050318A1 (ja) 透明導電性基板、透明導電性基板の製造方法、及び電気化学表示素子
JPWO2009157244A1 (ja) 透明導電性基板の製造方法
KR102275806B1 (ko) 터치 패널 및 그 형성 방법
JP2003213436A (ja) 金属膜パターンおよびその製造方法
US20220100315A1 (en) Touch panel, manufacturing method of touch panel, and device thereof
KR102423164B1 (ko) 터치 패널, 터치 패널의 제조 방법 및 그 디바이스
JPH0364869B2 (ko)
JP2003043516A (ja) 液晶表示素子用基板およびこれを用いる液晶表示素子
JPS61215582A (ja) 液晶セルとその製法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040315

Effective date: 20050923

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee