JP2001032086A - 電気配線の製造方法および配線基板および表示装置および画像検出器 - Google Patents

電気配線の製造方法および配線基板および表示装置および画像検出器

Info

Publication number
JP2001032086A
JP2001032086A JP2000058696A JP2000058696A JP2001032086A JP 2001032086 A JP2001032086 A JP 2001032086A JP 2000058696 A JP2000058696 A JP 2000058696A JP 2000058696 A JP2000058696 A JP 2000058696A JP 2001032086 A JP2001032086 A JP 2001032086A
Authority
JP
Japan
Prior art keywords
film
oxide film
wiring
manufacturing
electric wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000058696A
Other languages
English (en)
Other versions
JP3479023B2 (ja
Inventor
Yoshihiro Izumi
良弘 和泉
Yoshimasa Chikama
義雅 近間
Hisao Ochi
久雄 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000058696A priority Critical patent/JP3479023B2/ja
Priority to TW089109086A priority patent/TW508594B/zh
Priority to US09/573,464 priority patent/US6750475B1/en
Priority to KR10-2000-0026403A priority patent/KR100463818B1/ko
Publication of JP2001032086A publication Critical patent/JP2001032086A/ja
Priority to US10/137,217 priority patent/US6720211B2/en
Priority to KR10-2003-0016420A priority patent/KR100531077B1/ko
Application granted granted Critical
Publication of JP3479023B2 publication Critical patent/JP3479023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14676X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Abstract

(57)【要約】 【課題】 真空成膜装置を用いることなく、低コストで
製造できると共に、大面積基板に容易に対応できる電気
配線の製造方法および配線基板および表示装置および画
像検出器を提供する。 【解決手段】 絶縁性基板41上に湿式成膜技術(ゾル
ゲル法,化学析出法または液相析出法)を用いて酸化膜4
2を形成する。次に、上記酸化膜42を配線形状にパタ
ーニングする。そして、酸化膜のパターン42a上に、
湿式成膜技術(湿式メッキ法)を用いてNiからなる金属
膜43を成膜する。さらに、そのNiからなる金属膜4
3上に、無電解メッキにより低抵抗なAuからなる金属
膜44を積層し、Au膜44上に電気メッキにより低抵
抗で低コストなCuからなる金属膜45を積層する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、フラットパネル
ディスプレイや二次元画像検出器の電子機器の電気回路
基板等に用いられる電気配線の製造方法に関し、さら
に、各種電子デバイスに適用できる配線基板、および、
液晶表示装置(LCD),プラズマ表示装置(PDP),エレ
クトロクロミック表示装置(ECD)またはエレクトロル
ミネッセント表示装置(ELD)等の表示装置、および、
光や放射線による画像検出器に関する。
【0002】
【従来の技術および発明が解決しようとする課題】従
来、液晶表示装置に代表されるフラットパネルディスプ
レイは、通常一対の基板の間に液晶,放電ガス等の表示
材料を挟んで保持し、この表示材料に電圧を印加する。
このとき、少なくとも一方の基板には、導電性材料から
なる電気配線を配列している。
【0003】例えば、アクティブマトリクス駆動型ディ
スプレイの場合、表示材料を挟んで保持する一対の基板
のうちの一方の基板(アクティブマトリクス基板)上に
は、ゲート電極とデータ電極をマトリクス状に配設する
と共に、その交差部毎に薄膜トランジスタ(TFT)と画
素電極とを配設している。通常、このゲート電極やデー
タ電極をTa,AlまたはMo等の金属材料で形成してお
り、スパッタ法等のドライ成膜法によって成膜してい
る。
【0004】一方、光やX線のセンサーとして、上記ア
クティブマトリクス駆動型ディスプレイと同構造のアク
ティブマトリクス基板に光感知素子やX線感知素子を組
み合わせたフラットパネル型の二次元画像検出器が開発
されている。このような二次元画像検出器の詳細につい
ては、「L.S Jeromin,et al.,“Application of a‐S
i Active‐Matrix Technology in X‐Ray Detector Pan
el”, SID 97 DIGEST,p.91-94,1997」や、「特開平6
−342098号公報」等に記載されている。
【0005】ところで、このようなフラットパネルディ
スプレイや二次元画像検出器において、大面積化,高精
細化を図ろうとした場合、駆動周波数が高くなるにした
がって、電気配線の抵抗や寄生容量が増大することか
ら、駆動信号の遅延が大きな問題となってくる。
【0006】そこで、この駆動信号の遅延問題を解決す
るために、従来の配線材料であるAl(バルク抵抗率2.
7μΩ・cm)、α−Ta(バルク抵抗率13.1μΩ・c
m)、Mo(バルク抵抗率5.8μΩ・cm)の代わりに、
より電気抵抗の低いCu(バルク抵抗率1.7μΩ・cm)
を配線材料に用いる試みがなされている。例えば、「Lo
w Resistance Copper Address Line for TFT-LCD」(Jap
an Display '89 p.498‐501)において、ゲート電極材料
にCuを用いたTFT−LCD(液晶表示装置)の検討結
果が開示されている。この文献によれば、スパッタ法で
成膜したCu膜は下地ガラス基板との密着性が悪いた
め、下地にTa等の金属膜を介在させることにより密着
性の向上を図る必要があることが明記されている。
【0007】しかしながら、上記下地にTa等の金属膜
を介在させた配線構造の場合、Cu膜とTa等の下地金属
膜に対して、個別のドライ成膜工程やエッチングプロセ
スが必要となり、プロセスが増加して、コストアップに
つながるといった問題を有する。
【0008】そこで、特開平4−232922号公報に
おいて、ITO(Indium-Tin-Oxide:錫添加酸化インジ
ウム)等からなる透明電極を下地膜に使用し、上記下地
膜上にCu等の金属膜をメッキ技術によって成膜する電
気配線の製造方法が提案されている。この技術によれ
ば、メッキ金属は、ITO膜上のみに選択的に成膜する
ことができるため、パターニングプロセスは透明電極の
ITO膜だけでよく、Cu配線を大面積でも高率よく成
膜できる効果が明記されている。また、ITO膜と密着
性のよいNi等の金属膜をITOとCuの間に介在させる
構造についても記載されている。
【0009】一方、上記特開平4−232922号公報
に記載の電気配線の製造方法に限らず、アクティブマト
リクス基板のプロセスの短縮化、単純マトリクス型の液
晶表示装置等の透明電極の低抵抗化、ITO膜上の半田
の濡れ性の向上といった種々の目的で、パターニングさ
れたITO膜上にNi,AuまたはCu等の金属膜をメッキ
技術で成膜する電気配線の製造方法が提案されている
(例えば、特開平2−83533号公報、特開平2−2
23924号公報、特開昭62−288883号公報、
特開平1−96383号公報参照)。
【0010】しかしながら、上記下地にITOを用いた
電気配線の製造方法の場合、金属膜については真空成膜
装置を用いないメッキ技術によって成膜されているが、
金属膜の下地となるITO膜については依然としてスパ
ッタ法や蒸着法の真空成膜装置によって成膜が行われる
ため、コストダウン効果が充分に得られず、大面積基板
に対して容易に対応できないという問題がある。
【0011】そこで、この発明の目的は、真空成膜装置
を用いることなく、低コストで製造できると共に、大面
積基板に容易に対応できる電気配線の製造方法および配
線基板および表示装置および画像検出器を提供すること
にある。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の電気配線の製造方法は、絶縁性基板上に
湿式成膜技術によって酸化膜を形成する酸化膜形成工程
と、上記酸化膜上に湿式成膜技術によって金属膜を形成
する金属膜形成工程とを有することを特徴としている。
【0013】上記請求項1の電気配線の製造方法によれ
ば、真空成膜装置を一切使用せずに金属膜と酸化膜とに
よって形成された積層構造の電気配線を得ることがで
き、従来の電気配線の製造方法に比べて充分なコストダ
ウン効果が得られる。また、湿式成膜技術は、真空成膜
技術に比べて大面積成膜が容易であることから、大面積
基板に対しても容易に対応できる。また、真空成膜装置
を一切使用せずに金属膜と酸化膜とによって形成された
積層構造の電気配線を得ることができるので、ガラス基
板のように耐真空性や耐熱性に優れたガラス基板以外に
も、有機材料からなる絶縁性基板(例えば高分子フィル
ム)等にも容易に電気配線を形成することが可能にな
る。さらに、真空系を用いないメリットを生かし、長い
フィルム基材を用いてロールツーロール方式で生産性よ
く電気配線を形成できる。
【0014】また、請求項2の電気配線の製造方法は、
請求項1の電気配線の製造方法において、上記酸化膜形
成工程と上記金属膜形成工程との間に、上記酸化膜を所
定の形状にパターニングするパターニング工程を有する
ことを特徴としている。
【0015】上記請求項2の電気配線の製造方法によれ
ば、上記金属膜形成工程で成膜される金属膜を、上記パ
ターニング工程により所定の形状にパターニングされた
酸化膜上のみに選択的に成膜することができる。したが
って、酸化膜と金属膜とを絶縁性基板の全面に成膜した
後にその両者をパターニングする場合に比べて、必要な
部分にしか金属膜が成膜されないので、金属膜のパター
ニングが不要になり、金属膜材料の無駄も発生しない。
【0016】また、請求項3の電気配線の製造方法は、
請求項2の電気配線の製造方法において、上記酸化膜の
前駆体は感光性を有し、上記酸化膜を所定の形状にパタ
ーニングするパターニング工程は上記酸化膜の前駆体に
光を照射する工程を含むことを特徴としている。
【0017】上記請求項3の電気配線の製造方法によれ
ば、上記酸化膜の成膜からパターニングまでの間に、レ
ジストの塗布や剥離工程を必要としないため、製造効率
を向上できる。
【0018】また、請求項4の電気配線の製造方法は、
請求項1または2の電気配線の製造方法において、上記
酸化膜形成工程に用いられる湿式成膜技術はゾルゲル法
であることを特徴としている。
【0019】上記ゾルゲル法とは、湿式成膜技術の一種
であり、金属の有機化合物または無機化合物を溶液と
し、その溶液中で化合物の加水分解・重縮合反応を進ま
せて、ゾルをゲルとして固化し、ゲルの加熱によって酸
化物固体を作成する方法である。上記請求項4の電気配
線の製造方法によれば、上記ゾルゲル方法を用いること
によって、真空成膜装置を用いることなく、ガラス等の
絶縁性基板上にゾルゲル溶液を塗布して焼成するだけで
酸化膜を容易に成膜することができる。また、上記ゾル
ゲル法では、真空成膜装置によって成膜された酸化膜の
滑らかな表面に比べて、微細な孔が網目状に存在する多
孔質(ポーラス)な酸化膜を形成することが可能である。
したがって、ゾルゲル法によって得られた酸化膜上に金
属膜をメッキすると、酸化膜の微細な孔がアンカー効果
を発揮して、非常に密着性のよいメッキ膜を得ることが
できる。これにより、従来困難であったITO膜上への
無電解Cuメッキも可能となる。
【0020】また、請求項5の電気配線の製造方法は、
請求項1または2の電気配線の製造方法において、上記
酸化膜形成工程に用いられる湿式成膜技術は化学析出法
または液相析出法のいずれか一方であることを特徴とし
ている。
【0021】上記化学析出法は、水溶液中に絶縁性基板
を浸漬し、水溶中での酸化還元反応を用いて、絶縁性基
板上に酸化膜を析出する方法である。また、液相析出法
(LPD法)は、金属フルオロ錯体やケイフッ化水素酸の
加水分解平衡反応を用いて、絶縁性基板上に酸化膜を析
出する方法である。上記請求項5の電気配線の製造方法
によれば、このような化学析出法または液相析出法を用
いることによって、真空成膜装置を用いることなく、絶
縁性基板を水溶液に浸漬するだけで酸化膜を容易に成膜
することができる。また、上記化学析出法によって得ら
れた酸化膜は、絶縁性基板上に付着させた金属触媒を核
に結晶粒が成長していくため、真空成膜装置によって成
膜された酸化膜に比べると表面の凹凸が激しい。したが
って、化学析出法によって得られた酸化膜上に金属膜を
メッキすれば、酸化膜の表面の凹凸がアンカー効果を発
揮して、非常に密着性のよいメッキ膜を得ることができ
る。
【0022】また、請求項6の電気配線の製造方法は、
請求項1または2の電気配線の製造方法において、上記
金属膜形成工程に用いられる湿式成膜技術は湿式メッキ
法であることを特徴としている。
【0023】上記請求項6の電気配線の製造方法によれ
ば、電気メッキと無電解メッキに大別される湿式メッキ
法のうちの電気メッキの場合は、金属イオンを溶解した
メッキ液に陽極となる金属と陰極(被メッキ電極)を配置
して、メッキ液に直流電流を流すことにより陰極表面に
金属膜が析出する。したがって、酸化膜形成工程で形成
する下地の酸化膜が導電性を有する場合は、その酸化膜
を陰極とすることにより、酸化膜上のみに金属膜を析出
させることが可能になる。一方、上記無電解メッキ(還
元メッキや置換メッキ等)の場合は、メッキ液に電流を
流さずに金属膜を析出させることが可能である。したが
って、上記酸化膜形成工程で形成される下地の酸化膜の
導電性の有無を問わず、金属膜を析出させることが可能
になる。また、電気メッキに比べると電流密度分布の影
響を受けないので、大面積でも膜厚なメッキ膜を成膜す
ることが可能である。さらに、このときに酸化膜上のみ
に選択的に触媒を付着させる処理を行うことにより、酸
化膜上のみに選択的に金属膜を析出させることも可能と
なる。このように、金属膜形成工程の湿式成膜技術に湿
式メッキ法を用いることにより、真空成膜装置を用いず
に金属膜を容易に成膜することができる。
【0024】また、請求項7の電気配線の製造方法は、
請求項1乃至6のいずれか1つの電気配線の製造方法に
おいて、上記酸化膜がメッキ触媒を含有することを特徴
としている。
【0025】上記請求項7の電気配線の製造方法によれ
ば、後の工程で酸化膜上に無電解メッキによって金属膜
を形成する場合に、メッキ触媒の付与工程を省くことが
可能になる。
【0026】また、請求項8の電気配線の製造方法は、
請求項1乃至7のいずれか1つの電気配線の製造方法に
おいて、上記酸化膜が導電性酸化膜であることを特徴と
している。
【0027】上記請求項8の電気配線の製造方法によれ
ば、上記酸化膜を導電性酸化膜とすることにより、その
導電性酸化膜上に電気メッキによる金属膜形成が可能に
なる。
【0028】また、請求項9の電気配線の製造方法は、
請求項8の電気配線の製造方法において、上記導電性酸
化膜が透明性を有することを特徴としている。
【0029】上記請求項9の電気配線の製造方法によれ
ば、上記酸化膜を透明性を有する導電性酸化膜とするこ
とにより、電気配線以外に例えば液晶表示装置や二次元
画像検出器の画素毎に設けられている透明電極も同じ透
明導電性酸化膜で形成することができ、プロセスの短縮
化ができる。
【0030】また、請求項10の電気配線の製造方法
は、請求項8または9の電気配線の製造方法において、
上記導電性酸化膜は、電気配線およびその電気配線以外
の用途の膜であって、上記絶縁性基板上に同一工程によ
り同じ材料で形成されることを特徴としている。
【0031】上記請求項10の電気配線の製造方法によ
れば、液晶表示装置や二次元画像検出器のように、電気
配線の用途以外に透明導電膜(例えば画素毎に設けられ
ている透明電極)の成膜を必要とする場合、同一工程に
より同じ材料で形成された透明導電性酸化膜を、上記電
気配線およびその電気配線以外の用途の膜に用いること
ができ、プロセスを短縮化できると共に、効率よく電気
配線を製造できる。
【0032】また、請求項11の電気配線の製造方法
は、請求項1乃至10のいずれか1つの電気配線の製造
方法において、上記金属膜は、ニッケル,銅および金の
うちのいずれか1つからなる単層膜か、または、上記ニ
ッケル,銅および金のうちのいずれか1つからなる単層
膜を少なくとも1層含む多層膜であることを特徴として
いる。
【0033】上記請求項11の電気配線の製造方法によ
れば、Ni膜は、酸化膜(ITO等)上に密着性よく成膜
することができ、さらに酸化膜(ITO等)上のみに選択
的に無電解メッキを行うこともできる。また、CuやAu
は比抵抗が小さく、低抵抗な電気配線を実現することが
できる。特に、酸化膜(ITO膜)上にNi膜を成膜し、
さらにそのNi膜上にCu,AuまたはCu/Au等の膜を成
膜すれば、密着性のよい低抵抗な電気配線を実現するこ
とが可能になる。
【0034】また、請求項12の配線基板は、絶縁性基
板上に湿式成膜技術によって形成された酸化膜と、上記
酸化膜上に湿式成膜技術によって形成された金属膜とを
有する積層構造の電気配線を備えたことを特徴としてい
る。
【0035】上記請求項12の配線基板によれば、真空
成膜装置を一切使用せずに金属膜と酸化膜とによって形
成された積層構造の電気配線を得ることができ、従来の
製造方法で形成された電気配線を用いる場合に比べて充
分なコストダウン効果が得られる。また、湿式成膜技術
は、真空成膜技術に比べて大面積成膜が容易であること
から、大面積基板に対しても容易に対応できる。また、
真空成膜装置を一切使用せずに金属膜と酸化膜とによっ
て形成された積層構造の電気配線を得ることができるた
め、ガラス基板のように耐真空性や耐熱性に優れたガラ
ス基板以外にも、有機材料からなる絶縁性基板(例えば
高分子フィルム)等にも容易に電気配線を形成すること
が可能になる。さらには、真空系を用いないメリットを
生かし、非常に長いフィルム基材を用いてロールツーロ
ール方式で生産性よく電気配線を形成できる。
【0036】また、請求項13の配線基板は、請求項1
2の配線基板において、上記酸化膜が配線形状にパター
ニングされ、そのパターンニングされた酸化膜上に上記
金属膜が選択的に成膜されていることを特徴としてい
る。
【0037】上記請求項13の配線基板によれば、上記
酸化膜と金属膜とを上記絶縁性基板の全面に成膜した後
にその両者を配線形状にパターニングする場合に比べ
て、必要な部分にしか金属膜が成膜されないので、金属
膜のパターニング工程が不要になり、金属膜材料の無駄
も発生しない。
【0038】また、請求項14の電気配線は、請求項1
2または請求項13の配線基板において、上記酸化膜の
前駆体が感光性を有することを特徴としている。
【0039】上記請求項14の電気配線によれば、上記
酸化膜の前駆体に光を照射して酸化膜を所定の形状にパ
ターニングすることが可能となり、酸化膜の成膜からパ
ターニングまでの間に、レジストの塗布や剥離工程を必
要としないため、製造効率を向上できる。
【0040】また、請求項15の配線基板は、請求項1
2乃至13の配線基板において、上記酸化膜が多孔質な
膜であることを特徴としている。
【0041】上記請求項15の配線基板によれば、上記
多孔質(ポーラス)な酸化膜上に金属膜をメッキすると、
酸化膜の微細な孔がアンカー効果を発揮して、非常に密
着性のよいメッキ膜を得ることができる。これにより、
従来困難であったITO膜上への無電解Cuメッキも可
能となる。
【0042】また、請求項16の配線基板は、請求項1
2乃至13の配線基板において、上記酸化膜が表面に凹
凸を有する膜であることを特徴としている。
【0043】上記請求項16の配線基板によれば、上記
酸化膜の表面の凹凸がアンカー効果を発揮して、酸化膜
上に非常に密着性のよいメッキ膜を形成することができ
る。
【0044】また、請求項17の配線基板は、請求項1
2乃至16のいずれか1つの配線基板において、上記酸
化膜が導電性酸化膜であることを特徴としている。
【0045】上記請求項17の配線基板によれば、上記
酸化膜を導電性酸化膜とすることにより、導電性酸化膜
上に電気メッキによる金属膜形成が可能になる。
【0046】また、請求項18の配線基板は、請求項1
2の配線基板において、上記導電性酸化膜が透明性を有
することを特徴としている。
【0047】上記請求項18の配線基板によれば、上記
酸化膜を透明性を有する導電性酸化膜とすることによ
り、電気配線以外に例えば液晶表示装置や二次元画像検
出器の画素毎に設けられている透明電極も同じ透明導電
性酸化膜で形成することができ、プロセスの短縮化を実
現できる。
【0048】また、請求項19の配線基板は、請求項1
2乃至18のいずれか1つの配線基板において、上記金
属膜は、ニッケル,銅または金のうちのいずれか1つの
単層膜か、または、上記ニッケル,銅または金のうちの
いずれか1つの単層膜を少なくとも1層含む多層膜であ
ることを特徴としている。
【0049】上記請求項19の配線基板によれば、Ni
膜は、酸化膜(ITO膜等)上に密着性よく成膜すること
ができ、さらに酸化膜(ITO膜等)上のみに選択的に無
電解メッキを行うこともできる。また、CuやAuは比抵
抗が小さく、低抵抗な電気配線を実現することができ
る。特に、酸化膜(ITO膜)上にNi膜を成膜し、さら
にその上にCu、Au、Cu/Au等の膜を成膜すれば、密
着性のよい低抵抗な電気配線を実現することが可能にな
る。
【0050】また、請求項20の表示装置は、請求項1
2乃至19のいずれか1つの配線基板を用いたことを特
徴としている。
【0051】上記請求項20の表示装置によれば、真空
成膜装置を用いることなく、低コストで製造できると共
に、大面積基板に対応可能な表示装置を提供できる。
【0052】また、請求項21の画像検出器は、請求項
12乃至19のいずれか1つの配線基板を用いたことを
特徴としている。
【0053】上記請求項21の画像検出器によれば、真
空成膜装置を用いることなく、低コストで製造できると
共に、大面積基板に対応可能な画像検出器を提供でき
る。
【0054】
【発明の実施の形態】以下、この発明の電気配線の製造
方法および配線基板および表示装置および画像検出器を
図示の実施の形態により詳細に説明する。
【0055】(第1実施形態)図1はこの発明の第1実
施形態の表示装置に用いられる配線基板の断面図であ
る。
【0056】図1に示すように、絶縁性基板としてのガ
ラス基板1上にゲート配線2,ゲート電極3が形成され
ている。このゲート配線2,ゲート電極3は、スパッタ
法によって成膜される従来のAl,TaおよびMoといった
電気配線とは異なり、後述する電気配線の製造方法によ
り全て湿式成膜技術によって成膜された積層膜で構成さ
れている。さらにその上にはSiNxからなるゲート絶縁
膜4を形成している。そして、上記ゲート電極3上に、
a−Si:Hからなるチャネル層6と、n+型のa−S
i:Hからなるコンタクト層7と、Al(またはTa,Mo
等)からなるソース電極8,ドレイン電極9とで構成され
たTFT部15を形成している。また、画素部には、透
明電極5(または反射電極)を形成している。さらに、T
FT部15やバスライン部(ゲート配線2およびソース
配線(図示せず))の上に、SiNxや有機絶縁膜からなる
絶縁保護膜10を形成している。このようなTFT等の
アクティブ素子を備えた配線基板は、一般にアクティブ
マトリクス基板と呼ばれる。
【0057】また、図2は上記アクティブマトリクス基
板を用いたアクティブマトリクス型液晶表示装置の構造
を示す斜視図である。図2に示すように、絶縁性基板2
1上に、マトリックス状に配列されたゲート電極23,
ソース電極24と、そのゲート電極23,ソース電極2
4の交差部毎に配設された画素電極25,TFT26を
設けると共に、対向基板31に、カラーフルター34
と、ブラックマトリクス35と、共通電極32とを設け
ている。そして、上記アクティブマトリクス型液晶表示
装置は、アクティブマトリクス基板21と対向基板31
との間に液晶30を挟んだ構造をしている。このアクテ
ィブマトリクス型液晶表示装置において、画素電極25
に、透明電極を用いれば透過型液晶表示装置、反射電極
を用いれば反射型液晶表示装置を実現することができ
る。
【0058】次に、図1に示すゲート配線2,ゲート電
極3の製造方法について説明する。図3(a)〜(e)は上記
ゲート配線2,ゲート電極3の製造方法を示す工程図で
ある。なお、図1のゲート配線2,ゲート電極3では、
ITO膜11,Ni膜12,Au膜13およびCu膜14か
らなる積層膜のみを示している。
【0059】[第1の工程]まず、酸化膜形成工程として
の第1の工程において、図3(a)に示すように、ガラス
等の絶縁性基板41の表面に、湿式成膜技術を用いて酸
化膜薄膜42を形成する。なお、この発明における絶縁
性基板は、ガラス,セラミックまたは表面に絶縁層を備
えた半導体基板(または導体基板)等の無機基板や、PE
T(テレフタル酸ポリエチレン),ABS(アクリロニトリ
ル-ブタジエン-スチレン共重合体)またはPC(ポリカー
ボネート)等の各種有機基板(またはフィルム)等を含
む。
【0060】この第1の工程における湿式成膜技術は、
スパッタ法やCVD法のような乾式成膜技術ではなく、
真空系を用いずに行なう成膜技術の総称であり、例えば
ゾルゲル法、水溶液中の化学析出法や液相析出法、酸化
物の微粒子を分散させた溶液や樹脂の塗布成膜、溶液の
ミストを用いたCMD(Chemical Mist Deposition)法、
スプレー法等などを範囲に含む。
【0061】上記ゾルゲル法とは、金属の有機化合物ま
たは無機化合物を溶液とし、溶液中で化合物の加水分解
・重縮合反応を進ませて、ゾルをゲルとして固化し、ゲ
ルの加熱によって酸化物固体を作成する方法である。
【0062】図4は金属アルコキシドを原料とするゾル
ゲル法による薄膜の作成手順を示している。なお、出発
原料としては、重縮合反応が可能な金属アルコキシドが
適しているが、金属アルコキシドと一緒であれば金属塩
や金属アセチルアセトナート錯体等も使用できる。ま
た、溶媒には、各種アルコールが使用されるのが一般的
である。 まず、ステップS1で金属アルコキシドを溶媒で希釈す
る。 次に、ステップS2で水を加えて、加水分解・重縮合反
応を行わせて、ゾルを形成する。 そして、ステップS3でゾルを絶縁性基板に塗布し、ゲ
ル膜を生成する。このときの塗布法としては、ディッピ
ング法、スピンコーティング法、メニカスコーティング
法等がある。 その後、ゲル膜を乾燥した後、ステップS4で残留有機
物を除去するために400℃程度の熱処理を行うことに
より、非晶質または結晶性薄膜を成膜する。 通常、乾燥後のゲル膜は、多孔体(キセロゲル)となり、
微細な孔が網目状に存在する膜となりやすい。また、ゾ
ルゲル溶液の組成や焼成条件を工夫することにより、微
細な孔が網目状に存在する多孔質(ポーラス)な膜から、
空孔の少ない緻密な膜まで任意に成膜することが可能で
ある。
【0063】このようなゾルゲル法を用いれば、ガラス
等の絶縁性基板上にゾルゲル溶液を塗布して焼成するだ
けで酸化膜を形成することができるため、真空成膜装置
を用いずに成膜することができ、その酸化膜上に金属膜
を形成することにより配線基板を安価に製造できると共
に、大面積成膜にも容易に対応できる。
【0064】なお、ゾルゲル法により成膜が可能な酸化
膜の種類や原理等の詳細については、「ゾル−ゲル法の
科学」(発行:アグネ承風社、著者:作花済夫)等に詳し
く記載されている。また、透明導電性酸化膜であるIT
O膜の成膜については、「ゾル・ゲル法によるITO薄
膜の作製」(Journal of the Ceramic Society of Japa
n,vol.102,N0.2,p.200-205,1994)や、「特開平8−
253318号公報」等に成膜例が報告されている。
【0065】一方、化学析出法とは、水溶液中に絶縁性
基板を浸漬し、水溶中の酸化還元反応を用いて、絶縁性
基板上に酸化膜を析出する方法であり、陽極析出法や陰
極析出法がある。この化学析出法において酸化剤や還元
剤を用いることにより、無電解で絶縁性基板上に酸化膜
を析出させることが可能である。例えば、金属の硝酸塩
と還元剤(例えばジメチルアミンボラン(DMAB))を共
存させた水溶液中に、触媒が付着した絶縁性基板を浸漬
すると、還元剤から供給される電子により硝酸−亜硝酸
の還元反応が駆動され、その結果、金属酸化膜(または
水酸化膜)が析出する。
【0066】また、水溶液中で酸化膜を成膜する方法と
しては、他に液相析出法(LPD法)がある。この液相析
出法は、金属フルオロ錯体やケイフッ化水素酸の加水分
解平衡反応を用いて、絶縁性基板上に酸化膜を析出する
方法である。
【0067】このような化学析出法を用いることによっ
て、ガラス基板を水溶液に浸漬するだけで酸化膜を形成
することができるため、真空成膜装置を用いることな
く、酸化膜を成膜することができ、後工程でその酸化膜
上に金属膜を形成することにより配線基板を安価に製造
できると共に、大面積成膜にも容易に対応できる。
【0068】なお、透明導電性酸化膜であるZnOの成
膜については、「Transparet Zinc Oxide Films Chemic
ally Prepared from Aqueous Solution」(J.Electroch
em.Soc.,Vol.144,No.1,January 1997)や、「特開平
9−278437号公報」に記載されている。また、透
明導電性酸化膜であるIn23の成膜については、「Pre
paration of Transparent Indium Oxide Films from a
Chemically Deposited Precursor」(Electrochemical a
nd Solid‐State Letters,vol.1,No.5,1998)等に成
膜例が記載されている。
【0069】また、酸化物の微粒子を分散させた溶液や
樹脂の塗布成膜とは、透明導電酸化物などの超微粒子
(一次粒子径が0.01〜0.1μm程度の粒子)を感光
性レジストなどのバインダーに分散させ、スピン塗布な
どで基板上に成膜する方法である。本方法では、塗布さ
れた膜をバインダーが熱分解しない程度の温度で焼成す
ることで、バインダー(すなわちレジスト樹脂)に収縮な
どの体積変化をもたらす。この結果、分散していた超微
粒子が凝集し、互いに接触し合うため透明導電性酸化膜
としての性能が発現する仕組みになっている。
【0070】なお、このような酸化物の超微粒子を分散
させた溶液や樹脂の塗布成膜については、「特開平10
―255556号公報」等に記載されている。ところ
で、本方法で成膜される膜は、純粋な酸化膜ではなく、
バインダーと酸化物超微粒子の混在膜になるが、広義で
本明細書の酸化膜の定義に属するものとする。
【0071】[第2の工程]次に、パターンニング工程と
しての第2の工程において、図3(b)に示すように、上
記第1の工程で得られた酸化膜42(図3(a)に示す)を
配線形状にパターニングする。
【0072】上記パターニングの方法としては、フォト
リソグラフィ等の技術によって酸化膜上に所定のパター
ンのレジストを形成し、ウェットエッチングやドライエ
ッチングにより不要な酸化膜を除去する方法が一般的で
ある。例えば、ITO膜のエッチングには、HBrや塩
化第二鉄水溶液を用いることができる。また、SnO2
エッチングには、亜鉛触媒と塩酸とを用いることができ
る。
【0073】また、それ以外でも、第1の工程でゾルゲ
ル法によって酸化膜を形成する場合、酸化膜自身に感光
性を持たせておいて、レジストを用いずにパターニング
することも可能である。例えば、アセチルアセトン(A
cAc)やベンゾイルアセトン(BzAc)等のキレート
剤により化学修飾された金属アルコキシドを用いてゲル
膜を形すると、そのゲル膜は、紫外線照射によってゲル
膜の溶解度が大きく変化する。すなわち、紫外線が照射
されたゲル膜はキレート結合が切断され、アルカリ溶液
やアルコールに不溶化する。この原理を用いて、ゲル膜
を露光,現像した後、焼成を行うことにより酸化膜のパ
ターニングが簡便になる。また、化学修飾されていない
通常のゲル膜に対してエキシマレーザーを照射して、ゲ
ル膜を分解しパターニングすることも可能である。
【0074】また、その他の方法として、ゾルゲル溶液
と、感光性を有する樹脂を適度な割合でブレンドするこ
とで、ゾルゲル溶液に感光性を付与することが可能にな
る。例えば、ゾルゲル溶液に光重合性を有するモノマー
(例えばアクリル系モノマー)と重合開始剤をブレンドし
た材料の前駆膜に紫外線を照射すると、モノマーが重合
し網目状の高分子(高分子ネットワーク)が形成され、そ
の高分子ネットワークの隙間にゾルゲル溶液が存在した
状態になる。その後、現像処理を行うことで紫外線が照
射した重合部分の膜のみネガパターンとして残存し、未
照射部は未重合のモノマーと共にゾルゲル溶液も現像液
に溶解する。最後に500℃程度の焼成を行い、高分子
ネットワークやゾルゲル溶液中の残留有機物を除去する
ことでゾルゲル酸化膜のパターンが完成する。この場
合、感光性樹脂としては市販のネガ型フォトレジスト等
を使用することもできる。
【0075】[第3の工程]次に、金属膜形成工程として
の第3の工程において、図3(b)に示すように、上記第
2の工程で得られた酸化膜のパターン42a(図3(b)に
示す)上に、湿式成膜技術を用いてNiからなる金属膜4
3を成膜する。この第3の工程における湿式成膜技術
は、スパッタ法やCVD法のような金属の乾式成膜技術
ではなく、真空系を用いずに行う金属成膜技術、いわゆ
る湿式メッキ法のことである。
【0076】上記湿式メッキ法は、電気メッキと無電解
メッキに大別される。 電気メッキの場合は、金属イオンを溶解したメッキ液に
陽極となる金属と陰極(被メッキ電極)とを配置して、メ
ッキ液に直流電流を流すことにより陰極表面に金属膜が
析出する。したがって、第1の工程で形成する酸化膜が
導電性を有する場合、酸化膜を陰極とすることにより、
酸化膜上のみに金属膜を析出させることが可能になる。 ―方、無電解メッキ(還元メッキ,置換メッキ等)の場合
は、メッキ液に電流を流さずに金属膜を析出させること
が可能である。したがって、第1の工程で形成される酸
化膜の導電性を問わずに金属膜を析出させることが可能
になる。さらに、このとき、酸化膜上のみに触媒を付着
させる処理を行うことにより、あるいは酸化膜内に予め
Pdなどのメッキ触媒を含有させておくことにより酸化
膜上のみに選択的に金属膜を析出させることも可能とな
る。 上記湿式メッキ法において、メッキ可能な金属として
は、ニッケル,コバルト,スズ,金,銅,銀またはパラジウ
ム等がある。また、この第3の工程で成膜する金属膜
は、単層でもよいし、それぞれ役割の異なる金属膜の積
層膜でもよい。例えば、酸化膜に密着性のよいNiから
なる金属膜43上に、無電解メッキにより低抵抗なAu
からなる金属膜44を積層してもよいし(図3(d))、さ
らにAu膜44上に、電気メッキにより低抵抗で低コス
トなCuからなる金属膜45を積層してもよい(図3
(e))。
【0077】このように、[第1の工程],[第2の工程]
および[第3の工程]によって、真空成膜装置を一切使用
せずに金属膜と酸化膜とによって形成された積層構造の
電気配線が得られる。 従来、ITOパターンの上に金属膜を形成する場合、金
属については、真空成膜装置を用いないメッキ技術によ
って成膜されていたが、金属膜の下地となるITO膜に
ついては、依然としてスパッタ法や蒸着法といった真空
成膜装置によって成膜が行われていた。したがって、コ
ストダウン効果や大面積成膜の容易性といったメリット
が充分に得られていなかった。 これに対して、上記電気配線の製造方法では、真空成膜
装置を―切使用しないので、装置コストが安価であり、
従来の電気配線の製造方法に比べて充分なコストダウン
効果が得られる。また、湿式成膜技術は、真空成膜技術
に比べて大面積成膜が容易であることから、大面積基板
に対しても容易に対応することが可能になる。さらに、
低温成膜が可能となることから、成膜に関わるエネルギ
ー消費量を削減することも可能となる。
【0078】以下、上記[第1の工程]〜[第3の工程]つ
いて、具体的な4通りの配線基板の製造方法〜を夫
々説明する。
【0079】電気配線の製造方法 先ず、第1の工程として、コーニング社製#1737の
ガラス基板上に、ゾルゲル法によりITO膜を成膜す
る。このとき、ゾルゲル溶液はアルコールで適当な粘性
に希釈し、スピンコートにより約0.2μmの厚みで塗
布する。そして、150℃で乾燥させた後、450℃で
焼成を行うことにより約0.1μmの厚みの多孔質のI
TO膜が完成する。
【0080】次に、第2の工程として、ITO膜のパタ
ーニングを行う。上記ITO膜上にポジ型のフォトレジ
ストをスピンコートにより約1μmの厚みで塗布した
後、80℃でプリベークを行った後、フォトマスクを介
して紫外線露光を行う。その後、現像処理と、120℃
のポストベーク処理とを行うことにより、ITO膜上に
配線形状の有するレジストパターンを形成する。このレ
ジストパターンが形成されたガラス基板をHBrに浸漬
することにより、レジストに覆われていない領域のIT
O膜をエッチングする。最後に、レジスト剥離液を用い
てレジストを除去することにより、配線形状のITOパ
ターンを形成する。
【0081】さらに、第3の工程として、ITO膜上に
無電解メッキによりNi膜を成膜する。先ず、ITOパ
ターン付き絶縁性基板を、アルカリや有機溶剤を用いて
脱脂洗浄を行う。次に、必要に応じてフッ化物含有溶液
でITO膜表面を僅かにエッチング粗化した後、塩化パ
ラジウム溶液に浸漬して活性化処理(アクティベーティ
ング処理)を行うことにより、ITO膜上のみに無電解
メッキの触媒となるパラジウム触媒を析出させる。そし
て、次亜リン酸塩を還元剤とする無電解Niメッキ液を
用いてNi膜を約0.3μmの厚みで成膜する。これによ
り、ITOパターン上のみに選択的にNi膜を成膜す
る。
【0082】なお、パラジウム触媒付与の方法として
は、PdCl2やSnCl2からなる錯塩またはコロイド溶液
による触媒付与(キャタリスト)処理と、フッ化物含有の
酸性アクセレーターによる触媒活性(アクセレーター)処
理とにより、ITO膜上のみに選択的にパラジウム触媒
を析出させる方法も可能である。
【0083】また、ゾルゲル法によって得られる酸化膜
に予めPdなどの触媒を含有させたり、PdOを主成分と
する酸化膜を形成することにより、上述の触媒付与工程
を省くことも可能である。
【0084】一般に、ゾルゲル法によって得られる酸化
膜は、空孔の少ない緻密な膜を成膜することが可能であ
るが、ゾルゲル溶液の組成や焼成条件を工夫することに
より、微細な孔が網目状に存在する多孔質(ポーラス)な
膜を得ることもできる。つまり、図5(a)に示すよう
に、ガラス基板51上にスパッタ法により成膜されたI
TO膜52の滑らかな表面形状に比べて、図5(b)に示
すように、絶縁性基板53上にゾルゲル法により成膜さ
れ、その内部に多くの気孔55を有するITO膜54を
得ることが可能である。このように、意図的に多孔質に
成膜されたITO膜54の場合、無電解メッキ用のパラ
ジウム触媒が、ITO膜54の微細な孔の内部にも析出
し、この孔を埋めるようにNiが析出していく。したが
って、ITO膜54の微細な孔がアンカー効果を発揮し
て、スパッタ等の真空成膜で得られたITO膜54上へ
のNiメッキに比べて、密着性のよいメッキ膜を得るこ
とができる。
【0085】比較のため、スパッタ法で成膜されたIT
O膜と、ゾルゲル法で成膜されたITO膜の両者に対し
て、ITO膜表面のエッチング粗化処理を行わず、同じ
条件でNiの無電解メッキを行い、クロスカット法によ
るピールテストを行って密着性の評価を行った。この結
果、スパッタ法で成膜されたITO膜上にメッキされた
Niについては、一部膜ハガレ現象が見られたが、ゾル
ゲル法で成膜されたITO膜上にメッキされたNiは全
く膜ハガレが生じなかった。
【0086】このようにして得られた無電解Niメッキ
膜は、還元剤の影響でNiとPの共析膜となるため、膜
の面抵抗が4〜5Ω/□と高く、電気配線の用途として
は限られたものとなる。そこで、Ni膜の低抵抗化を図
るために、必要に応じてNi膜上にAuメッキを施す。
【0087】このAuメッキは、Ni膜に対して無電解置
換メッキが可能なため、配線形状を有するNi/ITO
膜上のみに選択的に成膜が可能であり、Ni膜の表面か
ら約0.05μmをAuに置換することにより、膜の面抵
抗を約0.5Ω/□に低減することが可能になる。
【0088】さらに、低抵抗化が必要な場合は、Auを
電気メッキで厚く成膜するか、または、Au膜上にCu等
の低抵抗膜を金属電解(または無電解メッキ)で成膜する
とよい。ただし、Auを厚くメッキするとコストアップ
につながるので、Cuメッキにより低抵抗化を図ること
が望ましい。例えば、Au/Ni/ITO膜上にCu電気
メッキで約0.15μm成膜すると、膜の面抵抗は約0.
1Ω/□まで低減し、大型高精細のフラットパネルディ
スプレイ用電気配線としても充分に使用できるものとな
る。
【0089】このとき、電気配線の表面はCuが露出し
た構造になるが、Cuの酸化を防ぐ場合には、さらにバ
リア金属を積層したり、酸素遮断膜をコートしたりし
て、次工程までCuを保護することも有用である。
【0090】また、ITO膜上に形成されるメッキ膜と
しては、上述に限らず、ニッケル,コバルト,スズ,金,
銅,銀またはパラジウム等の各種金属を使用してもよ
く、それらを組み合わせて使用してもよい。
【0091】電気配線の製造方法 上記製造方法の第1,第2の工程と同様に、ゾルゲル
法によりITO膜を形成し、エッチングによりITO膜
をパターン形成する。なお、酸化膜を成膜するとき、ゾ
ルゲル溶液の組成や焼成条件を工夫することにより、酸
化膜中に微細な孔が網目状に存在する多孔質(ポーラス)
な膜に形成する。
【0092】その後、第3の工程として、ITO膜上に
金属膜を成膜する。具体的には、PdCl2やSnCl2から
なる錯塩またはコロイド溶液による触媒付与(キャタリ
スト)処理と、フッ化物含有の酸性アクセレーターによ
る触媒活性(アクセレーター)処理とにより、ITO膜上
のみに選択的にパラジウム触媒を析出させる。このと
き、ITO膜の微細な孔の内部にもパラジウム触媒が析
出する。
【0093】その後、無電解メッキにより、ITO膜上
にCuを0.2μmの厚みで成膜する。従来、ITO膜上
へのCuの無電解メッキは、密着性が非常に悪く、Cu膜
を形成するのは困難であった。しかし、この製造方法
では、ゾルゲル法により成膜されたITO膜の微細な孔
がアンカー効果を発揮するため、ITO膜上への直接C
uメッキが可能となる。この原理を利用すれば、Cuに限
らず、Au等の他の金属も直接ITO膜上に無電解メッ
キを施すことが可能になる。
【0094】これにより、Cu/ITO膜の面抵抗は約
0.1Ω/□となり、大型高精細のフラットパネルディ
スプレイ用電気配線としても充分に使用できるものとな
る。
【0095】電気配線の製造方法 先ず、第1の工程として、コーニング社製#1737の
ガラス基板上に、ゾルゲル法によりSnO2膜を成膜す
る。このとき、ゾルゲル溶液に、アセチルアセトン(A
cAc)を配合し、アルコールで適当な粘性に希釈した
後、スピンコートにより約0.1μmの厚みで塗布す
る。そして、約200℃で乾燥させることにより、Sn
2のキレート膜を形成する。
【0096】次に、第2の工程として、SnO2のキレー
ト膜をパターニングする。具体的には、SnO2のキレー
ト膜に、配線パターンが描かれたフォトマスクを介して
紫外線(λ=300nm)照射を行うことにより、紫外線
が照射された部分のみキレート結合を切断する。その
後、絶縁性基板をアルカリ水溶液に浸漬させると、紫外
線が照射されなかったキレート膜のみが溶解し、結果と
してSnO2のパターンが完成する。さらにその後、約4
00℃で焼成を行うことにより、SnO2が緻密化,低抵
抗化し、SnO2の配線パターンが完成する。
【0097】次に、第3の工程として、SnO2膜上にメ
ッキにより金属膜を形成する。メッキ膜の成膜方法とし
ては、上記製造方法,と同様の方法が可能であり、 ・Ni/SnO2膜 ・Au/Ni/SnO2膜 ・Cu/Au/Ni/SnO2膜 ・Cu/Ni/SnO2膜 ・Cu/SnO2膜 等の構成が可能である。特に、CuやAuを用いた膜の構
成を用いることによって、膜の面抵抗は約0.1Ω/□
となり、大型高精細のフラットパネルディスプレイ用電
気配線としても充分に使用できるものとなる。
【0098】また、上記電気配線の製造方法では、S
nO2膜の成膜からパターニングまでの間に、レジストの
塗布や剥離工程を必要としないため、製造方法に比べ
て製造効率が向上する。
【0099】なお、キレート剤を用いて、感光性を付与
できるゾルゲル酸化膜としては、上記SnO2膜以外にも
In23,ITO,TiO2,ZrO2およびSiO2等からなる
各種酸化膜が成膜可能であり、また、これらの酸化膜上
に選択的に触媒を付着させることにより、酸化膜パター
ン上に選択的に各種金属膜をメッキ成膜することが可能
である。
【0100】電気配線の製造方法 先ず、第1の工程として、コーニング社製#1737の
ガラス基板上に、化学析出法によりZnO膜を成膜す
る。具体的に説明すれば、先ずガラス基板をアルカリ溶
液や有機溶剤を用いて脱脂洗浄し、センシタイザーおよ
びアクチベーター処理によりパラジウム触媒付与を行っ
た後、Zn(NO3)3とジメチルアミンボラン(DMAB)
を含有する浴温60℃の水溶液に浸漬することにより、
ZnO膜を0.2μmの厚みで成膜する(成膜プロセスの
詳細は特開平9−278437号公報を参照)。
【0101】このとき、ZnO膜は、触媒であるパラジ
ウムを核として成長して成膜されるため、真空成膜装置
によって成膜された酸化膜に比べると、表面に激しい凹
凸が存在する。つまり、図5(c)に示すように、絶縁性
基板56上に化学析出法により成膜された表面が凹凸の
ZnO膜57を得ることが可能である。
【0102】次に、第2の工程として、ZnO膜をレジ
ストマスクを用いたエッチング処理により配線形状にパ
ターニングする。
【0103】次に、第3の工程として、ZnO膜上にメ
ッキにより金属膜を形成する。メッキ膜の成膜方法とし
ては、製造方法,と同様の方法が可能であり、 ・Ni/ZnO膜 ・Au/Ni/ZnO膜 ・Cu/Au/Ni/ZnO膜 ・Cu/Ni/ZnO膜 ・Cu/ZnO膜 等の構成が可能である。特に、CuやAuを用いた膜の構
成を用いれば、膜の面抵抗は約0.1Ω/□となり、大
型高精細のフラットパネルディスプレイ用電気配線とし
ても充分に使用できるものとなる。
【0104】また、上記ZnO膜の代わりに化学析出法
によって得られたITO膜を用いても同様のメッキ膜を
得ることが可能である。
【0105】また、上記ZnO膜やITO膜のように化
学析出法によって得られた酸化膜の表面の凹凸がアンカ
ー効果を発揮して、非常に密着性のよいメッキ膜を得る
ことができる。
【0106】比較のため、スパッタ法で成膜されたIT
O膜と、化学析出法で成膜されたZnO膜の両者に対し
て、ITO膜表面のエッチング粗化処理を行わず、同じ
条件でNiの無電解メッキを行い、クロスカット法によ
るピールテストを行って密着性の評価を行った。この結
果、スパッタ法で成膜されたITO膜上にメッキされた
Niについては、一部膜ハガレ現象が見られたが、化学
析出法で成膜されたZnO膜上にメッキされたNiは全く
膜ハガレが生じなかった。
【0107】なお、水溶液中で酸化膜を成膜する方法と
しては、上述の酸化還元反応を利用した化学析出法以外
にも、金属フルオロ錯体やケイフッ化水素酸の加水分解
平衡反応を用いた液相析出法等があり、SiO2またはT
iO2等からなる各種酸化膜の成膜も可能である。
【0108】また、これらの酸化膜上に選択的に触媒を
付着させることにより、酸化膜パターン上に選択的に各
種金属膜をメッキ成膜することが可能である。
【0109】上記電気配線の製造方法では、酸化膜を
水溶液中で析出しているため、100℃以下の低温で成
膜することが可能である。また、その酸化膜上にメッキ
成膜する金属膜も100℃以下の低温で成膜が可能なた
め、密着性を向上させるための成膜後の補助的な焼成を
除けば、全て100℃以下の低温プロセスにより電気配
線の形成が可能になる。したがって、ガラス基板に限定
されず、ABS,PCまたはPET等の有機系基板(また
はフィルム)上にも容易に電気配線を形成することが可
能になる。
【0110】上記電気配線の製造方法〜では、真空
成膜装置を一切使用しないので、従来の電気配線の製造
方法に比べて充分なコストダウン効果が得られる。ま
た、湿式成膜技術は、真空成膜技術に比べて大面積成膜
が容易であることから、大面積基板に対しても容易に対
応することが可能となる。さらには、真空系を用いない
メリットを生かし、非常に長いロール状に巻き付けたフ
ィルム基材を順次搬送しながら、ロールツーロール方式
で生産性よく電気配線を形成することも可能である。
【0111】この発明の第1実施形態では、全て湿式成
膜技術よって得られた酸化膜上に、無電解メッキによっ
て金属膜を形成することにより電気配線を形成している
が、酸化膜として導電性酸化膜を用いると、無電解メッ
キに限らず、電気メッキでも、導電性酸化膜上にメッキ
膜を直接形成することも可能である。ただし、この場合
は、導電性酸化膜のシート抵抗にメッキ膜の膜厚分布が
影響されるので、それを考慮した基板サイズや用途に限
定される。
【0112】また、上記第1実施形態では、スパッタ法
や蒸着法といった真空成膜装置によって成膜された酸化
膜上に金属メッキを行うよりも、ゾルゲル法や化学析出
法で成膜された酸化膜上に金属メッキを行った方が、密
着性の優れた金属膜を形成できるため、信頼性の優れた
表示装置を実現することが可能になる。
【0113】(第2実施形態)図6はこの発明の第2実施
形態の表示装置に用いられる配線基板の断面図であっ
て、この配線基板は、第1実施形態の電気配線の製造方
法〜のいずれか1つにより製造された電気配線をゲ
ート配線に用いた液晶表示装置用のアクティブマトリク
ス基板である。
【0114】図6に示すように、ガラス基板81上にゲ
ート配線82(ゲート電極83)が形成されており、スパ
ッタ法によって成膜される従来のAl,TaまたはMoとい
った電気配線の代わりに、電気配線の製造方法〜を
簡単に適用することが可能である(図6では4層構造の
積層膜で構成された電気配線のみを示す)。さらにその
上には、SiNxからなるゲート絶縁膜84を形成してい
る。そして、上記ゲート電極83上に、a−Si:Hか
らなるチャネル層85と、n+型のa−Si:Hからなる
コンタクト層86と、Moからなるソース電極87、ド
レイン電極88とで構成されたTFT部80を形成して
いる。また、さらにそのTFT部80やバスライン部
(ゲート配線82およびソース配線(図示せず))の上に
は、SiNxからなる絶縁保護膜101および有機層間
絶縁膜103を形成し、さらに有機層間絶縁膜103上
の最表層部に、画素電極として透明電極89(または反
射電極)を形成している。画素電極である透明電極89
とドレイン電極88は、絶縁保護膜101および有機層
間絶縁膜103に設けられたコンタクトホール104を
介して電気的に接続されている。
【0115】上記構成の配線基板は、第1実施形態の図
1に示す配線基板と同様の効果を有する。
【0116】(第3実施形態)図7はこの発明の第3実
施形態の表示装置に用いられる配線基板の断面図であっ
て、この配線基板は、第1実施形態の電気配線の製造方
法〜のいずれか1つにより製造された電気配線をゲ
ート配線に用いた液晶表示装置用のアクティブマトリク
ス基板である。
【0117】図7に示すように、ガラス基板91上にゲ
ート配線92(ゲート電極93)が形成されており、スパ
ッタ法によって成膜される従来のAl,TaまたはMoとい
った電気配線の代わりに、電気配線の製造方法〜を
適用する(図7では4層構造の積層膜で構成された電気
配線のみを示す)。このとき、ゲート配線92の最下層
となる酸化膜を、ITO,SnO2またはZnO等からなる
導電性酸化膜で形成し、さらにこの導電性酸化膜の形成
と同時に画素電極94を形成しておく。さらにその上に
は、SiNxからなるゲート絶縁膜100を形成する。そ
して、ゲート電極93上に、a−Si:Hからなるチャ
ネル層96と、n+型のa―Si:Hからなるコンタクト
層97と、Mo,TaまたはAl等の金属からなるソース電
極98,ドレイン電極99とで構成されたTFT部90
を形成している。そして、TFT部90やバスライン部
(ゲート配線92およびソース配線(図示せず))の上に
は、SiNxや有機絶縁膜からなる絶縁保護膜102を形
成している。
【0118】このように、ゲート配線92の最下層であ
る酸化膜として、ITO,SnO2またはZnO等からなる
透明性の優れた導電性酸化膜を用いると、液晶表示装置
のように、電気配線以外にも別途透明導電膜(例えば画
素毎に設けられている透明電極)の成膜を必要とする場
合、両者を同じ透明導電性酸化膜で形成することがで
き、プロセスの短縮(高効率化)を実現することができ
る。
【0119】(第4実施形態)図8はこの発明の第4実
施形態の二次元画像検出器の平面模式図を示している。
図8に示すように、上記二次元画像検出器は、ガラス基
板110と、上記ガラス基板110上に碁盤の目状に配
列された画素電極111と、上記画素電極111の行毎
に設けられたゲート配線112と、上記画素電極111
の列毎に設けられたデータ電極113と、上記データ電
極113が入力端子に接続されたアンプ114と、上記
画素電極111に設けられ、上記ゲート配線112にゲ
ートが接続されたTFT115と、上記画素電極111
毎に設けられた蓄積容量116とを備えている。
【0120】また、図9は図8で示した二次元画像検出
器の1画素当りの断面図である。この二次元画像検出器
は、アクティブマトリクス基板上にX線導電体と上部電
極が形成された構造を基本的に有している。図9に示す
ように、ガラス基板121上にゲート電極122を形成
している。このゲート配線122は、スパッタ法によっ
て成膜される従来のAl,TaまたはMoといった電気配線
とは異なり、第1実施形態で説明した方法で全て湿式成
膜技術によって成膜されたCu/Au/Ni/ITOの積
層膜で構成している。さらにその上に、SiNxからなる
ゲート絶縁膜124を形成している。そして、上記ゲー
ト電極122上に、a−Si:Hからなるチャネル層1
26と、n+型のa−Si:Hからなるコンタクト層12
7と、Al,TaまたはMo等の金属からなるソース電極1
28,ドレイン電極129とで構成されたTFT部12
0を形成している。さらに、TFT部120やゲート配
線,ソース配線(図示せず)を覆うように樹脂製の絶縁層
130)を形成した後、画素電極128として透明電極
や金属電極を形成している。上記画素電極128とTF
T部120のドレイン電極129とを、絶縁層に設けら
れたビアホール(図示せず)によって接続している。ま
た、蓄積容量は、蓄積容量電極123と画素電極128
の間に介在するゲート絶縁膜124によって構成されて
いる。
【0121】このような構成のアクティブマトリクス基
板上に、X線導電層131と上部電極132とを形成す
ることにより二次元画像検出器が完成する。なお、X線
導電層131の材料としては、a−Se,CdTe,CdZn
TeまたはPbI2等が使用できる。
【0122】上記構成の二次元画像検出器では、X線導
電層81にX線が入射すると、X線導電層81内で電子
−正孔対が発生し、この電荷が蓄積容量(蓄積容量電極
123,画素電極128およびゲート絶縁膜124で構
成)に蓄積される。この電荷を二次元状に配置されたT
FT部120(図8では115)で順次読み出していくこ
とにより、X線の画像を得ることが可能になる。
【0123】このように、上記二次元画像検出器は、真
空成膜装置を一切使用せずに金属膜と酸化膜とによって
形成された積層構造の電気配線(ゲート配線)が得られ
る。したがって、第1〜第3実施形態と同様に、酸化膜
上に密着性の優れた金属膜を形成できるため、信頼性の
高い二次元画像検出器を実現することが可能になる。
【0124】また、この第4実施形態では、真空成膜装
置を一切使用しないので、装置コストが安価であり、従
来の電気配線の製造方法に比べて充分なコストダウン効
果が得られる。また、湿式成膜技術は、真空成膜技術に
比べて大面積成膜が容易であることから、大面積基板に
対しても容易に対応することが可能になる。特に、X線
の二次元画像を検出しようとした場合、原理上、X線像
を結像させることが困難なため、受像領域に略等しいサ
イズの二次元画像検出器が必要となることから、二次元
画像検出器自身の大面積化が要求されるので、この発明
は極めて有効なものとなる。さらに、この場合、低温成
膜が可能となることから、成膜に関わるエネルギー消費
量を削減することも可能となる。
【0125】さらに、X線導電層を画素毎に分離するよ
うにパターンニング形成してもよいし、X線導電層を各
種ダイオード構造とすることも可能である。また、X線
導電層の代わりに光導電層を用いれば、光に対する二次
元画像検出器を形成することも可能である。また、この
ような光に対する二次元画像検出器とX線−光変換層を
組み合わせて、X線用の二次元画像検出器を構成するこ
とも可能である。
【0126】なお、上記第1〜第4実施形態の図1,図
6,図7または図9に示す配線基板(アクティブマトリク
ス基板)の構造は単なる一例であり、ゲート配線だけで
なくソース配線にも湿式成膜法を適用することが可能で
ある。また、TFTの構造も図1,図6,図7または図9
に示すTFT部15,80,90,120に限定されるわ
けではなく、スタガー構造,逆スタガー構造のどちらに
も適用できる。また、a−Siを用いたTFTだけでな
く、p−Si,CdSe等からなる他の半導体膜を用いたT
FT構造を採用しても構わない。さらに、TFT以外に
もMIM(MetalInsulator Metal:メタル・インシュレー
タ・メタル),BTB(バックツーバックダイオード),ダ
イオードリング,バリスタまたはプラズマスイッチング
等を用いたアクティブマトリクス基板を表示装置や画像
検出器に広く適用することができる。また、上記電気配
線の構造は、アクティブ素子を備えない配線基板にも適
用することができ、その配線基板を用いて、パッシブマ
トリクス型の表示装置を形成することも可能である。
【0127】また、上記第1〜第3実施形態では、配線
基板が用いられる液晶表示装置について説明したが、表
示装置はこれに限らず、表示媒体として液晶以外の光学
媒体を採用した表示装置、例えば、 ・プラズマ表示装置(PDP) ・無機または有機のEL表示装置 ・エレクトロクロミック表示装置 ・電気泳動表示装置 などの電気配線を必要とするあらゆる表示装置、とりわ
け低抵抗化,大面積化,コストダウン等が要求される表示
装置に広く適用できる。
【0128】また、この発明の電機配線の製造方法で
は、アクティブマトリクス駆動型やパッシブマトリクス
駆動型のフラットパネルディスプレイ全般や、その他フ
ラットパネル形状をした二次元画像検出器や、その他の
電気配線を具備するあらゆる電子機器に広く適用するこ
とが可能である。
【0129】また、この発明の配線基板(アクティブマ
トリクス基板)は、透過型液晶表示装置や反射型液晶表
示装置および二次元画像検出器等に使用することがで
き、中でも大面積であることが求められるディスプレイ
分野のように、電気配線の低抵抗化するためにCuを使
用する場合や、ドライ成膜に代わり湿式成膜により電気
配線を形成する場合に極めて有効である。
【0130】
【発明の効果】以上より明らかなように、請求項1の発
明の電気配線の製造方法によれば、絶縁性基板上に湿式
成膜技術によって酸化膜を形成する酸化膜形成工程と、
上記酸化膜上に湿式成膜技術によって金属膜を形成する
金属膜形成工程とを有するので、真空成膜装置を一切使
用せずに金属膜と酸化膜とによって形成された積層構造
の電気配線を得ることができ、従来の製造方法に比べて
充分なコストダウン効果が得られる。また、湿式成膜技
術は、真空成膜技術に比べて大面積成膜が容易であるこ
とから、大面積基板に対しても容易に対応することがで
きる。また、真空成膜装置を一切使用せずに金属膜と酸
化膜とによって形成された積層構造の電気配線を得るこ
とができるため、耐真空性や耐熱性に優れたガラス基板
以外にも、有機材料からなる絶縁性基板(例えば高分子
フィルム)等にも容易に電気配線を形成することが可能
になる。さらに、真空系を用いないメリットを生かし、
非常に長いフィルム基材を用いてロールツーロール方式
で生産性よく電気配線を形成することもできる。
【0131】また、請求項2の発明の電気配線の製造方
法によれば、請求項1の電気配線の製造方法において、
上記酸化膜形成工程と上記金属膜形成工程との間のパタ
ーニング工程により、上記酸化膜を所定の形状にパター
ニングするので、金属膜形成工程で成膜される金属膜
を、パターニングされた酸化膜上のみに選択的に成膜す
ることができ、酸化膜と金属膜との両者を全面成膜して
から両者をパターニングする方法に比べて、必要な部分
にしか金属膜が成膜されないので、金属膜のパターニン
グが不要になり、金属膜材料の無駄も発生しない。
【0132】また、請求項3の発明の電気配線の製造方
法によれば、請求項2の電気配線の製造方法において、
上記酸化膜の前駆体は感光性を有し、上記酸化膜を所定
の形状にパターニングするパターニング工程は上記酸化
膜の前駆体に光を照射する工程を含むことによって、上
記酸化膜の成膜からパターニングまでの間に、レジスト
の塗布や剥離工程を必要としないため、製造効率を向上
できる。
【0133】また、請求項4の発明の電気配線の製造方
法によれば、請求項1または2の電気配線の製造方法に
おいて、上記酸化膜形成工程に用いられる湿式成膜技術
はゾルゲル法であるので、真空成膜装置を用いることな
く、ガラス等の絶縁性基板上にゾルゲル溶液を塗布して
焼成するだけで酸化膜を容易に成膜することができる。
また、上記ゾルゲル法によって、微細な孔が網目状に存
在する多孔質(ポーラス)な酸化膜を形成して、その酸化
膜上に金属膜をメッキすることにより、酸化膜の微細な
孔がアンカー効果を発揮して、非常に密着性のよいメッ
キ膜を得ることができる。これにより、従来困難であっ
たITO膜上への無電解Cuメッキも可能となる。
【0134】また、請求項5の発明の電気配線の製造方
法によれば、請求項1または2の電気配線の製造方法に
おいて、上記酸化膜形成工程に用いられる湿式成膜技術
は化学析出法または液相析出法のいずれか一方であるの
で、真空成膜装置を用いることなく、ガラス基板を水溶
液に浸漬するだけで酸化膜を容易に成膜することができ
る。また、化学析出法によって得られた酸化膜は、絶縁
性基板上に付着させた金属触媒を核に結晶粒が成長して
いくため、真空成膜装置によって成膜された酸化膜に比
べると表面の凹凸が激しいので、その酸化膜上に金属膜
をメッキすることにより、酸化膜の表面の凹凸がアンカ
ー効果を発揮して、非常に密着性のよいメッキ膜を得る
ことができる。
【0135】また、請求項6の発明の電気配線の製造方
法によれば、請求項1または2の電気配線の製造方法に
おいて、上記金属膜形成工程に用いられる湿式成膜技術
は湿式メッキ法であるので、金属膜形成工程の湿式成膜
技術に湿式メッキ法を用いることにより、真空成膜装置
を用いずに金属膜を容易に成膜することができる。
【0136】また、請求項7の発明の電気配線の製造方
法によれば、請求項1乃至6のいずれか1つの電気配線
の製造方法において、上記酸化膜がメッキ触媒を含有し
ているので、後の工程で酸化膜上に無電解メッキによっ
て金属膜を形成する場合に、メッキ触媒の付与工程を省
くことが可能になる。
【0137】また、請求項8の発明の電気配線の製造方
法によれば、請求項1乃至7のいずれか1つの電気配線
の製造方法において、上記酸化膜が導電性酸化膜である
ので、導電性酸化膜上に電気メッキによる金属膜形成が
可能になる。
【0138】また、請求項9の発明の電気配線の製造方
法によれば、請求項8の電気配線の製造方法において、
上記導電性酸化膜が透明性を有することにより、電気配
線以外に例えば液晶表示装置の画素毎に設けられている
透明電極を同じ透明導電性酸化膜で形成することがで
き、プロセスの短縮化ができる。
【0139】また、請求項10の発明の電気配線の製造
方法によれば、請求項8または9の電気配線の製造方法
において、電気配線以外の用途の透明導電膜(例えば液
晶表示装置の画素毎に設けられている透明電極)の成膜
を必要とする場合、同一工程により同じ材料で形成され
た透明導電性酸化膜を、上記電気配線およびその電気配
線以外の用途の透明導電膜に用いることができ、プロセ
スを短縮化でき、効率よく電気配線を製造できる。
【0140】また、請求項11の発明の電気配線の製造
方法によれば、請求項1乃至10のいずれか1つの電気
配線の製造方法において、上記金属膜は、ニッケル,銅
および金のうちのいずれか1つからなる単層膜か、また
は、上記ニッケル,銅および金のうちのいずれか1つか
らなる単層膜を少なくとも1層含む多層膜であるので、
Niの単層膜の場合は、酸化膜(ITO等)上に密着性よく
成膜することができ、さらに酸化膜(ITO等)上のみに
選択的に無電解メッキを行うこともできると共に、Cu
やAuの単層膜の場合は比抵抗が小さく、低抵抗な電気
配線を実現することができる。特に、酸化膜(ITO膜)
上にNi膜を成膜し、さらにその上にCu,AuまたはCu
/Au等の膜を成膜することにより、密着性のよい低抵
抗な電気配線を実現することが可能になる。
【0141】また、請求項12の発明の配線基板によれ
ば、絶縁性基板上に湿式成膜技術によって形成された酸
化膜と、上記酸化膜上に湿式成膜技術によって形成され
た金属膜とを有する積層構造の電気配線を備えたので、
真空成膜装置を一切使用せずに金属膜と酸化膜とによっ
て形成された積層構造の電気配線を得ることができ、従
来の製造方法で形成された電気配線を用いる場合に比べ
て充分なコストダウン効果が得られる。また、湿式成膜
技術は、真空成膜技術に比べて大面積成膜が容易である
ことから、大面積基板に対しても容易に対応することが
可能になる。また、真空成膜装置を一切使用せずに金属
膜と酸化膜の積層櫛造配線を形成するため、耐真空性や
耐熱性に優れたガラス基板以外にも、有機材料からなる
絶縁性基板や高分子フィルム等にも容易に電気配線を形
成することが可能になる。さらには、真空系を用いない
メリットを生かし、非常に長いフィルム基材を用いて、
ロールツーロール方式で生産性よく電気配線を形成する
ことも可能である。
【0142】また、請求項13の発明の配線基板によれ
ば、請求項12の配線基板において、上記酸化膜が配線
形状にパターニングされ、そのパターンニングされた酸
化膜上に上記金属膜が選択的に成膜されているので、酸
化膜と金属膜との両者を全面成膜した後にその両者を配
線形状にパターニングする方法に比べると、必要な部分
にしか金属膜が成膜されないから、金属膜のパターニン
グ工程が不要になり、その上、金属膜材料の無駄も発生
しない。
【0143】また、請求項14の発明の電気配線の製造
方法によれば、請求項12または請求項13の配線基板
において、上記酸化膜の前駆体が感光性を有するので、
酸化膜の前駆体に光を照射して酸化膜を所定の形状にパ
ターニングでき、酸化膜の成膜からパターニングまでの
間に、レジストの塗布や剥離工程を必要としないため、
製造効率を向上できる。
【0144】また、請求項15の発明の配線基板によれ
ば、請求項12乃至13の配線基板において、上記酸化
膜が多孔質な膜であるので、酸化膜上に金属膜をメッキ
することにより、酸化膜の微細な孔がアンカー効果を発
揮して、非常に密着性のよいメッキ膜を得ることがで
き、従来困難であったITO膜上への無電解Cuメッキ
も可能となる。
【0145】また、請求項16の発明の配線基板によれ
ば、請求項12乃至13の配線基板において、上記酸化
膜が表面に凹凸を有する膜であるので、酸化膜上に金属
膜をメッキすることにより、酸化膜の表面の凹凸がアン
カー効果を発揮して、非常に密着性のよいメッキ膜を得
ることができる。
【0146】また、請求項17の発明の配線基板によれ
ば、請求項12乃至16のいずれか1つの配線基板にお
いて、上記酸化膜が導電性酸化膜であるので、導電性酸
化膜上に電気メッキによる金属膜形成が可能になる。
【0147】また、請求項18の発明の配線基板によれ
ば、請求項12の配線基板において、上記導電性酸化膜
が透明性を有するので、液晶表示装置や二次元画像検出
器のように、電気配線以外に透明導電膜(例えば画素毎
に設けられている透明電極)の成膜を必要とする場合、
両者を同じ透明導電性酸化膜で形成することができ、プ
ロセスの短縮化を実現することができる。
【0148】また、請求項19の発明の配線基板によれ
ば、請求項12乃至18のいずれか1つの配線基板にお
いて、上記金属膜は、ニッケル,銅または金のうちのい
ずれか1つの単層膜か、または、上記ニッケル,銅また
は金のうちのいずれか1つの単層膜を少なくとも1層含
む多層膜であるので、Niの単層膜の場合は、酸化膜(I
TO膜等)上に密着性よく成膜することができ、さらに
酸化膜(ITO膜等)上のみに選択的に無電解メッキを行
うこともできると共に、CuやAuの単層膜の場合は比抵
抗が小さく、低抵抗な電気配線を実現することができ
る。特に、酸化膜(ITO膜)上にNi膜を成膜し、さら
にその上にCu,AuまたはCu/Au等の膜を成膜すれ
ば、密着性がよくかつ低抵抗な電気配線を実現すること
が可能になる。
【0149】また、請求項20の発明の表示装置によれ
ば、請求項12乃至19のいずれか1つの配線基板を用
いたので、真空成膜装置を用いることなく、低コストで
製造できると共に、大面積基板に対応可能な表示装置を
提供できる。
【0150】また、請求項21の発明の画像検出器によ
れば、請求項12乃至19のいずれか1つの配線基板を
用いたので、真空成膜装置を用いることなく、低コスト
で製造できると共に、大面積基板に対応可能な画像検出
器を提供できる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態の表示装置に
用いる配線基板の断面図である。
【図2】 図2は上記配線基板をアクティブマトリクス
型液晶表示装置の構造を示す斜視図である。
【図3】 図3(a)〜(e)1は図1に示す電気配線の製造
方法を示す図である。
【図4】 図4は金属アルコキシドを原料とするゾルゲ
ル法による薄膜の作成手順を示す図である。
【図5】 図5(a)〜(c)は成膜方法の違いによる酸化膜
構造の断面図である。
【図6】 図6はこの発明の第2実施形態の表示装置に
用いる配線基板の断面図である。
【図7】 図7はこの発明の第3実施形態の表示装置に
用いる配線基板の断面図である。
【図8】 図8はこの発明の第4実施形態の二次元画像
検出器の平面摸式図である。
【図9】 図9は上記二次元画像検出器の1画素当りの
断面図である。
【符号の説明】
1…ガラス基板、2…ゲート配線、3…ゲート電極、4
…ゲート絶縁膜、5…透明電極、6…チャネル層、7…
コンタクト層、8…ソース電極、9…ドレイン電極、1
0…絶縁保護膜、15…TFT部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01B 13/00 503 H01B 13/00 503B 5G323 H05K 3/46 B H05K 3/46 G02F 1/136 500 (72)発明者 越智 久雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 2H090 JA05 JB02 JB03 LA01 2H092 JB22 JB31 KB04 MA10 MA11 MA12 NA27 NA28 PA01 4K022 AA02 AA03 AA05 AA14 AA19 AA20 BA03 BA08 BA10 BA14 BA15 BA21 BA25 BA31 BA33 BA35 BA36 CA06 CA07 CA18 CA21 CA22 DA01 DA06 DA09 DB02 DB03 4K044 AA12 AA16 AB10 BA06 BA08 BA12 BB02 BB10 BC05 BC14 CA15 CA18 CA21 CA53 5E346 CC04 CC16 CC32 CC37 CC38 DD23 EE34 GG17 HH31 5G323 BA01 BA04 BB01 BB06 BC01

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に湿式成膜技術によって酸
    化膜を形成する酸化膜形成工程と、 上記酸化膜上に湿式成膜技術によって金属膜を形成する
    金属膜形成工程とを有することを特徴とする電気配線の
    製造方法。
  2. 【請求項2】 請求項1に記載の電気配線の製造方法に
    おいて、 上記酸化膜形成工程と上記金属膜形成工程との間に、上
    記酸化膜を所定の形状にパターニングするパターニング
    工程を有することを特徴とする電気配線の製造方法。
  3. 【請求項3】 請求項2に記載の電気配線の製造方法に
    おいて、 上記酸化膜の前駆体は感光性を有し、上記酸化膜を所定
    の形状にパターニングするパターニング工程は上記酸化
    膜の前駆体に光を照射する工程を含むことを特徴とする
    電気配線の製造方法。
  4. 【請求項4】 請求項1または2に記載の電気配線の製
    造方法において、 上記酸化膜形成工程に用いられる湿式成膜技術はゾルゲ
    ル法であることを特徴とする電気配線の製造方法。
  5. 【請求項5】 請求項1または2に記載の電気配線の製
    造方法において、 上記酸化膜形成工程に用いられる湿式成膜技術は化学析
    出法または液相析出法のいずれか一方であることを特徴
    とする電気配線の製造方法。
  6. 【請求項6】 請求項1または2に記載の電気配線の製
    造方法において、 上記金属膜形成工程に用いられる湿式成膜技術は湿式メ
    ッキ法であることを特徴とする電気配線の製造方法。
  7. 【請求項7】 請求項1乃至6のいずれか1つに記載の
    電気配線の製造方法において、 上記酸化膜がメッキ触媒を含有することを特徴とする電
    気配線の製造方法。
  8. 【請求項8】 請求項1乃至7のいずれか1つに記載の
    電気配線の製造方法において、 上記酸化膜が導電性酸化膜であることを特徴とする電気
    配線の製造方法。
  9. 【請求項9】 請求項8に記載の電気配線の製造方法に
    おいて、 上記導電性酸化膜が透明性を有することを特徴とする電
    気配線の製造方法。
  10. 【請求項10】 請求項8または9に記載の電気配線の
    製造方法において、 上記導電性酸化膜は、電気配線およびその電気配線以外
    の用途の膜であって、上記絶縁性基板上に同一工程によ
    り同じ材料で形成されることを特徴とする電気配線の製
    造方法。
  11. 【請求項11】 請求項1乃至10のいずれか1つに記
    載の電気配線の製造方法において、 上記金属膜は、ニッケル(Ni),銅(Cu)および金(Au)の
    うちのいずれか1つからなる単層膜か、または、上記ニ
    ッケル(Ni),銅(Cu)および金(Au)のうちのいずれか1
    つからなる単層膜を少なくとも1層含む多層膜であるこ
    とを特徴とする電気配線の製造方法。
  12. 【請求項12】 絶縁性基板上に湿式成膜技術によって
    形成された酸化膜と、上記酸化膜上に湿式成膜技術によ
    って形成された金属膜とを有する積層構造の電気配線を
    備えたことを特徴とする配線基板。
  13. 【請求項13】 請求項12に記載の配線基板におい
    て、 上記酸化膜が配線形状にパターニングされ、そのパター
    ンニングされた酸化膜上に上記金属膜が選択的に成膜さ
    れていることを特徴とする配線基板。
  14. 【請求項14】 請求項12または請求項13に記載の
    配線基板において、 上記酸化膜の前駆体が感光性を有することを特徴とする
    配線基板。
  15. 【請求項15】 請求項12乃至13に記載の配線基板
    において、 上記酸化膜が多孔質な膜であることを特徴とする配線基
    板。
  16. 【請求項16】 請求項12乃至13に記載の配線基板
    において、 上記酸化膜が表面に凹凸を有する膜であることを特徴と
    する配線基板。
  17. 【請求項17】 請求項12乃至16のいずれか1つに
    記載の配線基板において、 上記酸化膜が導電性酸化膜であることを特徴とする配線
    基板。
  18. 【請求項18】 請求項17に記載の配線基板におい
    て、 上記導電性酸化膜が透明性を有することを特徴とする配
    線基板。
  19. 【請求項19】 請求項12乃至18のいずれか1つに
    記載の配線基板において、 上記金属膜は、ニッケル(Ni),銅(Cu)または金(Au)の
    うちのいずれか1つの単層膜か、または、上記ニッケル
    (Ni),銅(Cu)または金(Au)のうちのいずれか1つの単
    層膜を少なくとも1層含む多層膜であることを特徴とす
    る配線基板。
  20. 【請求項20】 請求項12乃至19のいずれか1つに
    記載の配線基板を用いたことを特徴とする表示装置。
  21. 【請求項21】 請求項12乃至19のいずれか1つに
    記載の配線基板を用いたことを特徴とする画像検出器。
JP2000058696A 1999-05-18 2000-03-03 電気配線の製造方法および配線基板および表示装置および画像検出器 Expired - Fee Related JP3479023B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000058696A JP3479023B2 (ja) 1999-05-18 2000-03-03 電気配線の製造方法および配線基板および表示装置および画像検出器
TW089109086A TW508594B (en) 1999-05-18 2000-05-12 Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method
US09/573,464 US6750475B1 (en) 1999-05-18 2000-05-17 Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method
KR10-2000-0026403A KR100463818B1 (ko) 1999-05-18 2000-05-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판
US10/137,217 US6720211B2 (en) 1999-05-18 2002-05-02 Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method
KR10-2003-0016420A KR100531077B1 (ko) 1999-05-18 2003-03-17 전기 배선의 제조방법 및 이 방법에 의해 제조된 전기배선을 갖는 배선 기판

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-137122 1999-05-18
JP13712299 1999-05-18
JP2000058696A JP3479023B2 (ja) 1999-05-18 2000-03-03 電気配線の製造方法および配線基板および表示装置および画像検出器

Publications (2)

Publication Number Publication Date
JP2001032086A true JP2001032086A (ja) 2001-02-06
JP3479023B2 JP3479023B2 (ja) 2003-12-15

Family

ID=26470541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000058696A Expired - Fee Related JP3479023B2 (ja) 1999-05-18 2000-03-03 電気配線の製造方法および配線基板および表示装置および画像検出器

Country Status (4)

Country Link
US (2) US6750475B1 (ja)
JP (1) JP3479023B2 (ja)
KR (2) KR100463818B1 (ja)
TW (1) TW508594B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798032B2 (en) 2001-05-22 2004-09-28 Sharp Kabushiki Kaisha Metal film pattern and manufacturing method thereof
JP2005259971A (ja) * 2004-03-11 2005-09-22 Nichia Chem Ind Ltd 半導体発光素子
JP2005292580A (ja) * 2004-04-01 2005-10-20 Canon Inc 表示装置用基板およびその製造方法
WO2005111972A1 (ja) * 2004-05-13 2005-11-24 Ulvac, Inc. 表示装置、表示装置の製造方法
US7145176B2 (en) 2001-04-05 2006-12-05 Hitachi, Ltd. Active matrix display device
US7271867B2 (en) 2001-10-22 2007-09-18 Samsung Electronics Co., Ltd. Contact for semiconductor and display devices
KR100774797B1 (ko) * 2005-10-19 2007-11-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
CN100380682C (zh) * 2002-03-07 2008-04-09 三星电子株式会社 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法
JP2009501274A (ja) * 2005-07-13 2009-01-15 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード TFT銅ゲートプロセスのための無電解NiWP接着及びキャッピング層
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
JP2010204168A (ja) * 2009-02-27 2010-09-16 Sony Corp 反射電極の形成方法並びに駆動基板および表示装置
JP2012508923A (ja) * 2008-11-14 2012-04-12 エルジー イノテック カンパニー リミテッド タッチスクリーン及びその製造方法
JP2013185216A (ja) * 2012-03-08 2013-09-19 Kanto Gakuin 積層体、及び積層体の製造方法
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックIpマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JP2016160149A (ja) * 2015-03-03 2016-09-05 学校法人関東学院 改質層付ガラス基板及び配線回路付きガラス基板
WO2022270253A1 (ja) * 2021-06-24 2022-12-29 奥野製薬工業株式会社 めっき皮膜及びめっき皮膜の製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925080B2 (ja) * 2000-12-01 2007-06-06 セイコーエプソン株式会社 電子ブック、それに用いる電子ペーパの製造方法
KR100683526B1 (ko) * 2000-12-29 2007-02-15 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
KR100763137B1 (ko) * 2000-12-29 2007-10-02 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
US6891194B2 (en) * 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TW588565B (en) * 2002-10-31 2004-05-21 Au Optronics Corp Active matrix organic light emitting diode and method of manufacturing the same
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
JP2005327817A (ja) * 2004-05-12 2005-11-24 Toshiba Corp 放射線検出器
US20060030069A1 (en) * 2004-08-04 2006-02-09 Chien-Wei Chang Packaging method for manufacturing substrates
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7381633B2 (en) * 2005-01-27 2008-06-03 Hewlett-Packard Development Company, L.P. Method of making a patterned metal oxide film
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
JP2007114360A (ja) * 2005-10-19 2007-05-10 Nec Lcd Technologies Ltd 薄膜トランジスタを備えた液晶表示装置及びその製造方法
GB0611619D0 (en) * 2006-06-12 2006-07-19 Radiation Watch Ltd Lead iodide deposition method
CN102099976B (zh) * 2008-05-30 2013-06-12 加利福尼亚大学董事会 在降低的温度下制造的(Al、Ga、In)N二极管激光器
JP5604787B2 (ja) * 2009-01-21 2014-10-15 富士通株式会社 無電解めっき物の製造方法
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101380540B1 (ko) * 2009-12-17 2014-04-03 현대중공업 주식회사 태양전지의 금속전극 형성방법
TW201240098A (en) * 2011-03-23 2012-10-01 Chunghwa Picture Tubes Ltd Reflective display and thin film transistor array substrate
TW201539508A (zh) * 2014-04-03 2015-10-16 Nat Univ Tsing Hua 微型常閉式結構及其製作方法
KR102650435B1 (ko) 2019-06-14 2024-03-26 삼성디스플레이 주식회사 표시 패널

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642585A (en) * 1969-07-15 1972-02-15 Hooker Chemical Corp Double-dip process for metal plating of substrates
JPH0724114B2 (ja) 1985-12-12 1995-03-15 株式会社リコー 光情報記録媒体
JPS62288883A (ja) 1986-06-09 1987-12-15 アルプス電気株式会社 薄膜トランジスタの製造方法
JPS63280222A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 液晶表示装置
JPH0196383A (ja) 1987-10-07 1989-04-14 Seiko Instr & Electron Ltd 透明導電膜パターン上へのめっき方法
JPH0283533A (ja) 1988-09-21 1990-03-23 Hitachi Ltd 液晶表示装置及びそれに用いる電極基板
JPH02223924A (ja) 1989-02-27 1990-09-06 Hitachi Ltd 表示パネルの製造方法
JPH0318826A (ja) * 1989-06-15 1991-01-28 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2814155B2 (ja) * 1990-08-13 1998-10-22 キヤノン株式会社 Ito膜パターンの形成方法および液晶表示素子用基板の製造方法
JPH04232922A (ja) 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3231900B2 (ja) * 1992-10-28 2001-11-26 株式会社アルバック 成膜装置
US5319206A (en) 1992-12-16 1994-06-07 E. I. Du Pont De Nemours And Company Method and apparatus for acquiring an X-ray image using a solid state device
JPH08144061A (ja) 1994-11-24 1996-06-04 Japan Energy Corp 絶縁体のメタライズ方法
US5835167A (en) * 1994-12-21 1998-11-10 Philips Electronics North America Plasma addressed liquid crystal display with reduced column voltages
JPH08242001A (ja) * 1995-03-06 1996-09-17 Toshiba Corp 薄膜トランジスタの製造方法
JP3734848B2 (ja) 1995-03-14 2006-01-11 株式会社Kri 透明導電材の形成方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
US5858462A (en) * 1995-08-14 1999-01-12 Central Glass Company, Limited Porous metal-oxide thin film and method of forming same on glass substrate
US5926735A (en) * 1996-02-22 1999-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device
US5880801A (en) * 1996-03-07 1999-03-09 California Institute Of Technology Hybrid aligned liquid crystal display employing An anodized alignment layer and method for fabrication
JP3256776B2 (ja) 1996-04-16 2002-02-12 大阪市 酸化亜鉛膜形成用組成物
US5652430A (en) * 1996-05-03 1997-07-29 Sterling Diagnostic Imaging, Inc. Direct radiographic imaging panel
JPH1020487A (ja) 1996-07-04 1998-01-23 Mitsubishi Materials Corp Pb含有金属酸化物薄膜パターンの形成方法
JPH10237078A (ja) * 1996-10-14 1998-09-08 Dainippon Printing Co Ltd 金属錯体溶液、感光性金属錯体溶液及び金属酸化物膜の形成方法
US6075257A (en) * 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
JP3302600B2 (ja) 1997-03-14 2002-07-15 住友大阪セメント株式会社 導電体パターン
US5943580A (en) 1997-12-15 1999-08-24 Motorola, Inc. Method of forming a capacitor or an inductor on a substrate
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145176B2 (en) 2001-04-05 2006-12-05 Hitachi, Ltd. Active matrix display device
US6798032B2 (en) 2001-05-22 2004-09-28 Sharp Kabushiki Kaisha Metal film pattern and manufacturing method thereof
US7580088B2 (en) 2001-10-22 2009-08-25 Samsung Electronics Co., Ltd. Contact for semiconductor and display devices
US7271867B2 (en) 2001-10-22 2007-09-18 Samsung Electronics Co., Ltd. Contact for semiconductor and display devices
US7317208B2 (en) 2002-03-07 2008-01-08 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
CN100380682C (zh) * 2002-03-07 2008-04-09 三星电子株式会社 半导体装置的接触部分及其制造方法,包括接触部分的显示装置用薄膜晶体管阵列板及其制造方法
US7972964B2 (en) 2002-03-07 2011-07-05 Samsung Electronics Co., Ltd. Semiconductor device with contact structure and manufacturing method thereof
JP2005259971A (ja) * 2004-03-11 2005-09-22 Nichia Chem Ind Ltd 半導体発光素子
JP4635458B2 (ja) * 2004-03-11 2011-02-23 日亜化学工業株式会社 半導体発光素子
JP2005292580A (ja) * 2004-04-01 2005-10-20 Canon Inc 表示装置用基板およびその製造方法
WO2005111972A1 (ja) * 2004-05-13 2005-11-24 Ulvac, Inc. 表示装置、表示装置の製造方法
US7732330B2 (en) 2005-06-30 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using an ink-jet method of the same
JP2009501274A (ja) * 2005-07-13 2009-01-15 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード TFT銅ゲートプロセスのための無電解NiWP接着及びキャッピング層
JP4659882B2 (ja) * 2005-07-13 2011-03-30 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード TFT銅ゲートプロセスのための無電解NiWP接着及びキャッピング層
US7655566B2 (en) 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100774797B1 (ko) * 2005-10-19 2007-11-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 어레이 기판
JP2012508923A (ja) * 2008-11-14 2012-04-12 エルジー イノテック カンパニー リミテッド タッチスクリーン及びその製造方法
JP2014112444A (ja) * 2008-11-14 2014-06-19 Lg Innotek Co Ltd タッチスクリーン及びその製造方法
JP2010204168A (ja) * 2009-02-27 2010-09-16 Sony Corp 反射電極の形成方法並びに駆動基板および表示装置
JP2013185216A (ja) * 2012-03-08 2013-09-19 Kanto Gakuin 積層体、及び積層体の製造方法
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックIpマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JP2016160149A (ja) * 2015-03-03 2016-09-05 学校法人関東学院 改質層付ガラス基板及び配線回路付きガラス基板
WO2016140188A1 (ja) * 2015-03-03 2016-09-09 学校法人関東学院 改質層付ガラス基板及び配線回路付ガラス基板
WO2022270253A1 (ja) * 2021-06-24 2022-12-29 奥野製薬工業株式会社 めっき皮膜及びめっき皮膜の製造方法
JP7215705B1 (ja) * 2021-06-24 2023-01-31 奥野製薬工業株式会社 めっき皮膜及びめっき皮膜の製造方法
US11912612B2 (en) 2021-06-24 2024-02-27 Okuno Chemical Industries Co., Ltd. Plating film and plating film production method

Also Published As

Publication number Publication date
TW508594B (en) 2002-11-01
KR100463818B1 (ko) 2004-12-29
US6720211B2 (en) 2004-04-13
KR20030029569A (ko) 2003-04-14
US20020123176A1 (en) 2002-09-05
KR20000077302A (ko) 2000-12-26
KR100531077B1 (ko) 2005-11-28
US6750475B1 (en) 2004-06-15
JP3479023B2 (ja) 2003-12-15

Similar Documents

Publication Publication Date Title
JP3479023B2 (ja) 電気配線の製造方法および配線基板および表示装置および画像検出器
US6897135B2 (en) Method for fabricating metal interconnections
US6798032B2 (en) Metal film pattern and manufacturing method thereof
JP2001312222A (ja) アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
CN103293790B (zh) 像素单元及其制备方法、阵列基板、显示装置
KR100372839B1 (ko) 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
JP2000077806A (ja) 電子機器用構成基板と電子機器
WO2021169067A1 (zh) 电极、电极的制作方法及其装置
US20010010566A1 (en) Active matrix substrate, method for fabricating the substrate and liquid crystal display device
JP2003051463A (ja) 金属配線の製造方法およびその方法を用いた金属配線基板
JPWO2009157244A1 (ja) 透明導電性基板の製造方法
US10963112B1 (en) Touch panel and method of forming thereof
US11347359B2 (en) Touch panel, manufacturing method of touch panel, and device thereof
JP4940659B2 (ja) 表示デバイス製造方法
JPH10282907A (ja) 電極基板
JPH09152623A (ja) 液晶表示素子およびその製造方法
US20220100315A1 (en) Touch panel, manufacturing method of touch panel, and device thereof
JP3317909B2 (ja) 液晶表示装置
JPS614094A (ja) 電気光学的機能素子及びその製造方法
JP2003043516A (ja) 液晶表示素子用基板およびこれを用いる液晶表示素子
JPH0364869B2 (ja)
JPS58194083A (ja) 表示パネルの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3479023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees