KR100397914B1 - 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치 - Google Patents

액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치 Download PDF

Info

Publication number
KR100397914B1
KR100397914B1 KR10-2001-0005848A KR20010005848A KR100397914B1 KR 100397914 B1 KR100397914 B1 KR 100397914B1 KR 20010005848 A KR20010005848 A KR 20010005848A KR 100397914 B1 KR100397914 B1 KR 100397914B1
Authority
KR
South Korea
Prior art keywords
electrode
metal layer
film
active matrix
matrix substrate
Prior art date
Application number
KR10-2001-0005848A
Other languages
English (en)
Other versions
KR20010085344A (ko
Inventor
이주미요시히로
치카마요시마사
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010085344A publication Critical patent/KR20010085344A/ko
Application granted granted Critical
Publication of KR100397914B1 publication Critical patent/KR100397914B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

액티브 매트릭스 기판은, 게이트전극(2)과 소스전극(6)이 격자상으로 배열되어 구성되는 전극배선; 적어도 상기 전극배선상에 형성되어, 소스전극(6)상의 소정의 영역에 개구부(11a)를 갖는 절연보호막; 및 상기 개구부(11a)에서의 소스전극(6)상에 적층된 금속층을 구비하고 있다. 따라서, 소스전극(6)상에 금속층이 적층되기 때문에, 상기 금속층에 의해 소스전극(6)의 후막(厚膜)화를 용이하게 도모할 수 있어, 소스전극(6)을 충분히 저저항화할 수 있다. 이에 의해 전극배선이 후막화되어, 저저항치를 나타내기 때문에, 예컨대 표시장치나 촬상장치에 적합하게 사용할 수 있는 액티브 매트릭스 기판 및 그 제조방법을 제공할 수 있다.

Description

액티브 매트릭스 기판, 그 제조방법 및 상기 기판을 이용한 표시장치 및 촬상장치{ACTIVE MATRIX SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND DISPLAY AND IMAGE-CAPTURING DEVICES UTILIZING THE SAME}
본 발명은, 예컨대, 액정표시장치(LCD), ECD(electrochromic display), ELD (electroluminescent display) 등의 플랫패널 디스플레이(FPD); X선 촬상장치 등의 플랫패널 센서(FPS); 등의 각종장치에 적합하게 사용할 수 있는 액티브매트릭스 기판, 그 제조방법 및 상기 기판을 사용한 표시장치와 촬상장치에 관한 것이다.
종래, 주사전극과 신호전극이 격자상으로 배열되어 구성되는 X-Y 매트릭스장의 전극배선과, 상기 전극배선의 교차부마다 제공된 TFT(박막트랜지스터) 등의 스위칭소자를 조합하여, 각 스위칭소자를 주사전극마다 순차, 주사구동하는 것이 가능한 액티브매트릭스 기판이 알려져 있다. 상기 액티브매트릭스 기판은, 그 플랫성 및 구동능력의 높이 등의 여러가지의 이점을 살리도록, 플랫패널 디스플레이나 플랫패널 센서 등의 각종 장치에 응용되고 있다.
구체적으로는, 예컨대, 도6a, 도6b에 도시한 바와 같이, 액티브매트릭스 기판과, 전기광학매체인 액정을 조합하여 구성되는 액티브매트릭스형의 액정디스플레이가 개발되어 있다. 상기 디스플레이는, 현재, 각종 OA 기기나 AV 기기 등의 폭넓은 용도·분야에 이용되고 있다. 또한, 예컨대, 도7에 도시한 바와 같이, 액티브매트릭스 기판과, X선의 에너지를 전하로 변환하는 광도전체를 조합하여 구성되는 플랫패널형의 X선 센서가 검토되고 있다. 상기 X선 센서는, X선 화상데이터의 디지탈화나 동화상 촬영 등이 용이하기 때문에, X선 필름과의 치환을 목표로 하여 그 개발이 활발히 행하여지고 있다.
그러나, 상기 플랫패널 디스플레이나 플랫패널 센서 등에 있어서, 그 대면적화(대화면화)나 고정세화를 도모하는 경우에는, 구동주파수가 높아지는 동시에, 액티브매트릭스 기판에 있어서의 전극배선(버스라인)의 저항치나 기생용량이 증대하게 된다. 예컨대 플랫패널 디스플레이에 있어서는, 전극배선의 저항치나 기생용량이 증대하면, 구동신호가 지연되는 등의 영향에 의해, 표시의 균일성이 손상되는 문제점이 발생한다. 또한, 예컨대 플랫패널 센서에 있어서는, 전극배선의 저항치나기생용량이 증대하면, 광도전체에서 발생하는 미약한 신호를 신호전극을 통해 독출할 때, 독출신호의 S/N비가 열화하는 문제점이 발생한다.
따라서, 상기 문제점을 해소하기 위해, 요컨대, 전극배선의 저항치를 저감하기 위한 대책으로서, 전극배선의 재료에 의해 낮은 저항치를 나타내는 알루미늄을 사용하고, 또한 상기 전극배선의 막두께를 보다 두껍게 하는 것이 행하여지고 있다.
그러나, 일반적으로, 액티브매트릭스 기판의 전극배선은, 스퍼터링 증착 등의 진공증착을 행하는 진공성막장치를 사용하여 기판상에 금속박막을 성막한 후, 에칭을 행함으로써 소정의 배선형상(패턴)을 형성하는 방법을 채용하여 제공되고 있다. 이 때문에, 전극배선의 막두께를 보다 두껍게 하면, 즉, 상기 방법을 사용하여 전극배선의 후막화를 꾀하면, 이하의 문제점이 발생하게 된다.
즉, (l) 진공성막장치는, 일반적으로 단일 웨이퍼 처리를 행하는 구성으로 되어 있기 때문에, 전극배선의 후막화를 꾀하면, 그의 스루풋(처리능력)이 저하하여, 액티브매트릭스 기판의 생산성이 저하하게 된다; (2) 기판의 전면(표면)에 금속박막을 성막한 후, 에칭을 행하여 불필요한 부분을 제거하기 때문에, 금속박막의 후막화에 따라, 에칭에 장시간을 요하게 되는 동시에, 제거되는 금속(재료)의 양이 증가하여, 많은 낭비가 초래된다.
따라서, 상기 종래 방법에서, 막두께가 500 nm를 초과하는 전극배선을 제공하는 것(후막화를 꾀하는 것)은, 생산성이나 비용 등에 비추어, 사실상 곤란(비현실적)하다. 즉, 상기 종래 방법에서는, 액티브매트릭스 기판의 전극배선을 후막화하여, 상기 전극배선의 저항치를 저감하고, 이에 의해 플랫패널 디스플레이나 플랫패널 센서 등의 대면적화나 고정세화를 꾀하는 것은, 사실상, 곤란한 문제점을 갖고 있다.
본 발명의 제 1 목적은, 쓸데없이 낭비되는 금속의 양을 억제하는 동시에 생산성의 저하를 초래하지 않고, 액티브매트릭스 기판의 전극배선을 후막화하여, 상기 전극배선의 저항치를 저감하여, 이에 의해 플랫패널 디스플레이나 플랫패널 센서 등의 대면적화나 고세밀화를 꾀하여, 이들 각종 장치에 적합하게 사용할 수 있는 액티브매트릭스 기판 및 그 제조방법을 제공하는 것이다.
본 발명의 제 2 목적은, 상기 기판을 사용한 표시장치 및 촬상장치를 제공하는 것이다.
본 발명의 액티브매트릭스 기판은, 상기 목적을 달성하기 위해, 주사전극과 신호전극이 격자상으로 배열되어 구성되는 전극배선, 적어도 상기 전극배선상에 형성되어, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막, 및 상기 개구부에서의 전극상에 적층된 금속층을 구비하는 것을 특징으로 하고있다.
상기 구성에 의하면, 주사전극 또는 신호전극상의 적어도 일방에 금속층이 적층되기 때문에, 상기 금속층에 의해 주사전극 또는 신호전극의 적어도 일방의 후막화를 꾀할 수 있다. 그러므로, 전극배선의 저항치가 충분히 감소된(저저항화된) 액티브매트릭스 기판을 제공할 수 있다.
본 발명의 표시장치는, 상기 목적을 달성하기 위해, 주사전극과 신호전극이 격자상으로 배열되어 구성되는 전극배선과, 적어도 상기 전극배선상에 형성되어, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막과, 상기 개구부에서의 전극상에 적층된 금속층을 구비하는 액티브매트릭스 기판, 및, 상기 액티브매트릭스 기판에 의해 구동되는 전기광학매체를 구비하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 표시장치는, 전극배선의 저항치가 충분히 감소된(저저항화된) 액티브매트릭스 기판을 구비하고 있다. 따라서, 표시장치의 대면적화(대화면화)나 고정세화를 꾀한 경우에 있어서도, 구동신호의 지연을 억제할 수 있기 때문에, 표시의 균일성이 손상되지 않는다. 즉, 구동신호의 지연을 초래하지 않고, 대화면이고 고정세의 표시장치를 제공할 수 있다.
본 발명의 촬상장치는, 상기 목적을 달성하기 위해, 주사전극과 신호전극이 격자상으로 배열되어 구성되는 전극배선과, 적어도 상기 전극배선상에 형성되어, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막과, 상기 개구부에서의 전극상에 적층된 금속층을 구비하고 있는 액티브매트릭스 기판, 및 상기 액티브매트릭스 기판에 의해 전하가 독출되는 광도전체를 구비하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 촬상장치는, 전극배선의 저항치가 충분히 감소된(저저항화된) 액티브매트릭스 기판을 구비하고 있다. 따라서, 광도전체내에서 발생하는 미소한 전하를, S/N비를 충분히 확보한 상태로 독출할 수 있다. 또한, 상기 구성에의하면, 촬상장치의 대면적화(대화면화)나 고세밀화를 꾀한 경우에 있어서도, 구동신호의 지연을 억제할 수 있다. 즉, S/N비를 충분히 확보한 상태로 미소한 전하를 독출할 수 있고, 또한, 구동신호의 지연을 발생하지 않고, 대화면이고 고정세의 촬상장치를 제공할 수 있다.
본 발명의 액티브매트릭스 기판의 제조방법은, 상기 목적을 달성하기 위해, 기판상에, 주사전극과 신호전극을 격자상으로 배열하여 전극배선을 형성하는 공정과, 적어도 상기 전극배선상에, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막을 형성하는 공정과, 상기 개구부에서의 전극상에, 금속층을 선택적으로 형성하는 공정을 포함하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 절연막의 개구부에서의 전극상에만, 금속층을 선택적으로 형성하기 때문에, 상기 금속층을 형성할 때, 소정의 패터닝을 실시한 후에 에칭을 행하는 종래의 공정(에칭공정)이 불필요하게 된다. 또한, 에칭공정이 불필요하기 때문에, 금속층을 후막화 하더라도, 쓸데없이 낭비되는 금속의 양을 억제할 수 있다. 따라서, 전극배선의 저항치가 충분히 감소된(저저항화된) 액티브매트릭스 기판을 염가로 간단히 제조할 수 있다.
본 발명의 다른 목적, 특징 및 우수한 점은, 이하에 나타낸 기재에 의해 충분히 이해될 것이다. 또한, 본 발명의 이점은, 첨부도면을 참조한 다음 설명으로부터 명백하게 될 것이다.
도1은 본 발명의 제 1 실시예에 따라 액티브 매트릭스 기판의 요부를 구성하는 화소의 개략적 구성을 나타낸 평면도이다.
도2a는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도2b는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도2c는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도2d는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도2e는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도2f는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도2g는 도1에 있어서의 A-A선 단면도로, 상기 화소의 제조공정을 설명하는 설명도이다.
도3은 본 발명의 다른 실시예에 있어서의 액티브매트릭스 기판의 요부를 도시한 것으로, 어느 한 화소의 개략적 구성을 나타낸 평면도이다.
도4는 본 발명의 1 실시예에 따라 액티브매트릭스 기판을 사용한 X선 센서(X선 촬상장치)의 개략적 구성을 나타낸 단면도이다.
도5는 본 발명의 1 실시예에 따라 액티브매트릭스 기판을 사용한 액정패널(표시장치)의 개략적 구성을 나타낸 단면도이다.
도6a는 일반적인 액티브매트릭스형의 액정 디스플레이의 개략적 구성을 나타낸 분해사시도이다.
도6b는 일반적인 액티브매트릭스형의 액정디스플레이의 개략적 구성을 나타낸 등가회로이다.
도7은 일반적인 플랫패널형의 X선 센서의 개략적 구성을 나타낸 설명도이다.
본 발명의 실시예에 관해 도1 및 도2에 따라 설명하면, 이하와 같다. 이하의설명에 있어서는, 절연막이 신호전극상의 소정의 영역에 개구부를 갖고 있는 구성을 포함한 액티브매트릭스 기판을 예로 들어 설명한다.
본 실시예의 이러한 액티브매트릭스 기판은, 도1 및 도2g에 나타낸 바와 같이, 절연성기판(1)상에, 게이트전극(주사전극)(2), 축적용량전극(Cs 전극)(3), 게이트절연막(유전체층)(4), 반도체층(5), 소스전극(신호전극)(6), 드레인전극(7), 절연보호막(절연막)(8), 금속층(12), 층간절연막(13), 화소전극(15) 등이 적층됨으로써 형성되어 있다. 그리고, 게이트전극(2), 게이트절연막(4), 반도체층(5), 소스전극(6), 드레인전극(7) 등으로 스위칭소자인 TFT(박막트랜지스터)소자(9)가 구성되어 있고, 축적용량전극(3), 게이트절연막(4), 드레인전극(7) 등으로 전하축적용량(Cs)(10)이 구성되어 있다. 따라서, 각 소스전극(6)은 신호선으로서의 직선부분과, TFT 소자(9)를 구성하기 위한 연장부분을 갖고 있고, 드레인전극(7)은 TFT 소자(9)와 전하축적용량(10)을 결합하도록 제공되고 있다. 상기 절연성기판(1)으로는, 예컨대, 유리기판이나 플라스틱기판이 바람직하지만, 특히 한정되는 것은 아니다.
상기 게이트전극(2) 및 소스전극(6)은, 절연성기판(1)상에 격자상으로 형성되어 있고, 이에 의해 전극배선이 구성되어 있다. 그리고, 격자상으로 형성된 상기 전극배선의 교차부마다 상기 TFT 소자(9)가 제공되고 있다. 또한, 화소전극(15)은, 매트릭스 형태로 다수 제공되고 있고, TFT 소자(9)를 통해 상기 소스전극(6)에 접속되어 있다. 따라서, 이들 전극배선, TFT 소자(9), 화소전극(15) 등으로 화소배열층이 구성되어 있고, 액티브매트릭스 기판은 절연성기판(1)상에 화소배열층 등이형성됨으로써 구성되어 있다.
게이트전극(2) 및 축적용량전극(3)의 재료로서는, 예컨대, 알루미늄, 몰리브덴, 탄탈, 및 이들 금속중의 적어도 1개를 주성분으로 하는 각종합금 등을 사용할 수 있다. 또한 게이트전극(2) 및 축적용량전극(3)으로서, 투명 도전 산화막인 ITO (인듐-석 산화막)이나 SnO2(석산화막) 사용할 수 있다. 게이트전극(2) 및 축적용량전극(3)은, 예컨대, 스퍼터링 증착법이나 무전해 도금법(화학도금법) 등에 의해서 금속막을 성막한 후, 소망의 형상으로 패터닝함으로써 제공되고 있다. 상기 금속막의 막두께는 200nm∼400nm 정도이면 좋지만, 특히 한정되는 것은 아니다. 게이트전극(2) 및 축적용량전극(3)은, 제조공정의 간략화 등의 관점에서, 동일재료, 동일공정으로 형성되는 것이 바람직하다.
게이트절연막(4)의 재료로는, 예컨대, SiNx, SiOx, TaOx 등을 사용할 수 있다. 또한, 게이트절연막(4)으로서, 이들 재료로 이루어지는 막을 적층한 적층막을 사용할 수도 있다. 게이트절연막(4)은, 예컨대, CVD법(화학적 기상성장법)이나 양극산화법 등에 의해서 상기 재료로 이루어지는 막을 성막함으로써 제공되고 있다. 상기 막의 막두께는, 200nm∼500nm 정도이면 좋지만, 특히 한정되는 것은 아니다. 게이트절연막(4)은 게이트전극(2) 및 축적용량전극(3)을 덮도록 제공되고 있고, 게이트전극(2)상에 위치하는 부분들이 TFT 소자(9)에 있어서의 게이트절연막으로서 작용하여, 축적용량전극(3)상에 위치하는 부분들이 전하축적용량(10)에 있어서의 유전체층으로서 작용한다.
반도체층(5)의 재료로서는, 예컨대, a-Si(아몰퍼스 실리콘), p-Si(다결정실리콘), CdSe 등을 사용할 수 있다. 반도체층(5)은, 예컨대, a-Si로 이루어지는 경우에는, CVD 법에 의해서 a-Si막을 성막함으로써 제공되고 있다. 상기 막의 막두께는, 30nm∼100nm 정도이면 좋지만, 특히 한정되는 것은 아니다. 반도체층(5)은, TFT 소자(9)의 채널을 형성하기 위해, 게이트전극(2)상, 즉, 게이트절연막(4)상에 놓을 수 있는 TFT 소자(9)가 형성되는 부위에 제공되고 있다.
소스전극(6) 및 드레인전극(7)의 재료로서는, 예컨대, 알루미늄, 몰리브덴, 탄탈, 및 이들 금속중의 적어도 1개를 주성분으로 하는 각종합금 등을 사용할 수 있다. 또한, 소스전극(6) 및 드레인전극(7)으로서, 투명 도전 산화막인 ITO(인듐-석산화막)이나 SrO2(석산화막)를 사용할 수 있다. 소스전극(6) 및 드레인전극(7)은, 예컨대, 스퍼터링 증착법 등에 의해서 상기 금속막을 성막한 후, 소망의 형상에 패터닝함으로써 제공되고 있다. 상기 형성방법은 대형 및 고세밀의 액티브매트릭스 기판을 제조하는 경우에 바람직하다. 또는, 소스전극(6) 및 드레인전극(7)은, 예컨대, 스퍼터링 증착법이나, 솔-젤(sol-gel) 재료를 사용한 도포·소성법 등에 의해서 ITO를 성막한 후, 소망의 형상에 패터닝함으로써 제공되고 있다. 상기 금속막이나 ITO의 막두께는, 100nm∼200nm 정도이면 좋지만, 특히 한정되는 것은 아니다. 그리고, 축적용량전극(3)상에 드레인전극(7)이 적층되어 있는 부분에, 전하축적용량(10)이 형성되어 있다. 소스전극(6) 및 드레인전극(7)은, 제조공정의 간략화 등의 관점에서, 동일재료, 동일공정으로 형성되는 것이 바람직하다. 반도체층(5)과 소스전극(6) 및 드레인전극(7) 사이(계면)에는 콘택트층으로서 n+a-Si층 등을 제공하는 것이 보다 바람직하다.
절연보호막(8)은, 상기 전극(6·7)상, 즉, 상기 TFT 소자(9)나 전하축적용량(10)등이 형성되어 있는 절연성기판(1)상의 거의 전면(거의 전영역)에 걸쳐 형성되어 있다. 절연보호막(8)의 재료로는, 예컨대, SiNx, SiOx, 폴리이미드수지, 아크릴수지 등을 사용할 수 있다. 또한, 절연보호막(8)으로서, 이들 재료로 이루어지는 막을 적층한 적층막을 사용할 수도 있다. 절연보호막(8)은, 예컨대, SiNx로 이루어지는 경우에는, CVD법에 의해서 SiNx막을 성막함으로써 제공되고 있다. 상기 막의 막두께는 300nm 정도이면 좋지만, 특히 한정되는 것은 아니다.
상기 절연보호막(8)은, 그 소정위치, 즉, 소스전극(6)에 있어서의 직선부분상에 위치하는 부분(신호전극상의 소정의 영역; 도1에서는 해칭 영역)에 개구부(11a)를 갖고 있고, 소정위치, 즉, 드레인전극(7)에 있어서의 TFT 소자(9)가 제공되지 않는 부분상에 위치하는 부분(도1에서는 해칭 영역)에 개구부(11b)를 갖고 있다. 즉, 상기 개구부(11a)는, TFT 소자(9)가 제공되는 연장부분을 제외한 소스전극(6)상에, 상기 소스전극(6)에 따른 스트라이프형으로 형성(개구)되어 있다. 또한, 개구부(11b)는, TFT 소자(9)가 제공되지 않는 드레인전극(7)상에, 보다 바람직하게는 전하축적용량(10)이 제공되고 있는 드레인전극(7)상에 형성되어 있다.
개구부(11a·11b)는, 절연보호막에 소정의 레지스트패턴을 형성한 후, 에칭을 행함으로써 상기 절연보호막에 있어서의 불필요한 부분(전극(6·7)상에 개구부가 제공되는 부분)을 제거하도록 형성되어 있다. 그리고, 개구부(11a)에서는 기초를 이루는 소스전극(6)이 노출되고 있고, 개구부(11b)에서는 기초를 이루는 드레인전극(7)이 노출되고 있다. 개구부(11a)의 크기는, 소스전극(6)에 있어서의 직선부분들의 치수를 초과하지 않는 한 어떤 크기도 관계없다. 또한, 개구부(11b)의 크기는, 드레인전극(7)에 있어서의 TFT 소자(9)가 제공되지 않는 치수, 보다 바람직하게는, 전하축적용량(10)의 치수를 초과하지 않는 한 어떤 크기도 관계없다.
금속층(12)은, 상기 개구부(11a·11b)를 덮도록 형성되어 있고, 소스전극(6)상 및 드레인전극(7)상에 적층되어 있다. 상기 금속층(12)은, 기초를 이루는 전극(6·7)의 저항치를 저감하는 것(전극(6·7)을 저저항화하는 것)을 목적으로서 제공되고 있다. 금속층(12)의 재료로는, 예컨대, 니켈, 동, 금, 및 이들 금속을 주성분으로 하는 각종합금 등을 사용할 수 있고, 그 중에서도 특히 비저항이 보다 작은 (저저항) 동 및 금이 바람직하고, 염가인 금속인 동이 적당하다. 또한, 니켈막으로 이루어지는 금속층(12)은 기초를 이루는 전극(6·7)과의 밀착성이 개선된다.
금속층(12)은, 예컨대 습식 도금법, 즉, 무전해 도금법 또는 전기 도금법에 의해서 금속막을 성막함으로써 제공되고 있다. 이에 의해, 금속층(12)의 후막화를 용이하게 할 수 있다. 또한, 배치(batch)처리에 의한 금속층(12)의 형성이 가능해지기 때문에, 스루풋(처리능력)의 저하를 억제할 수 있다. 또한, 개구부(11a·11b)의 하부면의 전극(6·7)상에만 금속층(12)을 선택적으로 형성(도금성막)할 수 있기 때문에, 상기 금속층(12)을 후막화하더라도, 낭비되는 금속의 양을 억제할 수 있다. 상기 금속막의 막두께는, 전극(6·7)을 대폭 저저항화할 수 있도록, 200nm∼1000nm 정도이면 좋지만, 절연보호막(8)의 막두께 등에 따라 설정하면, 특히 한정되는 것이 아니다.
무전해 도금법에 의해서 금속층(12)을 형성하는 경우에는, 도금촉매와 무전해도금액을 사용한다. 상기 도금촉매로서는 팔라듐(palladium)촉매가 바람직하다. 예컨대, 무전해 도금법에 의해서 성막된 동의 비저항은 2μΩcm이다. 이와 반대로, 예컨대, 종래의 스퍼터링 증착법에 의해 성막된 예컨대 알루미늄의 비저항은 4μΩcm이다. 따라서, 동과 알루미늄을 동일한 막두께로 성막한 경우에는, 동으로 이루어지는 금속층의 시트저항치는 알루미늄으로 이루어지는 금속층의 시트저항치의 1/2이다. 즉, 금속층(12)의 시트저항치를 원래 시트저항치의 반에 저감할 수 있다. 또한, 무전해 도금법에 의해서 막두께 900nm의 동막을 형성한 경우와, 스퍼터링 증착법에 의해서 막두께 300nm의 알루미늄막을 형성한 경우를 비교하면, 동으로 이루어지는 금속층의 시트저항치는 알루미늄으로 이루어지는 금속층의 시트저항치의 1/6이 되기 때문에, 금속층(12)의 시트저항치를 1/6로 감소시킬 수 있다. 그리고, 무전해 도금법에 의해서 금속층(12)을 형성함으로써, 스루풋(처리능력)을 저하시키지 않고 소스전극(6) 및 드레인전극(7)의 후막화를 꾀할 수 있어, 낭비되는 금속의 양을 억제할 수 있다. 그러므로, 종래의 스퍼터링 증착법과 비교하여, 전극(6·7)의 후막화를 용이하게 꾀할 수 있어, 상기 전극(6·7)을 충분히 저저항화할 수 있다. 즉, 본 실시예에 의한 액티브매트릭스 기판은, 상기의 방법에 의해서 형성된 금속층(12)을 갖기 때문에, 소스전극(6) 및 드레인전극(7)의 저항치를 충분히 저감할 수 있다.
소스전극(6) 및 드레인전극(7)이 ITO이고, 금속층(12)이 동막인 경우에는, ITO와 동막 사이(계면)에, 양자의 밀착성을 보다 향상시키기 위해, 막두께가 200nm정도인 니켈막을 제공할 수 있다. 니켈막은 ITO와의 밀착성에 우수하고, 무전해 도금법에 의해서 형성할 수 있다. 니켈은 팔라듐촉매 등의 도금촉매가 부착된 ITO 상에 선택적으로 석출된다. 또한, 상기 니켈막과 동막과의 밀착성을 보다 향상시키기 위해서, 니켈막 표면에 막두께가 10nm∼30nm 정도인 금막을 더 제공할 수 있다. 금은 니켈에 대하여 소위 치환도금이 가능하고, 이에 의해 금막을 형성할 수 있다. 그리고, 이 경우에는, 금을 도금촉매로서 동막을 형성할 수 있다. 즉, ITO 상에 니켈막 및 금막을 적층한 후 동막을 형성할 때는, 도금촉매의 작용에 의해서 소정의 위치에 선택적으로 각 도금을 행할 수 있어, 이에 의해 각 층(막)을 용이하게 형성할 수 있다. 따라서, 패터닝에 관한 공정을 추가하지 않고, 상기 3층으로 이루어지는 적층구조를 용이하게 형성할 수 있다. 이상과 같이, 금속층(12)은, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택된 적어도 1종의 금속막을 포함하고 있으면 된다. 보다 구체적으로, 금속층(12)은, 예컨대, 동으로 이루어지는 단층막일 수 있다. 또한, 동막 및 니켈막을 포함하는 다층막이거나, 동막, 니켈막 및 금막을 포함하는 다층막일 수도 있다.
또한, 금속층(12)으로서, 무전해 도금법에 의해서 성막된 은막이나, 동막에 은막을 적층하여 되는 다층막 등을 사용할 수 있다. 또한, 금속층(12)으로서, 전극(6·7)으로서의 ITO 표면에 무전해 도금법에 의해서 니켈막이나 은막을 성막한 후, 그 표면에 전기 도금법에 의해서 동막을 성막하여 되는 다층막을 사용할 수 있다. 또는, 금속층(12)으로서, 전기 도금법에 의해서 형성된 동막 등의 금속막을 사용할 수 있다. 전기 도금법에 의해서 금속층(12)을 형성하는 경우에는, 전기도금액을 사용한다.
층간절연막(13)의 재료로서는, 예컨대, 폴리이미드수지나 아크릴수지 등의 감광성수지 등을 사용할 수 있다. 층간절연막(13)은, 예컨대, 도포법 등에 의해서 상기 수지를 성막함으로써 형성되어 있다. 수지막의 막두께는, 1000nm∼4000nm 정도이면 좋지만, 특히 한정되는 것은 아니다. 그리고, 층간절연막(13)에 있어서의 소정위치에는, 금속층(12)을 통해 드레인전극(7)과 화소전극(15)을 단락시키는 콘택트홀(14)이 형성되어 있다. 층간절연막(13)의 재료로서 감광성수지를 사용하여, 상기 감광성수지를 절연보호막(8)상에 도포한 후, 광조사, 현상 등의 소정의 패터닝처리를 함으로써, 콘택트홀(14)을 갖는 층간절연막(13)을 용이하게 형성할 수 있다. 소스전극(6)상에 형성된 금속층(12)은 절연보호막(8)과 같이 층간절연막(13)으로 덮어지고 있기 때문에, 상기 금속층(12)은 층간절연막(13)에 의해서 보호되어 있다.
화소전극(15)의 재료로서는, 예컨대, 액티브매트릭스 기판을 투과형의 표시장치에 사용하는 경우에는, 투명 도전 산화막인 ITO 등을 사용할 수 있다. 또한, 액티브매트릭스 기판을 반사형의 표시장치에 사용하는 경우에는, 반사성에 뛰어난 알루미늄이나 은 등의 금속을 성막하여 사용할 수 있다. 또한, 액티브매트릭스 기판을 촬상장치에 사용하는 경우에는, 상기 ITO 또는 알루미늄이나 은 등의 금속막에 부가하여 저저항의 도핑된 반도체막과 같은 각종 도전재료로 이루어지는 막을 사용할 수 있다. 화소전극(15)은, 예컨대, 스퍼터링 증착법 등에 의해서 상기 재료를 성막한 후, 소망의 형상에 패터닝함으로써 제공되고 있다. 상기 막의 막두께는,1OOnm∼300nm 정도이면 좋지만, 특히 한정되는 것은 아니다. 화소전극(15)은, 층간절연막(13)에 의해서, 소스전극(6)상에 형성된 금속층(12)과의 전기적 단락 및 정전용량의 증대가 방지되어 있다. 한편, 화소전극(15)은, 도1에 나타낸 바와 같이 게이트전극(2)이나 소스전극(6)에 있어서의 직선부분에 중첩되지 않도록 형성하거나, 또한, 화소전극의 충전율을 향상시키기 위해 이들 전극(2·6)에 중첩되도록 형성해도 좋다.
상기 구성의 액티브매트릭스 기판의 제조방법의 일례에 관해서, 도2a∼도2g를 참조하여, 이하에 설명한다. 액티브매트릭스 기판의 제조방법은, 하기 예시방법에만 한정되는 것이 아니다.
우선, 도2a에 나타낸 바와 같이, 절연성기판(1)상에 스퍼터링 증착법이나 무전해 도금법 등을 채용하여 금속막을 성막한 후 소망의 형상에 패터닝함으로써, 게이트전극(2) 및 축적용량전극(3)을 형성한다(제 1 공정). 또한, 게이트전극(2) 및 축적용량전극(3)을 동일재료, 동일공정으로 형성한다.
다음, 도2b에 나타낸 바와 같이, 게이트전극(2) 및 축적용량전극(3)을 덮도록, 절연성기판(1)상에 CVD법이나 양극산화법 등을 채용하여 SiNx막 등의 막을 성막함으로써, 게이트절연막(4)을 형성한다(제 2 공정).
다음, 도2c에 나타낸 바와 같이, 게이트절연막(4)상에 놓을 수 있는 TFT 소자(9)가 형성되는 부분에, 예컨대 CVD법을 채용하여 a-Si막 등의 막을 성막함으로써, 반도체층(5)을 형성한다. 그 위에, 스퍼터링 증착법 등을 채용하여 금속막 등의 막을 성막한 후 소망의 형상으로 패터닝함으로써, 소스전극(6) 및드레인전극(7)을 형성한다(제 3 공정). 즉, 소스전극(6) 및 드레인전극(7)을, 동일재료, 동일공정으로 형성한다. 이에 의해, 게이트전극(2) 및 소스전극(6)으로 이루어지는 전극배선이 형성되는 동시에, TFT 소자(9) 및 전하축적용량(10)이 형성된다. 이하의 설명에서는, 소스전극(6) 및 드레인전극(7)이 ITO 인 경우를 예로 든다.
그 후, 도2d에 나타낸 바와 같이, 상기 전극(6·7)상에, 즉, 절연성기판(1)표면의 거의 전면에, 예컨대 CVD법을 채용하여 막두께 300nm의 SiNx막 등의 막을 성막한 후, 소망의 형상으로 패터닝을 행하여 에칭을 함으로써, 개구부(11a·11b)를 갖는 절연보호막(8)을 형성한다(제 4 공정). 이하의 설명에서는, 절연보호막(8)이 SiNx막인 경우를 예로 든다.
그 후, 개구부(11a·11b), 즉, 노출되고 있는 소스전극(6) 및 드레인전극(7)의 표면에, 무전해 도금법에 의해 금속층(12)을 형성하기 위해서, 도금촉매인 팔라듐촉매(도시 안함)를 선택적으로 부착시킨다. 즉, 상기 각 공정을 실시한 후의 절연성기판(1)을, pH가 조정된 팔라듐촉매함 유용액에 소정시간 침지한다. 침지결과, 소스전극(6) 및 드레인전극(7)인 ITO 상에는 팔라듐촉매가 부착하지만, 절연보호막(8)인 SiNx막상에는 팔라듐촉매가 부착되기 어렵다. 따라서, 노출하고 있는 소스전극(6) 및 드레인전극(7)의 표면에만 팔라듐촉매가 선택적으로 부착된다. 그 후, 상기 절연성기판(1)을 팔라듐촉매함 유용액으로부터 꺼내어 수세하여, 여분인 팔라듐촉매를 제거한다(제 5 공정).
한편, 도금촉매는, ITO에 한하지 않고, 각종금속에 부착하기 쉬운 성질을 갖는다. 또한, ITO 상에 팔라듐촉매를 선택적으로 부착시키는 방법으로서, 소위 감광성촉매를 사용하는 방법을 채용할 수 있다. 이 경우에는, 상기 각 공정을 실시한 후의 절연성기판(1)의 전면(표면)에 광이 조사되면 팔라듐촉매를 석출하는 촉매전구체(감광성촉매)를 도포한 후, 개구부(11a·11b)에 광조사를 하여, 그 개소에 팔라듐촉매를 석출시키면 좋다.
계속해서, 상기 공정에 의해 팔라듐촉매가 부착된 절연성기판(1)을, 무전해도금액에 소정시간 침지하여 팔라듐촉매가 부착된 ITO상에 금속을 선택적으로 석출시킨다. 상기 공정에 의해 개구부(11a·11b)에서의 ITO상에만 팔라듐촉매가 선택적으로 부착되어 있기 때문에, 무전해 도금법에 의해서 상기 ITO상에만 금속을 선택적으로 석출시킬 수 있다. 이에 의해, 도2e에 나타낸 바와 같이, 개구부(11a·11b), 즉, 노출되고 있는 소스전극(6) 및 드레인전극(7)의 표면에, 금속층(12)을 형성한다(제 6 공정). 상기 제 5 및 제 6 공정을 실시함으로써, 금속층(12)을 형성할 때에, 소정의 패터닝을 행한 후에 에칭을 하는 종래의 공정(에칭공정)이 불필요하게 된다. 또한, 에칭공정이 불필요하기 때문에, 금속층(12)을 후막화 하더라도, 낭비되는 금속의 양을 억제할 수 있다. 또한, 무전해 도금법은, 스퍼터 증착등의 진공증착법과 비교하여, 배치(batch)처리에 의한 금속층의 형성이 용이하기 때문에, 금속층(12)을 후막화 하더라도, 스루풋(처리능력)의 저하를 억제할 수 있다. 무전해 도금법을 채용함으로써, 대면적을 갖는 절연성기판(1)에 대하여도, 균일한 막두께로 금속층(12)을 형성할 수 있고, 또한, 고립패턴상에도 금속층(12)을 형성할 수 있다. 한편, ITO상에 니켈막이나 금막을 더 적층하는 경우에는, 제 6 공정에 앞서서, 상기 제 6 공정에 준하여 ITO 상에 상기 금속을 선택적으로 석출시킨 후, 제 6 공정을 실시하여 금속층(12)을 형성한다.
한편, 개구부(11a·11b), 즉, 노출되고 있는 소스전극(6) 및 드레인전극(7)의 표면에, 전기 도금법에 의해 금속층(12)을 형성하는 경우에는, 상기 제 5 및 제 6 공정 대신 하기의 공정을 실시하면 좋다. 즉, 상기 제 1∼제 4 공정을 실시한 절연성기판(1)을 전기도금액에 침지한 후, 전극(6·7)에 전기도금용의 전류를 소정시간 공급함으로써, 노출되고 있는 전극(6·7)상에 동등한 금속을 선택적으로 석출시키는 공정(제 6' 공정)을 실시하면 좋다. 이 제 6' 공정을 실시함으로써, 금속층(12)을 형성할 때에, 소정의 패터닝을 행한 후에 에칭을 하는 종래의 공정(에칭공정)이 불필요하게 된다. 또한, 촉매부여 등의 도금전공정을 필요로 하지 않고, 간편히 금속층(12)을 선택적으로 형성할 수 있는 동시에, 에칭공정이 불필요하기 때문에, 금속층(12)을 후막화 하더라도, 낭비되는 금속의 양을 억제할 수 있다. 또한, 전기 도금법은, 스퍼터 증착등의 진공증착법과 비교하여, 배치(batch)처리에 의한 금속층의 형성이 용이하기 때문에, 금속층(12)을 후막화 하더라도, 스루풋(처리능력)의 저하를 억제할 수 있다. 전기 도금법을 채용함으로써, 품질이 우수하고 정밀한 금속층(12)을 얻을 수 있다.
전기 도금법에 있어서는, 석출하는 금속의 두께(막두께)는 전류밀도에 좌우된다는 사실에 주목할 필요가 있다. 이 때문에, 예컨대 전극(6·7)의 저항치가 높으면, 전기도금용의 전류공급원(단자)으로부터의 거리에 따라서 상기 전극(6·7)에 의한 전압강하가 발생하여, 도금시 전류밀도에 왜곡(분포)이 생긴다. 따라서, 전기도금법에 의해서 금속층(12)을 형성하는 경우에는, 소스전극(6) 및 드레인전극(7)을 ITO가 아니라 다른 금속막으로 형성하는 것이 바람직하다.
이어서, 도2f에 나타낸 바와 같이, 절연보호막(8)상에, 예컨대 도포법을 채용하여 수지를 도포한다. 그 후, 상기 수지에 광조사, 현상 등의 소정의 패터닝처리를 행함으로써, 콘택트홀(14)을 갖는 층간절연막(13)을 형성한다(제 7 공정). 이 때, 소스전극(6)상에 형성된 금속층(12)은 층간절연막(13)으로 덮어지지만, 드레인전극(7)상에 형성된 금속층(12)은 콘택트홀(14)을 통해서 노출된다.
그 후, 층간절연막(13)상에, 예컨대 스퍼터링 증착법을 채용하여 ITO 등의 막을 성막함으로써, 화소전극(15)을 형성한다. 이 때, 층간절연막(13)에 제공한 콘택트홀(14)을 통하여, 금속층(12)을 통해 드레인전극(7)과 화소전극(15)을 단락시킨다(제 8 공정).
상기 제 1∼제 8 공정을 순차로 행함으로써, 금속층(12)을 포함한 액티브매트릭스 기판이 제조된다. 액티브매트릭스 기판의 제조방법은, 상기 예시방법에만 한정되는 것이 아니다.
이상과 같이, 본 실시예에 의한 액티브매트릭스 기판은, 게이트전극(2)과 소스전극(6)이 격자상으로 배열되는 전극배선, 적어도 상기 전극배선상에 형성되어, 전극(6)상의 소정의 영역에 개구부(11a)를 갖는 절연보호막(8), 및 상기 개구부(11a)에서의 소스전극(6)상에 적층된 금속층(12)을 포함하고 있는 구성이다.
상기의 구성에 의하면, 소스전극(6)상에 금속층(12)이 적층되어 있기 때문에, 상기 금속층(12)에 의해서 소스전극(6)의 후막화를 용이하게 할 수 있다. 이에의해, 전극배선의 저항치를 충분히 저감하는 것(저저항화하는 것)을 할 수 있다. 상기 구성의 액티브매트릭스 기판은, 예컨대, 대면적화(대화면화)나 고세밀화가 요청되고 있는 표시장치; 미약신호의 독출이 요청되고 있는 촬상장치; 등의 각종장치에 바람직하게 사용할 수 있다.
또한, 금속층(12)에 동을 사용하고, 절연보호막(8)에 CVD 법에 의해서 형성되는 SiNx를 사용하여 제 6 공정을 하는 경우, 동막(금속층(12))을 형성한 후에 SiNx막(절연보호막(8))을 형성하면, SiNx막을 성막할 때의 CVD의 반응가스(예컨대 암모니아가스)에 의해 동막이 부식되는 문제가 생긴다. 그러나, 상기 구성과 같이, SiNx막을 형성한 후에 동막을 형성함으로써, 동막이 부식하는 문제를 방지할 수 있다. 또한, SiNx막을 형성한 후에 동막의 도금공정을 하기 때문에, TFT 소자(9)를 도금물약으로부터 보호할 수 있다.
〔실시예 2]
본 발명의 다른 실시예에 관해서 도3에 따라 설명하면, 이하와 같다. 한편, 설명의 편의상, 상기 실시예 1의 도면에 나타낸 부재와 동일한 기능을 갖는 부재에는, 동일한 부호를 부기하여, 그 설명을 생략한다.
본 실시예에 따른 액티브매트릭스 기판에 있어서의 절연보호막(8)은, 개구부(11a·11b)를 갖는 동시에, 그 소정위치, 즉, 도3에 나타낸 바와 같이, 게이트전극(2)에 있어서의 직선부분상에(신호전극상의 소정의 영역; 도3에서는 해칭 영역) 개구부(11c)를 갖고 있다. 즉, 본 실시예에 있어서의 절연보호막(8)은, 개구부(11a·11b)에 부가하여 개구부(11c)를 더 갖고 있고, 상기 개구부(11c)는,TFT 소자(9)가 제공된 연장부분을 제외한 게이트전극(2)상에, 상기 게이트전극(2)에 따라 스트라이프 형태로 형성(개구)되어 있다. 액티브매트릭스 기판에 있어서의 그 밖의 구성은 상기 실시예 1의 액티브매트릭스 기판과 동일이다.
상기 구성의 액티브매트릭스 기판을 제조하기 위해서는, 상기 실시예 1의 액티브매트릭스 기판의 제조방법에 의한 제 4 ∼제 6 공정을 이하와 같이 수정한다. 즉, 제 4 공정에서, 절연성기판(1) 표면의 거의 전면에, 예컨대 CVD법을 채용하여 SiNx막 등의 막을 성막한 후, 소망의 형상으로 패터닝을 행하여 에칭을 함으로써, 개구부(11a·11b)에 부가하여 개구부(11c)를 갖는 절연보호막(8)을 형성한다. 이어서, 제 5 공정을 실시함으로써, 개구부(11a·11b·11c), 즉, 노출되고 있는 게이트전극(2), 소스전극(6) 및 드레인전극(7)의 표면에, 도금촉매인 팔라듐촉매를 선택적으로 부착시킨다. 계속해서, 제 6 공정을 실시함으로써, 팔라듐촉매가 부착된 절연성기판(1)을 무전해도금액에 소정시간 침지하여, 노출되고 있는 게이트전극(2), 소스전극(6) 및 드레인전극(7)의 표면에, 무전해 도금법에 의해서 금속층(12)을 형성한다. 또는, 제 5 및 제 6 공정 대신 제 6' 공정을 실시함으로써, 노출되고 있는 게이트전극(2), 소스전극(6) 및 드레인전극(7)의 표면에, 전기 도금법에 의해서 금속층(12)을 형성한다. 이에 의해, 제조공정을 증가시키지 않고, 본 실시예에 의한 액티브매트릭스 기판을 용이하게 제조할 수 있다.
이상과 같이, 본 실시예에 이러한 액티브매트릭스 기판은, 게이트전극(2)과 소스전극(6)이 격자상으로 배열되어 되는 전극배선, 적어도 상기 전극배선상에 형성되어, 게이트전극(2) 및 소스전극(6)상의 소정의 영역에 개구부(11a·11c)를 갖는 절연보호막(8), 및 상기 개구부(11a)에서의 소스전극(6)상 및 개구부(11c)에서의 게이트전극(2)상에 적층된 금속층(12)을 포함하고 있는 구성이다.
상기의 구성에 의하면, 게이트전극(2) 및 소스전극(6)상에 금속층(12)이 적층되어 있기 때문에, 상기 금속층(12)에 의해서 게이트전극(2) 및 소스전극(6)의 후막화를 용이하게 할 수 있다. 그러므로, 전극배선의 저항치를 충분히 저감하는 것(저저항화하는 것)을 할 수 있다.
또, 절연보호막(8)은 개구부(11b·11c)만을 갖는 구성(개구부(11a)를 갖지 않은 구성)이더라도 좋다. 즉, 절연보호막(8)은 게이트전극(2)상 및 소스전극(6)상의 적어도 한편에 위치하는 부분에 개구부를 갖고 있으면 된다.
〔실시예 3〕
본 발명의 다른 실시예에 관해 도4에 따라 설명하면, 이하와 같다. 설명의 편의상, 상기 실시예 1의 도면에 나타낸 구성과 동일한 기능을 갖는 구성에는, 동일한 부호를 부기하여, 그 설명을 생략한다.
본 실시예에 이러한 촬상장치는, X선을 광도전체를 사용하여 전하로 직접변환하는 직접변환형의 X선센서(X선촬상장치)이고, 도4에 나타낸 바와 같이, 상기 실시예 1 또는 실시예 2로 제조된 액티브매트릭스 기판(20)과, 상기 액티브매트릭스 기판(20)에 의해서 전하가 독출되는 광도전체(21)를 포함하고 있다. 즉, 본 실시예에 이러한 플랫패널형의 X선센서는, 액티브매트릭스 기판(20)의 거의 전면에, 즉, 상기 액티브매트릭스 기판(20)에 매트릭스 형태로 다수제공된 화소전극(15···)상에, X선을 흡수함으로써 전하(전자-홀 쌍)를 발생하는 광도전체(21)가 적층되고,상기 광도전체(21)상에 바이어스전극(22)이 적층되어 구성된다. 그리고, 화소전극(15) 등으로 구성되는 화소배열층이, X선화상의 검출영역으로 되어있다. 상기 바이어스전극(22)에는 고압전원이 전기적으로 접속되어 있다. 또한, 액티브매트릭스 기판(20)에 제공된 소스전극(6)에는, 외부회로인 앰플리파이어회로가 각각 접속되어 있다.
광도전체(21)의 재료로는, X선에 대한 감도가 양호하고, 대면적을 갖는 액티브매트릭스 기판상에 용이하게 성막할 수 있는 재료, 예컨대, a-Se(아몰퍼스 셀렌), CdTe, CdZnTe, PbI2등의 반도체를 사용할 수 있다. 그 중에서도, a-Se는, X선흡수율이 높고, X선-전하 변환효율에 우수하고, 예컨대 진공증착법을 채용함으로써, 비교적 낮은 온도에서, 액티브매트릭스 기판(20)상에 직접 성막할 수 있다. 광도전체(21)의 막두께는, 예컨대 a-Se를 사용한 경우에는 500μm∼1500μm정도이면 좋지만, 특히 한정되는 것은 아니다.
바이어스전극(22)의 재료로는, 예컨대, 백금, 금, ITO 등을 사용할 수 있다. 한편, 바이어스전극(22)의 형성방법이나 두께 등은 특히 한정되는 것이 아니다.
상기 구성에 있어서의 X선센서의 구동원리에 관해, 이하에 설명한다. X선센서에 바이어스전극(22)측에서 X선이 조사되면, X선을 흡수함으로써 광도전체(21)내에서 전하(전자-홀 쌍)가 발생한다. 발생한 전하(도4의 경우에는 홀)는, 고압전원으로부터 바이어스전극(22)에 인가된 전계에 의해, 액티브매트릭스 기판(20)의 화소전극(15)에 끌려, 상기 화소전극(15)에 접속되어 있는 전하축적용량(10)에 축적된다. 그리고, 액티브매트릭스 기판(20)의 게이트전극(2)이 하나씩 순차적으로 주사구동되어 TFT 소자(9)의 ON/OFF가 제어됨으로써, 각 전하축적용량(10)에 축적된 전하는 TFT 소자(9) 및 소스전극(6)을 통해 신호로서 외부에 독출된다. 그 후, 독출 신호는, 액티브매트릭스 기판(20)의 외부에 제공된 증폭회로에 의해서 증폭되어, 화상신호로서 독출된다. 이에 의해, X선센서에 조사된 X선의 이차원적인 분포를 화상신호로서 얻을 수 있다.
일반적으로 X선센서에 있어서는, X선의 흡수에 의해서 광도전체내에서 발생하는 미소한 전하를, S/N비를 충분히 확보한 상태로 외부에 독출할 필요가 있다. 그러므로, 액티브매트릭스 기판의 소스전극 등에 관해서는, 광도전체로 발생하는 미약신호를 독출하기 위해서, 충분한 저저항화가 요청되고 있다. 이에 대하여, 상기 실시예 1 내지 실시예 2로 제조된 액티브매트릭스 기판(20)에 있어서는, 소스전극(6) 등에 금속층(12)이 적층되어 있기 때문에, 상기 소스전극(6) 등이 충분히 저저항화되어 있다. 따라서, 광도전체(21)내에서 발생하는 미소한 전하를, S/N 비를 충분히 확보한 상태로 독출할 수 있다. 또한, X선센서의 대면적화(대화면화)나 고세밀화를 꾀한 경우에 있어서도, 구동신호의 지연을 억제할 수 있다. 즉, S/N비를 충분히 확보한 상태로 미소한 전하를 독출할 수 있고, 더구나, 구동신호의 지연을 발생시키지 않고, 대화면 및 고세밀의 X선센서를 제공할 수 있다.
한편, 촬상장치는, 상기 구성의 직접변환형의 X선센서에만 한정되는 것이 아니라, 예컨대, 형광층과 광도전체를 포함하여, X선을 형광층으로 광으로 일단 변환한 후, 상기 광을 광도전체에 의해 전하로 변환하는 간접변환형의 X선센서(X선촬상장치)라도 좋다.
〔실시예 4〕
본 발명의 다른 실시예에 관해 도5에 따라 설명하면, 이하와 같다. 설명의 편의상, 상기 실시예 1의 도면에 나타낸 부재와 동일의 기능을 갖는 부재에는, 동일의 부호를 부기하여, 그 설명을 생략한다.
본 실시예에 의한 표시장치는, 플랫패널형의 액정패널(액정표시장치)이고, 도5에 나타낸 바와 같이, 상기 실시예 1 또는 실시예 2로 제조된 액티브매트릭스 기판(20), 대향기판(29) 및 양기판(20·29) 사이에 형성된 갭을 채우는 액정층(25)을 포함하고 있다. 즉, 본 실시예에 의한 투과형의 액정패널은, 액티브매트릭스 기판(20)의 거의 전면에, 즉, 상기 액티브매트릭스 기판(20)에 매트릭스 형태로 다수제공된 화소전극(15···)상에, 액티브매트릭스 기판(20)에 의해 구동되는 전기광학매체로서의 액정층(25)이 적층되어, 상기 액정층(25)상에 대향기판(29)이 적층되어 구성된다. 상기 액정층(25)은, 기판(20·29)의 주위에 테두리를 따라 제공된 시일재(31)에 의해서 시일(밀봉)되어 있다. 그리고, 화소전극(15) 등으로 구성되는 화소배열층이 액정패널의 화상표시영역으로 되어있다.
상기 액티브매트릭스 기판(20)의 배면(화소전극(15) 등이 제공되고 있는 측과는 다른 측)에는, 편광판(26)이 제공되고 있다. 상기 대향기판(29)의 대향면(액정층측)에는, 적색·녹색·청색(R·G·B)의 칼라필터(28) 및 공통전극(27)이 이 순서로 제공되고 있다. 또한, 상기 대향기판(29)의 배면(액정층측과는 다른 측)에는, 편광판(30)이 제공되고 있다. 그리고, 액티브매트릭스 기판(20)의 배면측에서의 소정위치에는, 백라이트(도시 안함)가 제공되고 있다. 상기 백라이트로부터 조사되는광(백라이트광)은, 액정패널을 투과하여 대향기판(29)의 배면측에 도달하여, 이에 의해, 각종표시가 행해진다. 따라서, 상기 액정패널은 대향기판(29)의 배면측이 표시면으로 되어있다.
상기 구성에 있어서의 액정패널의 구동원리에 관해, 이하에 설명한다. 액티브매트릭스 기판(20)의 게이트전극(2)이 선순차, 주사구동되어 TFT 소자(9)의 ON/OFF가 제어됨으로써, 화소전극(15)에는, 표시신호에 따른 전압이 상기 TFT 소자(9) 및 소스전극(6)을 통해 인가된다. 그리고, 상기 화소전극(15) 및 공통전극(27)에 의해서 액정층(25)에 표시신호에 따라 전압이 인가되면, 액정패널을 투과하는 백라이트광은 액정의 전기광학특성에 의해서 변조된다. 이에 의해, 액정패널은 표시신호에 따른 화상표시를 할 수 있다.
일반적으로 액티브매트릭스형의 액정패널에 있어서는, 그 대면적화(대화면화)나 고세밀화를 꾀한 경우에는, 구동신호가 지연하는 등의 영향에 의해, 표시의 균일성이 손상되는 문제점을 갖고 있다. 그러므로, 액티브매트릭스 기판의 게이트전극 및 소스전극 등에 관해서는, 구동신호의 지연을 억제시키도록, 충분한 저저항화가 요청되고 있다. 이에 대하여, 상기 실시예 1 또는 실시에 2로 제조된 액티브매트릭스 기판(20)에 있어서는, 게이트전극(2)이나 소스전극(6) 등에 금속층(12)이 적층되어 있기 때문에, 상기 전극(2·6) 등이 충분히 저저항화 되어있다. 따라서, 액정패널의 대면적화나 고세밀화를 꾀한 경우에 있어서도, 구동신호의 지연을 억제할 수 있기 때문에, 표시의 균일성을 손상시키지 않는다. 즉, 구동신호의 지연을 발생시키지 않고, 대화면 고정세의 액정패널을 제공할 수 있다.
한편, 표시장치는, 상기 구성의 투과형의 표시장치에만 한정되는 것이 아니라, 예컨대, 화소전극에 반사성을 포함한 금속을 사용한 반사형의 표시장치라도 좋다. 또한, 표시장치는, 편광판을 사용하지 않은 방식, 예컨대, 게스트·호스트형 표시방식이나 광산란(분산)형 표시방식 등을 채용한 표시장치라도 좋다. 또한, 표시장치는, 액정 이외의 전기광학매체, 예컨대, 유기 EL(electrolunminescent)재료, 전기영동재료, EC(electrochromic)재료 등의 재료를 사용한 표시장치라도 좋다.
상기 실시예 1∼4에 있어서는, 액티브매트릭스 기판의 주사전극 및 신호전극의 적어도 한편의 후막화를 꾀하는 방법으로서, 무전해 도금법이나 전기 도금법을 사용하여 선택적으로 금속층을 형성하는 경우를 예로 들어 설명하였다. 이들 방법은, 종래의 기술에 나타낸 이하의 2개의 과제를 동시에 해결하기 위해서, 가장 알맞는 방법이다. 즉, (1) 일반적인 진공성막장치는 일반적으로 단일 웨이퍼 처리를 행하는 구성으로 되어있기 때문에, 전극배선의 후막화를 꾀하면, 그 스루풋(처리능력)이 저하하여, 액티브매트릭스 기판의 생산성이 저하하고, (2) 기판의 전면에 금속박막을 성막한 후에 에칭을 함으로써 불필요한 부분을 제거하기 때문에, 금속박막의 후막화에 따라 에칭에 장시간을 요하게 되는 동시에, 제거되는 금속(재료)의 양이 증가하여, 낭비가 많아진다.
그러나, 상기 (2)의 과제만을 해결할 목적이면, 금속층을 선택적으로 형성하는 방법은 상기 방법에 한정되는 것이 아니다. 예컨대 CVD법 등의 건식성막방법을 사용하여 선택적으로 금속층을 형성하는 방법 등을 사용하는 것도 가능하다.
구체적으로는, 예컨대, 기초전극인 전극(6·7)에 TiN을 사용하고, 그 위층의절연보호막(8)에 산화막을 사용하면, 절연보호막(8)의 개구부(11a·11b)에서 노출된 TiN막의 표면에만 선택적으로 CVD법으로 동막을 성막할 수 있다. 또한, 전극(6·7)을 갖는 기판의 표면전면에 계면활성제를 도포하여, 광조사에 의해 전극(6·7)의 표면의 소정의 영역만 선택적으로 상기 계면활성제를 제거함으로써, 그 제거된 영역에만 CVD법으로 동막을 성막할 수 있다.
본 발명의 액티브매트릭스 기판은, 이상과 같이, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막과, 상기 개구부에서의 전극상에 적층된 금속층을 포함하고 있는 구성이다. 그러므로, 금속층에 의해서 주사전극 및 신호전극의 적어도 일방의 후막화를 꾀할 수 있기 때문에, 전극배선의 저항치가 충분히 저감된(저저항화된) 액티브매트릭스 기판을 제공할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판은, 이상과 같이, 상기 금속층이, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속막을 포함하는 구성이다. 그러므로, 비저항이 작은(저저항의) 금속층을 용이하게 형성할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판은, 이상과 같이, 상기 금속층이 다층막으로 형성되어 있는 구성이다. 그러므로, 금속층의 후막화를 용이하게 꾀할 수 있는 본 발명의 액티브매트릭스 기판은, 이상과 같이, 상기 주사전극 및 신호전극의 적어도 일방이 투명 도전 산화막으로 이루어지는 구성이다. 그러므로, 무전해 도금법에 의해서, 상기 투명 도전 산화막상에만 금속층을 선택적으로 형성할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판은, 이상과 같이, 상기 절연막이 SiNx로 형성되어 있는 구성이다. 이에 의해, 금속층을 형성할 때에 부착시키는 촉매가 SiNx막에는 부착하지 않기 때문에, 금속층을 선택적으로 형성할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판은, 이상과 같이, 상기 금속층이 습식 도금법에 의해서 형성되는 구성이다. 이에 의해, 금속층의 후막화를 용이하게 꾀할 수 있고, 스루풋(처리능력)의 저하를 억제할 수 있고, 금속층을 후막화하더라도 낭비되는 금속의 양을 억제할 수 있는 효과를 연주한다.
본 발명의 표시장치는, 이상과 같이, 주사전극과 신호전극이 격자상으로 배열되어 되는 전극배선, 적어도 상기 전극배선상에 형성되어, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막, 상기 개구부에서의 전극상에 적층된 금속층을 포함하고 있는 액티브매트릭스 기판 및 상기 액티브매트릭스 기판에 의해서 구동되는 전기광학매체를 포함하고 있는 구성이다. 따라서, 구동신호의 지연을 발생시키지 않고, 대화면 또한 고세밀의 표시장치를 제공할 수 있는 효과를 제공한다.
본 발명의 표시장치는, 이상과 같이, 상기 금속층이, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속막을 포함하는 구성이다. 그러므로, 비저항이 작은(저저항의) 금속층을 용이하게 형성할 수 있는 효과를 제공한다.
본 발명의 표시장치는, 이상과 같이, 상기 금속층이 다층막으로 형성되어 있는 구성이다. 그러므로, 금속층의 후막화를 용이하게 꾀할 수 있는 본 발명의 표시장치는, 이상과 같이, 상기 주사전극 및 신호전극의 적어도 일방이 투명 도전 산화막으로 이루어지는 구성이다. 그러므로, 무전해 도금법에 의해서, 상기 투명 도전 산화막상에만 금속층을 선택적으로 형성할 수 있는 효과를 제공한다.
본 발명의 표시장치는, 이상과 같이, 상기 절연막이 SiNx로 형성되어 있는 구성이다. 그러므로, 금속층을 형성할 때에 부착시키는 촉매가 SiNx막에는 부착하지 않기 때문에, 금속층을 선택적으로 형성할 수 있는 효과를 제공한다.
본 발명의 표시장치는, 이상과 같이, 상기 전기광학매체가 액정인 구성이다. 그러므로, 구동신호의 지연을 발생시키지 않고, 대화면 또한 고세밀의 액정패널을 제공할 수 있는 효과를 제공한다.
본 발명의 표시장치는, 이상과 같이, 상기 금속층이 습식 도금법에 의해서 형성되어 있는 구성이다. 그러므로, 금속층의 후막화를 용이하게 꾀할 수 있고, 스루풋(처리능력)의 저하를 억제할 수 있고, 금속층을 후막화 하더라도, 낭비되는 금속의 양을 억제할 수 있는 여러가지의 효과를 제공한다.
본 발명의 촬상장치는, 이상과 같이, 주사전극과 신호전극이 격자상으로 배열되어 되는 전극배선, 적어도 상기 전극배선상에 형성되어, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막, 상기 개구부에서의 전극상에 적층된 금속층을 포함하고 있는 액티브매트릭스 기판 및 상기 액티브매트릭스기판에 의해서 전하가 독출되는 광도전체를 포함하고 있는 구성이다. 그러므로, S/N비를 충분히 확보한 상태로 미소한 전하를 독출할 수 있고, 또한, 구동신호의 지연을 발생시키지 않고, 대화면 또한 고세밀의 촬상장치를 제공할 수 있는 효과를 제공한다.
본 발명의 촬상장치는, 이상과 같이, 상기 금속층이, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속막을 포함하는 구성이다. 그러므로, 비저항이 작은(저저항의) 금속층을 용이하게 형성할 수 있는 효과를 제공한다.
본 발명의 촬상장치는, 이상과 같이, 상기 금속층이 다층막으로 형성되어 있는 구성이다. 그러므로, 금속층의 후막화를 용이하게 꾀할 수 있는 본 발명의 촬상장치는, 이상과 같이, 상기 주사전극 및 신호전극중 적어도 일방이 투명 도전 산화막으로 이루어지는 구성이다. 그러므로, 무전해 도금법에 의해서, 상기 투명 도전 산화막상에만 금속층을 선택적으로 형성할 수 있는 효과를 연주한다.
본 발명의 촬상장치는, 이상과 같이, 상기 절연막이, SiNx으로 형성되어 있는 구성이다. 그러므로, 금속층을 형성할 때에 부착시키는 촉매가 SiNx막에는 부착하지 않기 때문에, 금속층을 선택적으로 형성할 수 있는 효과를 제공한다.
본 발명의 촬상장치는, 이상과 같이, 상기 광도전체가 아몰퍼스 셀렌으로 형성되어 있는 구성이다. 그러므로, X선-전하 변환효율에 우수한 촬상장치를 제공할 수 있는 효과를 제공한다.
본 발명의 촬상장치는, 이상과 같이, 상기 광도전체 및 형광층을 포함하고있는 구성이다. 그러므로, X선을 형광층으로 광으로 일단 변환한 후, 상기 광을 광도전체로 전하로 변환하는 간접변환형의 X선센서(X선촬상장치)를 제공할 수 있는 효과를 제공한다.
본 발명의 촬상장치는, 이상과 같이, 상기 금속층이 습식 도금법에 의해서 형성되어 있는 구성이다. 그러므로, 금속층의 후막화를 용이하게 꾀할 수 있고, 스루풋(처리능력)의 저하를 억제할 수 있고, 금속층을 후막화 하더라도, 낭비되는 금속의 양을 억제할 수 있는 여러가지의 효과를 제공한다.
본 발명의 액티브매트릭스 기판의 제조방법은, 이상과 같이, 주사전극 및 신호전극상의 적어도 하나의 소정 영역에 개구부를 갖는 절연막을 형성하는 공정과, 상기 개구부에서의 전극상에 금속층을 선택적으로 형성하는 공정을 포함하는 구성이다. 그러므로, 전극배선의 저항치가 충분히 저감된(저저항화된) 액티브매트릭스 기판을 염가에 또한 간단히 제조할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판의 제조방법은, 이상과 같이, 상기 금속층을 전기 도금법에 의해서 형성하는 구성이다. 그러므로, 촉매부여 등의 도금전공정을 필요로 하지 않고, 간편하게 금속층을 선택적으로 형성할 수 있는 효과를 연주한다.
본 발명의 액티브매트릭스 기판의 제조방법은, 이상과 같이, 상기 절연막을 SiNx로 형성하는 구성이다. 그러므로, 금속층을 형성할 때에 부착시키는 촉매가 SiNx막에는 부착하지 않기 때문에, 금속층을 선택적으로 형성할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판의 제조방법은, 이상과 같이, 상기 절연막을 SiNx로 형성하는 동시에, 상기 금속층을 동으로 형성하는 구성이다. 그러므로, SiNx막을 형성한 후 동막을 형성함으로써, 동막이 부식하는 문제를 방지할 수 있는 효과를 제공한다.
본 발명의 액티브매트릭스 기판의 제조방법은, 이상과 같이, 상기 금속층을 무전해 도금법에 의해서 형성하는 구성이다. 그러므로, 대면적을 갖는 기판상에 형성된 전극상에 있더라도, 균일한 두께로 금속층을 형성할 수 있고, 또한, 고립패턴상에도 금속층을 형성할 수 있는 효과를 제공한다.
발명의 상세한 설명의 항에 있어서 한 구체적인 실시태양 또는 실시예는, 어디까지나, 본 발명의 기술내용을 밝히는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되는 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위내에서, 여러가지로 변경하여 실시할 수 있는 것이다.

Claims (26)

  1. 주사전극과 신호전극이 격자상으로 배열되어 구성되는 전극배선;
    적어도 상기 전극배선상에 형성되어, 주사전극 및 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막; 및
    상기 개구부에서의 전극상에 적층된 금속층을 구비하고,
    상기 개구부 및 금속층이 상기 주사전극 및 신호전극중 적어도 한쪽의 길이방향을 따라서 형성되는 액티브매트릭스 기판.
  2. 제1항에 있어서, 상기 금속층이, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택되는 적어도 한 종류의 금속막을 포함하는 액티브매트릭스 기판.
  3. 제1항에 있어서, 상기 금속층이 복수의 층을 포함하는 액티브매트릭스 기판.
  4. 제1항에 있어서, 상기 주사전극 또는 신호전극의 적어도 일방이 투명 도전 산화막으로 이루어지는 액티브매트릭스 기판.
  5. 제1항에 있어서, 상기 절연막이 SiNx로 형성되는 액티브매트릭스 기판.
  6. 제1항에 있어서, 상기 금속층이 습식 도금법에 의해 형성되는 액티브매트릭스 기판.
  7. 액티브매트릭스 기판; 및
    상기 액티브매트릭스 기판에 의해 구동되는 전기광학매체를 구비하고,
    상기 액티브매트릭스 기판은, 주사전극과 신호전극이 격자상으로 배열되어 구성되는 전극배선; 적어도 상기 전극배선상에 형성되어, 주사전극 또는 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막; 및 상기 개구부에서의 전극상에 적층된 금속층을 구비하고,
    상기 개구부 및 금속층이 상기 주사전극 및 신호전극중 적어도 한쪽의 길이방향을 따라서 형성되는 표시장치.
  8. 제7항에 있어서, 상기 금속층이, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택되는 적어도 한 종류의 금속막을 포함하는 표시장치.
  9. 제7항에 있어서, 상기 금속층이 복수의 층을 포함하는 표시장치.
  10. 제7항에 있어서, 상기 주사전극 또는 신호전극의 적어도 일방이 투명 도전 산화막으로 이루어지는 표시장치.
  11. 제7항에 있어서, 상기 절연막이 SiNx로 형성되는 표시장치.
  12. 제7항에 있어서, 상기 전기광학매체가 액정인 표시장치.
  13. 제7항에 있어서, 상기 금속층이 습식 도금법에 의해 형성되는 표시장치.
  14. 액티브매트릭스 기판; 및
    상기 액티브매트릭스 기판에 의해 전하가 독출되는 광도전체를 구비하고,
    상기 액티브매트릭스 기판은, 주사전극과 신호전극이 격자상으로 배열되어 구성되는 전극배선; 적어도 상기 전극배선상에 형성되어, 주사전극 또는 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖는 절연막; 및 상기 개구부에서의 전극상에 적층된 금속층을 구비하고,
    상기 개구부 및 금속층이 상기 주사전극 및 신호전극중 적어도 한쪽의 길이방향을 따라서 형성되는 촬상장치.
  15. 제14항에 있어서, 상기 금속층이, 니켈막, 동막 및 금막으로 이루어지는 군으로부터 선택되는 적어도 한 종류의 금속막을 포함하는 촬상장치.
  16. 제14항에 있어서, 상기 금속층이 복수의 층을 포함하는 촬상장치.
  17. 제14항에 있어서, 상기 주사전극 또는 신호전극의 적어도 일방이 투명 도전 산화막으로 이루어지는 촬상장치.
  18. 제14항에 있어서, 상기 절연막이 SiNx로 형성되는 촬상장치.
  19. 제14항에 있어서, 상기 광도전체가, 아몰퍼스 셀렌(amorphous selenium)으로형성되는 촬상장치.
  20. 제14항에 있어서, 형광층을 더 구비하는 촬상장치.
  21. 제14항에 있어서, 상기 금속층이 습식 도금법에 의해 형성되는 촬상장치.
  22. (a) 기판상에, 주사전극과 신호전극을 격자상으로 배열하여 전극배선을 형성하는 공정;
    (b) 적어도 상기 전극 배선상에, 주사전극 또는 신호전극상의 적어도 일방의 소정의 영역에 개구부를 갖도록 절연막을 형성하는 공정; 및
    (c) 상기 개구부에서의 전극상에, 금속층을 선택적으로 형성하는 공정을 포함하는 액티브매트릭스 기판의 제조방법.
  23. 제22항에 있어서, 상기 절연막을 SiNx로 형성하는 액티브매트릭스 기판의 제조방법.
  24. 제22항에 있어서, 상기 절연막을 SiNx로 형성하고, 상기 금속층을 동으로 형성하는 액티브매트릭스 기판의 제조방법.
  25. 제22항에 있어서, 상기 금속층을 전기 도금법에 의해 형성하는 액티브매트릭스 기판의 제조방법.
  26. 제22항에 있어서, 상기 금속층을 무전해 도금법에 의해 형성하는 액티브매트릭스 기판의 제조방법.
KR10-2001-0005848A 2000-02-25 2001-02-07 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치 KR100397914B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000049969 2000-02-25
JP2000-49969 2000-02-25
JP2000321713A JP2001312222A (ja) 2000-02-25 2000-10-20 アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2000-321713 2000-10-20

Publications (2)

Publication Number Publication Date
KR20010085344A KR20010085344A (ko) 2001-09-07
KR100397914B1 true KR100397914B1 (ko) 2003-09-19

Family

ID=26586141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005848A KR100397914B1 (ko) 2000-02-25 2001-02-07 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치

Country Status (4)

Country Link
US (1) US6864936B2 (ko)
JP (1) JP2001312222A (ko)
KR (1) KR100397914B1 (ko)
TW (1) TW506235B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0029427D0 (en) * 2000-12-02 2001-01-17 Koninkl Philips Electronics Nv Pixellated devices such as active matrix liquid crystal displays
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
EP1368699B8 (en) * 2001-03-06 2016-07-13 Samsung Electronics Co., Ltd. Display device
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP4020410B2 (ja) * 2001-12-28 2007-12-12 大研化学工業株式会社 炭素物質製造用触媒
KR100840253B1 (ko) * 2002-04-08 2008-06-20 삼성전자주식회사 액정표시장치 및 이의 제조 방법
JP2007505445A (ja) * 2003-07-07 2007-03-08 アイファイアー・テクノロジー・コープ エレクトロルミネセント・ディスプレイのためのシールおよびシール方法
KR20050070325A (ko) * 2003-12-30 2005-07-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100942265B1 (ko) * 2004-05-31 2010-02-16 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 제조방법
US7834948B2 (en) * 2004-06-11 2010-11-16 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
TW200619737A (en) * 2004-12-03 2006-06-16 Hon Hai Prec Ind Co Ltd Display device
KR101282397B1 (ko) * 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
JP2008536295A (ja) * 2005-03-11 2008-09-04 エルジー・ケム・リミテッド 銀被覆電極を有するｌｃｄ装置
US7695998B2 (en) * 2005-07-02 2010-04-13 Hewlett-Packard Development Company, L.P. Methods for making and using high-mobility inorganic semiconductive films
TWI298211B (en) * 2006-01-11 2008-06-21 Ind Tech Res Inst Thin film transistor, organic electro-luminescent display device and method of fabricating the same
KR20070113025A (ko) * 2006-05-24 2007-11-28 엘지전자 주식회사 터치스크린 장치 및 이의 작동방법
KR20070113018A (ko) * 2006-05-24 2007-11-28 엘지전자 주식회사 터치스크린 장치 및 그 실행방법
KR101327581B1 (ko) 2006-05-24 2013-11-12 엘지전자 주식회사 터치스크린 장치 및 이의 작동방법
KR101269375B1 (ko) * 2006-05-24 2013-05-29 엘지전자 주식회사 터치스크린 장치 및 이의 이미지 표시방법
US20090213086A1 (en) * 2006-04-19 2009-08-27 Ji Suk Chae Touch screen device and operating method thereof
KR20070113022A (ko) * 2006-05-24 2007-11-28 엘지전자 주식회사 사용자 입력에 반응하는 터치스크린 장치 및 이의 작동방법
TW200805131A (en) * 2006-05-24 2008-01-16 Lg Electronics Inc Touch screen device and method of selecting files thereon
JP5028900B2 (ja) * 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5141229B2 (ja) * 2007-12-13 2013-02-13 三菱化学株式会社 外縁規定膜形成用組成物、機能膜の製造方法、有機電界発光素子及びその製造方法、並びに画像表示デバイス
US20110236571A1 (en) * 2008-12-02 2011-09-29 Susumu Adachi Method of manufacturing an optical matrix device
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5683179B2 (ja) * 2009-09-24 2015-03-11 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
WO2011148409A1 (ja) * 2010-05-24 2011-12-01 パナソニック株式会社 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法
WO2015087466A1 (ja) * 2013-12-10 2015-06-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
CN104732930A (zh) * 2013-12-18 2015-06-24 联咏科技股份有限公司 驱动方法及其驱动装置与显示系统
WO2016195001A1 (ja) 2015-06-04 2016-12-08 シャープ株式会社 アクティブマトリクス基板
JP2018013304A (ja) * 2016-07-22 2018-01-25 日立アプライアンス株式会社 表示装置およびそれを備えた冷蔵庫
JP6425794B1 (ja) * 2017-12-13 2018-11-21 三菱電機株式会社 半導体圧力センサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1172804A (ja) * 1997-06-17 1999-03-16 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JPH02309511A (ja) * 1989-05-24 1990-12-25 Showa Denko Kk 透明導電膜
JPH04232922A (ja) 1990-12-28 1992-08-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
EP0637771B1 (en) * 1993-08-04 2001-07-11 Matsushita Electric Industrial Co., Ltd. Method of producing a liquid crystal display apparatus having a random orientation alignment film
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
EP1382992B1 (en) * 1996-10-22 2012-11-14 Seiko Epson Corporation Reflective liquid crystal panel substrate
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
KR19990003712A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
KR20000041955A (ko) * 1998-12-24 2000-07-15 김영환 박막 트랜지스터 액정표시소자
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1172804A (ja) * 1997-06-17 1999-03-16 Seiko Epson Corp 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置

Also Published As

Publication number Publication date
TW506235B (en) 2002-10-11
KR20010085344A (ko) 2001-09-07
JP2001312222A (ja) 2001-11-09
US6864936B2 (en) 2005-03-08
US20010019374A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
KR100397914B1 (ko) 액티브 매트릭스 기판, 그 제조방법 및 상기 기판을이용한 표시장치 및 촬상장치
US6750475B1 (en) Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method
JP2005077822A (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
KR20010088443A (ko) 이미지 센서 및 그의 제조방법
WO2017124673A1 (zh) 阵列基板的制作方法及液晶显示面板
US6340818B1 (en) Two-dimensional image detector
US5614731A (en) Thin-film transistor element having a structure promoting reduction of light-induced leakage current
CN1760739A (zh) 半透射型液晶显示装置及其制造方法
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
JP3454340B2 (ja) 液晶表示装置
US6975367B2 (en) Liquid crystal display panel and method of fabricating the same
CN103280428B (zh) Tft-lcd阵列面板结构及其制造方法
JP3676906B2 (ja) 液晶画像表示装置
JP2010181474A (ja) 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
JP3216640B2 (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
KR20090061471A (ko) 전기영동표시장치 및 그 제조방법
JP3152025B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
JP2002237583A (ja) アクティブマトリクス基板および電磁波検出器
JP2001033816A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JPH04311929A (ja) 光弁装置および半導体装置
JP2002062542A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3830774B2 (ja) 反射型液晶表示装置及び携帯端末機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee