KR20020022617A - 연마 방법, 연마 장치, 도금 방법 및 도금 장치 - Google Patents

연마 방법, 연마 장치, 도금 방법 및 도금 장치 Download PDF

Info

Publication number
KR20020022617A
KR20020022617A KR1020010058025A KR20010058025A KR20020022617A KR 20020022617 A KR20020022617 A KR 20020022617A KR 1020010058025 A KR1020010058025 A KR 1020010058025A KR 20010058025 A KR20010058025 A KR 20010058025A KR 20020022617 A KR20020022617 A KR 20020022617A
Authority
KR
South Korea
Prior art keywords
film
cathode member
region
cathode
polishing
Prior art date
Application number
KR1020010058025A
Other languages
English (en)
Other versions
KR100780257B1 (ko
Inventor
사토슈조
세가와유지
요시오아키라
노가미타케시
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020022617A publication Critical patent/KR20020022617A/ko
Application granted granted Critical
Publication of KR100780257B1 publication Critical patent/KR100780257B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 잉여 구리막을 양호한 효율로 제거하여 초기 요철을 쉽게 평탄화할 수 있고, 아래에 위치된 층간 절연막에 대한 손상을 억제할 수 있는 연마 방법 및 연마 장치와, 평탄한 구리막을 증착할 수 있는 도금 방법 및 도금 장치에 관한 것이다. 연마 방법은 웨이퍼상의 막의 두께에 상당하는 데이터를 측정하는 단계와, 표면 보다 작은 캐소드 부재를 그 영역에 대향시키는 단계와, 표면과 캐소드 부재 사이에 전해액을 개재시키는 단계와, 캐소드로서 캐소드 부재를 사용하고, 애노드로서 상기 막을 사용하여 전압을 인가하는 단계와, 두께에 상당하는 데이터로부터 얻어진 막의 목표량이 제거될 때까지 전해 용리 또는 양극 산화와 킬레이트화 및 킬레이트막의 제거를 선택적으로 막의 돌출부들로부터 동한 영역에서 수행하는 단계와, 캐소드 부재를 다른 영역으로 이동하여 전체 표면에 걸쳐 상기 영역들을 평탄화하는 것을 반복하는 단계를 포함한다. 또한, 상술한 바의 역반응에 의해 도금이 수행된다.

Description

연마 방법, 연마 장치, 도금 방법 및 도금 장치{Polishing method, polishing apparatus, plating method, and plating apparatus}
본 발명은 반도체 디바이스 제조에 사용되는 연마(polishing) 방법, 연마 장치, 도금(plating) 방법 및 도금 장치에 관한 것으로, 특히, 다마센(damascene) 프로세스에서의 구리막 또는 다른 막의 연마 방법 및 연마 장치와, 구리막 등을 형성하는 프로세스들에서 사용되는 도금 방법 및 도금 장치에 관한 것이다.
반도체 디바이스의 크기 감소와 집적도의 향상에 따라서, 상호접속부들의 소형화와, 상호접속 피치의 감소 및 상호접속부들의 중첩에 진보가 이루어져 왔다. 따라서, 반도체 디바이스들의 제조 프로세스에서 다층 상호접속 기술의 중요성이 커지고 있다.
한편, 종래에는 다층 상호접속 구조를 가진 반도체 디바이스의 상호접속 물질로서 빈번히 알루미늄이 사용되어왔지만, 최근의 0.25㎛ 이하의 설계 규칙(design rule)에서 신호들의 전달 지연을 억제하기 위해, 상호접속 물질의 알루미늄을 구리로 대체하기 위한 상호접속 프로세스가 개발되고 있다. 상호접속부들에 구리를 사용할 때, 저저항과, 높은 전자 이동 공차라는 두가지 장점을 얻을 수 있다.
상호접속부에 구리를 사용하는 프로세스에서, 예를 들어, 층간 절연막 내에 먼저 형성된 홈형(groove-like) 상호접속 패턴에 금속을 매립하고, 화학 기계 연마(CMP, chemical machine polishing)에 의해 잉여 금속막을 제거하여 상호접속부들을 형성하는 다마센 프로세스라고 하는 상호접속 프로세스가 주로 사용되고 있다. 다마센 프로세스는 상호접속부들의 에칭이 불필요하고, 또한, 부가적인 상부 층간 절연막이 그 자체에 의해 평탄화되어, 프로세스가 단순해질 수 있다는 특성들을 가지고 있다.
또한, 상호접속부들을 위한 홈들뿐만 아니라, 접촉 홀들도 층간 절연막내에 홈으로써 형성되고, 상호접속부들 및 접촉 홀들이 동시에 금속으로 매립되는 이중 다마센 프로세스에 의해, 상호접속 단계들의 현저한 감소가 가능하게 된다.
여기서, 도면들을 참조하여 이중 다마센 프로세스에 의해 구리 상호접속부들을 형성하기 위한 프로세스의 예를 이하 설명한다.
먼저, 도 34a에 도시된 바와 같이, 예를 들어, 실리콘 산화물로 제조된 층간 절연막(302)이 실리콘 또는 다른 반도체 기판(301)상에 예를 들어 저압 화학 기상 증착(CVD)에 의해 형성되고, 상기 반도체 기판상에는 도시되지 않은 불순물 확산 영역이 적절히 형성된다.
다음에, 도 34b에 도시된 바와 같이, 반도체 기판(301)의 불순물 확산 영역과 소통하는 접촉 홀들(CH)과, 기판(301)의 불순물 확산 영역에 전기적으로 접속되도록 상호접속부들의 소정 패턴을 형성하게 될 홈들(M)이 공지된 포토리소그래피 및 에칭을 사용하여 형성된다.
다음에, 도 34c에 도시된 바와 같이, 배리어 금속막(barrier metal film)(305)이 층간 절연막(302)의 표면상에, 및 접촉 홀들(CH)과 홈들(M) 내에 형성된다. 이 배리어 금속막(305)은 Ta, Ti, TaN 또는 TiN과 같은 물질로 널리 공지된 스퍼터링에 의해 형성된다. 상호접속 물질이 구리이고, 층간 절연막(302)이 실리콘 산화물일 때, 구리가 실리콘 산화물에 대해 큰 확산 계수를 갖기 때문에, 이는 쉽게 산화된다. 배리어 금속막(305)은 이를 방지하기 위해 제공된다.
다음에, 도 35a에 도시된 바와 같이, 시드막(seed film)((306)이 널리 공지된 스퍼터링에 의해 소정 두께로 배리어 금속막(305) 상에 형성된다.
그후, 도 35b에 도시된 바와 같이, 구리막(307)이 시드막(306)상에 성장 및 형성되어, 접촉 홀들(CH)과 홈들(M)이 구리에 의해 매립되게 된다. 구리막(307)은, 예를 들어, 도금, CVD, 스퍼터링 등에 의해 형성된다.
다음에, 도 35c에 도시된 바와 같이, 평탄화를 위해 층간 절연막(302)상의 잉여 구리막(307) 및 배리어 금속막(305)이 CMP에 의해 제거된다.
상술한 단계들로 인하여, 구리 상호접속부들(308) 및 접촉 홀들(309)이 형성된다.
상술한 프로세스를 상호접속부들(308) 상에서 반복함으로써, 다층 상호접속부들이 형성될 수 있다.
본 발명에 의해 해결될 문제점들을 요약하면, 이중 다마센 프로세스를 사용한 구리 상호접속부 형성 프로세스에서 CMP에 의해 잉여 구리막(307)을 제거하는 단계에서, 종래의 CMP를 사용하는 평탄화 기술이 연마를 위해 연마 도구와 구리막 사이에 소정 압력을 가하는 것을 수반하기 때문에, 대규모의 손상이 반도체 기판에 주어지게 되는 문제가 발생된다.
특히, 예를 들어, 폴리이미드 막 또는 다른 유기 절연막 또는 플루오린을 포함하는 실리콘 산화물로 구성된 SiOF 막, 또는, 다공성 실리카나 다른 겔 절연막 같은 무기 절연막과 같은 낮은 유전율을 갖는 절연막이 반도체 디바이스의 동작 속도를 상승시키기 위해 상호접속부들 내에서 기생 커패시턴스를 감소시킬 목적으로층간 절연막에 사용되는 경우에, 일반적으로 이들 절연막들은 낮은 기계적 강도를 가지기 때문에, CMP 프로세스에서의 상술한 손상이 더 이상 무시할만한 것이 아니게 되며, 층간 절연막의 균열들과 반도체 기판으로부터 층간 절연막의 분리를 초래할 수 있다.
또한, 층간 절연막(302), 구리막(307) 및 배리어 금속막(305) 사이에서 제거 성능이 다르고, 따라서, 다이싱(dishing), 침식(erosion)(박화(thinning)), 리세스들 등이 상호접속부들(308)내에 쉽게 발생한다는 문제점이 존재해 왔다.
다이싱은 도 36에 도시된 바와 같이, 0.18㎛ 설계 규칙에서, 예를 들어, 약 100㎛의 폭을 갖는 상호접속부(308)의 경우에, 상호접속부의 중앙부가 과도하게 제거되고 침하하게 되는 현상이다. 다이싱이 발생하는 경우에, 상호접속부(308)의 단면적은 불충분하게 된다. 이는 열악한 상호접속 저항 등을 유발한다. 이 다이싱은 상대적으로 연성인 구리 또는 알루미늄이 상호접속 물질로 사용될 때 발생하기 쉽다.
침식은 도 37에 도시된 바와 같이, 1.0㎛의 폭을 갖는 상호접속부들이, 예를 들어, 3000㎛의 범위로 50%의 밀도에서 형성되는 경우 등의 높은 패턴 밀도를 가진 부분이 과도하게 제거되는 현상이다. 침식이 발생할 때, 상호접속부들의 단면적은 불충분해지게 된다. 이는 열악한 상호접속 저항 등을 유발한다.
리세스는 도 38에 도시된 바와 같이, 상호접속부(308)가 층간 절연막(302)과 상호접속부(308) 사이의 경계면에서 높이가 더 낮아져서 단차를 초래하게 되는 현상이다. 이 경우에도 마찬가지로, 상호접속부의 단면적이 불충분하게 되어 열악한상호접속 저항 등을 초래하게 된다.
또한, CMP로 잉여 구리막(307)을 평탄화 및 제거하는 단계에서, 구리막을 효과적으로 제거할 필요가 있다. 단위 시간당 제거량, 즉, 연마율은, 예를 들어, 500nm/min 이상일 필요가 있다.
이 연마율을 얻기 위해서, 웨이퍼상의 연마 압력을 증가시킬 필요가 있다. 연마 압력이 증가될 때, 도 39에 도시된 바와 같이, 스크레치(scratch)(SC)와 화학적 손상(CD)이 상호접속부 표면에 발생하기 쉽다. 특히, 이들은 연성인 구리에서 쉽게 발생된다. 이 때문에, 이들은 상호접속부들의 개구, 단락, 열악한 상호접속 저항 및 다른 결함들을 초래하게 된다. 또한, 연마 압력이 증가되면, 스크레치들, 층간 절연막의 분리, 다이싱, 침식 및 리세스들의 양도 더 커지게 된다.
본 발명의 제 1 목적은 양호한 잉여 구리막 제거 효율로, 초기 요철을 용이하게 평탄화할 수 있고, 구리 상호접속부들을 갖는 반도체 디바이스 제조 프로세스에서 연마에 의해 구리막을 평탄화할 때 구리막 아래의 층간 절연막에 대한 손상을 억제할 수 있는 연마 방법 및 연마 장치를 제공하는 것이다.
한편, 상술한 연마 프로세스의 전 프로세스(pre-process)인 구리 매립 전해도금 프로세스에서, 기본적으로, 전체면에 걸쳐 균일한 두께의 막을 형성하는 것은 어렵다. 현재의 상태에서, 막들은 일반적으로 약 3 내지 5%의 두께 변화도로 형성된다. CMP 프로세스는 이 상태로부터 상호접속부들을 형성하도록 수행된다. CMP에 의한 제거량의 균일성이 0%가 되는 경우에도, 전체 표면상의 잉여 구리가 제거될 때까지 CMP가 수행되는 경우에, 도금막 형성의 변화도의 범위로 과연마(over-polishing)가 발생되고, 순차적으로, 동일한 범위로 다이싱, 침식 및 리세스가 불가피해진다. 예를 들어, 10,000Å의 구리막이 깊이가 5000Å인 상호접속부를 형성하도록 도금되는 경우를 가정하면, 두께의 변화도는 3 내지 5%, 즉, 300 내지 500Å이다. 300 내지 500Å의 과연마에 의해 유발된 리세스는 5000Å의 상호접속부에 대하여 단면적의 6 내지 10%의 손실에 대응한다. 이는 상호접속부들의 형성시 무시하기에는 너무 크다.
따라서, 상술한 문제를 해결하기 위해서, 본 발명의 제 2 목적은 평탄한 구리막을 증착할 수 있고, 반도체 디바이스의 상호접속부를 형성하는 프로세스에 적용될 수 있는 도금 방법 및 도금 장치를 제공하는 것이다.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 따른 반도체 디바이스 제조 방법의 단계들의 단면도들로서, 도 1a는 반도체 기판상에 절연막을 형성하는 단계를 도시하는 도면, 도 1b는 접촉 홀들 및 상호접속 홈들(interconnection grooves)을 형성하는 단계를 도시하는 도면, 도 1c는 배리어막을 형성하는 단계를 도시하는 도면.
도 2a 및 도 2b는 도 1a 내지 도 1c로부터 연속하는 단계들을 도시하며, 도 2a는 시드막(seed film)으로서의 구리막을 형성하는 단계를 도시하는 도면, 도 2b는 구리막을 형성하는 단계를 도시하는 도면.
도 3a 및 도 3b는 도 2a 및 도 2b로부터 연속하는 단계들을 도시하며, 구리막의 영역의 전해 용리(electrolytic elution) 단계를 도시하는 도면.
도 4a 및 도 4b는 도 3a 및 도 3b로부터 연속하는 단계들을 도시하며, 구리막의 다른 영역의 전해 용리 단계를 도시하는 도면.
도 5는 본 발명의 제 2 실시예에 따른 연마 장치의 개략도.
도 6a 내지 도 6c는 제 2 실시예에 따른 구리막의 두께 프로파일과, 제거 프로파일 및 전극의 이동 속도 프로파일을 각각 도시하는 도면.
도 7a는 제 2 실시예에 따른 연마 장치의 주요 부분들의 확대도이며, 도 7b는 도 7a의 x 부분의 확대도.
도 8a 및 도 8c는 제 3 실시예에 따른 연마 장치의 캐소드 부재의 평면도이고, 도 8b 및 도 8d는 캐소드 부재가 표면에 대향하게 되었을 때의 단면도이며, 도 8e는 캐소드 부재가 이동되는 방식을 도시하는 개략도.
도 9의 (a) 및 (b)는 각각 제 4 실시예에 따른 연마 장치의 캐소드 부재의 단면도 및 평면도.
도 10a 내지 도 10c는 제 4 실시예에 따른 연마 장치를 사용하는 연마 방법을 도시하는 개략도.
도 11a는 제 5 실시예에 따른 연마 장치의 캐소드 부재를 도시하는 도면이고, 도 11b는 상기 연마 장치를 사용하는 연마 방법을 설명하는 도면.
도 12a 및 도 12b는 제 5 실시예에 따른 연마 장치를 사용하는 연마 방법을 설명하는 도면.
도 13a는 제 6 실시예에 따른 연마 장치의 개략도이고, 도 13b는 이 연마 장치에서 모니터링된 전류 프로파일을 도시하는 도면.
도 14는 제 7 실시예에 따른 연마 장치의 개략도.
도 15는 제 8 실시예에 따른 연마 장치의 개략도.
도 16a 내지 도 16c는 제 8 실시예에 따른 구리막의 두께 프로파일, 제거 프로파일, 및 전극의 이동 속도 프로파일을 각각 도시하는 도면.
도 17은 제 9 실시예에 따른 연마 장치의 개략도.
도 18a는 제 10 실시예에 따른 연마 장치의 개략도이고, 도 18b는 본 연마 장치의 연마 링 휠(polishing ring wheel)과 웨이퍼의 동작을 설명하는 평면도.
도 19a 내지 도 19c는 제 11 실시예에 따른 연마 장치의 연마 링 휠을 도시하는 도면으로, 도 19a는 단면도, 도 19b는 평면도, 도 19c는 연마 링 휠을 사용할 때의 동작을 도시하는 단면도.
도 20의 (a) 및 (b)는 제 11 실시예에 따른 연마 장치의 연마 링 휠의 캐소드 부재와 애노드 부재에 전압을 인가하기 위한 배선의 예를 도시하는 도면들로서, 도 20의 (a)는 평면도이고, 도 20의 (b)는 단면도.
도 21a 내지 도 21c는 제 11 실시예에 따른 연마 링 휠의 캐소드 부재 및 애노드 부재의 레이아웃(layout)의 예를 도시하는 도면.
도 22a 내지 도 22c는 제 11 실시예에 따른 연마 링 휠의 캐소드 부재 및 애노드 부재의 레이아웃의 다른 예를 도시하는 도면.
도 23a 및 도 23b는 제 11 실시예에 따른 연마 링 휠의 캐소드 및 애노드 부재의 레이아웃의 또 다른 예를 도시하는 도면.
도 24a 및 도 24b는 본 발명의 제 12 실시예에 따른 반도체 디바이스 제조 방법의 단계들의 단면도들로서, 특히, 구리막의 한 영역의 양극 산화 및 킬레이트화(chelation) 단계들을 도시하는 도면.
도 25a 및 도 25b는 도 24a 및 도 24b로부터 연속하는 단계들을 도시하는 도면들로서, 특히, 구리막의 다른 영역의 양극 산화 및 킬레이트화 단계를 도시하는 도면.
도 26a 및 도 26b는 도 25a 및 도 25b로부터 연속하는 단계들을 도시하는 도면들로서, 도 26a는 킬레이트막의 돌출부들을 제거하는 단계를 도시하는 도면, 도 26b는 킬레이트막 재형성 단계를 도시하는 도면.
도 27a 내지 도 27c는 도 26a 및 도 26b로부터 연속하는 단계들을 도시하는 도면들로서, 도 27a는 구리막의 평탄화 단계를 도시하는 도면, 도 27b는 잉여 구리막의 제거 단계를 도시하는 도면, 도 27c는 배리어막의 노출 단계를 도시하는 도면.
도 28은 제 12 실시예에서 계면활성제가 전해액에 첨가되었을 때의 미셀화(micelling) 프로세스를 설명하는 개략도.
도 29는 제 13 실시예에 따른 도금 장치의 개략도.
도 30a는 제 13 실시예에 따른 도금 장치에서 모니터링된 전류 프로파일을 도시하고, 도 30b는 전류 적분값을 도시하는 도면.
도 31은 제 14 실시예에 따른 도금 장치의 개략도.
도 32는 제 15 실시예에 따른 도금 장치의 개략도.
도 33a는 제 15 실시예에 따른 도금 방법에서 도금면의 표면 높이 프로파일을 도시하는 도면, 도 33b는 증착 프로파일을 도시하는 도면, 도 33c는 전극의 이동 속도 프로파일을 도시하는 도면.
도 34a 내지 도 34c는 종래 기술의 예에 따른 이중 다마센(dual damascene) 프로세스로 구리 상호접속부들을 형성하는 방법의 단계들의 단면도들로서, 도 34a는 절연막 형성 단계를 도시하는 도면, 도 34b는 접촉 홀들 및 상호접속 홈들의 형성 단계를 도시하는 도면, 도 34c는 배리어막의 형성 단계를 도시하는 도면.
도 35a 내지 도 35c는 도 34a 내지 도 34c로부터 연속하는 단계들을 도시하는 도면들로서, 도 35a는 시드 막 형성 단계를 도시하는 도면, 도 35b는 상호접속층 형성 단계를 도시하는 도면, 도 35c는 상호접속부들을 형성하는 단계를 도시하는 도면.
도 36은 CMP에 의한 구리막 연마시 발생하는 다이싱(dishing)을 설명하는 단면도.
도 37은 CMP에 의한 구리막 연마시 발생하는 침식을 설명하는 단면도.
도 38은 CMP에 의한 구리막 연마시 발생하는 리세스(recess)를 설명하는 단면도.
도 39는 CMP에 의한 구리막 연마시 발생하는 긁힘 및 화학적 손상을 설명하는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
301 : 반도체 기판 302 : 층간 절연막
305 : 배리어 금속막 306 : 시드막
307 : 구리막 308 : 상호접속부
제 1 목적을 달성하기 위해서, 본 발명의 제 1 양상에 따르면, 연마될 표면상에 막을 갖는 대상물(object)을 연마하기 위한 연마 방법에 있어서, 상기 대상물 상의 상기 막의 두께에 상당하는 데이터를 측정하는 단계, 및 상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 영역에 대향시키고, 적어도 상기 캐소드 부재와 상기 표면의 영역 사이에 전해액을 개재시키며, 이 상태에서 캐소드로서 기능하는 상기 캐소드 부재와 애노드로서의 상기 막에 전압을 인가하여, 상기 두께에 상당하는 데이터로부터 얻어진 상기 막의 목표량을 제거할 때까지 우선적으로 상기 막의 돌출부들로부터 상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마(electrolytic polishing) 및 평탄화하는 단계를 포함하고, 상기 캐소드 부재를 상기 표면의 다른 영역으로 이동시키고, 상기 막의 목표량이 제거될 때까지 상기 다른 영역에서 상기 막을 전해 연마하여 상기 막을 평탄화하는 단계가 전체 표면에 걸쳐 반복되며, 그로써, 상기 전체 표면에 걸쳐 막의 목표량이 제거되는 연마 방법이 제공된다.
상기 막은 구리막을 포함하는 것이 바람직하다.
본 연마 방법은 상기 두께에 상당하는 데이터 측정 단계 이후, 및 상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계 이전에, 상기 두께에 상당하는 데이터로부터 제거될 상기 막의 양을 산출하는 단계를 더 포함하는 것이 바람직하다.
상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 연속적으로 이동되는 것이 바람직하다.
상기 캐소드 부재의 이동 속도는 상기 두께에 대응하는 데이터로부터 얻어진 제거될 상기 막의 목표량에 따라 제어되는 것이 더 바람직하다.
상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 단계적으로(stepwise) 이동되는 것이 바람직하다.
상기 막의 두께에 상당하는 데이터로서, 상기 막의 두께가 측정되는 것이 바람직하다.
상기 막의 두께에 상당하는 데이터를 측정하는 단계에서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 막의 두께에 상당하는 데이터가 측정되고, 상기 표면의 다른 영역으로 상기 캐소드 부재를 이동시키고, 상기 다른 영역에서의 상기 막의 두께에 상당하는 데이터를 측정하고, 상기 두께에 상당하는 데이터로부터 얻어진 상기 막의 목표량이 제거될 때까지 상기 다른 영역에서 상기 막의 돌출부로부터 우선적으로 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계가 상기 전체 표면에 걸쳐 반복되는 것이 바람직하다.
상기 막의 두께에 상당하는 데이터를 측정하는 단계에서, 상기 막의 두께에 상당하는 데이터로서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 전해 연마의 전해 전류가 측정되고, 상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전해 연마의 전해 전류에 의해 결정된 상기 막의 목표량이 제거될 때까지 상기 전해 연마가 수행되는 것이 더 바람직하다.
상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전해 연마의 전해 전류가 특정 값이 될 때의 시점에서 남아있는 상기 막의 목표량이 0이되도록 결정되고, 상기 표면의 상기 영역에서의 상기 전해 연마가 종료되는 것이 더 바람직하다.
상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되는 것이 바람직하다. 상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전계를 인가함으로써, 상기 막이 우선적으로 상기 막의 돌출부로부터 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마 및 평탄화된다.
상기 표면은 상기 표면의 상기 영역에서의 돌출 및 오목 패턴을 반복함으로써 형성된 돌출 및 오목 패턴을 갖는 것이 더 바람직하다. 상기 캐소드 부재를 단계적으로 상기 표면의 다른 영역으로 이동시키고, 이들 다른 영역들에서 상기 막의 요철에 대응하는 상기 막의 상기 오목부보다 상기 돌출부에 더 강한 전계를 인가함으로써, 우선적으로 상기 막의 돌출부로부터 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계가 전체 표면에 걸쳐 반복된다.
상기 캐소드 부재는 서로 절연된 상태로 배열되어 있는 다수의 영역들로 분할되고, 전체로서의 상기 캐소드 부재가 상기 전체 표면에 대향하는 것이 바람직하다. 상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬 때와 실질적으로 대등한 효과가 얻어진다.
상기 캐소드 부재는 다수의 동심원 영역들로 분할되고, 상기 전체 표면은 동심원 영역들로 분할된 상기 캐소드 부재의 내측으로부터 외측으로 전압 인가 위치를 변화시킴으로써 전해 연마되는 것이 더 바람직하다.
상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 상기 영역에 대향하도록 했을 때, 상기 캐소드 부재로부터 소정 거리에 이격 설치된 애노드 부재가 상기 표면에 대향하게 되며, 전해액이 적어도 상기 표면의 상기 영역과 상기 캐소드 부재의 사이 및 상기 표면과 상기 애노드 부재의 사이에 개재되고, 상기 캐소드 부재 및 애노드 부재에 전압이 인가되어 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 실제로 전압이 인가되는 것이 바람직하다.
상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는 것이 더바람직하다.
상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전해 연마와 동시에 화학 기계 연마가 수행되어 상기 전해 연마와 상기 화학 기계 연마를 조합한 복합 연마에 의해 막을 평탄화하는 것이 바람직하다.
캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 전압이 인가될 때, 직류 전압이 인가되는 것이 바람직하다.
직각 펄스(rectangular pulse) 전압이 인가되는 것이 더 바람직하다.
또한, 애노드 부재가 상기 캐소드 부재로부터 소정 거리 이격되도록 설정되어 상기 표면에 대향하게되 는 경우에, 상기 상기 캐소드 부재와 애노드 부재에 전압이 인가될 때, 교류 전압이 인가되는 것이 바람직하다.
상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 영역에서의 상기 전해 연마의 전해 전류가 동시에 측정되는 것이 바람직하다.
캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 인가된 전압은 상기 전해 전류를 일정하게 유지하도록 제어되는 것이 더 바람직하다.
또한, 상기 표면의 상기 영역에서의 상기 막의 평탄화의 진행은 상기 전해 전류를 통해 관리되는 것이 더 바람직하다.
본 발명의 연마 방법에 따르면, 대상물 상의 막의 두께에 상당하는 데이터가 측정되고, 상기 표면에 비해 상대적으로 작은 캐소드 부재가 상기 표면의 영역에대향하게 되며, 적어도 상기 표면의 상기 영역과 상기 캐소드 부재 사이에 전해액이 개재되고, 캐소드로서 기능하는 캐소드 부재와 애노드로서의 막에 전압이 인가되고, 상기 막은 두께에 상당하는 데이터로부터 얻어진 막의 목표량이 제거될 때까지, 우선적으로 상기 막의 돌출부들로부터 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마되어 상기 막을 평탄화시킨다.
여기서, 전체 표면에 걸쳐 막의 목표량을 제거하기 위해서, 캐소드 부재를 상기 막의 다른 영역으로 이동시키는 단계와, 상기 막의 목표량이 제거될 때까지 상기 다른 영역들에서 막을 전해 연마 및 평탄화하는 단계가 전체 표면에 걸쳐 반복된다.
본 발명의 연마 방법에 따르면, 표면상에 도금된 막의 두께의 변화도를 앞서 측정한 후에 얻어진 조건들 하에서 필요 제거량의 분포를 설정하고, 이에 따라 상호접속부들의 형성을 위해 필요에 따라 상기 막을 연마함으로써 정확한 양만큼 제거하는 것이 가능하다.
또한, 표면상에 중첩된 부분 제거량들로 구성된, 전체 표면에 걸친 실제 제거량 분포가 상술한 미리 설정된 제거량 분포와 부합되도록 상기 캐소드 부재를 이동시킴으로써, 상기 막이 상호접속부들의 형성을 위해 필요에 따라 연마에 의해 정확한 양만큼 제거될 수 있다.
또한, 상기 표면상의 상기 막은 CMP법과는 달리 전해 용리에 의한 연마에 의해 제거되기 때문에, 더 이상 상기 막 상에 압력을 가할 필요가 없고, 따라서, 상기 막의 균열의 발생 또는 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 전해 용리에 의한 연마에 의한 상술한 제거에서, 상기 막의 표면상에 형성된 요철들에서 돌출부들만이 선택적으로 전해 용리되어, 효과적인 평탄화가 달성될 수 있다.
상술한 바와 같이, 본 발명의 연마 방법에 따르면, 연마에 의해 막을 평탄화할 때, 초기 요철은 용이하게 평탄화될 수 있고, 잉여 구리막 제거의 양호한 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상을 억제할 수 있다.
또한, 제 1 목적을 달성하기 위해, 본 발명의 제 2 양상에 따르면, 연마될 표면상에 막을 갖는 대상물을 연마하는 연마 방법에 있어서, 상기 대상물 상의 상기 막의 두께에 상당하는 데이터를 측정하는 단계; 상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 영역에 대향시키고, 적어도 상기 캐소드 부재와 상기 표면의 상기 영역 사이에 킬레이트제(chelating agent)를 포함하는 전해액을 개재시키며, 이 상태에서 캐소드로서 기능하는 상기 캐소드 부재와 애노드로서의 상기 막에 전압을 인가하여, 양극 산화에 의해 상기 막의 표면을 산화시키고, 상기 산화된 물질의 킬레이트막을 형성하는 단계; 및 상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부를 선택적으로 제거하여 상기 표면에서 돌출부의 막을 노출시키도록 하는 단계를 포함하고, 상기 표면의 한 영역으로부터 다른 영역으로 상기 캐소드 부재를 이동시키는 단계, 킬레이트막 형성 단계 및 킬레이트막 제거 단계는 전체 표면을 평탄화하기 위해 상기 전체 표면에 걸쳐 두께에 상당하는 데이터로부터 결정된 상기 막의 목표량이 제거될 때까지 반복되는, 연마 방법이 제공된다.
상기 막은 구리막을 포함하는 것이 바람직하다.
상기 전해액은 계면활성제를 더 포함하는 것이 바람직하다.
본 발명의 연마 방법은 상기 두께에 상당하는 데이터를 측정하는 단계 이후 및 상기 표면의 상기 영역에 상기 킬레이트막을 형성하는 단계 이전에, 상기 두께에 상당하는 데이터로부터 제거될 상기 막의 목표량을 산출하는 단계를 더 포함하는 것이 바람직하다.
상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 연속적으로 이동되는 것이 바람직하다.
상기 캐소드 부재의 이동 속도는 상기 두께에 상당하는 데이터로부터 얻어진 제거될 상기 막의 목표량에 따라 제어되는 것이 더욱 바람직하다.
상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 단계적으로 이동되는 것이 바람직하다.
상기 막의 두께에 상당하는 데이터로서, 상기 막의 두께가 측정되는 것이 바람직하다.
상기 막의 두께에 상당하는 데이터 측정 단계에서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 막의 두께에 상당하는 데이터가 측정되고, 상기 표면의 다른 영역들로 상기 캐소드 부재를 이동시키는 단계, 상기 다른 영역들에서의 상기 막의 두께에 상당하는 데이터를 측정하는 단계, 상기 킬레이트막 형성 단계, 및 상기 킬레이트막 제거 단계는 상기 전체 표면에 걸쳐 반복되는 것이 바람직하다.
상기 막의 두께에 상당하는 데이터 측정 단계에서, 상기 막의 두께에 상당하는 데이터로서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 양극 산화의 전해 전류가 측정되고, 상기 양극 산화의 전해 전류 측정 단계, 상기 킬레이트막 형성 단계, 및 상기 킬레이트막 제거 단계는 상기 양극 산화의 전해 전류에 의해 결정된 상기 막의 목표량이 제거될 때까지 상기 전체 표면에 걸쳐 반복되는 것이 더 바람직하다.
상기 표면의 영역의 상기 양극 산화의 전해 전류를 측정하는 단계, 상기 킬레이트막 형성 단계, 및 상기 킬레이트막 제거 단계를 상기 전체 표면에 걸쳐 반복할 때, 상기 양극 산화의 전해 전류가 특정값이 되는 시점에서 남아있는 상기 막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 상기 킬레이트막 형성 단계와 상기 킬레이트막 제거 단계가 종료되는 것이 더 바람직하다.
상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되는 것이 바람직하다. 상기 표면의 상기 영역에서의 상기 킬레이트막 형성 단계와 상기 킬레이트막 제거 단계에서, 상기 전계를 인가함으로써, 우선적으로 상기 막의 돌출부들로부터 상기 킬레이트막이 형성 및 제거되어 상기 막을 평탄화한다.
상기 표면은 상기 표면의 상기 영역에서의 돌출 및 오목 패턴을 반복함으로써 형성된 돌출 및 오목 패턴을 갖는 것이 더 바람직하다. 상기 캐소드 부재를 단계적으로 상기 표면의 다른 영역들로 이동시키고, 상기 다른 영역들에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가함으로써, 상기 막을 킬레이트화하는 단계와, 상기 형성된 킬레이트막을 우선적으로 상기 막의 돌출부로부터 제거하여 상기 막을 평탄화하는 단계가 상기 전체 표면에 걸쳐 반복된다.
상기 캐소드 부재는 서로 절연된 상태로 배열되는 다수의 영역들로 분할되고, 전체로서의 상기 캐소드 부재가 상기 전체 표면에 대향하는 것이 바람직하다. 상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬 때와 실질적으로 대등한 효과가 얻어진다.
상기 캐소드 부재는 다수의 동심원 영역들로 분할되고, 동심원 영역들로 분할된 상기 캐소드 부재의 내측으로부터 외측으로 전압 인가 위치를 변화시킴으로써, 상기 막의 전체 표면이 양극 산화 및 킬레이트화에 의해 산화되는 것이 더 바람직하다.
상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 상기 영역에 대향하도록 형성했을 때, 상기 캐소드 부재로부터 소정 거리에 이격 설치된 애노드 부재가 상기 표면에 대향하게 되며, 전해액이 적어도 상기 표면의 상기 영역과 상기 캐소드 부재 사이 및 상기 표면과 상기 애노드 부재의 사이에 개재되고, 상기 캐소드 부재와 상기 애노드 부재에 전압이 인가되어 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 실제로 상기 전압이 인가되는 것이 바람직하다.
상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는 것이 더 바람직하다.
상기 표면의 상기 영역에서의 상기 킬레이트막을 제거하는 단계에서, 상기막의 요철에 대응하는 상기 킬레이트막의 돌출부가 와이핑(wiping)에 의해 선택적으로 제거되는 것이 바람직하다.
대안적으로, 상기 표면의 상기 영역에서의 상기 킬레이트막을 제거하는 단계에서, 상기 킬레이트막은 진동을 인가함으로써 제거되는 것이 바람직하다.
대안적으로, 상기 표면의 상기 영역에서의 상기 킬레이트막을 제거하는 단계에서, 상기 킬레이트막은 제트(jet)를 인가함으로써 제거되는 것이 바람직하다.
캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 전압이 인가될 때, 직류 전압이 인가되는 것이 바람직하다.
직각 펄스 전압이 인가되는 것이 더 바람직하다.
또한, 상기 캐소드 부재로부터 소정 거리 이격 배치되어 있는 애노드 부재가 상기 표면에 대해 대향하게 되는 경우에, 상기 캐소드 부재와 애노드 부재에 전압이 인가될 때, 교류 전압이 인가되는 것이 바람직하다.
상기 표면의 상기 영역에서 상기 양극 산화에 의해 상기 막을 산화시키는 단계에서, 상기 영역에서의 상기 양극 산화의 전해 전류가 동시에 측정되는 것이 더 바람직하다.
캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 인가된 상기 전압이 상기 전해 전류를 일정하게 유지하도록 제어되는 것이 더 바람직하다.
상기 표면의 상기 영역에서의 상기 막의 평탄화의 진행은 상기 전해 전류를 통해 관리되는 것이 더 바람직하다.
상술한 본 발명의 도금 방법에 따르면, 대상물 상의 막의 두께에 상당하는데이터가 측정되고, 상기 표면에 비해 상대적으로 작은 캐소드 부재가 상기 표면의 영역에 대향하게 되며, 적어도 상기 표면의 상기 영역과 상기 캐소드 부재 사이에 킬레이트제를 포함하는 전해액이 개재되며, 상기 막의 표면이 양극 산화에 의해 산화되고, 캐소드로서 기능하는 캐소드 부재와 애노드로서의 막에 전압을 인가함으로써 산화된 물질의 킬레이트막이 형성된다. 또한, 상기 킬레이트막의 돌출부들은 그 표면에서 돌출부의 상기 막을 노출시키기 위해 상기 막의 요철에 대응하여 선택적으로 제거된다.
여기서, 상기 표면의 한 영역으로부터 다른 영역으로 상기 캐소드 부재를 이동시키는 단계, 킬레이트막 형성 단계, 킬레이트막 제거 단계는 상기 전체 표면에 걸친 두께에 상당하는 데이터로부터 결정된 막의 목표량이 제거될 때까지 반복되어 전체 표면이 평탄화된다.
상술한 본 발명의 연마 방법에 따르면, 상기 표면상의 막상에 형성된 요철면이 상기 표면의 영역에서 양극 산화에 의해 부분적으로 산화되고, 처리액(processing solution)으로서 공급된 킬레이트제와 반응하여 킬레이트화된다. 따라서, 용이하게 제거될 수 있는 낮은 기계적 강도를 가진 킬레이트막이 형성된다. 킬레이트막의 돌출부를 제거하는 경우에, 더 노출된 구리가 양극 산화에 의해 산화된 이후 킬레이트화되기 때문에, 상기 킬레이트막의 돌출부를 제거하는 단계를 반복함으로써 상기 막의 평탄성이 달성될 수 있다.
또한, 처리액에 계면활성제가 첨가되는 경우에, 요철면상의 킬레이트막은 미셀화되어(micelled) 복합 미셀을 형성하고, 또한, 이는 선택적으로 돌출부로부터용이하게 제거될 수 있다.
상기 캐소드 부재의 전기적 작용이 연장되는 범위내에서, 상기 킬레이트막의 전기 저항이 구리보다 크기 때문에, 상기 홈 내에 남아있는 제거되지 않은 킬레이트막으로 피복된 구리는 도통에 의한 양극 산화에 의해 산화되기 어렵고, 따라서, 이 영역의 킬레이트화는 매우 느리며, 앞선 킬레이트막의 제거에 의해 노출된 구리막의 돌출부에서만 양극 산화에 의해 킬레이트막이 형성된다.
또한, 상기 전류는 전해액을 통해 공급되기 때문에, 상기 캐소드의 캐소드 부재와 애노드 상의 막 사이의 전위차가 일정한 경우에, 전극들 사이의 거리가 짧을수록 전류 밀도는 더 커지게 된다. 따라서, 킬레이트막의 제거 이후에 노출된 막에서, 상기 막의 보다 많이 돌출하는 부분은 캐소드로서 사용된 캐소드 부재에 대한 전극 거리가 더 짧고, 따라서, 보다 높은 전류 밀도를 갖게되며, 결과적으로, 양극 산화 속도가 더 높고, 킬레이트화가 더 빠르다.
또한, 상기 요철면상에 형성된 킬레이트막의 체적이 원래 구리 보다 크기 때문에, 요철면상의 단차는 원래 구리의 표면상의 단차에 비해 더 커지게 된다. 따라서, 돌출부에 의해 수신되는 와이핑 등으로 인한 기계적 제거 에너지는 크다.
따라서, 캐소드 부재의 전기적 작용이 연장하는 범위 내에서, 막의 돌출부들은 선택적으로 제거될 수 있고, 효과적으로 평탄화될 수 있다.
또한, 표면상에 도금된 막의 두께의 변화도를 이전에 측정함으로써 얻어진 조건들에 의해 필요한 제거량의 분포를 설정하는 것이 가능하고, 이에 따라, 상호접속부들의 형성을 위해 필요에 따라 연마에 의해 정확한 양만큼 막을 제거할 수있다.
또한, 표면상에 중첩된 부분적 제거량들로 구성된 전체 표면에 걸친 제거량들의 실제 분포를 사전 설정된 제거량 분포와 일치시키도록 상기 캐소드 부재를 이동시킴으로써, 상호접속부들의 형성을 위해 필요에 따라 연마에 의해 전체 표면에 걸쳐 정확한 양만큼 막을 제거할 수 있다.
또한, 상기 표면상의 막이 CMP법과는 달리 양극 산화, 킬레이트화 및 킬레이트막의 제거에 의한 연마에 의해 제거되기 때문에, 상기 막상에 압력을 가할 필요가 없고, 따라서, 막의 크랙들(cracks)의 발생이나 하부 층간 절연막에 대한 손상이 억제될 수 있다.
상술한 바와 같이, 본 발명의 연마 방법에 따르면, 연마에 의해 막이 평탄화될 때, 초기 요철들은 용이하게 평탄화될 수 있고, 잉여 구리막의 양호한 제거 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 제 1 목적을 달성하기 위해, 본 발명의 제 3 양상에 따르면, 연마될 표면상에 막을 갖는 대상물을 연마하는 연마 장치에 있어서, 상기 대상물을 유지하기 위한 테이블, 상기 대상물 상의 상기 막의 두께에 상당하는 데이터를 측정하는 측정 수단, 상기 표면의 영역에 대향하도록 배열된, 상기 표면에 비해 상대적으로 작은 캐소드 부재, 적어도 상기 캐소드 부재와 상기 표면의 상기 영역 사이에 전해액을 공급하는 전해액 공급 수단, 캐소드로서 기능하는 상기 캐소드 부재와 애노드로서 기능하는 상기 막에 전압을 인가하는 전원, 상기 막이 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마될 때, 두께에 상당하는 데이터로부터 얻어진 막의 목표량이 제거될 때까지 전압 인가를 제어하는 제어 수단, 및 상기 전체 표면에 걸쳐 막의 목표량을 제거하기 위해 상기 표면의 다른 영역들로 상기 캐소드 부재를 이동시키는 이동 수단을 포함하는, 연마 장치가 제공된다.
상기 막은 구리막을 포함하는 것이 바람직하다.
본 발명의 연마 장치는 상기 두께에 상당하는 데이터로부터 제거될 상기 막의 목표량을 산출하는 연산 유닛을 더 포함하는 것이 바람직하다.
상기 측정 수단은 상기 막의 두께를 측정하는 것이 바람직하다.
상기 측정 수단은 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 전해 연마의 전해 전류를 측정하고, 상기 제어 수단은 상기 표면의 상기 영역에서 상기 전해 연마의 전해 전류에 의해 결정되는 막의 목표량이 제거될 때까지 인가될 전압을 제어하는 것이 바람직하다.
상기 제어 수단은 상기 전해 연마의 전해 전류가 특정값이 되는 시점에 남아있는 상기 막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 전해 연마가 종료되도록 제어하는 것이 더 바람직하다.
상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되는 것이 바람직하다. 상기 전계를 인가함으로써, 상기 막이 우선적으로 상기 막의 돌출부로부터 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마 및 평탄화된다.
상기 캐소드 부재는 서로 절연되어 배열되는 다수의 영역들로 분할되고, 전체로서 상기 캐소드 부재는 전체 표면에 대향하는 것이 바람직하다. 상기 분할된캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬 때와 실질적으로 동일한 효과가 얻어진다.
상기 캐소드 부재는 다수의 동심원 영역들로 분할되는 것이 더 바람직하다.
본 발명의 연마 장치는 상기 표면에 대향하며 상기 캐소드 부재로부터 소정 거리 이격 배치되어 있는 애노드 부재를 더 포함하고, 상기 전해액 공급 수단은 상기 표면의 상기 영역과 상기 캐소드 부재 사이 및 상기 표면과 상기 애노드 부재 사이에 전해액을 공급하고, 상기 전원은 상기 캐소드 부재 및 상기 애노드 부재에 전압을 인가하는 것이 바람직하다.
상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는 것이 더 바람직하다.
본 발명의 연마 장치는 화학 기계 연마를 위한 연마 수단을 더 포함하고, 상기 전해 연마로 상기 막을 평탄화하는 동시에, 상기 막의 상기 영역에서 화학 기계 연마를 수행하는 것이 바람직하다.
상기 전원은 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 직류 전압을 인가하는 것이 바람직하다.
상기 전원은 직각 펄스 전압을 인가하는 것이 더 바람직하다.
또한, 상기 캐소드 부재로부터 소정 거리에 이격 배치되어 있는 애노드 부재가 상기 표면에 대향하게 되는 경우에, 상기 전원은 상기 캐소드 부재와 상기 애노드 부재에 교류 전압을 인가하는 것이 바람직하다.
본 발명의 연마 장치는 상기 영역에서의 상기 전해 연마의 전해 전류를 측정하기 위한 전류계를 더 포함하는 것이 바람직하다.
상기 제어 수단은 상기 전해 전류가 일정하게 유지되도록 상기 표면과 상기 캐소드 부재에 인가되는 전압을 제어하는 것이 더 바람직하다.
본 발명의 상기 연마 장치에 따르면, 본 발명의 연마 방법에 의해 상기 표면상의 막이 연마될 수 있다. 연마에 의해 막을 평탄화할 때, 초기 요철이 용이하게 평탄화되고, 잉여 구리막의 양호한 제거 효율이 얻어지며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 상기 목적을 달성하기 위해, 본 발명의 제 4 양상에 따르면, 연마될 표면상에 막을 갖는 대상물을 연마하는 연마 장치에 있어서, 상기 대상물을 유지하는 테이블, 상기 대상물 상의 막의 두께에 상당하는 데이터를 측정하는 측정 수단, 상기 표면의 영역에 대향하도록 배열된, 상기 표면에 비해 상대적으로 작은 캐소드 부재, 킬레이트제를 포함하는 전해액을 적어도 상기 표면의 상기 영역과 상기 캐소드 부재 사이에 공급하는 전해액 공급 수단, 캐소드로서 기능하는 상기 캐소드 부재와 애노드로서의 상기 막에 전압을 인가하는 전원, 상기 막의 표면이 상기 표면의 상기 영역에서 양극 산화에 의해 산화되고, 상기 산화된 물질의 킬레이트막이 형성될 때까지 전압 인가를 제어하는 제어 수단, 상기 킬레이트막을 제거하는 킬레이트막 제거 수단, 및 전체 표면에 걸쳐 두께에 상당하는 데이터로부터 얻어진 상기 막의 목표량을 제거하기 위해 상기 표면의 다른 영역들로 상기 캐소드 부재를 이동시키는 이동 수단을 포함하는, 연마 장치가 제공된다.
상기 막은 구리막을 포함하는 것이 바람직하다.
상기 킬레이트막 제거 수단은 상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부를 선택적으로 제거하는 것이 바람직하다.
상기 전해액 공급 수단은 전해액으로서 계면활성제를 더 포함하는 전해액을 공급하는 것이 바람직하다.
본 발명의 연마 장치는 상기 두께에 상당하는 데이터로부터 제거될 상기 막의 목표량을 산출하기 위한 연산 유닛을 더 포함하는 것이 바람직하다.
상기 측정 수단은 상기 막의 두께를 측정하는 것이 바람직하다.
대안적으로, 상기 측정 수단은 상기 캐소드 부재가 상기 표면에 대향하는 영역에서 양극 산화의 전해 전류를 측정하고, 상기 제어 수단은 상기 표면의 상기 영역에서 상기 양극 산화의 전해 전류에 의해 결정된 막의 목표량을 제거할 때까지 인가될 상기 전압을 제어한다.
상기 제어 수단은 상기 양극 산화의 전해 전류가 특정값이 되는 시점에서 남아있는 상기 막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 상기 양극 산화를 종료하도록 제어하는 것이 더 바람직하다.
상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되는 것이 바람직하다. 상기 전계를 인가함으로써, 상기 막은 우선적으로 상기 막의 돌출부로부터 상기 표면의 상기 영역에서 양극 산화에 의해 산화되고 킬레이트화되어 상기 막을 평탄화한다.
상기 캐소드 부재는 서로 절연되어 배열된 다수의 영역들로 분할되고, 전체로서의 상기 캐소드 부재는 상기 전체 표면에 대향하는 것이 바람직하다. 상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 이동시킬 때와 실질적으로 동일한 효과가 얻어진다.
상기 캐소드 부재는 다수의 동심원 영역들로 분할되는 것이 더 바람직하다.
본 발명의 연마 장치는 상기 표면에 대향하고 상기 캐소드 부재로부터 소정 거리 이격 배치되어 있는 애노드 부재를 포함하고, 상기 전해액 공급 수단은 상기 표면의 상기 영역과 상기 캐소드 부재 사이 및 상기 표면과 상기 애노드 부재 사이에 전해액을 공급하며, 상기 전원은 상기 캐소드 부재 및 애노드 부재에 전압을 인가하는 것이 바람직하다.
상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는 것이 더 바람직하다.
본 발명의 연마 장치는 상기 킬레이트막 제거 수단으로서 상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부를 선택적으로 제거하는 와이핑 수단을 포함하는 것이 바람직하다.
대안적으로, 상기 킬레이트막 제거 수단은 진동 인가 수단을 포함하는 것이 바람직하다.
대안적으로, 상기 킬레이트막 제거 수단은 제트를 발생시키는 수단과, 상기 킬레이트막에 상기 제트를 인가하는 인가 수단을 포함하는 것이 바람직하다.
상기 전원은 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 직류 전압을 인가하는 것이 바람직하다.
상기 전원은 직각 펄스 전압을 인가하는 것이 보다 바람직하다.
또한, 상기 캐소드 부재로부터 특정 거리에 이격 배치된 애노드 부재가 상기 표면에 대향하게 되는 경우에, 상기 전원은 상기 캐소드 부재와 상기 애노드 부재에 교류 전압을 인가하는 것이 바람직하다.
본 발명의 연마 장치는 상기 영역에서의 상기 양극 산화의 전해 전류를 측정하는 전류계를 더 포함하는 것이 바람직하다.
상기 제어 수단은 상기 전해 전류를 일정하게 유지하기 위해 상기 표면과 상기 캐소드 부재에 인가되는 전압을 제어하는 것이 더 바람직하다.
본 발명의 상기 연마 장치에 따르면, 표면상의 상기 막은 본 발명의 연마 방법에 의해 처리될 수 있다. 연마에 의해 막이 평탄화될 때, 초기 요철은 용이하게 평탄화될 수 있고, 잉여 구리막의 양호한 제거 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
상기 제 2 목적을 달성하기 위해서, 본 발명의 제 5 양상에 따르면, 대상물의 표면상에 도금막을 증착하는 도금 방법에 있어서, 상기 대상물 상의 상기 도금막의 두께 데이터 또는 표면의 표면 높이 데이터를 측정하는 단계, 및 상기 표면에 비해 상대적으로 작은 애노드 부재를 상기 표면의 영역에 대향시키고, 적어도 상기 표면의 상기 영역과 상기 애노드 부재 사이에 전해 도금액을 개재시키면서, 애노드로서 기능하는 상기 애노드 부재와 캐소드로서의 상기 표면에 전압을 인가하고, 상기 측정 시간에 상기 도금막의 상기 두께 데이터 또는 상기 표면 높이 데이터로부터 유도된 상기 도금막의 목표량이 증착될 때까지 상기 표면의 상기 영역에 도금에 의해 상기 도금막을 증착하는 단계를 포함하고; 상기 애노드 부재를 상기 표면의 다른 영역으로 이동시키고, 상기 다른 영역에서 도금에 의한 도금막 증착을 전체 표면에 걸쳐 반복하는, 도금 방법이 제공된다.
상기 도금막은 구리막을 포함하는 것이 바람직하다.
본 발명의 도금 방법에 따르면, 도금될 표면의 표면 높이를 미리 측정함으로써, 또는, 도금 동안 도금 두께 데이터를 측정함으로써 얻어진 조건들하에서 필요 증착량의 분포를 설정하는 것이 가능하고, 이에 따라 필요한 도금막을 정확한 양만큼 형성하는 것이 가능하다.
또한, 상기 표면상에 중첩된 부분적 증착량들로 구성된 전체 표면에 걸친 증착량들의 실제 분포가 사전에 설정된 증착량들의 분포와 일치되도록 상기 애노드 부재를 이동시킴으로써, 도금막은 전체 표면에 걸쳐 정확한 양만큼 형성될 수 있다.
상술한 바와 같이, 반도체 디바이스의 상호접속부들의 형성 프로세스에서, 평탄한 도금막이 증착될 수 있다.
또한, 제 2 목적을 달성하기 위해, 본 발명의 제 6 양상에 따르면, 대상물의 표면상에 도금막을 증착하는 도금 장치에 있어서, 상기 대상물을 유지하는 테이블, 상기 대상물 상의 상기 도금막의 두께 데이터 또는 표면의 표면 높이 데이터를 측정하는 측정 수단, 상기 표면의 영역에 대향하도록 배열된, 상기 표면에 비해 상대적으로 작은 애노드 부재, 적어도 상기 표면의 상기 영역과 상기 애노드 부재 사이에 전해 도금액을 공급하는 전해 도금액 공급 수단, 애노드로서 기능하는 상기 애노드 부재와 캐소드로서의 상기 표면에 전압을 인가하는 전원, 상기 표면의 상기 영역에서의 측정시에 상기 도금 두께 데이터 또는 상기 표면 높이 데이터로부터 유도된 상기 도금막의 목표량이 도금에 의해 형성될 때까지 전압의 인가를 제어하는 제어 수단, 및 상기 애노드 부재를 상기 표면의 다른 영역으로 이동시키는 이동 수단을 포함하는, 도금 장치가 제공된다.
상기 도금막은 구리막을 포함하는 것이 바람직하다.
본 발명의 도금 장치에 따르면, 미리 도금될 표면의 표면 높이를 측정하거나, 도금 동안 도금 두께 데이터를 측정함으로써 얻어진 조건들하에 필요한 증착량의 분포를 설정하는 것이 가능하고, 이에 따라, 필요한 도금막을 정확한 양만큼 형성하는 것이 가능하다.
또한, 상기 표면상에 중첩된 부분 증착량들로 구성된 전체 표면에 걸친 증착량의 실제 분포가 상기 사전에 설정된 증착량의 분포와 일치되도록 상기 애노드 부재를 이동시킴으로써, 전체 표면에 걸쳐 정확한 양만큼 도금막을 형성하는 것이 가능하다.
상술한 바와 같이, 반도체 디바이스의 상호접속부 형성 프로세스에서, 평탄한 도금막을 증착할 수 있다.
첨부된 도면들을 참조로 주어진 양호한 실시예들에 대한 하기의 상세한 설명으로부터 본 발명의 상술한 목적들 및 특징들을 보다 명확하게 알 수 있을 것이다.
하기에, 첨부된 도면을 참조로 본 발명의 연마 방법, 연마 장치, 도금 방법 및 도금 장치를 설명한다.
제 1 실시예
구리 상호접속부들을 가진 반도체 디바이스내에, 이중 다마센 프로세스에 의해 구리 상호접속부들을 형성하는 프로세스에 본 발명을 적용하는 경우에 대하여 설명한다.
먼저, 도 1a에 도시된 바와 같이, 예를 들어, 실리콘 산화물(SiO2)로 제조된 예를 들어, 층간 절연막(102)이, 저압 화학 기상 증착(CVD)에 의해 실리콘 또는 다른 반도체 기판(101)상에 형성되고, 상기 반도체 기판상에는 도시되지 않은 불순물 확산 영역이, 반응원으로서 예를 들어, 테트라에틸 오르소실리케이트(TEOS, tetraethyl orthosilicate)를 사용하여 적절히 형성되어 있다.
다음에, 도 1b에 도시된 바와 같이, 반도체 기판(101)의 불순물 확산 영역 및 상호접속 홈들(M)과 소통하는 접촉 홀들(CH)이 공지된 포토리소그래피 및 에칭에 의해 형성된다. 상호접속부 용도의 홈들(M)의 깊이는 예를 들어, 약 800nm이며, 폭은 예를 들어, 약 250nm 내지 100㎛이다.
다음에, 도 1c에 도시된 바와 같이, 배리어 금속막(103)이 층간 절연막(102)의 표면상에, 그리고, 접촉 홀들(CH) 및 상호접속 홈들(M)의 내부에 형성된다. 이 배리어 금속막(103)은 스퍼터링 시스템, 진공 기상 증착 시스템 등을 사용하여, 물리 기상 증착(PVD)에 의해 Ta, Ti, W, Co, TaN, TiN, WN, CoW 또는 CoWP 같은 물질로 예를 들어, 약 25nm 의 두께로 형성된다.
상기 배리어 금속막(103)은 상호접속부들을 구성하는 물질이 층간 절연막(102)내로 확산되는 것을 방지하고, 층간 절연막(102)과의 접합성을 향상시키기 위해 제공된다. 특히, 본 실시예에서와 같이, 상호접속 물질이 구리이고, 층간 절연막(102)이 실리콘 산화물인 경우에, 구리가 실리콘 산화물내로의 큰 확산 계수를 갖기 때문에, 이는 쉽게 산화될 수 있다. 이는 반드시 방지되어야만 한다.
다음에, 도 2a에 도시된 바와 같이, 구리 상호접속부들을 형성하는 물질과 동일한 물질로 제조된 시드막(104)이 공지된 스퍼터링에 의해, 예를 들어, 약 150nm의 두께로 배리어 금속막(103)상에 형성된다. 이 시드막(104)은 상호 접속 홈들과, 접촉 홀들을 구리로 매립할 때, 구리 입자들의 성장을 가속시키도록 형성된다.
다음에, 도 2b에 도시된 바와 같이, 구리로 제조된 상호접속층(105)이 접촉 홀들(CH)과 상호접속 홈들(M)을 매립하도록 예를 들어, 약 1200nm 내지 1600nm의 두께로 배리어 금속막상에 형성된다. 이 상호접속층(105)은 전해 도금 또는 무전해 도금에 의해 형성되는 것이 바람직하지만, CVD, PVD, 스퍼터링 등에 의해 상호접속층(105)을 형성하는 것도 가능하다. 시드막(104)은 상호접속층(105)과 일체로 형성된다는 것을 인지하여야 한다.
접촉 홀들(CH)과 상호접속 구멍들(M)을 매립하는 것에 의해, 상기 상호접속층(105)의 표면상에 예를 들어, 약 800nm의 높이를 가진 요철(unevenness)이 유발된다.
상술한 프로세스는 종래 기술에서와 동일한 방식으로 수행되지만, 본 발명의연마 방법에서는, 화학 기계 연마에 의해서가 아니라, 상기 표면 보다 작은 캐소드 부재를 사용하는 전해 용리(electrolytic elution)에 의해, 층간 절연막(102)상에 존재하는 잉여 금속막(102)이 제거되게 된다.
즉, 도 3a에 도시된 바와 같이, 상호접속층(105)에 비해 상대적으로 작은 캐소드 부재(E)가 표면의 영역, 즉, 상호접속층(105)에 대향하도록 배열되고, 전해액(EL)이 적어도 상기 상호접속층(105)과 캐소드 부재(E) 사이에 개재된다.
상술한 전해액의 조성으로서, 예를 들어, 인산, 질산, 염화암모니아, 황산, 염화수소산 등이나 이들의 혼합물이 사용될 수 있다.
상술한 상태에서, 도 3b에 도시된 바와 같이, 캐소드로서의 캐소드 부재(E)와, 애노드로서의 상호접속층(105)에 전압이 인가되어, 상호접속층(105)의 상기 영역내의 전해 용리에 의해 상기 상호접속층(105)을 전해 연마(polish) 및 평탄화(flatten)한다.
이때, 전해액을 통해 전류가 인가되기 때문에, 애노드의 상호접속층(105)과 캐소드의 캐소드 부재(E) 사이의 전위차가 일정한 경우에, 전극들 사이의 거리가 짧아질수록 전류 밀도는 커지게 된다. 따라서, 그 표면상에 요철을 가진 상호접속층(105)의 돌출부와 캐소드 부재(E) 사이의 거리(d1)는 상기 상호접속층(105)의 오목부와 캐소드 부재(E) 사이의 거리(d2) 보다 짧고, 따라서, 전류 밀도는 더 높다. 결과적으로, 전해 용리의 속도는 더 높고, 상호접속층(105)의 돌출부가 선택적으로 제 1 전해 연마된다.
상술한 상호접속층(105)의 영역내의 전해 연마는 상기 상호접속층(105)의 목표량이 제거될 때까지 수행된다. 여기서, 상기 영역내의 상호접속층(105)의 제거의 목표량은 상호접속층(105)에 대하여, 두께 측정기(thick meter)에 의해 측정된 두께 데이터로부터 독립적인 단계에서 먼저 산출되게 된다. 선택적으로, 상술한 전해 연마 단계 동안에 이것이 측정 및 산출될 수 있다. 또한, 전해 연마 단계내의 전해 용리의 전해 전류를 측정하는 것이 가능하고, 상기 상호접속층(105)의 제거의 잔여량에 관련한 양으로서 상기 전해 전류를 사용할 수 있다.
다음에, 도 4a에 도시된 바와 같이, 캐소드 부재(E)는 전해 연마에 의한 상호접속층(105)의 평탄화 프로세스가 완료된 영역으로부터 다른 영역으로 이동된다. 이 다른 영역에서는 상기 상호접속층(105)이 제거되지 않았기 때문에, 상기 캐소드 부재(E)는 돌출부에 대해서는 거리 d1으로, 오목부에 대해서는 거리 d2로, 요철을 구비한 상호접속층(105)에 대향하게 된다.
다음에, 도 3b에 도시된 바와 같이, 그 앞의 영역에서의 전해 연마에 의한 상호접속층(105)의 평탄화 프로세스와 유사하게, 도 4b에 도시된 바와 같은 전해 연마에 의해 상호접속층(105)이 상기 다른 영역에서 평탄화 된다.
또한, 이 단계에서, 상술한 바와 동일하게, 상기 상호접속층(105)은 선택적으로 돌출부들로부터 전해 연마된다. 상술한 바와 유사하게, 상술한 상호 접속층(105)의 나머지 영역에서의 전해 연마가 상기 나머지 영역에서 상호접속층(105)의 목표량이 제거될 때까지 수행되게 된다.
후속하는 단계에서, 접촉 홀들 및 상호접속 홈들의 외측에 증착된 배리어 금속막이 제거된다.
상술한 단계들로 인하여, 반도체 디바이스에 적합한 구리 상호접속부들과 접촉 홀 접속부들이 이중 다마센 프로세스에 의해 동시에 형성된다.
구리 상호접속부들을 가진 반도체 디바이스에서 이중 다마센 프로세스에 의해 구리 상호접속부들을 형성하는 프로세스에 상기 연마 방법을 적용하는 것에 따라서, 상기 표면상에 도금된 구리막의 두께의 변동을 이전에 측정함으로써 얻어진 조건들하에서 제거 필요량의 분포를 설정하고, 이에 따라서, 상호접속부들의 형성을 위한 필요에 따라 정확한 양만큼 연마에 의해 구리막을 제거하는 것이 가능하다.
또한, 상기 표면상에 중접된 부분 제거량을 포함하는 전체 표면에 걸친 제거량의 실제 분포가 상술한 사전설정된 제거량 분포에 부합되도록 캐소드 부재를 이동시킴으로써, 상호접속부들의 형성을 위해 필요에 따라 전체 표면에 걸쳐 연마함으로써 정확한 양만큼 구리막을 제거하는 것이 가능하다.
또한, 상기표면상의 구리막이 CMP법과는 달리 전해 용리에 의해 연마되어 제거되기 때문에, 더 이상 막상에 압력을 가할 필요가 없고, 따라서, 구리막의 균열들의 발생 또는 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 상술한 연마 및 전해 용리에 의한 제거에서, 단지 돌출부들만이 상기 구리막의 표면상에 형성된 요철에서 선택적으로 전해 용리되고, 따라서, 효과적인 평탄화가 달성될 수 있다.
상술한 바와 같이, 본 발명의 연마 방법에 따라서, 연마에 의해 구리막을 평탄화할 때, 최초의 요철은 용이하게 평탄화될 수 있고, 잉여 구리막의 제거에서 양호한 효율을 얻을 수 있으며, 더 낮은 층간 절연막에 대한 손상이 억제될 수 있다.
제 2 실시예
도 5는 상호접속층의 전해 연마의 상술한 단계에 사용되는 연마 장치의 개략도이다.
즉, 본 실시예의 연마 장치는 그 표면상에 구리막을 가지는 연마될 웨이퍼(W)(이하, "웨이퍼"라고도 지칭함)를 지지하기 위한 테이블(10)과, 상기 테이블(10)상에 제공된 진공 척(vacuum chuck) 같은 고정 수단(securing means)(11)과, 측정 헤드(20)를 구비한 측정 수단(21)과, 연산 유닛(22)과, 제어기(23)와, 제어 패널(24)과, 전원(25)과, 전류계(226)와, 캐소드 부재(E)와, 상기 캐소드 부재(E)의 이동 기구(27) 및 전해액(EL)을 저장하기 위한 전해조 탱크(electrolytic bath tank)(T)를 포함한다.
비록, 도면에 예시되지는 않았지만, 상기 연마 장치는 청정실내에 설치되고, 연마될 웨이퍼를 저장한 웨이퍼 카세트를 청정실의 내 또는 외로 로딩 및 언로딩하기 위한 로딩/언로딩 포트가 청정실내에 제공된다. 또한, 이 로딩/언로딩 포트를 통해 청정실내에 로딩된 웨이퍼 카세트와, 상기 연마 장치 사이에 웨이퍼를 전달하기 위한 웨이퍼 운송 로봇이 상기 로딩/언로딩 포트와 연마 장치 사이에 배열된다.
예를 들어, 웨이퍼(W)는 회전 테이블(10)상의 진공 척 같은 고정 수단(11)에 의해 고정된다. 고정 수단으로서, 진공 척에 부가하여, 에지 클램프(edge clamp) 또는 기계적 클램프(mechanical clamp)를 사용할 수도 있다. 에지 클램프의 경우에, 상기 웨이퍼의 가장자리부를 접지하는 클램프부를 통해 애노드로서 기능하는웨이퍼에 전류가 공급될 수 있다.
구리막의 두께, 또는 상기 두께에 상당하는 데이터는 측정 헤드(20)를 구비한 측정 수단(21)에 의해 측정된다. 예를 들어, 4 프로브형 시트 저항 측정기(four-probe type sheet resistance meter)로 시트 저항을 측정하고 이를 공지된 시트 저항을 사용하여 두께로 환산시키는 방법이나, 와전류형 검출기(eddy current type detector) 또는 정전용량형 검출기(electrostatic capacitance type detector)에 의해 두께에 상당하는 데이터를 측정하는 방법을 사용하여, 상기 테이블(10)을 회전시키면서 한 방향(도 5의 X-방향)으로 상기 측정 헤드(20)를 스캔시킴으로써 상기 구리막의 두께가 측정될 수 있다.
획득된 상기 구리막의 두께에 상당하는 데이터로부터, 상기 연산 유닛(22)은 구리막의 목표 제거량을 산출하고, 이를 제어기(23)로 출력한다.
상기 제어기(23)는 이 입력으로부터 구리막의 목표 제거량을 설정하고, 이 설정에 따라서, 전원(25)으로부터의 전압과, 캐소드 부재(E)의 이동 기구(27)를 제어한다. 또한, 상기 제어기(23)는 제어 패널(24)로부터의 외부 입력을 수신할 수 있다.
전해 용리에 의한 전해 연마의 단계에서, 웨이퍼(W)는 테이블(10)과 함께 전해조 탱크(T)내의 전해액(EL)내에 침적(immersed)된다.
상기 웨이퍼(W)의 표면 보다 상대적으로 작은 캐소드 부재(E)는 상기 표면의 한 영역에 대향하도록 배열된다. 예를 들어, 상기 캐소드 부재(E)는 무산소 구리(oxygen-free copper)로 구성된 200nm 직경을 가진 원판이고, 전해액(EL)내에서 웨이퍼와 평행하게 배열된다.
상기 웨이퍼의 가장자리에서, 예를 들어, 가장자리로부터 2mm 떨어진 장소들에서 접지된 클램프부를 통한 컨덕턴스에 의해, 직류 전압 또는 펄스 전압이 전원(25)에 의해, 애노드로서의 웨이퍼 표면, 즉, 애노드로서 구리막 및 캐소드로서의 캐소드 부재(E)에 인가된다.
전원은 항상 정전압을 출력하는 저전압 전원이 아니며, 전압을 특정 사이클에 의한 펄스로 출력하기 위한 내장 스위칭 조절 회로(built-in switching regulator circuit)를 구비한 DC 전원인 것이 바람직하다.
보다 명확하게, 특정 사이클에 의해 펄스 전압을 출력하는 전원이 사용되며, 적절하게 펄스폭을 변화시킬 수 있다. 예를 들어, 반도체 디바이스의 전압 공차에 따라서, 출력 전압이 100 내지 150V 또는 30V이면서, 그 최대 출력 전류가 2 내지 3A(예를 들어, 2.2A)이고 그 펄스폭이 1, 2, 3, 5, 10, 20 또는 30㎲인 전원을 사용할 수 있다.
상기 펄스 전압의 전압 및 펄스폭은 구리막의 가장 효과적인 제거를 가능하게 하도록 웨이퍼와 캐소드 부재 사이의 거리 및 전해액의 전기 저항에 의해 선택될 수 있다.
상술한 바와 같은 짧은 폭을 가진 펄스 전압을 출력하는 것은 펄스당 양극 산화의 양을 매우 작게 한다. 즉, 이는 기포들, 미립자들 등이 개재되어 있을 때 발생하는 전기 저항의 급변화로 인한 스파크 방전 또는 웨이퍼의 표면의 요철과 접촉하는 경우에, 전극들 사이의 거리의 급변화에 의해 유발되는 방전으로 인한, 목표 제거량에 비해 구리막의 급작스럽고 큰 양극 산화를 방지하고, 가능한 작은 양의 연속성을 달성하는데 유효하다.
또한, 출력전압이 출력 전류에 비해 상대적으로 높기 때문에, 전극 거리를 설정할 때, 특정 기계적 안전 계수(safety margin)를 설정하는 것이 가능하다. 즉, 전극 거리가 다소 변화되는 경우에도, 출력 전압이 높기 때문에, 전류값의 변화가 작다.
이런 전압이 인가되는 경우에, 제 1 실시예에서 설명한 바와 같이, 상기 표면의 한 영역에서 전해 연마가 수행된다.
예를 들어, 캐소드 부재(E)는 테이블(10)을 회전시키면서, 이동 기구(27)에 의해 일 방향(도 5의 X-방향)으로 스캔되고, 그래서, 전해 용리에 의해 전체 표면을 전해 연마한다. 캐소드 부재(E)는 이동 기구(27)를 연속적으로 또는 단계적으로 이동시킴으로써 이동될 수 있다.
상기 전원에 의해 캐소드 및 애노드에 인가된 전압과, 이동 기구(27)는 구리막의 사전설정된 목표 제거량에 따라 제어기(23)에 의해 제어된다.
예를 들어, 이동 기구(27)가 연속적으로 캐소드 부재(27)를 이동할 때, 캐소드 부재(E)의 이동 속도는 사전 설정된 구리막의 목표 제거량에 따라 제어될 수 있다. 이동 속도가 낮은 영역에서, 상기 캐소드 부재(E)는 보다 긴 시간 동안 표면에 대향하게 되고, 전해 용리의 시간이 길어지며, 보다 많은 양의 구리막이 전해 용리에 의해 전해 연마될 수 있다. 한편, 이동 속도가 높은 영역에서, 캐소드 부재(E)가 표면에 대향하는 시간이 짧아지고, 전해 용리의 시간이 짧아지며, 구리막의 전해 용리의 양이 보다 작아지게된다.
예를 들어, 구리막의 측정 결과가 도 6a에 그래프로 도시된 것일 때, 즉, 막이 주앙부(CT)에서 두껍고, 가장자리부(ED)에서 얇은 두께 프로파일을 갖는 경우에, 상기 구리막의 목표 제거량은 도 6b의 프로파일에 도시된 바와 같이 가장자리 ED에서 작고, 중앙부(CT)에서 커지도록 설정된다. 상기 제어기(23)는 예를 들어, 도 6c에 도시된 바와 같이 목표 제거량의 프로파일이 중앙부(CT)에서 빠르게 이동하고, 가장자리(ED)에서 느리게 이동하는 것을 만족시키도록, 상기 캐소드 부재(E)의 이동 속도를 제어한다.
또한, 전류계(26)에 의해 전해 용리의 전해 전류를 모니터링하는 것이 가능하고, 예를 들어, 제어기가 상기 전류가 일정하도록 전압을 제어하게하는 것을 가능하게 한다.
도 7a는 도 5에 도시된 연마 장치가 전해 용리를 수행하는 전해조 탱크의 내측을 세부적으로 설명하기 위한 도면이고, 도 7b는 도 7a의 X 부분의 확대도이다.
연마될 표면으로서 상호접속층(105)이 형성되어 있는 기판(101)으로 이루어진 웨이퍼(W)는 진공 척 같은 고정 수단에 의해 고정되어 있고, 구동되어 회전한다. 캐소드 부재(E)는 웨이퍼(W)의 한 영역에서 표면과 평행하도록 배열되어 있다. 구리의 전해 용리를 위한 전해액(EL)이 상기 상호접속층(105)과 캐소드 부재(E) 사이에 개재된다.
여기서, 상기 구리의 전해 용리를 위한 전해액으로서, 예를 들어, 인산, 질산, 염화암모니아, 황산, 염화수소산 등이나 이들의 혼합물이 사용될 수 있다.
도시되지 않은 구동 기구가 상기 웨이퍼(W)를 회전시키면서, 전원(25)은 캐소드로서의 캐소드 부재(E)와, 애노드로서의 배리어 금속막(도시되지 않음) 및 상호접속층(105)에 전압을 공급한다. 이동 기구(27)는 특정 방향으로 캐소드 부재(E)를 이동시킨다.
여기서, 도 7b에 도시된 바와 같이, 극미하게 전해적으로 동작되는 범위내의 상호접속층(105)의 표면상의 돌출부와 캐소드 부재(E) 사이의 거리(d1)는 상호접속층(105)의 표면상의 오목부와 상기 캐소드 부재(E) 사이의 거리(d2) 보다 짧고, 따라서, 캐소드 부재(E)와 상호접속층(105) 사이의 전위차가 일정할 때, 돌출부에서의 전류 밀도는 오목부에서의 전류 밀도 보다 크고, 따라서, 전해 용리가 촉진된다.
여기서, 캐소드 부재(E)와 웨이퍼 사이의 거리가 너무 작으면, 캐소드 부재와 웨이퍼 사이에 개재된 전해액의 유동 작용(flow action)이 충분히 기능하지 않고, 그래서, 이 거리를 특정값, 예를 들어, 2mm 등 보다 큰 것으로 설정하는 것이 바람직하다.
이 스케일은 약 0.5 내지 1.5㎛의 요철의 높이(HT)와, 약 0.1 내지 100㎛의 폭(WD)을 가진 상호접속부의 레벨의 범위에서 작용한다.
그러나, 극미하게, 때때로 구리막의 표면은 양극 산화 및 패시베이션에 의해서 산화된다. 패시베이션막(passivation film)(도시되지 않음)은 구리보다 더 높은 전기 저항을 갖는다. 따라서, 패시베이션막이 상기 구리막의 표면상에 형성된 이후에, 상기 구리막으로부터 전해액을 통해 캐소드 부재를 통과하는 전류의 값은 하강하고, 전해 용리는 그 범위만큼 억제된다.
패시베이션막이 상술한 바와같이 구리막의 표면상에 형성될 때, 이 부분을 선택적으로 제거하도록 상기 패시베이션막 부분상에 부분적으로 보다 높은 전압을 인가하는 것이 가능하다. 새로 노출된 구리 표면이 강하게 패시베이션되지만, 상기 표면은 패시베이션막을 제거하기 위해 패시베이션된 영역(passivated region)에 보다 높은 전압을 반복적으로 인가함으로써 성공적으로 연마될 수 있다.
또한, 본 실시예의 연마 장치의 전원(25)은 전원(25)을 통해 유동(floating)하는 전해 전류를 모니터링할 수 있는 전류계(26)를 포함한다. 상기 모니터링된 전류 신호는 제어기(23)로 출력될 수 있다. 또한, 전류계(26) 대신, 전원은 전기 저항을 검출하는 수단으로서 기능하는 저항계를 포함할 수 있다. 그 기능은 전류 검출 수단과 동일하다.
또한, 제어기(23)는 전원(25)의 전류계로부터의 전류값 신호로부터 결정된 전류값에 기초하여 평탄화 장치의 동작을 제어할 수 있다. 특히, 이는 전류값 신호로부터 결정된 전류값에 기초하여 전압 인가를 정지하도록 평탄화 장치의 동작을 제어할 수 있다.
제어기(23)에 접속된 제어 패널(24)은 조작자가 다양한 데이터를 입력하는 것을 가능하게 하기 위한 것이다. 예를 들어, 이는 모니터링된 전류값 신호를 디스플레이한다.
전류계로 전해 전류를 모니터링함으로써, 평탄화 프로세스가 제어될 수 있고, 상기 평탄화 프로세스의 진행 상태가 정확하게 파악될 수 있다.
예를 들어, 상술한 바와 같이 전극에 의한 스캐닝 작용을 가능하게 하는 하드웨어 구성에서, 상기 전극은 표면의 특정 지점에 고정되고, 전류값의 변화가 모니터링되며, 상기 전류값이 감소되기 시작할 때 상기 전극이 움직인다. 이 동작은 반복되어 전체 표면을 스캔한다.
패시베이션막이 상술한 바와 같이 형성되는 경우에, 전류값은 패시베이션막의 형성을 따라 감소되고, 그 제거를 따라 증가된다. 이 변화는 반복된다.
상술한 연마에서, 전체 구리막이 전해 작용에 의해 제거되고, 배리어 금속막의 표면이 노출되는 경우에, 배리어 금속막의 전기 저항은 구리막의 전기 저항 보다 높기 때문에, 상기 전류값은 패시베이션막이 제거된 이후 감소되기 시작한다. 전류값이 감소되기 시작할 때, 전압은 양극 산화로 인해 패시베이션의 진행이 정지되도록 인가가 중단된다. 상기 구리막의 초기 요철의 평탄화는 이와 같은 프로세스에 의해 달성된다.
다음에, 접촉 홀들 및 상호접속 홈들 외측에 증착된 배리어 금속막이 제거되고, 그에 의해, 구리 상호접속부들이 다마센 프로세스에 의해 형성된다.
본 실시예에 따른 연마 장치에 따라서, 물질이 전기화학적으로만 제거되기 때문에, 상기 물질은 종래의 화학 기계 연마에 비해 극도로 낮은 연마 압력에 의해 막을 평탄화하도록 제거될 수 있다. 단순한 기계적 연마와 비교하는 경우에도, 이는 스크레치들을 감소시키고, 단차들을 감소시키며 다이싱 및 침식 등을 감소시키는 다양한 장점이 있다. 또한, 기계적 접촉이 없는 평탄화 기능은 스크레치 감소에 극도의 우월성을 제공한다.
또한, 평탄화가 극도로 낮은 압력에서 이루어질 수 있기 때문에, 낮은 기계적 강도들을 가지고 있으면서, 종래의 화학 기계 연마에 의해 파괴되기 쉬운, 낮은 유전율을 갖는 유기막(organic film)이나 낮은 유전율을 갖는 다공성 절연막(porous insulation film)이 층간 절연막으로 사용될 때 특히 유용하다.
종래 기술의 화학 기계 연마에서, 알루미나 입자들(alumina particles) 등을 함유하는 슬러리(slurry)를 사용할 때, 알루미나 입자들은 때때로 CMP 프로세스에 기여한 이후, 소모되지 않고 남아있거나 구리막의 표면내에 매립될 수 있다. 그러나, 본 발명의 연마 방법에서는, 연마입자들을 포함하지 않는 전해액을 사용한 평탄화 방법이 가능하기 때문에, 상호접속부들을 형성하는 동안 어떠한 입자들도 구리막에 남아있거나 구리막내에 매립되지 않는다.
또한, 표면상에 도금된 구리막의 두께의 변화도(variability)를 미리 측정함으로써 얻어진 조건들 하에서 필요한 제거량의 분포를 설정하는 것이 가능하고, 이에 따라, 상호접속부들의 형성을 위한 필요에 따라 연마에 의해 구리막의 양을 정확한 양으로 제거하는 것이 가능하다. 특히, 상기 표면상에 중첩된 부분적 제거량들로 구성된 전체 표면에 걸친 제거량들의 실제 분포가 사전설정된 제거량들의 분포와 일치되도록 캐소드 부재를 이동시킴으로써, 상호접속부들 형성에 필요한 정확한 양만큼 전체 표면에 걸쳐 연마에 의해 구리막을 제거하는 것이 가능하다.
상술한 바와 같이, 본 발명의 연마 장치에 따라서, 연마에 의해 구리막을 평탄화할 때, 초기 요철은 용이하게 평탄화될 수 있고, 잉여 구리막의 양호한 제거 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
제 3 실시예
제 1 및 제 2 실시예들에서, 캐소드 부재들이 평면들을 가지고, 표면의 한 영역에서 균일한 전계를 제공할 수 있는 경우에 대하여 설명하였지만, 웨이퍼상에 형성된 상호접속 패턴, 즉, 웨이퍼의 표면의 요철 패턴에 대응하는 전압 인가면상의 요철의 패턴을 가진 캐소드 부재를 사용하는 것도 가능하다.
도 8a는 본 실시예에 따른 캐소드 부재의 예의 평면도이며, 도 8b는 도 8a의 A-A'평면을 따른 캐소드 부재의 단면도이다. 이들은 캐소드 부재가 연마될 표면, 즉, 상호접속층에 대향하게될 때의 구성을 도시하고 있다.
즉, 캐소드 부재(E)는 웨이퍼의 표면, 즉, 상호접속층(105)의 요철 패턴에 대응하는 형태이며, 상기 상호접속층(105)의 돌출부에 대응하는 부분들은 돌출되어 강한 전계를 제공하고, 상호접속층(105)의 오목부들에 대응하는 부분들은 함몰되어 있어 약한 전계를 제공한다.
또한, 도 8c는 본 실시예에 따른 캐소드 부재의 다른 예를 도시하는 평면도이고, 도 8d는 A-A' 라인을 따른 단면도이다. 이들은 캐소드 부재가 연마될 표면, 즉, 상호접속층(105)에 대향하게될 때의 구성을 도시하고 있다.
즉, 캐소드 부재(E)는 상기 웨이퍼의 표면, 즉, 상호접속층(105)의 표면의 요철 패턴에 대응하여 형성되어, 상호접속층(105)의 오목부들에 대응하는 부분들에서 마스크(MS)가 형성되어 약한 전계를 제공하고, 상호접속층(105)의 돌출부에 대응하는 부분들에서는 캐소드 부재(E)의 표면이 노출되어 강한 전계를 제공한다.
웨이퍼의 표면의 요철 패턴에 대응하는 전압 인가면상의 요철 패턴을 가진이런 캐소드 부재를 사용할 때, 상기 캐소드 부재는 상기 웨이퍼의 소정 영역들에서 각 상호접속 패턴에 대해 배치된다. 연마가 완료되었을 때, 캐소드 부재은 인접 영역으로 단계적으로 이동된다.
이 경우에, 웨이퍼는 연마 동안 회전 구동되지 않으며, 전해액내에 정지되어 있게된다. 예를 들어, 도 8e에 도시된 바와 같이, 스텝퍼 정렬기의 노출에서와 동일한 절차에 의해, 상기 캐소드 부재(E)는 X- 및 Y-방향으로 단계적으로 이동되어 상기 웨이퍼의 전체 표면이 프로세싱될 때까지 웨이퍼(W)상의 각 단위 반도체칩(C)을 연마한다.
구리막의 두께나 두께에 상당하는 데이터를 측정하기 위한 측정 헤드를 가진 측정 수단이나, 구리막의 획득된 두께에 상당하는 데이터로부터 구리막의 목표 제거량을 산출하기 위한 산출 유닛 같은 상기 장치의 나머지 부분들의 동작 및 구성은 제 1 및 제 2 실시예에서와 동일한 방식으로 형성될 수 있다. 제 1 및 제 2 실시예에서와 동일한 효과가 얻어질 수 있다.
제 4 실시예
제 1 및 제 2 실시예에서, 캐소드 부재가 기계적 이동을 위한 기구를 구비하였지만, 서로 절연되도록 배열되어 전체 표면 전부에 대향하는 다수의 영역들로 분할된 캐소드 부재를 사용하는 것도 가능하다. 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 표면에 대향한 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬때와 실질적으로 동일한 효과를 얻을 수 있다.
즉, 예를 들어, 도 9의 (a)에 단면도로, 그리고, 도 9의 (b)에 평면도로 도시된 바와 같이, 상기 캐소드 부재는 다수의 동심원 영역들(도 9의 (a) 및 도 9의 (b)에서는 4개, 즉, E1, E2, E3, E4)로 분할된 캐소드 부재로 이루어질 수 있다. 두 개의 이웃하는 영역들은 절연체(IN)에 의해 서로로부터 절연된 상태로 유지된다. 상기 캐소드 부재는 전체로서 전체 표면에 대향한다.
다수의 동심원 영역들(E1, E2, E3, E4)를 사용하는 전해 용리에 의한 전해 연마를 위해서, 도 10a에 도시된 바와 같이, 상기 영역들(E1, E2, E3, E4)은 전체로서 상기 연마될 기판으로서의 상호접속층(105)을 가진 기판(101)으로 구성된 웨이퍼에 대향하도록 배열되어 있으며, 그 사이에 전해액(EL)이 개재되어 있다. 캐소드로서 접속된 최내부 영역(E1)과 애노드로서 접속된 웨이퍼의 가장자리부에 있는 상호접속층(105)으로, 전원(25)에 의해 소정 전압이 인가된다. 결과적으로, 상기 영역 E1에 대향하는 상호접속층(105)의 부분이 연해 용리에 의해 전해 연마된다.
상기 영역 E1에 대향하는 상호접속층(105)이 연마가 종료된 이후에, 도 10b에 도시된 바와 같이, 캐소드로서 접속된 제 2 최내부 영역(E2)에 소정 전압이 인가된다. 상기 영역 E2에 대향한 상기 상호접속층(105)의 부분이 전해 용리에 의해 전해 연마된다.
이 방식으로, 내부로부터 외부 동심원 영역들(E1, E2, E3, E4)로 전압 인가 위치를 변화시킴으로써, 도 10c에 도시된 바와 같이, 상기 상호접속층(105)에 어떠한 아일랜드형 부분들도 남기지 않고 전체 표면이 균일하게 연마될 수 있다.
구리막의 두께나 두께에 상당하는 데이터를 측정하기 위한 측정 헤드를 가진 측정 수단이나, 구리막의 획득된 두께에 상당하는 데이터로부터 구리막의 목표 제거량을 산출하기 위한 산출 유닛 같은 상기 장치의 나머지 부분들의 동작 및 구성은 제 1 및 제 2 실시예에서와 동일한 방식으로 형성될 수 있다. 제 1 및 제 2 실시예에서와 동일한 효과가 얻어질 수 있다.
제 5 실시예
제 1 및 제 2 실시예에서, 캐소드로서 캐소드 부재를 사용하고, 애노드로서 상호접속층을 사용하여 전해 용리를 위한 연마 장치를 구성하는 것을 설명하였다. 본 실시예에서는, 도 11a에 도시된 바와 같이, 상기 캐소드 부재(E_)가 연마될 표면으로서의 상호접속층이 형성된 기판(101)으로 구성된 웨이퍼의 상호접속층(105)에 대향하게되고, 애노드 부재(E+)가 소정 거리만큼 캐소드부재(E_)로부터 이격 배치되어 상기 상호접속층(105)에 대향하게 되며, 적어도 상기 상호접속층(105)과 캐소드 부재(E_) 사이와, 상기 상호접속층(105)과 상기 애노드 부재(E+)의 사이에 전해액이 개재되며, 상기 캐소드 부재(E_)와 애노드 부재(E+)로 전압이 인가된다.
이때, 상기 캐소드 부재(E_)와 애노드 부재(E+) 사이의 거리는 충분히 길게 설정되고, 상기 상호접속층(105)과 캐소드 부재(E_) 및 상기 상호접속층(105)과 애노드 부재(E+) 사이의 거리는 충분히 짧게 설정된다.
따라서, 상기 상호접속층(105)과 애노드 부재(E+) 사이의 저항(R1)과, 상기 캐소드 부재(E_)에 대향한 상호접속층(105)의 부분들과 상기 애노드 부재(E+) 각각의 사이의 저항(R2) 및 상기 상호접속층(105)과 상기 캐소드 부재(E_) 사이의 저항(R3)의 합은 애노드 부재(E+)와 캐소드 부재(E_) 사이의 직접 저항(R4) 보다 작고, 상호접속층(105)을 통한 애노드 부재(E+)로부터 캐소드 부재(E_)로의 전류(I2)는 애노드 부재(E+)로부터 직접적으로 캐소드 부재(E_)로의 전류(I1) 보다 크며, 그래서, 애노드로서의 연마될 표면, 즉, 상호접속층(105)과 캐소드로서의 캐소드 부재(E_)에 전압을 인가하였을 때와 동일한 효과가 얻어진다.
결과적으로, 도 11b에 도시된 바와 같이, 전해 용리가 상기 캐소드 부재(E_)에 대향한 상호접속층(105)의 부분의 표면에서 발생된다.
상술한 애노드 부재가 연마될 표면, 즉, 구리 보다 용이하게 이온화될 수 있는 경우에, 상기 애노드 부재는 상술한 전해 용리 작용에 의해 전해 용리되어 단부가 상승되게될 것이다. 따라서, 애노드 부재로서 구리보다 귀한 금속을 사용하는 것이 바람직하다. 예를 들어, 백금이나 백금 피복 티타늄으로 구성된 전극을 사용할 수 있다.
상술한 캐소드 부재(E_)와 상기 애노드 부재(E+)를 사용하는 상기 표면의 전체 표면에 걸친 전해 용리를 위하여, 상기 캐소드 부재(E_)와 상기 애노드 부재(E+)에 대향하는 영역은 한 영역으로부터 다른 영역으로 이동된다.
여기서, 캐소드 부재(E_)와 애노드 부재(E+) 사이의 상호접속층(105)이 완전히 용리되는 경우에, 상기 상호접속층(105)을 통과하는 전류는 사라지고, 전해 용리 작용은 정지되며, 전해 용리는 더 이상 상기 표면 전체면에 걸쳐 수행되지 않는다.
이를 방지하기 위하여, 도 12a에 도시된 바와 같이, 상기 캐소드 부재(E_)와 애노드 부재(E+) 사이에 교류 전압을 인가하는 것이 바람직하다. 이 경우에, 상기 캐소드 및 애노드는 서로간에 교번되기 때문에, 전해 용리는 각 전극에 대향하는 위치들에서 발생하게 되고, 두 개의 캐소드들이 특정 부분에 있은 모든 상호접속층(105)이 완전히 용리되기 이전에 이동되며, 그에 의해, 도 12b에 도시된 바와 같이, 전해 용리에 의해 웨이퍼의 전체면을 전해 연마하는 것이 가능하다.
구리막의 두께나 두께에 상당하는 데이터를 측정하기 위한 측정 헤드를 가진 측정 수단이나, 구리막의 획득된 두께에 상당하는 데이터로부터 구리막의 목표 제거량을 산출하기 위한 산출 유닛 같은 상기 장치의 나머지 부분들의 동작 및 구성은 제 1 및 제 2 실시예에서와 동일한 방식으로 형성될 수 있다. 제 1 및 제 2 실시예에서와 동일한 효과가 얻어질 수 있다.
제 6 실시예
제 2 실시예에서, 구리막의 두께 또는 상기 두께에 상당하는 데이터가 먼저 측정 헤드를 구비한 측정 수단에 의해 측정되고, 제거될 구리막의 양의 프로파일이 획득된, 구리막의 두께에 상당하는 데이터로부터 산출되며, 캐소드 부재가 이에 기초하여 이동하였지만, 본 실시예는 전해 용리 동안 두께에 상당하는 데이터를 측정하는 전해 용리에 의한 전해 연마 방법을 제공하며, 특히, 두께에 상당하는 데이터로서 전해 연마의 전해 전류를 측정하는 방법을 제공한다.
도 13a는 본 실시예에 따른 연마 장치의 개략도이다.
즉, 본 실시예의 연마 장치는 그 표면상에 구리막을 가진 연마될 웨이퍼(W)( 이하, "웨이퍼"라고도 지칭함)를 지지하는 테이블(10)과, 상기 테이블(10)상에 제공된 진공 척 같은 고정 수단(11)과, 연산 유닛(22)과, 제어기(23)와, 제어 패널(24)과, 전원(25)과, 전류계(26)와, 캐소드 부재(E)와, 캐소드 부재(E)를 이동시키는 이동 기구(27) 및 전해액(EL)을 저장하기 위한 전해조 탱크(T)를 포함한다.
예를 들어, 상기 웨이퍼(W)는 회전 테이블(10)상의 진공 척 같은 고정 수단(11)에 의해 고정되고, 상기 테이블과 함께 전해조 탱크(T)내의 전해액(EL)내에 침적된다.
예를 들어, 상기 웨이퍼(W)의 표면 보다 상대적으로 작은 캐소드 부재(E)는 상기 표면의 한 영역에 대향하도록 배열되며, 상기 테이블은 회전된다. 직류 전압 또는 펄스 전압 같은 소정 전압이 전원(25)에 의해 애노드로서 사용되는 웨이퍼의 표면, 즉, 구리막과, 캐소드로서의 캐소드 부재(E)에 인가된다.
이런 전압이 인가되는 경우에, 제 1 실시예에서 상술한 바와 마찬가지로, 상기 표면의 영역은 전해 연마된다.
이때, 전해 전류가 전류계(26)에 의해 모니터링되고, 연산 유닛(22)으로 출력된다. 상기 입력 전류값으로부터, 연산 유닛(22)은 구리의 잔여 목표 제거량을 연산하고, 이를 제어기(23)로 출력한다.
상기 제어기(23)는 이 입력으로부터 구리막의 목표 제거량을 설정하고, 이에따라 상기 전원(25)으로부터의 전압 출력과, 상기 캐소드 부재(E)의 이동 기구(27)를 제어한다. 또한, 상기 제어기(23)는 상기 제어 패널(24)로부터 외부 입력을 수신할 수 있다.
선택적으로, 전해 전류는 전류계(26)에 의해 모니터링될 수 있고, 전류값이 특정값이 되는 시점에서 제거될 구리막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 전해 연마를 완료하며, 상기 캐소드 부재(E)는 이동 기구에 의해 이 영역으로부터 다른 영역으로 이동된다.
예를 들어, 도 13b의 그래프에 도시된 바와 같이, 전해 용리 반응이 시간 t1에서 시작하는 경우에, 전류값은 급작스럽게 상승하여 최대값에 도달한다. 반응이 진행되는 동안 구리막의 잔여량이 감소된다. 이와 함께, 전류값은 점진적으로 하강된다.
상호접속 홈들 외측의 구리막이 제거되었을 때, 전해 용리 반응은 느려지기 시작하고, 전류값은 상기 피크 값에 비해 충분히 작아지며, 그래서, 작은 변화를 가진 평탄한 영역이 설정되게 된다. 시간 t2에서, 구리막의 잔여 목표량이 0으로 결정되고, 상기 표면의 상기 영역의 전해 연마가 완료된다.
상기 장치의 잔여부의 구성 및 동작은 제 1 및 제 2 실시예들과 동일하게 형성될 수 있다. 제 1 및 제 2 실시예에서와 동일한 효과가 달성될 수 있다.
또한, 본 실시예는 제 3 내지 제 5 실시예의 연마 장치에도 적용될 수 있다.
제 7 실시예
상기 제 2 실시예에서, 구리막의 두께 또는 상기 두께에 상당하는 데이터가 이전에 측정 헤드를 구비한 측정 수단에 의해 측정되고, 제거될 구리막의 양의 프로파일이 획득된 구리막의 두께에 상당하는 데이터로부터 산출되며, 상기 캐소드 부재가 이에 기초하여 이동되는 것을 설명하였지만, 본 실시예는 상기 두께에 상당하는 데이터를 측정하는 동안 전해 용리에 의해 전해 연마를 수행하는 방법이다.
도 14는 본 실시예에 따른 연마 장치의 개략도이다.
즉, 본 실시예의 연마 장치는 그 표면상에 구리막을 가진 연마될 웨이퍼(W; 하기에는 "웨이퍼"라고도 지칭함)를 지지하는 테이블(10)과, 상기 테이블(10)상에 제공된 진공 척 같은 고정 수단(11)과, 측정 헤드(20)를 구비한 측정 수단(21)과, 연산 유닛(22)과, 제어기(23)와, 제어 패널(24)과, 전원(25)과, 전류계(26)와, 캐소드 부재(E)와, 캐소드 부재(E)를 이동시키는 이동 기구(27) 및 전해액(EL)을 저장하기 위한 전해조 탱크(T)를 포함한다.
예를 들어, 상기 웨이퍼(W)는 회전 테이블(10)상의 진공 척 같은 고정 수단(11)에 의해 고정되고, 상기 테이블과 함께 전해조 탱크(T)내의 전해액(EL)내에 침적된다. 상기 측정 헤드(20)와 캐소드 부재(E)는 상기 표면의 한 영역에 대향하도록 배열된다.
먼저, 상기 테이블(10)을 회전 구동하는 동안, 상기 표면의 한 영역에서의 구리막의 두께 또는 상기 두께에 상당하는 데이터가 측정 헤드(20)를 구비한 측정 수단(21)에 의해 측정된다. 구리막의 두께는 예를 들어, 4프로브형 시트 저항계를 사용한 시트 저항 측정 방법을 사용하고, 공지된 시트 저항을 사용하여 이를 두께로 변환하거나, 와전류형 검출기 또는 정전 용량형 검출기를 사용하여 두께에 상당하는 데이터를 측정하는 방법을 사용하여 측정될 수 있다.
연산 유닛(22)은 획득된 구리막의 두께에 상당하는 데이터로부터 제거될 구리막의 목표량을 산출하고, 이를 제어기(23)로 출력한다.
상기 제어기(23)는 이 입력으로부터 제거될 구리막의 목표량을 설정하고, 이에 따라, 상기 전원(25)으로부터의 전압 출력과, 상기 캐소드 부재 (E) 의 이동 기구(27)를 제어한다. 또한, 제어기(23)는 상기 제어 패널(24)로부터의 외부 입력을 수신할 수 있다.
직류 전압 또는 펄스 전압과 같은 소정의 전압이 전원(25)에 의해 공급되고, 애노드로서 웨이퍼 표면, 즉, 상호접속층(105) 및 캐소드로서 캐소드 부재(E)를 사용한다. 이런 전압이 인가되는 경우에, 제 1 실시예에서 상술한 바와 마찬가지로, 상기 표면의 영역은 전해 연마된다.
여기서, 측정 수단(21)이 두께 또는 두께에 상당하는 데이터를 측정하는 동안, 전해 용리에 의해 상기 표면이 전해 연마된다. 상기 두께 또는 두께에 상당하는 데이터의 측정의 결과로부터 구리막의 목표량이 제거된 것으로 판정되었을 때, 상기 캐소드 부재(E)는 이동 기구(27)에 의해 연속적으로 또는 단계적으로 이동된다. 이때, 상기 측정 헤드(20)도 상기 캐소드 부재(E)를 따라 이동된다.
상기 표면의 전체 표면이 상술한 단계들을 전체 표면에 걸쳐 수행함으로써 전해 용리에 의해 균일하게 전해 연마될 수 있다.
상기 장치의 잔여부의 구성 및 동작은 제 1 및 제 2 실시예들과 동일하게 형성될 수 있다. 제 1 및 제 2 실시예와 동일한 효과가 달성될 수 있다.
또한, 본 실시예는 제 3 내지 제 5 실시예의 연마 장치에도 적용될 수 있다.
제 8 실시예
도 15는 본 실시예에 따른 연마 장치의 개략도이다. 이는 제 2 실시예에 따른 연마 장치와 실질적으로 동일하지만, 캐소드 부재(E)가 상기 표면의 요철의 크기의 범위 보다 작다. 또한, 상기 측정 헤드(20)와 이동 기구(27)는 연마될 표면의 평면내에서 이차원적으로 이동될 수 있다. 여기서, 상기 테이블(10)의 회전구동기구는 불필요하다.
상술한 연마 장치에서, 제 2 실시예와 동일한 방식으로, 구리막의 두께 또는 상기 두께에 상당하는 데이터가 먼저 측정 헤드를 구비한 측정 수단에 의해 이차원적으로 측정되고, 제거될 구리막의 목표량의 프로파일이 상기 획득된 두께에 상당하는 데이터로부터 산출되며, 캐소드 부재의 이동은 상기 전해 용리의 제어를 위해, 이에 기초한 표면의 평면내에서 이차원적으로 제어된다. 상기 캐소드 부재(E)가 상기 표면의 요철의 크기의 범위 보다 작기 때문에, 상기 소형 캐소드 부재의 이동과 상기 표면의 요철에 따른 전압의 인가가 가능하다.
예를 들어, 구리막의 두께 측정의 결과가 도 16a의 그래프(도면에서, 상기 평면에서 일 방향에 대한 프로파일이 일차원적으로 도시되어 있음)에 도시된 바와 같을 때, 즉, 미세 돌출 및 오목 영역들이 웨이퍼의 가장자리부(ED)로부터 중앙부(CT)로 형성되어 있을 때, 상기 제거될 구리막의 목표량은 도 16a의 프로파일과 동일한 도 16b에 도시된 바와 같이 설정된다. 캐소드 부재(E)의 이동 속도는도 16c에 도시된 바와 같이, 큰 제거량의 부분에서는 느리게 움직이고, 작은 제거량의 부분에서는 빠르게 움직이도록 제어된다.
상기 장치의 나머지 부분들의 구조 및 동작은 제 1 및 제 2 실시예에서와 동일하게 형성될 수 있다. 제 1 및 제 2 실시예들에서 달성되는 바와 동일한 효과들이 얻어진다.
또한, 본 실시예는 제 3 내지 제 5 실시예의 연마 장치에도 적용될 수 있다.
제 9 실시예
상술한 제 1 내지 제 8 실시예에서, 상기 표면은 전해 용리 단독에 의해 연마된다. 본 실시예에서는 화학 기계 연마(CMP)에 의한 연마가 또한 조합되고, 그에 의해, 전해 연마와 화학 기계 연마가 조합된 복합 연마에 의한 연마가 가능하다.
본 실시예에 따른 연마 장치는 도 5의 하부에서 전해조 탱크(T)의 내부가 도 17에 도시된 연마 장치로 대체된 점을 제외하면, 도 5에 도시된 것과 실질적으로 동일하다.
즉, 연마될 표면으로서 상호접속층(105)이 형성되어 있는 기판(101)으로 구성된 웨이퍼(W)는 진공 척, 에지 클램프 또는 기계적 클램프 같은 고정 수단에 의해 고정되며, 회전 구동된다. 웨이퍼(W)의 한 영역에서, 전해액을 공급하는 노즐(30)로서도 기능하면서, 이동 기구(27)에 의해 이동될 수 있는 캐소드 부재(E)가 상기 표면과 평행하게 배열된다.
구리의 전해 용리를 위해 전해액 공급 노즐로부터 공급된 전해액(EL)은 상기 캐소드 부재(E)와 상호접속층(105) 사이에 개재된다.
직류 전압 또는 펄스 전압 같은 소정 전압이 전원(25)에 의해 애노드로서 사용되는 웨이퍼의 표면, 즉, 상호접속층(105)과, 캐소드로서의 캐소드 부재(E)에 인가될 때, 제 1 실시예에서 설명한 바와 같이, 상기 표면의 한 영역이 전해 연마된다.
전해액이 상기 전해액 공급 노즐(30)에 의해 공급되는 영역에서, 스크러버(scruber)(31)를 포함하는 연마 헤드(32)가 제공된다. 상기 연마 헤드(32)는 그 위에 압력을 가하면서, 상기 스크러버(31)를 회전하도록 구동할 수 있다. 또한, 상기 스크러버(31)는 연마 헤드의 이동으로 인해 이동하지만, 상기 캐소드 부재(E)의 이동과 링크되어 이동한다. 또한, 연마 헤드(32)는 상기 연마 헤드(32)의 이동으로 인해 스크러버(31)에 압력을 가할 수 있다.
여기서, 예를 들어 상기 스크러버는 폴리비닐 아세탈 발포체(polyvinyl acetal foam), 폴리우레탄 발포체(polyurethane foam) 등으로 제조된다. 일반적인 CMP 프로세스에 사용되는 물질로 제조된 스크러버가 채택될 수 있다.
여기서, 예를 들어, 구리를 위한 전해액으로서, 알루미늄 산화물, 실리콘 산화물, 세륨 산화물 또는 지르코늄 산화물 같은 연마 입자를 함유한 연마 슬러리를 추가로 포함하는 제 1 또는 제 2 실시예에서 설명된 전해액들을 사용하는 것이 가능하다. 이들 연마 입자들을 포함함으로써, 화학 기계 연마가 효과적으로 수행될 수 있다.
예를 들어, 본 실시예에 따른 연마 장치는 전해 용리에 의한 연마를 위한 도시되지 않은 제어기에 의해 제거되는 전원(25)으로부터 상기 캐소드 부재(E)와, 상호접속층(105) 사이에 전압을 공급하고, 연마 슬러리 같은 연마 입자를 함유한 전해액을 사용하는 화학 기계 연마에 의해 연마 효율을 향상 또는 보조하도록 연마할 수 있다.
상기 캐소드 부재(E)와 스크러버(31)는 상기 이동 기구(27)에 의해 링크되고, 상기 웨이퍼의 전체 표면에 걸쳐 연속적으로 또는 단계적으로 이동되기 때문에, 전체 표면은 전해 용리에 의한 전해 연마와 화학 기계 연마의 복합 연마에 의해 균일하게 연마될 수 있다.
낮은 기계적 강도를 가지면서, 종래의 화학 기계 연마에 의해 쉽게 파손되는, 낮은 유전율의 유기 물질이나 낮은 유전율의 다공성 물질을 층간 절연막으로 사용하는 웨이퍼의 연마시에, 높은 압력을 가하는 화학 기계 연마는 바람직하지 못하다. 그러나, 본 실시예에서는 전해 연마와 화학 연마가 조합되어 있기 때문에, 연마 압력이 화학 기계 연마만을 사용하는 연마에 비해 감소될 수 있다. 따라서, 앞선 실시예들과 유사하게, 구리막의 스크레치들 및 하부 층간 절연막에 대한 손상이 억제될 수 있다.
본 실시예에서도 마찬가지로, 제 2 실시예에서와 동일한 방식으로, 때때로, 상기 구리막의 표면이 양극 산화에 의해 산화되고, 패시배이션된다. 이 경우에, 패시배이션된 부분은 화학 기계 연마에 의한 부분적인 스크러빙(scrubbing)을 위한 시간을 연장시킴으로써 화학 기계 연마에 의해서, 또는, 상기 패시베이션 막부상에 높은 전압을 인가함으로써, 선택적으로 제거될수 있다. 비록, 새로 노출된 구리 표면은 강하게 패시베이션되지만, 상기 표면은 패시베이션 막을 제거하기 위한 기계적 스크러빙을 반복함으로써, 성공적으로 연마될 수 있다.
이때, 전해 전류의 값은 패시베이션막의 제거와 함께 증가하고, 패시베이션막의 형성과 함께 감소된다.
구리막의 두께나 두께에 상당하는 데이터를 측정하기 위한 측정 헤드를 가진 측정 수단이나, 구리막의 획득된 두께에 상당하는 데이터로부터 구리막의 목표 제거량을 산출하기 위한 산출 유닛 같은 상기 장치의 나머지 부분들의 동작 및 구성은 제 1 내지 제 8 실시예들에서와 동일한 방식으로 형성될 수 있다. 제 1 내지 제 8 실시예들에서와 동일한 효과가 얻어질 수 있다.
제 10 실시예
본 실시예에 따른 연마 장치는 제 9 실시예와 동일한 방식으로 전해 연마와 화학 기계 연마를 조합한 복합 연마를 위한 장치이다.
본 실시예에 따른 연마 장치는 도 5의 하부에서 전해조 탱크(T)의 내부가 도 18에 도시된 연마 장치로 대체된 점을 제외하면, 도 5에 도시된 것과 실질적으로 동일하다.
즉, 연마될 표면으로서 상호접속층(105)이 형성되어 있는 기판(101)으로 구성된 웨이퍼(W)는 진공 척, 에지 클램프 또는 기계적 클램프 같은 고정 수단에 의해 고정되며, 회전 구동된다. 에지 클램프의 경우에, 전류는 웨이퍼의 가장자리부를 접지하는 클램프부를 통해 애노드로서 기능하는 웨이퍼로 전류가 전달될 수 있다.
웨이퍼(W)의 한 영역에서, 이동 기구(27)에 의해 이동될 수 있는 캐소드 부재(E)가 상기 표면과 평행하게 배열된다. 또한, 이 영역내에 전해액 공급 노즐(30)이 배열되며, 상기 캐소드 부재(E)와 링크되어 이동된다. 구리의 전해 용리를 위해 전해액 공급 노즐로부터 공급된 전해액(EL)은 상기 캐소드 부재(E)와 상호접속층(105) 사이에 개재된다.
도면에 도시된 바와 같은 하나의 노즐에 부가하여, 상기 웨이퍼의 대향 측면에서 대칭인 다수의 노즐들을 제공하는 것이나, 복수개를 임의의 위치에 제공하는 것이 가능하다는 것을 인지하여야 한다.
직류 전압 또는 펄스 전압 같은 소정 전압이 전원(25)에 의해 애노드로서 사용되는 웨이퍼의 표면, 즉, 상호접속층(105)과, 캐소드로서의 캐소드 부재(E)에 공급될 때, 제 1 실시예에서 설명한 바와 같이, 상기 표면의 한 영역이 전해 연마된다.
상기 캐소드 부재(E)와 상기 웨이퍼(W) 사이의 거리가 너무 짧은 경우에, 상기 캐소드 부재와 상기 웨이퍼 사이에 개재된 전해액의 유동 작용이 충분하게 기능하지 않으며, 그래서, 이 거리를 특정값 보다 크게 설정하는 것이 바람직하다.
전해액이 상기 전해액 공급 노즐(30)에 의해 공급되는 영역에서, 연마 링 휠(33)을 구비한 샤프트(34)가 제공된다.
도 18b에 도시된 바와 같이, 상기 샤프트(34)는 웨이퍼(W)의 회전 방향과 동일한 방향으로 회전하도록 연마 링 휠(33)을 구동할 수 있다.
상기 연마 링 휠(33)도 도면에서 X-방향으로 상기 샤프트(34)의 이동으로 인해 이동할 수 있지만, 이는 캐소드 부재(E)의 이동과 링크된다. 또한, 도면에서 Z-방향으로의 샤프트(34)의 이동에 의해서 연마 링 휠(33)에 압력이 가해져 기계적 스크러빙 압력(mechanical scrubbing pressure)을 제공할 수 있다.
예를 들어, 상기 연마 링 휠(33)은 폴리비닐 아세탈 발포체, 폴리우레탄 발포체 등으로 제조된다. 일반적인 CMP 프로세스에 사용되는 연마 링 휠들이 채용될 수 있다. 예를 들어, 연마 링 휠(33)의 크기는 외부 직경 200㎜, 내부 직경 160㎜ 및 두께 20㎜이다.
여기서, 예를 들어, 구리를 위한 전해액으로서, 알루미늄 산화물, 실리콘 산화물, 세륨 산화물 또는 지르코늄 산화물 같은 연마 입자를 함유한 연마 슬러리를 추가로 포함하는 제 1 또는 제 2 실시예에서 설명된 전해액들을 사용하는 것이 가능하다. 이들 연마 입자들을 포함함으로써, 화학 기계 연마가 효과적으로 수행될수 있다.
예를 들어, 본 실시예에 따른 연마 장치는 전해 용리에 의한 연마를 위한 도시되지 않은 제어기에 의해 제거되는 전원(25)으로부터 상기 캐소드 부재(E; 전해액 공급 노즐 30)와, 상호접속층(105) 사이에 전압을 공급하고, 연마 슬러리 같은 연마 입자를 함유한 전해액을 사용하는 화학 기계 연마에 의해 연마 효율을 향상 또는 보조하도록 연마할 수 있다.
캐소드 부재(E)와, 전해액 공급 노즐(30) 및 연마 링 휠(33)은 이동 기구(27) 등에 의해 링크될 수 있고, 웨이퍼의 전체 표면에 걸쳐 연속적으로, 또는 단계적으로 이동될 수 있으며, 상기 전체 표면은 전해 용리에 의한 전해 연마와, 화학 기계 연마의 복합 연마에 의해 균일하게 연마될 수 있다.
본 실시예에 따른 연마 장치는 전해조 탱크(T)의 저면에 존재하는 전해액이 필터(F)를 경유하여 제트 펌프(P)에 의해 빨아 올려질 수 있고, 전해액 공급 노즐(30)에 의해 다시 공급될 수 있다. 이때, 전해액에 불필요한 성분들을 제거하고, 부족한 성분들을 추가하는 것이 가능하다.
또한, 제 2 실시예에서 설명된 바와 동일한 전원(25)이 사용될 수 있다.
또한, 제 2 실시예에서와 동일한 방식으로, 전류계에 의해 전해 전류를 검출하고, 상술한 전류계로부터의 전류값에 기초하여 캐소드 부재를 이동시키거나 전압의 인가를 정지시키는 것 같이 연마 장치의 동작을 제어할 수 있다.
비록, 도면에 예시되지는 않았지만, 상기 연마 장치는 청정실내에 설치된다. 청정실의 내 또는 외로 연마될 웨이퍼를 저장한 웨이퍼 카세트를 로딩 및 언로딩하기 위한 로딩/언로딩 포트가 청정실내에 제공된다. 또한, 이 로딩/언로딩 포트를 통해 청정실내에 로딩된 웨이퍼 카세트와 상기 연마 장치 사이에서 웨이퍼를 전달하기 위한 웨이퍼 운송 로봇이 상기 로딩/언로딩 포트와 연마 장치 사이에 배열된다.
구리막의 두께나 두께에 상당하는 데이터를 측정하기 위한 측정 헤드를 가진 측정 수단이나, 구리막의 획득된 두께에 상당하는 데이터로부터 구리막의 목표 제거량을 산출하기 위한 산출 유닛 같은 상기 장치의 나머지 부분들의 동작 및 구성은 제 1 내지 제 8 실시예들에서와 동일한 방식으로 형성될 수 있다. 제 1 내지 제 8 실시예들에서와 동일한 효과가 얻어질 수 있다.
제 11 실시예
본 실시예에 따른 연마 장치는 제 10 실시예의 것과 실질적으로 동일하지만, 제 5 실시예에서와 동일한 방식으로, 도 19a의 개략적인 단면도와, 도 19b의 평면도(도 19a는 도 19b의 A-A'선을 따라 취한 단면에 대응함)에 도시된 바와 같이, 캐소드 부재들(E-)로부터 특정 거리만큼 이격 배치된 링형 애노드 부재들(E+)이 연마될 표면에 대향하도록 배열된다. 예를 들어, 상기 캐소드 부재들(E-)과 애노드 부재들(E+)은 크고 작은 직경들을 가진 링형 전극들로부터 형성된다. 이들 링들은 동심이며, 교대로 배열되어 있다.
캐소드 부재들(E-)과 애노드 부재들(E+)은 양자 모두가 연마 링 휠(33) 내에 매립된다.
상기 연마 장치로 연마하기 위해서, 도시되지 않은 전해액 공급 노즐로부터 전해액이 공급되고, 연마될 표면, 즉, 상호접속층(105)과 캐소드 부재들(E-)의 사이 및 상호접속층(105)과 애노드 부재들(E+)의 사이에 개재되고, 소정 양전압 또는 음 전압이 도시되지 않은 전원에 의해 연마 링 휠(33)의 중앙에 있는 링형 단자(35b)와 단자(35a)를 통해 캐소드 부재들(E-)과 애노드 부재들(E+)로 공급된다.
이때, 도 19c에 도시된 바와 같이, 캐소드 부재들(E-)과 애노드 부재들(E+) 사이의 거리가 충분히 길게 설정되고, 상호접속층(105)과 애노드 부재들(E+) 사이의 거리와, 상호접속층(105)과 캐소드 부재들(E-) 사이의 거리가 이에 비해 충분히 짧게 설정되는 경우에, 전류는 애노드 부재들(E+)로부터 캐소드 부재들(E-)로 상호접속층(105)을 통해 흐르고, 따라서, 캐소드로서의 캐소드 부재들(E-)과, 애노드로서의 상기 표면의 상기 영역들, 즉, 캐소드 부재들(E-)에 대향하는 상호접속층(105)에 전압을 공급하는 경우와 동일한 효과들이 얻어질 수 있다.
결과적으로, 상기 캐소드 부재들(E-)에 대향한 상호접속층(105)의 부분들의 표면으로부터 전해 용리에 의한 전해 연마가 가능하다.
또한, 연마 링 휠(33)에 의한 스크러빙에 의한 화학 기계 연마에 의해 연마하는 것이 가능하다. 이는 연마 효율을 개선 또는 보조한다.
전해액 공급 노즐과 연마 링 휠(33)을 링크시키고, 상술한 동작과 동시에, 이들을 상기 표면의 전체 표면에 걸쳐 연속적으로, 또는 단계적으로 이동시킴으로써, 전체 표면이 전해 용리에 의한 전해 연마와, 화학 기계 연마의 복합 연마에 의해 균일하게 연마될 수 있다.
상기 연마 링 휠(33) 내에 매립된 애노드 부재들(E+)과 캐소드 부재들(E-)에 전압을 공급하기 위한 배선 구조의 예는 도 20의 (a)의 평면도와, 상기 도 20의 (a)의 A-A 선을 따른 단면도인 도 20의 (b)에 도시되어 있다.
즉, 도시되지 않은 영역내에 캐소드 부재들(E-)과 애노드 부재들(E+)이 매립된 연마 링 휠(33)을 유지하기 위해 휠 홀더(36)의 중앙에 제공된 개구내로 폴리 염화 비닐 등으로 이루어진 단자 홀더(37)가 장착되고, 플라스틱 또는 다른 스크류들(37a)에 의해 고정된다.
상기 단자(35a) 및 링형 단자(35b)는 단자 홀더(37) 내에 매립된다. 슬립 링(slip ring)에 의해 전원으로부터 돌출 접촉 프로브(38)를 경유하여 전압이 공급된다.
단자 홀더(37)의 후방측에는 단자들(39a, 39b)이 단자 홀더(37)를 관통하는 도전성 스크류들(40a, 40b)을 경유하여 단자 35b와 링형 단자 35b에 접속된다. 상기 단자들(39a, 39b)은 도시되지 않은 영역에서, 캐소드 부재들(E_)과 애노드 부재들(E+)에 접속된다.
상기 단자들(39a, 39b)의 영역은 플라스틱 덮개(41)에 의해 보호된다. 상기 플라스틱 덮개(41)는 플라스틱 스크류들(plastic screws)(42)에 의해 휠 홀더(36)에 고정된다.
상술한 캐소드 부재들(E_)과 애노드 부재들(E+)이 파묻혀져 있는 연마 링 휠의 레이아웃의 예가 하기에 도시되어 있다.
도 21a는 하나의 대직경 애노드 부재(E+)가 소직경 캐소드 부재(E_) 둘레에 배열되어 있는 구조를 도시하고 있다.
도 21b는 도 21a와 마찬가지로, 하나의 대직경 애노드 부재(E+)가 연마 링 휠(33) 둘레에 배열되어 있고, 소직경 캐소드 부재(E_)가 연마 링 휠(33)내측에 배열되어 있는 구조를 도시하고 있다.
도 21c는 상기 캐소드 부재(E_)와 애노드 부재(E+)가 별 형상(star shapes)로 배열되어 있는 구조를 도시하고 있다.
도 22a는 캐소드 부재들(E_)이 연마 링 휠(33)의 중앙에서 수직으로 교차하는 2개의 라인들상에 배열되어있고, 애노드 부재들(E+)이 나머지 영역들에 배열되어 있는 구조를 도시하고 있다.
도 22b는 애노드 부재들(E+)에 의해 둘러싸여진 원형 캐소드 부재들(E_)의 패턴들이 연마 링 휠(33)의 영역상에 배열되어 있는 구조를 도시하고 있다.
도 22c는 원형 캐소드 부재들(E_)과 애노드 부재들(E+)이 상기 연마 링 휠(33)의 영역상에 교대로 배열되어 있는 구조를 도시하고 있다.
도 23a는 상기 연마 링 휠(33)의 영역이 직경방향으로 구획들로 분할되고, 캐소드 부재들(E_)과 애노드 부재들(E+)이 교대로 이 구획들에 배열되어 있는 구조를 도시하고 있다.
도 23b는 캐소드 부재들(E_)과 애노드 부재들(E+)이 상기 연마 링 휠(33)의 영역상에 나선형으로 교대로 배열되어 있는 구조를 도시하고 있다.
본 실시예에서, 애노드 부재들의 물질과 같은 나머지 구성은 제 5 실시예의 구성과 유사하다. 또한, 예를 들어, 구리막의 두께나 그 두께에 상당하는 데이터를 측정하기 위한 측정 헤드가 제공된 측정 수단, 및 구리막의 획득된 두께에 상당하는 데이터로부터 구리막의 목표 제거량을 산출하기 위한 산출 유닛의 동작 및 구성은 제 1 및 제 2 실시예들에서와 동일한 방식으로 이루어질 수 수 있다. 제 1 및 제 2 실시예들에서와 동일한 효과가 얻어질 수 있다.
제 12 실시예
다음에, 본 발명의 연마 방법 및 장치를 사용하여 구리 상호접속부들을 가진 반도체 디바이스에서 이중 다마센 프로세스에 의해 구리 상호접속부들을 형성하는 프로세스를 설명한다.
먼저, 도 2b까지의 단계들과 동일한 방식으로, 층간 절연막(102)이 반도체 기판(101)상에 형성되고, 접촉 홀들과 상호접속 홈들(M)이 형성되고, 그후, 배리어 금속막(103)과 층간 접속층(105)이 형성된다.
상호접속층(105)의 표면은 접촉 홀들(CH)과 상호접속 홈들(M)을 매립하면서 유발된, 예를 들어, 약 800nm의 높이를 가진 요철이 형성되어 있다.
상기 프로세스는 종래기술과 동일한 방식으로 수행되지만, 본 발명의 연마 방법에서는 층간 절연막(102)상에 존재하는 상호접속층(105)의 잉여부들이 화학 기계 연마에 의해 제거되지 않고, 연마될 표면에 비해 작은 크기의 캐소드 부재를 사용한 양극 산화와, 킬레이트제를 사용한 산화된 구리의 킬레이트화에 의해 제거된다.
즉, 도 24a에 도시된 바와 같이, 연마될 표면, 즉, 상호접속층(105)에 비해 상대적으로 작은 크기의 캐소드 부재(E)가 상기 상호접속층(105)의 한 영역에 대향하도록 배열되고, 킬레이트제를 포함하는 전해액(EL)이 적어도, 상기 상호접속층(105)의 상기 영역과 캐소드 부재(E) 사이에 개재된다.
여기서, 킬레이트제로서, 예를 들어, 화학식 1의 퀴날디닉산(quinaldinic acid)과, 화학식 2의 글리신(glycine)과, 화학식 3의 시트릭산(citric acid)과, 화학식 4의 옥살릭산(oxalic acid)과, 화학식 5의 프로피오닉산(propionic acid)과, 화학식 6의 안트라닐릭산(anthranilic acid)과, 화학식 7의 페닐랄라닌(phenylalanine) 등이 사용될 수 있다.
(1)
(2)
(3)
(4)
(5)
(6)
(7)
다음에, 캐소드로서 캐소드 부재(E)와, 애노드로서 상호접속층(105) 및 배리어 금속층(103)을 사용하여 전압이 공급된다.
이때, 캐소드 부재(E)에 대향한 영역에서, 애노드, 즉, 구리막(105)은 양극산화에 의해 산화되어 CuO를 형성한다. 여기서, 상호접속층(105)의 표면상의 돌출부와 캐소드 부재(E) 사이의 거리(d1)는 상호접속층(105)의 표면상의 오목부와, 캐소드 부재(E) 사이의 거리(d2) 보다 짧고, 따라서, 캐소드 부재(E)와 상호접속층(105) 사이의 전위차가 일정할 때, 상기 돌출부에서의 전류 밀도가 상기 오목부에서의 전류 밀도 보다 크며, 따라서, 양극 산화가 가속된다.
도 24b에 도시된 바와 같이, 산화 구리막(CuO; 105)의 표면은 전해액내의 킬레이트제에 의해 킬레이트화된다.
킬레이트제로서 퀴날딕산이 사용되었을 때, 화학식 8의 킬레이트화 화합물로 이루어진 막이 형성된다. 글리신이 사용되었을 때, 화학식 9의 킬레이트 화합물로 이루어진 막이 형성된다.
(8)
(9)
이들 킬레이트 막들(106)은 구리보다 높은 전기 저항과, 매우 낮은 기계적 강도를 가지며, 그러므로, 부서지기 쉬운 막들이다.
이 방식으로 킬레이트막(106)이 상호접속층(105)의 표면상에 형성되면, 구리막(105)으로부터 전해액(EL)을 경유하여 캐소드 부재(E)로의 전류값은 상기 영역에서 감소된다.
다음에, 도 25a에 도시된 바와 같이, 상기 캐소드 부재(E)는 상기 상호접속층(105)의 표면의 킬레이트화가 완료된 영역으로부터 다른 영역으로 이동된다.
이 다른 영역에서는, 상기 상호접속층(105)이 킬레이트화되지 않았기 때문에, 상기 캐소드 부재(E)가 돌출부에 대한 거리가 d1이고, 오목부에 대한 거리가 d2인 상태로, 요철을 가진 상호접속층(105)과 대향한다.
다음에, 도 24b에 도시된 바와 같이, 상호접속층(105)의 이전 영역에서의 양극 산화 및 킬레이트화와 동일하게, 도 25b에 도시된 바와 같이 상기 다른 영역에서 상호접속층(105)이 양극 산화에 의해 산화되고, 킬레이트화된다.
마찬가지로 이 단계에서, 상술한바와 동일하게, 상기 상호접속층(105)은 선택적으로 상기 돌출부들로부터 양극 산화에 의해 산화된다. 상기 상호접속층(105)의 모든 다른 영역들이 양극 산화에 의해 산화되고 킬레이트화될 때까지 상술한 바와 유사하게 상기 상호접속층의 다른 영역들에서 양극 산화 및 킬레이트화가 수행되게 된다.
다음에, 도 26a에 도시된 바와 같이, 상기 상호접속층(105)의 표면상에 형성된 킬레이트막(106)의 돌출부들이 와이핑, 기계적 연마 등에 의해 선택적으로 제거된다.
상기 킬레이트막(106)의 돌출부들을 기계적 연마에 의해 제거할 때, 상기 전해액(EL)은 제 10 실시예에서 설명한 바와 같은 연마 슬러리를 포함할 수도 있다.
또한, 상기 킬레이트막(106)의 기계적 강도가 매우 낮기 때문에, 기판(101)에 진동을 인가하거나, 전해액을 분사하는 것에 의해서도 용이하게 제거될 수 있다.
이때, 낮은 전기 저항의 상호접속층(105)의 돌출부들이 전해액에 노출되어 있기 때문에, 상기 상호접속층(105)으로부터 전해액(EL)을 경유하여 캐소드 부재(E)로 흐르는 전류값은 증가된다.
다음에, 도 26b에 도시된 바와 같이, 캐소드 부재(E)가 상기 표면의 한 영역에 대향하게 되고, 전압이 인가되면, 전해액에 노출된 상호접속층(105)의 돌출부들은 낮은 전기 저항과 캐소드 부재(E)대 대한 짧은 거리를 가지고 있기 때문에, 이들은 양극 산화에 의해 강하게 산화되며, 산화된 구리는 킬레이트화된다.
이 방식에서, 캐소드 부재(E)는 이동되고, 상기 양극 산화 및 킬레이트화가 동일한 방식으로 다른 영역들에서 수행되어 상호접속층(105)의 전체 표면을 다시 양극 산화 및 킬레이트화하게 된다.
다음에, 킬레이트막(106)의 돌출부들은 앞서 언급한 와이핑, 기계 연마 등에 의해 선택적으로 제거되고, 노출된 구리막(105)은 강하게 산화 및 킬레이트화되며, 킬레이트막(106)의 돌출부들은 선택적으로 제거된다. 이 단계들이 그후 반복된다.
상호접속층(105)으로부터 전해액(EL)을 경유하여 캐소드 부재(E)로 흐르는 전류는 각각 킬레이트막(106)의 제거 및 형성과 함께 반복적으로 상승 및 하강한다.
캐소드 부재(E)를 이동시키면서 전체 표면에 걸쳐 양극 산화 및 킬레이트화의 단계와, 상기 킬레이트막의 돌출부들의 선택적인 제거 단계를 반복함으로써, 도 27a에 도시된 바와 같이, 상호접속층(105)이 평탄화된다.
다음에, 도 27b에 도시된 바와 같이, 배리어 금속막(103)상의 상호접속층(105)의 잉여부들이 완전히 사라질 때까지, 양극 산화에 의한 킬레이트막의 형성 단계 및 킬레이트막의 제거 단계가 상기 평탄화된 상호접속층(105)의 전체 표면에 걸쳐 계속된다.
다음에, 도 27c에 도시된 바와 같이, 전체 상호접속층(105)의 특정량이 예를 들어, 상술한 와이핑, 기계적 연마 등에 의해 제거되고, 배리어 금속막(103)의 표면을 노출시킨다.
양극 산화에 의한 킬레이트막의 형성 및 킬레이트막의 제거를 통한 상호접속층(105)의 평탄화 연마는 상기 상호접속층(105)의 목표량이 제거될 때까지 수행된다.
여기서, 한 영역에서 제거될 상호접속층(105)의 목표량은 상호접속층(105)에 대한 두께 측정기에 의해 측정된 두께 데이터로부터 독립적 단계에서 먼저 산출되거나, 상술한 전해 연마 단계 동안 측정 및 산출된다.
또한, 양극 산화의 전해 전류를 측정하고, 제거될 상호접속층(105)의 잔여량에 관한 양으로서 상기 전해 전류를 사용하는 것이 가능하다.
예를 들어, 상기 킬레이트막(106)의 제거 이후에, 상기 전해 전류가 모니터링되는 경우에, 상기 킬레이트막(106)의 제거 이후의 상기 전류는 상호접속층(105) 보다 높은 전기 저항을 가진 배리어막(103)이 노출될 때 감소하기 시작한다.
따라서, 킬레이트막의 제거 이후 전류가 감소하기 시작하는 시점에서, 전압의 인가를 중단하여 양극 산화에 의한 킬레이트화를 정지시킨다.
다음에, 상기 접촉 홀들 및 상호접속 홈들의 외측에 증착된 배리어 금속막이 제거된다.
상술한 단계들로 인하여, 반도체 디바이스에 적합한 접촉 홀 접속부들 및 구리 상호접속부들이 이중 다마센 프로세스에 의해 동시에 형성된다.
구리 상호접속부들을 가진 반도체 디바이스에서 이중 다마센 프로세스에 의한 구리 상호접속부들의 형성 프로세스에 사용된 본 실시예의 연마 방법에 따라서, 상기 표면상에 도금된 막의 두께의 변화도를 먼저 측정함으로써 얻어진 조건들에 의해 필요한 제거량의 분포를 설정하고, 이에 따라, 상호접속부들의 형성을 위한 필요에 따라 정확한 양만큼 연마에 의해 상호접속막을 제거하는 것이 가능하다.
또한, 상기 표면상에 중첩된 킬레이트화로 인한 부분적 제거량들로 구성된 전체 표면의 제거량들의 실제 분포가 사전설정된 제거량들의 분포화 일치되도록 상기 캐소드 부재를 이동시킴으로써, 상호접속부들의 형성을 위한 필요에 따라 전체 표면에 걸쳐 정확한 양만큼 연마에 의해 상호접속막을 제거하는 것이 가능하다.
또한, 종래의 CMP법과는 달리, 상기 표면상의 상호접속막이 양극 산화에 의한 킬레이트막의 형성과 킬레이트막의 제거에 의해 연마 및 제거되기 때문에, 더 이상 상기 막상에 압력을 가할 필요가 없으므로, 막의 균열의 발생 또는 하부 층간 절연막에 대한 손상이 억제된다.
또한, 와이핑에 의해 킬레이트막을 제거할 때, 상호접속층에 가해지는 압력은 종래의 화학 기계 연마에서 보다 현저히 작으므로, 상호접속층의 균열의 발생 또는 하부 층간 절연막에 대한 손상이 억제될 수 있다.
공급된 전해액내에 연마 슬러리를 포함시킴으로써, 화학 기계 연마에 의해 킬레이트막을 연마하여 연마 효율을 향상 또는 보조하는 것이 가능하다.
또한, 양극 산화에 의한 킬레이트막의 형성과 상기 킬레이트막의 제거에 의한 연마 및 제거의 단계에서, 상기 상호접속층의 표면상에 형성된 요철의 돌출부들이 선택적으로 제거될 수 있으므로, 상기 표면이 효과적으로 평탄화된다.
상술한 바와 같이, 본 발명의 연마 방법에 따라서, 연마에 의해 막을 평탄화할 때, 초기 요철은 용이하게 평탄화되고, 잉여 구리막의 양호한 제거 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 본 실시예에서, 상기 전해액에 폴리옥시에틸렌알킬에테르(polyoxyethylenealkylether), 알킬벤젠설포네이트(alkylbenzenesulfonate) 또는 다른 계면활성제를 추가하는 것이 바람직하다.
도 28에 도시된 바와 같이, 전해액내의 계면활성제(SA)는 상기 구리 상호접속층의 표면상에 형성된 불용성 킬레이트막(106)을 둘러싸고, 미셀화한다. 형성된 불용성 복합 미셀들(insoluble complex micelles)(Z)은 상호접속층의 표면으로부터 용이하게 분리될 수 있고, 그래서, 상기 킬레이트막의 제거가 미셀화된 불용성 복합물들로 인해 보다 용이해진다. 또한, 돌출부들의 선택적인 제거가 보다 용이해진다.
상기 상호접속층 연마의 프로세스를 위한 연마 장치에서, 제 2 내지 제 11 실시예들에 설명된 것들과 실질적으로 동일한 장치가 사용될 수 있다.
상술한 연마 장치들의 것들과의 차이점은 킬레이트제를 함유하는 전해액 또는 추가로 계면활성제를 함유하는 전해액이 공급될 전해액으로서 사용되고, 캐소드 부재에 대향하는 연마될 표면이 전해 용리되는 것이 아니라 양극 산화된다는 것이다. 연마될 표면의 표면층이 양극 산화에 의해 산화될 때, 산화된 표면은 전해액내의 킬레이트제와 반응하여 킬레이트막을 형성한다. 그후, 상기 표면은 낮은 기계적 강도의 킬레이트막을 상술한 방법들에 의해 제거함으로써 연마되게 된다.
또한, 예를 들어, 이 프로세스는, 애노드가 소정 거리로 캐소드 부재로부터 이격되도록 배열되어 있는 도 11에 도시된 장치나, 연마 링 휠을 채용하는 도 18에 도시된 바와 같은 장치에도 적용될 수 있다.
그러나, 스크러버 또는 연마 링 휠을 구비한 장치에서 다공성 실리카와 같은 낮은 기계적 강도의 절연막상의 상호접속층을 연마할 때, 스크러버 또는 연마 링 휠에 의한 통상적인 화학 기계 연마에서와 같이 압력을 가하는 것은 바람직하지 못하다. 와이핑의 압력의 범위로 압력을 제한하는 것이 바람직하다.
또한, 예를 들어, 제 10 실시예에서와 같이, 제트 펌프(P)에 의해 필터(F)를 경유하여 전해조 탱크(T)의 기저에 있는 전해액을 빨아 올려서 이를 다시 전해액 공급 노즐(30)에 의해 공급할 때, 불용성 킬레이트 또는 미셀들이나 전해액내의 다른 불필요한 성분들을 제거하고, 퀴날딕산 또는 소모되어 불충분해진 다른 성분들을 추가하는 것이 가능하다.
본 실시예에서는, 상술한 바와 같이, 제 2 내지 제 11 실시예들에 설명된 연마 장치들을 사용하는 것이 가능하다. 제 2 내지 제 11 실시예들에서 얻어지는 바와 동일한 효과들이 얻어질 수 있다.
제 13 실시예
도 29는 상기 상호접속층의 형성 프로세스에 사용되는 도금 장치의 구조의 개략도이다.
즉, 본 실시예의 도금 장치는 구리막이 그 위에 증착되게될 도금될 웨이퍼(W; 하기에, "웨이퍼"라고도 지칭함)를 지지하기 위한 테이블(10)과, 상기 테이블(10)상에 제공된 진공 척 같은 고정 수단(11)과, 연산 유닛(22)과, 제어기(23)와, 제어 패널(24)과, 전원(25)과, 전류계(26)와, 애노드 부재(E')와, 상기 애노드 부재(E')의 이동 기구(27) 및 전해 도금액(electrolytic plating solution)(EL)을 저장하는 전해 도금조 탱크(T)를 포함한다.
예를 들어, 상기 웨이퍼(W)는 회전 테이블(10)상의 진공 척 같은 고정 수단(11)에 의해 고정된다. 고정 수단으로서, 진공 척에 부가하여, 에지 클램프나 기계적 클램프를 사용할 수도 있다. 에지 클램프를 사용하는 경우에, 상기 웨이퍼의 가장자리부를 접지하는 클램프부를 통해 캐소드로서 기능하는 웨이퍼에 전류가 공급될 수 있다.
상기 웨이퍼(W)는 테이블(10)과 함께 전해 도금조 탱크(T)내의 전해도금액(EL)내에 침적된다.
예를 들어, 테이블(10)이 회전 구동되는 동안, 상기 웨이퍼(W)의 표면 보다상대적으로 작은 애노드 부재(E')는 상기 표면의 한 영역에 대향하도록 배열된다. 직류 전압 또는 펄스 전압 같은 소정 전압이 전원에 의해, 캐소드로서의 웨이퍼의 표면, 즉, 배리어 금속막과, 애노드로서의 애노드 부재(E')에 공급된다.
이런 전압이 인가되는 경우에, 상기 표면의 상기 영역은 도금된다.
이때, 전해 도금 전류가 전류계(26)에 의해 모니터링되고, 연산 유닛(22)으로 출력된다. 상기 연산 유닛(22)은 상기 입력 전류값을 점증적으로 가산(적분)하고, 상기 얻어진 전류의 적분값을 제어기(23)로 출력한다.
상기 제어기(23)는 상기 전류의 적분값을 사전설정된 값과 비교하고, 상기 사전설정된 값이 도달되었을 때, 필요한 두께의 구리막이 형성된 것으로 판단한다. 그후, 상기 도금된면의 상기 영역에서의 도금 처리를 종료하고, 이동 기구(27)를 제어하여, 상기 애노드 부재(E')를 이 영역으로부터 다른 영역으로 이동시킨다.
또한, 상기 제어기(23)는 상기 제어 패널(24)로부터의 외부 입력을 수신할 수 있다.
예를 들어, 도 30a에 도시된 바와 같이 전해 도금 전류의 프로파일을 보면, 시간 t1에서 전해 도금 반응이 시작할 때 전류값이 급작스럽게 증가하고, 그후, 변동의 범위내에서 안정해진다.
도 30b는 상기 전류의 적분에 의해 얻어진 그래프이다. 상기 전류의 적분값은 증착 두께에 실질적으로 비례한다. 시간 t1에서 전해 도금 반응이 시작되고, 전류의 적분값이 점진적으로 상승되며, 단조적으로 증가된다. 여기서, 적분값이 소정두께에 상당하는 사전설정된 값(V)에 도달하는 시점에서, 전압의 인가가 중단되어 이 영역에서의 도금을 정지시킨다.
이 방식에서, 상기 테이블이 회전되는 동안, 상기 애노드 부재(E')가 이동 기구(27)에 의해 일 방향(도 29의 X-방향)으로 스캔되게되어 전체 표면을 전해도금하게 된다. 상기 애노드 부재(E')는 이동 기구(27)에 의해 연속적으로 또는 단계적으로 이동될 수 있다.
비록, 도면에 도시되어 있지는 않지만, 상기 도금 장치는 청정실에 설치된다. 도금될 웨이퍼를 저장한 웨이퍼 카세트를 로딩 및 언로딩하기 청정실의 내 또는 외로 로딩 및 언로딩하기 위한 로딩/언로딩 포트가 청정실내에 제공된다. 또한, 이 로딩/언로딩 포트를 통해 청정실내에 로딩된 웨이퍼 카세트와 상기 도금 장치 사이에서 웨이퍼를 전달하기 위한 웨이퍼 운송 로봇이 상기 로딩/언로딩 포트와 도금 장치 사이에 배열된다.
본 실시예에 따른 도금 장치 및 이 장치에 사용되는 도금 방법은, 증착될 막의 두께에 상당하는 전해 도금 전류의 적분값을 측정하면서 도금한다. 이로 인해서, 필요한 구리막이 정확한 증착량만큼 형성될 수 있다.
또한, 상기 표면상에 중첩된 부분 증착량을 포함하는 전체 표면에 걸친 증착량의 실제 분포가 사전 설정된 증착량의 분포와 일치되도록 애노드 부재를 이동시킴으로써, 필요한 구리막이 전체 표면에 걸쳐 정확한 양 만큼 형성될 수 있다.
상술한 바와 같이, 반도체 디바이스등의 상호접속부들을 형성하는 프로세스에서, 평탄한 구리막이 증착될 수 있다.
제 14 실시예
제 13 실시예에서, 도금될 도금막의 두께에 상당하는 전해 도금 전류의 적분값을 측정하면서 도금이 수행되고, 캐소드 부재가 적분값에 따라 이동되었지만, 한편, 본 실시예에서는 도금막의 두께에 상당하는 데이터를 측정하면서 도금이 수행된다.
도 31은 본 실시예에 따른 도금 장치의 개략도이다.
즉, 본 실시예의 도금 장치는 구리막이 그 위에 증착되게될 도금될 웨이퍼(W; 하기에, "웨이퍼"라고도 지칭함)를 지지하기 위한 테이블(10)과, 상기 테이블(10)상에 제공된 진공 척 같은 고정 수단(11)과, 측정 헤드(20)를 구비한 측정 수단과, 연산 유닛(22)과, 제어기(23)와, 제어 패널(24)과, 전원(25)과, 전류계(26)와, 애노드 부재(E')와, 상기 애노드 부재(E')의 이동 기구(27) 및 전해 도금액(EL)을 저장하는 전해 도금조 탱크(T)를 포함한다.
예를 들어, 상기 웨이퍼(W)는 회전 테이블(10)상의 진공 척 같은 고정 수단(11)에 의해 고정된다. 상기 웨이퍼(W)는 테이블(10)과 함께 전해 도금조 탱크(T)내의 전해도금액(EL)내에 침적된다.
직류 전압 또는 펄스 전압 같은 소정 전압이 전원(25)에 의해 캐소드로서의 웨이퍼의 표면, 즉, 배리어 금속막과, 애노드로서의 애노드 부재(E')에 공급되는 경우에, 상기 표면의 상기 영역은 도금된다.
여기서, 상기 측정 수단(21)은 전해 도금 동안, 두께 또는 두께에 상당하는 데이터를 측정한다.
상기 구리막의 두께 또는 두께에 상당하는 데이터는 측정 헤드(20)를 구비한 측정 수단(21)에 의해 측정된다.
구리막의 두께는 예를 들어, 4프로브형 시트 저항계를 사용한 시트 저항 측정 방법을 사용하고, 공지된 시트 저항을 사용하여 이를 두께로 환산하거나, 와전류형 검출기 또는 정전 용량형 검출기를 사용하여 두께에 상당하는 데이터를 측정하는 방법을 사용하여 측정될 수 있다.
연산 유닛(22)은 획득된 구리막의 두께에 상당하는 데이터로부터 증착될 구리막의 목표량을 산출하고, 이를 제어기(23)로 출력한다.
상기 제어기(23)는 이 입력으로부터 증착될 구리막의 목표량을 설정하고, 이에 따라, 상기 전원(25)으로부터의 전압 출력과, 상기 애노드 부재(E')의 이동 기구(27)를 제어한다. 또한, 제어기(23)는 상기 제어 패널(24)로부터의 외부 입력을 수신할 수 있다.
예를 들어, 상기 구리막의 획득된 두께 또는 두께에 상당하는 데이터로부터, 증착량이 필요한 두께에 도달하였다는 것을 판정하였을 때, 상기 애노드 부재(E')는 이동 기구(27)를 연속적으로 또는 단계적으로 이동시킴으로써, 일 방향(도 31의 X-방향)으로 이동된다. 이때, 상기 측정 헤드(20)는 상기 애노드 부재(E')와 함께 이동된다.
상술한 프로세스를 전체 표면에 걸쳐 수행함으로써, 전체 표면이 균일하게 전해 도금된다.
나머지 구조 및 동작은 제 13 실시예에서와 동일하게 형성될 수 있다. 제 13실시예와 동일한 효과가 달성된다.
제 15 실시예
도 32는 상기 상호 접속층 형성을 위한 도금 프로세스에 사용되는 도금 장치의 구조의 개략도이다.
즉, 본 실시예의 도금 장치는 구리막이 그 위에 증착되게 될 도금될 웨이퍼(W; 하기에, "웨이퍼"라고도 지칭함)를 지지하기 위한 테이블(10)과, 상기 테이블(10)상에 제공된 진공 척 같은 고정 수단(11)과, 측정 헤드(20)를 구비한 측정 수단과, 연산 유닛(22)과, 제어기(23)와, 제어 패널(24)과, 전원(25)과, 전류계(26)와, 애노드 부재(E')와, 상기 애노드 부재(E')의 이동 기구(27) 및 전해 도금액(EL)을 저장하는 전해 도금조 탱크(T)를 포함한다.
예를 들어, 상기 웨이퍼(W)는 회전 테이블(10)상의 진공 척 같은 고정 수단(11)에 의해 고정된다.
상기 표면의 표면 높이가 측정 헤드(20)를 구비한 측정 수단(21)에 의해 측정된다. 상기 표면 높이는 예를 들어, 상기 표면에 대향한 상기 측정 헤드(20)를 X-방향 및 Y-방향으로 스캔시킴으로써 측정될 수 있다.
상기 연산 유닛(22)은 획득된 표면 높이 데이터로부터 증착될 구리막의 목표량을 산출하고, 이를 제어기(23)로 출력한다.
상기 제어기(23)는 상기 증착될 구리막의 목표량을 이 입력값으로부터 설정하고, 이에 따라서, 상기 전원(25)으로부터의 전압 출력과, 상기 애노드 부재(E')의 이동 기구(27)를 제어한다. 또한, 상기 제어기(23)는 상기 제어 패널(24)로부터외부 입력을 수신할 수 있다.
전해 도금 프로세스에서, 웨이퍼(W)는 테이블(10)과 함께 전해 도금조 탱크(T)내의 전해 도금액(EL)내에 침적된다.
상기 웨이퍼(W)의 표면에 비해 상대적으로 작은 상기 애노드 부재(E')는 상기 표면의 한 영역에 대향하도록 배열된다. 상기 애노드 부재(E')는 상기 전해 도금액내의 웨이퍼(W)와 평행하게 배열된다.
상기 웨이퍼의 가장자리에서 접지된 클램프부를 통한 컨덕턴스에 의해, 직류 전압 또는 펄스 전압이, 전원(25)에 의해, 캐소드로서의 상기 웨이퍼의 표면, 즉, 구리막과, 애노드로서의 애노드 부재(E')에 공급된다.
이런 전압이 공급될 때, 상기 표면의 상기 영역은 도금된다.
제어기(23)가 사전 설정된 증착될 목표 두께의 분포에 따라 이 영역에서의 목표 두께가 증착된 것으로 판정할 때, 상기 애노드 부재(E')는 이동 기구(27)에 의해 X-방향 및 Y-방향으로 스캔하게 되어 전체 표면을 전해 도금한다.
상기 애노드 부재(E')는 이동 기구(27)에 의해 연속적으로 또는 단계적으로 이동될 수 있다.
상기 전원(25)에 의해 캐소드 및 애노드로 공급된 전압과, 이동 기구(27)는 증착된 구리막의 사전설정된 목표량에 따라 제어기(23)에 의해 제어된다.
예를 들어, 상기 이동 기구(27)가 상기 애노드 부재(E')를 연속적으로 이동시킬 때, 상기 애노드 부재(E')의 이동 속도는 증착될 구리막의 사전설정된 목표량에 따라 제어될 수 있다. 이동의 속도가 낮은 영역에서, 애노드 부재(E')는 보다긴 시간 동안 도금면에 대향하게되고, 전해 도금의 시간이 더 길어지며, 더 많은 양의 구리막이 전해 도금에 의해 증착될 수 있다. 한편, 이동 속도가 높은 영역에서는 애노드 부재(E')가 상기 도금면에 대향하는 시간이 더 짧고, 전해 도금 시간이 더 짧으며, 더 작은 양의 구리막을 초래하게 된다.
예를 들어, 상기 표면의 표면 높이의 측정 결과가 도 33a(본 도면에서는, 상기 평면내의 일 방향에 대한 프로파일이 일차원적으로 도시되어 있음)의 그래프에 도시된 것일 때, 즉, 미세 돌출 및 오목 영역들이 웨이퍼의 가장자리부(ED)로부터 중앙부(CT)로 형성되어 있을 때, 증착될 구리막의 목표량(증착량)은 도 33a의 프로파일과 동일한, 도 33b에 도시된 바와 같이 설정된다. 상기 애노드 부재(E')의 이동 속도는 도 33c에 도시된 바와 같이 증착량이 작은 부분에서는 빨라지고, 증착량이 많은 부분에서는 느려지도록 제어된다.
본 실시예의 도금 장치에서, 상기 애노드 부재(E')는 상기 도금면의 요철의 크기의 범위 보다 작기 때문에, 표면의 요철에 따른 미세 애노드 부재(E')의 이동 및 전압의 인가가 가능해진다.
나머지 구조 및 동작은 제 13 및 제 14 실시예의 것과 동일하게 형성될 수 있다. 제 13 및 제 14 실시예들에서와 동일한 효과가 달성될 수 있다.
본 발명을 예시의 목적으로 선택된 특정 실시예들을 참조로 설명하였지만, 본 기술 분야의 숙련자들은 본 발명의 기본 개념과 범주로부터 벗어나지 않고도 다양한 변용을 구상할 수 있다는 것은 명백하다.
본 발명은 상술한 실시예들에 제한되지 않는다.
예를 들어, 구리막의 연마 및 도금은 상호 접속부들의 형성이 아닌 다른 응용분야들에 사용될 수 있다.
또한, 구리가 아닌 다른 금속의 연마 또는 도금에 대한 응용도 마찬가지로 가능하다.
킬레이트제 및 캐소드 또는 애노드 부재의 물질의 형태는 특별히 제한되지 않는다.
또한, 구리막을 위한 연마 방법, 연마 장치, 도금 방법 및 도금 장치는 본 발명의 반도체 디바이스 제조 외에 다른 프로세스에도 적용될 수 있다.
또한, 본 발명은 상술한 실시예들에서와 같은 반도체 디바이스들의 제조에 제한되지 않는다. 적절한 수정에 의해서, 접촉 홀들, 상호접속 홈들 또는 배리어 금속층을 제조하는데 적용될 수 있으며, 구리막을 평탄화하는 프로세스가 아닌 다른 프로세스들에도 적용될 수 있다.
본 발명의 기본 개념과 범주로부터 벗어나지 않고도 다양한 다른 수정들이 이루어질 수 있다.
본 발명의 효과를 요약하면, 본 발명의 연마 방법에 따라서, 표면상에 도금된 구리막의 두께의 가변성을 먼저 측정하는 것에 의해 얻어진 조건들에 의해 필요한 제거량의 분포를 설정하고, 이에 따라서, 상호접속부들의 형성을 위한 필요에 따라 정확한양만큼 연마에 의해 구리막을 제거하는 것이 가능하다.
특히, 연마 프로세스는 시간에 의해서가 아니라 인라인(in-line)으로 관리된다.
또한, 상기 표면상에 중첩된 부분적 제거량들을 포함하는 전체 표면에 걸친 제거량들의 실제 분포가 사전설정된 제거량들의 분포와 일치되도록 캐소드 부재를 이동시킴으로써, 상호접속부들의 형성을 위한 필요에 따라 전체 표면에 걸쳐 정확한 양만큼 연마에 의해 구리막을 제거하는 것이 가능하다.
또한, 상기 표면상의 구리막이 CMP법이 아닌 전해 용리에 의해 연마 및 제거되기 때문에, 더 이상 상기 막상에 압력을 가할 필요가 없고, 그래서, 구리막의 크랙들의 발생이나, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 상기 전해 용리에 의한 연마 및 제거에서, 구리막의 표면상에 형성된 요철내의 돌출부들만이 선택적으로 전해 용리되고, 그래서, 효과적인 평탄화가 달성될 수 있다.
상술한 바와 같이, 본 발명의 연마 방법에 따라서, 연마에 의해 구리막을 평탄화할 때, 초기 요철이 용이하게 평탄화되고, 잉여 구리막의 양호한 제거 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 1 헤드의 콤팩트 설계(compact design)를 가진 본 발명의 연마 장치에 따라서, 본 발명의 연마 방법에 의해 표면상의 막을 연마하는 것을 가능하게 한다. 연마에 의해 구리막을 평탄화할 때, 초기 요철이 용이하게 평탄화되고, 잉여 구리막의 양호한 제거 효율을 얻을 수 있으며, 하부 층간 절연막에 대한 손상이 억제될 수 있다.
또한, 본 발명의 도금 방법에 따라서, 도금될 표면의 표면 높이를 먼저 측정함으로써, 또는, 도금 동안 도금 두께 데이터를 측정함으로써, 획득된 조건들 하에서, 필요한 증착량을 사전설정할 수 있고, 이에 따라 필요한 도금막을 정확한 양으로 형성할 수 있다.
또한, 상기 표면상에 중첩된 부분적 증착량들을 포함하는 전체 표면에 걸친 증착량들의 실제 분포가 사전설정된 증착량들의 분포와 일치되도록 상기 애노드 부재를 이동시킴으로써, 전체 표면에 걸쳐 정확한 양으로 필요한 구리막을 형성하는 것이 가능하다.
상술한 바와 같이, 반도체 디바이스의 상호접속부들을 형성하는 프로세스에서, 평탄한 구리막이 증착될 수 있다.
본 발명의 도금 장치에 따라서, 먼저 도금될 표면의 표면 높이를 측정하거나, 도금 동안 도금 높이 데이터를 측정함으로써, 획득된 상태에 의해 필요한 증착량 분포를 설정하는 것이 가능하고, 이에 따라, 정확한 양으로 필요한 도금막을 형성하는 것이 가능하다.
또한, 상기 표면상에 중첩된 부분적 증착량들을 포함하는 전체 표면에 걸친 증착량들의 실제 분포가 사전설정된 증착량들의 분포와 일치되도록 상기 애노드 부재를 이동시킴으로써, 전체 표면에 걸쳐 정확한 양으로 필요한 구리막을 형성하는 것이 가능하다.
상술한 바와 같이, 반도체 디바이스의 상호접속부들을 형성하는 프로세스에서, 평탄한 구리막이 증착될 수 있다.

Claims (91)

  1. 연마될 표면상에 막을 갖는 대상물(object)을 연마하기 위한 연마 방법에 있어서,
    상기 대상물 상의 상기 막의 두께에 상당하는 데이터를 측정하는 단계, 및
    상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 영역에 대향시키고, 적어도 상기 캐소드 부재와 상기 표면의 영역 사이에 전해액을 개재시키며, 이 상태에서 캐소드로서 기능하는 상기 캐소드 부재와 애노드로서의 상기 막에 전압을 인가하여, 상기 두께에 상당하는 데이터로부터 얻어진 상기 막의 목표량을 제거할 때까지 우선적으로 상기 막의 돌출부들로부터 상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계를 포함하고,
    상기 캐소드 부재를 상기 표면의 다른 영역으로 이동시키고, 상기 막의 목표량이 제거될 때까지 상기 다른 영역에서 상기 막을 전해 연마하여 상기 막을 평탄화하는 공정이 전체 표면에 걸쳐 반복되며, 그로써, 상기 전체 표면에 걸쳐 막의 목표량이 제거되는, 연마 방법.
  2. 제 1 항에 있어서,
    상기 막은 구리막을 포함하는, 연마 방법.
  3. 제 1 항에 있어서,
    상기 두께에 상당하는 데이터 측정 단계 이후, 및 상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계 이전에, 상기 두께에 상당하는 데이터로부터 제거될 상기 막의 양을 산출하는 단계를 더 포함하는, 연마 방법.
  4. 제 1 항에 있어서,
    상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 연속적으로 이동되는, 연마 방법.
  5. 제 4 항에 있어서,
    상기 캐소드 부재의 이동 속도는 상기 두께에 상당하는 데이터로부터 얻어진 제거될 상기 막의 목표량에 따라 제어되는, 연마 방법.
  6. 제 1 항에 있어서,
    상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 단계적으로(stepwise) 이동되는, 연마 방법.
  7. 제 1 항에 있어서,
    상기 막의 두께에 상당하는 데이터로서, 상기 막의 두께가 측정되는, 연마 방법.
  8. 제 1 항에 있어서,
    상기 막의 두께에 상당하는 데이터를 측정하는 단계에서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 막의 두께에 상당하는 데이터가 측정되고,
    상기 표면의 다른 영역으로 상기 캐소드 부재를 이동시키고, 상기 다른 영역에서의 상기 막의 두께에 상당하는 데이터를 측정하고, 상기 두께에 상당하는 데이터로부터 얻어진 상기 막의 목표량이 제거될 때까지 상기 다른 영역에서 상기 막의 돌출부로부터 우선적으로 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계가 상기 전체 표면에 걸쳐 반복되는, 연마 방법.
  9. 제 8 항에 있어서,
    상기 막의 두께에 상당하는 데이터를 측정하는 단계에서, 상기 막의 두께에 상당하는 데이터로서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 전해 연마의 전해 전류가 측정되고,
    상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전해 연마의 전해 전류에 의해 결정된 상기 막의 목표량이 제거될 때까지 상기 전해 연마가 수행되는, 연마 방법.
  10. 제 9 항에 있어서,
    상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전해 연마의 전해 전류가 특정 값이 될 때의 시점에서 남아있는 상기 막의 목표량이 0이되도록 결정되고, 상기 표면의 상기 영역에서의 상기 전해 연마가 종료되는, 연마 방법.
  11. 제 1 항에 있어서,
    상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되고,
    상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전계를 인가함으로써, 상기 막이 우선적으로 상기 막의 돌출부로부터 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마 및 평탄화되는, 연마 방법.
  12. 제 11 항에 있어서,
    상기 표면은 상기 표면의 상기 영역에서의 돌출 및 오목 패턴을 반복함으로써 형성된 돌출 및 오목 패턴을 갖고,
    상기 캐소드 부재를 단계적으로 상기 표면의 다른 영역으로 이동시키고, 이들 다른 영역들에서 상기 막의 요철에 대응하는 상기 막의 상기 오목부보다 상기 돌출부에 더 강한 전계를 인가함으로써, 우선적으로 상기 막의 돌출부로부터 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계가 전체 표면에 걸쳐 반복되는, 연마 방법.
  13. 제 1 항에 있어서,
    상기 캐소드 부재는 서로 절연된 상태로 배열되어 있는 다수의 영역들로 분할되고, 전체로서의 상기 캐소드 부재가 상기 전체 표면에 대향하며,
    상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬 때와 실질적으로 대등한 효과가 얻어지는, 연마 방법.
  14. 제 13 항에 있어서,
    상기 캐소드 부재는 다수의 동심원 영역들로 분할되고,
    상기 전체 표면은 동심원 영역들로 분할된 상기 캐소드 부재의 내측으로부터 외측으로 전압 인가 위치를 변화시킴으로써 전해 연마되는, 연마 방법.
  15. 제 1 항에 있어서,
    상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 상기 영역에 대향하도록 했을 때, 상기 캐소드 부재로부터 소정 거리에 이격 설치된 애노드 부재가 상기 표면에 대향하게 되며, 전해액이 적어도 상기 표면의 상기 영역과 상기 캐소드 부재의 사이 및 상기 표면과 상기 애노드 부재의 사이에 개재되고, 상기 캐소드 부재 및 애노드 부재에 전압이 인가되어 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 실제로 전압이 인가되는, 연마 방법.
  16. 제 15 항에 있어서,
    상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는, 연마 방법.
  17. 제 1 항에 있어서,
    상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 전해 연마와 동시에 화학 기계 연마가 수행되어 상기 전해 연마와 상기 화학 기계 연마를 조합한 복합 연마에 의해 막을 평탄화하는, 연마 방법.
  18. 제 1 항에 있어서,
    캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 전압이 인가될 때, 직류 전압이 인가되는, 연마 방법.
  19. 제 18 항에 있어서,
    직각 펄스(rectangular pulse) 전압이 인가되는, 연마 방법.
  20. 제 15 항에 있어서,
    상기 캐소드 부재와 애노드 부재에 전압이 인가될 때, 교류 전압이 인가되는, 연마 방법.
  21. 제 1 항에 있어서,
    상기 표면의 상기 영역에서 전해 용리에 의해 상기 막을 전해 연마 및 평탄화하는 단계에서, 상기 영역에서의 상기 전해 연마의 전해 전류가 동시에 측정되는, 연마 방법.
  22. 제 21 항에 있어서,
    캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 인가된 전압은 상기 전해 전류를 일정하게 유지하도록 제어되는, 연마 방법.
  23. 제 21 항에 있어서,
    상기 표면의 상기 영역에서의 상기 막의 평탄화의 진행은 상기 전해 전류를 통해 관리되는, 연마 방법.
  24. 연마될 표면상에 막을 갖는 대상물을 연마하는 연마 방법에 있어서,
    상기 대상물 상의 상기 막의 두께에 상당하는 데이터를 측정하는 단계;
    상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 영역에 대향시키고, 적어도 상기 캐소드 부재와 상기 표면의 상기 영역 사이에킬레이트제(chelating agent)를 포함하는 전해액을 개재시키며, 이 상태에서 캐소드로서 기능하는 상기 캐소드 부재와 애노드로서의 상기 막에 전압을 인가하여, 양극 산화에 의해 상기 막의 표면을 산화시키고, 상기 산화된 물질의 킬레이트막을 형성하는 단계; 및
    상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부를 선택적으로 제거하여 상기 표면에서 돌출부의 막을 노출시키도록 하는 단계를 포함하고,
    상기 표면의 한 영역으로부터 다른 영역으로 상기 캐소드 부재를 이동시키는 단계, 킬레이트막 형성 단계 및 킬레이트막 제거 단계는 전체 표면을 평탄화하기 위해 상기 전체 표면에 걸쳐 두께에 상당하는 데이터로부터 결정된 상기 막의 목표량이 제거될 때까지 반복되는, 연마 방법.
  25. 제 24 항에 있어서,
    상기 막은 구리막을 포함하는, 연마 방법.
  26. 제 24 항에 있어서,
    상기 전해액은 계면활성제를 더 포함하는, 연마 방법.
  27. 제 24 항에 있어서,
    상기 두께에 상당하는 데이터를 측정하는 단계 이후 및 상기 표면의 상기 영역에 상기 킬레이트막을 형성하는 단계 이전에, 상기 두께에 상당하는 데이터로부터 제거될 상기 막의 목표량을 산출하는 단계를 더 포함하는, 연마 방법.
  28. 제 24 항에 있어서,
    상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 연속적으로 이동되는, 연마 방법.
  29. 제 28 항에 있어서,
    상기 캐소드 부재의 이동 속도는 상기 두께에 상당하는 데이터로부터 얻어진 제거될 상기 막의 목표량에 따라 제어되는, 연마 방법.
  30. 제 24 항에 있어서,
    상기 캐소드 부재는 상기 표면의 한 영역으로부터 다른 영역으로 단계적으로 이동되는, 연마 방법.
  31. 제 24 항에 있어서,
    상기 막의 두께에 상당하는 데이터로서, 상기 막의 두께가 측정되는, 연마 방법.
  32. 제 24 항에 있어서,
    상기 막의 두께에 상당하는 데이터 측정 단계에서, 상기 캐소드 부재가 상기표면에 대향하는 영역에서의 상기 막의 두께에 상당하는 데이터가 측정되고,
    상기 표면의 다른 영역들로 상기 캐소드 부재를 이동시키는 단계, 상기 다른 영역들에서의 상기 막의 두께에 상당하는 데이터를 측정하는 단계, 상기 킬레이트막 형성 단계, 및 상기 킬레이트막 제거 단계는 상기 전체 표면에 걸쳐 반복되는, 연마 방법.
  33. 제 32 항에 있어서,
    상기 막의 두께에 상당하는 데이터 측정 단계에서, 상기 막의 두께에 상당하는 데이터로서, 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 양극 산화의 전해 전류가 측정되고,
    상기 양극 산화의 전해 전류 측정 단계, 상기 킬레이트막 형성 단계, 및 상기 킬레이트막 제거 단계는 상기 양극 산화의 전해 전류에 의해 결정된 상기 막의 목표량이 제거될 때까지 상기 전체 표면에 걸쳐 반복되는, 연마 방법.
  34. 제 33 항에 있어서,
    상기 표면의 영역의 상기 양극 산화의 전해 전류를 측정하는 단계, 상기 킬레이트막 형성 단계, 및 상기 킬레이트막 제거 단계를 상기 전체 표면에 걸쳐 반복할 때, 상기 양극 산화의 전해 전류가 특정값이 되는 시점에서 남아있는 상기 막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 상기 킬레이트막 형성 단계와 상기 킬레이트막 제거 단계가 종료되는, 연마 방법.
  35. 제 24 항에 있어서,
    상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되고,
    상기 표면의 상기 영역에서의 상기 킬레이트막 형성 단계와 상기 킬레이트막 제거 단계에서, 상기 전계를 인가함으로써, 우선적으로 상기 막의 돌출부들로부터 상기 킬레이트막이 형성 및 제거되어 상기 막을 평탄화하는, 연마 방법.
  36. 제 35 항에 있어서,
    상기 표면은 상기 표면의 상기 영역에서의 돌출 및 오목 패턴을 반복함으로써 형성된 돌출 및 오목 패턴을 갖고,
    상기 캐소드 부재를 단계적으로 상기 표면의 다른 영역들로 이동시키고, 상기 다른 영역들에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가함으로써, 상기 막을 킬레이트화하는 단계와, 상기 형성된 킬레이트막을 우선적으로 상기 막의 돌출부로부터 제거하여 상기 막을 평탄화하는 단계가 상기 전체 표면에 걸쳐 반복되는, 연마 방법.
  37. 제 24 항에 있어서,
    상기 캐소드 부재는 서로 절연된 상태로 배열되는 다수의 영역들로 분할되고, 전체로서의 상기 캐소드 부재가 상기 전체 표면에 대향하며,
    상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬 때와 실질적으로 대등한 효과가 얻어지는, 연마 방법.
  38. 제 37 항에 있어서,
    상기 캐소드 부재는 다수의 동심원 영역들로 분할되고,
    동심원 영역들로 분할된 상기 캐소드 부재의 내측으로부터 외측으로 전압 인가 위치를 변화시킴으로써, 상기 막의 전체 표면이 양극 산화 및 킬레이트화에 의해 산화되는, 연마 방법.
  39. 제 24 항에 있어서,
    상기 표면에 비해 상대적으로 작은 캐소드 부재를 상기 표면의 상기 영역에 대향하도록 형성했을 때, 상기 캐소드 부재로부터 소정 거리에 이격 설치된 애노드 부재가 상기 표면에 대향하게 되며, 전해액이 적어도 상기 표면의 상기 영역과 상기 캐소드 부재 사이 및 상기 표면과 상기 애노드 부재의 사이에 개재되고, 상기 캐소드 부재와 상기 애노드 부재에 전압이 인가되어 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 실제로 상기 전압이 인가되는, 연마 방법.
  40. 제 39 항에 있어서,
    상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는, 연마방법.
  41. 제 24 항에 있어서,
    상기 표면의 상기 영역에서의 상기 킬레이트막을 제거하는 단계에서, 상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부가 와이핑(wiping)에 의해 선택적으로 제거되는, 연마 방법.
  42. 제 24 항에 있어서,
    상기 표면의 상기 영역에서의 상기 킬레이트막을 제거하는 단계에서, 상기 킬레이트막은 진동을 인가함으로써 제거되는, 연마 방법.
  43. 제 24 항에 있어서,
    상기 표면의 상기 영역에서의 상기 킬레이트막을 제거하는 단계에서, 상기 킬레이트막은 제트(jet)를 인가함으로써 제거되는, 연마 방법.
  44. 제 24 항에 있어서,
    캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 전압이 인가될 때, 직류 전압이 인가되는, 연마 방법.
  45. 제 44 항에 있어서,
    직각 펄스 전압이 인가되는, 연마 방법.
  46. 제 39 항에 있어서,
    상기 캐소드 부재와 상기 애노드 부재에 전압이 인가될 때, 교류 전압이 인가되는, 연마 방법.
  47. 제 24 항에 있어서,
    상기 표면의 상기 영역에서 상기 양극 산화에 의해 상기 막을 산화시키는 단계에서, 상기 영역에서의 상기 양극 산화의 전해 전류가 동시에 측정되는, 연마 방법.
  48. 제 47 항에 있어서,
    캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 인가된 상기 전압이 상기 전해 전류를 일정하게 유지하도록 제어되는, 연마 방법.
  49. 제 47 항에 있어서,
    상기 표면의 상기 영역에서의 상기 막의 평탄화의 진행은 상기 전해 전류를 통해 관리되는, 연마 방법.
  50. 연마될 표면상에 막을 갖는 대상물을 연마하는 연마 장치에 있어서,
    상기 대상물을 유지하기 위한 테이블,
    상기 대상물 상의 상기 막의 두께에 상당하는 데이터를 측정하는 측정 수단,
    상기 표면의 영역에 대향하도록 배열된, 상기 표면에 비해 상대적으로 작은 캐소드 부재,
    적어도 상기 캐소드 부재와 상기 표면의 상기 영역 사이에 전해액을 공급하는 전해액 공급 수단,
    캐소드로서 기능하는 상기 캐소드 부재와 애노드로서 기능하는 상기 막에 전압을 인가하는 전원,
    상기 막이 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마될 때, 두께에 상당하는 데이터로부터 얻어진 막의 목표량이 제거될 때까지 전압 인가를 제어하는 제어 수단, 및
    상기 전체 표면에 걸쳐 막의 목표량을 제거하기 위해 상기 표면의 다른 영역들로 상기 캐소드 부재를 이동시키는 이동 수단을 포함하는, 연마 장치.
  51. 제 50 항에 있어서,
    상기 막은 구리막을 포함하는, 연마 장치.
  52. 제 50 항에 있어서,
    상기 두께에 상당하는 데이터로부터 제거될 상기 막의 목표량을 산출하는 연산 유닛을 더 포함하는, 연마 장치.
  53. 제 50 항에 있어서,
    상기 측정 수단은 상기 막의 두께를 측정하는, 연마 장치.
  54. 제 50 항에 있어서,
    상기 측정 수단은 상기 캐소드 부재가 상기 표면에 대향하는 영역에서의 상기 전해 연마의 전해 전류를 측정하고,
    상기 제어 수단은 상기 표면의 상기 영역에서 상기 전해 연마의 전해 전류에 의해 결정되는 막의 목표량이 제거될 때까지 인가될 전압을 제어하는, 연마 장치.
  55. 제 54 항에 있어서,
    상기 제어 수단은 상기 전해 연마의 전해 전류가 특정값이 되는 시점에 남아있는 상기 막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 전해 연마가 종료되도록 제어하는, 연마 장치.
  56. 제 50 항에 있어서,
    상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되고,
    상기 전계를 인가함으로써, 상기 막이 우선적으로 상기 막의 돌출부로부터 상기 표면의 상기 영역에서 전해 용리에 의해 전해 연마 및 평탄화되는, 연마 장치.
  57. 제 50 항에 있어서,
    상기 캐소드 부재는 서로 절연되어 배열되는 다수의 영역들로 분할되고, 전체로서 상기 캐소드 부재는 전체 표면에 대향하며,
    상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 변화시킬 때와 실질적으로 동일한 효과가 얻어지는, 연마 장치.
  58. 제 57 항에 있어서,
    상기 캐소드 부재는 다수의 동심원 영역들로 분할되는, 연마 장치.
  59. 제 50 항에 있어서,
    상기 표면에 대향하며 상기 캐소드 부재로부터 소정 거리 이격 배치되어 있는 애노드 부재를 더 포함하고,
    상기 전해액 공급 수단은 상기 표면의 상기 영역과 상기 캐소드 부재 사이 및 상기 표면과 상기 애노드 부재 사이에 전해액을 공급하고,
    상기 전원은 상기 캐소드 부재 및 상기 애노드 부재에 전압을 인가하는, 연마 장치.
  60. 제 59 항에 있어서,
    상기 애노드 부재는 상기 표면상의 물질 보다 귀한 금속을 포함하는, 연마 장치.
  61. 제 50 항에 있어서,
    화학 기계 연마를 위한 연마 수단을 더 포함하고,
    상기 전해 연마로 상기 막을 평탄화하는 동시에, 상기 막의 상기 영역에서 화학 기계 연마를 수행하는, 연마 장치.
  62. 제 50 항에 있어서,
    상기 전원은 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 직류 전압을 인가하는, 연마 장치.
  63. 제 62 항에 있어서,
    상기 전원은 직각 펄스 전압을 인가하는, 연마 장치.
  64. 제 59 항에 있어서,
    상기 전원은 상기 캐소드 부재와 상기 애노드 부재에 교류 전압을 인가하는, 연마 장치.
  65. 제 50 항에 있어서,
    상기 영역에서의 상기 전해 연마의 전해 전류를 측정하기 위한 전류계를 더 포함하는, 연마 장치.
  66. 제 65 항에 있어서,
    상기 제어 수단은 상기 전해 전류가 일정하게 유지되도록 상기 표면과 상기 캐소드 부재에 인가되는 전압을 제어하는, 연마 장치.
  67. 연마될 표면상에 막을 갖는 대상물을 연마하는 연마 장치에 있어서,
    상기 대상물을 유지하는 테이블,
    상기 대상물 상의 막의 두께에 상당하는 데이터를 측정하는 측정 수단,
    상기 표면의 영역에 대향하도록 배열된, 상기 표면에 비해 상대적으로 작은 캐소드 부재,
    킬레이트제를 포함하는 전해액을 적어도 상기 표면의 상기 영역과 상기 캐소드 부재 사이에 공급하는 전해액 공급 수단,
    캐소드로서 기능하는 상기 캐소드 부재와 애노드로서의 상기 막에 전압을 인가하는 전원,
    상기 막의 표면이 상기 표면의 상기 영역에서 양극 산화에 의해 산화되고, 상기 산화된 물질의 킬레이트막이 형성될 때까지 전압 인가를 제어하는 제어 수단,
    상기 킬레이트막을 제거하는 킬레이트막 제거 수단, 및
    전체 표면에 걸쳐 상기 두께에 상당하는 데이터로부터 얻어진 상기 막의 목표량을 제거하기 위해 상기 표면의 다른 영역들로 상기 캐소드 부재를 이동시키는 이동 수단을 포함하는, 연마 장치.
  68. 제 67 항에 있어서,
    상기 막은 구리막을 포함하는, 연마 장치.
  69. 제 67 항에 있어서,
    상기 킬레이트막 제거 수단은 상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부를 선택적으로 제거하는, 연마 장치.
  70. 제 67 항에 있어서,
    상기 전해액 공급 수단은 전해액으로서 계면활성제를 더 포함하는 전해액을 공급하는, 연마 장치.
  71. 제 67 항에 있어서,
    상기 두께에 상당하는 데이터로부터 제거될 상기 막의 목표량을 산출하기 위한 연산 유닛을 더 포함하는, 연마 장치.
  72. 제 67 항에 있어서,
    상기 측정 수단은 상기 막의 두께를 측정하는, 연마 장치.
  73. 제 67 항에 있어서,
    상기 측정 수단은 상기 캐소드 부재가 상기 표면에 대향하는 영역에서 양극 산화의 전해 전류를 측정하고,
    상기 제어 수단은 상기 표면의 상기 영역에서 상기 양극 산화의 전해 전류에 의해 결정된 막의 목표량을 제거할 때까지 인가될 상기 전압을 제어하는, 연마 장치.
  74. 제 73 항에 있어서,
    상기 제어 수단은 상기 양극 산화의 전해 전류가 특정값이 되는 시점에서 남아있는 상기 막의 목표량을 0으로 결정하고, 상기 표면의 상기 영역에서의 상기 양극 산화를 종료하도록 제어하는, 연마 장치.
  75. 제 67 항에 있어서,
    상기 캐소드 부재는 상기 표면의 상기 영역에서의 상기 막의 요철에 대응하는 상기 막의 오목부보다 돌출부에 더 강한 전계를 인가할 수 있도록 성형되고,
    상기 전계를 인가함으로써, 상기 막은 우선적으로 상기 막의 돌출부로부터 상기 표면의 상기 영역에서 양극 산화에 의해 산화되고 킬레이트화되어 상기 막을 평탄화하는, 연마 장치.
  76. 제 67 항에 있어서,
    상기 캐소드 부재는 서로 절연되어 배열된 다수의 영역들로 분할되고, 전체로서의 상기 캐소드 부재는 상기 전체 표면에 대향하며,
    상기 분할된 캐소드 부재에 대한 전압 인가 위치를 변화시킴으로써, 상기 표면에 대향하는 상기 캐소드 부재의 위치를 한 영역으로부터 다른 영역으로 이동시킬 때와 실질적으로 동일한 효과가 얻어지는, 연마 장치.
  77. 제 76 항에 있어서,
    상기 캐소드 부재는 다수의 동심원 영역들로 분할되는, 연마 장치.
  78. 제 67 항에 있어서,
    상기 표면에 대향하고 상기 캐소드 부재로부터 소정 거리 이격 배치되어 있는 애노드 부재를 포함하고,
    상기 전해액 공급 수단은 상기 표면의 상기 영역과 상기 캐소드 부재 사이 및 상기 표면과 상기 애노드 부재 사이에 전해액을 공급하며,
    상기 전원은 상기 캐소드 부재 및 애노드 부재에 전압을 인가하는, 연마 장치.
  79. 제 78 항에 있어서,
    상기 애노드 부재는 상기 표면상의 물질보다 귀한 금속을 포함하는, 연마 장치.
  80. 제 67 항에 있어서,
    상기 킬레이트막 제거 수단으로서 상기 막의 요철에 대응하는 상기 킬레이트막의 돌출부를 선택적으로 제거하는 와이핑 수단을 포함하는, 연마 장치.
  81. 제 67 항에 있어서,
    상기 킬레이트막 제거 수단은 진동 인가 수단을 포함하는, 연마 장치.
  82. 제 67 항에 있어서,
    상기 킬레이트막 제거 수단은 제트를 발생시키는 수단과, 상기 킬레이트막에 상기 제트를 인가하는 인가 수단을 포함하는, 연마 장치.
  83. 제 67 항에 있어서,
    상기 전원은 캐소드로서의 상기 캐소드 부재와 애노드로서의 상기 표면에 직류 전압을 인가하는, 연마 장치.
  84. 제 83 항에 있어서,
    상기 전원은 직각 펄스 전압을 인가하는, 연마 장치.
  85. 제 78 항에 있어서,
    상기 전원은 상기 캐소드 부재와 상기 애노드 부재에 교류 전압을 인가하는, 연마 장치.
  86. 제 67 항에 있어서,
    상기 영역에서의 상기 양극 산화의 전해 전류를 측정하는 전류계를 더 포함하는, 연마 장치.
  87. 제 86 항에 있어서,
    상기 제어 수단은 상기 전해 전류를 일정하게 유지하기 위해 상기 표면과 상기 캐소드 부재에 인가되는 전압을 제어하는, 연마 장치.
  88. 대상물의 표면상에 도금막을 증착하는 도금 방법에 있어서,
    상기 대상물 상의 상기 도금막의 두께 데이터 또는 표면의 표면 높이 데이터를 측정하는 단계, 및
    상기 표면에 비해 상대적으로 작은 애노드 부재를 상기 표면의 영역에 대향시키고, 적어도 상기 표면의 상기 영역과 상기 애노드 부재 사이에 전해 도금액을 개재시키면서, 애노드로서 기능하는 상기 애노드 부재와 캐소드로서의 상기 표면에 전압을 인가하고, 상기 측정 시간에 상기 도금막의 상기 두께 데이터 또는 상기 표면 높이 데이터로부터 유도된 상기 도금막의 목표량이 증착될 때까지 상기 표면의 상기 영역에 도금에 의해 상기 도금막을 증착하는 단계를 포함하고;
    상기 애노드 부재를 상기 표면의 다른 영역으로 이동시키고, 상기 다른 영역에서 도금에 의한 도금막 증착하는 공정을 전체 표면에 걸쳐 반복하는, 도금 방법.
  89. 제 88 항에 있어서,
    상기 도금막은 구리막을 포함하는, 도금 방법.
  90. 대상물의 표면상에 도금막을 증착하는 도금 장치에 있어서,
    상기 대상물을 유지하는 테이블,
    상기 대상물 상의 상기 도금막의 두께 데이터 또는 표면의 표면 높이 데이터를 측정하는 측정 수단,
    상기 표면의 영역에 대향하도록 배열된, 상기 표면에 비해 상대적으로 작은 애노드 부재,
    적어도 상기 표면의 상기 영역과 상기 애노드 부재 사이에 전해 도금액을 공급하는 전해 도금액 공급 수단,
    애노드로서 기능하는 상기 애노드 부재와 캐소드로서의 상기 표면에 전압을 인가하는 전원,
    상기 표면의 상기 영역에서의 측정시에 상기 도금 두께 데이터 또는 상기 표면 높이 데이터로부터 유도된 상기 도금막의 목표량이 도금에 의해 형성될 때까지전압의 인가를 제어하는 제어 수단, 및
    상기 애노드 부재를 상기 표면의 다른 영역으로 이동시키는 이동 수단을 포함하는, 도금 장치.
  91. 제 90 항에 있어서,
    상기 도금막은 구리막을 포함하는, 도금 장치.
KR1020010058025A 2000-09-19 2001-09-19 연마 방법, 연마 장치, 도금 방법 및 도금 장치 KR100780257B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00284260 2000-09-19
JP2000284260A JP2002093761A (ja) 2000-09-19 2000-09-19 研磨方法、研磨装置、メッキ方法およびメッキ装置

Publications (2)

Publication Number Publication Date
KR20020022617A true KR20020022617A (ko) 2002-03-27
KR100780257B1 KR100780257B1 (ko) 2007-11-28

Family

ID=18768507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010058025A KR100780257B1 (ko) 2000-09-19 2001-09-19 연마 방법, 연마 장치, 도금 방법 및 도금 장치

Country Status (4)

Country Link
US (3) US6808617B2 (ko)
JP (1) JP2002093761A (ko)
KR (1) KR100780257B1 (ko)
TW (1) TW503475B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731107B1 (ko) * 2005-12-29 2007-06-21 동부일렉트로닉스 주식회사 다마신 공정을 이용한 반도체 소자의 구리 금속 배선의형성 방법
KR100832024B1 (ko) * 2006-12-27 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 절연막 평탄화방법
CN111593381A (zh) * 2020-05-09 2020-08-28 西北工业大学 制备中空件内壁Ni-SiC复合镀层的阳极装置

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6299741B1 (en) * 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6640151B1 (en) 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
US20040182721A1 (en) * 2003-03-18 2004-09-23 Applied Materials, Inc. Process control in electro-chemical mechanical polishing
US20030213703A1 (en) * 2002-05-16 2003-11-20 Applied Materials, Inc. Method and apparatus for substrate polishing
US7066800B2 (en) * 2000-02-17 2006-06-27 Applied Materials Inc. Conductive polishing article for electrochemical mechanical polishing
US6991526B2 (en) 2002-09-16 2006-01-31 Applied Materials, Inc. Control of removal profile in electrochemically assisted CMP
US7670468B2 (en) 2000-02-17 2010-03-02 Applied Materials, Inc. Contact assembly and method for electrochemical mechanical processing
US7678245B2 (en) 2000-02-17 2010-03-16 Applied Materials, Inc. Method and apparatus for electrochemical mechanical processing
US6848970B2 (en) * 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6537144B1 (en) 2000-02-17 2003-03-25 Applied Materials, Inc. Method and apparatus for enhanced CMP using metals having reductive properties
US6962524B2 (en) * 2000-02-17 2005-11-08 Applied Materials, Inc. Conductive polishing article for electrochemical mechanical polishing
US6708074B1 (en) 2000-08-11 2004-03-16 Applied Materials, Inc. Generic interface builder
US7094131B2 (en) 2000-08-30 2006-08-22 Micron Technology, Inc. Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US7153195B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US7078308B2 (en) 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US7129160B2 (en) 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US6867448B1 (en) 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
US7188142B2 (en) 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
US6896776B2 (en) * 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
US6866763B2 (en) * 2001-01-17 2005-03-15 Asm Nutool. Inc. Method and system monitoring and controlling film thickness profile during plating and electroetching
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US7232514B2 (en) * 2001-03-14 2007-06-19 Applied Materials, Inc. Method and composition for polishing a substrate
US7128825B2 (en) * 2001-03-14 2006-10-31 Applied Materials, Inc. Method and composition for polishing a substrate
US20060169597A1 (en) * 2001-03-14 2006-08-03 Applied Materials, Inc. Method and composition for polishing a substrate
US6811680B2 (en) 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US7323416B2 (en) * 2001-03-14 2008-01-29 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US7160432B2 (en) * 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7101799B2 (en) * 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
WO2003001582A2 (en) * 2001-06-21 2003-01-03 Micron Technology, Inc. Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US6592742B2 (en) 2001-07-13 2003-07-15 Applied Materials Inc. Electrochemically assisted chemical polish
TWI224531B (en) 2001-09-11 2004-12-01 Ebara Corp Substrate processing apparatus and method
JP2004002910A (ja) * 2002-05-30 2004-01-08 Ebara Corp 電解加工方法及び装置
JP4310085B2 (ja) * 2002-07-31 2009-08-05 株式会社荏原製作所 電解加工方法及び装置
JP4409807B2 (ja) * 2002-01-23 2010-02-03 株式会社荏原製作所 基板処理方法
US20030072639A1 (en) * 2001-10-17 2003-04-17 Applied Materials, Inc. Substrate support
US6455434B1 (en) * 2001-10-23 2002-09-24 International Business Machines Corporation Prevention of slurry build-up within wafer topography during polishing
JP3807295B2 (ja) * 2001-11-30 2006-08-09 ソニー株式会社 研磨方法
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
US6951599B2 (en) 2002-01-22 2005-10-04 Applied Materials, Inc. Electropolishing of metallic interconnects
US6837983B2 (en) * 2002-01-22 2005-01-04 Applied Materials, Inc. Endpoint detection for electro chemical mechanical polishing and electropolishing processes
US20030199112A1 (en) 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
JP2003311540A (ja) * 2002-04-30 2003-11-05 Sony Corp 電解研磨液、電解研磨方法及び半導体装置の製造方法
GB0208642D0 (en) * 2002-04-16 2002-05-22 Accentus Plc Metal implants
JP2003311538A (ja) * 2002-04-23 2003-11-05 Sony Corp 研磨方法、研磨装置及び半導体装置の製造方法
US6672716B2 (en) * 2002-04-29 2004-01-06 Xerox Corporation Multiple portion solid ink stick
JP2003311537A (ja) * 2002-04-30 2003-11-05 Sony Corp 研磨方法、研磨装置及び半導体装置の製造方法
JP2003326419A (ja) * 2002-05-09 2003-11-18 Sony Corp めっき方法、めっき装置、及び研磨方法、研磨装置、並びに半導体装置の製造方法
US20030209523A1 (en) * 2002-05-09 2003-11-13 Applied Materials, Inc. Planarization by chemical polishing for ULSI applications
JP4233331B2 (ja) * 2002-05-17 2009-03-04 株式会社荏原製作所 電解加工方法及び装置
TW567545B (en) * 2002-06-04 2003-12-21 Merck Kanto Advanced Chemical Electropolishing electrolytic solution formulation
JP2004084054A (ja) * 2002-07-02 2004-03-18 Ebara Corp 電解加工方法及び装置
US20040072445A1 (en) * 2002-07-11 2004-04-15 Applied Materials, Inc. Effective method to improve surface finish in electrochemically assisted CMP
US20050245086A1 (en) * 2002-07-22 2005-11-03 Acm Research, Inc. Adaptive electropolishing using thickness measurement and removal of barrier and sacrificial layers
US7077975B2 (en) * 2002-08-08 2006-07-18 Micron Technology, Inc. Methods and compositions for removing group VIII metal-containing materials from surfaces
US7112270B2 (en) * 2002-09-16 2006-09-26 Applied Materials, Inc. Algorithm for real-time process control of electro-polishing
US20050061674A1 (en) * 2002-09-16 2005-03-24 Yan Wang Endpoint compensation in electroprocessing
US6805786B2 (en) 2002-09-24 2004-10-19 Northrop Grumman Corporation Precious alloyed metal solder plating process
JP2004255479A (ja) * 2003-02-24 2004-09-16 Ebara Corp 電解加工方法及び電解加工装置
AU2003290932A1 (en) 2002-11-15 2004-06-15 Applied Materials, Inc. Method, system and medium for controlling manufacture process having multivariate input parameters
US7704367B2 (en) * 2004-06-28 2010-04-27 Lam Research Corporation Method and apparatus for plating semiconductor wafers
US7842169B2 (en) 2003-03-04 2010-11-30 Applied Materials, Inc. Method and apparatus for local polishing control
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
US7563356B2 (en) 2003-03-19 2009-07-21 Ebara Corporation Composite processing apparatus and method
JP2004299030A (ja) * 2003-04-01 2004-10-28 Misuzu Kogyo:Kk 電解砥粒研磨用研磨工具
US7390429B2 (en) * 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
US20040259479A1 (en) * 2003-06-23 2004-12-23 Cabot Microelectronics Corporation Polishing pad for electrochemical-mechanical polishing
US7005306B1 (en) * 2003-07-11 2006-02-28 Nanometrics Incorporated Accurate thickness measurement of thin conductive film
KR100572825B1 (ko) * 2003-07-31 2006-04-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7112122B2 (en) * 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
JP2005120464A (ja) * 2003-09-26 2005-05-12 Ebara Corp 電解加工装置及び電解加工方法
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
US20050121141A1 (en) * 2003-11-13 2005-06-09 Manens Antoine P. Real time process control for a polishing process
US7186164B2 (en) * 2003-12-03 2007-03-06 Applied Materials, Inc. Processing pad assembly with zone control
US7527723B2 (en) * 2004-01-16 2009-05-05 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
US7153777B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
JP2005267942A (ja) * 2004-03-17 2005-09-29 Tohoku Pioneer Corp 有機ｅｌパネル及びその形成方法
US20050218009A1 (en) * 2004-04-02 2005-10-06 Jinshan Huo Electrochemical planarization system and method of electrochemical planarization
IL161771A0 (en) * 2004-05-04 2005-11-20 J G Systems Inc Method and composition to minimize dishing in semiconductor wafer processing
US20070254558A1 (en) * 2004-08-27 2007-11-01 Masako Kodera Polishing Apparatus and Polishing Method
US20070205112A1 (en) * 2004-08-27 2007-09-06 Masako Kodera Polishing apparatus and polishing method
US7566391B2 (en) * 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
US7435324B2 (en) * 2004-09-02 2008-10-14 Micron Technology, Inc. Noncontact localized electrochemical deposition of metal thin films
JP2008524434A (ja) * 2004-12-22 2008-07-10 株式会社荏原製作所 平坦化方法及び平坦化装置
US20060163083A1 (en) * 2005-01-21 2006-07-27 International Business Machines Corporation Method and composition for electro-chemical-mechanical polishing
US7655565B2 (en) * 2005-01-26 2010-02-02 Applied Materials, Inc. Electroprocessing profile control
US20060163055A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Apparatus for direct plating on resistive liners
US20060249394A1 (en) * 2005-05-05 2006-11-09 Applied Materials, Inc. Process and composition for electrochemical mechanical polishing
US20060249395A1 (en) * 2005-05-05 2006-11-09 Applied Material, Inc. Process and composition for electrochemical mechanical polishing
US8070933B2 (en) * 2005-05-06 2011-12-06 Thielenhaus Microfinishing Corp. Electrolytic microfinishing of metallic workpieces
US20070108066A1 (en) * 2005-10-28 2007-05-17 Applied Materials, Inc. Voltage mode current control
US20070158201A1 (en) * 2006-01-06 2007-07-12 Applied Materials, Inc. Electrochemical processing with dynamic process control
JP2007194540A (ja) * 2006-01-23 2007-08-02 Toshiba Corp 半導体装置の製造方法及び研磨装置
US20070232510A1 (en) * 2006-03-29 2007-10-04 Kucera Alvin A Method and composition for selectively stripping silver from a substrate
US20070254485A1 (en) * 2006-04-28 2007-11-01 Daxin Mao Abrasive composition for electrochemical mechanical polishing
US7422982B2 (en) * 2006-07-07 2008-09-09 Applied Materials, Inc. Method and apparatus for electroprocessing a substrate with edge profile control
KR100900225B1 (ko) * 2006-10-31 2009-06-02 주식회사 하이닉스반도체 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법
JP5116330B2 (ja) 2007-03-26 2013-01-09 株式会社東京精密 電解加工ユニット装置及び電解加工洗浄乾燥方法
WO2008140058A1 (ja) * 2007-05-09 2008-11-20 Quantum 14 Kk シリコン基材の加工方法とその加工品および加工装置
US8946828B2 (en) * 2010-02-09 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having elevated structure and method of manufacturing the same
US9039886B2 (en) * 2012-02-24 2015-05-26 Cheil Industries, Inc. Method of transferring graphene
US9062389B2 (en) * 2012-09-14 2015-06-23 International Business Machines Corporation Electrochemical etching apparatus
US9738987B2 (en) 2012-09-14 2017-08-22 International Business Machines Corporation Electrochemical etching apparatus
US9994968B2 (en) 2012-09-14 2018-06-12 International Business Machines Corporation Electrochemical etching apparatus
US9227294B2 (en) * 2013-12-31 2016-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for chemical mechanical polishing
CN103924270B (zh) * 2014-04-18 2016-06-15 四川材料与工艺研究所 一种管状工件内表面均匀电化学处理方法
JP6321579B2 (ja) * 2015-06-01 2018-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
CN106567130A (zh) * 2015-10-10 2017-04-19 盛美半导体设备（上海）有限公司 一种改善晶圆粗糙度的方法
JP6756540B2 (ja) * 2016-08-08 2020-09-16 株式会社荏原製作所 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体
JP6817896B2 (ja) * 2017-05-26 2021-01-20 株式会社荏原製作所 基板研磨装置および基板研磨方法
JP2020155614A (ja) * 2019-03-20 2020-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法、および、半導体製造方法
CN110904488B (zh) * 2019-12-09 2021-08-10 湖南湘投金天科技集团有限责任公司 一种微弧氧化方法及采用此方法所得钛合金结构件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489341A (en) * 1993-08-23 1996-02-06 Semitool, Inc. Semiconductor processing with non-jetting fluid stream discharge array
US5544421A (en) * 1994-04-28 1996-08-13 Semitool, Inc. Semiconductor wafer processing system
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5516412A (en) * 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5620581A (en) * 1995-11-29 1997-04-15 Aiwa Research And Development, Inc. Apparatus for electroplating metal films including a cathode ring, insulator ring and thief ring
JPH10318740A (ja) * 1997-05-15 1998-12-04 Dainippon Printing Co Ltd リードフレームのめっき膜厚測定方法
US5865984A (en) * 1997-06-30 1999-02-02 International Business Machines Corporation Electrochemical etching apparatus and method for spirally etching a workpiece
US6491808B2 (en) * 1997-09-11 2002-12-10 Canon Kabushiki Kaisha Electrolytic etching method, method for producing photovoltaic element, and method for treating defect of photovoltaic element
US6143155A (en) * 1998-06-11 2000-11-07 Speedfam Ipec Corp. Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6447668B1 (en) * 1998-07-09 2002-09-10 Acm Research, Inc. Methods and apparatus for end-point detection
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
KR100549332B1 (ko) * 1998-12-30 2006-03-31 주식회사 하이닉스반도체 구리 박막의 화학기계적 연마 방법
ATE353377T1 (de) * 1999-07-26 2007-02-15 Tokyo Electron Ltd Plattierungsverfahren, -vorrichtung und -system
JP4037569B2 (ja) * 1999-08-10 2008-01-23 日新製鋼株式会社 溶融めっき金属帯のめっき付着量制御方法
KR100384786B1 (ko) * 1999-12-23 2003-06-18 주식회사 하이닉스반도체 층간 절연막의 평탄화 방법
JP2001240999A (ja) * 2000-02-29 2001-09-04 Mitsubishi Electric Corp めっき装置
US6482307B2 (en) * 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731107B1 (ko) * 2005-12-29 2007-06-21 동부일렉트로닉스 주식회사 다마신 공정을 이용한 반도체 소자의 구리 금속 배선의형성 방법
KR100832024B1 (ko) * 2006-12-27 2008-05-26 주식회사 하이닉스반도체 반도체 소자의 절연막 평탄화방법
CN111593381A (zh) * 2020-05-09 2020-08-28 西北工业大学 制备中空件内壁Ni-SiC复合镀层的阳极装置
CN111593381B (zh) * 2020-05-09 2022-04-19 西北工业大学 制备中空件内壁Ni-SiC复合镀层的阳极装置

Also Published As

Publication number Publication date
US20070051632A1 (en) 2007-03-08
US20040182720A1 (en) 2004-09-23
US20020070126A1 (en) 2002-06-13
KR100780257B1 (ko) 2007-11-28
US6808617B2 (en) 2004-10-26
TW503475B (en) 2002-09-21
JP2002093761A (ja) 2002-03-29

Similar Documents

Publication Publication Date Title
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
US6440295B1 (en) Method for electropolishing metal on semiconductor devices
US6447668B1 (en) Methods and apparatus for end-point detection
KR100741148B1 (ko) 반도체 소자의 제조 및 연마 방법, 및 연마 장치
US6176992B1 (en) Method and apparatus for electro-chemical mechanical deposition
KR100745102B1 (ko) 반도체장치의 제조방법, 연마장치 및 연마방법
US6902659B2 (en) Method and apparatus for electro-chemical mechanical deposition
US6720263B2 (en) Planarization of metal layers on a semiconductor wafer through non-contact de-plating and control with endpoint detection
US20050082165A1 (en) Electro-chemical machining apparatus
US20070052977A1 (en) Method and apparatus for end-point detection
JP2002110592A (ja) 研磨方法および研磨装置
US20050173260A1 (en) System for electrochemical mechanical polishing
US6739953B1 (en) Mechanical stress free processing method
JP2009527129A (ja) 基板上の導電性材料を電気化学的に研磨する方法
JP4644954B2 (ja) 研磨装置
US7229907B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
EP1231300A1 (en) Plating method and device, and plating system
KR20050009990A (ko) 연마 방법, 연마 장치 및 반도체 장치의 제조 방법
US20090020437A1 (en) Method and system for controlled material removal by electrochemical polishing
JP2003347243A (ja) 研磨方法、研磨装置及び半導体装置の製造方法
JP2003243346A (ja) 研磨方法及び研磨装置、半導体製造装置
KR20050014990A (ko) 연마 종말점 검출이 가능한 화학기계적 연마장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee