KR20050009990A - 연마 방법, 연마 장치 및 반도체 장치의 제조 방법 - Google Patents
연마 방법, 연마 장치 및 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20050009990A KR20050009990A KR10-2004-7016976A KR20047016976A KR20050009990A KR 20050009990 A KR20050009990 A KR 20050009990A KR 20047016976 A KR20047016976 A KR 20047016976A KR 20050009990 A KR20050009990 A KR 20050009990A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- polishing
- film
- electrode
- substrate
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 197
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 238000000034 method Methods 0.000 title claims description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 40
- 239000010949 copper Substances 0.000 claims description 138
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000003792 electrolyte Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 9
- 238000004140 cleaning Methods 0.000 abstract description 6
- 238000007747 plating Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 75
- 239000010410 layer Substances 0.000 description 21
- 238000000227 grinding Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 230000005611 electricity Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 238000005868 electrolysis reaction Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000005336 cracking Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000006061 abrasive grain Substances 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009918 complex formation Effects 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 150000004699 copper complex Chemical class 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002716 delivery method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23F—MAKING GEARS OR TOOTHED RACKS
- B23F5/00—Making straight gear teeth involving moving a tool relatively to a workpiece with a rolling-off or an enveloping motion with respect to the gear teeth to be made
- B23F5/02—Making straight gear teeth involving moving a tool relatively to a workpiece with a rolling-off or an enveloping motion with respect to the gear teeth to be made by grinding
- B23F5/08—Making straight gear teeth involving moving a tool relatively to a workpiece with a rolling-off or an enveloping motion with respect to the gear teeth to be made by grinding the tool being a grinding disc having the same profile as the tooth or teeth of a rack
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/046—Lapping machines or devices; Accessories designed for working plane surfaces using electric current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/16—Polishing
- C25F3/22—Polishing of heavy metals
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
연마 종점까지 안정된 전류 밀도 분포로 피연마 대상에의 통전을 가능하게 하는 동시에, 종래와 같은 도금 장치나 세정 장치 등 그 밖의 장치 사용이나 제조 프로세스 흐름의 실시를 가능하게 한다.
전해액 중에 금속막(2)이 형성된 기판(1)과 대향 전극(3)을 소정의 간격을 갖고 대향 배치하는 동시에, 금속막(2)에 대해 비접촉 상태로 한 양극(4)에 의해 전해액을 거쳐서 금속막(2)에 통전하고, 금속막(2)을 전해 연마한다. 그리고, 이 전해 연마와 동시에 금속막 상에 패드를 미끄럼 이동시키는 와이핑을 행한다.
Description
텔레비전 수상기, 퍼스널 컴퓨터, 휴대 전화기 등의 전자 기기에 대한 소형 고성능화, 다기능화 등의 요구로부터 이들 전자 기기에 사용되는 LSI(Large Scale Integration : 대규모 집적 회로)에 있어서는 한층 고속화, 저소비 전력화가 요구되고 있다. 이와 같은 LSI의 고속화, 저소비 전력화에 따르기 위해 반도체 소자에서는 미세화, 다층 구조화가 행해지고 있고, 게다가 재료의 최적화도 행해지고 있다.
미세화가 진행되는 반도체 소자에 있어서는, 디자인 룰에서 말하는 O.1 ㎛ 세대부터 그 앞 세대로 이행하고 있는 상황에 있다. 이와 같은 상황 중 반도체 장치의 제조 프로세스에 있어서는, 미세화에 수반하는 노광측에 있어서의 초점 심도(DOF)의 한계로부터 표면의 평탄화가 필요해지고 있고, 이 표면의 평탄화를 행하기위해 화학 기계 연마(Chemical Mechanical Polishing : 이하, CMP라 칭하여 설명함) 프로세스가 도입되어 이미 널리 일반화되어 있다. 이 CMP는, 예를 들어 듀얼 다마신법에 대표되는 배선 형성 방법에 있어서 배선 홈이나 콘택트 홀 등이 되는 트렌치(홈)에 금속 배선이 되는 금속 재료를 매립하기 위해 반도체 웨이퍼의 전체면에 걸쳐서 금속막을 성막하였을 때에, 이 금속막의 나머지 부분을 제거하여 웨이퍼 표면을 평탄화하기 위해 실시되고 있다.
한편, 배선 재료의 면에서는 소자의 미세화에 의해 동작 지연이 차지하는 비율이 무시할 수 없는 레벨이 된 배선 지연을 감소시키기 위해 배선을 형성하는 도전성 금속 재료로서 종래부터 이용되어 온 알루미늄으로부터, 전기 저항이 낮은 구리에의 이행이 0.1 ㎛ 세대 이후에 있어서 진행되고 있다.
또한, 0.07 ㎛ 세대에 있어서는 상술한 구리 배선과 실리콘 산화막계 절연막의 조합에서는 동작 지연이 차지하는 비율이 소자 트랜지스터 지연보다도 배선 지연 쪽이 커져 버리므로, 배선 구조의 개선, 특히 절연막의 유전율을 더욱 작게 하는 것이 필수로 되어 있다. 이로 인해, 반도체 장치에 있어서는 유전율 2 이하의 다공성 실리카 등의 초저유전율 재료의 채용이 검토되고 있다. 그러나, 다공성형 등의 초저유전율 재료는 모두 기계적 강도가 낮고, 종래 CMP의 실시시에 인가되는 가공 압력 4 내지 6 PSI(1 PSI는 약 70 g/㎠. 따라서, 280 내지 420 g/㎠) 하에서는 초저유전율 재료로 성막된 절연막에 압괴나 균열, 박리 등이 생기고, 양호한 배선 형성을 행할 수 없게 된다. 또한, 이와 같은 압괴 등을 방지하기 위해 상술한 재료로 성막한 절연막이 기계적으로 견딜 수 있는 압력 1.5 PSI(105 g/㎠) 이하까지 CMP의 압력을 내린 경우에는 통상의 생산 속도로 필요한 연마율을 얻을 수 없는 등의 문제가 있다. 이와 같이, 절연막에 초저유전율 재료를 사용한 경우, 반도체 웨이퍼 표면을 평탄화하기 위해 CMP를 실시하는 데는 많은 문제점이 있다.
그래서, 상술한 바와 같은 CMP가 아니라, 전해 연마와 패드에 의한 와이핑을 동시에 행함으로써 저압력이면서 또한 통상의 생산 속도로 필요한 연마율을 얻을 수 있는 연마 방법이 제안되어 있다. 이 방법은 피연마 대상인 반도체 웨이퍼 표면의 금속막(예를 들어 구리막)에 양극으로서 통전하여 이 반도체 웨이퍼와 대향하는 위치에 배치한 음극인 대향 전극 사이에 전해액을 거쳐서 전해 전압을 인가하여 전해 전류를 통전시켜 전해 연마를 행한다. 이 전해 연마에 의해 양극으로서 전해 작용을 받는 금속막 표면이 양극 산화되어 표층에 산화물 피막이 형성된다. 또한, 이 산화물과 전해액 중에 포함되는 착체 형성제가 반응함으로써 금속막 표면에 고전기 저항층이나 불용성 착체 피막, 부동태 피막 등의 변질층이 형성된다. 그리고, 이 전해 연마와 동시에, 상술한 바와 같은 변질층을 패드에 의해 와이핑함으로써 변질층의 제거를 행한다. 이 때, 요철을 갖는 금속막의 볼록부 표층의 변질층만이 제거되어 기초의 금속이 노출되는 데 반해, 오목부 표층의 변질층은 잔류한다. 따라서, 기초 금속이 노출된 볼록부 부분만이 부분적으로 재전해되고, 다시 와이핑됨으로써 볼록부 부분의 연마가 진행된다. 이와 같은 사이클이 반복됨으로써 반도체 웨이퍼 표면의 평탄화가 행해진다.
상술한 연마 방법에 있어서는, 전해 연마를 행하기 위해 피연마 대상인 반도체 웨이퍼 표면의 금속막을 양극으로 하여 통전할 필요가 있지만, 전해 연마와 동시에 반도체 웨이퍼 표면에 패드를 미끄럼 이동시키는 와이핑을 행하므로 패드의 미끄럼 이동 동작을 저해하는 웨이퍼 표면에 돌출되는 통전 전극(양극)을 고정하여 설치할 수 없다. 이로 인해, 반도체 웨이퍼 이면에까지 금속막을 형성하여 이 이면측이 접촉하는 웨이퍼 척으로부터 통전시키는 방법도 생각할 수 있지만, 핸들링시에 있어서의 다른 장치 사이와의 콘타미네이션이나, 금속막의 성막 방법의 변경 등 반도체 장치의 제조 프로세스 흐름에 미치는 영향이 크다.
또한, 전해 연마에 있어서는 연마 조건이나 연마율이 전류 밀도에 크게 의존하므로, 반도체 웨이퍼면에 안정적으로 균등한 전류 밀도 분포가 되는 통전 방법이 필요하다. 반도체 웨이퍼 표면의 금속막 면적의 비율이 연마 개시 당초의 전체면에 걸쳐서 성막되어 있는 100 ％의 상태로부터 남는 부분의 제거를 종료하여 배선 패턴만이 남은 상태까지 감소시키는 경우에 불안정한 전류 밀도 분포로 전해 연마가 행해지면, 연마 종점에 있어서의 금속막 표면의 부식, 거칠기나 전류 집중에 의한 피트의 발생 등의 문제가 생긴다. 또한, 남겨진 큰 금속 잔존부나 폭이 넓은 배선부와 독립된 미세 배선부의 제거 속도차가 미세 배선에의 용출률의 집중에 의해 증대하여, 가속적으로 미세 배선의 용출률이 상승하여 배선 소실이 생기게 되는 문제도 있다. 이와 같이, 불안정한 전류 밀도 분포에서의 전해 연마에서는 양호한 종점 표면의 형성이 곤란하다.
상술한 각 문제는 평탄화 능력을 높이기 위해 지립을 포함하는 CMP에 이용하는 슬러리를 베이스로 하여 도전성을 부여한 전해 연마액을 전해액 대신에 전해 연마를 행한 경우도 마찬가지로 발생할 수 있는 문제이다.
또한, 상술한 연마 방법은 통전해야 할 금속막 자체가 연마 대상이 되어 있으므로, 통전 전극에 의한 통전 부분의 금속막이 선행하여 용출되어 버린 경우, 그 이외의 아직 금속막이 잔존해 있는 부분에 통전할 수 없게 되어 버린다. 특히, 반도체 웨이퍼의 외주연 근방을 미끄럼 이동하여 통전하는 통전 전극을 설치한 경우에는 통전 전극과 금속막의 접점에 있어 생기는 스크러치, 흠집, 패임 등의 기계적 요인, 스파크, 전기 부식 등의 전기 가화학적 요인에 의해 전해가 집중해 버려, 전체면에 걸쳐서 전해 연마를 행하기 위해 연마 종점까지 남겨 둘 필요가 있는 통전 전극과 금속막의 접점 부분이 선행하여 용출되어 버릴 우려가 있다. 그 결과, 연마 부족에 의한 금속 나머지나, 오버 연마 등의 중대한 결함에 의해 배선의 쇼트나 오픈도 생기게 하고, 또한 표면 조도가 거칠어 배선 전기 저항이 불안정한 면이 형성되어 버린다.
그래서, 본 발명은 연마 종점까지 안정된 전류 밀도 분포로 피연마 대상에 통전이 가능한 연마 방법 및 연마 장치, 또는 연마 방법을 제조 공정 중에 도입하여 종래와 같은 도금 장치나 세정 장치 등 다른 장치의 사용이나 제조 프로세스 흐름의 실시를 가능하게 하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 기판 상에 형성된 금속막에 통전하여 전해 연마를 행하는 연마 방법 및 연마 장치에 관한 것으로, 상세하게는 상기 금속막에 통전하는 통전 전극의 배치에 관한 것이다. 또한, 본 발명은 상술한 연마 방법을 그 제조 공정 중에 실시하는 반도체 장치의 제조 방법에 관한 것이다.
도1은 본 발명에 관한 연마 방법에 있어서 실시되는 전해 연마의 전극 배치를 설명하기 위한 도면이다.
도2a 내지 도2e는 본 발명에 관한 반도체 장치의 제조 방법을 설명하는 도면이고, 층간 절연막의 형성으로부터 배선 홈 및 콘택트 홀에의 금속 재료의 매립을 행하는 Cu막의 형성까지의 각 공정을 설명하기 위한 주요부 종단면도이다.
도3a 내지 도3d는 상기 제조 방법에 있어서의 연마 공정을 설명하기 위한 도면이다.
도4는 본 발명에 관한 연마 장치의 측면도이다.
도5는 상기 연마 장치에 있어서의 양극의 배치 위치 및 패드의 미끄럼 이동 상태를 설명하기 위한 도면이다.
도6은 반도체 웨이퍼의 평면도로, Cu막에의 통전 영역을 도시하는 도면이다.
도7a는 상기 연마 장치의 양극부를 도시하는 측면도이다.
도7b는 상기 연마 장치의 양극부를 도시하는 바닥면도이다.
도7c는 상기 연마 장치의 양극부를 도시하는 배면도이다.
도8은 양극부의 부상 상태를 설명하기 위한 도면이다.
도9a는 다른 구성을 갖는 연마 장치의 개략 구성을 도시하는 측면도이다.
도9b는 다른 구성을 갖는 연마 장치의 개략 구성을 도시하는 평면도이다.
도10a는 상기 장치의 다른 구성을 도시하는 도면이다.
도10b는 상기 장치의 또 다른 구성을 도시하는 도면이다.
도11a는 또 다른 구성을 갖는 연마 장치의 개략 구성을 도시하는 측면도이다.
도11b는 또 다른 구성을 갖는 연마 장치의 개략 구성을 도시하는 평면도이다.
도11c는 또 다른 구성을 갖는 연마 장치의 개략 구성을 도시하는 도11b 중 A-A선에 있어서의 단면도이다.
도12a는 또 다른 구성을 갖는 연마 장치의 개략 구성을 도시하는 측면도이다.
도12b는 또 다른 구성을 갖는 연마 장치의 양극부의 위치 및 패드의 움직임을 설명하기 위한 도면이다.
상술한 목적을 달성하는 본 발명에 관한 연마 방법은 전해액 중에 금속막이 형성된 기판과 대향 전극을 소정의 간격을 갖고 대향 배치하는 동시에, 금속막에 대해 비접촉 상태로 한 통전 전극에 의해 전해액을 거쳐서 금속막에 통전하여 금속막을 전해 연마하는 것을 특징으로 한다.
또한, 본 발명에 관한 연마 장치는 금속막이 형성된 기판과, 이 기판과 소정의 간격을 갖고 대향 배치되는 대향 전극과, 금속막에 대해 비접촉 상태가 된 통전 전극이 전해액 중에 배치되어 이루어지고, 통전 전극에 의해 전해액을 거쳐서 금속막에 통전하여 금속막을 전해 연마하는 것을 특징으로 한다.
상술한 본 발명의 연마 방법 및 연마 장치는 금속막에 대해 비접촉 상태로 한 통전 전극으로 전해액을 거쳐서 금속막을 통전하고, 이에 의해 전해 연마가 행해진다. 이로 인해, 본 발명에서는 통전 전극과 대향하는 금속막의 통전 부분이 음극으로서 작용하고, 전자가 집중하여 전해액 중의 양이온이 석출하는 상황이 된다. 또한, 통전 전극이 비접촉이므로 이 통전 전극과 금속막의 접촉이나 미끄럼 이동에 의해 흠집 등이 생기고, 이 흠집 부분에 전해가 집중하여 선행하여 통전 부분을 용출시키는 일이 없다. 따라서, 본 발명에 따르면, 연마 종점까지 양호하게 전해 연마가 진행되어 금속막의 잔류나 오버 연마 등의 발생이 방지된다.
또한, 본 발명은 상술한 전해 연마와 동시에 와이핑이 행해진다. 그리고, 이 와이핑시에 사용하는 패드는 금속막보다도 소경이고, 통전 전극이 그 패드로부터 비어져 나오는 금속막의 외주연부에 배치된다. 따라서, 통전 전극을 연마면측에 배치해도 와이핑을 저해하는 일이 없이 전해 연마와 와이핑이 동시에 또한 양호하게 행해진다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은 전해액 중에 층간 절연막에 형성된 접속 구멍 또는 배선 홈, 혹은 이들 양방을 매립하도록 금속 배선 재료로 이루어지는 금속막이 형성된 웨이퍼 기판과 대향 전극을 소정의 간격을 갖고 대향 배치하는 동시에, 금속막에 대해 비접촉 상태로 한 통전 전극에 의해 전해액을 거쳐서 금속막에 통전하여 금속막을 전해 연마하는 것을 특징으로 한다.
본 발명에 관한 반도체 장치의 제조 방법은 상술한 연마 방법과 마찬가지로 연마 종점까지 양호하게 전해 연마가 진행되어 금속막의 잔류나 오버 연마 등의 발생이 방지되고, 또한 전해 연마와 와이핑이 동시에 또한 양호하게 행해진다. 이 결과, 본 발명에 따르면 금속 배선의 쇼트나 오픈 등의 발생이 억제되는 동시에, 평활하고 배선 전기 저항이 안정된 면이 형성된다. 또한, 예를 들어 웨이퍼 기판의 이면측에도 금속막을 성막하여 이 이면측으로부터 통전시키는 경우와 같이 다른 장치 사이의 콘타미네이션이나, 금속막의 성막 방법의 변경 등을 고려할 필요가 없어, 종래부터 사용되고 있는 성막 장치나, 연마 후의 세정 장치를 사용한 종래와 같은 반도체 장치의 제조 프로세스 흐름에 의해 반도체 장치가 제조 가능해진다.
또한, 본 발명은 통전 전극이 비접촉이 되어, 통전시에 층간 절연막을 가압하는 일이 없다. 따라서, 본 발명에 따르면, 층간 절연막에 다공성 실리카 등의 저유전율 재료에 의해 형성된 강도가 낮은 저유전율막을 사용한 경우라도 박리, 균열 등의 층간 절연막의 파괴가 방지되어 양호한 배선 형성이 실현된다.
이하, 본 발명에 관한 정보 배신 시스템 및 정보 배신 방법을 그 실시예를 나타내는 도면을 참작하면서 상세하게 서술한다.
이하, 본 발명에 관한 연마 방법, 연마 장치 및 반도체 장치의 제조 방법의 구체적인 실시 형태에 대해 도면을 참조하면서 상세하게 설명한다.
본 발명의 연마 방법은 기판 상에 성막된 요철이 있는 금속막, 예를 들어 구리(Cu)막을 평탄화할 때에 기판 상에 형성된 금속막을 피연마 대상으로 하는 전해 연마를 행하고, 동시에 금속막 표면에 패드를 미끄럼 이동시켜 금속막 표면을 와이핑하는 것이다. 또, 이하의 설명에 있어서는 금속막이 Cu막인 경우를 예시하여 설명한다.
전해 연마는 도1에 도시한 바와 같이 기판(1) 상에 형성되는 피연마 대상이고, 또한 양극으로서 통전되는 금속막(2)과, 대향 전극(음극)(3)을 전해액(E) 중에 서로 대향시켜 배치하고, 이들 Cu막(2)과 대향 전극(3) 사이에서 전해액(E)을 거쳐서 전해 전압을 인가하여 전해 전류를 흐르게 함으로써 행해진다. 이 전해 연마에의해 양극으로서 전해 작용을 받는 Cu막 2표면이 양극 산화되어 표층에 구리 산화물 피막이 형성된다. 그리고, 이 산화물과 전해액(E) 중에 포함되는 구리 착체 형성제가 반응함(착체 형성함)으로써, 그 착체 형성제 물질에 의해 고전기 저항층, 불용성 착체 피막, 부동태 피막 등의 변질층이 Cu막 2표면에 형성된다. 본 발명의 연마 방법에서는 이와 같은 전해 연마가 도1에 도시한 바와 같이 Cu막(2)의 외주연 근방에 위치하여 Cu막(2)에 대향하여 배치되고, 또한 Cu막(2)에 대해 비접촉의 양극(4)으로 Cu막(2)에 통전함으로써 행해진다. 이 양극(4)은 Cu막(2)의 외주연 근방 중 적어도 한 군데에 배치된다.
이와 같이 비접촉식의 양극(4)을 이용하는 경우, Cu막(2)과 양극(4) 사이의 거리(d)가 Cu막(2)과 대향 전극(3) 사이의 거리(D)에 비해 압도적으로 가까워지도록 양극(4)을 배치하면, 대향 전극(3)과 서로 대향하는 Cu막(2)의 일부(도1 중 영역 A)가 양극으로서 작용을 받는데 반해, 양극(4)과 서로 대향하는 Cu막(2)의 일부(도1 중 영역 B)가 외관상 음극으로서 작용을 받게 된다. 이와 같이 Cu막(2)이 양극으로서 작용하는 영역 A와, 음극으로서 작용하는 영역 B로 분극됨으로써, 대향 전극(3)과 영역 A 사이 및 양극(4)과 영역 B 사이에 있어서 전해액(E)을 거쳐서 전해 전원(5)으로부터의 전해 전류를 흐르게 할 수 있고, 이에 의해 전해 연마를 진행시킬 수 있다.
비접촉식의 양극(4)을 이용하여 전해 전류를 흐르게 하여 전해 연마를 행하는 경우, 양극(4)과 대향하면서 또한 음극으로서 작용을 받는 Cu막(2)의 영역 B는 전자가 집중하여 전해액 중의 양이온, 예를 들어 전해액 중에 구리 이온이 있는 경우에는 구리가 석출되는 상황에 있다. 이로 인해, Cu막(2)의 영역 B가 양이온의 석출에 의해 잔존하면서 전해 연마가 진행된다. 따라서, 상술한 연마 방법에 있어서는 전해 연마의 도중에 양극(4)에 통전하는 영역 B의 Cu막(2)이 선행하여 용출되고, 연마의 도중에 통전할 수 없게 되는 일이 없어 전해 연마를 종점까지 진행시킬 수 있다. 또, 대향 전극(3)과 대향하면서 또한 양극으로서 작용을 받는 Cu막(2)의 영역 A는 상술한 Cu막(2)의 영역 B와는 반대로 영역 B의 Cu막(2)에 전자를 빼앗겨 표면이 양극 산화되어 상술한 바와 같은 변질층이 형성된다.
또한, 비접촉식의 양극(4)을 이용하여 전해 연마를 행함으로써 Cu막(2)과 양극(4)의 접촉이나 미끄럼 이동에 의한 스크러치나 흠집, 패임 등의 기계적 요인이나, 스파크나 전기 부식 등의 전기 화학적 요인에 의한 전해의 집중이 없어져 균등한 전류 밀도 분포에서의 통전이 가능해진다.
본 발명의 연마 방법에서는 상술한 전해 연마와 동시에 패드에 의한 Cu막 2표면의 와이핑을 행한다. 이 와이핑은 양극 산화된 Cu막 2표면에 패드를 미끄럼 이동시킴으로써 요철을 갖는 Cu막(2) 볼록부의 표층에 존재하는 변질층 피막을 제거하여 기초의 Cu를 노출시키고, 이 Cu가 노출된 부분이 재전해되도록 하는 것이다. 그리고, 이와 같은 전해 연마, 와이핑의 사이클을 반복하여 행함으로써 기판(1) 상에 형성된 Cu막(2)의 평탄화가 진행된다.
이 와이핑에서는 피연마 대상인 기판(1) 상의 Cu막(2)의 면적에 비해, 패드와 Cu막(2)의 접촉 면적이 작아지는 패드가 사용된다. 따라서, 와이핑은 패드로부터 Cu막(2)의 일부가 항상 비어져 나온 상태에서 행해진다. 또, 이 패드로부터 비어져 나온 부분, 예를 들어 Cu막(2)의 외주연부에 상술한 양극(4)이 배치되고, 이 양극(4)의 배치 위치를 피해 양극(4)이 배치되는 부분 이외의 Cu막(2) 상에 패드를 미끄럼 이동시킴으로써 와이핑이 행해진다. 이로 인해, 상술한 연마 방법에 있어서는 피연마 대상인 Cu막(2)의 연마면에 통전하기 위한 양극(4)을 배치할 수 있어, 이 연마면 상의 양극(4)에 의해 와이핑이 저해되는 일이 없다.
또한, 와이핑은 패드 자체를 회전 등 구동시키면서 행해진다. 또한, 와이핑시에는 기판(1)도 패드의 구동 방향과 대향하는 방향으로 회전하도록 구동된다.
상술한 와이핑에 있어서, 기판(1)을 회전시킴으로써 기판(1) 상에 형성된 Cu막(2)의 전체면에 걸쳐서 균일한 연마가 행해진다. 즉, 와이핑은 양극(4)이 배치되는 부분 이외의 Cu막(2) 상에 패드를 미끄럼 이동시켜 행해지지만, 기판(1)을 회전시킴으로써 양극(4)이 배치되어 패드의 미끄럼 이동 범위에 위치하지 않는 외주연부와, 패드의 미끄럼 이동 범위에 위치하는 외주연부를 차례로 절환할 수 있으므로, Cu막(2)의 전체면에 걸쳐서 균일한 연마를 행할 수 있다. 또한, 기판(1)을 회전시킨 경우라도 Cu막(2)에 통전시키는 양극(4)이 상술한 바와 같이 Cu막(2)에 대해 비접촉이므로, Cu막(2)과 양극(4)의 접점에 있어서의 스크러치나 흠집, 패임 등의 기계적 요인이나, 스파크나 전기 부식 등의 전기 화학적 요인에 의한 전해의 집중이 없고, 연마의 종료에 선행하여 통전 부분의 Cu막(2)이 없어지는 등하여 통전을 할 수 없게 되는 경우가 없다. 따라서, 이와 같은 연마 방법에 따르면, 연마 종료시까지 통전을 행할 수 있어 전해 연마가 양호하게 진행되어 내주측에 있어서의 Cu 잔존 등을 방지할 수 있다.
상술한 전해 연마와 와이핑을 동시에 행하는 연마 방법에 있어서는, Cu막(2)과 양극(4)이 적어도 통전시에만 비접촉 상태가 되는 것이면 된다. 따라서, 항상 Cu막(2)과 비접촉 상태를 유지하는, 구체적으로는 연마 전, 연마 중 및 연마 후에 있어서 비접촉 상태가 되는 양극(4)에 의해 Cu막(2)에 통전하는 것이라도 좋고, 또한 Cu막(2)에 대한 통전이 필요한 연마 중에만 비접촉 상태가 되는 양극(4)에 의해 Cu막(2)에 통전하는 것이라도 좋다. 연마 중에만 비접촉 상태가 되도록 통전하기 위해서는, 예를 들어 기판(1)의 회전에 수반하여 양극(4)과 기판(1) 사이로 유입하는 전해액의 동압 효과를 이용한다. 그리고, 전해액의 동압 효과에 의해 양극(4)을 Cu막(2) 상으로부터 미소량 부상시킴으로써, 연마의 개시시에 Cu막(2)과 양극(4)을 비접촉 상태로 할 수 있다. 또, 이 때의 양극(4)의 부상량은 전해액의 점도나 기판(1)의 회전수에 의해 결정되는 전해액의 유속, 양극(4)의 형상에 의해 조정할 수 있다. 이 양극(4)의 부상량을 안정적으로 유지함으로써, 안정된 전기 저항으로 전해 전류를 Cu막(2)에 통전시킬 수 있다.
상술한 바와 같은 연마 방법에 의해 Cu막(2)의 연마를 행함으로써 안정적으로 균등한 전류 밀도 분포로 통전이 행해지고, 양호한 연마율, 연마 조건에서의 전해 연마를 행할 수 있게 된다. 또한, Cu막(2)과 양극(4)의 통전 부분이 연마 종료 전에 선행하여 용출되는 일이 없어, 연마 종점까지 양호하게 전해 연마를 진행시킬 수 있게 된다. 따라서, 상술한 연마 방법에서는 Cu 잔존이나 오버 연마 등의 발생을 방지할 수 있다.
또한, 상술한 연마 방법은 Cu막(2)의 연마면측에 양극(4)을 배치하고 있지만, 이 양극(4)이 배치되는 부분 이외의 Cu막(2) 상에 패드를 미끄럼 이동시켜 와이핑을 행하므로, 양극(4)이 와이핑의 저해가 되는 일이 없고, 전해 연마와 와이핑을 동시에 또한 양호하게 행할 수 있게 된다. 따라서, Cu막(2)의 연마면측에 양극(4)을 배치할 수 있어, 예를 들어 기판(1)의 이면측에도 Cu막(2)을 성막하여 이 이면측으로부터 통전시키는 경우와 같이 다른 장치 사이와의 콘타미네이션이나, Cu막(2)의 기판(1)에의 성막 방법의 변경 등을 고려할 필요가 없다.
또, 상술한 연마 방법에 있어서는, 평탄화 능력을 높이기 위해 지립을 포함하는 CMP용 슬러리를 베이스로 하여 도전성을 부여한 전해 연마액을 전해액 대신에 사용하는 경우에도 적용할 수 있다.
또한, 상술한 연마 방법은 착체 형성제가 포함된 전해액(E)을 사용하여 전해 연마에 의해 Cu막 2표면에 변질층을 형성하고, 이 변질층을 와이핑으로 제거함으로써 Cu막(2)을 연마하는 경우에 대해 설명하였지만, 전해 연마에 의해 Cu막(2)으로부터 Cu를 용출시킴으로써 Cu막(2)의 연마를 행하는 것이라도 좋다.
상술한 연마 방법은 반도체 장치의 제조에 있어서, 배선 홈 매립을 위해 성막된 금속막의 요철을 연마하여 평탄화하고, 금속 배선을 형성하는 연마 공정에 적용할 수 있다. 이하, 상술한 연마 방법이 그 제조 공정 중에 행해지는 반도체 장치의 제조 방법에 대해 설명한다. 이 반도체 장치의 제조 방법은 Cu로 이루어지는 금속 배선을 소위 다마신법을 이용하여 형성하는 것이다. 또, 이하의 설명에서는 배선 홈과 콘택트 홀을 동시에 가공하는 듀얼 다마신 구조에 있어서의 Cu 배선 형성에 대해 설명하지만, 배선 홈만 또는 접속 구멍만이 형성되는 싱글 다마신 구조에 있어서의 Cu 배선 형성에 대해서도 적용할 수 있는 것은 물론이다.
우선, 도2a에 도시한 바와 같이 실리콘 등으로 이루어지는 웨이퍼 기판(11) 상에 다공성 실리카 등의 저유전율 재료로 이루어지는 층간 절연막(12)이 형성된다. 이 층간 절연막(12)은 예를 들어 감압 CVD(Chemical Vapor Deposition)법에 의해 형성된다.
다음에, 도2b에 도시한 바와 같이 웨이퍼 기판(11)의 불순물 확산 영역(도시는 생략함)에 통하는 콘택트 홀(CH) 및 배선 홈(M)을 예를 들어 공지의 포토리소그래피 기술 및 에칭 기술을 이용하여 형성한다.
다음에, 도2c에 도시한 바와 같이 배리어 메탈막(13)이 층간 절연막(12) 상, 콘택트 홀(CH) 및 배선 홈(M) 내에 형성된다. 배리어 메탈막(13)은, 예를 들어 Ta, Ti, W, Co, TaN, TiN, WN, CoW, CoWP 등의 재료를 스퍼터링 장치, 진공 증착 장치 등을 이용한 PVD(Physical Vapor Deposition)법에 의해 형성된다. 이 배리어 메탈막(13)은 층간 절연막에의 Cu의 확산을 방지할 목적으로 형성되는 것이다.
상술한 배리어 메탈막(13)의 형성 후에 배선 홈(M) 및 콘택트 홀(CH)에 대한 Cu의 매립이 행해진다. 이 Cu의 매립은 종래부터 이용되고 있는 다양한 공지 기술, 예를 들어 전해 도금법, CVD법, 스퍼터링과 리플로우법, 고압 리플로우법, 무전해 도금 등에 의해 행할 수 있다. 또, 성막 속도나 성막 비용, 형성되는 금속 재료의 순도, 밀착성 등의 관점으로부터는 전해 도금법에 의해 Cu의 매립을 행하는 것이 바람직하다. 이 전해 도금법에 의해 Cu의 매립을 행하는 경우에는 도2d에 도시한 바와 같이 배리어 메탈막(13) 상에 배선 형성 재료와 동일한 재료, 즉 Cu로이루어지는 시드막(14)이 스퍼터링법 등에 의해 형성된다. 이 시드막(14)은 Cu를 배선 홈(M) 및 콘택트 홀(CH) 내에 매립하였을 때에 구리 그레인 성장을 촉진시키기 위해 형성된다.
배선 홈(M) 및 콘택트 홀(CH)에 대한 Cu의 매립은 상술한 각종 방법으로, 도2e에 도시한 바와 같이 배선 홈(M) 및 콘택트 홀(CH) 내를 포함하는 층간 절연막(12) 상의 전체에 걸쳐서 Cu막(15)을 형성함으로써 행해진다. 이 Cu막(15)은 적어도 배선 홈(M) 및 콘택트 홀(CH)의 깊이 이상의 막 두께를 갖고, 또한 배선 홈(M) 및 콘택트 홀(CH)이라는 단차가 있는 층간 절연막(12) 상에 형성되므로, 그 패턴에 따른 단차를 갖는 막이 된다. 또, 전해 도금법에 의해 Cu의 매립을 행한 경우, 배리어 메탈막(13) 상에 형성된 시드막(14)은 Cu막(15)과 일체화한다.
그리고, 상술한 Cu막(15)이 형성된 웨이퍼 기판(11)에 대해 연마 공정이 행해지지만, 이 연마 공정에서는 상술한 전해 연마 및 패드에 의한 와이핑을 동시에 행하는 연마 방법이 실시된다. 즉, 도3a에 도시한 바와 같이 Cu막(15)을 비접촉 상태의 양극에 의해 통전하면서 또한 Cu막(15)과 대향하는 대향 전극(16)과 Cu막(15)을 전해액(E) 중에 배치하고, 도3b에 도시한 바와 같이 전해 전류를 흐르게 하여 전해 연마를 행함으로써 Cu막(15) 표면을 양극 산화시켜 산화 구리의 불용성 착체(17)로 이루어지는 변질층을 형성한다. 동시에, 도3c에 도시한 바와 같이 소정 압력, 구체적으로는 다공성 실리카로 형성된 층간 절연막(12)의 파괴 압력인 140 g/㎠ 이하로 패드(18)를 압박하면서 또한 미끄럼 이동시켜 와이핑을 행하고, 불용성 착체(17)로 이루어지는 변질층을 제거하여 Cu막(15)의 기초 구리를 노출시킨다.이 패드(18)에 의한 와이핑에서는 Cu막(15) 볼록부의 변질층만이 제거되고, 오목부의 변질층은 그대로 잔존한다. 그리고, 전해 연마를 진행시켜 도3d에 도시한 바와 같이 기초 구리를 더욱 양극 산화시킨다. 이 때, Cu막(15)의 오목부에는 상술한 바와 같이 불용성 착체(17)로 이루어지는 변질층이 잔존해 있으므로 전해 연마가 진행되지 않고, 그 결과 Cu막(15)의 볼록부만이 연마되게 된다. 이와 같이, 전해 연마에 의한 변질층의 형성과, 와이핑에 의한 변질층의 제거를 반복하여 행함으로써 Cu막(15)이 평탄화되고, 배선 홈(M) 및 콘택트 홀(CH) 내에 Cu 배선이 형성된다.
반도체 장치는 상술한 연마 공정 후에 배리어 메탈막(13)의 연마 및 세정이 행해지고, Cu 배선이 형성된 웨이퍼 기판(11) 상에 캡막이 형성된다. 그리고, 상술한 층간 절연막(12)의 형성(도2a에 도시)으로부터 캡막 형성까지의 각 공정이 반복되어 다층화된다.
상술한 바와 같이, 반도체 장치의 제조 공정 중에 전해 연마와 와이핑을 행하는 연마 방법을 행함으로써 안정적으로 균등한 전류 밀도 분포로 통전되고, 양호한 연마율, 연마 조건으로 연마 종점까지 진행되는 전해 연마에 의해 Cu막(15)의 평탄화가 도모되므로, Cu 잔존이나 오버 연마 등의 발생이 방지된다. 따라서, Cu 배선의 쇼트나 오픈 등의 발생을 억제할 수 있는 동시에, 평활하고 배선 전기 저항이 안정된 면을 형성할 수 있다.
또한, Cu막(15)의 연마면측에 양극을 배치하면서 전해 연마와 와이핑이 동시에 또한 양호하게 행해지므로, 예를 들어 웨이퍼 기판(11)의 이면측에도 Cu막(15)을 성막하여 이면측으로부터 통전시키는 경우와 같이 다른 장치 사이의 콘타미네이션이나, Cu막(15)의 웨이퍼 기판(11)에의 성막 방법의 변경 등을 고려할 필요가 없고, 또한 종래부터 사용되고 있는 Cu막의 성막 장치나, 연마 후의 세정 장치를 사용한 종래와 같은 반도체 장치의 제조 프로세스 흐름으로 반도체 장치를 제조할 수 있다.
또한, 변질층의 와이핑은 CMP에 비해 낮은 압박 압력으로, 구체적으로는 다공성 실리카 등의 저유전율 재료에 의해 형성된 강도가 낮은 층간 절연막(12)의 파괴 압력보다도 낮은 압박 압력으로 행해지므로, 박리, 균열 등의 층간 절연막(12)의 파괴가 방지된다. 또한, Cu막(15)에 통전하는 양극은 비접촉이므로, 층간 절연막(12)에 대해 압력이 가해지지 않아 층간 절연막(12)에 박리나 균열 등이 생기는 일이 없다. 따라서, 강도가 낮은 저유전율막을 층간 절연막(12)으로 한 경우라도 양호한 배선 형성을 행할 수 있다.
또, 상술한 반도체 장치의 제조 방법에 있어서는, 평탄화 능력을 높이기 위해 상술한 연마 공정 중에 지립을 포함하는 CMP용 슬러리를 베이스로 하여 도전성을 부여한 전해 연마액을 전해액 대신에 사용하는 경우에도 적용할 수 있다.
또한, 비접촉 상태로 한 통전 전극인 양극에 의해 전해액을 거쳐서 통전하여 전해 연마를 행하는 상술한 연마 방법은 반도체 장치의 제조에 있어서의 연마 공정에 한정되지 않고, 금속막을 연마하는 공정을 포함하는 다른 모든 제조 공정 중에 실시할 수 있는 것은 물론이다.
상술한 연마 방법 및 반도체 장치의 제조 방법에 있어서의 연마 공정시에 사용되는 연마 장치에 대해 설명한다.
연마 장치(21)는 도4 및 도5에 도시한 바와 같이 전해액(E)이 저장된 전해조(22) 내에 상술한 바와 같은 웨이퍼 기판(11) 상에 Cu막(15)이 성막된 반도체 웨이퍼(W)를 처킹하는 웨이퍼 척(23)이 배치되어 있다. 이 웨이퍼 척(23)은 전해조(22) 내에 있어서 도시를 생략하는 구동 모터에 의해 화살표 C방향으로 회전 구동된다. 이 웨이퍼 척(23)에 있어서는 예를 들어 진공 흡착 수단에 의해 웨이퍼(W)가 흡착 보유 지지된다.
웨이퍼 척(23)에 의해 흡착 보유 지지된 반도체 웨이퍼(W)의 Cu막(15) 상에는 도6에 도시한 바와 같이 그 외주연 근방에 한 쌍의 양극부(24)가 배치된다. 이와 같이 한 쌍의 양극부(24)를 외주연 근방의 소정 폭(X), 예를 들어 5 ㎜의 통전 영역(도면 중 사선으로 나타냄)에서 Cu막(15)과 포개어지도록 배치함으로써, 그 중첩 부분이 접촉 영역 전체 둘레에 대해 약 10 ％의 면적을 갖게 되고, Cu막(15)에 대해 충분한 전해 전류를 통전할 수 있게 된다.
이 양극부(24)는 Cu막(15)의 연마면에 대해 양극부(24)를 수직 방향으로 이동시키는 제1 아암(25)과, 연마면에 대해 양극부(24)를 수평 방향으로 이동시키는 제2 아암(26)에 의해 지지되어 있고, 이 제2 아암(26)의 선단부에 후술하는 탄성 부재를 거쳐서 배치되어 있다. 연마 장치(21)에 있어서는, 반도체 웨이퍼(W)의 회전시에는 제1 아암(25)에 의해 양극부(24)가 Cu막(15) 상에 근접 부상하여 비접촉이 되도록 그 압박력이 조정된다. 또한, 연마 장치(21)에 있어서는, 반도체 웨이퍼(W)의 웨이퍼 척(23)에의 로딩, 언로딩시에는 제2 아암(26)에 의해 양극부(24)가웨이퍼 척(23) 상을 해방하는 퇴피 위치로 이동된다. 따라서, 웨이퍼 척(23) 상방으로부터의 웨이퍼(W)의 로딩, 언로딩이 가능해진다.
양극부(24)는 도7a, 도7b 및 도7c에 도시한 바와 같이 슬라이더 본체(24a)와, 이 슬라이더 본체(24a)에 배치되는 양극(24b)으로 이루어진다. 슬라이더 본체(24a)는 절연 재료로 이루어지고, 하면, 구체적으로는 Cu막(15)과 대향하는 면의 일변부가 절결된 직육면체 형상으로 형성되어 있다. 그리고, 슬라이더 본체(24a)의 하면에는 홈(24c)이 형성되어 있고, 이 홈(24c)에 일면이 향하도록 양극(24b)이 매설되어 있다. 양극(24b)에는 구리, 은, 소결 구리 합금, 카본 등이 사용된다.
양극부(24)는 상술한 바와 같이 Cu막(15)의 외주연 근방의 통전 영역 상에 도8에 도시한 바와 같이 제2 아암(26)에 탄성 부재, 예를 들어 스프링(27)을 거쳐서 지지된 상태에서, 또한 절결 부분이 반도체 웨이퍼(W)의 회전 방향의 상류측에 위치하도록 배치된다. 이 양극부(24)는 반도체 웨이퍼(W)가 회전하는 연마시에 있어서 슬라이더 본체(24a)의 절결에 따라서 반도체 웨이퍼(W) 사이로 유입해 오는 전해액(E)의 동압 효과를 이용함으로써 미소량, 예를 들어 5 ㎛ 정도 부상하여 Cu막(15)에 대해 비접촉 상태가 된다. 이 양극부(24)의 부상량은 전해액(E)의 점도나 반도체 웨이퍼(W)의 회전량에 의해 결정되는 전해액(E)의 유속, 슬라이더 본체(24a)의 형상 등에 의해 임의로 제어된다. 그리고, 안정된 양극(24b)의 부상량을 유지함으로써 안정된 전기 저항으로 전해 전류를 반도체 웨이퍼(W) 상의 Cu막(15)에 대해 통전할 수 있다. 또, 통전이 행해지지 않고, 반도체 웨이퍼(W)가 정지해 있을 때에는 양극부(24)가 반도체 웨이퍼(W)에 대해 접하고 있지만, 슬라이더 본체(24a)의 하면측이 반도체 웨이퍼(W)와 양극부(24)의 접촉이 충분히 매끄러워지도록 형성되어 있으므로, 반도체 웨이퍼(W)의 Cu막(15)을 손상시키는 일이 없다.
또한, 연마 장치(21)에는 도4 및 도5에 도시한 바와 같이 패드(28)가 전해조(22)측 면에 배치된 패드 보유 지지 기구(29)가 설치된다. 패드(28)는 링형을 나타내어 이루어지고, 반도체 웨이퍼(W)에 비해 소경으로 형성되어 있다. 패드(28)는 패드 보유 지지 기구(29)에 보유 지지된 상태에서 화살표 F 방향으로 회전되고, 또한 양극부(24)의 배치 위치 이외의 Cu막(15) 상을 미끄럼 이동하면서 화살표 G 방향으로 왕복 이동하도록 구동된다. 또한, 패드 보유 지지 기구(29)에는 패드(28) 사이에 대향 전극(30)이 배치된다. 연마 장치(21)에서는 이 대향 전극(30)이 전해액(E) 속에서 반도체 웨이퍼(W)와 소정 간격을 갖고 대향 배치된다.
이와 같은 연마 장치(21)에서는 양극부(24)에 의해 양극으로서 Cu막(15)을 통전시킴으로써 반도체 웨이퍼(W)의 Cu막(15)을 전해 연마하고, 이 전해 연마와 동시에 회전하면서 화살표 G 방향으로 이동하면서 Cu막(15) 상을 미끄럼 이동하는 패드(28) 와이핑이 행해진다. 이 패드(28)에 의한 와이핑은 다공성 실리카 등의 저유전율 재료로 형성된 층간 절연막의 파괴 압력인 140 g/㎠ 이하의 압박압으로 행해진다.
이와 같이, Cu막(15)에의 통전을 Cu막(15)에 대해 비접촉 상태의 양극부(24)로 행함으로써 안정적으로 균등한 전류 밀도 분포로 통전이 가능해지고, 양호한 연마율, 연마 조건에서의 전해 연마가 행해진다. 또한, Cu막(2)과 양극(4)의 통전 부분이 연마 종료 전에 선행하여 용출되는 일이 없어 연마 종점까지 양호하게 전해연마가 진행된다. 따라서, 상술한 바와 같은 연마 장치(31)에 있어서는 Cu 잔존이나 오버 연마 등의 발생이 방지되어, Cu 배선의 쇼트나 오픈 등의 발생을 억제할 수 있는 동시에, 평활하고 배선 전기 저항이 안정된 면을 형성할 수 있다.
또한, 연마 장치(21)는 Cu막(15)의 연마면측에 양극(4)을 배치하면서 전해 연마와 와이핑이 동시에 또한 양호하게 행해지므로, 예를 들어 웨이퍼 기판(11)의 이면측에도 Cu막(15)을 성막하여 이 이면측으로부터 통전시키는 경우와 같이 다른 장치 사이와의 콘타미네이션이나, Cu막(15)의 웨이퍼 기판(11)에의 성막 방법의 변경 등을 고려할 필요가 없고, 또한 종래부터 사용되고 있는 Cu막의 성막 장치나, 연마 후의 세정 장치를 사용한 종래와 같은 반도체 장치의 제조 프로세스 흐름으로 반도체 장치를 제조할 수 있다.
또한, 변질층의 와이핑은 저유전율 재료에 의해 형성된 강도가 낮은 층간 절연막의 파괴 압력보다도 낮은 압박 압력으로 행해진다. 이로 인해, 연마 장치(21)에서는 CMP에 의한 연마와 같이 박리, 균열 등의 층간 절연막의 파괴가 생기는 일이 없고, 그 결과 양호한 배선 형성을 행할 수 있다. 또한, Cu막(15)에 통전하는 양극은 비접촉이므로, Cu막(15)에의 통전에 따라서는 층간 절연막에 대해서는 압력이 가해지는 일이 없어 층간 절연막에 박리나 균열 등이 생기는 일이 없다.
본 발명의 연마 장치는 상술한 구성에 한정되지 않는 다른 구성을 갖는 것이라도 좋다. 이하, 다른 구성을 갖는 연마 장치에 대해 설명한다. 또, 이하의 설명에 있어서, 연마 장치(21)와 동일 부재인 경우에는 동일 부호를 붙여 상세한 설명은 생략하는 것으로 한다.
연마 장치(31)는 도9a 및 도9b에 도시한 바와 같이 웨이퍼 척(23)에 의해 하부 방향으로 흡착 보유 지지된 반도체 웨이퍼(W)를 벨트형의 패드(32)에 의해 연마하는 것이다. 패드(32)는 환형이 되고, 한 쌍의 구동 롤러(33)에 구동되어 화살표 H 방향으로 주행한다. 또한, 패드(32)는 반도체 웨이퍼(W)에 비해 양측 5 ㎜ 정도로 폭 좁게 형성되어 있다. 이 패드(32)의 주행 경로 상에는 전해액(E)이 저장된 전해조(22)가 배치되어 있고, 이 전해조(22) 내에는 패드(32)를 사이에 끼워 반도체 웨이퍼(W)와 대향하는 위치에 대향 전극(30)이 배치되어 있다.
이 연마 장치(31)에 있어서는, 하부 방향으로 흡착 보유 지지된 반도체 웨이퍼(W)가 화살표 I 방향으로 회전하면서 주행하는 패드(32)에 압박되어 와이핑이 행해진다. 그리고, 패드(32)로부터 비어져 나와 있는 반도체 웨이퍼(W)의 외주연부에 아암(34)에 지지되어 배치된 양극부(24)에서 통전하여 전해 연마가 행해진다. 이 때, 양극부(24)는 반도체 웨이퍼(W)의 회전에 수반하여 부상하므로, 반도체 웨이퍼(W)의 Cu막에 대해 비접촉 상태로 통전을 행한다.
또한, 상술한 연마 장치(31)는 도10a에 도시한 바와 같이 복수의 가이드 롤(35)을 거쳐서 주행시켜도 좋고, 또한 도10b에 도시한 바와 같이 패드(32)를 환형으로 하여 끝없이 주행시키는 구성으로 하지 않고, 권출 롤러(36)에 의해 권출하고 권취 롤러(37)에 의해 권취하도록 주행시키는 구성으로 하는 것이라도 좋다.
다음에, 또 다른 구성을 갖는 연마 장치(41)에 대해 설명한다. 연마 장치(41)는 도11a 및 도11b에 도시한 바와 같이 웨이퍼 척(23)에 의해 하부 방향으로 흡착 보유 지지된 반도체 웨이퍼(W)를 도넛형의 패드(42)에 의해 연마하는 것이다.패드(42)는 전해액(E)이 저장된 전해조(22) 내에서 패드 보유 지지 기구(29)에 보유 지지되면서 또한 화살표 J 방향으로 회전 구동된다. 또한, 패드(42)는 내주로부터 외주까지의 폭이 반도체 웨이퍼(W)에 비해 양측 5 ㎜ 정도 폭 좁게 형성되어 있다. 패드 보유 지지 기구(29)에는 패드(42) 사이에 대향 전극(30)이 배치되어 있다.
이 연마 장치(41)에 있어서는, 하부 방향으로 흡착 보유 지지된 반도체 웨이퍼(W)가 화살표 K 방향으로 회전하면서, 화살표 J 방향으로 회전하는 패드(42)에 압박되어 와이핑이 행해진다. 그리고, 패드(42)로부터 비어져 나와 있는 반도체 웨이퍼(W)의 외주연부에 아암(43)에 지지되어 배치된 양극부(24)로 통전하여 전해 연마가 행해진다. 이 때, 양극부(24)는 도11c에 도시한 바와 같이 반도체 웨이퍼(W)의 회전에 수반하여 부상하므로, 반도체 웨이퍼(W)의 Cu막에 대해 비접촉 상태에서 통전을 행한다.
다음에, 또 다른 구성을 갖는 연마 장치(51)에 대해 설명한다. 연마 장치(51)는 도12a 및 도12b에 도시한 바와 같이 웨이퍼 척(23)에 의해 하부 방향으로 흡착 보유 지지된 반도체 웨이퍼(W)를 패드(52)에 의해 연마하는 것이다. 패드(52)는 전해액(E)이 저장된 전해조(22) 내에서 패드 보유 지지 기구(29)에 보유 지지된 상태에서 화살표 L 방향으로 회전하면서 또한 작은 원을 그리도록 혹성 운동하도록 구동된다. 또한, 패드(52)는 반도체 웨이퍼(W)에 비해 양측 5 ㎜ 정도 소경으로 형성되어 있다. 패드 보유 지지 기구(29)에는 패드(52) 사이에 대향 전극(30)이 배치되어 있다.
이 연마 장치(51)에 있어서는 하부 방향으로 흡착 보유 지지된 반도체 웨이퍼(W)가 화살표 M 방향으로 회전하면서, 화살표 L 방향으로 회전하면서 또한 혹성 운동하는 패드(52)에 압박되어 와이핑이 행해진다. 그리고, 패드(52)로부터 비어져 나와 있는 반도체 웨이퍼(W)의 외주연부에 아암(53)에 지지되어 배치된 양극부(24)로 통전하여 전해 연마가 행해진다. 이 때, 양극부(24)는 반도체 웨이퍼(W)의 회전에 수반하여 부상하므로, 반도체 웨이퍼(W)의 Cu막에 대해 비접촉 상태에서 통전을 행한다.
이와 같은 구성을 갖는 연마 장치(31, 41, 51)에 있어서도 상술한 연마 장치(21)와 마찬가지로 Cu 잔존이나 오버 연마 등의 발생이 방지되어 Cu 배선의 쇼트나 오픈 등의 발생을 억제할 수 있는 동시에, 평활하고 배선 전기 저항이 안정된 면을 형성할 수 있다. 또, 종래부터 사용되고 있는 Cu막의 성막 장치나, 연마 후의 세정 장치를 사용한 종래와 같은 반도체 장치의 제조 프로세스 흐름으로 반도체 장치를 제조할 수 있다.
이상 상세하게 설명한 바와 같이 본 발명에 관한 연마 방법 및 연마 장치에 따르면, 금속막에 대해 비접촉 상태로 한 통전 전극으로 금속막을 통전하고, 이에 의해 전해 연마를 행함으로써 연마 종점까지 통전 부분의 금속막을 잔존시킬 수 있어, 금속막에 양호하게 전해 연마를 진행시켜 금속막의 잔류나 오버 연마 등의 발생을 방지할 수 있다.
또한, 본 발명에 따르면, 금속막보다도 소경인 패드를 사용하여 통전 전극을그 패드로부터 비어져 나오는 금속막의 외주연부에 배치함으로써 통전 전극을 연마면측에 배치해도 와이핑을 저해하는 일이 없고, 전해 연마와 와이핑을 동시에 또한 양호하게 행할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법에 따르면, 상술한 연마 방법과 마찬가지로 연마 종점까지 양호하게 전해 연마를 진행시켜, 금속막의 잔류나 오버 연마 등의 발생을 방지할 수 있고, 또한 전해 연마와 와이핑을 동시에 또한 양호하게 행할 수 있다. 따라서, 본 발명에 따르면, 금속 배선의 쇼트나 오픈 등의 발생을 억제할 수 있는 동시에, 평활하고 배선 전기 저항이 안정된 면을 형성할 수 있다. 그리고, 다른 장치 사이의 콘타미네이션이나, 금속막의 성막 방법의 변경 등을 고려할 필요가 없고, 종래부터 사용되고 있는 성막 장치나, 연마 후의 세정 장치를 사용한 종래와 같은 반도체 장치의 제조 프로세스 흐름에 의해 반도체 장치를 제조할 수 있다.
또한, 본 발명에 따르면, 통전 전극이 비접촉이 되어 통전시에 층간 절연막을 가압하지 않으므로, 층간 절연막에 다공성 실리카 등의 저유전율 재료에 의해 형성된 강도가 낮은 저유전율막을 사용한 경우라도 박리, 균열 등의 층간 절연막의 파괴를 방지할 수 있어 양호한 배선 형성을 행할 수 있다.
Claims (18)
- 전해액 중에 금속막이 형성된 기판과 대향 전극을 소정의 간격을 갖고 대향 배치하는 동시에,상기 금속막에 대해 비접촉 상태로 한 통전 전극에 의해 전해액을 거쳐서 금속막에 통전하여 상기 금속막을 전해 연마하는 것을 특징으로 하는 연마 방법.
- 제1항에 있어서, 상기 통전 전극은 상기 대향 전극에 비해 근접하여 상기 기판에 대향 배치되는 것을 특징으로 하는 연마 방법.
- 제1항에 있어서, 상기 전해액에는 착체 형성제가 포함되는 것을 특징으로 하는 연마 방법.
- 제1항에 있어서, 상기 금속막은 구리막인 것을 특징으로 하는 연마 방법.
- 제3항에 있어서, 상기 금속막 상에 패드를 미끄럼 이동시키는 와이핑을 동시에 행하는 것을 특징으로 하는 연마 방법.
- 제5항에 있어서, 상기 패드는 통전 전극의 배치 위치를 피하여 미끄럼 이동하는 것을 특징으로 하는 연마 방법.
- 제5항에 있어서, 상기 패드는 상기 금속막에 비해 소경으로 형성되어 있는 것을 특징으로 하는 연마 방법.
- 제7항에 있어서, 상기 통전 전극은 상기 패드로부터 비어져 나오는 상기 금속막의 외주연부에 적어도 하나 배치되는 것을 특징으로 하는 연마 방법.
- 제5항에 있어서, 상기 와이핑시에 상기 기판이 회전하는 것을 특징으로 하는 연마 방법.
- 제9항에 있어서, 상기 기판의 회전에 의해 기판과 통전 전극 사이에 전해액이 유입하고, 상기 전해액의 동압으로 상기 통전 전극이 부상하여 상기 금속막에 대해 비접촉 상태가 되는 것을 특징으로 하는 연마 방법.
- 금속막이 형성된 기판과,상기 기판과 소정의 간격을 갖고 대향 배치되는 대향 전극과,상기 금속막에 대해 비접촉 상태가 된 통전 전극이 전해액 중에 배치되어 이루어지고,상기 통전 전극에 의해 전해액을 거쳐서 금속막에 통전하여 상기 금속막을 전해 연마하는 것을 특징으로 하는 연마 장치.
- 제11항에 있어서, 상기 금속막 상을 미끄럼 이동하는 패드를 구비하는 것을 특징으로 하는 연마 장치.
- 제12항에 있어서, 상기 패드의 미끄럼 이동시에 상기 기판이 회전 구동되는 것을 특징으로 하는 연마 장치.
- 제13항에 있어서, 상기 통전 전극은 전극 재료로 이루어지는 전극부와,상기 전극부를 피복하는 본체부로 이루어지고,상기 전극부는 적어도 상기 금속막과 대향하는 하나의 면이 외측으로 노출되는 동시에,상기 본체부는 상기 금속막과 대향하는 면의 일변부가 절결되어 형성되고,상기 본체부의 절결된 측이 상기 기판의 회전 방향의 상류측에 위치하여 배치되는 것을 특징으로 하는 연마 장치.
- 전해액 중에 층간 절연막에 형성된 접속 구멍 또는 배선 홈, 혹은 이들 양방을 매립하도록 금속 배선 재료로 이루어지는 금속막이 형성된 웨이퍼 기판과 대향 전극을 소정의 간격을 갖고 대향 배치하는 동시에,상기 금속막에 대해 비접촉 상태로 한 통전 전극에 의해 전해액을 거쳐서 금속막에 통전하여 상기 금속막을 전해 연마하는 것을 특징으로 하는 반도체 장치의제조 방법.
- 제15항에 있어서, 상기 금속막 상에 패드를 미끄럼 이동시키는 와이핑을 동시에 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제16항에 있어서, 상기 와이핑시에 상기 웨이퍼 기판이 회전하고, 상기 기판의 회전에 의해 기판과 통전 전극 사이에 전해액이 유입하고, 상기 전해액의 동압으로 상기 통전 전극이 부상하여 상기 금속막에 대해 비접촉 상태가 되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제15항에 있어서, 상기 층간 절연막은 저유전율 재료에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00121333 | 2002-04-23 | ||
| JP2002121333A JP2003311538A (ja) | 2002-04-23 | 2002-04-23 | 研磨方法、研磨装置及び半導体装置の製造方法 |
| PCT/JP2003/005108 WO2003090965A1 (fr) | 2002-04-23 | 2003-04-22 | Procede de polissage, dispositif de polissage, et procede de fabrication d'equipement a semi-conducteurs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050009990A true KR20050009990A (ko) | 2005-01-26 |
Family
ID=29267407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2004-7016976A KR20050009990A (ko) | 2002-04-23 | 2003-04-22 | 연마 방법, 연마 장치 및 반도체 장치의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050178672A1 (ko) |
| JP (1) | JP2003311538A (ko) |
| KR (1) | KR20050009990A (ko) |
| TW (1) | TWI245083B (ko) |
| WO (1) | WO2003090965A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6186499B2 (ja) * | 2013-05-09 | 2017-08-23 | エーシーエム リサーチ （シャンハイ） インコーポレーテッド | ウェハのメッキおよび／または研磨のための装置および方法 |
| CN103447640B (zh) * | 2013-07-25 | 2015-11-18 | 南京航空航天大学 | 一种实现旋转通液的电解磨削装置及其工作方法 |
| TWI647343B (zh) * | 2014-05-16 | 2019-01-11 | 盛美半導體設備（上海）有限公司 | Apparatus and method for electroplating or electropolishing bracts |
| JP6431128B2 (ja) * | 2017-05-15 | 2018-11-28 | エーシーエム リサーチ （シャンハイ） インコーポレーテッド | ウェハのメッキおよび／または研磨のための装置および方法 |
| CN115179187A (zh) * | 2021-04-06 | 2022-10-14 | 广州集成电路技术研究院有限公司 | 晶片保护电路和化学机械平坦化设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5938504A (en) * | 1993-11-16 | 1999-08-17 | Applied Materials, Inc. | Substrate polishing apparatus |
| US6376285B1 (en) * | 1998-05-28 | 2002-04-23 | Texas Instruments Incorporated | Annealed porous silicon with epitaxial layer for SOI |
| US6143155A (en) * | 1998-06-11 | 2000-11-07 | Speedfam Ipec Corp. | Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly |
| US6251235B1 (en) * | 1999-03-30 | 2001-06-26 | Nutool, Inc. | Apparatus for forming an electrical contact with a semiconductor substrate |
| JP4420490B2 (ja) * | 1999-05-17 | 2010-02-24 | 独立行政法人理化学研究所 | Ｅｌｉｄ平面研削盤の電極支持装置とその方法 |
| JP4513145B2 (ja) * | 1999-09-07 | 2010-07-28 | ソニー株式会社 | 半導体装置の製造方法および研磨方法 |
| JP2001326204A (ja) * | 2000-03-09 | 2001-11-22 | Sony Corp | 半導体装置の製造方法および研磨方法 |
| JP2002093761A (ja) * | 2000-09-19 | 2002-03-29 | Sony Corp | 研磨方法、研磨装置、メッキ方法およびメッキ装置 |
| US6764590B1 (en) * | 2001-11-08 | 2004-07-20 | Seagate Technology Llc | Automated machine control gap for conical fluid dynamic bearing ECM grooving |
-
2002
- 2002-04-23 JP JP2002121333A patent/JP2003311538A/ja active Pending
-
2003
- 2003-04-15 TW TW092108661A patent/TWI245083B/zh not_active IP Right Cessation
- 2003-04-22 KR KR10-2004-7016976A patent/KR20050009990A/ko not_active Application Discontinuation
- 2003-04-22 WO PCT/JP2003/005108 patent/WO2003090965A1/ja active Application Filing
- 2003-04-22 US US10/512,205 patent/US20050178672A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW200415260A (en) | 2004-08-16 |
| JP2003311538A (ja) | 2003-11-05 |
| WO2003090965A1 (fr) | 2003-11-06 |
| TWI245083B (en) | 2005-12-11 |
| US20050178672A1 (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6402925B2 (en) | Method and apparatus for electrochemical mechanical deposition | |
| US6902659B2 (en) | Method and apparatus for electro-chemical mechanical deposition | |
| US7077725B2 (en) | Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus | |
| KR100780257B1 (ko) | 연마 방법, 연마 장치, 도금 방법 및 도금 장치 | |
| US6837979B2 (en) | Method and apparatus for depositing and controlling the texture of a thin film | |
| US7297239B2 (en) | Method and apparatus for the electrochemical deposition and planarization of a material on a workpiece surface | |
| US6722950B1 (en) | Method and apparatus for electrodialytic chemical mechanical polishing and deposition | |
| US20030127320A1 (en) | Apparatus for electrochemically depositing a material onto a workpiece surface | |
| US7201828B2 (en) | Planar plating apparatus | |
| US7361582B2 (en) | Method of forming a damascene structure with integrated planar dielectric layers | |
| KR20040103756A (ko) | 전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법 | |
| JP2007050505A (ja) | 電解加工装置および電解加工方法 | |
| JP4644954B2 (ja) | 研磨装置 | |
| KR20050005389A (ko) | 연마 방법 및 연마 장치와, 반도체 장치의 제조 방법 | |
| KR20050009990A (ko) | 연마 방법, 연마 장치 및 반도체 장치의 제조 방법 | |
| KR20040104592A (ko) | 연마 장치 및 연마 방법 | |
| US20090061741A1 (en) | Ecmp polishing sequence to improve planarity and defect performance | |
| JP2001326204A (ja) | 半導体装置の製造方法および研磨方法 | |
| JP2004087760A (ja) | 半導体装置の製造方法及び製造装置 | |
| JP2002337025A (ja) | 研磨液及び研磨方法 | |
| WO2003092944A1 (fr) | Procede et systeme de polissage, et procede de fabrication d'un dispositif a semi-conducteur | |
| JP2003311537A (ja) | 研磨方法、研磨装置及び半導体装置の製造方法 | |
| JP2003347243A (ja) | 研磨方法、研磨装置及び半導体装置の製造方法 | |
| JP2003326419A (ja) | めっき方法、めっき装置、及び研磨方法、研磨装置、並びに半導体装置の製造方法 | |
| US20030211744A1 (en) | Method for preventing or reducing anodic cu corrosion during cmp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |