JP2009527129A - 基板上の導電性材料を電気化学的に研磨する方法 - Google Patents

基板上の導電性材料を電気化学的に研磨する方法 Download PDF

Info

Publication number
JP2009527129A
JP2009527129A JP2008555433A JP2008555433A JP2009527129A JP 2009527129 A JP2009527129 A JP 2009527129A JP 2008555433 A JP2008555433 A JP 2008555433A JP 2008555433 A JP2008555433 A JP 2008555433A JP 2009527129 A JP2009527129 A JP 2009527129A
Authority
JP
Japan
Prior art keywords
voltage
substrate
conductive material
polishing
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008555433A
Other languages
English (en)
Inventor
チャンボ ドゥ,
フェン, キュー. リュー,
アライン ドゥボウスト,
ウェイ−ヤン スー,
リャン−ユー チェン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009527129A publication Critical patent/JP2009527129A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23HWORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00Combined machining
    • B23H5/06Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B23H5/08Electrolytic grinding
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

基板表面から導電性材料を除去するための方法が提供される。1つの態様において、この方法は、基板のフィールド領域間に形成された誘電体特徴画成部、該特徴画成部内及び基板のフィールド領域上に配置されたバリア材料、並びに該バリア材料上に配置された導電性材料を含む基板を準備するステップと、基板を研磨して、直流バイアスで導電性材料のバルク部分を実質的に除去するステップと、基板を研磨して、パルスバイアスで導電性材料の残り部分を除去するステップと、を備えている。
【選択図】 図4

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、基板から導電性材料を除去するための方法に係る。
関連技術の背景
[0002]サブハーフ(sub-half)ミクロン及びそれより小さい特徴部を確実に形成することは、半導体デバイスの次世代の超大規模集積(VLSI)及び超々大規模集積(ULSI)のための重要な技術の1つである。しかしながら、回路技術の限界が推し進められるにつれて、VLSI及びULSI技術における相互接続部の縮小寸法が処理能力に付加的な要求を課している。相互接続部の確実な形成は、VLSI及びULSIの成功にとって重要であると共に、個々の基板及びダイの回路密度及びクオリティを高めるための努力を継続することにとっても重要である。
[0003]基板表面上に逐次材料堆積及び材料除去技術を使用して多レベルの相互接続部を形成し、そこに特徴部を形成している。材料の層が逐次に堆積されたり除去されたりするときには、基板の最上面がその表面にわたって平坦でなくなり、更なる処理の前に平坦化を必要とすることがある。平坦化又は「研磨」とは、基板の表面から材料を除去して一般的に平らな平坦面を形成するプロセスである。平坦化は、余計な堆積材料を除去し、望ましくない表面トポグラフィーや表面欠陥、例えば、表面の粗さ、集塊物質、結晶格子のダメージ、スクラッチ、及び汚染層又は材料を除去して、その後のホトリソグラフィー及び他の半導体プロセスのための平らな表面を設けるのに有用である。
[0004]化学的機械的平坦化又は化学的機械的研磨(CMP)は、基板を平坦化するのに使用される共通の技術である。従来のCMP技術では、基板キャリア又は研磨ヘッドがキャリアアッセンブリに装着され、CPM装置において研磨用品と接触して位置付けられる。キャリアアッセンブルは、制御可能な圧力を基板に与えて、基板を研磨パッドに対して押しやる。パッドは、外部駆動力により基板に対して移動される。従って、CMP装置は、研磨組成物を分散して化学的作用及び機械的作用の両方を実行しながら、基板の表面と研磨用品との間に研磨又はこすり移動を実行させる。
[0005]しかしながら、基板に形成された特徴画成部を充填するために基板の表面に堆積される材料は、しばしば、特徴画成部の上に可変密度の非均一に形成された表面を生じさせる。図1Aを参照すれば、金属層20が基板10に堆積されて、低密度特徴画成部としても知られている広い特徴画成部30、又は高密度特徴画成部としても知られている狭い特徴画成部40を充填する。過剰負担と称される過剰材料は、狭い特徴画成部40の上には大きな厚み45で形成されると共に、広い特徴画成部30の上では最小堆積部35をもつことがある。過剰負担をもつ表面を研磨すると、狭い特徴部上の不十分な金属除去から残留部50が保持されることがある。このような残留部50を除去するための過剰研磨プロセスは、広い特徴画成部30の上に過剰金属除去を生じることがある。過剰金属除去は、図1Bに示すように、広い特徴部の上に、ディッシュ55として知られた凹所又はへこみのようなトポグラフィー欠陥を形成することになる。
[0006]基板表面における特徴部のディッシュ化及び残留部の保持は、ディッシュ及び残留部が基板のその後の処理に悪影響を及ぼし得るので、望ましくない。例えば、ディッシュ化(dishing)は、非平坦面を生じさせ、その後のホトリソグラフィーステップの間に高解像度の線を印刷する能力を損なうと共に、基板のその後の表面トポグラフィーに悪影響を及ぼして、デバイスの製造及び収率を悪化させる。又、ディッシュ化は、デバイスのコンダクタンスを下げ、抵抗を上げることによりデバイスの性能に悪影響を及ぼし、デバイスの可変性及びデバイスの収率ロスを生じさせる。残留物は、導電性材料と基板表面との間に配置されるバリア層材料(図示せず)のようなその後の材料の非均一な研磨を招くことがある。CMP後のプロフィールは、一般に、狭いトレンチ又は濃密なエリアよりも広いトレンチにおいてより高いディッシュ化を示している。又、非均一な研磨は、デバイスの欠陥形成を増加すると共に、基板の収率を低下させる。
[0007]又、基板研磨プロセスは、スループット生産を増加するように非常に効率的でなければならない。しばしば、研磨用品の化学的濃度、電位及び/又は圧力のようなプロセス変数の増加によって過剰研磨される基板に欠陥が形成される。これら欠陥の幾つかは、これらの変数を減少することにより最小にできるが、スループット生産の時間及びロスが増加し得る。
[0008]それ故、平坦化の間に基板へのトポグラフィー欠陥の形成を最小にして基板から導電性材料を除去するための方法が要望される。
発明の概要
[0009]本発明の態様は、電気化学的研磨技術により導電性材料を除去するための組成物及び方法を提供する。1つの態様では、基板を処理する方法において、基板のフィールド領域間に形成された誘電体特徴画成部、その特徴画成部及び基板のフィールド領域に配置されたバリア材料、及びそのバリア材料に配置された導電性材料を含む基板を準備するステップと、基板を研磨して、直流バイアスで導電性材料の第1部分を実質的に除去するステップと、基板を研磨して、パルスバイアスで導電性材料の第2部分を除去するステップと、を備えた方法が提供される。
[0010]別の態様では、基板を処理する方法において、基板のフィールド領域間に形成された誘電体特徴画成部、その特徴画成部及び基板のフィールド領域に配置されたバリア材料、及びそのバリア材料に配置された導電性材料を含む基板を準備するステップと、基板を研磨して、導電性材料の第1部分を実質的に除去するステップと、基板を研磨して、導電性材料の第2部分を除去するステップとを備え、これは、第1の直流バイアスを基板に印加する段階、パルスバイアスを基板に印加する段階、及び第2の直流バイアスを基板に印加する段階を含む、方法が提供される。
[0011]上述した本発明の態様をどのように達成するか理解できるように、上記で概要を述べた本発明の実施形態を、添付図面を参照してより詳細に説明する。
[0012]しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、それ故、本発明の範囲を限定するものとは考えられず、本発明は、他の等しく効果的な実施形態も受け容れられることに注意されたい。
好ましい実施形態の詳細な説明
[0020]一般的に、本発明の態様は、電気化学的機械的研磨(Ecmp)技術により基板表面から導電性材料を除去するための方法及び組成物を提供する。本発明は、バイアス技術を適用することにより基板表面から導電性材料を除去するための平坦化技術を参照して以下に説明する。
[0021]ここに使用する語及び句には、特に更なる定義がない限り、当業者によってこの技術における通常の慣習的な意味が与えられなければならない。化学的研磨は、広く解釈されねばならず、化学的作用を使用して基板表面を平坦化することを含むが、これに限定されない。電気的研磨も、広く解釈されなければならず、電気化学的作用を適用することによって基板を平坦化することを含むが、これに限定されない。電気化学的機械的研磨(Ecmp)も、広く解釈されなければならず、電気化学的作用、機械的作用、及び化学的作用の適用により基板を平坦化して、基板表面から材料を除去することを含む。
[0022]アノード分解も、広く解釈されなければならず、アノードバイアスを基板に直接又は間接的に印加して、基板表面からその周囲の研磨組成物への導電性材料の除去を生じさせることを含むが、これに限定されない。研磨組成物も、広く解釈されねばならず、電解液成分として知られている材料を一般的に含む液体媒体にイオン伝導率、ひいては、導電率を与える組成物を含むが、これに限定されない。研磨組成物における各電解液成分の量は、体積パーセント又は重量パーセントで測定することができる。体積パーセントとは、望ましい液体成分の体積を完全な組成物の全液体の全体積で除算したものに基づくパーセンテージを指す。重量パーセントに基づくパーセンテージとは、望ましい成分の重量を完全な組成物の全液体成分の全重量で除算したものである。
[0023]電気化学的機械的研磨プロセスは、この電気化学的機械的研磨プロセスに適応される1つ以上の研磨ステーションを有するプラットホームのような処理装置において遂行することができる。1つ以上の研磨ステーションは、従来の化学的機械的研磨を遂行するように適応させることができる。電気化学的機械的研磨プロセスを遂行するためのプラテンは、研磨用品、第1の電極、及び第2の電極を含むことができ、基板は、第2の電極に電気的接触される。適当なシステムの一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるReflexion Lk Ecmp(登録商標)処理システムである。装置についての以下の説明は、例示的であり、本発明の範囲を限定するものとして解釈又は理解されてはならない。
[0024]図2は、基板を電気化学的に処理するための装置を有する例示的な平坦化システム100の一実施形態の平面図である。この平坦化システム100は、一般に、ファクトリインターフェイス102、ローディングロボット104、及び平坦化モジュール106を備えている。ローディングロボット104は、ファクトリインターフェイス102及び平坦化モジュール106の至近に配置され、それらの間での基板122の移送を容易にしている。
[0025]平坦化システム100のモジュールの制御及び一体化を容易にするためにコントローラ108が設けられる。コントローラ108は、中央処理ユニット(CPU)110、メモリ112及び支援回路114を備えている。コントローラ108は、例えば、平坦化、クリーニング及び移送プロセスの制御を容易にするために、平坦化システム100の種々のコンポーネントに結合される。
[0026]ファクトリインターフェイス102は、一般に、クリーニングモジュール116及び1つ以上のウェハカセット118を備えている。ウェハカセット118と、クリーニングモジュール116と、入力モジュール124との間で基板122を移送するために、インターフェイスロボット120が使用される。入力モジュール124は、グリッパー、例えば、真空グリッパー又は機械的クランプ(図示せず)により平坦化モジュール106とファクトリインターフェイス102との間で基板122を移送するのを容易にするように位置付けられる。
[0027]平坦化モジュール106は、環境的に制御されるエンクロージャー188に配置された少なくとも第1の電気化学的機械的平坦化(Ecmp)ステーション128を備えている。本発明から利益を得るように適応させることのできる平坦化モジュール106の例は、MIRRA(登録商標)化学的機械的平坦化システム、MIRRA MESA(登録商標)化学的機械的平坦化システム、REFLEXION(登録商標)化学的機械的平坦化システム、REFLEXION(登録商標)LK化学的機械的平坦化システム、及びREFLEXION LK Ecmp(登録商標)化学的機械的平坦化システムを含み、これらは、全て、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できる。処理パッド、平坦化ウェブ又はその組合せを使用するもの、及び平坦化表面に対して基板を回転運動、直線運動又は他の平面運動で移動するものを含む他の平坦化モジュールも、本発明から利益を得るように適応させることができる。
[0028]図2に示す実施形態では、平坦化モジュール106は、Ecmpステーション128、第2のEcmpステーション130、及び第3の研磨ステーション132を備えている。第3の研磨ステーションは、図2に示されたEcmpステーション128又は130について述べるようなEcmpステーションでよく、或いは又、化学的機械的研磨(CMP)ステーションでもよい。CMPステーションは、従来的な性質のものであるので、簡略化のためにそれ以上の説明は省略する。しかしながら、適当なCMP研磨ステーションの一例が、1998年4月14日発行の“Continuous Processing System for Chemical Mechanical Polishing”と題する米国特許第5,738,574号に更に詳細に説明されており、これは、本発明と矛盾しない程度に参考としてここに全体を援用する。
[0029]基板からの導電性材料の第1部分の最初の除去、バルク材料除去は、Ecmpステーション128において電気化学的分解プロセスを通して遂行される。Ecmpステーション128におけるバルク材料除去の後に、導電性材料の第2部分の除去、残留導電性材料除去が、Ecmpステーション130において、第2の電気化学的機械的プロセスを通して遂行される。平坦化モジュール106では、2つ以上の残留Ecmpステーション130が使用されてもよい。残留Ecmpステーション130での処理の後に、研磨ステーション132において、ここに述べるバリア除去プロセスによりバリア層材料を除去することができる。或いは又、第1及び第2のEcmpステーション128、130の各々を使用して、ここに述べる2ステップ導電性材料除去の両方を単一のステーションで遂行してもよい。
[0030]又、例示的な平坦化モジュール106は、移送ステーション136及び回転式コンベア(carousel)134も備え、これらは、マシンベース140の上側即ち第1の側138に配置される。一実施形態では、移送ステーション136は、入力バッファステーション142、出力バッファステーション144、移送ロボット146、及びロードカップアッセンブリ148を備えている。入力バッファステーション142は、ローディングロボット104によりファクトリインターフェイス102から基板を受け取る。又、ローディングロボット104は、研磨された基板を出力バッファステーション144からファクトリインターフェイス102へ返送するのにも使用される。移送ロボット146は、バッファステーション142、144とロードカップアッセンブリ148との間で基板を移動するのに使用される。
[0031]一実施形態では、移送ロボット146は、基板の縁で基板を保持する空気グリッパーフィンガーを各々有する2つのグリッパーアッセンブリ(図示せず)を備えている。移送ロボット146は、処理されるべき基板を入力バッファステーション142からロードカップアッセンブリ148へ移送するのと同時に、処理された基板をロードカップアッセンブリ148から出力バッファステーション144へ移送することができる。効果的に使用できる移送ステーションの一例が、2000年12月5日にトービン氏に発行された米国特許第6,156,124号に説明されており、この特許は、参考としてここにその全体を援用する。
[0032]回転式コンベア134は、ベース140の中心に配置される。回転式コンベア134は、典型的に、平坦化ヘッドアッセンブリ152を各々支持する複数のアーム150を備えている。図2に示すアーム150のうちの2つは、移送ステーション136と、第1のEcmpステーション128の研磨用品アッセンブリ126とが見えるように、仮想線で示されている。回転式コンベア134は、平坦化ヘッドアッセンブリ152を平坦化ステーション128、130、132と、移送ステーション136との間で移動できるように、インデックスすることができる。効果的に使用できる1つの回転式コンベアが、1998年9月8日にペルロフ氏等に発行された米国特許第5,804,507号に説明されており、この特許は、参考としてここにその全体を援用する。
[0033]ベース140には、平坦化ステーション128、130、132の各々に隣接してコンディショニング装置182が配置される。このコンディショニング装置182は、均一な平坦化結果を維持するように、ステーション128、130、132に配置された平坦化材料を周期的にコンディショニングする。
電気化学的機械的処理
[0034]基板を研磨して、残留物を含む導電性材料を除去し、特徴部内のディッシュ化を最小にしながら、研磨時間を短縮してスループットを高めるための方法及び組成物が提供される。この方法は、電気化学的研磨技術により遂行することができる。1つの態様において、この方法は、導電性材料層が特徴部の上に配置された基板を処理するステップと、ここに述べる研磨組成物を基板の表面へ供給するステップと、基板と研磨用品との間に圧力を印加するステップと、基板と研磨用品との間に相対的な運動を与えるステップと、基板に電気的接触した第1電極と第2電極との間にバイアスを印加するステップと、導電性材料の少なくとも一部分を基板表面から除去するステップと、を備えることができる。
[0035]ここに述べる方法及び組成物に基づいて処理される基板の概略断面図である図3Aから3Eを参照して、プロセスの一実施形態を以下に説明する。図3Aを参照すれば、基板200は、一般的に、その上に形成された誘電体層210を含む。ビア、トレンチ、接触部又はホールのような複数のアパーチャー、例えば、高密度アレイの狭い特徴画成部220及び低密度の広い特徴画成部230がパターン化されて、誘電体層210へとエッチングされる。これらアパーチャーは、従来のホトリソグラフィック及びエッチング技術により誘電体層210に形成することができる。
[0036]図3Aは、基板200と、Ecmpプロセスを適用する前に不動態層290が形成された導電性材料260とを示している。図3Bは、その形成された不動態層290の一部分を除去するための基板表面と研磨用品との接触を示している。図3Cは、第1のEcmpプロセスを適用することにより、導電性材料260の一部分、例えば、導電性材料260の少なくとも約50%が除去された後の基板を示している。残りの導電性材料260、即ちバリア層240上に配置された残留材料は、図3Dに示すように、第2のEcmpプロセスを適用することにより、バリア層240まで除去される。更に、図3Eに示すように、誘電体層210の残りのバリア層240は、CMPプロセスのような第3のプロセス、又は第3のEcmpプロセスにより除去することができる。或いは又、図示されていないが、残りの導電性材料260及びバリア層240は、単一の処理ステップで除去されてもよい。
[0037]狭い特徴画成部及び広い特徴画成部という語は、基板表面上に形成される構造に基づいて変化し得るが、一般的には、狭い特徴画成部の上に形成される過剰な材料堆積(又は高い過剰負担)及び広い特徴画成部上の最小又は低い材料堆積(最小又は低い過剰負担)の各堆積プロフィールにより特徴付けることができる。例えば、狭い特徴画成部は、サイズが約0.13μmで、高い過剰負担を有するものでよく、これに比して、広い特徴画成部は、サイズが約10μmで、最小又は不十分な過剰負担を有するものでよい。しかしながら、高い過剰負担及び低い過剰負担は、必ずしも特徴部の上に形成されず、特徴部と特徴部との間の基板表面上のエリアに形成されてもよい。
[0038]誘電体層210は、半導体デバイスの製造に従来使用される1つ以上の誘電体材料を含んでもよい。例えば、誘電体材料は、二酸化シリコン、燐ドープのシリコンガラス(PSG)、硼素−燐ドープのシリコンガラス(BPSG)、及びプラズマ増強型化学気相堆積(PECVD)によりテトラエチルオーソシリケート(TEOS)又はシランから導出された二酸化シリコンのような材料を含んでもよい。又、誘電体層は、次のものを含む低誘電率の材料で構成されてもよい。フルオロ−シリコンガラス(FSG)、ポリマー、例えば、ポリアミド、炭素含有酸化シリコン、例えば、BLACK DIAMOND(登録商標)誘電体材料、窒素及び/又は酸素をドープできるシリコンカーバイド材料で、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるBLOK(登録商標)誘電体材料を含むもの。
[0039]バリア層240は、基板200上及び特徴画成部220、230内に従順に配置される。バリア層240は、次のような金属又は金属窒化物で構成されてもよい。タンタル、窒化タンタル、窒化タンタルシリコン、チタン、窒化チタン、窒化チタンシリコン、タングステン、窒化タングステン、又はその組合せ、或いは基板及び/又は誘電体材料とその後に堆積される導電性材料との間の材料の拡散を制限できる他の材料。
[0040]バリア層240上に導電性材料260の層が配置される。ここで使用する「導電性材料層」という語は、特徴部を充填して、線、接触部又はビアを形成するのに使用される銅、タングステン、アルミニウム、銀又はその合金のような任意の導電性材料として定義される。図示されていないが、層間接着を改善し、その後の堆積プロセスを改善するために、導電性材料260を堆積する前に、バリア層に導電性材料の種層が堆積されてもよい。種層は、堆積されるべきその後の材料と同じ材料でよい。
[0041]導電性材料260の一形式は、銅含有材料である。銅含有材料は、銅、銅合金(例えば、少なくとも約80重量パーセントの銅を含む銅ベース合金)、又はドープされた銅を含む。本開示全体にわたって使用される「銅含有材料」という句、「銅」という語、及び「Cu」という記号は、銅、銅合金、ドープされた銅、又はその組合せを包含することが意図される。更に、導電性材料は、半導体製造処理に使用される任意の導電性材料でよい。
[0042]研磨組成物は、銅を除去するのに特に有用であるが、他の導電性材料、例えば、アルミニウム、白金、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、コバルト、金、銀、ルテニウム、又はその組合せを除去するのにも使用できると考えられる。導電性研磨用品との接触によるような機械的な磨きを研磨組成物と共に使用して、平坦性を改善すると共に、これら導電性材料の除去率を改善することもできる。
[0043]一実施形態では、堆積された導電性材料260は、狭い特徴画成部220の上に形成される丘又は山頂とも称される過剰材料堆積即ち高い過剰負担270と、広い特徴画成部230上の谷とも称される最小過剰負担280との堆積プロフィールを有する。別の実施形態では、高い過剰負担及び最小過剰負担は、基板表面にわたり特徴部と特徴部との間で任意に形成される。
[0044]第1の電気化学的機械的研磨(Ecmp)プロセスは、図3Bから3Cに示すように、基板表面から、導電性材料の第1部分、即ちバルク導電性材料を除去するのに使用することができ、次いで、第2のEcmpプロセスは、図3Cから3Dに示すように、導電性材料の第2部分、即ち残留銅含有材料を除去することができる。
[0045]電気化学的機械的研磨技術は、化学的作用、機械的作用及び電気的作用の組合せを使用して、材料を除去し、基板表面を平坦化する。バルク材料とは、ここでは、基板表面に形成された特徴部を実質的に充填するに充分以上の量で基板に堆積される材料として広く定義される。残留材料又は残りの材料とは、1つ以上の研磨プロセスステップの後に残っているバルク材料として広く定義される。一般的に、第1のEcmpプロセス中のバルク除去は、導電層の少なくとも約50%、好ましくは、少なくとも約70%、より好ましくは、少なくとも約80%、例えば、少なくとも約90%を除去する。第2のEcmpプロセス中の残留物除去は、バリア層に配置された残りの導電性材料の、全部でなくてもほとんどを除去し、充填された詰め物を後に残す。Ecmpプロセスの別の実施形態では、単一の処理ステップにおいて基板表面から全導電性材料を除去することができる。
[0046]第1のEcmpプロセスは、導電層の高速除去率により基板製造のスループットに貢献する。しかしながら、第1のEcmpプロセスを単独で使用する場合には、相当に多くの導電性材料が除去されて、過小負担を生じることがある。第2のEcmpプロセスは、導電層を正確に除去して平らな基板表面を形成するために基板製造のスループットに貢献する。それ故、第1及び第2の組合せEcmpプロセスがスループットを高め、クオリティの高い平坦な基板表面を形成する。
[0047]更に、第1のEcmpプロセスは、導電性材料層の高速除去率を発生し、又、第2のEcmpは、残りの導電性材料の正確な除去により、基板特徴部のディッシュ化及び腐食を減少し又は最小とした平らな基板表面を形成する。又、Ecmp又はCMPバリア除去プロセスも、基板特徴部のディッシュ化及び腐食を減少し又は最小とした平らな基板表面を形成する。第2のEcmpステップは、過剰な金属除去が、図1Aに示すディッシュ化D及び図1Bに示す腐食Eとして知られた凹所又はへこみのようなトポグラフィー欠陥を形成するのを防止するために、低速である。それ故、導電性材料260の大部分は、第1のEcmpステップ中に、第2のEcmpステップ中の残り又は残留導電性材料260よりも速い率で除去される。このEcmpプロセスは、全基板処理のスループットを高める一方、欠陥がほとんど又は全くない滑らかな表面を形成する。
[0048]導電性材料の第1部分の除去即ちバルク除去のEcmpプロセスは、第1の研磨プラテンにおいて遂行できると共に、導電性材料の第2部分即ち残留物の除去のEcmpプロセスは、第1プラテンと同じ又は異なる研磨装置の第2の研磨プラテンにおいて遂行することができる。別の実施形態では、残留物除去のEcmpプロセスは、第1のプラテンにおいて遂行することができる。バリア材料は、個別のプラテン、例えば、第3のプラテンにおいて除去することができる。例えば、ここに述べるプロセスに基づく装置は、バルク材料を除去するための3つのプラテンを含んでもよいし、又はバルク材料を除去する1つのプラテン、残留物を除去する第2のプラテン、及びバリアを除去する第3のプラテンを備え、バルク及び残留物プロセスがEcmpプロセスで、バリアの除去がCMPプロセスであってもよい。別の実施形態では、3つのEcmpプラテンを使用して、バルク材料を除去し、残留物を除去し、バリアを除去してもよい。
[0049]電気化学的機械的研磨技術の一実施形態では、基板が、キャリアヘッドのようなリセプタクルに配置されて、プラテンに隣接して位置付けられ、該プラテンは、第1及び第2電極を収容する研磨用品アッセンブリに結合された研磨用品を有している。次いで、基板は、プラテンに配置されて、研磨用品に物理的に接触され、更に、基板は、研磨用品及び研磨組成物を通して少なくとも1つの電極と電気的に結合される。研磨組成物も、パッドアッセンブリと基板との間でプラテンに配置される。研磨組成物は、基板表面に不動態層を形成する。この不動態層は、基板表面に配置される化学的及び/又は電気的な絶縁材料でよい。基板表面と導電性用品との間に相対的な運動が与えられて、不動態層を減少し又は除去する。電源からのバイアスが2つの電極間に印加される。
[0050]一般的に、バイアスの印加を使用して、アノード分解により、基板表面に形成された銅含有又はタングステン含有材料のような導電性材料を分解又は除去することができる。印加される電力は、約100ミリアンペア/平方センチメートル(mA/cm)までの電流密度を含み、これは、約40アンペアまでの付与電流に相関しており、直径が約300mmまでの基板を処理することができる。例えば、200mm直径の基板は、約0.01mA/cmから約50mA/cmの電流密度を有してもよく、これは、約0.01Aから約20Aの付与電流に相関している。又、本発明は、バイアスを印加して、ボルト、アンペア及びワットで監視できることも意図している。一実施形態では、約0.1ワットから100ワットの電力レベル、約0.1Vから約10Vの電圧、及び約0.1アンペアから約20アンペアの電流においてバイアスを印加するように電源が使用される。しかしながら、電源の特定の動作仕様は、用途に応じて変化してもよい。
[0051]第1、即ちバルクと、第2、即ち残留物の導電性材料を除去するEcmpステップは、各プロセス中に電力の印加によって制御することができる。バルク及び残留物除去プロセスの一実施形態では、各ステップに対する印加バイアスは、バルク除去プロセスに対してDCバイアスを印加し、残留物除去プロセスの少なくとも一部分の間に少なくともパルスバイアス(時間変化電圧バイアス)を印加することを含む。残留物除去プロセスの間に印加される電圧は、バルク除去プロセスの間に印加される電圧以下でよい。残留物除去プロセスの間に印加される電圧は、バルク除去プロセスの間に印加される電圧以上でもよい。或いは又、残留物除去プロセスのパルスバイアスは、バルク除去プロセス中に印加されるDC電圧より各々大きい又はそれより小さい最大値及び最小値を有してもよい。
[0052]図4は、第1及び第2のEcmpプロセス中の電圧印加を示す。図4は、単一のプラテンで遂行することのできる連続的電圧印加プロセスを示すが、本発明は、電圧印加を2つ以上のプラテンで行い、例えば、バルク除去を第1のプラテンで行い、残留物除去を第2のプラテンで行うことも意図している。それ故、図4は、例示に過ぎず、本発明の範囲を限定するものと解釈又は理解されてはならない。
[0053]図4の部分Aは、バルク導電性材料除去プロセス(バルク除去プロセス)のための電圧印加402を示す。バルク除去プロセスは、直流(DC)電圧印加である。DC電圧は、約0.5Vから約4.5Vを印加することができる。個々の電圧は、研磨組成物の電気的特性に基づいて変化してもよい。
[0054]DC電圧は、臨界電圧、及び該臨界電圧の各側の電圧を含むことができる。臨界電圧は、能動的腐食状態電圧と受動的腐食状態電圧との間に位置する。能動的腐食状態電圧では、金属層が金属イオンへと酸化し(腐食し)、基板表面から材料を除去し、臨界電圧未満の電圧を含む。受動的状態電圧では、金属層が金属酸化物層を形成し、これは、不動態層に追加されるか又はそれを形成し、更に、基板表面からの材料の除去は最小で、その電圧は、臨界電圧より大きい。臨界電圧は、能動的状態に対する電圧上限と、受動的状態に対する電圧下限とを表す。臨界電圧は、各プロセスにおいて変化してもよく、一般的に、電解液化学物質のpHに比例し、臨界電圧は、pHに比例して上昇又は下降する。例えば、研磨組成物のpHが高い場合には、臨界電圧が比例的に増加する。
[0055]バルク除去プロセスのDC電圧は、段階的な形態で印加されてもよい。図5Aは、第1の時間周期tの間、第1のDC電圧502を印加し、DC電圧を段階的に減少して(504)、第2の時間周期tの間、第2のDC電圧506とし、その後に、バルク除去プロセスを終了するか、又は残留物除去プロセスを開始することを示している。図5Bは、DC段階的電圧印加の第2実施形態を示すもので、第1の時間周期tの間、第1のDC電圧508を含み、これは、第2の時間周期tの間、第1のDC電圧508より大きな第2のDC電圧512へ増加される(510)。図5Cは、段階的DC電圧印加の第3実施形態を示すもので、第1の時間周期tの間、第1のDC電圧514を含み、これは、第2の時間周期tの間、第1のDC電圧508より大きな第2のDC電圧518へと段階的に増加され(516)、更に、これは、第3の時間周期tの間、第2のDC電圧より低い第3のDC電圧へ段階的に減少される(520)。第3のDC電圧522は、第1のDC電圧514より低くてもよいし、それに等しくてもよいし、又はそれより大きくてもよい。
[0056]図5Aから5Cの上記実施形態の場合に、DC電圧印加は、プロセスの臨界電圧に交差して能動的腐食状態電圧範囲又は受動的腐食状態電圧範囲のみにおいて行われてもよいし、或いは段階的実施形態における印加電圧は、能動的腐食状態電圧範囲又は受動的腐食状態電圧範囲の両方で行われてもよい。
[0057]図4の区分Bは、残留導電性材料除去Ecmpプロセス(残留物除去プロセス)のための電圧印加404を示す。残留物除去プロセスは、電圧印加の少なくとも一部分をパルスバイアス印加として含む。更に、残留物除去プロセスは、バイアス印加の前又は後にDC電圧印加を含んでもよい。又、DC電圧印加は、パルスバイアス印加とパルスバイアス印加との中間に行われてもよく、例えば、DC電圧印加、パルス電圧印加、DC電圧印加、パルス電圧印加、次いで、DC電圧印加、の一連の電圧印加において行われてもよい。
[0058]パルス電圧は、約0.1Vと約3Vとの間で印加することができる。個々のパルス電圧差は、例えば、パルスの各最大電圧と最小電圧との間で0.001ボルトから約3ボルトまで変化してもよい。パルスの各最小電圧及び最大電圧の印加は、約0.01秒から約20秒までの期間を有してもよい。又、パルスのバイアスは、能動的状態腐食電圧、受動的状態腐食電圧、又はその両方を含んでもよい。パルス電圧は、研磨組成物の電気的特性に基づいて変化してもよい。バイアスは、基板表面から材料を除去する際のユーザ要求に基づいて電力及び印加が変化してもよい。例えば、電力印加を増加すると、アノード分解が増加することが観察されている。
[0059]図6Aは、研磨用品を経て基板へ印加されるパルス変調技術による時間変化電圧信号を含む残留物研磨ステップのためのパルスバイアスの1つの変形例を示す。パルス変調技術は、変化してもよいが、一般的に、定電流密度又は電圧を第1の時間周期中に印加し、次いで、定電流密度又は電圧を第2の時間周期中に印加するというサイクルを含み、第2電圧は、第1電圧とは異なるものである。第2電圧は、第1電圧と同じ正の極性を第2の時間周期中に有してもよいし、電流密度又は電圧を第2の時間周期中に有していなくてもよいし、或いは第2電圧は、逆の定電流密度又は電圧を第2の時間周期中に有してもよい。次いで、パルス変調技術を複数のサイクルにわたって繰り返してもよく、これは、変化する電力レベル及び期間を有してもよい。
[0060]例えば、図6Aでは、最初に、第1の定電圧信号602を第1の時間周期t中印加し、その後に、第2のゼロ電圧信号604を第2の時間周期t中印加し、これを、オペレータにより決定されたサイクル数の間、繰り返すことができる。電圧信号602は、0.01秒から約20秒の第1時間周期t中は約0.5Vから約3Vの範囲であり、第2電圧信号604は、約0.01秒から約20秒の範囲の時間周期t中は電圧ゼロである。
[0061]或いは又、第2の電圧は、0.01より大きく且つ第1の電圧信号602より小さい電圧、例えば、0.01Vと約0.5V未満との間の電圧である。別の実施形態では、第2の電圧は、例えば、約−0.01と約−3Vとの間の負の電圧でよい。従って、本発明は、正電圧のパルスバイアスと、正及び負の電圧を含むパルスバイアスとを意図している。更に、パルスバイアスは、以前に印加されたDC電圧以下の最小電圧を有してもよい。又、パルスバイアスは、以前に印加されたDC電圧以上の最大電圧を有してもよい。
[0062]又、第1及び第2電圧の各々は、ある波形を有する時間変化電圧信号を含んでもよい。図6Aから6B及び6Eから6Fには方形波が示されているが、本発明は、他の形式の波形、例えば、とりわけ、図6Cに示す正弦波の波形620、及び図6Dに示す鋸歯状の波形622も意図している。図6C及び6Dに示すような可変電圧の波形が使用される場合には、波形の電圧は、波形の期間にわたる電圧の平均値である。電力レベル、電力及び無電力(ゼロ電圧)の期間、サイクルの周波数、及び波形パターンは、除去率、除去されるべき材料、研磨プロセスの程度に基づいて変更されてもよい。
[0063]図6Eは、最初のDCバイアスに続いてパルスバイアスを印加するという残留物研磨プロセスにおけるバイアス印加の別の実施形態を示している。第1のDC電圧642が第1の時間周期tの間印加され、次いで、最小電圧644及び最大電圧646を有するパルスバイアスが第2の時間周期tの間印加される。任意であるか又はそれとは別に、図6Eに示すように、第2のDC電圧648が、残留物研磨プロセスを続けるために、パルスバイアスの後に、第3の時間周期tの間、印加されてもよい。それとは別に、バイアス印加は、パルスバイアスの後に、第2のDC電圧648で説明したDCバイアスが続くものだけを含んでもよい。DCバイアス及びパルス電圧のサイクルは、残留物研磨プロセスの間に1回以上繰り返されてもよい。本発明は、プロセスの望ましい研磨作用に基づいて複数のパルスバイアスプロセスを遂行できることも意図している。
[0064]図6Fは、プロセス中にパルスバイアス電圧の範囲をその期間と共に変化できる別の実施形態を示す。第1のパルス電圧信号650が第1の時間周期tの間印加され、次いで、第2のパルス電圧信号660が第2の時間周期tの間印加される。第1のパルス電圧信号650は、第1の電圧範囲(Δv1)内にあってもよく、第2のパルス電圧信号660は、第2の範囲(Δv2)内にあってもよい。このようなパルス電圧信号パターンは、単一のサイクル又は多数のサイクルを有してもよく、又、残留物除去プロセス中に印加される1つ以上の各パルスバイアスにおいて発生してもよい。
[0065]図3Aに戻ると、Ecmpプロセスは、基板を研磨装置内に位置付けて、導電性材料層上に不動態層290を形成できる研磨組成物295に露出させることにより、開始される。不動態層は、ここに述べる研磨組成物によって形成することができる。
[0066]基板は、導電性材料260上に不動態層290を形成するここに述べる研磨組成物に露出される。不動態層290は、基板表面上の露出導電性材料260上に形成され、これは、堆積された導電性材料260に形成された高い過剰負担270、即ち山頂と、最小過剰負担280、即ち谷とを含む。不動態層290は、基板の表面を化学的及び/又は電気的反応から化学的及び/又は電気的に絶縁する。不動態層は、不動態膜又は絶縁膜を形成できる腐食防止剤及び/又は他の材料、例えば、キレート化剤に基板表面を露出させることにより形成される。不動態層の厚み及び密度は、化学反応の程度及び/又はアノード分解の量を指示することができる。例えば、厚い又は濃密な不動態層290は、薄く且つあまり濃密でない不動態層に比して、アノード分解をあまり生じないことが観察されている。従って、不動態化剤、腐食防止剤及び/又はキレート化剤の組成物を制御することで、基板表面から除去される材料の除去率及び量を制御することができる。
[0067]Ecmp組成物は、銅及び/又は銅合金のようなバルク材料及び残留材料を除去すると共に、窒化タンタル又は窒化チタンのようなバリア材料を除去するのに使用することができる。研磨組成物の特定の調合を使用して、特定の材料を除去する。ここに述べる実施形態に使用される研磨組成物は、Ecmpプロセスに効果的である。一般的に、Ecmp溶液は、慣習的なCMP溶液より非常に導電性が強い。Ecmp溶液は、導電率が約10mS/cm以上であり、一方、慣習的なCMP溶液は、導電率が約3mS/cmから約5mS/cmである。Ecmp溶液の導電率は、Ecmpプロセスが進行する速度に著しく影響し、即ち導電性溶液が多いほど、材料除去率が速い。ここで形成される組成物は、一般に、導電率が約10mS/cmから約80mS、例えば、約30mS/cmから約50mS、例えば、約40mS/cmでよい。組成は、遂行されるプロセスに基づいて導電率を調整することができる。バルク材料を除去する場合に、Ecmp溶液は、導電率が約10mS/cm以上であり、好ましくは、約30mS/cmから約60mS/cmの範囲である。残留物除去の場合には、Ecmp溶液は、導電率が約10mS/cm以上であり、好ましくは、約15mS/cmから約40mS/cmの範囲である。
[0068]図3Bから3Cに示す第1のEcmp処理ステップに使用できる組成物の一実施例は、酸性系電解液システムが約1重量%から約20重量%と、アゾール群を有する腐食防止剤が約0.05重量%から約0.6重量%と、有機酸性塩が約0.2重量%から約6重量%と、約4から約7未満のpHを与えるようにpH調整剤が約0.5体積%から約6体積%という組成物を含む。更に別の実施例では、組成物は、酸性系電解液が約4重量%から約15重量%、例えば、リン酸又は85%リン酸水溶液が約8重量%から約12重量%と、キレート化剤が約0.2重量%から約6重量%、例えば、三塩基クエン酸アンモニウム及び/又はクエン酸アミノ水素が約0.4重量%から約3重量%と、腐食防止剤、例えば、ベンゾトリアゾール(BTA)が約0.05重量%から約0.6重量%と、約3から約9、例えば、約4から約7のpHレベルを形成するための水酸化アンモニウム及び/又は水酸化カリウムのようなpH調整剤とを含んでもよく、或いは又、組成物は、約0.01重量%から約2重量%の磨き粒子を含んでもよい。バルク除去のための研磨組成物の適当な実施例が、2006年2月15日出願された“Method and Composition for Polishing a Substrate”と題する米国特許出願第11/356,352号(米国第2006/0169597号として公告された)に更に説明されており、この出願は、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。
[0069]バルク除去のための適当な研磨組成物の更に別の実施例が、2003年6月26日に出願された米国特許出願第10/608,404号、2004年5月15日に出願された米国特許出願第10/845,754号、2005年8月4日に出願された米国特許出願第11/196,876号、2005年10月14日に出願された米国特許出願第11/251,630号、及び2005年12月19日に出願された米国特許出願第11/312,823号に開示されており、これらの出願は、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。
[0070]図3Bは、処理中の電気化学的機械的研磨を示す。処理中に、基板表面と、研磨用品アッセンブリ126に配置された導電性研磨用品のような研磨用品は、互いに接触されて、相対的軌道運動のような相対的運動で互いに移動され、露出した導電性材料260に形成された不動態層290の部分を除去する。又、上記接触は、その下の導電性材料260の一部分も更に除去し得る。
[0071]基板表面と研磨用品とは、約2ポンド/平方インチ(lb/in又はpsi)(13.8kPa)未満の圧力で接触される。不動態層290及び何らかの導電性材料260の除去は、圧力が約1psi(6.9kPa)以下、例えば、約0.01psi(69Pa)から約0.5psi(3.4kPa)のプロセスで遂行することができる。プロセスの1つの態様において、基板表面と研磨用品とは、約0.2psi(1.4kPa)以下の圧力で接触される。
[0072]ここで使用する研磨圧力は、低k誘電体材料を含む基板に対してダメージを及ぼす剪断力及び摩擦力を減少し又は最小にする。力を減少又は最小にすることで、研磨による特徴部の変形及び欠陥形成を減少又は最小にすることができる。更に、低い剪断力及び摩擦力は、研磨中に、トポグラフィー欠陥の形成、例えば、ディッシュ化及びスクラッチ、並びに層剥離を減少又は最小にすることが観察されている。又、基板と導電性研磨用品との間の接触は、基板に接触するときに研磨用品に電源を結合することにより電源と基板との間の電気的接触も許容する。機械的な磨きにより基板の表面上の不動態層を擾乱させ又は除去することにより非不動態化材料の領域を露出させてアノード分解により除去することができる。
[0073]導電性研磨粒子による機械的な磨きは、アノード分解のための電流を絶縁又は抑制する不動態層を除去し、導電性研磨用品との接触が最小であるか又は無接触のエリアに不動態層が保持されているときに高い過剰負担のエリアが最小過剰負担のエリアより優先的に除去されるようにする。不動態層により覆われた導電性材料260の除去率は、不動態層をもたない導電性材料の除去率よりも低い。従って、狭い特徴画成部220及び基板フィールド250の上に配置される過剰な材料は、不動態層290により依然覆われている広い特徴画成部230上のものより高い率で除去される。
[0074]一実施形態において、プラテンは、約3rpm(回転/分)から約100rpmの速度で回転され、研磨ヘッドは、約5rpmから約200rpmの速度で回転されると共に、プラテンに対して半径方向に約5cm/秒(センチメートル/秒)から約25cm/秒の速度で直線的に移動もされる。200mm直径基板に対する好ましい範囲は、プラテンの回転速度が約5rpmから約40rpmで、研磨ヘッドの回転速度が約7rpmから約100rpmで且つ直線(例えば、半径方向)速度が約10cm/秒である。300mm直径基板に対する好ましい範囲は、プラテンの回転速度が約5rpmから約20rpmで、研磨ヘッドの回転速度が約7rpmから約50rpmで且つ直線(例えば、半径方向)速度が約10cm/秒である。本発明の一実施形態では、プラテンは、直径が約17インチ(43.2cm)から約30インチ(76.2cm)である。
[0075]研磨ヘッドは、プラテンの半径に沿って、約0.1インチ(2.5mm)から約2インチ(5.1cm)の距離にわたって移動することができる。基板の表面から材料を除去するために、キャリアヘッドの回転速度は、プラテンの回転速度より、次の比で大きくすることができ、即ちキャリアヘッドの回転速度とプラテンの回転速度との比は、約1:1より大きく、例えば、キャリアヘッドの回転速度とプラテンの回転速度との比は、約1.5:1から約12:1であり、例えば、約1.5:1から約3:1である。
[0076]基板表面から導電性材料260をアノード分解するために基板表面と導電性研磨用品との間の接触中に基板にバイアスが印加される。バルク除去処理のための第1のEcmpステップでは、図4及び図5Aから5Cに示されてここに述べるように、バイアスを印加することができる。
[0077]バルク研磨プロセスの終了点は、電荷、時間又は厚みの測定により決定することができる。例えば、終了点は、全累積電荷方法を使用して決定される。終了点は、到来するウェハの厚みの予めの測定及びソフトウェアアルゴリズムにより予め決定される。ソフトウェアアルゴリズムは、どれほど多くの電荷がウェハ表面の各スポットから除去されるか及び電荷がウェハの厚みにどのように相関されるかを決定する。電荷は、ウェハから除去される材料の全量に比例する。ウェハの面積は分かっているから、累積された電荷は、除去された材料の厚みに比例する。終了点検出方法は、2004年9月24日に出願された“”と題する米国特許出願第10/949,160号に説明されており、これは、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。又、渦電流及び干渉計を含むこの技術で知られた他の終了点検出方法を使用することもできる。第1の終了点は、図3Bから3Cを参照してここに説明したバルク研磨ステップの終了を表す。終了点の前に、バルク除去ステップ中に連続的な電圧が印加される。第1の終了点に到達すると、バルク研磨ステップが終了となり、残留物研磨ステップが開始する。
[0078]ここに述べるプロセスにより、約15000Å/分までの導電性材料の除去率を達成することができる。更に高い除去率が一般的に望まれるが、プロセスの均一性及び他のプロセス変数(例えば、アノード及びカソードにおける反応活動)を最大にするという目標のために、分解率を約100Å/分から約15000Å/分まで制御するのが普通である。除去されるべき銅材料が5000Å厚みより少ない本発明の一実施形態では、約100Å/分から約5000Å/分の除去率を与えるように電圧(又は電流)を印加することができる。基板は、典型的に、そこに配置された望ましい材料の少なくとも一部分又は全部を除去するに充分な時間周期中、研磨組成物及び電力印加に露出される。
[0079]図示されていないが、第1のバルク研磨ステップは、広い特徴部の上に形成された導電性材料260の突起を生じることがある。この突起は、より厚いか又はより濃密な不動態層が形成されるか、又はそれが導電性材料260の他の部分より長い期間形成されるために、材料が研磨されないか又は低い除去率でしか研磨されないことから、形成される。例えば、この突起は、堆積された導電性材料厚みの約50%までのことがあり、例えば、堆積された導電性材料厚みの約1%から約40%である。ここに述べるプロセスは、堆積された材料厚みの約20%から約30%の突起を形成することが観察されている。
[0080]突起の量又はサイズは、例えば、プロセスに使用される化学物質、電力の印加、例えば、電力レベル、及びパルス変調技術を変えることによって制御することができる。本発明は、ここに述べる組成物及びここに述べる電力印加を、ここに例示した実施例を越えて変化させて、ここに述べる突起の形成、及び/又は広い及び狭い特徴画成部にわたる相対的な除去率を達成することも意図している。例えば、パルスバイアス印加は、堆積された材料の不動態化を増強すると考えられ、パルスバイアス印加の増加と共に突起の増加が生じることが観察されている。
[0081]Ecmpプロセスの一実施形態では、導電性材料260の除去率が、第2のEcmpプロセスステップ中よりも、第1のEcmpプロセスステップ中に、著しく速いものとなる。例えば、第1のEcmpプロセスは、ここに示すように約1000Å/分から約15000Å/分の率で導電性材料260を除去し、一方、第2のEcmpプロセスは、約100Å/分から約8000Å/分の率で導電性材料260を除去する。第2のEcmpプロセスは、過剰な金属除去が、図1Bに示すディッシュ55として知られた凹所又はへこみのようなトポグラフィー欠陥を形成するのを防止するために低速である。それ故、導電性材料260の大部分は、第2のEcmpプロセス中の残りの導電性材料260よりも、第1のEcmpプロセス中に速い率で除去される。この2ステップEcmpプロセスは、全基板処理のスループットを高める一方、欠陥がほとんど又は全くない滑らかな表面を形成する。
[0082]図3Cは、第1のEcmpプロセスのバルク除去の後に導電性材料260の少なくとも50%、例えば、約90%が除去されたことを示している。第1のEcmpプロセスの後に、導電性材料260は、依然、高い過剰負担270、即ち山頂、及び/又は最小の過剰負担280、即ち谷を、比例的に減少したサイズで含むことがある。しかしながら、導電性材料260は、基板表面にわたって若干平坦なこともある(図示せず)。
[0083]図3Dを参照すれば、導電性材料260の全部でなくてもほとんどが、第2のEcmp研磨組成物を含む残留物除去プロセスのための第2のEcmpプロセスで基板を研磨することにより、バリア層240及び導電性トレンチ265を露出させるように除去されている。導電性トレンチ265は、残りの導電性材料260によって形成される。別の導電性材料260/バリア層240の除去プロセスが図7Aから7Cに示されている。
[0084]図3Cから3Dは、残留導電性材料の処理中の電気化学的機械的研磨を示している。電気化学的機械的研磨プロセス又は残留物除去は、基板表面と、研磨用品アッセンブリ126に配置された導電性研磨用品のような研磨用品とを互いに接触させて、相対的軌道運動のような相対的運動で互いに移動させると共に、露出された導電性材料260に形成された任意の不動態層の一部分を除去することを含み、上記接触は、更に、その下の導電性材料260の一部分を除去することもできる。又、基板と導電性研磨用品との間の接触は、基板に接触するときに研磨用品に電源を結合することにより電源と基板との間の電気的接触も許容する。
[0085]第2の研磨ステップは、ここに述べるように残留物除去バイアス印加が追加される状態で、第1の研磨ステップに対してここに述べた処理パラメータのもとで遂行されてもよい。
[0086]更に、残留導電性材料を除去するのに有用な適当なEcmp組成物が第2のEcmpプロセスに使用されてもよい。第2の組成物は、バルク除去のための第1の研磨ステップについて上述した第1の組成物を含んでもよい。第2の研磨ステップに適した研磨組成物の一実施例が、2005年5月5日に出願された共通に譲渡された出願中の米国特許第11/123,274号(US第20050218018号として公告されている)に開示されており、これは、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。残留物除去に適した研磨組成物の更に別の実施例が、2004年5月15日に出願された米国特許出願第10/845,754号、2005年8月4日に出願された米国特許出願第11/196,876号、2005年10月14日に出願された米国特許出願第11/251,630号、及び2005年12月19日に出願された米国特許出願第11/312,823号に開示されており、これら特許出願は、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。
[0087]導電性材料260を基板表面からアノード分解するために基板表面と導電性研磨用品との間の接触中に残留物除去バイアスが基板に印加される。残留物除去処理のための第2のEcmpにおいて、図4及び図6Aから6Fに示してここに述べるようにバイアスが印加されてもよい。
[0088]バイアス印加の一実施例において、1つ以上のパルスの各パルスが約4秒の時間周期中持続する(時間周期は、膜の厚み及び電気化学的特性に基づいて変化させることができる)。又、各電圧に対する時間周期は、同じでなくてもよい。低い電圧は、約1.0Vから約2.0Vの範囲におおよそあり、例えば、約1.8Vである。高い電圧は、約2.0Vから約3.5Vの範囲におおよそあり、例えば、約2.5Vである。パルスは、主として、バルク除去プロセスの終了点と残留物研磨プロセスの終了点との間の時間周期中、臨界電圧より高くてもよい。従って、この残留物研磨ステップは、主として、受動的な状態で生じ、導電性材料の除去を持続するために、パルス電圧は、短い時間周期中に能動的な状態へと下降する。この残留物排除段階は、一般に、臨界電圧より高い電圧に対する臨界電圧より低い電圧のデューティサイクルが20から50%である。第2の終了点に到達した後に、タイミングを合わせた過剰研磨を遂行することができる。
[0089]本発明の他の実施形態は、残留物研磨の終了点が近付くにつれて高い電圧と低い電圧との間のデューティサイクルを調整して高い電圧と低い電圧との比を高くすることも意図している。これは、終了点が近付くにつれて受動的状態と能動的状態との比を高くして残留物研磨率をゆっくりとしたものにする。別の実施形態では、第2の臨界電圧が使用される。この第2の臨界電圧は、高い電圧で生じる。この第2の臨界電圧より上では、別の能動的状態があり、この第2の臨界電圧より下では、受動的状態がある。この第2の臨界電圧は、上述した第1の臨界電圧と同様に使用することができる。
[0090]パルスバイアス印加中に、金属イオンが移動して、非機械的擾乱エリアにおいて不動態層に取り付くことにより腐食防止剤及び/又はキレート化剤と反応すると考えられる。従って、このプロセスは、バイアス印加中に不動態層により覆われていない電気化学的に活性な領域においてエッチングを許し、次いで、ある領域では不動態層の再形成を許容すると共に、他の領域ではバイアス印加が最小であるか又はそれが行われない間に過剰材料の除去を許容する。従って、パルスバイアス印加の制御は、基板表面から除去される材料の量及び除去率を制御することができる。
[0091]パルス変調プロセスの一実施例が、共通に譲渡された米国特許第6,379,223号に説明されており、これは、請求項の態様及びここでの開示に矛盾しない程度に参考としてここに援用する。パルス変調プロセスの更に別の実施例が、2003年6月30日に出願された“Effective Method To Improve Surface Finish In Electrochemically AssistedChemical Mechanical Polishing”と題する出願中の米国特許出願第10/611,805号に説明されており、これは、請求項の態様及びここでの開示に矛盾しない程度に参考としてここに援用する。
[0092]或いは又、過剰研磨プロセスは、バリア研磨プロセスの前に使用されてもよい。過剰研磨プロセスは、残留する材料の除去を保証するために終了点が決定された後にプロセスの継続を許容する。過剰研磨は、残留物除去プロセスと同じ条件のもとで遂行されてもよい。或いは又、過剰研磨プロセスは、DCバイアスを含めて、第1のEcmp処理ステップと同じ処理パラメータで行われてもよい。
[0093]或いは又、導電性材料260は、単一のEcmp研磨ステップにおいて、ここに述べる処理パラメータにより、ここに開示する研磨組成物で、図3Dに示すバリア層まで除去されてもよい。
[0094]次いで、バリア材料、及びそれとは別に、更に別の残留導電性材料が、第3の研磨ステップにより研磨されて、図3Eに示すように、導電性トレンチ265を含む平坦化された基板表面を与えることができる。残留導電性材料及びバリア材料は、第3のEcmpプロセス又はCMPプロセスのような第3の研磨プロセスにより除去されてもよい。バリア研磨プロセスの実施例は、2002年7月11日に出願された共通に譲渡された出願中の米国特許出願第10/193,810号(US第20030013306号として公告された)、及び2005年5月16日に出願された米国特許出願第11/130,032号(US第20050233578号として公告された)に開示されており、これらは、両方とも、請求項の態様及びここでの開示に矛盾しない程度に参考としてここに援用する。
[0095]Ecmpバルク及び残留物研磨プロセスの第2の実施形態において、図7Aから7Cを参照する。導電性材料260は、図3Aから3Cにおいて述べたのと同じ形態で除去され、導電性材料260は、図7Aに示すように、特徴画成部220、230にへこみ領域770を形成する程度まで除去される。ある導電性材料260は、図7Aに示すように、基板のフィールドに残留材料760として残ることがある。次いで、残留材料除去について上述したパルスバイアス印加が、例えば、図6Eに示すように行われる。図7Aから7Bにおいて、残留材料760を除去するための別のバイアス印加実施形態では、印加が、パルスバイアスと、それに続くDCバイアスとを含む。パルスバイアスは、不動態層780として示すように、へこみ領域を不動態化し保護すると考えられ、次いで、DCバイアス印加が再開されると、残留材料760は、不動態化されたへこみエリアから、減少又は最小の除去で、除去することができる。残留材料除去の後に、図7Cに示すように、バリア層を除去することができる。
[0096]導電性材料及びバリア材料の除去処理ステップの後に、基板をバフ掛けして表面欠陥を最小にすることができる。このバフ掛けは、約2psi以下の低い研磨圧力において、柔軟な研磨用品、即ちペンシルバニア州フィラデルフィアに本部を置くアメリカン・ソサエティ・フォー・テスティング・アンド・マテリアル(ASTM)社により説明され測定されたショアD硬度スケールで約40以下の硬度で、遂行することができる。適当なバフ掛けプロセス及び組成物の一実施例が、2002年12月8日に発行された米国特許第6,858,540号に開示されており、該特許は、本発明と矛盾しない程度に参考としてここに援用する。
[0097]任意であるが、各研磨プロセスの後に基板にクリーニング溶液を塗布して、粒状物体及び研磨プロセスからの使用済み試薬を除去すると共に、研磨用品への金属残留物の堆積及び基板表面に形成される欠陥を最小にする上で助けとすることができる。適当なクリーニング溶液は、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるELECTRACLEAN(登録商標)である。
[0098]最終的に、基板を後研磨クリーニングプロセスに露出し、研磨又は基板取り扱い中に形成された欠陥を減少することができる。このようなプロセスは、基板表面に形成された銅特徴部における望ましからぬ酸化又は他の欠陥を最小にすることができる。このような後研磨クリーニングは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるELECTRACLEAN(登録商標)を塗布することである。
[0099]ここに述べるプロセスにより平坦化された基板は、ディッシュのようなトポグラフィー欠陥の減少、残留物の減少、平坦性の改善、及び基板仕上がりの改善を示すことが観察されている。ここに述べるプロセスは、以下の実施例により更に開示することができる。
実施例#1
[00100]銅メッキされた基板を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるReflexion Lk Ecmp(登録商標)処理システムにおいて変形型セル内で次の電力印加プロセスを使用して研磨し平坦化した。バリア層上に約7500Å厚みの銅層を有するSematech 754ウェハを、導電性研磨用品が配置された第1のEcmpプラテンを有する装置においてキャリアヘッドに載せた。2ステッププロセスにより銅材料を除去し、第1ステップでは、約2000Åの材料が残るまで2.5ボルトのDCバイアスを印加した。残りの2000Åの残留材料を除去するための第2ステップは、DC電圧を約40秒間印加し、次いで、2.5ボルトを2秒間及び1ボルトを1秒間の繰り返しサイクルを有するパルス電圧を40秒にわたって印加することを含むものである。基板のフィールド上の残りの銅材料は、完全に除去されたことが観察された。
実施例#2
[00101]銅メッキされた基板を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるReflexion Lk Ecmp(登録商標)処理システムにおいて変形型セル内で次の電力印加プロセスを使用して研磨し平坦化した。バリア層上に約7500Å厚みの銅層を有するSematech 754ウェハを、導電性研磨用品が配置された第1のEcmpプラテンを有する装置においてキャリアヘッドに載せた。2ステッププロセスにより銅材料を除去し、第1ステップでは、2.5ボルトのDCバイアスを70秒間印加し、約40秒間約2.2ボルトのソフトランディングで、バリア層まで銅材料を除去した。残留する材料は、第2ステップにおいて、2.5ボルトを2秒間及び1ボルトを1秒間の繰り返しサイクルを有するパルス電圧を40秒にわたって印加することにより、除去した。基板のフィールド上の残りの銅材料は、完全に除去されたことが観察された。
実施例#3(仮説)
[00102]銅メッキされた基板を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるReflexion Lk Ecmp(登録商標)処理システムにおいて変形型セル内で次の電力印加プロセスを使用して研磨し平坦化する。バリア層上に約7500Å厚みの銅層を有するSematech 754ウェハを、導電性研磨用品が配置された第1のEcmpプラテンを有する装置においてキャリアヘッドに載せる。6アンペアの電流を維持するに充分な電圧を、電流が降下し始めるまで印加し、次いで、2.1ボルトを、電流が平坦になるまで印加し、その後、2.1ボルトで10秒間の過剰研磨を行うことにより、銅層の一部分を除去する。
[00103]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに、他の実施形態及び更に別の実施形態を案出することができ、それ故、本発明の範囲は、特許請求の範囲によって決定されるものとする。
ディッシュ化及び腐食を概略的に示す図である。 ディッシュ化及び腐食を概略的に示す図である。 電気化学的機械的な平坦化システムの平面図である。 一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 研磨プロセスの一実施形態に対する電圧印加対時間を示す図である。 電気化学的研磨プロセスの1つのステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの1つのステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの1つのステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。 電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。 別の実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 別の実施形態により基板上で行われる研磨プロセスを示す概略断面図である。 別の実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
符号の説明
100…平坦化システム、102…ファクトリインターフェイス、104…ローディングロボット、106…平坦化モジュール、108…コントローラ、110…中央処理ユニット(CPU)、112…メモリ、114…支援回路、116…クリーニングモジュール、118…ウェハカセット、120…インターフェイスロボット、122…基板、124…入力モジュール、128…電気化学的機械的平坦化(Ecmp)ステーション、130…第2のEcmpステーション、132…第3の研磨ステーション、136…移送ステーション、134…回転式コンベア、140…マシンベース、142…入力バッファステーション、144…出力バッファステーション、146…移送ロボット、148…ロードカップアッセンブリ、150…アーム、152…平坦化ヘッドアッセンブリ、182…コンディショニング装置、200…基板、210…誘電体層、220…狭い特徴画成部、230…広い特徴画成部、240…バリア層、260…導電性材料、290…不動態層

Claims (20)

  1. 基板を処理する方法において、
    基板のフィールド領域間に形成された誘電体特徴画成部、該特徴画成部内及び上記基板のフィールド領域上に配置されたバリア材料、並びに該バリア材料上に配置された導電性材料を含む基板を準備するステップと、
    上記基板を研磨して、直流バイアスで上記導電性材料の第1部分を実質的に除去するステップと、
    上記基板を研磨して、パルスバイアスで上記導電性材料の第2部分を除去するステップと、
    を備えた方法。
  2. 上記直流バイアスの印加は、第1の時間周期中には第1の電圧、及び第2の時間周期中には上記第1の電圧より低い第2の電圧という段階的プロセスを含む、請求項1に記載の方法。
  3. 上記直流バイアスの印加は、第1の時間周期中には第1の電圧、及び第2の時間周期中には上記第1の電圧より高い第2の電圧という段階的プロセスを含む、請求項1に記載の方法。
  4. 上記直流バイアスの印加は、第1の時間周期中には第1の電圧、及び第2の時間周期中には上記第1の電圧より高い第2の電圧、更に、第3の時間周期中には上記第2の電圧より低い第3の電圧という段階的プロセスを含む、請求項1に記載の方法。
  5. パルスバイアスの印加は、第1の時間周期中には第1の電圧を、第2の時間周期中には上記第1の電圧とは異なる第2の電圧を、複数のサイクルにわたり、交互に印加することを含む、請求項1に記載の方法。
  6. 上記第1の電圧は、約0ボルトから約3ボルトであり、上記第2の電圧は、約0ボルトから約3ボルトであり、更に、上記第1の電圧及び第2の電圧の少なくとも一方は、0ボルトより大きい、請求項5に記載の方法。
  7. 上記第1の時間周期は、約0.01秒から約20秒であり、上記第2の時間周期は、約0.01秒から約20秒である、請求項5に記載の方法。
  8. 上記第1の時間周期及び上記第2の時間周期は、同じ時間周期である、請求項7に記載の方法。
  9. 基板を処理する方法において、
    基板のフィールド領域間に形成された誘電体特徴画成部、該特徴画成部内及び上記基板のフィールド領域上に配置されたバリア材料、並びに該バリア材料上に配置された導電性材料を含む基板を準備するステップと、
    上記基板を研磨して、上記導電性材料の第1部分を実質的に除去するステップと、
    上記基板を研磨して、上記導電性材料の第2部分を除去するステップと、
    を備え、これは、
    第1の直流バイアスを上記基板に印加する段階、
    パルスバイアスを上記基板に印加する段階、及び
    第2の直流バイアスを上記基板に印加する段階
    を含むものである方法。
  10. 上記パルスバイアスの印加は、露出した導電性材料を不動態化することを含む、請求項9に記載の方法。
  11. 上記導電性材料の残留部分の除去は、
    上記基板に第1の直流バイアスを印加する段階、
    上記残留導電性材料の上記第1部分を除去して、上記バリア材料を露出させる段階、
    上記基板にパルスバイアスを印加する段階、
    上記露出した残留導電性材料を不動態化する段階、
    上記基板に第2の直流バイアスを印加する段階、及び
    上記残留導電性材料の上記第2部分を除去する段階、
    を含む請求項9に記載の方法。
  12. 上記残留導電性材料の第1部分を除去する段階は、上記特徴画成部の導電性材料を基板のフィールド上のバリア材料の下まで除去することを含む、請求項11に記載の方法。
  13. 上記パルスバイアスを印加する段階は、第1の時間周期中に第1の電圧を、且つ第2の時間周期中に上記第1の電圧とは異なる第2の電圧を、複数のサイクルにわたって、交互に印加することを含む、請求項9に記載の方法。
  14. 上記第2の電圧は、上記第1の電圧より大きい、請求項13に記載の方法。
  15. 上記第2の電圧は、上記第1の電圧より小さい、請求項13に記載の方法。
  16. 上記第1の電圧及び第2の電圧は、正の極性を有する、請求項13に記載の方法。
  17. 上記第1の電圧は、能動的腐食状態に対応し、上記第2の電圧は、受動的腐食状態に対応する、請求項13に記載の方法。
  18. 上記第1の電圧は、パルス波形であり、上記第2の電圧は、パルス波形である、請求項13に記載の方法。
  19. 上記パルスバイアスを印加する段階は、約0.1秒から約10秒の時間周期中、パルスバイアスを印加することを含む、請求項9に記載の方法。
  20. 上記基板を研磨して上記導電性材料の第1部分を実質的に除去することと、上記基板を研磨して上記導電性材料の第2部分を除去することは、同じプラテンにおいて行われる、請求項9に記載の方法。
JP2008555433A 2006-02-15 2007-01-31 基板上の導電性材料を電気化学的に研磨する方法 Withdrawn JP2009527129A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/355,769 US20070187258A1 (en) 2006-02-15 2006-02-15 Method for electrochemically polishing a conductive material on a substrate
PCT/US2007/061401 WO2007095421A2 (en) 2006-02-15 2007-01-31 Method for electrochemically polishing a conductive material on a substrate

Publications (1)

Publication Number Publication Date
JP2009527129A true JP2009527129A (ja) 2009-07-23

Family

ID=38367222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008555433A Withdrawn JP2009527129A (ja) 2006-02-15 2007-01-31 基板上の導電性材料を電気化学的に研磨する方法

Country Status (4)

Country Link
US (1) US20070187258A1 (ja)
JP (1) JP2009527129A (ja)
TW (1) TW200737335A (ja)
WO (1) WO2007095421A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013544955A (ja) * 2010-09-24 2013-12-19 エリコン・トレーディング・アクチェンゲゼルシャフト,トリュープバッハ 工作物の塗膜除去方法
JP2017214614A (ja) * 2016-05-31 2017-12-07 株式会社カネカ 電解研磨された金属成形体の製造方法
JP2021046567A (ja) * 2019-09-17 2021-03-25 アサヒプリテック株式会社 電解装置及び剥離方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102694A (ja) * 2007-10-23 2009-05-14 Ebara Corp 電解複合研磨方法
US20090047783A1 (en) * 2007-08-13 2009-02-19 Bchir Omar J Method of removing unwanted plated or conductive material from a substrate, and method of enabling metallization of a substrate using same
US20090061741A1 (en) * 2007-09-04 2009-03-05 Zhihong Wang Ecmp polishing sequence to improve planarity and defect performance
KR102179814B1 (ko) * 2013-11-08 2020-11-17 엘지전자 주식회사 가전기기용 외장 패널 및 그 제조방법
US10636673B2 (en) * 2017-09-28 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
JP7531517B2 (ja) 2019-04-09 2024-08-09 スリーディーエム・バイオメディカル・ピーティーワイ・リミテッド 電解研磨方法
CN115415857B (zh) * 2022-09-14 2023-10-20 大连理工大学 一种光电化学机械抛光装置及材料高效去除调整方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662788A (en) * 1996-06-03 1997-09-02 Micron Technology, Inc. Method for forming a metallization layer
US6379223B1 (en) * 1999-11-29 2002-04-30 Applied Materials, Inc. Method and apparatus for electrochemical-mechanical planarization
US6991526B2 (en) * 2002-09-16 2006-01-31 Applied Materials, Inc. Control of removal profile in electrochemically assisted CMP
US6896776B2 (en) * 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
US20040072445A1 (en) * 2002-07-11 2004-04-15 Applied Materials, Inc. Effective method to improve surface finish in electrochemically assisted CMP

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013544955A (ja) * 2010-09-24 2013-12-19 エリコン・トレーディング・アクチェンゲゼルシャフト,トリュープバッハ 工作物の塗膜除去方法
KR101781244B1 (ko) 2010-09-24 2017-09-26 오를리콘 서피스 솔루션스 아크티엔게젤샤프트, 페피콘 제품의 코팅 제거 프로세스
JP2017214614A (ja) * 2016-05-31 2017-12-07 株式会社カネカ 電解研磨された金属成形体の製造方法
JP2021046567A (ja) * 2019-09-17 2021-03-25 アサヒプリテック株式会社 電解装置及び剥離方法
JP7330831B2 (ja) 2019-09-17 2023-08-22 アサヒプリテック株式会社 電解装置及び剥離方法

Also Published As

Publication number Publication date
WO2007095421A3 (en) 2008-11-20
US20070187258A1 (en) 2007-08-16
TW200737335A (en) 2007-10-01
WO2007095421A2 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
US7160432B2 (en) Method and composition for polishing a substrate
US7323416B2 (en) Method and composition for polishing a substrate
US6299741B1 (en) Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
JP2009527129A (ja) 基板上の導電性材料を電気化学的に研磨する方法
US7582564B2 (en) Process and composition for conductive material removal by electrochemical mechanical polishing
KR100849572B1 (ko) 전기·화학·기계적 연마를 이용한 기판의 평탄화
US8603319B2 (en) Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
US20060169597A1 (en) Method and composition for polishing a substrate
JP2005518670A (ja) 基板を研磨するための方法及び組成物
JP4633064B2 (ja) 基板を研磨するための方法及び組成物
US20050092620A1 (en) Methods and apparatus for polishing a substrate
US7390429B2 (en) Method and composition for electrochemical mechanical polishing processing
US7799200B1 (en) Selective electrochemical accelerator removal
US20070290166A1 (en) Method and composition for polishing a substrate
KR20070104479A (ko) 전도성 물질을 폴리싱하기 위한 폴리싱 조성물 및 방법
US20070254485A1 (en) Abrasive composition for electrochemical mechanical polishing
US20060249395A1 (en) Process and composition for electrochemical mechanical polishing
JP2014179632A (ja) 高スループット低形状銅cmp処理
US20060249394A1 (en) Process and composition for electrochemical mechanical polishing
US7879255B2 (en) Method and composition for electrochemically polishing a conductive material on a substrate
WO2007047454A2 (en) Process and composition for electrochemical mechanical polishing

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100406