KR101652692B1 - 전자 페이퍼 - Google Patents

전자 페이퍼 Download PDF

Info

Publication number
KR101652692B1
KR101652692B1 KR1020090062825A KR20090062825A KR101652692B1 KR 101652692 B1 KR101652692 B1 KR 101652692B1 KR 1020090062825 A KR1020090062825 A KR 1020090062825A KR 20090062825 A KR20090062825 A KR 20090062825A KR 101652692 B1 KR101652692 B1 KR 101652692B1
Authority
KR
South Korea
Prior art keywords
layer
insulating film
electrode
film
organic resin
Prior art date
Application number
KR1020090062825A
Other languages
English (en)
Other versions
KR20100007773A (ko
Inventor
요시아키 오이카와
신고 에구치
미츠오 마시야마
마사토시 카타니와
히로노부 쇼지
마사타카 나카다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100007773A publication Critical patent/KR20100007773A/ko
Application granted granted Critical
Publication of KR101652692B1 publication Critical patent/KR101652692B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/16756Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/16755Substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/1676Electrodes
    • G02F1/16766Electrodes for active matrices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/1679Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/37Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being movable elements
    • G09F9/372Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being movable elements the positions of the elements being controlled by the application of an electric field
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/16757Microcapsules
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements
    • G02F2201/503Arrangements improving the resistance to shock
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/22Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

전자 페이퍼의 외부 스트레스에 대한 내성(耐性)을 향상시키는 것이 목적의 하나가 된다. 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 갖는 제 1 절연 필름과 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 갖는 제 2 절연 필름의 사이에 집적 회로부, 제 1 전극, 제 2 전극 및 대전입자(帶電粒子) 함유층을 갖는 소자 형성층을 형성함으로써, 외부 스트레스에 대한 내성을 향상시키는 구성이 된다.
필러, 가요성, 수지, 전자 페이퍼, 입자.

Description

전자 페이퍼{ELECTRONIC PAPER}
본 발명은 전자 페이퍼 및 그 제작 방법에 관한 것으로, 특히 가요성을 갖는 전자 페이퍼 및 그 제작 방법에 관한 것이다.
근년에 들어, 액정 표시 장치, EL 표시 장치 등의 표시 장치에 관한 연구가 활발히 진행되고, 저소비전력으로 구동할 수 있는 표시 장치의 하나로서 전자 페이퍼가 주목을 받고 있다. 전자 페이퍼는 저소비 전력화나 전원을 꺼도 화상을 유지할 수 있는 이점을 갖고, 전자 서적이나 포스터에의 이용이 기대되고 있다.
지금까지 다양한 종류나 방식을 사용한 전자 페이퍼가 제안되고, 전자 페이퍼에 있어서도 액정 표시 장치 등과 마찬가지로 화소의 스위칭 소자로서 트랜지스터를 사용한 액티브 매트릭스형의 전자 페이퍼가 제안된다(예를 들어, 특허문헌 1 참조).
[특허 문헌 1] 특개2002-169190호 공보
전자 페이퍼를 전자 서적으로서 이용하는 경우는, 사람 손에 접촉하는 횟수 가 많기 때문에, 전자 페이퍼를 구성하는 트랜지스터 등의 소자의 기계적 강도나 정전기에 대한 내성 등이 요구된다. 또한, 전자 페이퍼를 건물, 건물의 지붕이나 창문에 설치하여 포스터 등으로서 이용하는 경우에는, 높은 내후성, 내구성 등이 요구된다. 이와 같이, 신뢰성이 높은 전자 페이퍼로 하기 위해서는, 전자 페이퍼에 외부로부터 주어지는 힘(이하, 외부 스트레스라고도 한다)에 대한 내성을 향상시킬 필요가 있다.
본 발명의 일 형태는, 전자 페이퍼의 외부 스트레스에 대한 내성을 향상시키는 것을 목적의 하나로 한다.
본 발명의 일 형태는, 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 갖는 제 1 절연 필름과, 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 갖는 제 2 절연 필름과의 사이에 소자 형성층을 형성함으로써, 외부 스트레스에 대한 내성을 향상시키는 구성으로 한다. 또한, 외부 스트레스란, 구부림 등의 변형 동작, 국소적으로 가해지는 압력(가압) 등의 기계적 스트레스, 정전기 등의 전기적 스트레스, 풍우(風雨), 먼지 등의 물리적 스트레스 등, 전자 페이퍼에의 유해 요인이 되는 스트레스 전반을 포함한다.
또한, 본 발명의 일 형태는, 서로 대향하여 형성된 제 1 절연 필름 및 제 2 절연 필름과, 제 1 절연 필름과 제 2 절연 필름의 사이에 형성된 소자 형성층을 갖고, 소자 형성층은, 집적 회로부와, 집적 회로부에 전기적으로 접속하는 제 1 전극과, 제 1 전극에 대향하여 형성된 제 2 전극과, 제 1 전극과 제 2 전극 사이에 형 성된 대전입자 함유층을 갖고, 제 1 절연 필름은 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 갖고, 제 2 절연 필름은 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 갖고, 제 1 절연 필름과 제 2 절연 필름의 단부에 있어서 제 1 유기 수지와 제 2 유기 수지가 접착되는 것을 특징으로 한다.
또한, 본 발명의 일 형태는, 서로 대향하여 형성된 제 1 절연 필름 및 제 2 절연 필름과, 제 1 절연 필름과 제 2 절연 필름 사이에 형성된 소자 형성층을 갖고, 소자 형성층은 집적 회로부와, 집적 회로부에 전기적으로 접속하는 제 1 전극과, 제 1 전극과 대향하여 형성된 제 2 전극과, 제 1 전극과 제 2 전극 사이에 형성된 대전입자 함유층을 갖고, 제 1 절연 필름은 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체와, 제 1 구조체보다 탄성률이 낮은 제 1 보호 필름을 갖고, 제 2 절연 필름은 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체와, 제 2 구조체보다 탄성률이 낮은 제 2 보호 필름을 갖고, 제 1 절연 필름과 제 2 절연 필름의 단부에 있어서, 제 1 유기 수지와 제 2 유기 수지가 접착되는 것을 특징으로 한다.
본 발명의 일 형태에 의하면, 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 갖는 제 1 절연 필름과, 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 갖는 제 2 절연 필름과의 사이에 소자 형성층을 형성함으로써, 전자 페이퍼의 외부 스트레스에 대한 내성을 향상시킬 수 있다.
본 발명의 실시형태에 대해서 도면을 사용하여 자세히 설명한다. 그러나, 본 발명은 이하의 설명에 한정되는 것은 아니고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 이때, 이하에서 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 다른 도면간에서 공통으로 사용하고, 반복의 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 전자 페이퍼의 일례에 대해서 도면을 참조하여 설명한다.
본 실시형태에서 나타내는 전자 페이퍼는, 서로 대향하도록 형성된 제 1 절연 필름(51) 및 제 2 절연 필름(52)과, 제 1 절연 필름(51)과 제 2 절연 필름(52) 간에 형성된 소자 형성층(53)을 갖는다. 또한, 제 1 절연 필름(51)은 섬유체(71a)에 제 1 유기 수지(71b)가 함침된 제 1 구조체를 구비하고, 제 2 절연 필름(52)은 섬유체(72a)에 제 2 유기 수지(72b)가 함침된 제 2 구조체를 구비하고, 소자 형성층(53)이 형성되지 않는 영역(예를 들어, 제 1 절연 필름(51) 및 제 2 절연 필름(52)의 단부)에 있어서, 제 1 유기 수지(71b)와 제 2 유기 수지(72b)가 접착된 구성이 된다(도 1a 참조).
도 1a 및 도 1b에서는, 제 1 절연 필름(51)을 제 1 구조체만으로 형성하는 경우(제 1 구조체가 제 1 절연 필름(51)에 상당하는 경우)를 나타내지만, 제 1 구조체에 가하여 다른 절연층을 적층시켜 제 1 절연 필름(51)으로 하여도 좋다. 제 2 절연 필름(52)에 대해서도 마찬가지다. 또한, 제 1 절연 필름(51) 및 제 2 절연 필름(52)은 가요성을 갖는 절연 재료로 형성한다.
소자 형성층(53)은 트랜지스터나 용량 소자 등의 소자가 형성된 집적 회로부(54)와, 상기 집적 회로부(54)에 형성된 소자와 전기적으로 접속하는 제 1 전극(55)과, 상기 제 1 전극(55)과 대향하여 형성된 제 2 전극(57)과, 제 1 전극(55)과 제 2 전극(57)의 사이에 형성된 대전입자 함유층(56)을 갖는다.
도 1a에서는, 집적 회로부(54)에 트랜지스터(61)를 형성하고, 상기 트랜지스터(61)와 제 1 전극(55)이 전기적으로 접속하여 형성된 액티브 매트릭스형의 구성을 도시한다. 물론, 본 실시형태에서 나타내는 전자 페이퍼는 이 구성에 한정되지 않고, 주사선 구동 회로나 신호선 구동 회로 등의 회로나 메모리 회로를 구성하는 트랜지스터(65)를, 화소용의 트랜지스터(61)와 마찬가지로 형성한 구성으로 하여도 좋다(도 1b 참조).
또한, 집적 회로부(54)에 안테나를 형성하고, 외부와 무선으로 정보의 송수신을 행하는 구성으로 하여도 좋다. 이 경우, 집적 회로부(54)에 형성된 안테나를 통하여 표시하는 화상 등의 정보를 외부로부터 수신할 수 있다.
또한, 도 1a 및 도 1b에 있어서, 트랜지스터의 구성은 특히 한정되지 않고, 싱글 드레인 구조, LDD(저농도 드레인) 구조, 게이트 오버랩 드레인 구조 등, 각종 구조를 적용할 수 있다. 여기서는, 게이트 전극의 측면에 접하는 절연층(“사이드 월”이라고도 불린다)을 사용하여 저농도 불순물 영역이 형성된 LDD 구조의 결정질 반도체를 사용한 박막 트랜지스터를 나타내지만, 이것에 한정되지 않는다. 예를 들어, 비정질 반도체의 박막 트랜지스터나 유기 트랜지스터 등도 마찬가지로 사용할 수 있다.
또한, 트랜지스터의 구성으로서, 대략 동전위의 게이트 전압이 인가되는 트랜지스터가 직렬로 접속된 형이 되는 멀티 게이트 구조, 반도체 층의 상하를 게이트 전극으로 끼운 듀얼 게이트 구조 등으로 형성되는 박막 트랜지스터 등을 적용할 수 있다. 이 외에, 전자 페이퍼의 화소에 있어서의 스위칭 소자로서 기능하면, 트랜지스터에 한정되지 않고, 다이오드, MIM(Metal-Insulator-Metal), 또는 MEMS(Micro Electro Mechanical Systems) 등을 사용할 수도 있다.
대전입자 함유층(56)은, 대전한 입자를 갖고, 상기 대전한 입자가 제 1 전극(55) 및 제 2 전극(57)에 의하여 부여되는 전장(電場)에 의하여 이동하여 화상이 표시되는 구성으로 할 수 있다. 대전입자 함유층(56)의 구성은 전자 페이퍼에 적용하는 방식(마이크로 캡슐형 전기 영동(泳動), 수평이동형 전기 영동, 수직 이동형 전기 영동, 트위스트 볼 방식, 대전 토너(toner), 전자분류체(電子粉流體)(등록 상표) 등)에 의하여 적절히 사용하는 재료를 선택하면 좋다.
예를 들어, 대전입자 함유층(56)으로서, 양으로 대전한 어느 색의 입자와 음으로 대전한 다른 색의 입자를 포함하는 마이크로 캡슐을 사용할 수 있다.
소자 형성층(53)의 상하에 형성되는 섬유체(71a, 71b)로서는, 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용할 수 있다. 고강도 섬유의 대표예로서는, 폴리비닐알콜계 섬유, 폴리에스테르계 섬유, 폴리아미드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유를 들 수 있다. 유리 섬유로서는, E 유리, S 유리, D 유리, Q 유리 등을 사용한 유리 섬유를 사용할 수 있다. 또한, 섬유체(71a, 71b)는, 일 종류의 상기 고강도 섬유로 형성되어도 좋고, 복수의 고강도 섬유로 형성되어도 좋다. 또한, 섬유체를 소자 형성층(53)의 상하에 형성하지 않고, 한쪽에 형성한 구성으로 하여도 좋다.
또한, 섬유체(71a, 72a)는, 섬유(단사(單絲))의 다발(이하, 사속(絲束)이라고 한다)을 날실(經絲) 및 씨실(緯絲)에 사용하여 제직한 직포, 또는 복수종의 섬유의 사속을 랜덤 또는 일 방향에 퇴적시킨 부직포로 구성되어도 좋다. 직포의 경우, 평직(平織), 능직(綾織), 수자직(需子織) 등을 적절히 사용할 수 있다.
사속의 단면은 원형이어도 좋고 타원형이어도 좋다. 섬유 사속으로서, 고압 수류, 액체를 매체로 한 고주파의 진동, 연속 초음파의 진동, 롤에 의한 가압 등에 의해서, 개섬 가공(開纖加工)을 한 섬유 사속을 사용하여도 좋다. 개섬 가공을 한 섬유 사속은 사속폭이 넓어지고, 두께 방향의 단사수를 삭감할 수 있고, 사속의 단면이 타원형 또는 평판형이 된다. 또한, 섬유 사속으로서 저연사(低撚絲)를 사용함으로써, 사속이 편평화(扁平化)되기 쉬워지고, 사속의 단면 형상이 타원 형상 또는 평판 형상이 된다. 이와 같이, 단면이 타원 형상 또는 평판 형상의 사속을 사용함으로써, 섬유체(71a, 72a)의 두께를 얇게 형성하고, 박형(薄型)의 전자 페이퍼를 제작할 수 있다.
또한, 섬유의 사속 직경은 4㎛ 이상 400㎛ 이하, 바람직하게는 4㎛ 이상 200㎛ 이하로 한다.
섬유체(71a, 72a)로서, 섬유 사속을 날실 및 씨실에 사용하여 제직한 직포의 상면도를 도 4a 및 도 4b에 도시한다.
도 4a에서는, 섬유체(71a, 72a)는, 일정 간격을 둔 날실(70a)과 일정 간격을 둔 씨실(70b)로 제직된다. 이러한 섬유체에는 날실(70a) 및 씨실(70b)이 존재하지 않는 영역(바스켓 홀(70c)이라고 한다)을 갖는다. 이 영역에 유기 수지가 함침된다.
또한, 도 4b에 도시하는 바와 같이, 섬유체(71a, 72a)는 날실(70a) 및 씨실(70b)의 밀도가 높고, 바스켓 홀(70c)의 비율이 낮은 것이라도 좋다. 대표적으로는, 바스켓 홀(70c)의 크기가 국소적으로 가압되는 면적보다 작은 구성으로 하는 것이 바람직하다. 대표적으로는, 1변이 0.01mm 이상 0.2mm 이하의 직사각형인 것이 바람직하다. 섬유체(71a, 72a)의 바스켓 홀(70c)의 면적이 이와 같이 작으면, 선단(先端)이 가는 부재(대표적으로는, 펜이나 연필 등의 필기 용구)에 의해 가압되어도, 상기 압력을 섬유체(71a, 72a) 전체로 흡수할 수 있다.
도 23a 내지 도 24에 섬유체에 유기 수지가 함침된 구조체를 형성하는 경우의 일례를 도시한다. 또한, 도 23a는 실제로 제작한 샘플의 단면 SEM상(1000배)을 도시하고, 도 23b는 도 23a의 모식도를 도시한다. 또한, 도 24에 실제로 제작한 샘플의 단면을 광학 현미경을 사용하여 관찰한 상(像)(20배)을 도시한다.
도 23a 및 도 23b는 트랜지스터부(50)를 끼우도록 섬유체(71a)에 유기 수지(71b)가 함침된 제 1 구조체(51)와, 섬유체(72a)에 유기 수지(72b)가 함침된 제 2 구조체(52)를 형성하는 경우를 도시한다. 도 23a 및 도 23b의 단면도에서는, 섬 유체(71a) 및 섬유체(72a)로서 날실과 씨실의 한쪽만이 도시되지만, 관찰하는 단면 방향에 따르면, 날실과 씨실의 한쪽과 교차하는 다른 쪽의 섬유체가 존재한다.
도 24의 단면에서는, 섬유 사속으로 구성되는 날실과 씨실이 교차하여 형성되는 것이 도시된다.
이와 같이, 섬유체를 날실과 씨실이 서로 교차하도록 직물 상태로 뜨고, 이것에 유기 수지를 함침시킴으로써, 직물 상태의 면 방향에의 신축(伸縮)을 섬유체가 억제하고, 또 수직 방향으로 가요성을 갖는 구조체로 할 수 있다.
또한, 섬유 사속 내부로의 유기 수지의 침투율을 높이기 위해서, 섬유에 표면 처리가 실시되어도 좋다. 예를 들어, 섬유 표면을 활성화시키기 위한 코로나 방전 처리, 플라즈마 방전 처리 등이 있다. 또한, 실란 커플링제, 티타네이트 커플링제를 사용한 표면 처리가 있다.
섬유체(71a, 72a)에 함침되고, 또 소자 형성층(53)을 밀봉하는 제 1 유기 수지(71b), 제 2 유기 수지(72b)는, 에폭시 수지, 불포화 폴리에스테르 수지, 폴리이미드 수지, 비스말레이미드트리아진 수지, 또는 시아네이트 수지 등의 열 경화성 수지를 사용하여 형성할 수 있다. 또는, 폴리페닐렌옥시드 수지, 폴리에테르이미드 수지, 또는 불소 수지 등의 열 가소성 수지를 사용하여 형성할 수 있다. 또한, 상기 열 가소성 수지 및 상기 열 경화성 수지의 복수를 사용하여도 좋다. 상기 유기 수지를 사용함으로써, 열 처리에 의하여 섬유체를 소자 형성층에 고착할 수 있다. 또한, 제 1 유기 수지(71b), 제 2 유기 수지(72b)는, 유리 전이 온도가 높을수록 국소적인 가압에 대하여 파괴하기 어렵기 때문에, 바람직하다.
또한, 제 1 구조체, 제 2 구조체의 두께는, 10㎛ 이상 100㎛ 이하, 또는, 10㎛ 이상 30㎛ 이하로 하는 것이 바람직하다. 이와 같은 두께의 구조체를 사용함으로써, 박형이며 만곡(彎曲)할 수 있는 전자 페이퍼를 제작할 수 있다.
또한, 제 1 유기 수지(71b), 제 2 유기 수지(72b), 또는 섬유의 사속 내에 고열전도성 필러를 분산시켜도 좋다. 고열전도성 필러로서는, 질화알루미늄, 질화붕소, 질화실리콘, 알루미나 등을 들 수 있다. 또한, 고열 도전성 필러로서는, 은, 구리 등의 금속입자가 있다. 도전성 필러가 유기 수지 또는 섬유 사속 내에 포함됨으로써 소자 형성층(53)에서의 발열을 외부로 방출하기 쉽기 때문에, 소자 형성층(53)의 축열을 억제하여 전자 페이퍼의 파괴나 표시 불량 등을 저감할 수 있다.
여기서, 본 실시형태에서 나타내는 전자 페이퍼가 갖는 효과에 대해서 도 5a 내지 도 5d를 사용하여 나타낸다.
도 5a에 도시하는 바와 같이, 종래의 전자 페이퍼의 구성은 소자 형성층(40)이 절연 필름(41a, 41b)으로 밀봉된다. 이러한 전자 페이퍼에 국소적인 외부 스트레스(가압(42))를 가한 경우, 도 5b에 도시하는 바와 같이, 소자 형성층(40), 절연 필름(41a, 41b)이 각각 연신(延伸)되어, 가압부에 있어서 곡률 반경이 작은 만곡이 생겨 버린다. 결과적으로는, 소자 형성층(40)을 구성하는 반도체 소자나 배선 등에 균열이 생겨, 전자 페이퍼가 파괴된다.
그러나, 본 실시형태에서 나타내는 전자 페이퍼는, 도 5c에 도시하는 바와 같이, 소자 형성층(53)의 상하에 인장 탄성률 또는 영률(Young's modulus)이 높은 섬유체가 유기 수지로 고착된다. 따라서, 도 5d에 도시하는 바와 같이, 점압이나 선압 등의 국소적인 가압(42)을 한 경우라도, 고강도 섬유는 연신하지 않고, 가압된 힘이 섬유체 전체로 분산되어, 전자 페이퍼 전체로 만곡하도록 된다. 결과적으로는, 국소적인 가압을 하여도, 전자 페이퍼에서 생기는 만곡은 곡률 반경이 크고, 소자 형성층(53)을 구성하는 반도체 소자나 배선 등에 균열이 생기지 않고, 전자 페이퍼의 파괴를 저감할 수 있다.
또한, 본 실시형태에서 나타내는 바와 같이, 제 1 유기 수지(71b)와 제 2 유기 수지(72b)를 직접 접착시킴으로써, 제 1 절연 필름(51)과 제 2 절연 필름(52)의 밀착성을 향상시켜, 접합 계면으로부터 수분 등이 침입하는 것을 저감하고, 제 1 절연 필름(51)과 제 2 절연 필름(52)의 박리를 억제할 수 있다.
또한, 소자 형성층(53)을 제 1 절연 필름(51)과 제 2 절연 필름(52)의 중앙부에 배치하는 것(제 1 절연 필름(51)과 제 2 절연 필름(52)의 막 두께를 같은 정도로 하는 것)이 바람직하다. 이 경우, 소자 형성층(53)에 대해서 제 1 절연 필름(51)(제 1 구조체)과 제 2 절연 필름(52)(제 2 구조체)이 대칭으로 형성되기 때문에, 전자 페이퍼를 만곡 등 시킬 때에 소자 형성층(53)에 가해지는 힘을 균일하게 확산시켜, 구부림이나 휘어짐 등에 기인하는 소자 형성층(53)의 파손을 저감할 수 있다.
또한, 본 실시형태에서 나타내는 전자 페이퍼에 있어서, 소자 형성층(53)과 제 1 절연 필름(51), 제 2 절연 필름(52)과의 사이에 배리어층을 형성하는 것이 바람직하다. 예를 들어, 도 1a 및 도 1b에 도시하는 바와 같이, 집적 회로부(54)를 덮도록 제 1 배리어층(62) 및 제 2 배리어층(63)을 형성할 수 있다.
여기서는, 제 1 배리어층(62) 위에 집적 회로부(54)를 형성하고, 제 1 전극(55)을 덮도록 제 2 배리어층(63)을 형성하고, 단부에서 제 1 배리어층(62)과 제 2 배리어층(63)이 접하도록 형성함으로써, 집적 회로부(54)를 배리어층에 의하여 둘러싸는 구성으로 된다. 이러한 구성으로 함으로써, 수분이나 알칼리 금속 등의 불순물이 침입하는 것을 억제하여 집적 회로부(54)에 포함되는 트랜지스터 등의 소자의 열화를 저감할 수 있다. 특히, 집적 회로부(54)의 소자로서 유기물을 사용하는 경우(집적 회로부(54)에 유기 트랜지스터를 형성하는 경우) 등에 유효하게 된다.
또한, 소자 형성층(53) 전체를 둘러싸도록, 제 1 배리어층(62)과 제 2 배리어층(63)을 형성하여도 좋다. 이 경우, 제 2 배리어층(63)을 제 2 전극(57) 위에 형성하면 좋다.
배리어층(62, 63)으로서는 질소함유층(질화실리콘, 질화산화실리콘, 산화질화실리콘 등)을 사용할 수 있다.
본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 상기 실시형태 1에 나타낸 전자 페이퍼의 제작 방법의 일례에 관하여 도면을 참조하여 설명한다.
우선, 기판(100)의 일 표면에 박리층(102)을 형성하고, 절연층(104)을 형성 한다(도 6a 참조). 박리층(102), 절연층(104)은 연속적으로 형성할 수 있다. 박리층(102)과 절연층(104)을 연속적으로 형성함으로써, 기판(100)이 대기에 노출되지 않기 때문에, 불순물의 혼입을 방지할 수 있다.
기판(100)은 유리 기판, 석영 기판, 금속 기판이나 스테인레스 기판 등을 사용할 수 있다. 예를 들어, 일변이 1m 이상의 직사각형의 유리 기판을 사용함으로써, 생산성을 극적으로 향상시킬 수 있다.
또한, 본 공정에서는, 박리층(102)을 기판(100)의 전체 면에 형성하는 경우를 나타내지만, 필요에 따라, 기판(100)의 전체 면에 박리층(102)을 형성한 후에 상기 박리층(102)을 선택적으로 제거하고, 원하는 영역에만 박리층을 형성하여도 좋다. 또한, 기판(100)에 접하여 박리층(102)을 형성하지만, 필요에 따라, 기판(100)에 접하도록 산화실리콘막, 산화질화실리콘막, 질화실리콘막, 질화산화실리콘막 등의 절연층을 형성하고, 상기 절연층에 접하도록 박리층(102)을 형성하여도 좋다.
박리층(102)은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오븀(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir), 실리콘(Si) 등의 재료를 사용하여, 단층 또는 적층시켜 형성할 수 있다. 또는, 이들의 원소를 주성분으로 하는 합금 재료를 사용하여 형성하여도 좋고, 이들의 원소를 주성분으로 하는 화합물 재료를 사용하여 형성하여도 좋다. 이들의 재료는, 스퍼터링법, 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여 두께가 30nm 내지 200nm로 형성할 수 있다. 또한, 도포법은 용액 을 피처리물 위에 도출시켜 성막하는 방법이며, 예를 들어, 스핀 코팅법이나 액적 토출법을 포함한다. 또한, 액적 토출법이란, 미립자를 포함하는 조성물의 액적을 미세한 공(孔)으로부터 토출하여 소정의 형상의 패턴을 형성하는 방법이다.
박리층(102)이 단층 구조의 경우, 바람직하게는, 텅스텐, 몰리브덴, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층을 형성한다. 또는, 텅스텐의 산화물 또는 산화질화물을 포함하는 층, 몰리브덴의 산화물 또는 산화질화물을 포함하는 층, 또는 텅스텐과 몰리브덴의 혼합물의 산화물 또는 산화질화물을 포함하는 층을 형성한다. 또한, 텅스텐과 몰리브덴의 혼합물은 예를 들어, 텅스텐과 몰리브덴의 합금에 상당한다.
박리층(102)이 적층 구조의 경우, 바람직하게는, 1층째를 금속층으로 형성하고, 2층째를 금속산화물층으로 형성한다. 대표적으로는, 1층째의 금속층을 텅스텐, 또는 텅스텐과 몰리브덴의 혼합물을 포함하는 층으로 형성하고, 2층째를 텅스텐 또는 텅스텐과 몰리브덴의 혼합물의 산화물, 텅스텐 또는 텅스텐과 몰리브덴의 혼합물의 질화물을 포함하는 층으로 형성한다.
박리층(102)으로서, 1층째를 금속층, 2층째를 금속 산화물층의 적층 구조로 형성하는 경우, 금속층을 텅스텐을 포함하는 층으로 형성하고, 그 상층에 산화물로 형성되는 절연층을 형성함으로써, 텅스텐을 포함하는 층과 절연층과의 계면에 금속 산화물층으로서 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여도 좋다. 또는, 금속층의 표면을 열 산화 처리, 산소 플라즈마 처리, 오존수 등의 산화력이 강한 용액을 사용한 처리를 행하여 금속 산화물층을 형성하여도 좋다.
절연층(104)은 버퍼층으로서 기능하고, 후의 박리 공정에 있어서 박리층(102)과의 계면에서의 박리가 용이하게 되도록 형성한다. 또한, 절연층(104)을 형성함으로써 후의 박리 공정에서 반도체 소자나 배선에 균열이나 대미지가 생기는 것을 방지할 수 있다. 예를 들어, 절연층(104)으로서, 스퍼터링법, 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여 무기 화합물을 사용하여 단층 또는 다층으로 형성한다. 무기 화합물의 대표예로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등이 있다.
또한, 절연층(104)으로서, 질소함유층(질화실리콘, 질화산화실리콘, 산화질화실리콘 등)을 사용함으로써, 외부로부터 후에 형성되는 소자에 수분, 불순물, 산소 등의 기체가 침입하는 것을 방지할 수 있다. 즉, 절연층(104)이 배리어층으로서 기능한다. 절연층(104)의 두께는 10nm 이상 1000nm 이하, 또는 100nm 이상 700nm 이하로 형성하는 것이 바람직하다.
다음, 절연층(104) 위에 박막 트랜지스터(106)를 형성한다(도 6b 참조). 박막 트랜지스터(106)는 적어도 소스 영역, 드레인 영역 및 채널 형성 영역을 갖는 반도체 층(108)과, 게이트 절연층(110)과, 게이트 전극(112)으로 구성된다.
반도체 층(108)은 두께가 10nm 이상 100nm 이하, 바람직하게는, 20nm 이상 70nm 이하의 비단결정 반도체로 형성되는 층이며, 비단결정 반도체 층으로서는, 결정성 반도체 층, 비정질 반도체 층, 미결정 반도체 층 등이 있다. 또한, 반도체로서는, 실리콘, 게르마늄, 실리콘 게르마늄 화합물 등이 있다. 특히, 레이저 광의 조사, 순간 열 어닐(RTA)이나 퍼니스 어닐로를 사용한 열 처리, 또는 이들의 방법 을 조합한 방법에 의하여 결정화시킨 결정질 반도체를 적용하는 것이 바람직하다. 가열 처리에 있어서는, 실리콘 반도체의 결정화를 촉진하는 작용이 있는 니켈 등의 금속 원소를 사용한 결정화법을 적용할 수 있다.
게이트 절연층(110)은 두께가 5nm 이상 200nm 이하, 바람직하게는, 10nm 이상 100nm 이하의 산화실리콘 및 산화질화실리콘 등의 무기 절연물로 형성한다.
게이트 전극(112)은 금속 또는 일 도전형의 불순물을 첨가한 다결정 반도체로 형성할 수 있다. 금속을 사용하는 경우는, 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 알루미늄(Al) 등을 사용할 수 있다. 또한, 금속을 질화시킨 금속 질화물을 사용할 수도 있다. 또는, 상기 금속 질화물로 이루어지는 제 1 층과 상기 금속으로 이루어지는 제 2 층을 적층시킨 구조로 하여도 좋다. 이때 제 1 층을 금속 질화물로 함으로써, 배리어 메탈로 할 수 있다. 즉, 제 2 층의 금속이, 게이트 절연층이나 그 하층의 반도체 층으로 확산하는 것을 방지할 수 있다. 또한, 적층 구조로 하는 경우에는, 제 1 층의 단부가 제 2 층의 단부로부터 외측에 튀어나온 형상으로 하여도 좋다.
박막 트랜지스터(106)는 싱글 드레인 구조, LDD(저농도 드레인) 구조, 게이트 오버랩 드레인 구조 등 각종 구조를 적용할 수 있다. 여기서는, 게이트 전극(112)의 측면에 접하는 절연층(“사이드 월”이라고도 불린다)을 사용하여 저농도 불순물 영역이 형성된 LDD 구조의 박막 트랜지스터를 나타낸다. 그 외에도, 대략 동전위의 게이트 전압이 인가되는 트랜지스터가 직렬로 접속된 형상이 되는 멀티 게이트 구조, 반도체 층의 상하를 게이트 전극으로 끼운 듀얼 게이트 구조 등으 로 형성되는 박막 트랜지스터 등을 적용할 수 있다.
또한, 박막 트랜지스터(106)로서 금속 산화물이나 유기 반도체 재료를 반도체 층에 사용한 박막 트랜지스터를 사용할 수 있다. 금속 산화물의 대표예로서는, 산화아연이나 아연갈륨인듐의 산화물 등이 있다.
다음, 박막 트랜지스터(106)의 소스, 드레인에 전기적으로 접속하는 배선(118)을 형성하고, 상기 배선(118)에 전기적으로 접속하는 제 1 전극(122)을 형성한다(도 6c 참조). 제 1 전극(122)은, 화소 전극으로서 기능한다.
여기서는, 박막 트랜지스터(106)를 덮도록 절연층(114, 116)을 형성하고, 절연층(116) 위에 소스 전극, 드레인 전극으로서도 기능할 수 있는 배선(118)을 형성한다. 그 후, 배선(118) 위에 절연층(120)을 형성하고, 상기 절연층(120) 위에 화소 전극으로서 기능하는 제 1 전극(122)을 형성한다.
절연층(114, 116)은 층간 절연층으로서 기능한다. 절연층(114, 116)은 실리콘의 산화물이나 실리콘의 질화물 등의 무기 재료, 폴리이미드, 폴리아미드, 벤조시클로부텐, 아크릴, 에폭시 등의 유기 재료, 실록산 재료 등을 사용하여 단층 또는 적층으로 형성한다. 이들의 재료는 CVD법, 스퍼터링법, SOG법, 액적 토출법, 스크린 인쇄법 등에 의하여 형성할 수 있다. 여기서는, 1층째의 절연층(114)으로서 질화산화실리콘막으로 형성하고, 2층째의 절연층(116)으로서 산화질화실리콘막으로 형성할 수 있다.
배선(118)은 티타늄(Ti)과 알루미늄(Al)의 적층 구조, 몰리브덴(Mo)과 알루미늄(Al)의 적층 구조 등, 알루미늄(Al)과 같은 저저항 재료와, 티타늄(Ti)이나 몰 리브덴(Mo) 등의 고융점 금속 재료를 사용한 배리어 메탈의 조합으로 형성하는 것이 바람직하다.
절연층(120)은 실리콘의 산화물이나 실리콘의 질화물 등의 무기 재료, 폴리이미드, 폴리아미드, 벤조시클로부텐, 아크릴, 에폭시 등의 유기 재료, 실록산 재료 등을 사용하여 단층 또는 적층으로 형성한다. 이들의 재료는 CVD법, 스퍼터링법, SOG법, 액적 토출법, 스크린 인쇄법 등에 의하여 형성할 수 있다. 여기서는, 절연층(120)으로서 스크린 인쇄법을 사용하여 에폭시 수지로 형성한다.
제 1 전극(122)은 산화인듐에 산화주석을 혼합한 인듐주석산화물(ITO), 인듐주석산화물(ITO)에 산화실리콘을 혼합한 인듐주석실리콘산화물(ITSO), 산화인듐에 산화아연을 혼합한 인듐아연산화물(IZO), 산화아연(ZnO), 또는 산화주석(SnO2) 등을 사용할 수 있다. 또한, 제 1 전극(122)으로서 반사성을 갖는 금속(예를 들어, 알루미늄 또는 은을 주성분으로 하는 재료막, 또는 그들의 적층 막 등)을 사용하여도 좋다.
다음, 기판(100)의 단부에 형성된 절연층을 에칭 등에 의하여 제거하고, 그 후, 절연층(123)을 형성한다(도 6d 참조). 여기서는, 적어도 절연층(114, 116, 120)을 제거하여 절연층(104)을 노출시킨다. 또한, 1장의 기판으로부터 복수 매의 패널을 형성하는 경우(다면취(多面取)하는 경우)에는 패널을 형성하는 각각의 영역의 단부에 있어서, 절연층을 에칭하여 각각의 패널을 구성하는 소자마다 분리한다.
절연층(123)은 배리어층으로서 기능하고, 적어도 박막 트랜지스터(106)를 구 비하는 집적 회로부(125)를 덮도록 형성하는 것이 바람직하다. 여기서는, 배리어층으로서 기능하는 절연층(104) 및 절연층(123)을 사용하여 집적 회로부(125)와 제 1 전극(122)을 둘러싸는 경우를 나타낸다.
절연층(123)으로서 질소함유층(질화실리콘, 질화산화실리콘, 산화질화실리콘 등)을 사용할 수 있다.
다음, 박막 트랜지스터(106) 등을 포함하는 집적 회로부(125) 및 제 1 전극(122) 등의 소자를 갖는 층(이하, “소자층(124)”이라고 기재한다)을 기판(100)으로부터 용이하게 박리시키기 위해서, 소자층(124)을 기판(100)으로부터 박리하기 전에 레이저 광을 조사하여 홈을 형성하는 것이 바람직하다. 여기서는, 단부에서 노출된 절연층(104)에 레이저 광을 조사함으로써 홈(128)을 형성한다(도 6e 참조).
다음, 도 7a에 도시하는 바와 같이, 소자층(124)에 점착 시트(130)를 접합하여 형성한다. 점착 시트(130)는 광 또는 열에 의하여 박리할 수 있는 시트를 적용한다.
점착 시트(130)를 접합함으로써, 박리를 용이하게 행할 수 있는 것과 함께, 박리의 전후에서 소자층(124)에 가해지는 응력을 저감시키고, 집적 회로부(125)에 형성된 소자의 파손을 억제하고, 수율을 향상시킬 수 있다.
다음, 홈(128)을 시점(始點)으로 하여, 박리층(102) 및 버퍼층으로서 기능하는 절연층(104)의 계면에 있어서, 소자층(124)을 기판(100)으로부터 박리한다(도 7b 참조). 박리 방법으로서는, 예를 들어, 기계적인 힘을 가하는 것(사람의 손이나 그립 툴(grip tool)에 의해 벗겨내는 처리나, 롤러를 회전시키면서 분리하는 처 리 등)에 의하여 행하면 좋다.
또한, 홈(128)에 액체를 적하하여, 박리층(102) 및 절연층(104)의 계면에 액체를 침투시켜 박리층(102)으로부터 소자층(124)을 박리하여도 좋다. 또한, 홈(128)에 NF3, BrF3, ClF3 등의 불화 가스를 도입하여, 박리층을 불화 가스에 의하여 에칭함으로써 제거하고, 절연 표면을 갖는 기판으로부터 소자층(124)을 박리하는 방법을 사용할 수 있다.
본 실시형태에 있어서는, 박리층(102)으로서 절연층(104)에 접하는 측에 금속산화층을 형성하고, 소자층(124)을 기판(100)으로부터 박리하는 방법을 사용하지만, 이 방법에 한정되지 않는다. 기판(100)으로서 투광성을 갖는 기판을 사용하고, 박리층(102)으로서 수소를 포함하는 비정질실리콘층을 사용하고 기판(100)으로부터 박리층(102)에 레이저 광을 조사하여 비정질실리콘층에 포함되는 수소를 기화시켜 기판(100)과 박리층(102)의 사이에서 박리하는 방법을 사용할 수 있다.
또한, 기판(100)을 기계적으로 연마하여 제거하는 방법이나, 기판(100)을 HF 등의 용액을 사용하여 용해하여 제거하는 방법을 사용할 수 있다. 이 경우, 박리층(102)을 사용하지 않아도 좋다.
다음, 박리한 소자층(124)의 박리면(박리에 의하여 노출된 절연층(104) 표면) 측에 섬유체(132a)에 제 1 유기 수지(132b)가 함침된 제 1 구조체(132)를 형성한다(도 7c 참조). 이러한 구조체는, 프리프레그라고도 불린다.
프리프레그는 섬유체에 매트릭스 수지를 유기 용제로 희석한 바니시(varnish)를 함침시킨 후, 건조하여 유기 용제를 휘발시켜 매트릭스 수지를 반경 화시킨 것이다. 구조체의 두께는 10㎛ 이상 100㎛ 이하, 또 10㎛ 이상 30㎛ 이하로 하는 것이 바람직하다. 이러한 두께의 구조체를 사용함으로써, 박형으로 만곡할 수 있는 전자 페이퍼를 제작할 수 있다.
제 1 유기 수지(132b)로서 에폭시 수지, 불포화폴리에스테르 수지, 폴리이미드 수지, 비스말레이미드트리아진 수지, 또는 시아네이트 수지 등의 열경화성 수지를 사용할 수 있다. 이 외에도, 폴리페닐렌옥시드 수지, 폴리에테르이미드 수지, 또는 불소 수지 등의 열가소성 수지를 사용하여도 좋다. 상기 유기 수지를 사용함으로써, 열 처리에 의하여 섬유체를 소자층(124)에 고착시킬 수 있다. 또한, 제 1 유기 수지(132b)는, 유리 전이 온도가 높을수록 국소적인 가압에 의하여 쉽게 파괴되지 않기 때문에 바람직하다.
섬유체(132a)는 유기 화합물 또는 무기 화합물의 고강도 섬유를 사용한 직포 또는 부직포이며, 날실 및 씨실이 부분적으로 중첩하도록 배치한다. 고강도 섬유로서, 구체적으로는, 인장 탄성률 또는 영률이 높은 섬유이다. 고강도 섬유의 대표예로서는, 폴리비닐알콜계 섬유, 폴리에스테르계 섬유, 폴리아미드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유를 들 수 있다. 유리 섬유로서는 E 유리, S 유리, D 유리, Q 유리 등을 사용한 유리 섬유를 들 수 있다. 또한, 섬유체(132a)는, 일 종류의 상기 고강도 섬유로 형성되어도 좋고, 복수의 상기 고강도 섬유로 형성되어도 좋다.
다음, 제 1 구조체(132)를 가열하는 것과 함께 압착하여, 제 1 유기 수지(132b)를 가소화 또는 경화한다. 예를 들어, 제 1 유기 수지(132b)로서 열 경화 성의 에폭시 수지를 사용한 경우, 소자층(124)의 박리면 측에 제 1 구조체(132)를 형성한 후, 가열과 함께 압착을 행함으로써, 소자층(124)의 박리면 측에 제 1 유기 수지(132b)가 균일하게 넓어져 경화한다. 또한, 열 가소성 수지를 사용한 경우에는, 소자층(124)의 박리면 측에 제 1 구조체(132)를 형성하여 가열 및 압착을 행함으로써 접합한 후, 실온에 냉각함으로써 가소화한 유기 수지를 경화하면 좋다.
제 1 구조체(132)를 압착하는 공정은, 대기압하 또는 감압하에서 행할 수 있다.
다음, 점착 시트(130)를 박리하여, 절연층(123)을 노출시킨다(도 8a 참조).
다음, 제 1 전극(122) 위에 대전입자 함유층(134)을 형성한다. 예를 들어, 마이크로 캡슐(136)이 분산되어 고정된 바인더(138)를 제 1 전극(122) 위에 형성한다. 이어서, 대전입자 함유층(134) 위에 제 2 전극(140)을 형성한다. 여기서는, 미리 표면 위에 제 2 전극(140)이 형성된 바인더(138)를 사용함으로써, 제 1 전극(122) 위에 절연층(123)을 통하여 대전입자 함유층(134) 및 제 2 전극(140)을 형성한다(도 8b 참조).
마이크로 캡슐(136)은 양으로 대전한 어느 색의 입자(136a)와 음으로 대전한 다른 색의 입자(136b)를 포함하고, 캡슐 내에 포함되는 용매 중에 분산하여 존재한다. 그리고, 제 1 전극(122)과 제 2 전극(140)에 의하여 부여되는 전장에 의하여, 어느 색 또는 다른 색의 입자가 한쪽에 편석(偏析)하여 콘트라스트를 화소마다 변화시킴으로써 화상을 표시한다.
또한, 바인더(138)로서 수지 필름을 사용할 수 있고, 상기 수지 필름 내에 마이크로 캡슐(136)을 분산시켜 고정할 수 있다. 이와 같이, 미리 마이크로 캡슐(136)이 분산되어 고정된 바인더(138)를 사용함으로써, 제작 공정을 간략화할 수 있다.
그 외에도, 마이크로 캡슐 대신에 대전한 고분자 폴리머 미립자(전자분류체)(등록 상표) 등을 형성하여도 좋다. 이 경우, 양으로 대전한 어느 색의 고분자 폴리머 미립자와 음으로 대전한 다른 색의 고분자 폴리머 미립자를 제 1 전극(122)과 제 2 전극(140) 사이에 형성한 구성으로 하면 좋다.
다음, 대전입자 함유층(134) 위에 형성된 제 2 전극(140)에, 섬유체(142a)에 제 2 유기 수지(142b)가 함침된 제 2 구조체(142)를 형성한다(도 9a 참조). 제 2 구조체(142)는 제 1 구조체(132)와 같은 구조로 할 수 있다.
그 후, 제 2 구조체(142)를 가열하여 압착함으로써 제 2 유기 수지(142b)와 제 1 유기 수지(132b)를 접착시킨다(도 9b 참조). 여기서는, 제 1 구조체(132) 및 제 2 구조체(142)의 단부에 있어서, 제 1 유기 수지(132b)와 제 2 유기 수지(142b)를 접착시킴으로써, 소자 형성층을 밀봉한다. 또한, 제 1 유기 수지(132b)와 제 2 유기 수지(142b)가 접착하는 위치(높이 방향)는, 접착시킬 때의 압력이나 온도에 의하여 제어할 수 있다.
본 실시형태에서 나타내는 바와 같이, 소자 형성층을 덮도록 제 1 구조체(132)와 제 2 구조체(142)를 형성함으로써, 소자 형성층의 외부 스트레스에 대한 내성을 향상시킬 수 있다. 또한, 제 1 유기 수지(132b)의 막 두께 t1과 제 2 유기 수지(142b)의 막 두께 t2를 대략 동일하게(t1≒t2) 하고, 소자 형성층에 대해서 제 1 구조체(132)와 제 2 구조체(142)를 대칭(소자 형성층을 중앙부)으로 하여 형성함으로써, 전자 페이퍼를 만곡 등 시킬 때에 소자 형성층에 가해지는 힘을 균일하게 확산시킬 수 있다. 결과적으로는, 구부림이나 휘어짐 등에 기인하는 소자 형성층의 파손을 저감할 수 있다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 상기 실시형태와 다른 전자 페이퍼의 제작 방법에 관하여 도면을 참조하여 설명한다.
우선, 기판(100)의 일 표면에 박리층(102)을 형성하고, 절연층(104)을 형성한 후, 절연층(104) 위에 제 1 전극(150)을 형성한다(도 10a 참조). 제 1 전극(150)은 화소 전극으로서 기능한다.
제 1 전극(150)으로서 산화인듐에 산화주석을 혼합한 인듐주석산화물(ITO), 인듐주석산화물(ITO)에 산화실리콘을 혼합한 인듐주석실리콘산화물(ITSO), 산화인듐에 산화아연을 혼합한 인듐아연산화물(IZO), 산화아연(ZnO), 또는 산화주석(SnO2) 등을 사용할 수 있다. 또한, 제 1 전극(150)으로서 반사성을 갖는 금속(예를 들어, 알루미늄이나 은을 주성분으로 하는 재료막, 또는 그들의 적층막 등)을 사용하여도 좋다.
다음, 제 1 전극(150) 위에 절연층(152)을 형성하고, 상기 절연층(152) 위에 박막 트랜지스터(106)를 형성한다. 또한, 박막 트랜지스터(106) 위에 절연층(114, 116)을 형성하고, 절연층(116) 위에 소스 전극 또는 드레인 전극으로서 기능할 수 있는 배선(118)을 형성한다(도 10b 참조).
박막 트랜지스터(106)는, 싱글 드레인 구조, LDD(저농도 드레인 구조), 게이트 오버랩 드레인 구조 등의 각종 구조를 적용할 수 있다. 여기서는, 싱글 드레인 구조의 박막 트랜지스터를 나타낸다.
또한, 배선(118)과 제 1 전극(150)을 전기적으로 접속한다. 여기서는, 도전층(154)을 통하여 배선(118)과 제 1 전극(150)을 전기적으로 접속한다. 도전층(154)은 박막 트랜지스터(106)의 게이트 전극과 동시에(동일 공정으로) 형성할 수 있다.
다음, 기판(100)의 단부에 형성된 절연층을 에칭 등에 의하여 제거한 후, 배선(118)을 덮도록 절연층(156)을 형성한다(도 10c 참조). 여기서는, 적어도 절연층(104)을 노출시키도록 절연층(152) 등을 제거한 후, 절연층(156)을 형성하는 경우를 나타낸다. 또한, 1장의 기판으로부터 복수의 패널을 형성하는(다면취하는) 경우에는, 패널을 구성하는 각각의 영역의 단부에 있어서 절연층을 에칭하여, 각각의 패널을 구성하는 소자마다 분리한다.
절연층(156)은 배리어층으로서 기능하고, 적어도 박막 트랜지스터(106)를 구비하는 집적 회로부(125)를 덮도록 형성하는 것이 바람직하다. 여기서는, 배리어층으로서 기능하는 절연층(104) 및 절연층(156)을 사용하여 집적 회로부(125)와 제 1 전극(150)을 둘러싸는 경우를 나타낸다. 절연층(156)으로서 질소 함유층(질화실리콘, 질화산화실리콘, 산화질화실리콘 등)을 사용할 수 있다.
다음, 박막 트랜지스터(106) 등을 포함하는 소자층(124)을 기판(100)으로부터 용이하게 박리하기 위해서, 소자층(124)을 기판(100)으로부터 박리하기 전에 레이저 광을 조사하여 홈을 형성하는 것이 바람직하다. 여기서는, 단부에 있어서 절연층(156, 104)에 레이저 광을 조사함으로써 홈(128)을 형성한다(도 10d 참조).
다음, 적어도 홈(128)을 덮도록 세퍼레이터 필름(158)을 형성한다(도 11a 참조).
다음, 절연층(156)의 표면에, 섬유체(132a)에 제 1 유기 수지(132b)가 함침된 제 1 구조체(132)를 형성한다(도 11b 참조). 이어서, 제 1 구조체(132)를 가열하여 압착함으로써 제 1 구조체(132)의 제 1 유기 수지(132b)를 절연층(156)에 고착시킨다.
제 1 구조체(132)를 절연층(156)에 접합하여 형성함으로써, 박리를 용이하게 행할 수 있는 것과 함께, 박리의 전후에 있어서 소자층(124)에 가해지는 응력을 저감하고, 박막 트랜지스터(106)의 파손을 억제하여 수율을 향상할 수 있다.
또한, 제 1 구조체(132)를 접합하기 전에 세퍼레이터 필름(158)을 형성함으로써, 제 1 유기 수지(132b)가 홈(128)에 침입하여 박리층(102)과 접착하는 것에 기인하는 박리 불량을 억제할 수 있다.
다음, 홈(128)을 시점으로 하여 박리층(102) 및 버퍼층으로서 기능하는 절연층(104)의 계면에 있어서, 소자층(124)을 기판(100)으로부터 박리한다(도 11c 참조). 또한, 박리 후에 세퍼레이터 필름(158)을 제거한다(도 12a 참조).
다음, 제 1 전극(122) 위에 대전입자 함유층(134)을 형성한다(도 12b 참조).
다음, 제 2 전극(140)이 미리 표면 위에 형성된 제 2 구조체(142)를 대전입자 함유층(134) 위에 형성한다(도 13a 참조). 여기서는, 반경화된 제 2 유기 수지(142b) 위에 미리 제 2 전극(140)을 형성하고, 그 후 제 2 전극(140)이 형성된 면 측을 대전입자 함유층(134) 측으로 향하여 제 2 구조체(142)를 가열하여 압착함으로써 제 2 유기 수지(142b)와 제 1 유기 수지(132b)를 접착시킨다(도 13b 참조).
상술한 공정에 의하여 전자 페이퍼를 제작할 수 있다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태로 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 비교적 저온(500℃ 미만)의 프로세스로 제작되는 박막 트랜지스터(비정질 반도체 막 또는 미결정 반도체 막 등을 사용한 박막 트랜지스터, 유기 반도체 막을 사용한 박막 트랜지스터, 산화물 반도체를 사용한 박막 트랜지스터 등)를 갖는 표시 장치의 제작 방법에 대해서, 이하에 나타낸다.
우선, 기판(100)의 일 표면에 박리층(102)을 형성하고, 절연층(104)을 형성한다(도 14a 참조). 박리층(102), 절연층(104)은 연속적으로 형성할 수 있다.
다음, 절연층(104) 위에 박막 트랜지스터(304)를 형성한다(도 14b 참조). 본 실시형태에서는, 박막 트랜지스터로서, 채널 형성 영역을 비정질 반도체, 미결정 반도체, 유기 반도체, 또는 산화물 반도체로 형성하는 역 스태거형 박막 트랜지스터를 나타낸다.
박막 트랜지스터(304)는 적어도 게이트 전극(306)과, 게이트 절연층(308)과, 반도체 층(310)으로 구성된다. 또한, 반도체 층(310) 위에 소스 영역, 드레인 영역으로서 기능하는 불순물 반도체 층(312)을 형성하여도 좋다. 또한, 불순물 반도체 층(312)에 접하는 배선(314)을 형성한다.
게이트 전극(306)은 상기 실시형태에서 나타낸 게이트 전극(112)에 사용할 수 있는 금속 외에 크롬, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 단층 또는 적층으로 형성할 수 있다. 또한, 인 등의 불순물 원소를 도핑한 다결정 실리콘으로 대표되는 반도체 층이나 AgPdCu 합금을 사용하여 형성하여도 좋다. 또한, 인듐, 갈륨, 알루미늄, 아연, 주석 등으로 이루어지는 도전성의 산화물이나 복합산화물을 사용하여 형성하여도 좋다. 예를 들어, 인듐 주석 산화물(ITO)을 사용하여 투명한 게이트 전극으로 하여도 좋다.
게이트 전극(306)은, 절연층(104) 위에 스퍼터링법 또는 진공 증착법을 사용하여 상술한 재료로 도전층을 형성하고, 상기 도전층 위에 포토리소그래피법 또는 잉크젯법 등으로 마스크를 형성하고, 상기 마스크를 사용하여 도전층을 에칭하여 형성할 수 있다.
또한, 은, 금 또는 구리 등의 도전성 나노 페이스트를 잉크젯법에 의하여 기판 위에 토출하여 소성함으로써 형성할 수도 있다. 또한, 게이트 전극(306)과, 절연층(104)과의 밀착성을 향상시키기 위해서 상기 금속 재료의 질화물층을 절연층(104)과 게이트 전극(306)의 사이에 형성하여도 좋다. 여기서는, 절연층(104)에 도전층을 형성하고, 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 에칭한다.
또한, 게이트 전극(306)의 측면은 테이퍼 형상으로 하는 것이 바람직하다. 게이트 전극(306) 위에는, 후의 공정에서 반도체 층 및 배선을 형성하기 때문에, 단차(段差)의 개소에 있어서의 배선 단절 방지를 위해서다. 게이트 전극(306)의 측면을 테이퍼 형상으로 하기 위해서는, 레지스트 마스크를 후퇴시키면서 에칭을 행하면 좋다. 예를 들어, 에칭 가스에 산소 가스를 포함시킴으로써, 레지스트를 후퇴시키면서 에칭을 행하면 좋다.
또한, 게이트 전극(306)을 형성하는 공정에 의하여 게이트 배선(주사선)도 동시에 형성할 수 있다. 또한, 주사선이란, 화소를 선택하는 배선을 가리키고, 용량 배선이란 화소의 유지 용량의 한쪽의 전극에 접속된 배선을 가리킨다. 다만, 이것에 한정되지 않고, 게이트 배선 및 용량 배선의 한쪽 또는 양쪽 모두와, 게이트 전극(306)은 별도 형성하여도 좋다.
게이트 절연층(308)은 CVD법, 스퍼터링법 또는 펄스 레이저 증착법(PLD법) 등을 사용하여 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화하프늄, 산화하프늄알루미늄, 산화질화하프늄실리콘 또는 이트리아(yttria)를 단층 또는 적층으로 형성할 수 있다. 또한, 게이트 절연층(308)으로서 고주파수(1GHz 이상)의 마이크로파 플라즈마 CVD 장치를 사용하여 형성함으로써, 게이트 전극과 드레인 전극 및 소스 전극의 사이의 내압을 향상시킬 수 있기 때문에, 신뢰성이 높은 박막 트랜지스터를 얻을 수 있다.
반도체 층(310)은 두께가 10nm 이상 200nm 이하, 바람직하게는 20nm 이상 150nm 이하의 비단결정 반도체로 형성되는 층이며, 비단결정 반도체 층으로서는, 비정질 반도체 층, 미결정 반도체 층 등이 있다. 또한, 반도체로서는, 실리콘, 게르마늄, 실리콘 게르마늄 화합물 등이 있다. 본 실시형태에서는, 레이저 광의 조사, 열 처리 등을 행하지 않고, 500℃ 미만의 저온도에서 직접 게이트 절연층(308) 위에 형성되는 것을 특징으로 한다. 박리층(302)에 적어도 몰리브덴을 포함하는 층을 사용함으로써, 500℃ 미만의 저온도에서 박막 트랜지스터를 형성하여도 용이하게 박리 프로세스를 행할 수 있다.
또한, 반도체 층(310)으로서, 게이트 절연층에 접하는 측으로부터 미결정 반도체 및 비정질 반도체를 적층한 구조라도 좋다. 반도체 층(310)으로서, 질소 또는 NH기를 갖고, 또 비정질 구조 중에 역추형(逆錐形)의 결정립 및/또는 입경이 1nm 이상 10nm 이하, 바람직하게는, 1nm 이상 5nm 이하의 미소 결정립을 포함하는 비단결정 반도체를 형성하여도 좋다.
또한, 반도체 층(310)으로서, n형의 도전성을 부여하는 인 등의 일 도전형을 부여하는 불순물 원소가, 비정질 반도체 또는 미결정 반도체에 첨가되어도 좋다. 또는, 반도체 층(310)으로서 티타늄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 코발트, 니켈, 백금 등의 실리콘과 반응하여 실리사이드를 형성하는 금속 원소가 비정질 반도체 또는 미결정 반도체에 첨가되어도 좋다. 일 도전형을 부여하는 불순물 원소나 실리콘과 반응하여 실리사이드를 형성하는 금속 원소 등을 첨가함으로써, 반도체 층의 이동도를 상승시킬 수 있기 때문에, 상기 반도체 층을 채널 형성 영역으로 하는 박막 트랜지스터의 전계 효과 이동도를 높일 수 있다.
또한, 반도체 층(310)으로서, 금속 산화물이나 유기 반도체 재료를 사용하여 형성할 수 있다. 금속 산화물의 대표예로서는, 산화아연이나 아연갈륨인듐의 산화물 등이 있다.
불순물 반도체 층(312)은 일 도전형을 부여하는 불순물 원소가 첨가된 반도체 층을 사용하여 형성하면 좋다. n채널형의 박막 트랜지스터를 형성하는 경우에는, 일 도전형을 부여하는 불순물 원소로서 인을 사용하면 좋고, 대표적으로는, 인이 함유된 아모퍼스 실리콘 또는 미결정 실리콘을 사용하여 형성한다. 또한, p채널형의 박막 트랜지스터를 형성하는 경우에는, 일 도전형을 부여하는 불순물 원소로서 붕소를 사용하면 좋고, 대표적으로는, 붕소가 함유된 아모퍼스 실리콘 또는 미결정 실리콘을 사용하여 형성한다.
일 도전형을 부여하는 불순물 원소의 농도, 여기서는 인 또는 붕소의 농도를 1×1019cm-3 내지 1×1021cm-3로 함으로써, 배선(314)과 오믹 접촉(ohmic contact)할 수 있고, 소스 영역 또는 드레인 영역으로서 기능한다.
불순물 반도체 층(312)은 10nm 이상 100nm 이하, 바람직하게는, 30nm 이상 50nm 이하의 두께로 형성한다.
배선(314)은 상기 실시형태에 나타낸 배선(118)에 사용할 수 있는 재료로 형성할 수 있다. 또한, 예를 들어, 인듐, 갈륨, 알루미늄, 아연, 주석 등으로 이루어지는 도전성의 산화물이나 복합 산화물을 사용하여도 좋다.
다음, 박막 트랜지스터(304)를 덮는 절연층(316), 절연층(318)을 형성한다 (도 14c 참조). 본 실시형태에 따른 박막 트랜지스터(304)는 실시형태 2 및 실시형태 3에서 설명한 박막 트랜지스터와 마찬가지로, 전자 페이퍼의 화소에 있어서의 스위칭 트랜지스터에 적용할 수 있다.
다음, 배선(314)에 의하여 구성되는 소스 전극 및 드레인 전극에 도달하도록 개구부(321)를 형성한다. 또한, 상기 개구부(321)를 형성할 때에, 기판(100)의 단부에 형성된 절연층(316), 절연층(318)을 에칭 등에 의하여 제거한다. 여기서는, 적어도 절연층(318)을 제거하여 절연층(316)을 노출시키는 것이 바람직하다. 또한, 1장의 기판으로부터 복수의 패널을 형성하는(다면취하는) 경우에는, 패널을 형성하는 각각의 영역의 단부에 있어서, 적어도 절연층(318)을 에칭하여 각각의 패널을 구성하는 소자마다 분리하는 것이 바람직하다.
다음, 상기 개구부(321)를 통하여 접속되도록 절연층(316), 절연층(318) 위에 화소 전극으로서 기능하는 제 1 전극(322)을 형성한다(도 14d 참조). 또한, 상기 도 6d에서 도시하는 바와 같이, 박막 트랜지스터(304) 및 제 1 전극(322)을 덮도록 배리어층을 형성하여도 좋다.
절연층(316)은 게이트 절연층(308)과 같은 재료를 사용하여 형성할 수 있다. 또한, 절연층(316)은 대기 중에 부유하는 유기물, 금속 또는 수증기 등의 오염원(汚染源)이 될 수 있는 불순물 원소의 침입을 방지할 수 있도록 치밀한 질화실리콘에 의하여 형성하는 것이 바람직하다. 절연층(318)은 상기 실시형태에서 나타낸 절연층(116)과 마찬가지로 형성할 수 있다. 또한, 화소 전극으로서 기능하는 제 1 전극(322)은 상기 실시형태에 나타내는 제 1 전극(122)과 마찬가지로 형성할 수 있 다.
다음, 소자층(324)을 기판(100)으로부터 박리하기 전에 레이저 광을 조사하여 홈(327)을 형성하는 것이 바람직하다. 여기서는, 단부에 있어서 노출된 절연층(316), 게이트 절연층(308), 절연층(104)에 레이저 광(326)을 조사함으로써 홈(327)을 형성한다(도 14e 참조).
이어서, 상기 도 7a 내지 도 9a와 마찬가지의 공정을 행함으로써, 전자 페이퍼를 제작할 수 있다(도 15 참조).
본 실시형태를 적용함으로써, 제작 공정을 비교적 저온(500℃ 미만)에서 행할 수 있다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 적은 공정수로 전자 페이퍼를 제작하는 방법에 대해서 이하에 나타낸다. 구체적으로는, 산화물 반도체를 사용함 박막 트랜지스터를 갖는 전자 페이퍼의 제작 방법에 대해서 이하에 나타낸다.
우선, 제 1 구조체(132) 위에 게이트 전극(402)을 형성하고, 게이트 전극(402) 위에 게이트 절연층(404)을 형성한다(도 16a 참조). 게이트 전극(402), 게이트 절연층(404)은 상기 실시형태에 나타내는 게이트 전극(306), 게이트 절연층(308)과 같은 재료를 사용하여 적절히 형성한다.
본 실시형태에서는, 섬유체(132a)에 제 1 유기 수지(132b)가 함침된 제 1 구 조체(132)를 기판으로서 사용한다. 또한, 제 1 유기 수지(132b)는 경화 또는 반경화된 유기 수지를 사용할 수 있다.
기판인 제 1 구조체(132) 위에 게이트 전극(402)을 형성하기 전에 제 1 구조체(132)와 게이트 전극(402) 사이에 하지막으로서 기능하는 절연층(400)을 형성하여도 좋다. 이 절연층(400)은 제 1 구조체(132)로부터 TFT 소자로 수분이나 알칼리 금속 등의 불순물이 확산하여, 소자 형성층에 형성되는 반도체 소자의 신뢰성 등이 열화하는 것을 방지하는 것이며, 블로킹 층으로서 적절히 형성하면 좋다.
절연층(400)으로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연 재료를 사용하여 형성한다. 예를 들어, 절연층(400)을 2층 구조로 하는 경우, 제 1 층째의 절연층을 질화산화실리콘층으로 형성하고, 제 2 층째의 절연층을 산화질화실리콘층으로 형성하면 좋다. 또한, 제 1 층째의 절연층을 질화실리콘층으로 형성하고, 제 2 층째의 절연층을 산화실리콘층으로 형성하여도 좋다.
다음, 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 게이트 절연층(404)에 콘택트 홀을 형성하여 게이트 전극(402)의 접속 패드(pad)를 노출시킨다. 또한, 동시에 외주부(外周部)를 에칭함으로써 홈(406)을 형성한다. 또한, 하지막으로서 기능하는 절연층(400)을 갖는 경우는, 게이트 절연층(404)과 함께 절연층(400)을 드라이 에칭하고, 홈(406)을 형성한다(도 16b 참조).
외주부의 절연층과 하지막으로서 기능하는 절연층(400)을 제거함으로써, 후의 공정에 있어서 프리프레그끼리의 열융착(熱融着)이 가능하게 된다. 드라이 에칭에는 CHF3의 혼합 가스를 사용하지만, 이것에 한정되지 않는다.
다음, 게이트 절연층(404) 위에 반도체 층을 형성한 후, 포토마스크를 사용하여 형성한 레지스트 마스크를 사용하여 희염산 또는 유기산, 예를 들어 구연산에 의하여 에칭하여 반도체 층(408)을 형성한다(도 16c 참조). 다음, 유기 용제를 사용하여 포토레지스트를 박리한다.
반도체 층(408)은 산화물 반도체 층을 사용하여 형성한다. 산화물 반도체 층으로서는, 인듐, 갈륨, 알루미늄, 아연, 주석 중에서 선택한 원소의 복합 산화물을 사용하여 형성할 수 있다. 예를 들어, 산화아연(ZnO), 산화아연을 포함하는 산화인듐(IZO), 산화인듐과 산화갈륨과 산화아연으로 이루어지는 산화물(IGZO)을 그 예로서 들 수 있다. 산화물 반도체는, 스퍼터링법, 펄스 레이저 증착법(PLD법) 등의 프리프레그의 내열 온도보다 낮은 온도에서 막의 퇴적이 가능한 방법을 사용함으로써 프리프레그 위에 직접 형성할 수 있다.
반도체 층으로서는, 10nm 이상 200nm 이하, 바람직하게는 20nm 이상 150nm 이하의 두께로 형성하면 좋다. 또한, 막 중의 산소 결손(缺損)이 증가하면 캐리어 밀도가 높아지고, 박막 트랜지스터의 특성을 손실하기 때문에, 성막 분위기의 산소 농도를 제어하면 좋다.
반도체 층(408)으로서 산화인듐과 산화갈륨과 산화아연으로 이루어지는 산화물을 사용하는 경우, 금속 원소의 조성 비율의 자유도는 높고, 넓은 범위의 혼합 비율로 반도체로서 기능한다. 10wt%의 산화아연을 포함하는 산화인듐(IZO)이나 산화인듐과 산화갈륨과 산화아연으로 이루어지는 산화물을 각각 등몰(equimolar amounts)로 혼합한 재료(IGZO)를 일례로서 들 수 있다.
여기서는, 반도체 층(408)의 형성 방법의 일례로서, IGZO를 사용한 방법에 대해서 설명한다. 산화인듐(In2O3)과 산화갈륨(Ga2O3)과 산화아연(ZnO)을 각각 등몰로 혼합하고, 소결(燒結)한 직경 8인치의 타깃을 사용하여 500W의 출력으로 DC(Direct Current) 스퍼터링하여 반도체 층을 형성한다. 챔버의 압력은 0.4Pa, 가스 조성비는 Ar/O2가 10/5sccm의 조건으로 100nm 성막한다. 성막시의 산소 분압을 인듐주석산화물(ITO) 등의 투명 도전막의 성막 조건보다 높게 설정하고, 산소 결손을 억제하는 것이 바람직하다.
다음, 반도체 층(408) 위에 배선(412), 배선(414)을 형성한다. 배선(412), 배선(414)은 상기 실시형태에 나타내는 배선(314)과 같은 재료를 사용하여 형성한다.
배선(412), 배선(414)은 적어도 반도체 층(408) 위에 레지스트 마스크를 형성한 후, 스퍼터링법 또는 진공 증착법을 사용하여 도전층을 레지스트 마스크, 반도체 층(408) 및 게이트 절연층(404) 위에 형성하고, 레지스트를 박리하여 리프트 오프법에 의하여 반도체 층(408)의 일부를 노출시키도록 형성한다(도 16d 참조).
상술한 공정에 의하여 산화물 반도체를 사용하여 반도체 층을 형성한 박막 트랜지스터를 제작할 수 있다. 본 실시형태에 따른 박막 트랜지스터는, 상기 실시형태에서 설명한 박막 트랜지스터와 마찬가지로 전자 페이퍼의 화소에 있어서의 스위칭용의 박막 트랜지스터에 적용할 수 있다.
다음, 개구부(420, 422)를 갖는 절연층(418)을 형성한 후, 상기 개구부(420) 를 통하여 접속되도록 절연층(418) 위에 화소 전극으로서 기능하는 제 1 전극(424)을 형성한다(도 17a 참조).
절연층(418)은 상기 실시형태에 나타내는 절연층(316)과 마찬가지로 형성할 수 있다. 개구부(420, 422)는 기판 위의 전체 면에 절연층을 형성한 경우, 포토리소그래피법을 사용하여 레지스트 마스크를 형성하고, 상기 마스크를 사용하여 절연층을 에칭함으로써 형성할 수 있다. 그 외에도, 인쇄법 또는 액적 토출법을 사용하여 개구부(420, 422)를 갖는 절연층(418)을 형성하여도 좋다.
상술한 공정에 의하여 프리프레그 위에 박막 트랜지스터를 형성할 수 있다. 본 실시형태에서는, 박리 공정을 사용하지 않고, 직접 프리프레그 위에 박막 트랜지스터를 형성할 수 있기 때문에, 가요성을 갖는 소자 기판의 제작 공정수를 삭감할 수 있다.
다음, 상기 도 8b 내지 도 9a와 마찬가지의 공정을 행함으로써, 전자 페이퍼를 제작할 수 있다(도 17b 참조).
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 상기 실시형태 1에서 나타낸 구성과 다른 전자 페이퍼에 관하여 도면을 참조하여 설명한다. 구체적으로는, 소자 형성층에 고착하여 밀봉하는 제 1 절연 필름 및 제 2 절연 필름을 외부 스트레스에 대해서 다른 특성을 갖는 절연층을 적층하여 형성함으로써, 외부 스트레스에 대한 강도를 향상시키는 구성에 대해서 설명한다.
본 실시형태에서 나타내는 전자 페이퍼는, 상기 실시형태에서 나타낸 구성에 있어서, 제 1 절연 필름(51)을 제 1 구조체(71)와 제 1 보호 필름(75)의 적층체로 형성하고, 제 2 절연 필름(52)을 제 2 구조체(72)와 제 2 보호 필름(76)의 적층체로 형성한다(도 2 참조). 즉, 도 2에 도시하는 구성은, 상기 도 1a에 도시한 구성에 제 1 보호 필름(75)과 제 2 보호 필름(76)을 추가한 구성이다.
또한, 제 1 구조체(71)와 제 1 보호 필름(75)은 외부 스트레스에 대해서 다른 특성을 갖는 절연체로 형성한다. 여기서는, 소자 형성층(53) 측으로부터 순차로 제 1 구조체(71)와 제 1 보호 필름(75)을 적층시켜 형성한다. 마찬가지로, 소자 형성층(53) 측으로부터 순차로 제 2 구조체(72)와 제 2 보호 필름(76)을 적층시켜 형성한다.
제 1 구조체(71)는 섬유체(71a)에 제 1 유기 수지(71b)를 함침시켜 형성하고, 제 2 구조체(72)는 섬유체(72a)에 제 2 유기 수지(72b)를 함침시켜 형성할 수 있다. 이 경우, 제 1 구조체(71), 제 2 구조체(72)를, 탄성률 13GPa 이상, 파단 계수 300MPa 미만으로 하는 것이 바람직하다. 본 실시형태에 있어서, 제 1 구조체(71) 및 제 2 구조체(72)는 소자 형성층(53)에 외부로부터 주어지는 힘에 대한 내충격층으로서 기능한다.
제 1 보호 필름(75), 제 2 보호 필름(76)은, 제 1 구조체(71) 및 제 2 구조체(72)와 비교하여 탄성률이 낮고, 또 파단 강도가 높은 재료를 사용하는 것이 바람직하고, 고무 탄성을 갖는 막을 사용하면 좋다. 예를 들어, 제 1 보호 필 름(75), 제 2 보호 필름(76)을 폴리비닐알콜계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 폴리에틸렌계 수지, 아라미드계 수지, 폴리파라페닐렌벤조비스옥사졸 수지, 유리 수지 등의 고강도 재료로 형성한다. 제 1 보호 필름(75), 제 2 보호 필름(76)을 탄성을 갖는 고강도 재료로 형성함으로써, 국소적인 가압 등의 하중을 층 전체로 확산하여 흡수할 수 있기 때문에, 전자 페이퍼의 파손을 방지할 수 있다.
보다 구체적으로는, 제 1 보호 필름(75), 제 1 보호 필름(76)으로서, 아라미드 수지, 폴리에틸렌 테레프탈레이트(PET) 수지, 폴리에틸렌나프탈레이트(PEN) 수지, 폴리에텔설폰(PES) 수지, 폴리페닐렌설파이드(PPS) 수지, 폴리이미드(PI) 수지 등을 사용하여 형성할 수 있다. 또한, 제 1 보호 필름(75), 제 2 보호 필름(76)을 탄성률 5GPa 이상 12GPa 이하, 파단 계수 300MPa 이상으로 하는 것이 바람직하다. 본 실시형태에 있어서, 제 1 보호 필름(75) 및 제 1 보호 필름(76)은 소자 형성층(53)에 외부로부터 주어지는 힘을 확산하는 충격 확산층으로서 기능한다.
이와 같이, 내충격층으로서 기능하는 제 1 구조체(71), 제 2 구조체(72)와 충격 확산층으로서 기능하는 제 1 보호 필름(75), 제 2 보호 필름(76)을 각각 적층하여 형성함으로써, 소자 형성층(53)에 국소적으로 가해지는 힘을 경감할 수 있기 때문에, 전자 페이퍼의 파손이나 특성 불량 등을 방지할 수 있다.
또한, 제 1 구조체(71)와 제 1 보호 필름(75)의 적층 구조로 이루어지는 제 1 절연 필름(51)과 제 2 구조체(72)와 제 2 보호 필름(76)의 적층 구조로 이루어지는 제 2 절연 필름(52)을 소자 형성층(53)에 대해서 대칭으로 형성함으로써, 전자 페이퍼를 만곡 등 시킬 때에 소자 형성층(53)에 가해지는 힘을 균일하게 확산할 수 있기 때문에, 구부림이나 휘어짐 등에 기인하는 소자 형성층의 파손을 저감할 수 있다.
다음, 도 2에 도시하는 구성의 제작 방법에 대해서 간단히 설명한다.
우선, 상기 도 6a 내지 도 7b에 도시하는 공정을 행한 후, 소자층의 박리면 측에 제 1 구조체(132)를 형성한 후, 제 1 유기 수지(132b)를 경화시키기 전에 제 1 유기 수지(132b)의 표면에 제 1 보호 필름(191)을 밀착시킨다. 그 후, 제 1 구조체(132) 및 제 1 보호 필름(191)을 가열 압착하여, 제 1 유기 수지(132b)를 가소화 또는 경화시킴으로써, 제 1 구조체(132)와 제 1 보호 필름(191)의 적층 구조를 얻을 수 있다(도 18a 참조).
예를 들어, 제 1 유기 수지(132b)로서 열 경화성의 에폭시 수지를 사용한 경우, 소자층의 박리면 측에 제 1 구조체(132)를 형성하여 상기 제 1 구조체(132)의 표면에 제 1 보호 필름(191)을 형성한 후, 가열과 동시에 압착을 행함으로써 소자층(124)의 박리면 측에 제 1 유기 수지(132b)와 제 1 보호 필름(191)을 순차로 적층하여 형성할 수 있다. 또한, 열 가소성 수지를 사용한 경우는, 소자층의 박리면 측에 제 1 구조체(132)를 형성하고, 상기 제 1 구조체(132)의 표면에 제 1 보호 필름(191)을 형성한 후, 가열 및 압착을 행함으로써 접합시키고, 그 후 실온까지 냉각함으로써 가소화한 유기 수지를 경화하면 좋다.
또한, 압착할 때에, 제 1 보호 필름(191)을 형성함으로써, 트랜지스터 등의 소자가 파손하는 것을 억제하여 수율을 향상시킬 수 있다.
그 후, 상기 도 8a 및 도 8b에 도시하는 공정을 행한 후, 제 2 전극(140) 측에 제 2 구조체(142)를 형성하고, 제 2 유기 수지(142b)를 경화시키기 전에 제 2 유기 수지(142b)의 표면에 제 2 보호 필름(192)을 밀착시킨 후, 제 2 구조체(142) 및 제 2 보호 필름(192)을 가열하여 압착함으로써, 제 2 구조체(142)와 제 2 보호 필름(192)의 적층 구조를 얻을 수 있다(도 18b 참조).
또한, 상기 실시형태 3 내지 실시형태 5의 제작 공정에 있어서도, 경화 전의 유기 수지에 보호 필름을 밀착시킨 후에 유기 수지를 경화시킴으로써, 구조체와 보호 필름의 적층 구조를 제작할 수 있다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 상기 실시형태 1에서 나타낸 구성과 다른 전자 페이퍼에 관하여 도면을 참조하여 설명한다. 구체적으로는, 제 1 절연 필름과 제 2 절연 필름의 표면에 도전막을 형성함으로써, 정전기 방전에 의하여 인가되는 정전기를 확산하여 빼고, 전하의 국부적인 존재(국재화)를 방지하는(국부적인 전위차가 발생하지 않도록 하는) 구성으로 한다.
본 실시형태에서 나타내는 전자 페이퍼는, 상기 실시형태에서 나타낸 구성에 있어서, 제 1 절연 필름(51)과 제 2 절연 필름(52)의 표면에 서로 전기적으로 접속하는 제 1 도전막(81)과 제 2 도전막(82)이 각각 형성된다(도 3a 및 도 3b 참조).
즉, 도 3a는 상기 도 1a에 도시한 구성에 제 1 도전막(81), 제 2 도전 막(82), 및 상기 제 1 도전막(81)과 제 2 도전막(82)을 전기적으로 접속하는 도전체(85)를 추가한 구성이 된다. 또한, 도 3b는 상기 도 2에 도시한 구성에 제 1 도전막(81), 제 2 도전막(82)이 추가된 구성이 된다.
제 1 도전막(81), 제 2 도전막(82)을 형성함으로써, 정전기 방전에 의하여 인가되는 정전기를 확산하여 뺄 수 있고, 또는 전하의 국재화를 방지할 수 있기 때문에, 전자 페이퍼에 있어서 정전기에 의한 파괴나 표시 불량을 억제할 수 있다.
제 1 도전막(81), 제 2 도전막(82)은 적어도 소자 형성층(53)과 중첩하는 영역에 형성되면 좋고, 예를 들어, 도 3a 및 도 3b에 도시하는 바와 같이, 제 1 절연 필름(51) 및 제 2 절연 필름(52)의 표면의 전체 면에 제 1 도전막(81), 제 2 도전막(82)을 형성한 구성으로 할 수 있다. 도전막을 전체 면에 형성한 경우, 정전기에 대해서 넓은 영역에 걸쳐 보호할 수 있다.
특히, 제 1 절연 필름(51)의 표면에 형성된 제 1 도전막(81)과 제 2 절연 필름(52)의 표면에 형성된 제 2 도전막(82)을 전기적으로 접속함으로써, 정전기의 확산을 효과적으로 행하고, 전하의 국재화를 효과적으로 방지할 수 있다. 그 결과, 정전기에 의한 전자 페이퍼의 파괴나 표시 불량을 보다 효과적으로 방지할 수 있다.
제 1 도전막(81)과 제 2 도전막(82)의 전기적인 접속은 도 3b에 도시하는 바와 같이, 제 1 절연 필름(51)과 제 2 절연 필름(52)의 측면에 도전체(83)를 형성함으로써 행할 수 있다. 이 경우, 도전체(83)는 제 1 도전막(81), 제 2 도전막(82)과 같은 재료를 사용하여 형성할 수 있다.
그 외에도, 도 3a에 도시하는 바와 같이, 제 1 절연 필름(51)과 제 2 절연 필름(52)을 관통하는 도전체(85)를 사용함으로써, 제 1 도전막(81), 제 2 도전막(82)을 전기적으로 접속시켜도 좋다.
또한, 제 1 절연 필름(51)의 표면 또는 제 2 절연 필름(52)의 한 쪽에 도전막을 형성한 구성으로 하여도 좋고, 제 1 절연 필름(51) 및 제 2 절연 필름(52)의 표면에 도전막을 형성한 경우라도 제 1 도전막(81)과 제 2 도전막(82)을 전기적으로 접속시키지 않아도 좋다.
또한, 본 실시형태에서 나타내는 전자 페이퍼는, 대전입자 함유층(56)을 사용하여 표시된 화상을 외부로부터 판독하는 것이다. 따라서, 제 1 절연 필름(51), 제 2 절연 필름(52)의 표면에 형성되는 도전막은 정전기에 의한 전자 페이퍼의 파괴나 표시 불량의 발생을 억제하는 것과 함께, 광(적어도 가시광 영역)을 투과시키는 도전 재료를 사용하여 형성할 필요가 있다. 즉, 투광성을 갖는 도전 재료를 제 1 도전막(81), 제 2 도전막(82)으로서 사용하는 것이 바람직하다. 또는, 투광성을 가지도록 막 두께를 충분히 얇게 한다.
예를 들어, 제 1 도전막(81), 제 2 도전막(82)으로서 산화인듐에 산화주석을 혼합한 인듐주석산화물(ITO), 인듐주석산화물(ITO)에 산화실리콘을 혼합한 인듐주석실리콘산화물(ITSO), 산화인듐에 산화아연을 혼합한 인듐아연산화물(IZO), 산화아연(ZnO), 또는 산화주석(SnO2) 등을 사용할 수 있다.
또한, 제 1 도전막(81), 제 2 도전막(82)으로서 티타늄이나 알루미늄 등의 저항률이 낮은 재료를 사용할 수 있다. 저항률이 낮은 재료를 사용한 경우에는, 막 두께를 극히 얇게 형성한 경우라도, 시트 저항을 충분히 작게 할 수 있기 때문에, 투광성을 확보하는 것과 함께, 정전기를 효과적으로 확산할 수 있다.
제 1 도전막(81), 제 2 도전막(82)으로서는, 상술한 티타늄, 알루미늄, 인듐주석산화물 등 이외의 금속, 금속질화물, 금속산화물 등의 막, 및 그들의 적층으로 구성되는 도전층을 사용하여도 좋다.
또한, 제 1 도전막(81), 제 2 도전막(82)으로서 도전성 고분자(도전성 폴리머라고도 한다)를 사용하여도 좋다. 도전성 고분자로서는, 소위 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 및/또는 그 유도체, 폴리피롤 및/또는 그 유도체, 폴리티오펜 및/또는 그 유도체, 이들 2종 이상의 공중합체 등을 들 수 있다.
제 1 도전막(81), 제 2 도전막(82)은, 스퍼터링법, 플라즈마 CVD법, 증착법 등의 각종 건식법, 도포법, 인쇄법, 액적 토출법(잉크젯법), 도금법 등에 의하여 형성할 수 있다.
또한, 집적 회로부에 안테나를 형성하고, 외부와 무선 통신을 행하는 경우에는, 제 1 도전막(81), 제 2 도전막(82)으로서 화상을 시인할 수 있는 것과 함께, 외부와 정보의 주고받기를 행하는 전자파를 투과시키는 막 두께로 한다.
다음, 도 3a에 도시하는 구성의 제작 방법에 대해서 간단히 설명한다.
우선, 상기 실시형태에서 나타낸 바와 같이, 제 1 절연 필름(51) 및 제 2 절연 필름(52)을 소자 형성층(53)에 고착하여 밀봉한 후, 스퍼터링법, 플라즈마 CVD 법, 증착법 등의 각종 건식법, 도포법, 인쇄법, 액정 토출법(잉크젯법), 도금법 등에 의하여 제 1 도전막(81), 제 2 도전막(82)을 형성한다. 다음, 제 1 절연 필름(51) 및 제 2 절연 필름(52)을 관통시키는 개구부를 형성한 후, 상기 개구부에 도전체(85)를 충전(充塡)함으로써, 제 1 도전막(81)과 제 2 도전막(82)을 전기적으로 접속하면 좋다. 또한, 개구부는 소자 형성층(53)을 피한 부분에 형성한다.
그 외에도, 제 1 도전막(81), 제 2 도전막(82)을 형성하기 전에 개구부를 형성하고, 도금법을 사용하여 제 1 도전막(81), 제 2 도전막(82) 및 도전체(85)를 동시에 형성하여도 좋다. 또한, 개구부를 형성하는 대신에 침(針) 형상의 도전체(85)를 제 1 절연 필름(51) 및 제 2 절연 필름(52)에 찌르어 관통시킴으로써, 제 1 도전막(81)과 제 2 도전막(82)을 전기적으로 접속시켜도 좋다.
다음, 도 3b에 도시하는 구성의 제작 방법에 대해서 간단히 설명한다.
우선, 상기 도 18a에 있어서, 소자층의 박리면 측에 제 1 구조체(132)를 형성한 후, 제 1 유기 수지(132b)를 경화시키기 전에 미리 표면에 제 1 도전막(195)이 형성된 제 1 보호 필름(191)을 제 1 유기 수지(132b)의 표면에 밀착시킨다. 그 후, 제 1 구조체(132), 제 1 보호 필름(191) 및 제 1 도전막(195)을 가열하여 압착함으로써 제 1 유기 수지(132b)를 가소화 또는 경화함으로써, 제 1 구조체(132)와 제 1 보호 필름(191)과 제 1 도전막(195)의 적층 구조를 얻을 수 있다(도 19a 참조).
또한, 마찬가지로 상기 도 18b에 있어서, 제 2 전극(140) 측에 제 2 구조체(142)를 형성하고 제 2 유기 수지(142b)를 경화시키기 전에, 미리 표면에 제 2 도전막(196)이 형성된 제 2 보호 필름(192)을 제 2 유기 수지(142b)의 표면에 밀착시킨 후, 제 2 구조체(142) 및 제 2 보호 필름(192)을 가열하여 압착함으로써, 제 2 구조체(142)와 제 2 보호 필름(192)과 제 2 도전막(196)의 적층 구조를 얻을 수 있다.
그 후, 제 1 도전막(195)과 제 2 도전막(196)을 전기적으로 접속한다. 여기서는, 소자 형성층을 피한 영역에 레이저 광(194)을 조사하여 제 1 구조체(132), 제 2 구조체(142), 제 1 보호 필름(191), 제 2 보호 필름(192)을 용융시킴으로써, 제 1 도전막(195)과 제 2 도전막(196)을 도통한다(도 19b 참조).
또한, 1장의 기판으로부터 복수의 전자 페이퍼를 형성하는(다면취하는) 경우에는, 각각의 전자 페이퍼의 단부에서 레이저 광을 조사함으로써, 분단하는 것과 함께, 각각의 전자 페이퍼에 있어서 제 1 도전막(195)과 제 2 도전막(196)을 도통시킬 수 있다.
제 1 도전막(195)과 제 2 도전막(196)을 도통시켜 등전위(等電位)로 함으로써, 정전기에 대한 보호의 효과를 얻을 수 있다. 정전기로 차지 업(charge up)하여 소자 형성층이 파괴되기 전에 전자 페이퍼의 상하 양면을 등전위로 하여 전자 페이퍼를 보호할 수 있다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는, 상기 실시형태에서 나타낸 구성에 있어서, 제 1 절연 필 름과 제 2 절연 필름의 밀착성을 향상시키는 구성 및 그 제작 방법에 관하여 도면을 참조하여 설명한다.
본 실시형태에서 나타내는 전자 페이퍼는, 제 1 유기 수지(132b)와 제 2 유기 수지(142b)가 접착하는 부분에 있어서, 제 1 유기 수지(132b)와 제 2 유기 수지(142b)의 한쪽에 오목부를 형성함으로써, 접착 면적을 증대시킨 구성으로 한다.
구체적으로는, 도 9a에 있어서, 제 2 구조체(142)를 접합하기 전에 제 1 구조체(132)의 제 1 유기 수지(132b)에 오목부(198)를 형성한다(도 20a 참조). 오목부(198)는 레이저 광의 조사 등에 의하여 제 1 유기 수지(132b)의 일부를 선택적으로 제거함으로써 형성할 수 있다. 또한, 오목부(198)는 제 2 유기 수지(142b)와 접착하는 부분에 형성한다.
제 1 유기 수지(132b)에 오목부(198)를 형성한 후에, 제 2 유기 수지(142b)를 제 1 유기 수지(132b)와 접착시킴으로써, 오목부(198)에 제 2 유기 수지(142b)를 충전시킬 수 있다(도 20b 참조). 결과적으로는, 제 1 유기 수지(132b)와 제 2 유기 수지(142b)의 접착 면적을 증대시켜, 접합 강도를 향상시킬 수 있다. 또한, 오목부(198)는 복수 형성하여도 좋다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 9)
본 실시형태에서는, FPC가 접속된 모듈형의 전자 페이퍼에 관하여 도 21a 및 도 21b를 참조하여 설명한다. 또한, 도 21a는 상기 실시형태에 나타내는 제작 방 법에 의하여 제작한 전자 페이퍼를 도시하는 상면도이다. 또한, 도 21b는 도 21a에 있어서의 a-b간의 단면도이다.
도 21a 및 도 21b에 도시하는 전자 페이퍼는, 상기 실시형태의 어느 것에 나타내는 방법을 적용하여 제작되고, 섬유체에 유기 수지가 함침된 제 1 구조체(132) 및 제 2 구조체(142)에 의하여 고착된 소자 형성층(501) 및 단자부(502)를 갖는다. 또한, 단자부(502)에 형성된 배선(504)은, 외부 입력 단자가 되는 플렉시블 프린트 배선 기판(Flexible Printed Circuit: FPC; 505)으로부터 비디오 신호, 클록 신호, 스타트 신호, 리셋 신호 등을 수신하는 배선이다. 또한, 도 21a 및 도 21b에 도시한 FPC(505)에 프린트 배선 기반(PWB)이 장착된 구성으로 하여도 좋다. 본 명세서에 있어서의 전자 페이퍼에는, 전자 페이퍼 본체뿐만 아니라, 그것에 FPC 또는 PWB가 장착된 상태도 포함한다.
도 21b에 있어서, 단자부(502)에 형성된 배선(504)과 전기적으로 접속하는 위치에 관통 배선(503)이 형성된다. 관통 배선(503)은 제 1 구조체(132) 및 제 2 구조체(142)에 대하여 레이저, 드릴(drill), 송곳 등으로 관통공을 형성하고, 상기 관통공에 스크린 인쇄나 잉크젯법에 의하여 도전성 수지를 배치함으로써 형성할 수 있다. 도전성 수지란, 입경이 수십㎛ 이하의 도전성 입자를 유기 수지에 용해 또는 분해시킨 것을 가리킨다.
도전성 입자로서는, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo), 티타늄(Ti) 중의 어느 금속 원소를 포함하는 도전 페이스트를 사용할 수 있다. 또한, 도전성 수지에 포함되는 유기 수지는 금속 입자의 바인더, 용매, 분산제, 피복재로서 기능하는 유기 수지 중에서 선택된 하나 또는 복수를 사용할 수 있다. 대표적으로는, 에폭시 수지, 페놀 수지, 실리콘(silicone) 수지 등의 유기 수지를 들 수 있다.
또한, 제 1 구조체(132) 및 제 2 구조체(142)에 관통공을 형성하지 않고, 관통 배선(503)을 형성하여도 좋다. 예를 들어, 제 1 구조체(132) 또는 제 2 구조체(142) 위의 소정의 위치에 도전성 수지를 배치하고 제 1 구조체(132) 및 제 2 구조체(142) 중의 유기 수지와 도전성 수지에 포함되는 유기 수지의 반응에 의하여 구조체의 유기 수지의 일부를 용해시켜, 도전성 수지에 포함되는 금속 입자를 제 1 구조체(132) 및 제 2 구조체(142) 중에 침투시킴으로써 관통 배선(503)을 형성할 수 있다.
외부 입력 단자가 되는 FPC(505)는 제 1 구조체(132) 및 제 2 구조체(142)에 형성된 관통 배선(503) 위에 접착된다. 따라서, 관통 배선(503)에 포함되는 도전성 입자에 의하여 단자부(502)에 형성된 배선(504)과 FPC(505)에 형성된 배선이 전기적으로 접속한다.
또한, 본 실시형태는, 본 명세서의 다른 실시형태에서 나타낸 구성 또는 제작 방법과 적절히 조합하여 실시할 수 있다.
(실시형태 10)
상기 실시형태에서 나타낸 전자 페이퍼는, 정보를 표시하는 것이라면 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 상기 실시형태에서 나타낸 전자 페이퍼를 사용하여 전자 서적(전자 북(book)), 포스터, 전차 등의 탈 것 류의 차 내(車內) 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 이하에, 전자 페이퍼의 사용 형태의 일례를 도 22a 및 도 22b에 도시한다.
도 22a에는, 전자 페이퍼를 사용하여 제작된 포스터(2601)를 도시한다. 광고 매체가 종이의 인쇄물인 경우는, 광고의 교환은 사람들이 행하지만, 상기 실시형태에서 나타낸 전자 페이퍼를 사용하면 단시간으로 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 또한, 포스터는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 22b는 전차 등의 탈 것 류의 차내 광고(2602)를 도시한다. 광고 매체가 종이의 인쇄물인 경우에는, 광고의 교환은 사람들이 행하지만, 상기 실시형태에서 나타낸 전자 페이퍼를 사용하면, 일손이 덜 필요하고 단시간으로 광고의 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고 안정한 화상을 얻을 수 있다. 또한, 차내 광고는 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
도 1a 및 도 1b는 전자 페이퍼의 일례를 설명하는 도면.
도 2는 전자 페이퍼의 일례를 설명하는 도면.
도 3a 및 도 3b는 전자 페이퍼의 일례를 설명하는 도면.
도 4a 및 도 4b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 5a 내지 도 5d는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 6a 내지 도 6e는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 7a 내지 도 7c는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 8a 및 도 8b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 9a 및 도 9b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 10a 내지 도 10d는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 11a 내지 도 11c는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 12a 및 도 12b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 13a 및 도 13b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 14a 내지 도 14e는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 15는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 16a 내지 도 16d는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 17a 및 도 17b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 18a 및 도 18b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 19a 및 도 19b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 20a 및 도 20b는 전자 페이퍼의 제작 방법의 일례를 설명하는 도면.
도 21a 및 도 21b는 전자 페이퍼의 일례를 설명하는 도면.
도 22a 및 도 22b는 전자 페이퍼의 사용 형태의 일례를 설명하는 도면.
도 23a 및 도 23b는 섬유체에 유기 수지가 함침된 구조체의 일례를 설명하는 도면.
도 24는 섬유체에 유기 수지가 함침된 구조체의 일례를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
51: 절연 필름 52: 절연 필름
53: 소자 형성층 54: 집적 회로부
55: 전극 56: 대전입자 함유층
57: 전극 61: 트랜지스터
62: 배리어층 63: 배리어층
65: 트랜지스터 71a: 섬유체
71b: 유기 수지 72a: 섬유체
72b: 유기 수지

Claims (28)

  1. 서로 대향하는 제 1 절연 필름 및 제 2 절연 필름과;
    상기 제 1 절연 필름과 상기 제 2 절연 필름의 사이에 제공되는 소자 형성층을 포함하고,
    상기 소자 형성층은 집적 회로부, 상기 집적 회로부에 전기적으로 접속되는 제 1 전극, 상기 제 1 전극에 대향하는 제 2 전극, 상기 제 1 전극과 상기 제 2 전극의 사이에 제공되는 대전입자 함유층, 상기 집적 회로부와 상기 제 1 절연 필름 사이에 제공된 제 1 층, 및 상기 제 1 전극과 상기 대전입자 함유층 사이에 제공된 제 2 층을 포함하고,
    상기 제 1 절연 필름은 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체를 포함하고,
    상기 제 2 절연 필름은 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체를 포함하고,
    상기 제 1 절연 필름 및 상기 제 2 절연 필름은 상기 소자 형성층의 단부에서 서로 접하고,
    상기 제 1 층 및 상기 제 2 층은 상기 집적 회로부의 단부에서 서로 접하는, 전자 페이퍼.
  2. 서로 대향하는 제 1 절연 필름 및 제 2 절연 필름과;
    상기 제 1 절연 필름과 상기 제 2 절연 필름의 사이에 제공되는 소자 형성층을 포함하고,
    상기 소자 형성층은 집적 회로부, 상기 집적 회로부에 전기적으로 접속되는 제 1 전극, 상기 제 1 전극에 대향하는 제 2 전극, 상기 제 1 전극과 상기 제 2 전극의 사이에 제공되는 대전입자 함유층, 상기 집적 회로부와 상기 제 1 절연 필름 사이에 제공된 제 1 층, 및 상기 제 1 전극과 상기 대전입자 함유층 사이에 제공된 제 2 층을 포함하고,
    상기 제 1 절연 필름은 제 1 섬유체에 제 1 유기 수지가 함침된 제 1 구조체와, 상기 제 1 구조체보다 탄성률이 낮은 제 1 보호 필름을 포함하고,
    상기 제 2 절연 필름은 제 2 섬유체에 제 2 유기 수지가 함침된 제 2 구조체와, 상기 제 2 구조체보다 탄성률이 낮은 제 2 보호 필름을 포함하고,
    상기 제 1 절연 필름 및 상기 제 2 절연 필름은 상기 소자 형성층의 단부에서 서로 접하고,
    상기 제 1 층 및 상기 제 2 층은 상기 집적 회로부의 단부에서 서로 접하는, 전자 페이퍼.
  3. 제 2 항에 있어서,
    상기 제 1 보호 필름 및 상기 제 2 보호 필름의 각각은 아라미드 수지, 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리에텔설폰 수지, 폴리페닐렌설파이드 수지, 폴리이미드 수지 중의 어느 하나를 포함하는, 전자 페이퍼.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 유기 수지 및 상기 제 2 유기 수지의 각각은 열 경화성 수지 또는 열 가소성 수지인, 전자 페이퍼.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 섬유체 및 상기 제 2 섬유체의 각각은, 폴리비닐알콜계 섬유, 폴리에스테르계 섬유, 폴리아미드계 섬유, 폴리에틸렌계 섬유, 아라미드계 섬유, 폴리파라페닐렌벤조비스옥사졸 섬유, 유리 섬유, 또는 탄소 섬유인, 전자 페이퍼.
  6. 서로 대향하는 제 1 절연 필름 및 제 2 절연 필름과;
    상기 제 1 절연 필름과 상기 제 2 절연 필름의 사이에 제공되는 소자 형성층을 포함하고,
    상기 소자 형성층은 집적 회로부, 상기 집적 회로부에 전기적으로 접속되는 제 1 전극, 상기 제 1 전극에 대향하는 제 2 전극, 상기 제 1 전극과 상기 제 2 전극의 사이에 제공되는 대전입자 함유층, 상기 집적 회로부와 상기 제 1 절연 필름의 사이에 제공되는 제 1 층, 및 상기 제 1 전극과 상기 대전입자 함유층의 사이에 제공되는 제 2 층을 포함하고,
    상기 제 1 절연 필름 및 상기 제 2 절연 필름은 상기 소자 형성층의 단부에서 서로 접하고,
    상기 제 1 층 및 상기 제 2 층은 질소를 포함하고,
    상기 제 1 층 및 상기 제 2 층은 상기 집적 회로부의 단부에서 서로 접하는, 전자 페이퍼.
  7. 제 1 항, 제 2 항 또는 제 6 항 중 어느 한 항에 있어서,
    도전막이 상기 제 1 절연 필름의 표면 및 상기 제 2 절연 필름의 표면의 적어도 한쪽에 제공되는, 전자 페이퍼.
  8. 제 1 항, 제 2 항 또는 제 6 항 중 어느 한 항에 있어서,
    제 1 도전막이 상기 제 1 절연 필름의 표면에 제공되고,
    제 2 도전막이 상기 제 2 절연 필름의 표면에 제공되고,
    상기 제 1 도전막 및 상기 제 2 도전막은 서로 전기적으로 접속되는, 전자 페이퍼.
  9. 제 1 항, 제 2 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 절연 필름 및 상기 제 2 절연 필름은 상기 소자 형성층에 대해서 대칭으로 배치되는, 전자 페이퍼.
  10. 제 1 항, 제 2 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 집적 회로부는, 박막 트랜지스터 및 다이오드 중의 어느 하나를 포함하는, 전자 페이퍼.
  11. 제 1 항, 제 2 항 또는 제 6 항 중 어느 한 항에 있어서,
    상기 소자 형성층은 산화물 반도체를 포함하는 박막 트랜지스터를 포함하는, 전자 페이퍼.
  12. 섬유체에 유기 수지가 함침되는 상기 섬유체와 상기 유기 수지를 포함하는 제 1 절연 필름과;
    상기 제 1 절연 필름 위의 소자 형성층으로서,
    상기 제 1 절연 필름 위의 제 1 층과;
    상기 제 1 층 위의 박막 트랜지스터를 포함하는 집적 회로부와;
    상기 박막 트랜지스터 위의 층간 절연층과;
    상기 층간 절연층 위에 있고 상기 박막 트랜지스터와 전기적으로 접속되는 제 1 전극과;
    상기 제 1 전극 및 상기 층간 절연층 위에 있고, 상기 층간 절연층의 측면과 상기 제 1 층의 상면에 접촉하는 제 2 층과;
    상기 제 1 전극 위의 대전입자 함유층과;
    상기 대전입자 함유층 위의 제 2 전극과;
    상기 제 2 전극 위에 있고, 상기 섬유체에 상기 유기 수지가 함침되는 상기 섬유체와 상기 유기 수지를 포함하는 제 2 절연 필름을 포함하는 상기 소자 형성층을 포함하고,
    상기 제 1 절연 필름 및 상기 제 2 절연 필름은 상기 소자 형성층의 단부에서 서로 접하고,
    상기 제 1 층 및 상기 제 2 층은 상기 집적 회로부의 단부에서 서로 접하는, 표시 장치.
  13. 제 12 항에 있어서,
    상기 박막 트랜지스터는 톱 게이트형인, 표시 장치.
  14. 제 12 항에 있어서,
    상기 박막 트랜지스터는 보텀 게이트형인, 표시 장치.
  15. 제 12 항에 있어서,
    상기 대전입자 함유층은, 마이크로 캡슐형 전기 영동 방식인, 표시 장치.
  16. 제 12 항에 있어서,
    상기 박막 트랜지스터는 산화물 반도체를 포함하는, 표시 장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020090062825A 2008-07-10 2009-07-10 전자 페이퍼 KR101652692B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-180762 2008-07-10
JP2008180762 2008-07-10

Publications (2)

Publication Number Publication Date
KR20100007773A KR20100007773A (ko) 2010-01-22
KR101652692B1 true KR101652692B1 (ko) 2016-09-01

Family

ID=41504900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062825A KR101652692B1 (ko) 2008-07-10 2009-07-10 전자 페이퍼

Country Status (3)

Country Link
US (2) US7869119B2 (ko)
JP (6) JP5358324B2 (ko)
KR (1) KR101652692B1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877643B2 (ja) * 2005-12-08 2012-02-15 Hoya株式会社 眼内レンズ挿入用器具
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
JP6126775B2 (ja) 2010-06-25 2017-05-10 株式会社半導体エネルギー研究所 表示装置
JP5947000B2 (ja) 2010-07-01 2016-07-06 株式会社半導体エネルギー研究所 電界駆動型表示装置
US8633600B2 (en) * 2010-09-21 2014-01-21 Infineon Technologies Ag Device and method for manufacturing a device
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012252138A (ja) * 2011-06-02 2012-12-20 Japan Display East Co Ltd 表示装置および表示装置の製造方法
US9323041B2 (en) 2011-11-30 2016-04-26 Pixtronix, Inc. Electromechanical systems display apparatus incorporating charge dissipation surfaces
JP2014016444A (ja) * 2012-07-09 2014-01-30 Sony Corp 表示装置及び電子機器
CN102776658A (zh) * 2012-08-21 2012-11-14 宜兴市华恒高性能纤维织造有限公司 芳纶纤维与玻璃纤维混编布
KR102043703B1 (ko) * 2012-11-12 2019-11-12 한국전자통신연구원 신축성 박막트랜지스터의 제조방법
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
TWI613709B (zh) * 2013-02-20 2018-02-01 財團法人工業技術研究院 半導體元件結構及其製造方法與應用其之畫素結構
JP2015018209A (ja) * 2013-04-12 2015-01-29 株式会社リコー 記録媒体、画像記録装置、画像記録セット
KR102086098B1 (ko) * 2013-07-03 2020-03-09 삼성디스플레이 주식회사 표시 장치
KR102037284B1 (ko) * 2013-07-11 2019-10-29 삼성디스플레이 주식회사 표시 장치
KR102051803B1 (ko) * 2013-07-29 2020-01-09 삼성디스플레이 주식회사 접이식 표시 장치
KR20150021000A (ko) 2013-08-19 2015-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20150075367A (ko) 2013-12-25 2015-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6331425B2 (ja) * 2014-01-30 2018-05-30 セイコーエプソン株式会社 電気泳動表示装置及び電子機器
WO2015116211A1 (en) 2014-01-31 2015-08-06 Hewlett-Packard Development Company, L.P. Display device
US20150351207A1 (en) * 2014-05-29 2015-12-03 Qualcomm Mems Technologies, Inc. Electrostatic discharge mitgation in display devices
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
US10108033B2 (en) * 2015-08-04 2018-10-23 Rogers Corporation Subassemblies comprising a compressible pressure pad, methods for reducing ripple effect in a display device, and methods for improving impact absorption in a display device
KR102412612B1 (ko) * 2015-08-28 2022-06-23 삼성전자주식회사 패키지 기판 및 프리프레그
US10115372B2 (en) * 2016-04-29 2018-10-30 Samsung Electronics Co., Ltd. Display apparatus and controlling method thereof
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP2019095561A (ja) * 2017-11-21 2019-06-20 株式会社ジャパンディスプレイ 表示装置の製造方法及び表示装置
CN108254991B (zh) * 2018-03-14 2021-08-20 京东方科技集团股份有限公司 电子纸显示装置及其制备方法和驱动方法
CN108439602B (zh) * 2018-03-15 2020-11-27 深圳源域科创中心有限公司 一种分区脱氮的人工浮岛设计
US11890850B2 (en) 2019-09-30 2024-02-06 Flex Ltd. Additive manufacturing of highly flexible electrophoretic film and textile composites
FI129420B (en) 2020-04-23 2022-02-15 Savroc Ltd AQUATIC ELECTRIC COATING BATH
US11500256B1 (en) * 2021-03-25 2022-11-15 Raj Bhakta System and method for an on-demand rewritable, color display on soft material
KR20230045640A (ko) * 2021-09-27 2023-04-05 삼성디스플레이 주식회사 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011418A1 (ja) * 2004-07-26 2006-02-02 Bridgestone Corporation 情報表示用パネルおよび情報表示装置
JP2007171447A (ja) * 2005-12-21 2007-07-05 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2007298627A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 表示装置およびその製造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166665U (ja) * 1982-04-30 1983-11-07 旭硝子株式会社 表示装置
JPS6355529A (ja) * 1986-08-25 1988-03-10 Nec Corp アクティブ・マトリクス液晶表示装置の製造方法
JPH0654041U (ja) * 1992-12-24 1994-07-22 カシオ計算機株式会社 液晶表示装置
JP3482856B2 (ja) * 1998-01-26 2004-01-06 株式会社日立製作所 液晶表示装置およびその製造方法
JP4865172B2 (ja) * 2000-10-11 2012-02-01 キヤノン株式会社 表示装置およびその製造方法
JP2005100992A (ja) * 2000-10-26 2005-04-14 Semiconductor Energy Lab Co Ltd 発光装置
JP3925080B2 (ja) 2000-12-01 2007-06-06 セイコーエプソン株式会社 電子ブック、それに用いる電子ペーパの製造方法
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
JP4515035B2 (ja) * 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP2003270673A (ja) * 2002-03-15 2003-09-25 Toppan Printing Co Ltd 表示パネル及び表示パネル用前面板
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005084408A (ja) * 2003-09-09 2005-03-31 Minolta Co Ltd 可逆性画像表示媒体及びその製造方法
WO2005027582A1 (ja) * 2003-09-10 2005-03-24 Fujitsu Limited 表示装置及びその製造方法
JP2005125659A (ja) * 2003-10-24 2005-05-19 Nitto Denko Corp 表面保護フィルム
WO2005045509A2 (en) * 2003-10-27 2005-05-19 E Ink Corporation Electro-optic displays
JP4689249B2 (ja) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
DE102004005033A1 (de) * 2004-02-02 2005-08-18 Alstom Technology Ltd Verfahren zum Herstellen eines aus verröbelten Litzenleitern aufgebauten Leiterstabes sowie nach diesem Verfahren hergestellter Leiterstab
JP2005227450A (ja) * 2004-02-12 2005-08-25 Seiko Epson Corp 電気光学装置とその製造方法、及び電子機器
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005292574A (ja) * 2004-04-01 2005-10-20 Canon Inc 表示装置用基板及びこれを用いた表示装置
JP2006086170A (ja) * 2004-09-14 2006-03-30 Fuji Photo Film Co Ltd 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP2006201303A (ja) * 2005-01-18 2006-08-03 Canon Inc 電気泳動表示素子
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100629207B1 (ko) * 2005-03-11 2006-09-27 주식회사 동진쎄미켐 전계 구동 차광형 표시 장치
JP4826712B2 (ja) * 2005-04-01 2011-11-30 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100688791B1 (ko) * 2006-01-27 2007-03-02 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법.
JP4899505B2 (ja) * 2006-02-02 2012-03-21 セイコーエプソン株式会社 電気泳動表示装置及び電子機器
JP2008039915A (ja) * 2006-08-02 2008-02-21 Seiko Epson Corp 表示装置、入力用装置、及び表示システム
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
CN102646681B (zh) 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
JP5098286B2 (ja) * 2006-10-18 2012-12-12 セイコーエプソン株式会社 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法
JP5029938B2 (ja) * 2006-10-18 2012-09-19 セイコーエプソン株式会社 電気泳動表示装置、電子機器、および電気泳動表示装置の製造方法
KR101416876B1 (ko) 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
KR101328879B1 (ko) * 2006-12-12 2013-11-13 엘지디스플레이 주식회사 플렉서블기판 및 이를 구비한 플렉서블 표시장치
JP5138927B2 (ja) * 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2372756A1 (en) 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5366517B2 (ja) 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP5757822B2 (ja) * 2011-08-12 2015-08-05 三菱鉛筆株式会社 電気泳動表示シート及びこれを用いた電気泳動表示媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011418A1 (ja) * 2004-07-26 2006-02-02 Bridgestone Corporation 情報表示用パネルおよび情報表示装置
JP2007171447A (ja) * 2005-12-21 2007-07-05 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2007298627A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2017083891A (ja) 2017-05-18
JP2010039479A (ja) 2010-02-18
JP2015062079A (ja) 2015-04-02
JP5668162B2 (ja) 2015-02-12
KR20100007773A (ko) 2010-01-22
JP5358324B2 (ja) 2013-12-04
US20100007942A1 (en) 2010-01-14
JP5531147B2 (ja) 2014-06-25
US20110095298A1 (en) 2011-04-28
JP5857115B2 (ja) 2016-02-10
JP2013225155A (ja) 2013-10-31
JP6078141B2 (ja) 2017-02-08
US7869119B2 (en) 2011-01-11
JP2014149549A (ja) 2014-08-21
JP2016048385A (ja) 2016-04-07
US8144389B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
KR101652692B1 (ko) 전자 페이퍼
KR102094132B1 (ko) 발광 장치 및 전자 기기
JP6840783B2 (ja) 半導体装置
JP5383355B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 4