KR101546550B1 - 위치 결정 장치, 본딩 장치, 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법 - Google Patents

위치 결정 장치, 본딩 장치, 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법 Download PDF

Info

Publication number
KR101546550B1
KR101546550B1 KR1020107005460A KR20107005460A KR101546550B1 KR 101546550 B1 KR101546550 B1 KR 101546550B1 KR 1020107005460 A KR1020107005460 A KR 1020107005460A KR 20107005460 A KR20107005460 A KR 20107005460A KR 101546550 B1 KR101546550 B1 KR 101546550B1
Authority
KR
South Korea
Prior art keywords
substrate
alignment
holding member
aligning
wafer
Prior art date
Application number
KR1020107005460A
Other languages
English (en)
Other versions
KR20100074126A (ko
Inventor
야스아키 다나카
사토루 사나다
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20100074126A publication Critical patent/KR20100074126A/ko
Application granted granted Critical
Publication of KR101546550B1 publication Critical patent/KR101546550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

위치 결정 장치에 있어서의 위치 결정 동작의 처리율을 단축한다. 얼라인먼트 마크(alignment mark)를 가지는 기판을 위치 맞춤하는 위치 결정 장치로서, 기판을 제1 기준 위치에 위치 맞춤하는 제1 위치 맞춤부와, 기판을 유지하기 전에, 기판 유지 부재를 제2 기준 위치에 위치 맞춤하는 제2 위치 맞춤부와, 기판을 기판 유지부에 유지한 후에, 기판의 얼라인먼트 마크의 위치를 검출하는 위치 검출부를 구비한다.

Description

위치 결정 장치, 본딩 장치, 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법{ALIGNING APPARATUS, BONDING APPARATUS, LAMINATED SUBSTRATE MANUFACTURING APPARATUS, EXPOSURE APPARATUS AND ALIGNING METHOD}
본 발명은 위치 결정 장치, 본딩(貼合) 장치(bonding apparatus), 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법에 관한 것이다. 또한, 본 출원은 하기의 일본 출원에 관련된다. 문헌의 참조에 의한 도입이 인정되는 지정국에 대해서는, 하기의 출원에 기재된 내용을 참조에 의해 본 출원에 도입하여, 본 출원의 일부로 한다.
특원 2007-211672 출원일 2007년 8월 15일
특허문헌 1에는, 소자끼리를 겹쳐서 적층 소자를 제조하는 것이 기재되어 있다. 특허문헌 2에는, 복수의 칩이 형성된 웨이퍼를 적층함으로써, 적층형 반도체 디바이스의 생산성을 향상시키는 것이 기재된다. 적층형 반도체 디바이스를 제조하는 경우, 적층되는 소자는 서로 서브미크론 오더로 위치 결정한 후에 본딩된다.
기판 등을 서브미크론 오더로 위치 결정하는 경우에는, 기판에 형성된 얼라인먼트 마크(alignment mark)의 위치를 서브미크론 오더의 정밀도로 검출한다. 또한, 기판을 이동시켜, 검출한 얼라인먼트 마크의 위치를 주어진 목표 위치에 일치시키도록 위치 결정한다.
특허문헌1:일본특개2005-026278호공보 특허문헌2:일본특개2007-103225호공보
그러나, 고정밀도인 위치 검출 장치를 이용하면, 얼라인먼트 마크의 당초의 위치가 목표 위치로부터 떨어져 있는 경우에, 위치 결정에 많은 시간이 걸린다. 이 때문에, 적층형 반도체 디바이스 제조의 처리율(throughput)도 저하된다.
따라서, 상기 과제를 해결하기 위해, 본 발명의 제1 형태로서, 얼라인먼트 마크를 가지는 기판을 위치 맞춤하는 위치 결정 장치로서, 기판을 제1 기준 위치에 위치 맞춤하는 제1 위치 맞춤부와, 기판을 유지하기 전에, 기판 유지 부재를 제2 기준 위치에 위치 맞춤하는 제2 위치 맞춤부와, 기판을 기판 유지부에 유지한 후에, 기판의 얼라인먼트 마크의 위치를 검출하는 위치 검출부를 구비하는 위치 결정 장치가 제공된다.
또, 본 발명의 제2 형태로서, 상기 위치 결정 장치를 구비하고, 각각이 얼라인먼트 마크를 가지는 한 쌍의 기판을, 위치 결정 장치에 의해 서로 같은 위치에 위치 결정한 후에 서로 본딩하는 본딩 장치가 제공된다.
또한, 본 발명의 제3 형태로서, 상기 위치 결정 장치와, 각각이 얼라인먼트 마크를 가지는 한 쌍의 기판을, 위치 결정 장치에 의해 서로 같은 위치에 위치 결정한 후에 서로 본딩하는 본딩부와, 당해 본딩된 한 쌍의 기판을 가압하고, 한 쌍의 기판을 항구적으로 접합하는 가압부를 구비하는 적층 기판 제조 장치가 제공된다.
그리고 또한, 본 발명의 제4 형태로서, 상기 위치 결정 장치를 구비하고, 얼라인먼트 마크를 가지는 패턴 형성 기판 및 얼라인먼트 마크를 가지는 피 노광 기판의 적어도 한쪽을 위치 결정 장치에 의해 위치 결정하는 노광 장치가 제공된다.
그리고 또한, 본 발명의 제5 형태로서, 얼라인먼트 마크를 가지는 기판을 위치 맞춤하는 위치 맞춤 방법으로서, 기판을 제1 기준 위치에 위치 맞춤하는 제1 위치 맞춤 단계와, 기판을 유지하기 전에 기판 유지 부재를 제2 기준 위치에 위치 맞춤하는 제2 위치 맞춤 단계와, 기판을 기판 유지부에 유지한 후에, 기판의 얼라인먼트 마크의 위치를 검출하는 위치 검출 단계를 구비하는 위치 맞춤 방법이 제공된다.
이와 같이, 본 발명에 의해서, 얼라인먼트 마크의 당초의 위치가 목표 위치로부터 떨어져 있는 경우에도, 위치 결정에 적은 시간이 걸리고, 따라서, 적층형 반도체 디바이스 제조의 처리율(throughput)도 증가된다.
도 1은 적층 기판 제조 장치(100)의 전체 사시도이다.
도 2는 적층 기판 제조 장치(100)의 상면 개략도이다.
도 3은 웨이퍼 본딩 방법의 실행 순서를 나타내는 흐름도이다.
도 4a는 웨이퍼 프리얼라인먼트 장치(20)의 상면도이다.
도 4b는 웨이퍼 프리얼라인먼트 장치(20)의 측면도이다.
도 5a는 다른 웨이퍼 프리얼라인먼트 장치(20)의 상면도이다.
도 5b는 다른 웨이퍼 프리얼라인먼트 장치(20)의 측면도이다.
도 6a는 또 다른 웨이퍼 프리얼라인먼트 장치(20)의 구조를 나타내는 상면도이다.
도 6b는 또 다른 웨이퍼 프리얼라인먼트 장치(20)의 구조를 나타내는 측면도이다.
도 6c는 또 다른 웨이퍼 프리얼라인먼트 장치(20)의 동작을 설명하는 파형도이다.
도 7a는 웨이퍼 홀더 프리얼라인먼트 장치(40)의 상면도이다.
도 7b는 웨이퍼 홀더 프리얼라인먼트 장치(40)의 측면도이다.
도 8은 다른 웨이퍼 홀더 프리얼라인먼트 장치(40)의 상면도이다.
도 9는 또 다른 웨이퍼 홀더 프리얼라인먼트 장치(40)의 상면도이다.
도 10은 반도체 웨이퍼(W)가 배치된 웨이퍼 홀더(WH)를 나타내는 상면도이다.
도 11은 얼라이너(50)의 구조를 나타내는 모식도이다.
도 12는 가압 장치(70)의 구조를 모식적으로 나타내는 도면이다.
도 1은 적층 기판 제조 장치(100)의 전체 사시도이다. 또, 도 2는 적층 기판 제조 장치(100)의 상면 개략도이다.
적층 기판 제조 장치(100)는, 웨이퍼 스토커(wafer stocker)(10)(10-1, 10-2), 웨이퍼 프리얼라인먼트(pre-alignment) 장치(20), 웨이퍼 홀더 스토커(30), 웨이퍼 홀더 프리얼라인먼트 장치(40), 얼라이너(aligner)(50), 가압 장치(70), 분리 냉각 유닛(80), 적층 기판용 스토커(85), 메인 제어장치(90), 웨이퍼 로더(wafer loader)(WL) 및 웨이퍼 홀더 로더(WHL)를 구비한다. 이하, 각 요소에 대해 개별적으로 설명한다.
웨이퍼 스토커(10)는 적층 기판 제조 장치(100)의 외부에 면하여 착탈 가능하게 장착된다. 웨이퍼 스토커(10)는, 본딩의 대상인 기판의 한쪽이 되는 제1 반도체 웨이퍼(W)를 수용하는 웨이퍼 스토커(10-1)와, 본딩의 대상인 기판의 다른 한쪽이 되는 제2 반도체 웨이퍼(W)를 수용하는 웨이퍼 스토커(10-2)를 포함한다. 웨이퍼 스토커(10-1, 10-2)의 각각에는 복수의 웨이퍼가 장전되며, 적층 기판 제조 장치(100)는 적층 기판의 제조를 연속적으로 실행할 수 있다.
웨이퍼 프리얼라인먼트 장치(20)는 웨이퍼 스토커(10)의 근방에 배치된다. 웨이퍼 프리얼라인먼트 장치(20)는 개개의 웨이퍼(W)의 간편한 위치 맞춤을 실행한다. 웨이퍼 프리얼라인먼트 장치(20)의 상세한 구조와 작용에 대해서는, 도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b 및 도 6c를 참조하여 후술한다.
웨이퍼 홀더 스토커(30)는 적층 기판 제조 장치(100)의 내부에 배치되어 복수의 웨이퍼 홀더(WH)를 수용한다. 웨이퍼 홀더(WH)는 웨이퍼(W)를 흡착하여 지지한다. 또, 웨이퍼 홀더(WH)는 적층 기판 제조 장치(100)의 내부에서 돌려 사용된다.
또한, 이 적층 기판 제조 장치(100)에 있어서, 웨이퍼 홀더(WH)는 제1 반도체 웨이퍼(W)에 대해서도, 제2 반도체 웨이퍼(W)에 대해서도 모두 사용할 수 있다. 따라서, 웨이퍼 홀더 스토커(30)에 수용된 복수의 웨이퍼 홀더(WH)는 모두 같은 사양(仕樣)을 갖는다. 그러나, 복수 종류의 웨이퍼 홀더(WH)를 구별하여 사용하는 경우도 있다.
웨이퍼 홀더 프리얼라인먼트 장치(40)는 웨이퍼 홀더 스토커(30)의 근방에 배치된다. 웨이퍼 홀더 프리얼라인먼트 장치(40)는, 웨이퍼 홀더(WH)를 위치 맞춤하는 프리얼라인먼트를 실행한다. 웨이퍼 홀더 프리얼라인먼트 장치(40)의 구조 및 작용에 대해서는, 도 7a, 도 7b, 도 8 및 도 9를 참조하여 후술한다.
얼라이너(50)는, 웨이퍼 스토커(10)에 대해 적층 기판 제조 장치(100)의 안쪽에 배치된다. 얼라이너(50)는, 각각이 웨이퍼 홀더(WH)에 유지된 제1 반도체 웨이퍼 및 제2 반도체 웨이퍼를 서로 고정밀도로 위치 결정한 후, 양자를 본딩한다. 여기서 말하는 고정밀도란, 반도체 웨이퍼(W)에 형성된 소자의 선폭에 상당하며, 서브미크론 오더가 되는 경우도 있다.
또, 여기서 말하는 위치 결정이란, 한 쌍의 반도체 웨이퍼(W)를 본딩시키는 경우에, 한쪽의 반도체 웨이퍼(W)에 형성된 소자의 접속 단자가, 다른 한쪽의 반도체 웨이퍼(W)의 접속 단자에 대해 유효한 전기적 접속을 얻을 수 있도록, 양자의 위치를 일치시키는 것을 의미한다. 얼라이너(50)의 구조 및 작용에 대해서는, 도 10 및 도 11을 참조하여 후술한다.
가압 장치(70)는 얼라이너(50)의 근방에 배치된다. 가압 장치(70)는 얼라이너(50)로 본딩된 반도체 웨이퍼(W)를 가압하고, 본딩을 항구적인의 것으로 한다. 이 때문에, 본딩된 반도체 웨이퍼(W)를 가열하면서 가압하는 경우도 있다. 가압 장치(70)의 구조 및 작용에 대해서는, 도 12를 참조하여 후술한다.
분리 냉각 유닛(80)은 가압 장치(70)에 인접하여 배치된다. 분리 냉각 유닛(80)은, 본딩된 반도체 웨이퍼(W)로부터 웨이퍼 홀더(WH)를 떼어냄과 동시에, 본딩된 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)를 냉각한다. 냉각된 반도체 웨이퍼(W)는, 적층 기판으로서 적층 기판용 스토커(85)에 수용된다. 냉각된 웨이퍼 홀더(WH)는 웨이퍼 홀더 스토커(30)에 되돌려진다.
적층 기판용 스토커(85)는 적층 기판 제조 장치(100)의 외부에 면하여 착탈 가능하게 장착된다. 따라서, 적층 기판용 스토커(85)를 적층 기판 제조 장치(100)로부터 떼어냄으로써, 축적된 적층 기판을 일괄적으로 수납할 수 있다.
웨이퍼 로더(WL)는, 다관절 로봇이며 6 자유도 방향(X, Y, Z, Xθ, θY, θZ)으로 변위하는 암을 갖는다. 또, 웨이퍼 로더(WL)는, 레일(RA)을 따라서, 도면 중에 화살표 Y에 의해 가리키는 방향으로 크게 이동한다.
웨이퍼 로더(WH)는, 반도체 웨이퍼(W) 또는 본딩되어 적층 기판이 된 반도체 웨이퍼를 탑재하여 이동시킬 수 있다. 단, 반도체 웨이퍼(W) 또는 적층 기판보다는 큰 폭으로 큰 질량을 가지는 웨이퍼 홀더(WH)를 반송할 수는 없다. 따라서, 웨이퍼 로더(WH)는, 주로 웨이퍼 스토커(10) 및 웨이퍼 프리얼라인먼트 장치(20) 사이에서 반도체 웨이퍼(W)를 반송한다.
웨이퍼 홀더 로더(WHL)도, 다관절 로봇이며 6 자유도 방향(X, Y, Z, θX, θY, θZ)으로 변위하는 암을 갖는다. 또, 웨이퍼 홀더 로더(WHL)는, 레일(RB)을 따라서, 도중에 화살표 X에 의해 가리키는 방향으로 크게 이동한다.
웨이퍼 홀더 로더(WHL)는, 웨이퍼 홀더(WH)의 반송 부하에 견딜 수 있음과 아울러, 반도체 웨이퍼(W)를 반송할 수도 있다. 따라서, 웨이퍼 홀더 스토커(30)로부터 웨이퍼 홀더 프리얼라인먼트 장치(40)까지의 사이, 또는, 분리 냉각 유닛(80)으로부터 웨이퍼 홀더 스토커(30)까지의 사이에서 웨이퍼 홀더(WH)를 반송한다. 또, 웨이퍼 홀더 프리얼라인먼트 장치(40)로부터 얼라이너(50)까지의 사이, 얼라이너(50)로부터 가압 장치(70)까지의 사이, 또는, 가압 장치(70)로부터 분리 냉각 유닛(80)까지의 사이에 있어서, 웨이퍼 홀더(WH) 및 반도체 웨이퍼(W)를 함께 반송한다. 또한, 분리 냉각 유닛(80)으로부터 적층 기판용 스토커(85)까지의 적어도 일부 구간에 대해서는, 적층 웨이퍼를 반송하는 경우도 있다.
메인 제어장치(90)는, 상기와 같은 적층 기판 제조 장치(100) 전체의 동작을 제어한다. 즉, 메인 제어장치(90)는 웨이퍼 로더(WL), 웨이퍼 홀더 로더(WHL), 웨이퍼 프리얼라인먼트 장치(20), 및 웨이퍼 홀더 프리얼라인먼트 장치(40) 등의 개별의 제어장치와 신호를 주고받아 적층 기판 제조 장치(100) 전체를 포괄적으로 제어한다. 또, 전원의 투입, 차단 등의, 외부로부터의 조작도 받아들인다.
도 3은, 상기 적층 기판 제조 장치(100)를 이용한 웨이퍼 본딩 방법의 실행 순서를 나타내는 흐름도이다. 도시와 같이, 우선 웨이퍼 로더(WL)에 의해, 웨이퍼 스토커(10)로부터 반도체 웨이퍼(W)를 꺼낸다(스텝 S101). 계속해서, 웨이퍼 로더(WL)에 의해, 반도체 웨이퍼(W)를 웨이퍼 프리얼라인먼트 장치(20)에 장전하고, 반도체 웨이퍼(W)를 프리얼라인먼트한다(스텝 S102).
또, 웨이퍼 홀더 로더(WHL)에 의해, 웨이퍼 홀더 스토커(30)로부터 웨이퍼 홀더(WH)를 꺼낸다(스텝 S103). 계속해서, 웨이퍼 홀더 로더(WHL)에 의해, 웨이퍼 홀더(WH)를 웨이퍼 홀더 프리얼라인먼트 장치(40)에 장전하고, 웨이퍼 홀더(WH)를 프리얼라인먼트한다(스텝 S104). 또한, 스텝 S101, 102 및 스텝 S103, 104는 서로 병행으로 실행해도 되고, 순차적으로 실행해도 된다.
이어서, 웨이퍼 로더(WH)에 의해, 프리얼라인먼트된 반도체 웨이퍼(W)를 프리얼라인먼트된 웨이퍼 홀더(WH)에 탑재한다(스텝 S105). 이에 의해, 웨이퍼 홀더(WH)에 탑재된 반도체 웨이퍼(W)는, 각 프리얼라인먼트의 정밀도의 범위에서 위치 맞춤된 상태로 웨이퍼 홀더(WH)에 유지된다. 이들 일련의 스텝 S101~스텝 S105는, 제1 반도체 웨이퍼(W) 및 제2 반도체 웨이퍼(W)에 대해 각각 실행된다.
계속해서, 웨이퍼 홀더(WH)에 유지된 제1 반도체 웨이퍼(W) 및 제2 반도체 웨이퍼는, 웨이퍼 홀더 로더(WHL)에 의해 얼라이너(50)에 순차적으로 장전된다(스텝 S106). 얼라이너(50)에 있어서는, 예를 들어 제1 반도체 웨이퍼(W)의 얼라인먼트 마크에 대해서, 제2 반도체 웨이퍼(W)의 얼라인먼트 마크가 직접적 또는 간접적으로 정밀하게 일치하도록, 반도체 웨이퍼(W) 중 어느 하나가 위치 결정된다(스텝 S107). 여기서, 「간접적으로」란, 예를 들어, 제1 반도체 웨이퍼(W)의 피디셜 마크(fiducial mark)와 제2 반도체 웨이퍼(W)의 얼라인먼트 마크를 감시하면서 양자를 위치 결정하는 것을 의미하지만, 이와 같은 작업에 대해서는, 도 11을 참조하여 후술한다. 이렇게 해서, 서로 위치 결정된 제1 반도체 웨이퍼(W) 및 제2 반도체 웨이퍼(W)는 얼라이너(50)에 서로 밀착해서 본딩된다(스텝 S108).
본딩된 반도체 웨이퍼(W)는, 웨이퍼 홀더(WH)에 의해 끼워진 상태인 채로, 웨이퍼 홀더 로더(WHL)에 의해 가압 장치(70)에 반입된다(스텝 S109). 이렇게 하여, 반도체 웨이퍼(W)가 항구적으로 접합되면, 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)는 웨이퍼 홀더 로더(WHL)에 의해 반출되어 분리 냉각 유닛(80)에 반송된다. 분리 냉각 유닛(80)에서는, 접합되어 적층 기판이 된 반도체 웨이퍼(W)가 웨이퍼 홀더(WH)로부터 꺼내진다(스텝 S110).
웨이퍼 홀더(WH)로부터 꺼내진 적층 기판은, 웨이퍼 로더(WL)에 의해 적층 기판용 스토커(85)에 회수된다(스텝 S111). 또, 적층 기판으로부터 분리된 웨이퍼 홀더(WH)는, 웨이퍼 홀더 로더(WHL)에 의해 웨이퍼 홀더 스토커(30)에 되돌려진다(스텝 S112).
이와 같이, 반도체 웨이퍼(W)의 웨이퍼 홀더(WH)로의 탑재에 앞서서, 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)를 각각 개별적으로 프리얼라인먼트하는 것에 의해, 웨이퍼 홀더(WH)에 탑재된 반도체 웨이퍼(W)의 위치 판차를 일정한 범위로 억제할 수 있다. 이에 의해, 고정밀의 본 얼라인먼트의 작업 시간을 단축하고 적층 기판 제조 등의 처리율을 향상시킬 수 있다.
도 4a는, 웨이퍼 프리얼라인먼트 장치(20)의 상면도이다. 또, 도 4b는, 웨이퍼 프리얼라인먼트 장치(20)의 측면도이다.
웨이퍼 프리얼라인먼트 장치(20)는 제1 XYθ 스테이지(25), 진공 척(23), 제1 레이저 광파 간섭식 측장기(測長器)(이하, 제1 간섭계라고 기재한다)(22), 웨이퍼용 얼라인먼트 카메라(CA1) 및 웨이퍼 프리얼라인먼트 제어장치(21)를 가진다. 도면 중의 화살표 ARR에 의해 나타낸 바와 같이, 제1 XYθ 스테이지(25)는 서보 제어되어, X 방향, Y 방향 및 θ 방향으로 이동 및 회전한다.
진공 척(23)은, 도시하고 있지 않는 진공 펌프에 의해 반도체 웨이퍼(W)를 흡착하며, 혹은, 이탈시킨다. 또한, 제1 XYθ 스테이지(25)는, 도시하고 있지 않는 리프트 핀을 가지며, 웨이퍼 로더(WL)와 주고받는 경우에 반도체 웨이퍼(W)를 들어올리는 기능을 갖는다. 진공 척(23)이 반도체 웨이퍼(W)를 흡착했을 경우, 반도체 웨이퍼(W)는 제1 XYθ 스테이지(25)와 함께 이동 또는 회전한다.
웨이퍼 프리얼라인먼트 장치(20)에 장전되는 반도체 웨이퍼(W)에는, 수십 쇼트~수백 쇼트 정도로 반도체 칩 영역(CH)이 형성되어 있다. 또, 그 주위의 일부에, 반도체 웨이퍼(W)의 결정 방향성을 나타내는 노치(NC)를 갖는다. 또한, 반도체 웨이퍼(W)는, 포토리소그래피 공정에서 이용된 복수의 얼라인먼트 마크(AM)를 갖는다. 얼라인먼트 마크(AM)는 십자 형상 혹은 원형상으로 형성된다.
웨이퍼용 얼라인먼트 카메라(CA1)는 배율이 약 등배로부터 10배 정도이며, 필요에 따라 오토포커스 기구를 갖추어도 된다. 제1 XYθ 스테이지(25)는, 웨이퍼용 얼라인먼트 카메라(CA1)가 얼라인먼트 마크(AM)를 관찰할 수 있도록, 즉 웨이퍼용 얼라인먼트 카메라(CA1)는 고정되어 있고, 그 바로 아래에 얼라인먼트 마크(AM)가 오도록 X 및 Y 방향으로 이동한다. 이에 의해, 웨이퍼용 얼라인먼트 카메라(CA1) 자체의 위치를 기준으로 하여 반도체 웨이퍼(W)가 위치 맞춤된다. 또한, 본 실시형태에서는, 포토리소그래피 공정에서 사용된 얼라인먼트 마크(AM)를 사용하여 반도체 웨이퍼(W)의 프리얼라인먼트를 실시하지만, 다른 마크를 사용해도 된다.
제1 간섭계(22)는 제1 XYθ 스테이지(25)의 위치를 상시 감시한다. 제1 간섭계(22)에 의해 검출된 제1 XYθ 스테이지(25)의 위치는 웨이퍼 프리얼라인먼트 제어장치(21)에 보내진다. 웨이퍼용 얼라인먼트 카메라(CA1)가 관찰한 얼라인먼트 마크(AM)의 위치 신호도 또, 웨이퍼 프리얼라인먼트 제어장치(21)에 보내진다.
이들, 제1 XYθ 스테이지(25)의 위치 및 얼라인먼트 마크(AM)의 위치에 기초하여, 웨이퍼 프리얼라인먼트 제어장치(21)는, 반도체 웨이퍼(W)가 소정 위치로부터 X 방향, Y 방향 및 θ 방향으로 얼마만큼의 양이 벗어나 있는지를 계산하고, 그 판차를 없애도록 제1 XYθ 스테이지(25)를 이동 및 회전시킨다. 이에 의해 프리얼라인먼트된 반도체 웨이퍼(W)는, 설계 기준치로부터 일정한 범위, 예를 들어 30㎛ 정도 이하의 범위로 위치 맞춤된다.
위치 맞춤된 반도체 웨이퍼(W)는, 진공 척(23)에 의한 진공 흡착이 해제되어 리프트 핀에 의해 상승된다. 웨이퍼 로더(WL)는, 이 위치 맞춤된 반도체 웨이퍼(W)를 유지하고, 웨이퍼 홀더(WH)에 탑재하도록 반송한다.
또한, 웨이퍼 프리얼라인먼트 제어장치(21)는, 웨이퍼용 얼라인먼트 카메라(CA1)에 2 이상, 예를 들어 10개 정도의 얼라인먼트 마크(AM)를 관찰시켜도 된다. 이에 의해, 설계상의 얼라인먼트 마크(AM)와 웨이퍼용 얼라인먼트 카메라(CA1)에 의해서 관찰된 반도체 웨이퍼(W)상의 실제의 얼라인먼트 마크(AM)와의 관계에 있어서, 그 겹침 오차가 어느 반도체 칩 영역(CH)에 관해서도 평균적으로 작아지도록, 최소제곱법을 이용하여 설계상의 반도체 칩 영역(CH) 배열을 보정하여, 실제의 반도체 칩 영역(CH)의 위치를 구할 수 있다. 이와 같은 방법의 상세는, 특개소62-44429호 공보에 개시되어 있다.
여기에서, 웨이퍼 프리얼라인먼트 장치(20)는, 미리 정해진 위치에 고정된 제1 위치 결정 폴(pole)(27)을 추가로 갖는다. 이하, 도 5a 및 도 5b를 참조하여, 웨이퍼 로더(WL)가 웨이퍼 프리얼라인먼트 장치(20)로부터 반도체 웨이퍼(W)를 반출하는 경우의 동작에 대해 설명한다.
도 5a는, 제1 위치 결정 폴(27) 및 웨이퍼 로더(WL)의 작용을 나타내는 상면도이다. 또, 도 5b는, 제1 위치 결정 폴(27) 및 웨이퍼 로더(WL)의 작용을 나타내는 측면도이다.
웨이퍼 로더(WL)는 포크부(FO) 및 핸드(WHA)를 갖는다. 또한, 핸드(WHA)에는, 포크부(FO) 및 핸드(WHA)를 위치 결정하는 위치 결정 암부(AA)를 갖는다. 위치 결정 암부(AA)는, 제1 위치 결정 폴(27)의 직경에 합치하는 오목부(凹部)(AA1)를 가지며, 포크부(FO)에 배치된 반도체 웨이퍼(W)와 간섭하지 않도록 배치된다. 또, 위치 결정 암부(AA)는, 오목부(AA1)를 향하여 제1 위치 결정 폴(27)을 유도하는 테이퍼부(AA2)를 갖는다.
프리얼라인먼트된 반도체 웨이퍼(W)를 받을 수 있도록 웨이퍼 프리얼라인먼트 장치(20)에 핸드(WHA)가 접근했을 경우, 위치 결정 암부(AA)를 제1 위치 결정 폴(27)에 맞닿게 하는 것에 의해 핸드(WHA)를 일정한 위치에 정지시킬 수 있다. 핸드(WHA)는, 반도체 웨이퍼(W)의 위치 편차를 보상한 제1 XYθ 스테이지(25)로부터 반도체 웨이퍼(W)를 받으므로, 위치 맞춤된 반도체 웨이퍼(W)의 상태를 유지한 채로, 반도체 웨이퍼(W)를 받아, 반송한다. 제1 위치 결정 폴(27)이 핸드(WHA)에 들어갈 때에, 핸드(WHA)가 XY 방향으로 이동하지만, 그 이동량은 작기 때문에 다관절 로봇의 관절 부분에서 그 이동량은 흡수된다.
도 6a는, 다른 웨이퍼 프리얼라인먼트 장치(20)의 구조를 나타내는 상면도이다. 또, 도 6b는, 도 6a와 같은 웨이퍼 프리얼라인먼트 장치(20)의 구조를 나타내는 측면도이다.
이 웨이퍼 프리얼라인먼트 장치(20)는, 수직인 축의 주위로 회전하는 θ 스테이지(29)와, θ 스테이지(29)의 지름 방향으로, θ 스테이지(29)의 회전축과 직교하여 배치된 라인 센서(SS)를 구비한다. 웨이퍼 로더(WL)가 θ 스테이지(29)에 반도체 웨이퍼(W)를 배치하면, 라인 센서(SS)가 반도체 웨이퍼(W)의 주연부까지 이동하여, 반도체 웨이퍼(W)의 주연부를 라인 센서(SS)로 관찰한다. 또한, θ 스테이지(29)도, 웨이퍼용 리프트 핀 및 진공 척 등을 구비하지만 도시는 생략한다.
도 6c는, 도 6a 및 도 6b에 나타낸 웨이퍼 프리얼라인먼트 장치(20)의 동작을 설명하는 파형도이다. 반도체 웨이퍼(W)를 유지한 θ 스테이지(29)가 회전하면 반도체 웨이퍼(W)의 가장자리부의 지름 방향의 위치가 연속적으로 변화하므로, 라인 센서(SS)는 도 6c의 상단에 나타낸 파형의 신호를 출력한다.
이에 대해, 웨이퍼 프리얼라인먼트 제어장치(21)는, 상기의 신호의 1차 미분을 행하여, 도 6c의 하단에 나타낸 신호를 얻는다. 여기서, 1차 미분 신호가 수평으로 직선 모양이면, 반도체 웨이퍼(W)의 중심과 θ 스테이지(29)의 회전축이 일치한 상태인 것이 판명된다. 또, 1차 미분에 의해, 반도체 웨이퍼(W)의 노치(NC)의 위치가 검출되므로, 노치(NC)가 검출된 위치로부터의 θ 스테이지(29)의 회전량에 의해 반도체 웨이퍼(W)의 방향을 판단한다.
이러한 처리에 의해, θ 스테이지(29)의 회전축을 기준으로 하여, 반도체 웨이퍼(W)가 어떠한 위치에 유지되고 있는지를 알 수 있다. 따라서, 예를 들어, 반도체 웨이퍼(W)를 웨이퍼 홀더(WH)에 탑재하는 경우에, 반도체 웨이퍼(W)의 위치 편차를 없애도록 웨이퍼 홀더(WH)를 변위시키는 것에 의해, 반도체 웨이퍼(W)를 웨이퍼 홀더(WH)에 위치 맞춤한 상태에서 탑재할 수 있다.
도 7a는, 웨이퍼 홀더 프리얼라인먼트 장치(40)의 상면도이다. 또, 도 7b는, 도 7a와 같은 웨이퍼 홀더 프리얼라인먼트 장치(40)의 측면도이다.
웨이퍼 홀더 프리얼라인먼트 장치(40)는, 제2 XYθ 스테이지(45), 진공 척(43), 제2 레이저 광파 간섭식 측장기(이하, 제2 간섭계라고 기재한다)(42), 웨이퍼 홀더용 얼라인먼트 카메라(CA2) 및 웨이퍼 홀더 프리얼라인먼트 제어장치(41)를 갖는다. 도면 중의 화살표 ARR에 의해 나타낸 바와 같이, 제2 XYθ 스테이지(45)는 서보 제어되어, X 방향, Y 방향 및 θ 방향으로 이동 및 회전한다.
진공 척(43)은, 도시하고 있지 않는 진공 펌프에 의해 반도체 웨이퍼(W)를 흡착하며, 혹은, 이탈시킨다. 또한, 제2 XYθ 스테이지(45)는, 도시하고 있지 않는 리프트 핀을 가지며, 웨이퍼 홀더 로더(WHL)와 주고받는 경우에 웨이퍼 홀더(WH)를 들어올리는 기능을 갖는다. 또한, 제2 XYθ 스테이지(45)는, 웨이퍼 홀더(WH)에 형성된 3개의 구멍부를 통하여 반도체 웨이퍼(W)를 주고받기 위한 웨이퍼용 리프트 핀(46)을 가지고 있는 진공 척(43)이 웨이퍼 홀더(WH)를 흡착했을 경우, 웨이퍼 홀더(WH)는 제2 XYθ 스테이지(45)와 함께 이동 또는 회전한다.
웨이퍼 홀더 프리얼라인먼트 장치(40)에 장전되는 웨이퍼 홀더(WH)는, 예를 들어, 절연체인 알루미나 세라믹에 의해 원반상으로 형성되고, 표면은 평활하게 연마된다. 또, 주연부의 일부에 절결부(NT)를 갖는다.
또, 웨이퍼 홀더(WH)의 내부에는, 반도체 웨이퍼(W)를 정전 흡착하는 경우에 전압을 인가하는 인가 전극(EL)이 매설된다. 제2 XYθ 스테이지(45)는, 인가 전극(EL)에 인가하는 직류 전압을 발생하는 직류 전원(DC)이 설치된다. 인가 전극(EL)에 전압이 인가되었을 경우, 웨이퍼 홀더(WH)는 반도체 웨이퍼(W)를 정전 흡착하여 유지한다.
또한, 웨이퍼 홀더(WH)는 그 주연부 근방에 피디셜 마크(FM)를 갖는다. 피디셜 마크(FM)는, 웨이퍼 홀더(WH)의 중심에 대해 대칭으로 한 쌍 마련되어, 투명한 석영 유리 위에 십자 형상 또는 원형상의 마크로서 형성된다. 웨이퍼 홀더(WH)의 피디셜 마크(FM)가 형성된 영역은, 웨이퍼 홀더(WH)를 관통하는 개구부가 형성되어, 웨이퍼 홀더(WH)의 표리로부터 피디셜 마크(FM)를 관찰할 수 있다.
주어진 위치에 고정된 웨이퍼 홀더용 얼라인먼트 카메라(CA2)는, 배율이 약 등배로부터 10배 정도이며, 필요에 따라서 오토포커스 기구를 갖추어도 된다. 제2 XYθ 스테이지(45)는, 웨이퍼 홀더용 얼라인먼트 카메라(CA2)가 피디셜 마크(FM)를 관찰할 수 있도록, 즉 웨이퍼 홀더용 얼라인먼트 카메라(CA2)의 바로 아래에 피디셜 마크(FM)가 오도록, X 방향 및 Y 방향으로 이동한다. 이에 의해, 웨이퍼 홀더용 얼라인먼트 카메라(CA2)의 위치를 기준으로 하여 웨이퍼 홀더(WH)를 위치 맞춤할 수 있다.
제2 간섭계(42)는 제2 XYθ 스테이지(45)의 위치를 상시 감시한다. 제2 간섭계(42)에 의해 검출된 제2 XYθ 스테이지(45)의 위치는, 웨이퍼 홀더 프리얼라인먼트 제어장치(41)에 보내진다. 웨이퍼 홀더용 얼라인먼트 카메라(CA2)가 관찰한 피디셜 마크(FM)의 위치 신호도 또한, 웨이퍼 홀더 프리얼라인먼트 제어장치(41)에 보내진다.
이들, 제2 XYθ 스테이지(45)의 위치 및 피디셜 마크(FM)의 위치에 기초하여, 웨이퍼 홀더 프리얼라인먼트 제어장치(41)는, 웨이퍼 홀더(WH)가 소정 위치로부터 X 방향, Y 방향 및 θ 방향으로 얼마만큼의 양이 벗어나 있는지를 계산하고, 그 편차를 없애도록 제2 XYθ 스테이지(45)를 이동 및 회전시킨다. 이에 의해 프리얼라인먼트된 웨이퍼 홀더(WH)는, 설계 기준치로부터 일정한 범위, 예를 들어 30㎛ 정도 이하의 범위에 위치 맞춤된다.
위치 맞춤된 웨이퍼 홀더(WH)는, 그 위치에서 반도체 웨이퍼(W)가 탑재될 때까지 대기한다. 이미 설명한 바와 같이, 반도체 웨이퍼(W)는, 웨이퍼 프리얼라인먼트 장치(20)에 있어서 위치 맞춤된 상태로 반송되므로, 위치 맞춤된 웨이퍼 홀더(WH)에 탑재되었을 경우에 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)의 사이에 생기는 위치 편차는 일정한 범위, 예를 들어 100㎛ 정도 이하의 범위에 들어간다.
여기서, 웨이퍼 홀더 프리얼라인먼트 장치(40)도, 미리 정해진 위치에 고정된 제2 위치 결정 폴(47)을 추가로 갖는다. 도시는 생략하지만, 반도체 웨이퍼(W)를 반송하는 웨이퍼 로더(WL)의 위치 결정 암부(AA)를 제2 위치 결정 폴에 맞닿게 하는 것에 의해, 웨이퍼 로더(WL)는 주어진 위치에 정지하여 반도체 웨이퍼(W)를 웨이퍼 홀더(WH)에 탑재한다.
도 8은, 다른 웨이퍼 홀더 프리얼라인먼트 장치(40)의 상면도이다. 이 웨이퍼 홀더 프리얼라인먼트 장치(40)는, 웨이퍼 홀더(WH)를 재치하는 테이블(49)과, 테이블(49)에 탑재된 웨이퍼 홀더(WH)에 측면으로부터 맞닿는 3개의 맞닿음 핀(AP)을 갖는다.
맞닿음 핀(AP)은, 도면 중에 가운데가 흰 화살표로 나타낸 바와 같이, 테이블(49)의 지름 방향으로 개별적으로 이동하여, 웨이퍼 홀더(WH)를 측단면으로부터 누른다. 이에 의해, 테이블(49)의 위에서, 웨이퍼 홀더(WH)를 임의의 방향으로 이동시킬 수 있다.
또, 테이블(49)은, 도면의 지면(紙面)에 수직인 축의 주위로 회전한다. 이에 의해, 웨이퍼 홀더(WH)의 중심을 맞출 뿐만 아니라, 1개의 맞닿음 핀(AP)을 웨이퍼 홀더(WH)가 절결부(NT)에 들어가게 해도 된다. 이와 같이 적어도 3개의 맞닿음 핀(AP)을 웨이퍼 홀더(WH)에 맞닿게 함으로써 프리얼라인먼트하는 것이 가능해진다.
게다가 또, 상기와 같은 맞닿음 핀(AP) 중의 1개 또는 2개를 미리 정해진 위치에 고정해도 된다. 이에 의해, 당해 고정된 맞닿음 핀(AP)에 웨이퍼 홀더(WH)를 밀어붙임으로써, 맞닿음 핀(AP)의 위치를 기준으로 하여 웨이퍼 홀더(WH)를 간단하게 프리얼라인먼트할 수 있다. 또한, 도시는 생략하였으나, 도 8에 나타낸 맞닿음 핀(AP)과 동일한 위치 맞춤 부재를 웨이퍼 프리얼라인먼트 장치(20)에 마련하고, 반도체 웨이퍼(W)를 위치 맞춤 부재에 맞닿게 함으로써 반도체 웨이퍼(W)의 프리얼라인먼트를 실시할 수 있다.
또, 도시는 생략하였으나, 도 6a~도 6c에 나타낸 웨이퍼 프리얼라인먼트 장치(20)와 동일하게, 테이블(49)을 θ 스테이지로 함과 아울러 라인 센서(SS)를 마련하여, 웨이퍼 홀더(WH)의 편심량과 회전량에 기초하여 위치 편차를 검출할 수도 있다.
도 9는, 또 다른 웨이퍼 홀더 프리얼라인먼트 장치의 구조를 모식적으로 나타내는 도면이다. 이 웨이퍼 홀더 프리얼라인먼트 장치는, 웨이퍼 홀더 스토커(30)에 마련된 절결용 위치 결정 폴(32) 및 가장자리부용 위치 결정 폴(34)을 포함한다. 절결용 위치 결정 폴(32) 및 가장자리부용 위치 결정 폴(34)은, 웨이퍼 홀더 스토커(30)의 내부에 있어서 미리 정해진 위치에 고정되어 있다.
따라서, 웨이퍼 홀더(WH)를 웨이퍼 홀더 스토커(30)에 수납하는 경우에, 웨이퍼 홀더(WH)의 절결부(NT)에 절결용 위치 결정 폴(32)이 비집고 들어가, 웨이퍼 홀더(WH)의 가장자리부에 가장자리부용 위치 결정 폴(34)이 맞닿도록 웨이퍼 홀더(WH)를 밀어 넣음으로써, 절결용 위치 결정 폴(32) 및 가장자리부용 위치 결정 폴(34)의 위치를 기준으로 하여 간단한 구조로 웨이퍼 홀더(WH)를 일정한 정밀도로 위치 맞춤할 수 있다.
또한, 절결용 위치 결정 폴(32) 및 가장자리부용 위치 결정 폴(34)의 배치는, 웨이퍼 홀더 스토커(30)에 한정되지 않는다. 예를 들어, 후술하는 얼라이너(50)의 스테이지 위에 절결용 위치 결정 폴(32) 및 가장자리부용 위치 결정 폴(34)을 마련하고 프리얼라인먼트를 실행할 수도 있다.
상기와 같은 프리얼라인먼트는, 간결한 조작에 의해 단시간에 실행된다. 따라서, 프리얼라인먼트를 실행하는 것에 의해, 적층 기판 제조 공정 전체의 처리율이 저하되는 일은 없다.
도 10은, 반도체 웨이퍼(W)가 재치된 웨이퍼 홀더(WH)를 나타내는 상면도이다. 도시한 바와 같이, 반도체 웨이퍼(W)에는 얼라인먼트 마크가 형성되어 있다. 또, 웨이퍼 홀더(WH)는 피디셜 마크(FM)를 구비한다.
웨이퍼 홀더(WH)의 피디셜 마크(FM)에 대해 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)를 소정 범위 내에 위치 결정할 수 있다. 이상에 의해 웨이퍼 홀더(WH) 위의 반도체 웨이퍼(W)는, 설계 기준치로부터 WL의 오차도 포함하여 100㎛ 이하의 범위에 위치 결정된다.
도 11은, 도 3에 나타낸 일련의 공정의 스텝 S107에 상당하는 단계를 실행하여, 반도체 웨이퍼를 본딩시키는 얼라이너(50)의 구조를 나타내는 모식도이다. 얼라이너(50)는, 제3 레이저 광파 간섭식 측장기(이하, 제3 간섭계라고 기재한다)(52), 제1 테이블(54), 제2 테이블(56) 및 고정밀도 얼라인먼트 카메라(CA3)를 갖는다.
제1 테이블(54) 및 제2 테이블(56)은 서로 대향하는 수평인 유지면을 갖는다. 제1 테이블(54)에는, 제1 반도체 웨이퍼(W)를 유지한 제1 웨이퍼 홀더(WH)가 고정된다. 또, 제2 테이블(56)에는, 제2 반도체 웨이퍼(W)를 유지한 제2 웨이퍼 홀더(WH)가 고정된다.
또, 제1 테이블(54)은, 제1 구동장치(55)에 의해 지지되어 미동한다. 제2 테이블(56)은 제2 구동장치(53)에 지지되며, 적어도 X, Y 방향으로 이동한다. 제2 테이블(56)의 이동량은 제3 간섭계(52)에 의해 감시된다.
고정밀도 얼라인먼트 카메라(CA3)는, 제1 테이블(54)에 유지된 제1 웨이퍼 홀더(WH)의 피디셜 마크(FM)가 광학계의 물면(物面)에 위치하도록 조정할 수 있어, 웨이퍼 홀더(WH)의 이면으로부터 당해 피디셜 마크(FM)를 관찰한다. 또, 고정밀도 얼라인먼트 카메라(CA3)는, 제2 테이블(56)에 유지된 제2 웨이퍼 홀더(WH)의 피디셜 마크(FM) 또는 당해 웨이퍼 홀더(WH)에 유지된 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)를, 그것들의 표면측으로부터 관찰한다.
또한, 고정밀도 얼라인먼트 카메라(CA3)로부터 제1 웨이퍼 홀더(WH)의 피디셜 마크(FM)까지의 거리와 제2 웨이퍼 홀더(WH)의 피디셜 마크까지의 거리는 서로 다르다. 따라서, 양쪽 모두의 피디셜 마크(FM)를 관찰하는 경우에는, 고정밀도 얼라인먼트 카메라(CA3)의 위치를 변위시키던지, 광학계의 초점 위치를 변화시킨다.
또, 게다가, 고정밀도 얼라인먼트 카메라(CA3)는 20배 정도의 배율을 가지지만, 고배율에 따라 시야는 좁아진다. 구체적으로는, 예를 들어 400㎛×400㎛ 정도의 시야를 가진다. 그렇지만, 웨이퍼 프리얼라인먼트 장치(20) 및 웨이퍼 홀더 프리얼라인먼트 장치(40)에 의해, 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)는 프리얼라인먼트되어 있기 때문에, 고정밀도 얼라인먼트 카메라(CA3)의 시야 내에 피디셜 마크(FM) 또는 얼라인먼트 마크(AM)가 확실히 들어간다.
제3 간섭계(52)에 의해서 검출된 제2 테이블(56)의 위치는, 얼라이너 제어장치(51)에 보내진다. 또, 고정밀도 얼라인먼트 카메라(CA3)가 관찰한 얼라인먼트 마크(AM) 및 피디셜 마크(FM)의 위치 신호도 얼라이너 제어장치(51)에 보내진다. 얼라이너 제어장치(51)는 그들 신호에 기초하여, 제1 구동장치(55) 또는 제2 구동장치(53)에 구동 신호를 보낸다.
얼라이너(50)를 이용한 반도체 웨이퍼(W)의 위치 결정 공정에 대해 이하에 설명한다. 웨이퍼 홀더 로더(WHL)에 의해서 얼라이너(50)에 반입된 제1 웨이퍼 홀더(WH)는, 당초 제2 테이블(56)에 고정된다. 얼라이너(50)는, 고정밀도 얼라인먼트 카메라(CA3) 및 제3 간섭계(52)를 이용하여, 제1 웨이퍼 홀더(WH) 위의 피디셜 마크(FM)와 웨이퍼 홀더(WH)에 유지된 제1 반도체 웨이퍼(W)의 위치 관계를 구한다.
이렇게 하여, 피디셜 마크(FM) 및 얼라인먼트 마크(AM)의 상대적 위치 관계가 계측된 제1 웨이퍼 홀더(WH) 및 제1 반도체 웨이퍼(W)는, 웨이퍼 홀더 로더(WHL)에 의해, 제1 테이블(54)에 반전하여 옮겨진다. 제1 웨이퍼 홀더(WH)의 피디셜 마크(FM) 및 제1 반도체 웨이퍼(W)의 얼라인먼트 마크의 위치 관계는 이미 알고 있으므로, 피디셜 마크(FM)의 위치를 제1 웨이퍼 홀더(WH)의 이면으로부터 고정밀도 얼라인먼트 카메라(CA3)에 의해 검출하면, 제1 반도체 웨이퍼(W)의 얼라인먼트 마크의 위치를 알 수 있다.
계속해서, 웨이퍼 홀더 로더(WHL)는, 비어있는 제2 테이블(56)에 제2 반도체 웨이퍼(W)를 유지한 제2 웨이퍼 홀더(WH)를 반입하여 고정한다. 얼라이너 제어장치(51)는 제2 구동장치(53)를 동작시켜, 제3 간섭계(52)에 의해 제2 테이블(56)의 위치를 계측하면서, 고정밀도 얼라인먼트 카메라(CA3)에 제2 웨이퍼 홀더(WH)의 피디셜 마크(FM)를 관찰시킨다. 그리고, 얼라이너 제어장치(51)는 제2 반도체 웨이퍼(W) 위의 얼라인먼트 마크(AM)를 차례차례, 고정밀도 얼라인먼트 카메라(CA3)의 시야 내에 이동시켜, 제3 간섭계(52)에 의해 제2 테이블(56)의 위치를 계측한다. 이에 의해 피디셜 마크(FM) 또는 각 얼라인먼트 마크(AM)의 위치 관계가 정해진다.
고정밀도 얼라인먼트 카메라(CA3)에는 그 광축과의 위치 관계가 정해진 지표가 시야 내에 배치되어 있다. 보다 구체적으로는, 현미경의 상면(像面)과 공역인 위치에 배치된 지표를 구비한다. 이에 의해, 고정밀도 얼라인먼트 카메라(CA3)의 시야 내의 상을 관찰하면, 피디셜 마크(FM)와 고정밀도 얼라인먼트 카메라(CA3)의 광축의 위치 관계가 구해진다.
또, 고정밀도 얼라인먼트 카메라(CA3)의 지표에 대한 피디셜 마크(FM)의 위치로부터 피디셜 마크(FM)의 위치가 정해진다. 반도체 웨이퍼 위의 얼라인먼트 마크(AM)와 웨이퍼 홀더(WH)의 피디셜 마크(FM)와의 위치 관계는 이미 측정되어 있으므로, 피디셜 마크(FM)를 기준으로 하여 반도체 웨이퍼(W1)의 얼라인먼트 마크(AM)의 위치를 결정할 수 있다.
얼라이너(50)는, 피디셜 마크(FM)를 통하여 검지한 제1 반도체 웨이퍼(W) 위의 얼라인먼트 마크(AM)의 위치와, 제2 반도체 웨이퍼(W) 위의 얼라인먼트 마크(AM)와의 위치가 검출되면, 이 제1 반도체 웨이퍼(W) 및 제2 반도체 웨이퍼(W)의 겹침 위치를 조정한다. 이 때, 얼라이너 제어장치(51)는 제1 반도체 웨이퍼(W)와 제2 반도체 웨이퍼(W)와의 얼라인먼트 마크(AM)의 위치 오차가 최소가 되도록 최소제곱법으로 계산을 실시한다. 이 결과에 기초하여 얼라이너 제어장치(51)는 제2 테이블(56)을 이동시킨다.
또한, 2매의 웨이퍼(W) 위의 얼라인먼트 마크(AM)의 위치 관계로부터 최적화 처리를 행하였으나, 반도체 웨이퍼(W)를 겹쳐 맞추는 위치 및 반도체 웨이퍼(W)의 자세를 기준 좌표계에 미리 설정하여 각 반도체 웨이퍼(W)의 위치와 자세를 구해도 된다. 이 경우에는, 얼라인먼트 마크(AM)의 위치는 2매의 반도체 웨이퍼(W) 사이에서 달라도 상관없다.
또한, 고정밀도 얼라인먼트 카메라(CA3)는, 제2 테이블(56) 위에 고정된 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)를 직접 관찰할 수 있으므로, 제2 웨이퍼 홀더(WH)에 관해서는, 피디셜 마크(FM)를 관찰하지 않고 위치 결정을 실행할 수도 있다. 또, 이와 같은 경우는, 제2 웨이퍼 홀더로서, 피디셜 마크(FM)가 없는 웨이퍼 홀더(WH)를 이용할 수도 있다. 게다가 또, 제2 테이블(56)의 위치는, 제3 간섭계(52)에 의해 정밀하게 관측되고 있으므로, 제2 웨이퍼 홀더(WH)의 피디셜 마크를 관찰할 것까지도 없이 제2 반도체 웨이퍼(W)의 위치를 알 수 있다.
제1, 제2 반도체 웨이퍼(W)의 위치 관계가 정해지면, 얼라이너 제어장치(51)는 2개의 반도체 웨이퍼(W)를 제2 구동장치(53)에 의해 서로 근접시킨다. 이 때, 얼라이너 제어장치(51)는, 이동하는 제2 테이블(56)의 XY면 내의 변동을 제3 간섭계(52)에 의해 측정하고, 소정의 편차 범위 내에 들어가도록 제2 구동장치(53)에 피드백을 가하면서 근접시킨다.
이렇게 해서, 제1 반도체 웨이퍼(W) 및 제2 반도체 웨이퍼(W)가 서로 위치 결정된 상태로 본딩된다. 단, 이 상태에서는, 제1 반도체 웨이퍼(W) 및 제2 반도체 웨이퍼(W)는 접착되어 있는 것이 아니기 때문에, 제1 웨이퍼 홀더(WH)와 제2 웨이퍼 홀더(WH)를 클램프 또는 접착시켜, 위치 결정된 상태를 유지한다. 서로 클램프된 제1 웨이퍼 홀더(WH) 및 제2 웨이퍼 홀더(WH)는, 웨이퍼 홀더 로더(WHL)에 의해 얼라이너(50)로부터 가압 장치(70)에 반송된다.
또한, 웨이퍼 프리얼라인먼트 장치(20) 및 웨이퍼 홀더 프리얼라인먼트 장치(40)에 있어서의 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)의 프리얼라인먼트의 정밀도는, 얼라이너(50)에 있어서 최종적으로 구해지는 정밀도보다 낮다. 그렇지만, 각 프리얼라인먼트에 의해, 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)는, 각 프리얼라인먼트의 정밀도의 범위 내에서 위치 맞춤되어 있기 때문에, 고정밀도 얼라인먼트 카메라(CA3)의 좁은 시야 내에 피디셜 마크(FM) 또는 얼라인먼트 마크(AM)가 높은 확률로 나타난다.
또, 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)가 각각 개별적으로 프리얼아인먼트된 다음, 반도체 웨이퍼(W)가 웨이퍼 홀더(WH)에 탑재되므로, 제1 테이블(54)에 있어서의 피디셜 마크(FM) 및 얼라인먼트 마크(AM)의 검출에 많은 시간이 걸리는 것이 방지된다. 따라서, 적층 기판 제조의 처리율을 향상시킬 수 있다.
또, 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)가 각각 개별적으로 프리얼라인먼트된 다음, 반도체 웨이퍼(W)가 웨이퍼 홀더(WH)에 탑재되므로, 상기한 바와 같이, 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)와 웨이퍼 홀더(WH)의 피디셜 마크(FM)와의 상대적인 위치 편차의 크기를 소정의 범위 내도 할 수 있다.
반도체 웨이퍼(W)의 얼라인먼트 마크(AM)와 웨이퍼 홀더(WH)의 피디셜 마크(FM)와의 위치 편차의 크기가 예를 들어 얼라이너(50)의 제3 간섭계(52)의 측정 가능 범위를 넘었을 경우, 얼라이너(50)로 양 반도체 웨이퍼(W)를 위치 결정하도록 제2 테이블(56)을 이동시켰을 때, 제3 간섭계(52)로 제2 테이블(56)의 이동량을 측정할 수 없게 된다.
또, 각 반도체 웨이퍼(WH)의 얼라인먼트 마크(AM)가 각각 대응하는 각 피디셜 마크(FM)에 대해 동일 방향으로 대략 동일한 양으로 벗어나 있으면, 양반도체 웨이퍼(WH)를 본딩하도록 대향시킨 상태에서는 얼라인먼트 마크(AM) 사이의 편차량이 거의 2배가 되기 때문에, 피디셜 마크(FM)에 대한 얼라인먼트 마크(AM)의 편차량이 상기한 것처럼 큰 경우에는, 양 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)를 위치 결정하도록 제2 테이블(56)을 크게 이동시킬 필요가 있다. 이 때문에, 얼라이너(50)에서의 작업이 번잡해져서 처리율의 저하를 초래한다.
이에 대해, 본 발명에 의하면, 상기한 바와 같이, 위치 편차의 크기를 소정의 범위 내로 할 수 있으므로, 상기 소정의 범위를, 제2 테이블(56)의 이동량이 간섭계(52)의 측정 가능 범위를 넘지 않는 범위로 설정함으로써, 간섭계(52)에서의 측정이 불가능해지는 것을 방지할 수 있다. 또, 피디셜 마크(FM)에 대해 얼라인먼트 마크(AM)가 크게 어긋나는 것에 의한 처리율의 저하를 방지할 수 있다.
또, 제1 테이블(54)에 있어서의 피디셜 마크(FM) 및 얼라인먼트 마크(AM)의 검출이 좋지 않게 끝나는 것이 방지되므로, 재료로서의 반도체 웨이퍼(W)에 대한 적층 기판의 수율도 향상된다. 또한, 고정밀도 얼라인먼트 카메라(CA3)로서 시야가 넓은 대형 현미경을 이용하는 것을 피할 수 있다.
도 12는, 가압 장치(70)의 구조를 모식적으로 나타내는 도면이다. 가압 장치(70)는, 한 쌍의 프레스 부재(72)와, 프레스 부재(72)의 각각에 마련된 가열부(74)를 갖는다.
프레스 부재(72)는, 서로 대향하는 압압면(押壓面)을 접근시키는 것에 의해, 사이에 끼운 반도체 웨이퍼(W) 및 웨이퍼 홀더(WH)를 가압한다. 가열부(74)는, 예를 들어 전열선에 의해 발생한 열을, 웨이퍼 홀더(WH)에 접한 프레스 부재(72)를 통하여 전함으로써 반도체 웨이퍼(W)를 가열한다. 이에 의해, 본딩된 한 쌍의 반도체 웨이퍼(W)를 항구적으로 접착시켜, 다층 기판으로 할 수 있다.
또한, 가압 장치(70)는, 가열없이 가압 실린더에 의해 소정의 압력을 소정의 시간 가하는 것으로, 반도체 웨이퍼(W)위의 전극인 Cu 등의 금속 범프끼리를 접합하는 경우도 있다. 또, 반도체 웨이퍼(W)의 사이에 수지를 주입하여 접착시키는 경우도 있다. 예를 들어, 특개2002-64266호 공보는, 플라스마, 이온 빔, 원자 빔, 라디칼 빔, 또는 레이저를 이용하여 반도체 웨이퍼(W)를 가열하는 일 없이 금속 범프끼리를 결합하고 있다.
또한, 상기의 형태에서는, 웨이퍼 프리얼라인먼트 장치(20) 및 웨이퍼 홀더 프리얼라인먼트 장치(40)를 개별적으로 마련하였으나, 예를 들어, 얼라이너(50)의 제2 테이블(56)에 있어서 웨이퍼 홀더의 프리얼라인먼트를 실행할 수도 있다. 또, 마찬가지로 제2 테이블(56)에 있어서, 웨이퍼 홀더(WH)에 반도체 웨이퍼(W)를 탑재해도 된다.
또한, 도 9를 참조하여 이미 설명한 바와 같이, 웨이퍼 홀더 스토커(30)에 있어서 웨이퍼 홀더(WH)의 프리얼라인먼트를 실행할 수도 있다. 이와 같은 형태에 의해, 적층 기판 제조 장치(100)의 설치 면적을 축소할 수도 있다.
또, 상기의 형태에서는, 얼라이너(50)가 제2 테이블(56) 위에 고정된 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)를 관찰 가능한 고정밀도 얼라인먼트 카메라(CA3)를 구비하는 예를 나타내었으나, 이를 대신하여, 제1 테이블(54) 위의 반도체 웨이퍼(W)를 관찰하기 위한 얼라인먼트 카메라 및 제2 테이블(56) 위의 반도체 웨이퍼(W)를 관찰하기 위한 얼라인먼트 카메라를 각각 구비하는 얼라이너를 본 발명에 적용할 수 있다. 이 경우, 상기 각 얼라인먼트 카메라에 의해 각 반도체 웨이퍼(W)의 얼라인먼트 마크(AM)를 직접 관찰할 수 있으므로, 얼라이너(50)에 의한 위치 결정시에, 피디셜 마크(FM)를 기준으로 하는 일 없이 얼라인먼트 마크(AM)를 기준으로 하여 양 반도체 웨이퍼(W)의 위치 결정을 행할 수 있다. 따라서, 이 경우, 제1 웨이퍼 홀더(WH) 및 제2 웨이퍼 홀더(WH)의 피디셜 마크(FM)를 필요하지 않게 할 수 있다. 제1 웨이퍼 홀더(WH) 및 제2 웨이퍼 홀더(WH)의 피디셜 마크(FM)를 마련하지 않는 경우, 제1 웨이퍼 홀더(WH) 및 제2 웨이퍼 홀더(WH)의 프리얼라인먼트를 예를 들어 도 9에 나타낸 웨이퍼 홀더 프리얼라인먼트 장치를 이용하여 실시할 수 있다.
또, 상기의 설명에서는, 적층 기판 제조 장치(100)를 예시하였으나, 본 발명의 위치 결정 방법은, 반도체 장치의 제조 과정에 있어서 포토리소그래피에 이용되는 노광 장치에 있어서의 피노광 기판 및 레티클 등의 패턴 형성 기판의 위치 결정에도 유효하다.
AA 위치 결정 암부, AM 얼라인먼트 마크, FM 피디셜 마크, CA1 얼라인먼트 카메라, CA2 얼라인먼트 카메라, CA3 고정밀도 얼라인먼트 카메라, FO 포크부, NC 노치, NT 절결부, RA, RB 안내 레일, W 반도체 웨이퍼, WH 웨이퍼 홀더, WL 웨이퍼 로더, WHA 핸드, WHL 웨이퍼 홀더 로더, 10 웨이퍼 스토커, 20 웨이퍼 프리얼라인먼트 장치, 21 웨이퍼 프리얼라인먼트 제어장치, 22 제1 간섭계, 23, 43 진공 척, 25 제1 XYθ 스테이지, 27 제1 위치 결정 폴, 29 θ 스테이지, 30 웨이퍼 홀더 스토커, 32 절결용 위치 결정 폴, 34 가장자리부용 위치 결정 폴, 42 제2 간섭계, 45 제2 XYθ 스테이지, 47 제2 위치 결정 폴, 40 웨이퍼 홀더 프리얼라인먼트 장치, 41 웨이퍼 홀더 프리얼라인먼트 제어장치, 46 웨이퍼용 리프트 핀, 49 테이블, 50 얼라이너, 51 얼라이너 제어장치, 52 제3 간섭계, 53 제2 구동장치, 54 제1 테이블, 55 제1 구동장치, 56 제2 테이블, 70 가압 장치, 72 프레스 부재, 74 가열부, 80 분리 냉각 유닛, 85 적층 기판용 스토커, 90 메인 제어장치, 100 적층 기판 제조 장치

Claims (53)

  1. 서로 대향하는 한 쌍의 테이블을 가지는 위치결정부로 반송하기 전에, 제1 기판을 유지하는 기판유지부재에 상기 제1 기판이 유지되어 있지 않은 상태에서, 상기 기판유지부재를 제1 기준위치에 위치맞춤하는 제1 위치맞춤공정과,
    상기 제1 기판을 제2 기준위치에 위치맞춤하는 제2 위치맞춤공정과,
    상기 제2 위치맞춤공정에서 위치맞춤된 상기 제1 기판을, 상기 제1 위치맞춤공정에서 위치맞춤된 상기 기판유지부재로 유지하는 유지공정과,
    상기 제1 기판이 유지된 상기 기판유지부재를 상기 위치결정부의 상기 한 쌍의 테이블 중 일방의 테이블로 반송하는 반송공정과,
    상기 제1 기판과 제2 기판을 상기 위치결정부에서 서로 위치결정하는 위치결정공정과,
    위치결정된 상기 제1 기판과 상기 제2 기판을 서로 접합시키는 접합공정을 가지는 기판접합방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 제2 위치맞춤공정은 상기 제1 기판의 얼라이먼트(alignment mark) 마크의 위치를 검출하는 얼라이먼트 마크 검출공정을 가지는 기판접합방법.
  5. 청구항 4에 있어서,
    상기 위치결정공정은 상기 기판유지부재에 유지된 상기 제1 기판의 상기 얼라이먼트 마크의 위치를 검출하는 위치검출공정을 가지고,
    상기 얼라이먼트 마크 검출공정에서의 위치의 검출의 정밀도보다도 상기 위치검출공정에서의 위치의 검출의 정밀도가 높은 기판접합방법.
  6. 청구항 1에 있어서,
    상기 제2 위치맞춤공정에서는 상기 제2 위치맞춤공정을 행하는 제2 위치맞춤부에 마련된 위치맞춤부재를 상기 제1 기판에 맞닿게 하는 것에 의해 당해 제1 기판을 상기 제2 기준위치에 위치맞춤하는 기판접합방법.
  7. 청구항 1에 있어서,
    상기 제2 위치맞춤공정에서는 상기 제2 위치맞춤공정을 행하는 제2 위치맞춤부에 상기 제1 기판을 반입하는 반송장치에, 상기 제2 위치맞춤부에 마련된 위치맞춤부재를 맞닿게 하는 것에 의해, 상기 반송장치로 반송된 상기 제1 기판을 상기 제2 기준위치에 위치맞춤하는 기판접합방법.
  8. 청구항 1에 있어서,
    상기 유지공정에서는, 상기 제1 기판을 반송하는 반송장치를 상기 제1 위치맞춤공정을 행하는 제1 위치맞춤부에 맞닿게 하는 것에 의해, 상기 반송장치로 반송된 상기 제1 기판을 상기 제1 위치맞춤부에 배치된 상기 기판유지부재에 대해서 위치맞춤하여 상기 기판유지부재에 탑재시키는 기판접합방법.
  9. 청구항 1에 있어서,
    상기 제2 위치맞춤공정은, 상기 제1 기판의 외형을 검출하는 외형검출공정을 가지고, 상기 외형검출공정에서 검출한 상기 제1 기판의 외형과 상기 제2 기준위치와의 관계에 근거하여 당해 제1 기판을 위치맞춤하는 기판접합방법.
  10. 청구항 1에 있어서,
    상기 제1 위치맞춤공정은 상기 기판유지부재에 마련된 기준마크의 위치를 검출하는 기준마크 검출공정을 가지고,
    상기 기준마크 검출공정에서의 위치의 검출의 정밀도보다도 상기 위치결정공정에서의 위치의 검출의 정밀도가 높은 기판접합방법.
  11. 청구항 10에 있어서,
    상기 기준마크는 상기 기판유지부재에 유지된 상기 제1 기판의 외측에 배치되는 기판접합방법.
  12. 청구항 1에 있어서,
    상기 제1 위치맞춤공정에서는 상기 제1 위치맞춤공정을 행하는 제1 위치맞춤부에 마련된 위치맞춤부재에, 상기 기판유지부재를 맞닿게 하는 것에 의해 당해 기판유지부재를 상기 제1 기준위치에 위치맞춤하는 기판접합방법.
  13. 청구항 1에 있어서,
    상기 제1 위치맞춤공정은 상기 제1 위치맞춤공정을 행하는 제1 위치맞춤부에 마련된 위치맞춤부재에, 상기 기판유지부재를 반입하는 반송장치를 맞닿게 하는 것에 의해, 당해 반송장치로 반송된 상기 기판유지부재를 상기 제1 기준위치에 위치맞춤하는 기판접합방법.
  14. 청구항 1에 있어서,
    상기 위치결정공정에서는 상기 기판유지부재에 마련된 기준마크를 현미경에 의해 상기 기판유지부재의 표면 및 이면으로부터 관찰하는 기판접합방법.
  15. 청구항 1에 있어서,
    상기 위치결정공정에서는 기준마크를 가지는 상기 기판유지부재에 탑재한 상기 제1 기판의 얼라이먼트 마크와, 당해 기판유지부재의 상기 기준마크를 검출하여, 당해 얼라이먼트 마크 및 당해 기준마크의 상대적 위치관계를 검출하는 기판접합방법.
  16. 청구항 1에 있어서,
    상기 제2 기판을 다른 기판유지부재에 유지하는 제2 유지공정을 가지고,
    상기 반송공정에서는 상기 제2 기판이 유지된 상기 다른 기판유지부재를 상기 위치결정부로 반송하는 기판접합방법.
  17. 청구항 1에 있어서,
    상기 접합공정에서는 상기 기판유지부재에 유지된 상기 제1 기판과, 상기 제2 기판을 가열 및 가압하는 기판접합방법.
  18. 삭제
  19. 얼라이먼트 마크를 가지는 기판을 위치결정하는 위치결정방법으로서,
    상기 기판을 유지 가능하고 또한 테이블상으로 반송되는 기판유지부재를, 상기 테이블상으로 반송하기 전에 상기 기판이 유지되어 있지 않은 상태에서, 제1 기준위치에 위치맞춤하는 제1 위치맞춤단계와,
    상기 기판을 제2 기준위치에 위치맞춤하는 제2 위치맞춤단계과,
    상기 테이블상으로 반송된 상기 기판유지부재에 유지되어 있는 상기 기판의 얼라이먼트 마크의 위치를 검출하는 위치검출단계를 구비하는 위치결정방법.
  20. 청구항 19에 있어서,
    상기 기판유지부재를 상기 테이블상으로 반송하는 반송단계를 더 구비하는 위치결정방법.
  21. 서로 대향하는 한 쌍의 테이블을 가지는 위치결정부로 반송하기 전에, 제1 기판을 유지하는 기판유지부재에 상기 제1 기판이 유지되어 있지 않은 상태에서, 상기 기판유지부재를 제1 기준위치에 위치맞춤하는 제1 위치맞춤부와,
    상기 제1 기판을 제2 기준위치에 위치맞춤하는 제2 위치맞춤부와,
    상기 제2 위치맞춤부에서 위치맞춤된 상기 제1 기판을, 상기 제1 위치맞춤부에서 위치맞춤된 상기 기판유지부재에 유지시키는 유지부와,
    상기 제1 기판이 유지된 상기 기판유지부재를 상기 위치결정부의 한 쌍의 테이블 중 일방의 테이블로 반송하는 반송부와,
    상기 한 쌍의 테이블 중 일방의 테이블로 반송된 상기 기판유지부재에 유지되어 있는 상기 제1 기판과, 상기 한 쌍의 테이블 중 타방의 테이블에 위치된 제2 기판을 서로 위치결정하는 상기 위치결정부와,
    상기 위치결정부에서 위치결정된 상기 제1 기판 및 상기 제2 기판을 서로 접합시키는 접합부를 구비하는 적층기판 제조장치.
  22. 삭제
  23. 삭제
  24. 청구항 21에 있어서,
    상기 제2 위치맞춤부는 상기 제1 기판의 얼라이먼트 마크의 위치를 검출하는 얼라이먼트 마크 검출부를 가지는 적층기판 제조장치.
  25. 청구항 24에 있어서,
    상기 위치결정부는 상기 기판유지부재에 유지된 상기 제1 기판의 상기 얼라이먼트 마크의 위치를 검출하는 위치검출부를 구비하고,
    상기 얼라이먼트 마크 검출부에 의한 위치의 검출의 정밀도보다도 상기 위치검출부에 의한 위치의 검출의 정밀도가 높은 적층기판 제조장치.
  26. 청구항 21에 있어서,
    상기 제2 위치맞춤부는 상기 제1 기판에 맞닿게 하는 것에 의해 당해 제1 기판을 상기 제2 기준위치에 위치맞춤하는 위치맞춤부재를 포함하는 적층기판 제조장치.
  27. 청구항 21에 있어서,
    상기 제2 위치맞춤부는 상기 제2 위치맞춤부에 기판을 반입하는 반송장치에 맞닿게 하는 것에 의해, 상기 반송장치로 반송된 상기 기판을 상기 제2 기준위치에 위치맞춤하는 위치맞춤부재를 포함하는 적층기판 제조장치.
  28. 청구항 27에 있어서,
    상기 제1 위치맞춤부는, 상기 반송장치에 맞닿게 하는 것에 의해, 상기 반송장치로 반송된 상기 제1 기판을 상기 기판유지부재에 대해서 위치맞춤하여 상기 기판유지부재에 탑재시키는 적층기판 제조장치.
  29. 청구항 21에 있어서,
    상기 제2 위치맞춤부는 상기 제1 기판의 외형을 검출하는 외형검출부를 가지고, 상기 외형검출부가 검출한 상기 제1 기판의 외형과 상기 제2 기준위치와의 관계에 근거하여 당해 제1 기판을 위치맞춤하는 적층기판 제조장치.
  30. 청구항 21에 있어서,
    상기 제1 위치맞춤부는 상기 기판유지부재에 마련된 기준마크의 위치를 검출하는 기준마크 검출부를 가지고,
    상기 기준마크 검출부에 의한 위치의 검출의 정밀도보다도 상기 위치결정부에 의한 위치의 검출의 정밀도가 높은 적층기판 제조장치.
  31. 청구항 30에 있어서,
    상기 기준마크는 상기 기판유지부재에 유지된 상기 제1 기판의 외측에 배치되는 적층기판 제조장치.
  32. 청구항 21에 있어서,
    상기 제1 위치맞춤부는 상기 기판유지부재를 맞닿게 하는 것에 의해 당해 기판유지부재를 상기 제1 기준위치에 위치맞춤하는 위치맞춤부재를 포함하는 적층기판 제조장치.
  33. 청구항 21에 있어서,
    상기 제1 위치맞춤부는 상기 제1 위치맞춤부에 상기 기판유지부재를 반입하는 반송장치에 맞닿게 하는 것에 의해, 당해 반송장치로 반송된 상기 기판유지부재를 상기 제1 기준위치에 위치맞춤하는 위치맞춤부재를 포함하는 적층기판 제조장치.
  34. 청구항 21에 있어서,
    상기 제1 기판은 상기 제1 기판을 탑재한 상기 기판유지부재의 기준마크의 위치에 근거하여 위치결정되고,
    상기 제2 기판은 상기 제2 기판의 얼라이먼트 마크의 위치에 근거하여 위치결정되는 적층기판 제조장치.
  35. 청구항 21에 있어서,
    상기 접합부는 상기 제1 기판 및 상기 제2 기판을 가압하여, 상기 제1 및 제2 기판을 항구적으로 접합하는 가압부를 구비하는 적층기판 제조장치.
  36. 청구항 21에 있어서,
    상기 유지부는 상기 제2 기판을 다른 기판유지부재에 유지시키고,
    상기 반송부는 상기 제2 기판이 유지된 상기 다른 기판유지부재를 상기 위치결정부로 반송하는 적층기판 제조장치.
  37. 얼라이먼트 마크를 가지는 기판을 위치결정하는 위치결정장치로서,
    상기 기판을 유지하고 또한 테이블상으로 반송되는 기판유지부재를, 상기 테이블상으로 반송하기 전에 상기 기판이 유지되어 있지 않은 상태에서, 제1 기준위치에 위치맞춤하는 제1 위치맞춤부와,
    상기 기판을 제2 기준위치에 위치맞춤하는 제2 위치맞춤부와,
    상기 테이블상으로 반송된 상기 기판유지부재에 유지되어 있는 상기 기판의 얼라이먼트 마크의 위치를 검출하는 위치검출부를 구비하는 위치결정장치.
  38. 청구항 37에 기재한 위치결정장치를 구비하고,
    얼라이먼트 마크를 가지는 패턴형성기판 및 얼라이먼트 마크를 가지는 피노광기판 중 적어도 한쪽을 상기 위치결정장치에 의해 위치결정하는 노광장치.
  39. 제1 기판 및 제2 기판을 각각의 기준위치에 대해서 위치맞춤하는 제1 위치맞춤부와,
    상기 제1 기판이 유지되며 또한 제1 테이블로 반송되는 제1 기판유지부재와, 상기 제2 기판이 유지되며 또한 제2 테이블로 반송되는 제2 기판유지부재를, 각각 상기 제1 테이블 및 상기 제2 테이블로 반송하기 전에 상기 제1 기판 및 상기 제2 기판이 유지되어 있지 않은 상태에서 제2 기준위치에 대해서, 위치맞춤하는 제2 위치맞춤부와,
    상기 제1 기판을 유지하는 상기 제1 기판유지부재가 재치(載置)되는 상기 제1 테이블과,
    상기 제2 기판이 상기 제1 기판에 대향 가능하게 상기 제2 기판유지부재가 재치되고, 상기 제1 테이블과 상대적으로 이동 가능한 상기 제2 테이블을 구비하며,
    상기 제1 테이블상의 상기 제1 기판과 상기 제2 테이블상의 상기 제2 기판을 서로 위치맞춤하여 접합시키는 적층기판 제조장치로서,
    상기 제1 위치맞춤부 및 상기 제2 위치맞춤부 중 적어도 한쪽은 상기 제1 기판과 상기 제1 기판유지부재와의 상대위치, 및, 상기 제2 기판과 상기 제2 기판유지부재와의 상대위치가 각각 소정의 범위에 들어가도록 위치맞춤을 행하는 적층기판 제조장치.
  40. 청구항 39에 있어서,
    상기 제2 위치맞춤부는 상기 제1 기판유지부재를 상기 제1 기판의 위치에 대해서 위치맞춤하고, 상기 제2 기판유지부재를 상기 제2 기판의 위치에 대해서 위치맞춤하는 적층기판 제조장치.
  41. 청구항 39 또는 40에 있어서,
    상기 제1 테이블과 상기 제2 테이블을 상대 이동시키는 구동부와, 상기 제1 테이블과 상기 제2 테이블과의 상대위치를 측정하는 위치측정부를 구비하고,
    상기 소정의 범위는 상기 제1 테이블과 상기 제2 테이블이 상기 구동부에 의해 이동했을 때에 상기 위치측정부에 의한 측정이 가능한 범위인 적층기판 제조장치.
  42. 청구항 41에 있어서,
    상기 위치측정부는 간섭계인 적층기판 제조장치.
  43. 청구항 39 또는 40에 있어서,
    상기 제2 위치맞춤부에서 위치맞춤된 상기 제1 기판유지부재를 상기 제1 테이블상으로 반송하고, 상기 제2 위치맞춤부에서 위치맞춤된 상기 제2 기판유지부재를 상기 제2 테이블상으로 반송하는 반송부를 구비하는 적층기판 제조장치.
  44. 청구항 39 또는 40에 있어서,
    상기 위치맞춤부에서 위치맞춤된 상기 제1 기판의 얼라이먼트 마크 및 상기 제2 기판의 얼라이먼트 마크를 각각 검출하는 검출부를 구비하고,
    상기 위치맞춤부는 상기 제1 기판 및 상기 제2 기판의 얼라이먼트 마크가 상기 검출부의 검출 가능한 영역에 들어가도록 상기 제1 기판 및 상기 제2 기판을 각각 위치맞춤하는 적층기판 제조장치.
  45. 청구항 44에 있어서,
    상기 검출부는 상기 제1 테이블로 반송된 상기 제1 기판유지부재에 유지된 상기 제1 기판의 얼라이먼트 마크, 및, 상기 제2 테이블로 반송된 상기 제2 기판유지부재에 유지된 상기 제2 기판의 얼라이먼트 마크를, 각각 검출하는 적층기판 제조장치.
  46. 청구항 44에 있어서,
    상기 검출부는 상기 검출부에 대한 상기 제1 기판의 상대관계, 및, 상기 검출부에 대한 상기 제2 기판의 상대관계를 각각 검출하는 적층기판 제조장치.
  47. 청구항 46에 있어서,
    상기 검출부는 현미경을 가지고, 상기 현미경의 시야 내에 마련된 지표와 상기 제1 기판 및 상기 제2 기판과의 각각의 상대관계를 검출하는 적층기판 제조장치.
  48. 청구항 44에 있어서,
    상기 검출부는 현미경을 가지고, 상기 검출 가능한 영역은 상기 현미경의 시야인 적층기판 제조장치.
  49. 제1 기판 및 제2 기판을 각각의 기준위치에 대해서 위치맞춤하는 위치맞춤부와,
    상기 제1 기판이 유지되며 또한 제1 테이블로 반송되는 제1 기판유지부재와, 상기 제2 기판이 유지되며 또한 제2 테이블로 반송되는 제2 기판유지부재를 각각 상기 제1 테이블 및 상기 제2 테이블로 반송하기 전에 상기 제1 기판 및 상기 제2 기판이 유지되어 있지 않은 상태에서 각각의 제2 기준위치에 대해서, 위치맞춤하는 제2 위치맞춤부와,
    상기 제1 기판을 유지하는 상기 제1 기판유지부재가 재치(載置)되는 상기 제1 테이블과,
    상기 제2 기판이 상기 제1 기판에 대향 가능하게 상기 제2 기판유지부재가 재치되고, 상기 제1 테이블과 상대적으로 이동 가능한 상기 제2 테이블을 구비하며,
    상기 제1 테이블상의 상기 제1 기판과 상기 제2 테이블상의 상기 제2 기판을 서로 위치맞춤하여 접합시키는 적층기판 제조장치로서,
    상기 위치맞춤부는 상기 기준위치에 대한 상기 제1 기판의 위치와 상기 기준위치에 대한 상기 제2 기판의 위치와의 어긋남량이 소정의 범위에 들어가도록, 상기 제1 기판 및 상기 제2 기판을 각각 위치맞춤하는 적층기판 제조장치.
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
KR1020107005460A 2007-08-15 2008-08-12 위치 결정 장치, 본딩 장치, 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법 KR101546550B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007211672 2007-08-15
JPJP-P-2007-211672 2007-08-15

Publications (2)

Publication Number Publication Date
KR20100074126A KR20100074126A (ko) 2010-07-01
KR101546550B1 true KR101546550B1 (ko) 2015-08-21

Family

ID=40350527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107005460A KR101546550B1 (ko) 2007-08-15 2008-08-12 위치 결정 장치, 본딩 장치, 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법

Country Status (6)

Country Link
US (1) US8964190B2 (ko)
JP (2) JP5359873B2 (ko)
KR (1) KR101546550B1 (ko)
CN (2) CN101828250B (ko)
TW (1) TWI478272B (ko)
WO (1) WO2009022469A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212299A (ja) * 2009-03-06 2010-09-24 Nikon Corp 積層半導体装置の製造方法
JP5487741B2 (ja) * 2009-06-10 2014-05-07 株式会社ニコン 基板貼り合わせ装置
JP5471111B2 (ja) * 2009-07-21 2014-04-16 株式会社ニコン 反転装置および基板貼り合わせ装置
JP5524550B2 (ja) * 2009-09-15 2014-06-18 株式会社ニコン 基板接合装置、基板接合方法およびデバイスの製造方法
JP5549185B2 (ja) * 2009-11-06 2014-07-16 株式会社ニコン 半導体デバイスの製造方法および基板貼り合せ装置
EP2515322A4 (en) * 2009-12-18 2017-03-01 Nikon Corporation Pair of substrate holders, method for manufacturing device, separation device, method for separating substrates, substrate holder, and device for positioning substrate
JP5549335B2 (ja) * 2010-04-07 2014-07-16 株式会社ニコン 基板観察装置およびデバイスの製造方法
JP5889581B2 (ja) * 2010-09-13 2016-03-22 東京エレクトロン株式会社 ウエハ検査装置
JP4831844B1 (ja) * 2010-09-28 2011-12-07 三菱重工業株式会社 常温接合装置および常温接合方法
JP5987976B2 (ja) * 2013-04-18 2016-09-07 株式会社島津製作所 基板検出システム及び基板検出方法
US9646860B2 (en) 2013-08-09 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment systems and wafer bonding systems and methods
JP6036610B2 (ja) * 2013-08-30 2016-11-30 株式会社Ｊｖｃケンウッド 製造装置、及び製造方法
CN110634786A (zh) * 2013-09-22 2019-12-31 盛美半导体设备（上海）有限公司 对准装置及对准方法
CN105247670B (zh) * 2013-12-06 2018-06-12 Ev 集团 E·索尔纳有限责任公司 用于对齐衬底的装置和方法
JP6404586B2 (ja) * 2014-03-31 2018-10-10 平田機工株式会社 製造方法及び製造装置
CN106292194B (zh) 2015-05-24 2018-03-30 上海微电子装备（集团）股份有限公司 硅片传输系统
KR20180033193A (ko) * 2015-07-24 2018-04-02 아사히 가라스 가부시키가이샤 유리 기판, 적층 기판, 적층 기판의 제조 방법, 적층체, 곤포체, 및 유리 기판의 제조 방법
CN107958839B (zh) * 2016-10-18 2020-09-29 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置
KR101901989B1 (ko) * 2017-01-17 2018-09-27 주식회사 네패스 반도체 패키지의 제조 방법
WO2018135707A1 (ko) * 2017-01-17 2018-07-26 주식회사 네패스 반도체 패키지 제조용 트레이
CN106841990B (zh) * 2017-02-16 2019-06-11 京东方科技集团股份有限公司 显示屏检测装置
TWI653190B (zh) 2017-11-30 2019-03-11 財團法人金屬工業研究發展中心 對位方法與對位裝置
TW201944458A (zh) * 2018-04-12 2019-11-16 日商尼康股份有限公司 位置對準方法及位置對準裝置
JP6968762B2 (ja) * 2018-07-23 2021-11-17 Ｔｏｗａ株式会社 搬送機構、電子部品製造装置、搬送方法および電子部品の製造方法
US20220359212A1 (en) * 2018-10-23 2022-11-10 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP7266398B2 (ja) * 2018-12-11 2023-04-28 株式会社ディスコ 切削装置及び切削装置を用いたウエーハの加工方法
KR102161093B1 (ko) * 2018-12-14 2020-09-29 주식회사 엘트린 기판 접합 장치.
TWI711088B (zh) * 2019-01-31 2020-11-21 惠特科技股份有限公司 半導體元件貼合設備
KR102608899B1 (ko) 2019-04-11 2023-11-30 어플라이드 머티어리얼스, 인코포레이티드 광학 디바이스들을 위한 다중-깊이 막
WO2020226093A1 (ja) * 2019-05-08 2020-11-12 東京エレクトロン株式会社 接合装置、接合システム及び接合方法
KR102446236B1 (ko) * 2020-04-02 2022-09-22 (주)엘트린 기판 접합 장치.
KR102472252B1 (ko) * 2020-12-28 2022-11-30 주식회사 테스 기판접합장치의 예비정렬장치 및 예비정렬방법
JP2022125560A (ja) * 2021-02-17 2022-08-29 東京エレクトロン株式会社 膜厚測定装置、成膜システム及び膜厚測定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251972A (ja) * 2004-03-04 2005-09-15 Nikon Corp ウェハ重ね合わせ方法及びウェハ重ね合わせ装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189230A (en) * 1977-10-26 1980-02-19 Fujitsu Limited Wafer holder with spring-loaded wafer-holding means
US4466073A (en) * 1982-04-26 1984-08-14 The Perkin Elmer Corporation Wafer prealigner using pulsed vacuum spinners
US4892455A (en) * 1987-05-21 1990-01-09 Hine Derek L Wafer alignment and transport mechanism
IL86514A0 (ko) * 1988-05-26 1988-11-15
US5737441A (en) * 1991-12-12 1998-04-07 Nikon Corporation Aligning method and apparatus
CN1180171A (zh) * 1996-09-04 1998-04-29 株式会社爱德万测试 Ic搬运装置
US5825043A (en) * 1996-10-07 1998-10-20 Nikon Precision Inc. Focusing and tilting adjustment system for lithography aligner, manufacturing apparatus or inspection apparatus
SE9604678L (sv) * 1996-12-19 1998-06-20 Ericsson Telefon Ab L M Bulor i spår för elastisk lokalisering
WO1998057361A1 (fr) * 1997-06-12 1998-12-17 Nikon Corporation Substrat de fabrication de dispositif, procede de fabrication de ce substrat, et procede d'exposition avec ce substrat
AU1351199A (en) * 1997-12-03 1999-06-16 Nikon Corporation Substrate transferring device and method
AT405775B (de) * 1998-01-13 1999-11-25 Thallner Erich Verfahren und vorrichtung zum ausgerichteten zusammenführen von scheibenförmigen halbleitersubstraten
JP2001217174A (ja) * 2000-02-01 2001-08-10 Nikon Corp 位置検出方法、位置検出装置、露光方法、及び露光装置
JP2001308003A (ja) * 2000-02-15 2001-11-02 Nikon Corp 露光方法及び装置、並びにデバイス製造方法
JP2002124556A (ja) * 2000-10-13 2002-04-26 Tokyo Seimitsu Co Ltd ウエハ搬送装置
JP4598641B2 (ja) * 2000-11-30 2010-12-15 富士通株式会社 貼り合せ基板製造システム
JP3956350B2 (ja) * 2002-03-25 2007-08-08 東京エレクトロン株式会社 位置決め機能を有する基板処理装置及び位置決め機能を有する基板処理方法
US7119351B2 (en) * 2002-05-17 2006-10-10 Gsi Group Corporation Method and system for machine vision-based feature detection and mark verification in a workpiece or wafer marking system
US7053393B2 (en) * 2002-06-04 2006-05-30 Olympus Corporation Alignment apparatus for object on stage
US6836690B1 (en) * 2002-07-19 2004-12-28 Nanometrics Incorporated High precision substrate prealigner
JP2004297040A (ja) * 2003-03-12 2004-10-21 Seiko Epson Corp 移載装置、搬送装置及び移載方法
JP2005142537A (ja) * 2003-10-15 2005-06-02 Bondotekku:Kk 縦振接合方法及び装置
WO2005054147A1 (ja) * 2003-12-02 2005-06-16 Bondtech Inc. 接合方法及びこの方法により作成されるデバイス並びに接合装置
KR101137064B1 (ko) * 2004-01-07 2012-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
JP3790995B2 (ja) * 2004-01-22 2006-06-28 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP2005294824A (ja) * 2004-03-12 2005-10-20 Bondotekku:Kk 真空中での超音波接合方法及び装置
JP2006100656A (ja) 2004-09-30 2006-04-13 Nikon Corp ウェハ積層時の重ね合わせ方法
JP3962736B2 (ja) * 2004-10-08 2007-08-22 キヤノン株式会社 露光装置およびデバイス製造方法
US7442476B2 (en) * 2004-12-27 2008-10-28 Asml Netherlands B.V. Method and system for 3D alignment in wafer scale integration
KR100697661B1 (ko) * 2005-07-13 2007-03-20 세메스 주식회사 노치 정렬 장치 및 노치 정렬방법
CN100355055C (zh) * 2005-10-28 2007-12-12 清华大学 硅晶圆预对准控制方法
JP5098165B2 (ja) 2005-12-08 2012-12-12 株式会社ニコン ウェハの接合方法、接合装置及び積層型半導体装置の製造方法
US20070166134A1 (en) 2005-12-20 2007-07-19 Motoko Suzuki Substrate transfer method, substrate transfer apparatus and exposure apparatus
JP4629584B2 (ja) * 2006-01-10 2011-02-09 ヤマハ発動機株式会社 実装システムおよび電子部品の実装方法
JP5002961B2 (ja) * 2006-01-11 2012-08-15 ソニー株式会社 欠陥検査装置及び欠陥検査方法
US8088684B2 (en) * 2007-02-05 2012-01-03 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
TWI533394B (zh) * 2007-06-21 2016-05-11 尼康股份有限公司 Conveying method and conveying device
US8139219B2 (en) * 2008-04-02 2012-03-20 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor wafer alignment
JP5036614B2 (ja) * 2008-04-08 2012-09-26 東京応化工業株式会社 基板用ステージ
JP5351272B2 (ja) * 2008-09-22 2013-11-27 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置及びデバイス製造方法
JP5324232B2 (ja) * 2009-01-08 2013-10-23 日東電工株式会社 半導体ウエハのアライメント装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251972A (ja) * 2004-03-04 2005-09-15 Nikon Corp ウェハ重ね合わせ方法及びウェハ重ね合わせ装置

Also Published As

Publication number Publication date
US20100231928A1 (en) 2010-09-16
KR20100074126A (ko) 2010-07-01
JP5359873B2 (ja) 2013-12-04
CN101828250A (zh) 2010-09-08
TW200917410A (en) 2009-04-16
US8964190B2 (en) 2015-02-24
CN101828250B (zh) 2014-05-07
CN103000553A (zh) 2013-03-27
WO2009022469A1 (ja) 2009-02-19
TWI478272B (zh) 2015-03-21
JPWO2009022469A1 (ja) 2010-11-11
JP2014030021A (ja) 2014-02-13
CN103000553B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
KR101546550B1 (ko) 위치 결정 장치, 본딩 장치, 적층 기판 제조 장치, 노광 장치 및 위치 결정 방법
JP5375607B2 (ja) ウエハ接合方法、ウエハ接合装置およびウエハホルダ
WO2010023935A1 (ja) 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法
JP5353892B2 (ja) アラインメント装置およびアラインメント方法
JP2005251972A (ja) ウェハ重ね合わせ方法及びウェハ重ね合わせ装置
WO2017217431A1 (ja) 積層装置および積層方法
JP5549339B2 (ja) 基板相対位置検出方法、積層デバイス製造方法および検出装置
JP5477053B2 (ja) 重ね合わせ装置、ウェハホルダ、位置検出方法およびデバイスの製造方法
JP5370903B2 (ja) 基板貼り合わせ方法
JP2011066090A (ja) 基板移載装置、基板位置合わせ装置、基板移載方法およびデバイスの製造方法
JP5740153B2 (ja) 位置検出装置、基板重ね合わせ装置、及び光軸合わせ方法
TWI509733B (zh) 基板處理裝置、微影裝置及物品的製造方法
KR102370325B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
JP5600952B2 (ja) 位置検出装置、基板貼り合わせ装置、位置検出方法、基板貼り合わせ方法、及びデバイスの製造方法
JP5626710B2 (ja) 基板貼り合わせ方法及び基板貼り合わせ装置
JP5798721B2 (ja) 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法
JP2009194264A (ja) 基板貼り合わせ装置
JP5454239B2 (ja) 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置
JP5454252B2 (ja) 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置
JP5614081B2 (ja) 基板位置合わせ装置、基板位置合わせ方法、基板貼り合わせ装置、積層半導体装置製造方法及び積層半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 4