KR101121642B1 - 디지털 텔레비전 수신기용 회로 모듈 - Google Patents

디지털 텔레비전 수신기용 회로 모듈 Download PDF

Info

Publication number
KR101121642B1
KR101121642B1 KR1020077010733A KR20077010733A KR101121642B1 KR 101121642 B1 KR101121642 B1 KR 101121642B1 KR 1020077010733 A KR1020077010733 A KR 1020077010733A KR 20077010733 A KR20077010733 A KR 20077010733A KR 101121642 B1 KR101121642 B1 KR 101121642B1
Authority
KR
South Korea
Prior art keywords
substrate
circuit
signal
board
circuit module
Prior art date
Application number
KR1020077010733A
Other languages
English (en)
Other versions
KR20070085306A (ko
Inventor
마사히로 다카토리
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070085306A publication Critical patent/KR20070085306A/ko
Application granted granted Critical
Publication of KR101121642B1 publication Critical patent/KR101121642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/235—Processing of additional data, e.g. scrambling of additional data or processing content descriptors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/418—External card to be used in combination with the client device, e.g. for conditional access
    • H04N21/4181—External card to be used in combination with the client device, e.g. for conditional access for conditional access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42623—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific decryption arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Structure Of Receivers (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)
  • Combinations Of Printed Boards (AREA)
  • Noise Elimination (AREA)

Abstract

디지털 텔레비전 수신기용 회로 모듈(1)은, CPU와 디코더를 포함하는 디코더 LSI(2)와 CA 인터페이스 회로(3)를 포함하는 디코더 층 기판(507)과, 복조기(12)를 포함하는 복조 기능층 기판(620-1)과, 통신 컨트롤러(404)를 포함하는 확장 기능층 기판(401)을 적층함으로써 형성된다. 디지털 텔레비전 신호의 방송 방식 또는 CA 모듈의 종류에 대응하여, 복조 기능층 기판(620-1)과 확장 기능층 기판(401)을 디코더 층 기판(507)에 선택 가능하게 적층할 수 있다.

Description

디지털 텔레비전 수신기용 회로 모듈{DIGITAL TELEVISION RECEIVER CIRCUIT MODULE}
본 발명은, 예를 들어, 텔레비전 수상기, 퍼스널 컴퓨터, 휴대형 단말 장치, 영상 신호 및 음성 신호를 광 디스크 등의 기록 매체에 기록하는 리코더 장치, 기타의 영상 음향 장치에 사용되는 회로 모듈, 특히 디지털 텔레비전 방송을 수신하는 디지털 텔레비전 수신기(이하, DTV라고 한다) 등을 위한 회로 모듈(이하, DTV 수신기용 회로 모듈이라고 한다)과, 그것을 구비한 디지털 텔레비전 수신기에 관한 것이다.
최근, 일본, 북미, 유럽을 비롯하여, 텔레비전 방송의 디지털화가 개시되어서, 각각의 나라나 지역의 방송 사양에 따른 디지털 텔레비전 방송 수신기가 판매되고 있다. 예를 들어, 지상파 디지털 텔레비전 방송에 대해서는, 나라나 지역에 따라서, 서비스 내용이나, 도입시의 기술 수준 등이 상이하므로, 이하의 3가지의 사양을 권고하고 있다. 유럽에서는, DVB-T(Digital Video Broadcasting-Terrestrial) 방식이 채용되고, 미국에서는, ATSC(Advanced Television System Committee) 방식이 채용되고, 일본 국내에서는, ISDB-T(Integrated Services Digital Broadcasting-Terrestrial) 방식이 채용되고 있다. 중국에서는, 유럽에서의 DVB-T를 기본으로 한 방식으로 규격화 작업이 진행되고 있다.
이러한 사양에 있어서의 영상과 음성의 압축 방식은, 모두 MPEG-2 사양에 따른 방식을 채용하고 있다. 전송 방식도 MPEG-2_TS 신호(트랜스포트 스트림) 사양에 따르고 있다. 따라서, DTV에서의 영상 및 음성의 복호기(디코더)는, 인터페이스 및 회로를, 모든 나라나 지역에서 공통화할 수 있다. 더욱 상세하게는, 현재, 디지털 텔레비전 방송에서 채용되고 있는 MPEG-2나, 금후 채용될 것으로 예상되는 ITU의 H.264 등의 압축 방식은, 기본적으로, 움직임 벡터(moving vector)를 검출하여, 움직임을 예측하고, 부호화하는 알고리즘을 사용하고 있다. 이러한 방식으로 압축된 영상 신호 및 음성 신호를 복호하는 복호기는, 단일 하드웨어와, CPU와, CPU상에서 동작하는 소프트웨어로써 실현할 수 있다. 각각의 방식에서의 상세한 사양(仕樣)의 차이는 소프트웨어의 변경으로써 대응할 수 있다. 이에 따라서, 해당 모듈의 제조업자는, 수신 신호가 복조기에 의해서 MPEG-2_TS 신호로 복조된 후의 후단(後段) 회로, 즉, 복호기의 하드웨어 회로에 있어서는, 전 세계 공통의 디코더를 제품화할 수 있어서, 양산 효과를 향상시킬 수 있다.
한편, 텔레비전 방송파 신호를 안테나 등을 통하여 수신한 후, MPEG-2_TS 신호로 복조될 때까지의 부분의 회로를, 프런트엔드(front-end) 회로라고 하지만, 프런트엔드 회로에서의 튜너 및 복조기에 있어서는, 나라나 지역 특유의 전파 정책에 의존하는 경우가 많아서, 각각 상이한 방식을 채용하고 있다. 프런트엔드 회로는 튜너와 복조기로 구성된다. 튜너는 방송 신호를 수신하여 선국(選局)을 실행하고 중간 주파 신호로 주파수 변환한 후 출력한다. 복조기는 상기 중간 주파 신호를 입 력하여, 소정의 복조 방식으로 복조한다. 복조기에서의 복조 방식은, DVB-T 방식 및 ISDB-T 방식에서는 QAM(Quadrature Amplitude Modulation; 직교 진폭 변조) 방식을 채용하고 있고, ATSC 방식에서는 VSB(Vestigial Side Band; 잔류 측파대) 방식을 채용하고 있다.
프런트엔드 회로와 디코더와의 사이에 위치하는 CA(Conditional Access; 조건부 액세스)부는 외부에 부착한 조건부 액세스 회로 모듈(이하, CA 모듈이라고 한다)과 일체적으로 동작한다. CA부에 있어서는, 비즈니스와도 관련되므로, 암호화 방식, CA 모듈과의 인터페이스 사양과 함께, 비즈니스 영역, 시장마다 방식이 상이한 경우가 많다. DVB-T 방식에서는 CI(Common Interface; 이하, 공통 인터페이스라고 한다)를 채용하고 있고, 미국의 오픈 케이블 사양에 따른 케이블 텔레비전 방송에서는 케이블 카드 인터페이스를 채용하고, ISDB-T 방식에서는, IC 카드 인터페이스를 채용하고 있다. 이러한 인터페이스는, 모두 단자 사양에 있어서, 물리적 사양 및 전기적 사양이 상이한 CA 모듈을 접속한다. 따라서, 종래에, 디지털 텔레비전 수신기의 제조업자는, 전 세계 공통의 디코더와, 각국이나 각 지역마다의 프런트엔드 회로 모듈과, 각 시장마다의 CA부를 조합하여, 각 시장용의, 구성이 상이한 디지털 텔레비전 수신기를 제품화하여 동작을 보증하였다.
또한, 디지털 텔레비전 방송의 보급에 따라서, 수신기도 다양화가 진행될 것으로 생각된다. 아날로그 텔레비전의 경우와 마찬가지로, 휴대형 단말 장치나 리코더 장치 등의 소형 장치에도, 디지털 텔레비전 수신 기능을 탑재한 것이 금후 제품화될 것으로 생각된다. 또한, 영상이나 음성을 출력하는 기타의 영상 음향 장치에 있어서도, MPEG-2_TS 신호를 취급하는 것이 증가되고 있다. 예를 들어, 카메라나 DVD 플레이어 등의 영상 재생 장치나 헤드폰 스테레오 등의 음악 재생 장치 등이다. 이러한 장치에 있어서도 디지털 텔레비전 수신기와 마찬가지로 다양화가 진행될 것으로 예상되고, 금후 소형화가 달성될 것으로 생각된다.
또한, CI에 대해서는 비특허문헌 1에 기재되고, 케이블 카드(구명칭 POD)에 대해서는 비특허문헌 2에 기재되고, IC 카드 인터페이스에 대해서는, 비특허문헌 3에 기재되어 있다.
한편, CA부를 결합함으로써, 복수의 시장에도 대응하는 시도도 검토되고 있다(예를 들어, 특허문헌 1 참조). 특허문헌 1은, 각각의 CA 모듈을 접속할 수 있는 복수의 CA 모듈 인터페이스를 구비하고 있다. 또한, 복수의 CA 모듈 인터페이스는, 직렬로 접속되어 있다.
또 한편, 안테나를 구비한 제1회로 칩과 처리 기능을 갖는 제2회로 칩을 적층하고, 소면적의 프런트엔드 회로 모듈을 제조하는 시도도 검토되고 있다(예를 들어, 특허문헌 3 참조).
여기서, 본 출원의 발명에 관련되는 선행 기술 문헌을 이하에 나타낸다.
특허문헌 1: 일본국 특허출원공개 P2000-36820A호 공보.
특허문헌 2: 국제출원공개 WO01/047267A1의 팜플렛.
특허문헌 3: 일본국 특허출원공개 P1998-193848호 공보.
특허문헌 4: 일본국 특허출원공개 평성11-288977호 공보.
특허문헌 5: 국제출원공개 WO01/037546A2의 팜플렛.
특허문헌 6: 일본국 특허출원공개 P2003-518668A.
특허문헌 7: 국제출원공개 WO2005/029849A1의 팜플렛.
비특허문헌 1: EUROPEAN STANDARD EN50221, Common Interface Specification for Conditional Access and other Digital Video Broadcasting Decoder Applications, English Version, Ref. No. EN50221: 1996E, February 1997.
비특허문헌 2: AMERICAN STANDARD ANSI/SCTE28 2001(Formerly DVS 295), HOST-POD Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001.
비특허문헌 3: ISO7816-1 Standard, asynchronous smartcard information, Version 1.00, last revised on June 12, 1995.
비특허문헌 4: PC Card Standard, Volume 2, Electrical Specification, PCMCIA/JEITA, 2001.
비특허문헌 5: SCTE40 2001(Formerly DVS 313), Digital Cable Network Interface Standard, Engineering Committee Digital Video Subcommittee, Society of Cable Telecommunications Engineers, 2001.
(발명이 해결하려고 하는 과제)
그러나, 상기와 같은 상황에서는, 디지털 텔레비전 수신기 등의 기기에 복수의 기능을 추가하여 기능을 확장하는 경우에는, 기능 확장용 LSI를 실장한 인쇄기판(이하, 기판으로 약칭한다)을 기기 내에 더욱 추가하게 되어서, 기능 확장 기판이 차지하는 면적만큼, 기판의 합계 면적이 증대하는 문제가 있다. 또한, 적층할 기판을 선택하여 교체함으로써, 추가할 기능을 선택하는 개념은 없었다.
따라서, 디지털 텔레비전 수신기의 예에서는, 디코더와 튜너와 복조기와 기능 확장용 LSI를 집적하여 반도체 칩 크기 또는 LSI 패키지 크기로 소형화하는 것은 어렵다. 일반적으로, 제조업자는 디코더 및 튜너 및 복조기를 별개의 기판에 실장(實裝)하여 디지털 텔레비전 수신기를 제조하고 있다. 디지털 텔레비전 수신기에 있어서 각각의 기판 면적의 삭감이 한계에 와 있으므로, 디지털 텔레비전 수신기 전체를 더욱 소형화하는 것이 어렵다.
또한, 디코더 및 복조기와, 기능 확장용 LSI가 별개의 기판에 실장되고, 기판 사이는, 와이어나 케이블 등에 의해서 접속되지만, 디코더와 복조기와 기능 확장용 LSI 사이의 배선이 길어져서, 배선의 전기적 특성이 저하(低下)한다. 따라서, 전기 신호의 전송 지연 시간을 단축하는 것이 가능하지 않고, 더욱 고속의 신호를 전송하는 것에 의한 성능의 향상을 도모하기 어렵다. 또한, 고속의 전기 신호를 전송하는 디코더와 복조기와 기능 확장용 LSI와의 사이의 배선이 길어지므로써, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈에 의한 튜너에 대한 방해 등의 문제도 여전히 발생하였다.
또한, 각국이나 각 지역마다 복조기가 상이하고, 그리고 각 시장마다 CA 모듈의 물리적 사양, 전기적 사양이 상이하므로, 디지털 텔레비전 수신기의 제조업자는, 전 세계 공통의 디코더와, 각국이나 각 지역마다의 복조기와, 각 시장마다의 CA 모듈 인터페이스를 조합하여, 각국이나 각 지역, 각 시장용으로 구성이 상이한 디지털 텔레비전 수신기를 제품화하였다. 따라서, 제품화할 때마다, 디코더와 복조기와 CA 모듈 인터페이스를 실장한 기판의 설계와, 동작 보증에 시간이나 비용이 들므로, 제품의 저가격화를 실현할 수 없는 문제가 발생하였다. 특히, CA 모듈을 포함한 동작은, 각 시장에서 인증 기관에 의한 인증이 필요한 경우가 많고, 제품화할 때마다 인증하는 것은 시간이 걸리고 제조 비용이 높아지는 문제점이 있었다. 또한, 디지털 텔레비전 수신기의 제조업자는, 전 세계 공통의 디코더와, 각국이나 각 지역마다의 복조기와, 각 시장마다의 CA 모듈 인터페이스에 추가하여, 네트워크 접속 등의 기능 확장용 LSI를 조합하여, 각국이나 각 지역의 로 엔드(low-end)로부터 하이 엔드(high-end)까지의 디지털 텔레비전 수신기를 제품화하여 왔다. 따라서, 제품화할 때마다, 디코더와 복조기와 CA 모듈 인터페이스와 기능 확장용 LSI를 실장한 기판의 설계와, 동작 보증에 시간이나 비용이 들므로, 제품의 저가격화를 실현할 수 없는 문제가 발생하였다.
또한, 특허문헌 1의 구성에서는, CA 모듈 인터페이스를 각각 구비할 필요가 있다. 따라서, 인터페이스의 회로나 소켓의 비용이 증대하므로, CA 모듈을 포함한 각 시장 공통의 회로 모듈의 실현을 고려한 경우, 비용면에서 불리하다. 따라서, 본래 공통화하여 달성하려고 했던 양산 효과에 의한 비용 감소가 작아지는 문제가 발생하였다.
또한, CA 모듈과의 접속 단자 수는, 구비하고 있는 인터페이스의 수에 따라서 증가한다. 단자 수에는, 예를 들어, CI 카드와, 케이블 카드의 단자 수는 각각 68 단자이지만, 이러한 2 종류의 CA 모듈 인터페이스만으로 최소한 136개의 접속 단자가 필요하게 된다. 따라서, CA 모듈과의 접속 단자 수가 증대하므로, CA 모듈을 포함한 각 시장 공통의 회로 모듈의 실현을 고려한 경우, 소형화하는 데에 있어서 불리하게 된다. 따라서, 회로 모듈화하여 소형화를 실현하는 데에 있어서 단자 수가 장애 요인이 되는 문제가 발생하였다.
특히, 회로 모듈의 실현 형태를 반도체 칩화, 다층 구조의 인쇄 배선 기판화 등으로, 초소형화를 실현하는 경우에 있어서는, 반도체 칩이나 인쇄기판의 면적에 대하여, 접속 단자가 차지하는 면적의 비율이 매우 커진다. 이것은 접속 단자의 소형화는, 단자에 접속되는 배선의 간격이나 접속하는 공법에도 영향을 받으므로, 한계가 있기 때문이다. 따라서, 접속 단자 수가 증가하면 접속 단자의 면적에 따라서 칩이나 인쇄기판의 면적이 결정되는 경우도 있어서, 소형화를 할 수 없는 문제가 발생하였다.
또한, 특허문헌 3의 구성에서는, 제1회로 칩과 제2회로 칩의 단체(單體)는, 기능 회로 모듈로서 독립되어 있지 않고, 결합시키지 않으면 전혀 기능을 발휘할 수 없다. 따라서, 상이한 제3회로 칩을 준비했어도, 제1회로 칩 또는 제2회로 칩으로 교체함으로써, 상이한 기능을 갖는 프런트엔드를 구성할 수 없다. 또한, 제1회로 칩과 제2회로 칩을 단체(單體)로 기능을 하게 하여 동작 보증할 수도 없다. 또한, 제1회로 칩과 제2회로 칩을 결합시키지 않으면 동작을 확인할 수 없다. 따라서, 회로 칩 단체의 불량에 대해서도 결합시키지 않으면 확인할 수 없고 수율(收率)의 향상이 어렵다. 또한, 적층되어 있는 회로 칩을 식별하는 수단이 없고, 제어부는 적층되어 있는 회로 칩의 종류를 인식할 수 없다. 따라서, 적층되어 있는 회로 칩의 종류에 따라서 회로 칩의 상태를 적절하게 변화시킬 수 없다.
본 발명의 목적은 이상의 문제점을 해결하고, 각국이나 각 지역의 텔레비전 방송파 신호 및 각 시장의 CA 모듈을 직접적으로 접속할 수 있고, 액정 디스플레이나 플라즈마 디스플레이 등의 각 디스플레이 장치에 접속할 수 있으며, 종래 기술에 비교하여 간단하게 또한 염가로, 또한 반도체 칩 크기 또는 LSI 패키지 크기로 소형으로 제조할 수 있는 회로 모듈, 및 그것을 구비한 염가이면서 소형, 고성능의 디지털 텔레비전 수신기를 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
제1발명에 의한 회로 모듈은, 콘텐츠 신호를 포함하는 콘텐츠 데이터 신호를, 상기 콘텐츠 신호로 복호하여 출력하는 회로 모듈에 있어서,
상기 콘텐츠 데이터 신호를 출력하는 제1회로를 포함하는 적어도 하나의 제1기판과,
상기 제1회로로부터 출력되는 콘텐츠 데이터 신호를, 상기 콘텐츠 신호로 복호하여 출력하는 제2회로를 포함하는 제2기판과,
상기 제2회로에서 사용하기 위한 클록 신호를 발생하는 제3회로를 포함하는 제3기판을 구비하고,
상기 회로 모듈은, 상기 각각의 기판을 서로 실질적으로 평행이 되도록 상기 각각의 기판의 두께 방향으로 적층하여 이루어지는 적층 구조로 되어 있고,
상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 콘텐츠 데이터 신호를 전송하기 위한 제1접속 수단과,
상기 제3기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제3기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 클록 신호를 전송하기 위한 제2접속 수단을 구비한 것을 특징으로 한다.
상기 회로 모듈에 있어서, 상기 제1접속 수단은, 상기 각각의 기판에서 상기 각 회로의 형성 위치보다도 외측에 형성된 것을 특징으로 한다.
또한, 상기 회로 모듈에 있어서, 상기 제2접속 수단은, 상기 제1접속 수단의 형성 위치보다도 내측에 형성된 것을 특징으로 한다.
또한, 상기 회로 모듈에 있어서, 상기 제1접속 수단은 복수의 접속 단자를 포함하고,
상기 각각의 기판 중 적어도 하나의 기판은, 상기 제1접속 수단의 각각의 접속 단자 중 가장 외측에 형성된 접속 단자의 형성 위치보다도 내측에 형성되고, 외부 기판과 신호를 송수신하기 위한 제3접속 수단을 더 구비하는 것을 특징으로 한다.
여기서, 상기 제1접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제1간격으로 거리를 두도록 형성되고,
상기 제3접속 수단은 복수의 접속 단자를 포함하고, 상기 제3접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제1간격보다도 큰 소정의 제2간격으로 거리를 두도록 형성된 것을 특징으로 한다.
그리고 또한, 상기 회로 모듈에 있어서, 상기 제1 및 제2접속 수단의 각각의 접속 단자 중에서, 아날로그 신호를 전송하기 위한 제1접속 단자와, 디지털 신호를 전송하기 위한 제2접속 단자는 서로 소정의 제3간격만큼 거리를 두도록 형성된 것을 특징으로 한다.
여기서, 상기 제1접속 단자와 상기 제2접속 단자는, 접지 도체 단자를 사이에 끼워서 거리를 두도록 형성된 것을 특징으로 한다.
상기 회로 모듈에 있어서, 상기 제2기판은, 상기 제2회로의 복호 처리를 제어하기 위한 제어 회로를 더 구비하고,
상기 회로 모듈은, 상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1회로로부터 출력되는, 상기 콘텐츠 데이터 신호의 방식을 나타내는 종별(種別) 데이터 신호를 전송하기 위한 제4접속 수단을 더 구비하고,
상기 제어 회로는, 상기 제1회로로부터 상기 제4접속 수단을 통하여 입력되는 종별 데이터 신호에 따라서, 상기 디지털 데이터 신호의 방식을 검출하고, 상기 검출한 방식에 따라서, 상기 제2회로의 복호 처리를 제어하는 것을 특징으로 한다.
제2발명에 의한 DTV 수신기용 회로 모듈은, 제1기판과 제2기판을 서로 실질적으로 평행이 되도록 두께 방향으로 적층하여 일체적으로 구성해서 이루어지는 DTV 수신기용 회로 모듈로서,
상기 제1기판은,
서로 상이한 복수 종류의 방송 방식의 디지털 텔레비전 방송파 신호 중 1 종류의 디지털 텔레비전 방송파 신호를 중간 주파 신호로 변환한 후의 중간 주파 신호를, 복조 신호로 복조하여 출력하는 복조 회로를 구비하고,
상기 제2기판은,
상기 복조 신호를, 영상 신호 및 음성 신호를 포함하는 텔레비전 신호로 복호화하여 출력하는 복호화 회로와,
상기 DTV 수신기용 회로 모듈의 동작을 제어하는 제어 회로와,
외부 기판과 접속되어서, 외부 신호를 송수신하기 위한 제6접속 수단을 구비하고,
상기 회로 모듈은,
상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여, 상기 중간 주파 신호를 전송하기 위한 제1접속 수단과,
상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여, 상기 복조 신호를 전송하기 위한 제2접속 수단을 구비한 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 회로 모듈은, 상기 복호화 회로의 복호화 처리에 사용하는 클록 신호를 발생하는 발생 회로를 포함하는 제3기판을 더 구비하고,
상기 회로 모듈은, 상기 제1기판과 상기 제2기판과 상기 제3기판을 서로 실질적으로 평행이 되도록 두께 방향으로 적층하여 일체적으로 구성해서 이루어지고,
상기 회로 모듈은, 상기 제3기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제3기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여, 상기 클록 신호를 전송하기 위한 제3접속 수단을 구비한 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 제3기판은, 서로 상이한 복수 종류의 방송 방식의 디지털 텔레비전 방송파 신호 중 1 종류의 디지털 텔레비전 방송파 신호를 중간 주파 신호로 변환하여 출력하는 튜너 회로를 더 포함하고,
상기 제1접속 수단은, 상기 제1기판으로부터 상기 제3기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제3기판의 각 회로 간을 전기적으로 접속하여, 상기 중간 주파 신호를 전송하기 위하여 설치되고,
상기 제2기판으로부터 상기 제3기판까지의 기판 사이에 공통으로 형성되어서, 상기 제2기판과 상기 제3기판의 각 회로 간을 전기적으로 접속하여, 상기 디지털 텔레비전 방송파 신호를 전송하기 위한 제4접속 수단을 구비한 것을 특징으로 한다.
제3발명에 의한 DTV 수신기용 회로 모듈은, 제1기판과 제2기판을 서로 실질적으로 평행이 되도록 두께 방향으로 적층하여 일체적으로 구성해서 이루어지는 DTV 수신기용 회로 모듈로서,
상기 제1기판은,
서로 상이한 복수 종류의 방송 방식의 디지털 텔레비전 방송파 신호 중 1 종류의 디지털 텔레비전 방송파 신호를 중간 주파 신호로 변환하여 출력하는 튜너 회로와,
상기 중간 주파 신호를 복조 신호로 복조하여 출력하는 복조 회로를 구비하고,
상기 제2기판은,
상기 복조 신호를, 영상 신호 및 음성 신호를 포함하는 텔레비전 신호로 복호화하여 출력하는 복호화 회로와,
상기 회로 모듈의 동작을 제어하는 제어 회로와,
외부 기판과 접속되어서, 외부 신호를 송수신하기 위한 제6접속 수단을 구비하고,
상기 회로 모듈은,
상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 복조 신호를 전송하기 위한 제2접속 수단과,
상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 디지털 텔레비전 방송파 신호를 전송하기 위한 제4접속 수단을 구비한 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 제1기판은, 상기 복호화 회로에 사용하는 클록 신호를 발생하는 발생 회로를 포함하고,
상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 클록 신호를 전송하기 위한 제3접속 수단을 구비한 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 제2접속 수단과 상기 제4접속 수단은, 각각, 상기 각각의 기판에서 상기 각 회로의 형성 위치보다도 외측에 형성된 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 제3접속 수단은, 상기 제2접속 수단의 형성 위치 및 상기 제4접속 수단의 형성 위치보다도 내측에 형성된 것을 특징으로 한다.
그리고 또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 제2접속 수단은 복수의 접속 단자를 포함하고,
상기 제4접속 수단은 복수의 접속 단자를 포함하고,
상기 제6접속 수단은, 상기 제2접속 수단 및 상기 제4접속 수단의 각각의 접속 단자 중 가장 외측에 형성된 접속 단자의 형성 위치보다도 내측의 제2기판에 형성된 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 간격으로 거리를 두도록 형성되고,
상기 제2접속 수단 및 상기 제4접속 수단의 각각의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제6접속 수단의 각각의 접속 단자 간의 간격보다도 작아지도록 거리를 두고 형성된 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 제2접속 수단의 각각의 접속 단자와, 상기 제4접속 수단의 각각의 접속 단자는 서로 분리되도록 형성된 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 제2접속 수단의 각각의 접속 단자와, 상기 제4접속 수단의 각각의 접속 단자는, 접지 도체 단자를 사이에 끼워서 서로 분리되도록 형성된 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 회로 모듈은, 상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 배치된 종별 데이터 신호를 전송하기 위한 제7접속 수단을 더 구비하고,
상기 제어 회로는, 상기 제7접속 수단을 통하여 입력되는 종별 데이터 신호에 따라서, 상기 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 검출하고, 상기 검출한 방송 방식에 따라서, 상기 복호화 회로의 동작을 제어하는 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 방송 방식은, DVB-T 방식과, ATSC 방식과, ISDB-T 방식 중 최소한 2개를 포함하는 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 회로 모듈은, 상기 각각의 기판에 적층되고, 상기 회로 모듈의 기능을 확장하기 위한 서로 상이한 기능 회로를 갖는 복수 종류의 확장 기능 기판 중 적어도 하나의 확장 기능 기판을 더 구비하고,
상기 제2기판으로부터 상기 확장 기능 기판까지의 각각의 기판 사이에 공통으로 배치되고, 상기 확장 기판 내의 기능 회로와, 상기 제2기판의 회로 간에, 입출력하는 데이터 신호를 전송하기 위한 제8접속 수단을 더 구비하는 것을 특징으로 한다.
여기서, 상기 확장 기능 기판은, 네트워크에 접속하기 위한 네트워크 확장 기능 기판과, HDMI(High Definition Multimedia Interface) 인터페이스를 확장하기 위한 HDMI 확장 기능 기판 중 적어도 하나를 포함하는 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서, 상기 네트워크 확장 기능 기판은 통신 컨트롤러 및 네트워크 인터페이스를 포함하고,
상기 HDMI 확장 기능 기판은 HDMI 칩을 포함하는 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 확장 기능층 기판은, 소정의 외부 회로에 접속하기 위한 외부 인터페이스를 포함하고,
상기 확장 기능 기판의 기능 회로가 입출력하는 데이터 신호는, 상기 외부 인터페이스와 상기 복호화 회로 간의 데이터 신호를 포함하는 것을 특징으로 한다.
또한, 상기 DTV 수신기용 회로 모듈에 있어서, 상기 확장 기능층 기판은, CATV의 헤드 엔드(head end)에 접속하기 위한 케이블 모뎀을 포함하고,
상기 확장 기능 기판 내의 기능 회로가 입출력하는 데이터 신호는, 상기 케이블 모뎀과 상기 CATV의 헤드 엔드 간의 데이터 신호를 포함하는 것을 특징으로 한다.
상기 DTV 수신기용 회로 모듈에 있어서,
상기 제2기판은,
외부 기판에 설치되고 또한 서로 상이한 전기적 사양을 갖는 복수 종류의 조건부 액세스 모듈 중 1개의 조건부 액세스 모듈이 상기 제6접속 수단을 통하여 접속되는 동시에, 상기 복조 회로와 상기 복호화 회로와 상기 제어 회로에 접속되어서, 상기 복조 회로와, 상기 조건부 액세스 모듈과, 상기 복호화 회로와, 상기 제어 회로와의 사이에 통신되는 복수의 신호의 입력 및 출력 처리를 실행하는 인터페이스 회로를 더 구비하고,
상기 제6접속 수단은, 상기 외부 기판으로부터 상기 제1기판 및 상기 제2기판까지의 각각의 기판 사이에 공통으로 형성되어서, 상기 조건부 액세스 모듈이 입출력하는 스트림 신호 및 데이터 신호를 전송하기 위한 접속 단자를 구비하고,
상기 제어 회로는, 상기 입력되는 디지털 텔레비전 방송파 신호의 방송 방식과, 상기 접속된 조건부 액세스 모듈의 종류 중 적어도 한쪽에 대응하여, 상기 접속된 조건부 액세스 모듈의 전기적 사양에 적합하도록, 상기 제6접속 수단을 통하여 통신되는 신호의 종류를 절환함으로써, 상기 인터페이스 회로를 제어하는 것을 특징으로 한다.
여기서, 제1종류의 조건부 액세스 모듈은, 공통 인터페이스(common interface)인 조건부 액세스 모듈인 것을 특징으로 한다. 또한, 제2종류의 조건부 액세스 모듈은, 케이블 카드인 조건부 액세스 모듈, 또는 공통 인터페이스인 조건부 액세스 모듈인 것을 특징으로 한다. 또한, 제3종류의 조건부 액세스 모듈을 상기 인터페이스 수단 및 상기 제어 수단에 접속하는 별개의 인터페이스 회로를 더 구비한 것을 특징으로 한다. 여기서, 상기 제3종류의 조건부 액세스 모듈은 IC 카드인 조건부 액세스 모듈인 것을 특징으로 한다.
제4발명에 의한 DTV 수신기는, 상기 DTV 수신기용 회로 모듈과,
상기 회로 모듈이, 제6접속 수단을 통하여 접속되고, 상기 디지털 텔레비전 방송파 신호를, 커넥터를 통하여 상기 회로 모듈에 출력하는 외부 기판을 구비한 것을 특징으로 한다.
제5발명에 의한 DTV 수신기는, 상기 DTV 수신기용 회로 모듈과,
상기 회로 모듈이, 제6접속 수단을 통하여 접속되고, 상기 텔레비전 신호를, 커넥터를 통하여 외부 회로에 출력하는 외부 기판을 구비한 것을 특징으로 한다.
제6발명에 의한 DTV 수신기는, 상기 DTV 수신기용 회로 모듈과,
상기 회로 모듈이, 상기 제6접속 수단을 통하여 접속되고, 상기 조건부 액세스 모듈을 포함하는 외부 기판을 구비한 것을 특징으로 한다.
(발명의 효과)
따라서, 본 발명에 의한 회로 모듈에 의하면, 기능 확장은 확장 기능층을 적층함으로써 실현된다. 또한, 적층할 확장 기능층을 선택하여 교체함으로써, 확장하는 기능을 선택할 수 있다. 따라서, 반도체 칩 크기 또는 LSI 패키지 크기에 초소형화되고 또한 확장성이 높은 회로 모듈을 실현할 수 있다.
또한, 본 발명에 의한 회로 모듈에 의하면, 범프(bump)나 바이어 홀(via hole) 등의 층간(層間) 단자군(端子群)의 물리적인 배치와 전송하는 전기 신호의 배치 및 종류를, 기능층의 각각의 종류에 상대적으로 공통으로 미리 정의한다. 따라서, 종래 기술에서는, 층간 접속만의 역할이었던 범프나 바이어 홀을, 층을 교체하기 위한 인터페이스의 커넥터 단자와 같이 취급할 수 있다. 또한, 층간을 범프나 바이어 홀 등의 접속 단자군으로써 직접적으로 접속할 수 있으므로, 층간에 인터포저(interposer) 등의 배선을 갖는 중간재를 필요로 하지 않는 간단한 구조를 실현할 수 있다.
또한, 본 발명에 의한 회로 모듈에 의하면, 적층함으로써, 모든 층간의 배선을 층의 두께의 적층 매수(枚數) 이내에 짧게 정리할 수 있다. 종래, 기판을 사용하여 적층하지 않고 구성하여, 3매 이상의 기판을 접속하는 경우에는, 기판을 중계한 배선은, 중계하는 기판 크기 이상으로 길어지는 경우도 있었다. 통상, 기판의 두께는 수 100 ㎛ 정도이고, 반도체 칩의 두께는 수 10으로부터 수 100 ㎛ 정도이며, 기판 크기는 4방 수 10 cm 정도이다. 따라서, 각각의 기판을 적층함으로써, 디코더와 복조기와 기능 확장용 LSI 사이의 배선을 대폭으로 짧게 할 수 있다. 그 결과, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있으므로, 전기적 특성을 향상시키고, 전기 신호의 전송 지연 시간을 단축하여, 더욱 고속의 신호를 전송하는 것에 의한 성능의 향상을 도모할 수 있다. 또한, 디코더와 복조기와 기능 확장용 LSI와의 배선이 짧아져서, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제하여 고성능화할 수 있다.
또한, 본 발명에 의한 회로 모듈에 의하면, 아날로그 신호 처리의 반도체 또는 회로와 디지털 신호 처리의 반도체 또는 회로를 함께 포함하면서 LSI 패키지 크기로 소형화할 수 있다. 또한, 범프나 바이어 홀 등의 층간 단자군의 물리적인 배치와 종류를, 기능층의 각각의 종류에 상대적으로 공통으로 미리 정의하는 데에 있어서, 아날로그 신호와 디지털 신호의 층간 단자군의 물리적인 배치를 다른 위치에 나누어서 배치할 수 있다. 또한, 아날로그 신호의 층간 단자와 디지털 신호의 층간 단자의 사이에 접지 도체의 층간 단자를 배치함으로써, 전기적으로도 분리할 수 있다. 따라서, 아날로그 신호에 대한 디지털 신호의 전기적인 방해를 억제할 수 있으므로, 고성능화할 수 있다.
또한, 본 발명에 의한 DTV 수신기용 회로 모듈에 의하면, 각국이나 각 지역 공통의 디코더 층과 각 지역용의 복조 기능층과 기능 확장 LSI를 구비한 확장 기능층과 튜너 기능층을 적층함으로써, 종래에 머더보드(motherboard) 상에 실장하였던 복조기와 튜너와 기능 확장 LSI를 포함하여 반도체 칩 크기로 소형화할 수 있다. 그 결과, 회로 모듈 및 머더보드의 소형화를 실현할 수 있고, 그것을 사용하는 디지털 텔레비전 수신기의 소형화가 가능하게 된다.
또한, 본 발명에 의한 DTV 수신기용 회로 모듈에 의하면, 각국이나 각 지역 공통의 디코더 층과 각 지역용의 복수 종류의 복조 기능층, 복수 종류의 확장 기능층을 준비하는 동시에, 범프나 바이어 홀 등의 층간 단자군의 물리적인 배치와 전송하는 전기 신호의 종류를, 복조 기능층의 각각의 종류 또는 확장 기능층의 각각의 종류로 상대적으로 공통으로 정의한다. 따라서, 종래에는 층(層)을 접속하는 것뿐인 역할이었던 범프나 바이어 홀을, 층을 교체하기 위한 인터페이스의 커넥터 단자와 같이 취급할 수 있다. 또한, 통상의 보드 커넥터를 사용하는 경우보다도 대폭으로 소형화할 수 있다.
또한, 본 발명에 의한 DTV 수신기용 회로 모듈에 의하면, 각국이나 각 지역의 텔레비전 방송파 신호에 따라서 적층하는 층을 선택함으로써, 텔레비전 방송파 신호 및 각 시장의 CA 모듈과 직접적으로 접속할 수 있다. 따라서, 본 발명에 의한 회로 모듈은, 각국이나 각 지역의 텔레비전 방송파 신호 및 각 시장의 CA 모듈과 접속하여 동작하는 것을 보증할 수 있다.
또한, 본 발명에 의한 DTV 수신기용 회로 모듈에 접속 가능하게 적합한 머더보드를 각국이나 각 지역, 각 시장마다 준비함으로써, 회로 모듈을 머더보드에 접속하여, 각국이나 각 지역, 각 시장용의 수신기를 제품화할 수 있다. 따라서, 디지털 텔레비전 수신기의 제조업자는, 본 발명에 의한 회로 모듈을 사용하면, 텔레비전 방송파 신호의 커넥터와 각 시장의 CA 모듈의 소켓을 실장한 머더보드를 설계하여 본 발명에 의한 DTV 수신기용 회로 모듈에 접속함으로써, 각국이나 각 지역, 각 시장용의 디지털 텔레비전 수신기를 용이하게 제품화할 수 있다.
또한, 본 발명에 의한 DTV 수신기용 회로 모듈로써 CA 모듈을 포함한 동작에 대하여 각 시장의 인증 기관에 의한 인증을 받아 두면, 제품마다 인증하는 시간이나 비용도 절약할 수 있다. 그 결과, 제조업자의 제품화 비용의 삭감이 가능하게 되어서, 디지털 텔레비전 수신기의 저가격화를 달성할 수 있다.
또한, 본 발명에 의한 DTV 수신기용 회로 모듈에 의하면, 각 시장의 전기적 사양이 상이한 복수 종류의 CA 모듈에 접속하기 위한 인터페이스 회로나 소켓을 공통화할 수 있다. 따라서, 제조 비용을 증대시키는 일 없이, CA 인터페이스를 포함한 전 세계에 대응하는 회로 모듈을 실현하여 제품화할 수 있으므로, 양산 효과에 의한 비용 삭감을 할 수 있어서, 디지털 텔레비전 수신기의 보급에 공헌할 수 있다.
또한, CA 모듈과의 접속 단자 수를 증대시키지 않고, CA 인터페이스를 포함한 회로 모듈을 실현할 수 있다. 각국이나 각 지역의 튜너 및 각 시장의 CA 모듈과 접속하는 것에 따른 단자 수의 증대를 억제할 수 있으므로, 특히 본 발명과 같이, 각국이나 각 지역 공통의 디코더를 실장한 기판과 각 지역용의 복조기를 실장한 기판을 적층하여, 반도체 칩 크기 또는 LSI 패키지 크기로 초소형화를 실현하는 경우에, 접속 단자의 면적에 따라서 칩의 면적이 결정되어서, 소형화를 할 수 없는 문제를 해결할 수 있다.
그리고 또한, 본 발명에 의한 DTV 수신기용 회로 모듈에 의하면, 네트워크 확장 기능층을 추가로 적층함으로써 네트워크 관련 기능을 구비할 수 있다. 또한, HDMI(High Definition Multimedia Interface) 확장 기능층을 추가로 적층함으로써 인터페이스를 확장할 수 있다. 또한, CATV 모뎀 확장 기능층을 적층함으로써 CATV 모뎀 기능을 구비할 수 있다. 여기서, 네트워크 확장 기능층과 네트워크 확장 기능층의 양쪽을 적층하는 것도 가능하고, 그 경우에도 회로 모듈의 면적은 변하지 않는다.
따라서, 디지털 텔레비전 수신기의 제조업자는, 본 발명에 의한 DTV 수신기용 회로 모듈을 사용하면, 텔레비전 방송파 신호의 커넥터와 각 시장의 CA 모듈의 각각의 소켓을 실장한 머더보드를 설계하여 접속함으로써, 머더보드와 조합하여, 각 지역, 시장용의 로 엔드로부터 하이 엔드까지의 디지털 텔레비전 수신기를 용이하게, 더욱이 종래기술에 비교하여 저가격으로 소형?경량으로 제품화할 수 있다.
그리고 또한, 적층한 DTV 수신기용 회로 모듈의 상면과 이면(裏面)에도 기타의 메모리나 VCXO 등의 범용 부품을 실장함으로써, 집적도를 더욱 향상시킬 수 있다. 이에 따라서, 종래 기술에 의한 DTV 수신기용 회로 모듈에 접속되는 머더보드에 실장하였던 부품을 DTV 수신기용 회로 모듈의 상면과 이면에 실장할 수 있다. 또한, 종래에는 외부에 부착하였던 복조기나 기능 확장 LSI도 회로 모듈 내에 적층할 수도 있다. 이 때문에, 종래 기술에 의한 DTV 수신기용 회로 모듈에 접속되는 보드에 실장하였던 부품을 DTV 수신기용 회로 모듈의 내측 층에 실장할 수 있다. 따라서, 본 발명에 의한 DTV 수신기용 회로 모듈을 사용함으로써 디지털 텔레비전 수신기도 더욱 소형화할 수 있다. 따라서, 본 발명에 의한 디지털 텔레비전 수신기는, 본 발명에 의한 회로 모듈을 사용함으로써 소형?경량화할 수 있어서, 휴대형 수신기나 차량 탑재형 수신기 등에도 적용할 수 있다. 이에 따라서, 디지털 텔레비전 수신기의 보급에 공헌할 수 있다.
이상의 DTV 수신기용 회로 모듈에 있어서의 효과는, 영상이나 음성을 출력하는 기타의 AV 장치, 예를 들어, 카메라나 DVD 플레이어 등의 영상 재생 장치나 헤드폰 스테레오 등의 음악 재생 장치 등에 사용하는 회로 모듈의 경우에도 실현된다.
도 1은 본 발명의 제1실시형태에 의한 텔레비전 수신기에 있어서, 회로 모듈(1)을 머더보드(201)에 실장하고, 머더보드(201)를 수신기 케이스(204) 내에 실장할 때의 텔레비전 수신기의 일부 분해 실장도.
도 2는 도 1의 회로 모듈(1)의 평면도.
도 3은 도 1의 회로 모듈(1)의 이면도(裏面圖).
도 4는 도 1의 회로 모듈(1)의 다층 구조를 나타내는 분해 사시도.
도 5는 도 1의 회로 모듈(1)의 다층 구조를 나타내는 단면도.
도 6은 본 발명의 제1실시형태에 의한, 회로 모듈(1)과, 이 회로 모듈(1)에 접속되는 각국용 머더보드(201-1, 201-2, 201-3)를 포함하는 시스템의 구성을 나타내는 블록도.
도 7은 도 1의 회로 모듈(1)에 형성된 CA 인터페이스 회로(3)의 구성을 나타내는 회로도.
도 8은 도 6의 각 제어 전압 V1, V2의 설정치의 테이블을 나타내는 도면.
도 9는 도 7의 CA 인터페이스 회로(3)를 사용했을 때의 도 1의 시스템에서, CPU(19)로부터 각각의 버퍼(33 내지 43)에 공급되는 이네이블(enable) 제어 신호 D, E, F, H, J, K의 온/오프 상태의 테이블을 나타내는 도면.
도 10은 도 7의 CA 인터페이스 회로(3)를 사용했을 때의 도 1의 시스템에서, 도 7의 각각의 버퍼(33 내지 43) 및 카드에 공급되는 전원 전압의 테이블을 나타내는 도면.
도 11은 도 7의 CPU(19)에 의해서 실행되는 CA 모듈 삽입 검출 처리를 나타내는 플로차트.
도 12는 제1실시형태에 의한 시스템에 있어서, 일본에서의 ISDB-T 방식을 사용하는 IC 카드와, 유럽에서의 DVB-T 방식을 사용하는 CI 카드와, 북미에서의 오픈 케이블 방식을 사용하는 케이블 카드를 포함하는 CA 모듈(14)의 입출력 신호 및 단 자의 테이블의 제1부분을 나타내는 도면.
도 13은 도 12의 테이블의 제2부분을 나타내는 도면.
도 14는 도 12의 테이블의 제3부분을 나타내는 도면.
도 15는 도 6의 디스플레이 인터페이스(206)를 통하여 디스플레이 구동 회로(208)에 출력되는 영상 신호 및 음성 신호 및 단자의 테이블을 나타내는 도면.
도 16은 도 6의 각각의 복조기(12-1, 12-2, 12-3)로부터의 MPEG-2TS 신호의 각각의 상세 신호 및 단자의 테이블을 나타내는 도면.
도 17은 본 발명의 제1실시형태의 변형예에 의한, 회로 모듈(1)과, 이 회로 모듈(1)에 접속되는 각국용 머더보드(201-1, 201-2, 201-3)를 포함하는 시스템의 구성을 나타내는 블록도.
도 18은 본 발명의 제2실시형태에 의한 텔레비전 수신기에 있어서, 회로 모듈(311)을 머더보드(313)에 실장하고, 머더보드(313)를 수신기 케이스(204) 내에 실장할 때의 텔레비전 수신기의 일부 분해 실장도.
도 19는 도 18의 회로 모듈(311)의 평면도.
도 20은 도 18의 회로 모듈(311)의 이면도.
도 21은 도 18의 회로 모듈(311)의 다층 구조를 나타내는 분해 사시도.
도 22는 도 18의 회로 모듈(311)의 다층 구조를 나타내는 단면도.
도 23은 본 발명의 제2실시형태에 의한, 회로 모듈(311)과, 이 회로 모듈(311)에 접속되는 각국용 머더보드(313-1, 313-2, 313-3)를 포함하는 시스템의 구성을 나타내는 블록도.
도 24는 본 발명의 제3실시형태에 의한 텔레비전 수상기에서 사용하는 회로 모듈(312)의 평면도.
도 25는 도 24의 회로 모듈(312)의 이면도.
도 26은 도 24의 회로 모듈(312)의 다층 구조를 나타내는 분해 사시도.
도 27은 도 24의 회로 모듈(312)의 다층 구조를 나타내는 단면도.
도 28은 도 24의 회로 모듈(312)의 변형예에 의한 다층 구조를 나타내는 단면도.
도 29는 본 발명의 제3실시형태에 의한, 회로 모듈(312)과, 이 회로 모듈(312)에 접속되는 각국용 머더보드(313-1, 313-2, 313-3)를 포함하는 시스템의 구성을 나타내는 블록도.
도 30은 본 발명의 제4실시형태에 의한 텔레비전 수상기에서 사용하는 회로 모듈(315)의 평면도.
도 31은 도 30의 회로 모듈(315)의 이면도.
도 32는 도 30의 회로 모듈(315)의 다층 구조를 나타내는 분해 사시도.
도 33은 도 30의 회로 모듈(315)의 다층 구조를 나타내는 단면도.
도 34는 본 발명의 제4실시형태에 의한, 회로 모듈(315)과, 이 회로 모듈(315)에 접속되는 각국용 머더보드(313-1, 313-2, 313-3)를 포함하는 시스템의 구성을 나타내는 블록도.
도 35는 본 발명의 변형예에 의한 신호 분리용 접지 도체 단자(303)를 구비한, 도 24의 회로 모듈(312)의 이면도.
도 36은 본 발명의 변형예에 의한 화질 개선 기능층 기판을 구비한, 도 23의 회로 모듈의 블록도.
(부호의 설명)
1: 회로 모듈 2: 디코더 LSI
3: CA 인터페이스 회로 3B: 버퍼
4: 메모리 5: VCXO
6: ROM 7: 콘덴서
9: 땜납 볼(ball) 10: 콘덴서
12, 12-1, 12-2, 12-3: 복조기 12A: 안테나
13: 카드 소켓 13-1: IC 카드 소켓
13-2: CI 카드 소켓 13-3: 케이블 카드 소켓
14, 14-1, 14-2, 14-3: CA 모듈 18: 디코더
19: CPU 19B: 버스(bus)
22: IC 카드 인터페이스 22B: 버퍼
23: IC 카드 커넥터 24, 25: 신호선
31: 전원 전압 절환 스위치 31A, 31B, 32: 전원 단자
33, 34, 35, 36, 37, 38, 39, 40, 40A, 40B, 41, 42, 43: 버퍼
201, 201-1, 201-2, 201-3, 313: 머더보드
202: 튜너 203: 전원 유닛
204: 텔레비전 수상기 204D: 디스플레이
205: 소켓 206: 디스플레이 인터페이스
207: 지지대 208: 디스플레이 구동 회로
209-1, 209-2, 209-3: EEPROM 301: 실리콘 튜너
302: 랜드(land) 303: 신호 분리용 접속 단자
304: 메모리 305-1, 305-2, 305-3: 복조기
306: 수정 발진자 307: 바이어 홀(via hole)
308: 이더넷(Ethernet) 컨트롤러 층 309: 디코더 층
310, 310-1, 310-2, 310-3: 복조 기능층
311: 실리콘 튜너 층 314: 커넥터
316: 적층 회로 모듈 321: 랜드
401, 411, 708, 712, 712a, 807, 809, 922, 925: 확장 기능층 기판
402: 이더넷 인터페이스 403: 하드 디스크 드라이브
404: 통신 컨트롤러 412: 케이블 모뎀
412a: HDMI 칩
501, 502, 504, 506, 508, 514, 701, 702, 707, 709, 711, 712, 719, 719a, 804, 806, 808, 810, 904, 905: 신호 배선층 기판
620-1, 620-2, 620-3, 710-1, 710-2, 710-3, 805-1, 805-2, 805-3: 복조 기능층 기판
507, 706, 803: 디코더 층 기판 521: 스루홀(through-hole)
523: 바이어 홀 524, 906, 907: 범프(bump)
612-1, 612-2, 612-3: 튜너
703, 704, 714, 705, 801, 802, 812: 중간 기재층(基材層)
921, 924: 화질 개선 기능 LSI R1, R2: 영역
Rp1, Rp2: 풀업(pull up) 저항
T1, T2, T3, T4, T5, T6, T7, T8, T9, T10, T11, T12, T13: 접속 단자
이하, 본 발명에 의한 실시형태에 대하여 도면을 참조하여 설명한다. 또한, 동일한 구성 요소에 대해서는 동일한 부호를 첨부하였다.
(제1실시형태)
도 1은 본 발명의 제1실시형태에 의한 텔레비전 수신기에 있어서, 회로 모듈(1)을 머더보드(201)에 실장하고, 머더보드(201)를 수신기 케이스(204) 내에 실장할 때의 텔레비전 수신기의 일부 분해 실장도이다. 또한, 도 2는 도 1의 회로 모듈(1)의 평면도이고, 도 3은 도 1의 회로 모듈(1)의 이면도(裏面圖)이다. 또한, 도 4는 도 1의 회로 모듈(1)의 다층 구조를 나타내는 분해 사시도이다. 도 5는 도 1의 회로 모듈(1)의 다층 구조를 나타내는 단면도이다. 본 실시형태는, 제1실시형태에 의한 회로 모듈(1)을 실장하는 동시에, 예를 들어 액정 디스플레이 또는 플라즈마 디스플레이 등의 디스플레이(204D)를 탑재한 것을 특징으로 한다. 또한, 도 1은 배면도로서, 도 1의 뒤쪽 표면에 디스플레이(204D)가 탑재된다. 또한, 기타의 텔레비전 수신기, 예를 들어 셋톱(settop) 박스나 휴대형 단말이나 PC에서의 회로 모듈(1)을 텔레비전 수신기에 실장한 구성이라도 좋다.
도 1에서, 회로 모듈(1)은, 각국이나 각 지역마다의 튜너(202)와, 각 시장마다의 CA 모듈(14-1, 14-2, 14-3)(도 6 참조. 이하, 총칭하여 부호 14를 붙인다)을 접속하기 위한 소켓(205)과, 디지털 음성 신호 또는 아날로그 음성 신호와 디지털 영상 신호(이것들은, 소위 음성이나 영상을 포함하는 콘텐츠 신호이다)를 출력하는 디스플레이 인터페이스(206)가 실장된 머더보드(201)에 실장된다. 디스플레이 인터페이스(206)는, 회로 모듈(1)로부터 출력되는 영상 신호 및 음성 신호를, 예를 들어, 액정 디스플레이, 플라즈마 디스플레이, CRT 디스플레이 등의, 접속되는 디스플레이에 접속하기 위한 인터페이스이고, 디스플레이 측의 접속 사양에 따라서 상이한 회로로 실현된다. 또한, 음성 신호는 디스플레이 내 또는 디스플레이 외에 설치된 스피커에 출력된다. 머더보드(201)에는, 복수의 땜납 볼(ball)(9)의 배치에 대응하는 복수의 랜드(land)가 형성되고, 머더보드(201)와 회로 모듈(1)은, 리플로(reflow) 공정에 의해서 물리적으로 또한 전기적으로 접속된다. 회로 모듈(1)이 접속된 머더보드(201)는, 지지대(207)에 의해서 지지되는 텔레비전 수상기(204)의 케이스에, 전원 유닛(203)과, 디스플레이 구동 유닛(208)과 함께 조립된다. 또한, 디스플레이 인터페이스(206)는, 디스플레이 구동 회로(208)를 통하여 디스플레이(204D)에 접속된다.
도 1에서, 텔레비전 수신기를 위한 회로 모듈(1)은 유전체 기판으로 구성된 머더보드(201)의 위치 1A에 실장되고, 이 머더보드(201)는, 수신기 케이스(204)의 위치 201A 내에 실장된다.
회로 모듈(1)의 땜납 볼(9)에 대응하는 랜드를 구비한 머더보드(201)를 각국이나 각 지역, 각 시장마다 각각 준비함으로써, 회로 모듈(1)과 접속하여, 각국이나 각 지역, 각 시장용의 텔레비전 수신기를 제품화할 수 있다. 또한, 동일한 나라나 지역 및 시장용이라도, 예를 들어, 액정 텔레비전 수상기, 플라즈마 텔레비전 수상기, CRT 텔레비전 수상기 등의, 디스플레이 장치가 상이한 텔레비전 수상기나 셋톱 박스 등을 제품화할 때에, 회로 모듈(1)에 대응하는 랜드를 구비한 머더보드(201)를 디스플레이 장치마다 각각 준비함으로써, 회로 모듈(1)과 접속하여, 각 디스플레이 장치를 구비한 텔레비전 수상기를 제품화할 수 있다. 마찬가지로 각국이나 각 지역, 각 시장마다, 각 디스플레이 장치를 구비한 텔레비전 수상기를 제품화할 수 있다.
또한, 본 실시형태에서는, 회로 모듈(1)과 머더보드(201)와의 사이의 접속 방법으로서, 땜납 볼과 랜드를 사용하여 리플로 공정에 의한 접속 방법을 사용하고 있지만, 본 발명은 이것에 한정되지 않으며, 회로 모듈(1)과 머더보드(201)가 물리적으로 또한 전기적으로 접속되어 있으면, 커넥터나 케이블에 의한 접속 방법을 사용해도 좋다.
도 2에서, 회로 모듈(1)의 상면인 부품 배치면에 실장되어 있는 회로 부품은, 이후에 설명하는 디코더 LSI(2)의 워킹용 메모리(working memory)(4)와, 디코더 LSI(2)의 클록을 발생하여 출력하는 전압 제어 수정 발진기(이하, VCXO라고 한다)(5)와, 디코더 LSI(2) 내의 CPU용 프로그램의 코드 등의 데이터를 기억하는 ROM(6)과, 각 회로 부품용의 전원(도시되어 있지 않음)에 접속되는 복수의 콘덴서(7)를 포함한다. 즉, 회로 모듈(1)에는, 아날로그 신호 처리 반도체인 VCXO(5)와 디지털 신호 처리 반도체인 메모리(4)와, ROM(6)이 함께 배치되어 있다.
도 3에서, 회로 모듈(1)의 이면(裏面)인 납땜면에 실장되어 있는 회로 부품은, 디코더 LSI(2)의 전원에 접속되는 복수의 콘덴서(10)와, 회로 모듈(1)을 머더보드(201)에 실장할 때에 신호선 및 전원선을 접속하기 위한 회로 모듈(1)의 외부 단자인 복수의 땜납 볼(ball)(9)을 포함한다. 회로 모듈(1)의 상면과 이면에는 주로 범용 회로 부품이 실장된다.
도 4에서, 회로 모듈(1)은, 다층 구조를 갖는 복수의 인쇄 배선 기판층(501, 502, 401, 504, 411, 514, 620-1, 506, 507, 508)과, 이것들에 실장되는 회로 부품으로 구성된다. 도 4에 나타내는 바와 같이, 회로 모듈(1)은,
(a) 도 2에 나타낸 회로 부품(4～7)이 실장되어 있는 상면 측의 신호 배선층 기판(501)과,
(b) 신호 배선층 기판(502)과,
(c) 도 6에 나타내는 바와 같이, 이더넷(Ethernet) 인터페이스(402)(여기서, 이더넷은 등록 상표이다. 이하, 동일함)와 하드 디스크 드라이브 인터페이스(403)와 통신 컨트롤러(404)를 실장한 네트워크 기능 확장을 위한 확장 기능층 기판(401)과,
(d) 신호 배선층 기판(504)과,
(e) 도 6에 나타내는 바와 같이, 케이블 모뎀(412)을 실장한 네트워크 기능 확장을 위한 확장 기능층 기판(411)과,
(f) 신호 배선층 기판(514)과,
(g) 도 6에 나타내는 바와 같이, 일본용 복조기(12-1)와 복조기용 메모리(511)를 실장한 일본용 복조 기능을 위한 복조 기능층 기판(620-1)과,
(h) 신호 배선층 기판(506)과,
(i) 도 6에 나타내는 바와 같이, 각국이나 각 지역의 디지털 텔레비전 방송에서의 압축 방식에 대응하는 디코딩 처리를 실행하는 디코더 LSI(2)와 각 시장에서의 CA 모듈(14)과 직접적으로 접속할 수 있는 공통 인터페이스인 CA 인터페이스 회로(3)를 실장한 디코딩 기능을 위한 디코더 층 기판(507)과,
(j) 신호 배선층 기판(508)을 구비하고, 이러한 기판이 서로 실질적으로 평행이 되도록 각각의 기판의 두께 방향으로 쌓여 겹쳐져서 적층된 적층 구조로 되어 있다.
여기서, 이더넷 인터페이스(402)와 하드 디스크 드라이브 인터페이스(403)와 통신 컨트롤러(404)와 일본용 복조기(12-1)와 복조기용 메모리(511)와 디코더 LSI(2)와 CA 인터페이스 회로(3)는 내측 층에 실장되므로, 반도체 베어 칩(bare chip)의 형태이고, 기판에 와이어 본딩이나 플립 칩(flip chip) 공법으로 실장할 수 있다. 또한, 각각의 기판 세트는 다층 기판을 나타내고 있다. 도 4에서는 2층 기판의 예를 나타내었지만, 특히 한정되는 것은 아니고, 4층 이상의 다층 기판이라도 좋다.
확장 기능층 기판(401)과 신호 배선층 기판(504)에 대하여, 복수 종류의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 선택된 확장 기능층 기판(401)과 신호 배선층 기판(504)은, 회로 모듈(1)에서의 위치 5A에 적층된다. 또한, 선택된 확장 기능층 기판(411)과 신호 배선층 기판(514)은, 회로 모듈(1)에서의 위치 5B에 적층된다. 여기서, 복수 종류의 확장 기능층 기판(401, 411)을 적층함으로써 복수 종류의 기능을 확장할 수도 있다. 또한, 도 4에서는, 기판(401, 411)의 제1세트와, 기판(411, 514)의 제2세트를 삽입하였지만, 어느 1개의 세트를 삽입하도록 해도 좋다. 또한, 복수 종류의 복조 기능층 기판(620-1)과 신호 배선층 기판(506)을 각국이나 각 지역마다 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다. 선택된 복조 기능층 기판(620-1)과 신호 배선층 기판(506)은, 회로 모듈(1)에서의 위치 5C에 적층된다.
이상과 같이 구성함으로써, 회로 모듈(1)을 종래 기술에 비교하여 반도체 칩 크기 또는 LSI 패키지 크기로 극히 소형으로 얇게 제조할 수 있다. 또한, 적층함으로써, 면적을 크게 하지 않고, 복조 기능 및 확장 기능을 추가할 수 있다. 또한, 복조 기능이나 확장 기능의 종류는, 적층하는 기판의 종류를 교체함으로써, 선택할 수 있다. 또한, 내측 층인 확장 기능층 기판(401) 및 복조 기능층 기판(620-1) 및 디코더 층 기판(507)에는, LSI나 메모리의 반도체 베어 칩과 함께 콘덴서나 저항기를 실장해도 좋고, 이에 따라서, 회로 모듈(1)에 대하여 내장에 있어서의 부품의 실장율을 높임으로써, 회로 모듈(1)을 사용한 디지털 방송 수신기를 더욱 소형화할 수 있다.
이어서, 도 5를 이용하여 회로 모듈(1)의 적층 구조에 대하여 설명한다. 신호 배선층 기판(501, 502)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(501)에는 메모리(4) 및 콘덴서(7) 등의 범용 회로 부품이 실장되어 있다. 여기서는, 도 2에 나타낸 회로 부품(4～7)이 실장되어 있다. 신호 배선층 기판(501)의 상면과 신호 배선층 기판(502)의 상면의 배선은, 바이어 홀(523)에 의해서 접속되고, 신호 배선층 기판(501)의 상면과 신호 배선층 기판(502)의 이면의 배선은, 스루홀(through-hole)(521)에 의해서 접속된다. 도 5의 각각의 기판(401, 504, 411, 514, 620-1, 506, 507, 508)에, 다수의 바이어 홀(523)과 다수의 스루홀(521)이 존재하지만, 이하, 각각의 바이어 홀 및 스루홀에 대해서는 그 설명을 생략한다. 또한, 본 명세서에 있어서, 스루홀 및 바이어 홀의 용어를 사용하지만, 스루홀은 스루홀에 도체가 충전되어서 이루어지는 스루홀 도체를 의미하고, 바이어 홀은 바이어 홀에 도체가 충전되어서 이루어지는 바이어 홀 도체를 의미한다.
또한, 확장 기능층 기판(401)과 신호 배선층 기판(504)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(502)과 확장 기능층 기판(401)은 접속 단자인 복수의 범프(524)에 의해서 전기적으로 또한 물리적으로 접속되어 있다. 범프(524)는, 각각의 기판(502, 401)의 상면 및 이면에 형성되는 도전성 박막으로 이루어지는 랜드 상에 접속되는 도전체이고, 이하 마찬가지이다. 도 5에서는, 신호 배선층 기판(502)과 확장 기능층 기판(401)의 사이의 범프(524)는 7개밖에 도시하지 않았지만, 실제로는, 이 층간과 기타 층간에도 기타의 범프가 다수 존재한다. 이하에서는 범프(524)의 각각의 설명을 생략한다. 각각의 기판(501, 502, 401, 504) 등은 두께가 수 100 ㎛인 인쇄기판이고, 범프(524)는, 바람직하게는, 수 ㎛로부터 10 ㎛의 높이를 갖는 금이나 은 등으로 형성되는 돌기 전극이거나, 또는 직경이 수 100 ㎛인 땜납 볼이다. 따라서, 내측 층에 실장되는 베어 칩 등의 회로 부품 은, 이러한 경우의 범프의 높이보다도 얇게 하여 실장하는 것이 필요하다.
또한, 확장 기능층 기판(411)과 신호 배선층 기판(514)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(504)과 확장 기능층 기판(411)은 접속 단자인 복수의 범프(524)에 의해서 전기적으로 또한 물리적으로 접속되어 있다. 범프(524)는, 각각의 기판(514, 411)의 상면 및 이면에 형성되는 도전성 박막으로 이루어지는 랜드 상에 접속되는 도전체이다. 도 5에는, 신호 배선층 기판(504)과 확장 기능층 기판(411)의 사이의 범프(524)가 7개밖에 도시되어 있지 않지만, 실제로는, 이 층간과 기타 층간에도 기타의 범프가 다수 존재한다.
그리고 또한, 복조 기능층 기판(620-1)과 신호 배선층 기판(506)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(514)과 복조 기능층 기판(620-1)은 복수의 범프(524)에 의해서 전기적으로 또한 물리적으로 접속되어 있다. 또한, 디코더 층 기판(507)과, 신호 배선층 기판(508)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(506)과 디코더 층 기판(507)은 복수의 범프(524)에 의해서 전기적으로 또한 물리적으로 접속되어 있다. 배선층 기판(508)의 이면(裏面)에는 복수의 땜납 볼(9)이 형성되어 있다.
신호 배선층 기판(504)과 복조 기능층 기판(620-1)과의 사이의 범프(524)의 물리적인 배치와 전송하는 전기 신호의 종류는, 확장 기능층 기판(401, 411)과 신호 배선층 기판(504, 514)의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다. 신호 배선층 기판(506)과 디코더 층 기판(507)과의 사이의 범프(524)의 물리적인 배치와 전송하는 전기 신호의 종류는, 복조 기능층 기판(620- 1)과 신호 배선층 기판(506)의 각각의 종류에 공통으로 미리 정의되어서 결정되어 있다. 신호 배선층 기판(504)과 복조 기능층 기판(620-1)과의 사이, 신호 배선층 기판(506)과 디코더 층 기판(507)과의 사이의 전기 신호의 종류에 관한 상세한 것은 이후에 설명한다.
이어서, 도 5를 참조하여, 범프(524)나 땜납 볼(9) 등의 접속 단자에 대하여 공통으로 정의되는 배치 방법에 대하여 이하에 설명한다. 복조기(12-1)로부터 디코더 LSI(2)에 입력되는 MPEG-2_TS 신호를 전송하기 위한, 땜납 볼(9), 범프(524) 및 스루홀을 포함하는 접속 도체인 접속 단자 T2(도 5의 가장 우측의 접속 단자)는, 복조 기능층 기판(620-1)으로부터 디코더 층 기판(507)까지의 기판 사이에 형성되어서 배치된다. 복조 기능층 기판(620-1)의 종류를 식별하기 위한 종별 데이터의 정보를 전송하기 위한, 예를 들어 범프를 포함하는 접속 단자 T4, T5(도 5의 가장 우측으로부터 2번째의 접속 단자)는, 복조 기능층 기판(620-1)으로부터 디코더 층 기판(507)까지의 기판 사이에 형성되어서 배치된다. 확장 기능층 기판(401)을 접속하기 위한, 범프를 포함하는 접속 단자 T6(도 5의 가장 좌측의 접속 단자)은, 확장 기능층 기판(401)으로부터 디코더 층 기판(507)까지의 기판 사이에 형성되어서 배치된다. 메모리(4) 및 ROM(6)과 접속하기 위한, 범프를 포함하는 접속 단자 T7(도 5의 가장 좌측으로부터 2번째의 접속 단자)은, 신호 배선층 기판(501)과 디코더 층 기판(507)까지의 기판 사이에 형성되어서 배치된다. VCXO(5)와 접속할 수 있는 범프를 포함하는 접속 단자 T8(도 5의 가장 우측으로부터 4번째의 접속 단자)은, 신호 배선층 기판(501)으로부터 디코더 층 기판(507)까지의 기판 사이에 형성되어서 배치된다. 디코더 LSI(2)로부터 출력되어서, 디스플레이 인터페이스(206)를 통하여 디스플레이 구동 회로(208)에 입력되는 영상 신호 및 음성 신호의 접속용 땜납 볼(9)을 포함하는 접속 단자 T1 및 각각의 CA 모듈(14)에 접속되는 소켓(205)에 접속되는 땜납 볼(9)을 포함하는 접속 단자 T3은, 디코더 층 기판(507)으로부터 메인 보드(201)(도 1 참조)까지의 기판 사이에 형성되어서 배치된다. 튜너(202)로부터 복조기(12-1)에 입력되는 중간 주파 신호를 전송하기 위한, 예를 들어 땜납 볼(9) 및 범프를 포함하는 접속 단자 T9는, 복조 기능층 기판(620-1)으로부터 메인 보드(201)까지의 기판 사이에 형성되어서 배치된다. 상세에 대하여 이후에 설명하는 바와 같이, 네트워크로부터 이더넷 인터페이스(402)에 통신 패킷 데이터를 전송하거나 하드 디스크 드라이브로부터 하드 디스크 드라이브 인터페이스(403)에 콘텐츠 데이터를 전송하기 위한 땜납 볼(9)을 포함하는 접속 단자 T10은, 확장 기능층 기판(401)으로부터 메인 보드(201)까지의 기판 사이에 형성되어서 배치된다.
또한, 도 5로부터 이하의 것을 알 수 있다.
(1) 예를 들어 범프(524)를 포함하는 접속 단자 T6～T10은 내측 층 기판(401, 411, 620-1, 507)에 실장되는 회로 부품보다도 외측에 배치된다. 따라서, 회로 부품은 기판 중앙 부근에 더욱 높은 면적 효율로, 접속 단자 T6～T10의 제약이 적은 상태로 실장할 수 있는 동시에, 접속 단자 T6～T10은 더욱 양호한 면적 효율로 또한 작은 소요 면적으로 배치할 수 있다.
(2) 가장 외측의 행렬에 위치하는 땜납 볼(9)(도 3의 가장 외측에 위치하는 2개의 좌우 라인과 2개의 상하 라인(이들 4개의 라인으로 구형(矩形) 형상을 형성 한다))은, 가장 외측의 행렬에 위치하는 접속 단자 T6～T10보다도 내측에 배치된다. 따라서, 땜납 볼(9)을 더욱 높은 면적 효율로, 접속 단자 T6～T10보다 적은 제약으로 실장할 수 있다.
(3) 땜납 볼(9)을 접속하는 회로 모듈(1) 상의 랜드의 직경보다도, 접속 단자 T6～T10을 접속하는 회로 모듈(1) 상의 랜드의 직경 쪽이 작고, 땜납 볼(9)의 배열의 간격보다 접속 단자 T6～T10의 배열의 간격 쪽이 작다. 따라서, 회로 모듈(1)의 내측 층부(層部)를 고밀도 실장함으로써, 더욱 소형화를 달성할 수 있다.
(4) 범프를 포함하는 접속 단자 T8은 기타의 접속 단자 T6, T7, T9, T10보다도 내측에 배치된다. 따라서, 특히 전기적 특성이 요구되는 클록 신호에 대해서 접속하는 회로 부품 간의 배선 거리를 특히 짧게 할 수 있다. 그 결과, 클록 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 클록 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 적층 구조는, 이상으로 설명한 범프(524)를 실리콘 칩의 상면 및 이면에 형성하고, 복수의 실리콘 칩을 범프로써 전기적으로 접속하여 적층하는 구조, 소위 실리콘 관통 전극(SI 관통 전극이라고도 한다)의 구조라도 좋다.
따라서, 종래에는, 층을 접속하는 것만의 역할이었던 범프(524) 군(群)을, 층을 교체하기 위한 인터페이스의 커넥터 단자와 같이 취급할 수 있다. 그 결과, 확장하는 기능의 선택은 층을 교체함으로써 선택할 수 있게 된다. 따라서, 확장 기능층 기판(401 또는 411)과 신호 배선층 기판(504 또는 514)에 대하여, 복수 종류 의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 복수 종류의 확장 기능층 기판(401)을 적층함으로써 복수 종류의 기능을 확장할 수도 있다. 또한, 복수 종류의 복조 기능층 기판(620-1)과 신호 배선층 기판(506)을 각국이나 각 지역마다 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다.
또한, 층간을 범프(524)나 바이어 홀(523) 등의 층간 접속 단자 군으로써 직접적으로 접속할 수 있으므로, 층간에 인터포저 등의 배선을 갖는 중간재를 필요로 하지 않는 간단한 구조를 실현할 수 있다. 또한, 기판 간의 접속에 사용하는 통상의 커넥터의 간격은 수 mm이다. 한편, 범프(524)의 간격은 수 10 ㎛로부터 수 100 ㎛ 정도이다. 따라서, 범프(524)를 커넥터 단자와 같이 사용함으로써, 기판 간의 접속에 사용하는 통상의 커넥터를 사용하는 경우보다도 대폭으로 커넥터의 소요 면적을 삭감할 수 있으므로 소형화가 가능하다.
또한, 디코더 층 기판(507) 및 신호 배선층 기판(508)과, 확장 기능층 기판(401) 및 신호 배선층 기판(504)과, 확장 기능층 기판(411) 및 신호 배선층 기판(514)과, 복조 기능층 기판(620-1) 및 신호 배선층 기판(506)은, 각각 단체(單體)의 기판으로서 기능을 하므로, 각각의 단체에 대해서도 동작을 확인할 수 있다. 따라서, 각각의 단체에 대해서 동작 확인한, 디코더 층 기판(507) 및 신호 배선층 기판(508)과, 확장 기능층 기판(401) 및 신호 배선층 기판(504)과, 확장 기능층 기판(411) 및 신호 배선층 기판(514)과, 복조 기능층 기판(620-1) 및 신호 배선층 기판(506)을 조합하여, 그것을 회로 모듈(1) 상에 적층함으로써, 회로 모듈(1)의 제 조 수율을 향상시킬 수 있다. 또한, 도 5에서는, 상면으로부터 확장 기능층 기판(401, 411), 복조 기능층 기판(620-1), 디코더 층 기판(507)의 순서로 적층하지만, 그것들을 적층하는 순서에는 특히 제약은 없다.
또한, 도 5에 나타내는 바와 같이, 디코더 LSI(2)는 회로 모듈(1)의 디코더 층 기판(507)의 대략 중앙에 배치되고, 워킹용 메모리(4)는 회로 모듈(1)의 상면의 대략 중앙에 배치된다. 따라서, 디코더 LSI(2)와 워킹용 메모리(4)와의 사이의 배선은 기판 8매의 두께와 범프 4개의 길이 정도가 되어서, 배선을 단축할 수 있다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있고, 전기적 특성을 향상시키므로, 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 복조기(12-1)는 복조 기능층 기판(620-1)의 대략 중앙에 배치된다. 디코더 LSI(2)와 복조기(12-1)와의 사이의 배선은 기판 2매의 두께와 범프 1개의 길이 정도로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성을 향상시키므로, 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 통신 컨트롤러(404)는 확장 기능층 기판(401)의 대략 중앙에 배치된다. 디코더 LSI(2)와 통신 컨트롤러(404)와의 사이의 배선은 기판 6매의 두께와 범 프 3개의 길이 정도가 되어서, 배선을 단축할 수 있다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성을 향상시키므로, 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 각국이나 각 지역 공통의 디코더를 실장한 디코더 층 기판(507)과 각 지역용의 복조기를 실장한 복조 기능층 기판(620-1)과 네트워크 대응 등의 기능 확장용 LSI를 실장한 확장 기능층 기판(401, 411)을 적층함으로써, 종래에는, 머더보드 상에 실장하였던 복조기와 기능 확장 보드에 실장하였던 기능 확장 LSI를 포함하여, 반도체 칩 크기 또는 LSI 패키지 크기로 소형화할 수 있다. 그 결과, 머더보드나 기능 확장 보드의 소형화가 실현되어서, 디지털 텔레비전 수신기의 소형화가 가능하게 된다.
또한, 이상의 실시형태에서는, 회로 모듈(1)의 복수의 인쇄 배선 기판(501, 502, 401, 504, 620-1, 506, 507, 508)에 각 회로 부품을 실장하여 적층하는 형태를 나타내었지만, 본 발명은 이것에 한정되지 않으며, 상기 각 회로 부품을 반도체 칩에 실장하여 적층하고, 범프를 이용하여 접속해서 LSI 패키지에 수용해도 좋다.
도 6은 도 1의 회로 모듈(1) 및 머더보드(201)를 포함하는 시스템의 구성을 나타내는 블록도이다. 이하, 도 6의 시스템 구성에 대하여, 이하에 설명한다.
도 6에서, 어느 1개가 선택되는 머더보드(201-1, 201-2, 201-3)(이하, 총칭하여 부호 201을 붙인다)는, 안테나(12A)에 접속된 튜너(612-1, 612-2, 612-3)(이 하, 총칭하여 부호 612를 붙인다)와, CA 모듈(14)이 삽입되는 카드 소켓(13-1, 13-2, 13-3)(이하, 총칭하여 부호 13을 붙인다)과, 디스플레이 인터페이스(206)로 구성되어 있다. 또한, 튜너(612)는 도 1에서 설명한 튜너(202) 등의 튜너이다. 또한, 회로 모듈(1)은, 디코더(18)와 CPU(19)를 구비한 디코더 LSI(2)와 CA 인터페이스 회로(3)와 IC 카드 인터페이스(22)를 실장한 디코더 층 기판(507)과, 복수의 메모리(4)와, VCXO(5)와, ROM(6)을 실장한 배선층 기판(501)과, 복조기(12-1, 12-2, 12-3)(이하, 총칭하여 부호 12를 붙인다)를 실장한 복조 기능층 기판(620-1, 620-2, 620-3)(이하, 총칭하여 부호 620을 붙인다)과, 네트워크 확장 기능층 기판(401)과 CATV 모뎀 확장 기능층 기판(411)을 포함한다. 여기서, VCXO(5) 및 메모리(4)는 디코더 LSI(2)에 접속되고, 또한, CPU(19)와, CA 인터페이스 회로(3)와, ROM(6)과, IC 카드 인터페이스(22)는 버스(19B)를 통하여 접속되어 있다. 또한, 도 6의 회로 모듈(1)의 기판 구성의 설명은 도 4 및 도 5에 나타낸 기판 구성과 동일하지만, 일부의 기판에 대해서는 도시되어 있지 않다.
머더보드(201)의 튜너(612)는 안테나(12A)를 통하여 디지털 텔레비전 방송파를 수신하여 소정의 중간 주파 신호로 주파수 변환하고, 회로 모듈(1) 내의 복조기(12)에 출력한다. 복조기(12)는 상기 주파수 변환된 중간 주파 신호를, 접속되어 있는 메모리(511)를 이용하여 MPEG-2_TS 신호(이것은, 영상 디지털 데이터 신호와, 음성 디지털 데이터 신호를 포함하는 콘텐츠 디지털 데이터 신호이다)로 복조하여 CA 인터페이스 회로(3)에 출력한다. CA 인터페이스 회로(3)에서는, MPEG-2_TS 신호와의 인터페이스를 물리적 및 전기적으로 접속하여 동작하는 것을 보증한다. 복조 기(12)가, DVB-T 방식에 따른 복조기(12-2) 및 ISDB-T 방식에 따른 복조기(12-1)와, VSB 방식을 사용한 ATSC 방식에 따른 복조기(12-3)의 어느 것이라도, CA 인터페이스 회로(3)에 직접적으로 접속할 수 있다.
도 1에서의 소켓(205)은, IC 카드 소켓(13-1)과, CI 카드용 소켓(13-2)과, 케이블 카드용 소켓(13-3)을 포함한다. DVB-T 방식에서의 CI 카드와, 오픈 케이블에서의 케이블 카드는 모두 PC 카드와 동일한 물리적 사양을 갖고 있으므로(전기적으로는 각각 다른 사양을 갖는다), 동일한 소켓에 삽입하여 접속할 수 있다. IC 카드는 상이한 물리적 사양을 갖고 있다. 본 실시형태에 의한 회로 모듈(1)에서는, 그것들의 CA 모듈(14)과의 접속을 물리적 및 전기적으로도 이후에 설명하는 바와 같이 보증함으로써, CI 카드와 케이블 카드와 IC 카드의 어느 것이라도 직접적으로 삽입하여 접속할 수 있다. 회로 모듈(1)은, 미국이나 유럽에서의 CA 모듈(14)과 접속하여 동작하는 것을 보증하여 제품화할 수 있다.
CA 인터페이스 회로(3)의 회로 구성에 대해서는 상세한 것을 이후에 설명하지만, CA 인터페이스 회로(3)는, 그 동작이 CPU(19)에 의해서 제어되고, 복조기(12)로부터의 MPEG-2_TS 신호를 입력하여 디스크램블링 처리 후의 디코더(18)에 출력하는 회로와, CA 모듈(14)(CI 카드와 케이블 카드)과 전기적으로 접속하여 동작하는 것을 보증하기 위한 인터페이스 회로로 구성된다. 복조기(12)로부터의 MPEG-2_TS 신호는, CI 카드용 소켓(13-2) 또는 케이블 카드용 소켓(13-3)을 통하여, CA 모듈(14)(CI 카드와 케이블 카드)에 출력되고, CA 모듈(14)(CI 카드와 케이블 카드)에 의해서 디스크램블된다. 디스크램블링 후의 MPEG-2_TS 신호는, CI 카드 용 소켓(13-2) 또는 케이블 카드용 소켓(13-3)을 통하여, CA 모듈(14)(CI 카드와 케이블 카드)로부터 디코더 LSI(2) 내의 디코더(18)에 출력된다. 또한, CA 인터페이스 회로(3)는, CA 모듈(14)(CI 카드와 케이블 카드) 내의 레지스터(register)나 속성이 기재되어 있는 메모리에 액세스하기 위하여, CPU(19)의 버스(19B)에도 접속된다. 즉, CA 인터페이스 회로(3)는, CA 모듈(14)(CI 카드와 케이블 카드)에, 복조기(12)와, CA 모듈(14)(CI 카드와 케이블 카드)과, 디코더(18)와, CPU(19)와의 사이에 통신되는 복수의 스트림 신호 및 데이터 신호의 입력 및 출력 처리를 실행한다.
IC 카드용 소켓(13-1)은, CA 모듈(14)(IC 카드)을 삽입하는 소켓이다. ISDB-T 방식의 CA 모듈(14)은, IC 카드와 동일한 물리적 사양 및 전기적 사양을 갖고 있으므로, IC 카드 소켓(13-1)에 접속할 수 있다. IC 카드 인터페이스(22)는 IC 카드 소켓(13-1)과 CPU(19)의 버스(19B)와의 사이에 삽입되어서, IC 카드 소켓(13-1)에 접속된 IC 카드와 CPU(19)와의 사이의 신호에 대하여 전기적인 입력 및 출력의 인터페이스 처리를 실행한다. 또한, IC 카드의 접속 단자 수는 8이다. 회로 모듈(1)은, 일본에서의 CA 모듈(14)과도 접속하여 동작하는 것을 보증하여, 회로 모듈(1)을 제품화할 수 있다.
또한, 회로 모듈(1)에 있어서, IC 카드 인터페이스(22)와 CA 인터페이스 회로(3)를, 공통의 접속 단자 T3에 통합하여 접속하는 것을 특징으로 한다.
IC 카드 인터페이스(22)의 접속 단자 T3 측에 버퍼(22B)를 설치하고, CA 인터페이스 회로(3)의 접속 단자 T3 측에 버퍼(3B)를 설치한다. 여기서, CPU(19)의 제어에 의해서 이 버퍼(3B, 22B)가 온/오프된다. 각각의 버퍼(3B, 22B)의 접속 단자 T3 측은, 접속 단자 T3에 접속된다. 또한, 본 명세서에 있어서, "버퍼"는 버퍼 증폭기를 의미한다.
CPU(19)는, 도 6을 참조하여 설명한 ISDB-T 방식을 사용하는 일본용 복조 기능층 기판(620-1)이 접속되어 있을 때에, 버퍼(22B)를 온(on)하고, 버퍼(3B)를 오프(off)한다. 이때, 접속 단자 T3의 전기적 사양은, IC 카드를 사용하는 방식에 따르고, IC 카드 인터페이스(22)에 의해서 결정되는 IC 카드의 전기적 사양이 된다. 한편, CPU(19)는, CI 카드를 사용하는 유럽용 복조 기능층 기판(620-2) 또는 케이블 카드를 사용하는 북미용 복조 기능층 기판(620-3)이 접속되어 있을 때에, 버퍼(22B)를 오프하고, 버퍼(3B)를 온한다. 이때, 접속 단자 T3의 전기적 사양은, 케이블 카드 또는 CI 카드를 사용하는 방식에 따르고, CA 인터페이스 회로(3)에 의해서 결정되는 케이블 카드 또는 CI 카드의 전기적 사양이 된다. 이에 따라서, IC 카드 인터페이스(22)와 CA 인터페이스 회로(3)는 접속 단자 T3을 겸용하게 된다. 즉, 복조 기능층 기판(620-1)이 디코더 층 기판(507)에 접속되었을 때, IC 카드 소켓(13-1)과 IC 카드 인터페이스(22)가 접속되어서 IC 카드 인터페이스(22)가 동작하는 한편, 복조 기능층 기판(620-2 또는 620-3)이 디코더 층 기판(507)에 접속되었을 때, CI 카드 소켓(13-2) 또는 케이블 카드 소켓(13-3)이 CA 인터페이스 회로(3)에 접속되어서 CA 인터페이스 회로(3)가 동작한다.
디코더 LSI(2)는, 하드웨어 엔진인 디코더(18)와 CPU(19)로 구성되고, MPEG-2_TS 신호를 입력하여, MPEG-2_TS 신호를 영상 신호 및 음성 신호로 복호화하여 출 력하는 디코딩 처리를 실행한다. 디코더 LSI(2)는, DVB-T 방식, ATSC, ISDB-T 등의 방식에서의 MPEG-2 사양의 차이, 장래 규격화되는 H.264 등에 적응시켜서 MPEG-2_TS 신호를 복호화할 수 있다. 복호화된 영상 신호와 음성 신호는 패널 인터페이스(206)를 통하여 디스플레이 장치에 출력된다. 또한, 이더넷 또는 HDMI 등의 인터페이스로부터 영상 신호와 음성 신호를 입력하여 복호화 처리를 실행하고, 복호화된 영상 신호와 음성 신호는 패널 인터페이스(206)를 통하여 디스플레이 장치에 출력된다.
복수의 메모리(4)는 디코더 LSI(2) 내의 CPU(19) 및 디코더(18)와 접속되고, CPU(19)의 데이터 신호의 2차 캐시(cache) 메모리나 기타의 애플리케이션용 워킹 메모리로서 사용되는 동시에, 디코더(18)의 부호화 처리시의 데이터 신호의 워킹 메모리로서 사용된다. 또한, VCXO(5)는, 디코더(18)가 사용하는 27 MHz의 MPEG-2 시스템 클록 등을 발생하여 디코더 LSI(2)에 출력한다. 또한, ROM(6)은, CPU(19)가 동작하기 위한 프로그램 코드나 데이터를 기억하고, 그것들을 CPU(19)로부터 판독하도록 CPU(19)의 버스(19B)에 접속되어 있다.
이상과 같이 구성된 회로 모듈(1)은, 단체(單體)로 DVB-T 방식, ISDB-T 방식, ATSC 방식, 및 오픈 케이블 방식에서의 복조기(12), 및 CA 모듈(14)과 물리적 및 전기적으로 접속하여 동작하는 것을 보증할 수 있는 동시에, DVB-T 방식, ISDB-T 방식, ATSC 방식 및 오픈 케이블 방식 등의 방식에서의 압축된 영상 신호 및 음성 신호를 복호화하여 출력할 수 있다.
또한, 도 6에서, 회로 모듈(1)과, 이 회로 모듈(1)에 접속되는 3 종류의 각 국, 각 지역용 머더보드(201-1, 201-2, 201-3)와, 2 종류의 네트워크 확장 기능층 기판(401)과 CATV 모뎀 확장 기능층 기판(411)을 나타낸다. 또한, 이 회로 모듈(1)은, 디코더 층 기판(507)에 적층되는 신호선 배선 기판(501)과, 3 종류의 복조 기능층 기판(620-1, 620-2, 620-3)의 어느 1개와, 2 종류의 네트워크 확장 기능층 기판(401)과 CATV 모뎀 확장 기능층 기판(411)으로 구성되고, 회로 모듈(1)은, 3 종류의 머더보드(201-1, 201-2, 201-3)의 어느 1개와 접속할 수 있는 것을 특징으로 한다. 또한, 디코더 층 기판(507)은, 3 종류의 복조 기능층 기판(620-1, 620-2, 620-3)의 어느 1개와 적층하여 접속할 수 있는 것을 특징으로 한다. 또한, 디코더 층 기판(507)은, 2 종류의 네트워크 확장 기능층 기판(401)과 CATV 모뎀 확장 기능층 기판(411)의 어느 1개 또는 모두와 적층하여 접속할 수 있는 것을 특징으로 한다.
또한, 본 실시형태의 특징은, 디코더 층 기판(507)의 접속 단자 T1 내지 T8, 회로 모듈(1)의 접속 단자 T9, T10을 용도별로 그룹화하여, 각 복조 기능층 기판(620-1, 620-2, 620-3), 네트워크 확장 기능층 기판(401)과 CATV 모뎀 확장 기능층 기판(411), 각 머더보드(201-1, 201-2, 201-3)에 대하여 상대적으로 공통으로 접속할 수 있는 사양을 사용하여 접속하는 것이다. 접속 단자 T1 내지 T5는, 구체적으로는, 이하와 같이 그룹화되어 있다.
(a) 디코더(18)로부터 출력되어서, 디스플레이 인터페이스(206)를 통하여 디스플레이 구동 회로(208)에 입력되는 디지털 또는 아날로그의 영상 신호 및 음성 신호를 전송하기 위한 접속 단자 T1.
(b) 복조 기능층 기판(620-1, 620-2, 620-3)의 종류를 식별하기 위한 종별 데이터의 정보를 CPU(19)에 입력하기 위한 제어 전압 V1, V2의 접속 단자 T4, T5.
(c) 각국이나 각 지역의 각 수신지용의 복조기(12-1, 12-2, 12-3)에 접속되고, 이들 복조기(12-1, 12-2, 12-3)로부터 CA 인터페이스 회로(3)에 입력되는 디지털 MPEG-2_TS 신호를 전송하기 위한 접속 단자 T2.
(d) 각각의 CA 모듈(14)이 삽입되는 IC 카드 소켓(13-1), CI 카드 소켓(13-2), 케이블 카드 소켓(13-3)에 접속되고, 소켓에 삽입되는 CA 모듈의 디지털 입출력 데이터 신호 및 스트림 신호를 전송하기 위한 접속 단자 T3.
(e) CPU(19)의 버스(19B)에 접속되고, 네트워크 확장 기능층 기판(401) 또는 CATV 모뎀 확장 기능층 기판(411)에 접속하여, 디지털 데이터 신호를 전송하기 위한 접속 단자 T6.
(f) 디코더 LSI(2)와 메모리(4) 또는 ROM(6)을 접속하고, 디지털 데이터 신호를 전송하기 위한 접속 단자 T7.
(g) 디코더 LSI(2)와 VCXO(5)를 접속하여, 디지털 클록 신호를 전송하기 위한 접속 단자 T8.
(h) 튜너(612)와 복조기(12)를 접속하고 아날로그의 중간 주파 신호를 전송하기 위한 접속 단자 T9.
(i) 네트워크와 이더넷 인터페이스(402)를, 하드 디스크 드라이브와 하드 디스크 드라이브 인터페이스(403)를, CATV의 헤드 엔드와 케이블 모뎀(412)을 접속하여, 디지털 데이터 신호를 전송하기 위한 접속 단자 T10.
여기서, 접속 단자 T3은, 상기한 바와 같이, 버퍼(3B) 또는 버퍼(22B)를 통하여, CA 인터페이스 회로(3) 또는 IC 카드 인터페이스(22)에 접속된다.
도 6에서, 일본용 복조 기능층 기판(620-1)은, 일본용 복조기(12-1)와 접지 도체의 전위를 각각 갖는 제어 전압 V1, V2를 출력하는 회로를 구비하고 있다. 디코더 층 기판(507)과 일본용 복조 기능층 기판(620-1)이 접속된 경우는, CPU(19)는 제어 전압 V1, V2를 판독하여, 복조 기능층 기판(620-1)이 접속되어 있는 것으로 인식하고, 또한, ISDB-T 방식의 디지털 텔레비전 방송파 신호가 입력되어 있는 것으로 인식하고, 일본용 복조기(12-1)로부터 접속 단자 T2를 통하여 입력되는 MPEG-2_TS 신호에 대하여, ISDB-T 방식에 따른 영상 신호 및 음성 신호의 복호화 처리를 실행하도록 디코더(18)를 설정한다. 또한, CPU(19)는, 상기한 바와 같이, IC 카드 소켓(13-1)을, 접속 단자 T3 및 버퍼(22B)를 통하여 IC 카드 인터페이스(22)에 접속시킨다. 이때, 디스플레이 인터페이스(206)는, 회로 모듈(1)의 디코더(18)로부터 출력되는 영상 신호 및 음성 신호를, 접속 단자 T1을 통하여 수신하여, 소정의 인터페이스 처리를 한 후, 디스플레이 구동 회로(208)를 통하여 디스플레이(204D)에 출력한다.
또한, 유럽용 복조 기능층 기판(620-2)은, 유럽용 복조기(12-2)와 접지 도체의 전위를 갖는 제어 전압 V1 및 미접속으로서 회로 모듈(1) 측의 전원 전압 Vcc를 갖는 제어 전압 V2를 출력하는 회로를 구비하고 있다. 디코더 층 기판(507)과 유럽용 복조 기능층 기판(620-2)이 접속된 경우는, CPU(19)는 제어 전압 V1, V2를 판독하여, 유럽용 복조 기능층 기판(620-2)이 접속되어 있는 것으로 인식하고, 또한, DVB-T 방식의 디지털 텔레비전 방송파 신호가 입력되어 있는 것으로 인식하고, 유럽용 복조기(12-2)로부터 접속 단자 T2를 통하여 입력되는 MPEG-2_TS 신호에 대하여, DVB-T 방식에 따른 영상 신호 및 음성 신호의 복호화 처리를 실행하도록 디코더(18)를 설정한다. 또한, CPU(19)는, 상기한 바와 같이, CI 카드 소켓(13-2)을, 접속 단자 T3 및 버퍼(3B)를 통하여 CA 인터페이스 회로(3)에 접속시키는 동시에 CA 인터페이스 회로(3)의 동작 모드를 DVB-T 방식으로 설정한다. 이때, 디스플레이 인터페이스(206)는, 회로 모듈(1)의 디코더(18)로부터 출력되는 영상 신호 및 음성 신호를, 접속 단자 T1을 통하여 수신하여, 소정의 인터페이스 처리를 한 후, 디스플레이 구동 회로(208)를 통하여 디스플레이(204D)에 출력한다.
또한, 북미용 복조 기능층 기판(620-3)은, 북미용 복조기(12-3)와, 미접속으로서 회로 모듈(1) 측의 전원 전압 Vcc를 갖는 제어 전압 V1 및 접지 도체의 전위를 갖는 제어 전압 V2를 출력하는 회로를 구비하고 있다. 디코더 층 기판(507)과 북미용 복조 기능층 기판(620-3)이 접속된 경우는, CPU(19)는 제어 전압 V1, V2를 판독하여, 북미용 복조 기능층 기판(620-3)이 접속되어 있는 것으로 인식하고, 또한 ATSC 방식 및 오픈 케이블 방식의 디지털 텔레비전 방송파 신호가 입력되어 있는 것으로 인식하고, 북미용 복조기(12-3)로부터 접속 단자 T2를 통하여 입력되는 MPEG-2_TS 신호에 대하여, ATSC 방식에 따른 영상 신호 및 음성 신호의 복호화 처리를 실행하도록 디코더(18)를 설정한다. 또한, CPU(19)는, 상기한 바와 같이, 케이블 카드 소켓(13-3)을, 접속 단자 T3 및 버퍼(3B)를 통하여 CA 인터페이스 회로(3)에 접속시키는 동시에 CA 인터페이스 회로(3)의 동작 모드를 오픈 케이블 방 식으로 설정한다. 이때, 디스플레이 인터페이스(206)는, 회로 모듈(1)의 디코더(18)로부터 출력되는 영상 신호 및 음성 신호를, 접속 단자 T1을 통하여 수신하여, 소정의 인터페이스 처리를 한 후, 디스플레이 구동 회로(208)를 통하여 디스플레이(204D)에 출력한다.
도 12, 도 13 및 도 14는, 제1실시형태에 의한 시스템에 있어서, 일본에서의 ISDB-T 방식을 사용하는 IC 카드와, 유럽에서의 DVB-T 방식을 사용하는 CI 카드와, 북미에서의 오픈 케이블 방식을 사용하는 케이블 카드를 포함하는 CA 모듈(14)의 입출력 신호 및 단자의 테이블을 나타내는 도면이다. 도 12 내지 도 14로부터 명백한 바와 같이, 각 방식의 CA 모듈을, 접속 단자 T3을 이용하여 디코더 층 기판(507)에 대하여 공통으로 접속할 수 있다. 또한, 상기 각 방식에 따라서, 입출력 신호 및 단자가 변화되는 것을 알 수 있다.
도 15는 도 6의 디스플레이 인터페이스(206)를 통하여 디스플레이 구동 회로(208)에 출력되는 영상 신호 및 음성 신호 및 단자의 테이블을 나타내는 도면이다. 도 15로부터 명백한 바와 같이, 각 머더보드(201-1, 201-2, 201-3)의 디스플레이 인터페이스(206)를, 접속 단자 T1을 이용하여 디코더 층 기판(507)에 대하여 공통으로 접속할 수 있다. 또한, 상기 각 방식에 따라서, 신호 및 단자가 변화되지 않는 것을 알 수 있다.
도 16은 도 6의 각각의 복조기(12-1, 12-2, 12-3)로부터의 MPEG-2TS 신호의 각 상세 신호 및 단자의 테이블을 나타내는 도면이다. 도 16으로부터 명백한 바와 같이, 각각의 복조기(12-1, 12-2, 12-3)를, 접속 단자 T2를 이용하여 디코더 층 기 판(507)에 대하여 공통으로 접속할 수 있다. 또한, 상기 각 방식에 따라서, 신호 및 단자가 변화되지 않는 것을 알 수 있다.
이상 설명한 바와 같이, 각각의 CA 모듈(14)에 소켓(13-1, 13-2, 13-3)을 통하여 접속되는 접속 단자 T3은, 상기한 바와 같이, 복조 기능층 기판(620-1, 620-2, 620-3)의 종류, 또는 CA 모듈(14)에 따라서, 디코더 층 기판(507) 측의 전기적 사양을 변화시킬 수 있지만, 물리적인 접속 단자 T3의 구조는 동일하게 되어 있다. 다른 접속 단자 T1, T2, T4, T5의 물리적인 구조도 각 복조 기능층 기판(620-1, 620-2, 620-3)에 대하여 동일하다. 따라서, 디코더 층 기판(507)에 대하여, 각국이나 각 지역의 각 수신지용의 복조 기능층 기판(620-1, 620-2, 620-3)을 간단히 교체할 수 있다.
또한, 도 6에서, CPU(19)는, 그 버스(19B) 및 접속 단자 T6을 통하여, 네트워크 확장 기능층 기판(401) 내의 통신 컨트롤러(404) 또는 CATV 모뎀 확장 기능층 기판(411)의 케이블 모뎀(412)에 접속되고, CPU(19)는 이러한 컨트롤러(404 또는 412)와 어드레스 신호 및 데이터 신호 등의 신호를 사용하여 통신을 실행한다. 또한, 접속 단자 T6의 버스(19B) 측에 예를 들어 PCI 버스를 구비한 브리지 회로(도시되어 있지 않음)를 삽입하고, PCI 버스에, 네트워크 확장 기능층 기판(401) 또는 CATV 모뎀 확장 기능층 기판(411)을 접속해도 좋다.
네트워크 확장 기능층 기판(401)은, 회로 모듈(1)에 네트워크 관련 기능을 확장하는 경우에 적층하기 위한 기판이고, 통신 컨트롤러(404)와, 이더넷 인터페이스(402)와, 하드 디스크 드라이브 인터페이스(403)를 구비하고 있다. 디코더 층 기판(507)을 네트워크 확장 기능층 기판(401)과 조합함으로써, 네트워크 관련 기능을 실현할 수 있다. 네트워크 관련 기능이라는 것은, 예를 들어, 네트워크 확장 기능층 기판(401)을 인터넷 등의 광대역 네트워크에 접속하고, 통신 서버로부터 콘텐츠 데이터를 다운로드하여 시청하는 주문형 비디오(video on demand) 등의 서비스를 받기 위한 기능이다.
이더넷 인터페이스(402)는, 접속 단자 T10 및 땜납 볼(9)을 통하여 네트워크에 접속되고, 통신 패킷의 송수신을 실행한다. 이더넷 인터페이스(402)는, 통신 컨트롤러(404)의 제어에 따라서, 예를 들어 콘텐츠를 구성하는 복수의 패킷으로 이루어지는 콘텐츠 데이터를 수신한다. 통신 컨트롤러(404)는, 하드 디스크 드라이브 인터페이스(403)를 제어함으로써, 수신한 콘텐츠 데이터를, 접속 단자 T10 및 땜납 볼(9)을 통하여 하드 디스크 드라이브(도시되어 있지 않음)에 저장한다. 콘텐츠 데이터를 표시할 때에는, 통신 컨트롤러(404)는, CPU(19)로부터의 지시 신호에 따라서, 하드 디스크 드라이브에 저장된 콘텐츠 데이터를 판독하여 접속 단자 T6 및 버스(19B)를 통하여 CA 인터페이스 회로(3) 및 디코더(18)에 출력하고, 그 후, CPU(19)의 제어에 의해서 복호화 및 표시 처리가 실행된다. 또한, 콘텐츠 데이터를 하드 디스크 드라이브에 일시적으로 저장하지 않고, 직접적으로 CPU(19)를 통하여 메모리(4)에 출력하여 저장해도 좋다.
또한, CATV 모뎀 확장 기능층 기판(411)은 케이블 모뎀(412)을 구비하고, 회로 모듈(1)에 CATV 모뎀 기능을 확장하는 경우에 접속하기 위한 보드이다. 디코더 층 기판(507)을 CATV 모뎀 확장 기능층 기판(411)과 적층함으로써, CATV 모뎀 기능을 실현할 수 있다. CATV 모뎀 기능이라는 것은, 예를 들어, CATV의 헤드 엔드에 접속된 서버로부터, 게임 등의 애플리케이션 소프트웨어 데이터를 다운로드하는 기능이다. 케이블 모뎀(412)은, T6, 땜납 볼(9)을 통하여 CATV의 헤드 엔드에 접속되고, 통신 패킷의 송수신을 실행한다. 케이블 모뎀(412)은, CPU(19)의 지시 신호에 따라서, 예를 들어 애플리케이션 소프트웨어를 구성하는 복수의 패킷으로 이루어지는 소프트웨어 데이터를 수신한 후, 접속 단자 T6, 버스(19B), 및 CPU(19)를 통하여 메모리(4)에 출력하여 저장하고, 그 후, 이 소프트웨어가 CPU(19)에 의해서 실행되어서 복호화 및 표시 처리가 실행된다.
이러한 네트워크 관련 기능이나 CATV 모뎀 기능은, 더욱 고기능을 원하는 사용자에 대하여 제공되는 하이 엔드 디지털 텔레비전 수신기에서 요구되는 경우가 일반적이다. 디코더 층 기판(507)에 확장 기능층 기판(401 또는 411)을 조합하는 구성은, 기능 확장하지 않은 로 엔드 텔레비전 수신기로부터, 기능 확장 가능한 하이 엔드 텔레비전 수신기로 용이하게 전개할 수 있다. 또한, 공통 접속 단자 T6을 이용하여 기능 확장 보드(401 또는 411)를 접속할 수 있으므로, 확장하는 기능을 용이하게 선택할 수 있다.
또한, 기능 확장에 의해서 대응되는 서비스에 대해서는, 실시되고 있는 나라나 지역을 미리 알고 있으므로, CPU(19)는, 복조 기능층 기판(620-1, 620-2, 620-3)을 식별하기 위한 소정의 제어 전압을 판독하여, 수신지마다 기능 확장할 것인가 아닌가를 결정할 수 있다. 예를 들어, 일본에서 서비스가 실시되고 있는 경우는, CPU(19)는, 일본용 복조 기능층 기판(620-1)이 디코더 층 기판(507)에 접속되어 있는 것을 인식하여 기능 확장용 보드의 접속을 허가할 수 있다. 한편, 일본 이외에 있어서 서비스가 실시되지 않고 있는 경우는, CPU(19)는, 일본용 복조 기능층 기판(620-1)이 디코더 층 기판(507)에 접속되어 있지 않은 것으로 인식하여 기능 확장용 보드의 접속을 금지할 수 있다.
도 6에서, CPU(19)에 입력되는 제어 전압 V1, V2의 각각의 신호선(24, 25)은 각각, 풀업 저항(Rp1, Rp2)을 통하여 3.3 V의 전압원의 전원 단자 Vcc에 접속되어서 풀업되고, 복조기(12)와 메모리(511)를 실장한 복조 기능층 기판(620)에 접속된다. 복조 기능층 기판(620) 측은, 접지 도체(GND)에 접속할 것인가 미접속(NC)으로 할 것인가에 따라서, 제어 전압 V1, V2를 각각 로 레벨인 0(전압 0 V에 대응한다) 또는 하이 레벨인 1(전압 3.3 V에 대응한다)에 설정할 수 있다. 복조 기능층 기판(620)은, 2개의 제어 전압 V1, V2의 레벨의 조합으로써, CPU(19)에 있어서 4개의 동작 모드를 설정할 수 있다. 즉, CPU(19)는, 복조 기능층 기판(620)의 종류를 식별하기 위한 종별 데이터 신호로서, 2개의 제어 전압 V1, V2를 사용할 수 있다. 예를 들어, DVB-T 방식을 사용하는 유럽용 복조 기능층 기판(620-2)과, ISDB-T 방식을 사용하는 일본용 복조 기능층 기판(620-1)과, ATSC 방식 및 오픈 케이블 방식을 사용하는 미국용 복조 기능층 기판(620-3)을 구별하여 식별할 수 있다. 여기서, 복조 기능층 기판(620)은, 복조기(12)의 종류에 따라서 변경되므로, 복조기(12)가 수신하여 출력하는 디지털 텔레비전 방송파 신호의 방식에 따라서 복조 기능층 기판(620)의 종류는 변경된다. 따라서, CPU(19)는, 2개의 제어 전압 V1, V2를 사용함으로써, 복조 기능층 기판(620)의 종류와 함께, 디코더(18)가 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 식별할 수 있다. 마찬가지로, 확장 기능층 기판의 종류도 식별할 수 있는 것은 말할 필요도 없다.
도 8은 도 6의 각 제어 전압 V1, V2의 설정치의 테이블의 일례를 나타내는 도면이다. 도 8에서, 일본용 복조 기능층 기판(620-1)(ISDB-T 방식에 따라서 형성된 기판)에서는, 제어 전압 V1은 0에 설정되고 또한 제어 전압 V2는 0에 설정된다. 또한, 북미에서의 ATSC 방식 및 오픈 케이블용 복조 기능층 기판(620-3)(ATSC 방식 및 오픈 케이블 방식에 따라서 형성된 기판)에서는, 제어 전압 V1은 1에 설정되고 또한 제어 전압 V2는 0에 설정된다. 또한, 유럽에서의 DVB-T용 복조 기능층 기판(620-2)(DVB-T 방식에 따라서 형성된 기판)에서는, 제어 전압 V1은 0에 설정되고 또한 제어 전압 V2는 1에 설정된다. 그리고 또한, 제어 전압 V1이 1에 설정되고 또한 제어 전압 V2가 1에 설정되어 있을 때는, CPU(19)는 복조 기능층 기판(620)이 접속되어 있지 않은 것으로 판단한다. 여기서, CPU(19)는, 복조 기능층 기판(620)이 적층되어 접속되어 있을 때, 제어 전압 V1, V2가 각각 1로부터 변화됨으로써 복조 기능층 기판(620)의 종류의 변화를 인식하고, 이어서, CPU(19)는, 제어 전압 V1, V2를 판독하여, 그 레벨에 따라서, 디코더 LSI(2)의 복호화 방식과, CA 인터페이스 회로(3)의 인터페이스 처리 동작 모드의 설정을 실행한다.
이상의 실시형태에 있어서는, 복조 기능층 기판(620)의 종류 및 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 식별하는 종별 데이터 신호로서, 2개의 제어 전압 V1, V2를 사용하고 있지만, 제어 전압의 개수나 식별하는 복조 기능층 기판(620)의 종류나 수에 제한은 없다. 또한, 복조 기능층 기판(620) 측은, 복조 기능층 기판(620)의 종류 및 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 검출하는 종별 데이터를 기억하는 메모리를 실장하고, 이 메모리와 CPU(19)가 접속된 후, CPU(19)는, 상기 메모리로부터 종별 데이터를 판독함으로써 복조 기능층 기판(620)의 종류 및 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 식별해도 좋다. 즉, 복조 기능층 기판(620) 및 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 식별하기 위한 종별 데이터를 디코더 층 기판(507)의 외부에 저장하고, CPU(19)는, 복조 기능층 기판(620)을 접속함으로써 그 종별 데이터를 저장한 메모리 등에 액세스하여, 복조 기능층 기판(620) 및 입력되는 디지털 텔레비전 방송파 신호의 방송 방식의 종류를 식별한다.
도 7은 도 1의 회로 모듈(1)에 형성된 CA 인터페이스 회로(3)의 구성을 나타내는 회로도이다.
도 7에서의 각각의 버퍼(33 내지 43)의 기호의 기재에 대하여 설명한다. 각각의 버퍼(33 내지 43)의 기호는, 1개 이상의 버퍼가 병렬로 접속된 회로를 나타낸다. 병렬로 접속되는 버퍼의 수는, 도 6의 신호선에 신호선 수를 도시하여 나타낸다. 또한, 각각의 버퍼(33 내지 43)의 삼각형에서, 삼각형의 가장 작은 예각(銳角)을 갖는 정점(頂点)이 출력 측을 나타내고, 그 정점에 대향하는 변이 입력 측을 나타내고, 이 삼각형의 수평 방향의 방향이 그 신호의 진행 방향을 나타낸다. 각각의 버퍼(33 내지 43)의 삼각형을 포함하는 구형(矩形)의 상변에 전원선이 접속되는 한편, 상기 구형의 하변에, 각각의 버퍼(33 내지 43)의 출력을 온/오프 제어하기 위한, CPU(19)로부터의 이네이블 제어 신호의 신호선이 접속된다.
각각의 버퍼(33 내지 43)의 전원선 중에서, 버퍼(33, 34, 35, 36, 40, 42, 43)의 전원선은 ◇으로 나타낸 전원 단자(32)를 통하여 3.3 V의 전원 단자(31A)에 접속되는 한편, 카드 소켓(13)에 접속되어 있는 버퍼(37, 38, 39, 40, 41)의 전원선은 전원 전압 절환 스위치(31)의 출력 단자에 접속된다. 또한, 디코더 LSI(2)에는, 전원 단자(31A)로부터의 3.3 V의 전원 전압이 공급되어 있다. 3.3 V의 전원 단자(31A)는 전원 전압 절환 스위치(31)의 접점 a측에 접속되고, 5 V의 전원 단자(31B)는 전원 전압 절환 스위치(31)의 접점 b측에 접속된다. 전원 전압 절환 스위치(31)의 절환은 CPU(19)의 범용 IO인 IO[15] 신호에 의해서 제어되고, 초기 상태에는 전원 전압 절환 스위치(31)는 접점 a측으로 절환되고, 전원 전압 절환 스위치(31)가 접점 a측으로 절환되었을 때, 3.3 V의 전원 전압이 각각의 버퍼(37, 38, 39, 40, 41)에 공급되는 한편, 전원 전압 절환 스위치(31)가 접점 b측으로 절환되었을 때, 5 V의 전원 전압이 각각의 버퍼(37, 38, 39, 40, 41)에 공급된다. 또한, 전원 단자(31A, 31B)는 회로 모듈(1)의 땜납 볼(9) 및 머더보드(201)를 통하여 전원 유닛(203)에 접속된다. CPU(19)는, 상세한 것은 이후에 설명하는 바와 같이, 카드 소켓에 접속되는 CA 모듈(14) 또는 머더보드(101)로부터의 설정 정보에 따라서 적절한 전원 전압을, 버퍼(37, 38, 39, 40, 41)에 출력하도록 제어한다.
각각의 버퍼(33 내지 43)의 이네이블 제어 신호 D, E, F, H, J, K에 있어서, 이네이블 제어 신호가 온일 때, 각각의 버퍼(33 내지 43)에 입력되는 입력 신호가 그대로 출력되는 한편, 이네이블 제어 신호가 오프일 때, 각각의 버퍼(33 내지 43)에 입력되는 입력 신호를 출력하지 않고 그 출력 단자가 하이(high) 임피던스 상태로 된다. 즉, 각각의 버퍼(33 내지 43)의 출력 신호는, 이네이블 제어 신호 D, E, F, H, J, K에 의해서 온/오프된다(이하, 각각의 버퍼(33 내지 43)는 온/오프된다고 한다). 각각의 이네이블 제어 신호는, CPU(19)의 범용 IO 포트를 통하여 CPU(19)로부터 출력된다. 여기서, 범용 IO 포트의 접속 단자명을, 도 7에서는, IO_ 이하의 비트 번호로 나타낸다. 즉, 본 명세서 및 도면에 있어서, 예를 들어, IO_[13:6]은 IO 포트의 비트 6으로부터 비트 13까지의 신호 비트를 나타낸다.
도 7에서의 카드 소켓(13-2, 13-3)의 접속 단자와의 접속에 대해서는, 물리적인 접속을 명확하게 하기 위하여, 비특허문헌 4에 규정되어 있는 16 비트 PC 카드의 입출력 및 메모리 카드의 핀(pin) 할당의 접속 단자명을 사용하여 설명한다.
버퍼(42)는 3개의 회로로 구성되는 버퍼이고, 그 입력 단자에는, 오픈 케이블 방식에 따른 복조기(12)로부터의 제어 신호인 DRX, CRX, CTX 신호가 입력되고, 그 출력 단자는, 버퍼(37)의 출력 단자와, 카드 소켓(13)의 어드레스 A[9, 8, 4] 단자에 접속된다. 버퍼(42)는, CPU(19)로부터 출력되는 이네이블 제어 신호 H에 의해서 그 온/오프가 제어된다. 또한, 버퍼(42)에는, 3.3 V의 전원 전압이 공급된다. 또한, 오픈 케이블 방식에 따른 복조기의 상세에 대해서는, 비특허문헌 4에 기재되어 있다.
버퍼(43)는 3개의 회로로 구성되는 버퍼이고, 그 입력 단자는 카드 소켓(13)의 A[7, 6, 5] 단자와, 버퍼(37)의 출력 단자에 접속되고, 그 출력 단자로부터 오픈 케이블 방식에 따른 복조기(12)에의 제어 신호인 QTX, ETX, ITX 신호가 출력된다. 버퍼(43)는, CPU(19)로부터 출력되는 이네이블 제어 신호 H에 의해서 그 온/오 프가 제어된다. 또한, 버퍼(43)에는, 3.3 V의 전원 전압이 공급된다. 또한, 만일 복조기(12)가 오픈 케이블 방식에 따르고 있지 않을 때는 버퍼(42) 및 버퍼(43)는 함께 오프된다.
버퍼(33)는 6개의 회로로 구성되는 버퍼이고, 그 입력 단자는 카드 소켓(13)으로부터의 제어 신호 단자인 WAIT#, CD1#, CD2#, IREQ#, VS1#, VS2# 단자에 접속되고, 그 출력 단자는 CPU(19)의 범용 IO 포트인 IO_[5:0]과 접속된다. 또한, 신호 명칭의 최후에 부여되는 #은 로 액티브(low active) 신호를 나타낸다. 버퍼(33)는, CPU(19)로부터 출력되는 이네이블 제어 신호 K에 의해서 그 온/오프가 제어된다. 또한, 버퍼(33)에는, 3.3 V의 전원 전압이 공급된다.
버퍼(34)는 1 회로의 버퍼이고, 그 입력 단자는 카드 소켓(13)의 VS2# 단자에 접속되고, 그 출력 단자로부터의 출력 신호는, MPEG-2_TS 신호 중의 클록 입력 신호인 TS1_CLK 신호로서 디코더(18)에 출력된다. 버퍼(34)는, CPU(19)로부터 출력되는 이네이블 제어 신호 D에 의해서 그 온/오프가 제어된다. 또한, 버퍼(34)에는, 3.3 V의 전원 전압이 공급된다.
버퍼(35)는 1 회로의 버퍼이고, 그 입력 단자는 카드 소켓(13)의 A[14] 단자에 접속되고, 그 출력 단자로부터의 출력 신호는, MPEG-2_TS 신호 중의 클록 입력 신호인 TS1_CLK로서 디코더(18)에 출력된다. 버퍼(35)는, CPU(19)로부터 출력되는 이네이블 제어 신호 E에 의해서 그 온/오프가 제어된다. 또한, 버퍼(35)에는, 3.3 V의 전원 전압이 공급된다.
버퍼(36)는 10개의 회로로 구성되는 버퍼이고, 버퍼(36)의 10개 회로 중의 8 개 회로의 입력 단자는, 카드 소켓(13)의 데이터 D[15:8] 단자에 접속되고, 그 출력 단자는 디코더(18)에서의 MPEG-2_TS 신호 중의 데이터 입력 신호인 TS1_DATA[7:0]에 접속된다. 또한, 버퍼(36)의 10개 회로 중의 2개 회로의 입력 단자는, 카드 소켓(13)의 SPKR# 및 STSCHG# 단자에 접속되고, 그 출력 단자로부터의 출력 신호는 MPEG-2_TS 신호 중의 유효 신호 및 동기 신호인 TS1_VALID 신호, TS1_SYNC 신호로서 디코더(18)에 출력된다. 버퍼(36)는, CPU(19)로부터 출력되는 이네이블 제어 신호 K에 의해서 그 온/오프가 제어된다. 또한, 버퍼(36)에는, 3.3 V의 전원 전압이 공급된다.
버퍼(37)는 6개의 회로로 구성되는 버퍼이고, 그 입력 단자에는, CPU(19)로부터 출력되는 어드레스 신호인 A[10:5] 신호가 입력되고, 그 출력 단자는 카드 소켓(13)의 어드레스 A[9:4] 단자와, 버퍼(42)의 3 비트의 출력 단자와, 버퍼(43)의 3 비트의 입력 단자에 접속된다. 버퍼(37)는, CPU(19)로부터 출력되는 이네이블 제어 신호 F에 의해서 그 온/오프가 제어된다. 또한, 버퍼(37)에는, 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압이 공급된다.
버퍼(38)는 8개의 회로로 구성되는 버퍼이고, 그 입력 단자에는, CPU(19)로부터 출력되는 어드레스 신호인 A[14:11] 신호 및 A[4:1] 신호가 입력되고, 그 출력 단자는 카드 소켓(13)의 어드레스 A[13:10] 및 A[3:0] 단자에 접속된다. 버퍼(38)는, CPU(19)로부터 출력되는 이네이블 제어 신호 J에 의해서 그 온/오프가 제어된다. 또한, 버퍼(38)에는, 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압이 공급된다.
버퍼(39)는 1 회로의 버퍼이고, 그 입력 단자에는 CPU(19)로부터 출력되는 어드레스 신호인 A[15] 신호가 입력되고, 그 출력 단자는 카드 소켓(13)의 어드레스 A[14]와, 버퍼(35)의 1 비트의 입력 단자에 접속된다. 버퍼(39)는, CPU(19)로부터 출력되는 이네이블 제어 신호 F에 의해서 그 온/오프가 제어된다. 또한, 버퍼(39)에는, 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압이 공급된다.
이상의 어드레스 신호의 접속에 있어서, CPU(19)의 어드레스 신호가 카드 소켓(13)의 어드레스 신호에 대하여, 1 비트만큼 상위로 시프트(shift)되어 있는 것은, CPU(19)로부터 카드 소켓(13)에 접속된 PC 카드 등에 액세스할 때에 워드 액세스하는 시스템 구성을 위한 것이다. 만일 바이트 액세스하는 구성이면, 어드레스 신호를 상위로 시프트시키지 않고 접속한다.
버퍼(40)는 8개 회로의 버퍼이고, 쌍방향 버퍼가 병렬로 접속되어서 구성된다. 여기서, 버퍼(40)는, (a) CPU(19)로부터 카드 소켓(13)에의 방향의 완충 처리를 실행하는 버퍼(40A)와, (b) 카드 소켓(13)으로부터 CPU(19)에의 방향의 완충 처리를 실행하는 버퍼(40B)를 포함한다. 또한, CPU(19)로부터의 방향 제어 신호(도시되어 있지 않음)에 의해서 신호의 방향이 제어된다. 버퍼(40)의 한쪽의 입출력 단자는 카드 소켓(13)의 데이터 D[7:0] 단자에 접속되고, 버퍼(40)의 다른 쪽의 입출력 단자는 CPU(19)가 입출력하는 데이터 신호의 데이터 D[7:0] 단자와 접속된다. CPU(19)로부터 출력되는 이네이블 제어 신호 J에 의해서 버퍼(40)의 출력의 온/오프가 제어된다. 또한, 버퍼(40A)에는 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압이 공급되고, 버퍼(40B)에는 전원 단자(31A)로부터의 3.3 V의 전원 전압 이 공급된다.
버퍼(41)는 8개 회로의 버퍼이고, 그 입력 단자에는 CPU(19)의 범용 IO 포트로부터의 IO[13:6] 신호가 입력되고, 그 출력 단자는 카드 소켓(13)의 REG#, WE#, OE#, IOWR#, IORD#, CE1#, CE2#, RESET 단자에 접속된다. 버퍼(41)는, CPU(19)로부터 출력되는 이네이블 제어 신호 J에 의해서 그 온/오프가 제어된다. 또한, 버퍼(41)에는, 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압이 공급된다.
이상과 같이 구성된 CA 인터페이스 회로(3)에 있어서, 복조기(12)로부터 출력되는 MPEG-2_TS 신호는, 카드 소켓(13)을 통하여, 일단 CA 모듈(14)에 입력되어서, CA 모듈(14)에 의해서 디스크램블된 후, 디코더(18)에 출력된다. 스크램블되어 있지 않은 클리어(clear; 소거) 채널 등의 MPEG-2_TS 신호는, CA 모듈(14)을 경유하지 않고 디코더(18)에 출력해도 좋다. 또한, ISDB-T 방식과 같이, CA 모듈(14)을 사용하지 않고 IC 카드를 사용하여 디스크램블하는 경우는, CA 모듈(14)을 경유하지 않고 디코더(18)에 출력해도 좋다. 경로의 선택을 가능하게 하는 신호의 접속으로서는, 복조기(12)로부터 출력되는 MPEG-2_TS 신호 중에서 제어 신호인 유효 신호, 동기 신호, 클록 신호인 VALID, SYNC, CLK 신호는, 카드 소켓(13)의 A[25:18] 단자에 출력되는 동시에, MPEG-2_TS 신호 중의 제어 신호인 유효 신호, 동기 신호, 클록 신호인 TS0_VALID, TS0_SYNC, TS0_CLK로서 디코더(18)에 출력된다. 또한, 복조기(12)로부터 출력되는 MPEG-2_TS 신호 중에서 데이터 출력 신호인 DATA[7:0] 신호는, 카드 소켓(13)의 A[17:15] 단자에 출력되는 동시에, MPEG-2_TS 신호 중의 데이터 입력 신호인 TS0_DATA[7:0] 신호로서 디코더(18)에 출력된다. 여기서, CPU(19)는, 스크램블되어 있지 않은 클리어 채널인가 아닌가에 대해서는 미리 프로그램 정보 등으로부터 인식할 수 있으므로, 이 인식에 따라서 TS0 신호계 또는 TS1 신호계의 어느 하나의 신호계를 선택하도록 디코더(18)를 설정한다.
또한, 도 7에서, 카드 소켓(13)의 접속 단자 중에서, IOIS16#, INPACK#, VPP 단자에 대해서는, 특히 본 발명에 관계되지 않으므로 설명을 생략한다. 또한, 카드 소켓(13)에서의 전원 단자 Vcc에는, 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압이 공급된다. 또한, 카드 소켓(13)에서의 CD1#, CD2#, VS1#, VS2# 단자에는, 전원 단자 Vcc와의 사이에 풀업 저항이 접속된다.
또한, 디코더 LSI(2)에 접속되는 신호 명칭 및 복조기(12)에 접속되는 VALID, SYNC, CLK, DATA[7:0]의 신호 명칭에 대해서는, 설명을 위하여 일례를 나타낸 것뿐이고, 특히 규격 등으로 규정되어 있는 신호가 아니다.
도 9는, CA 인터페이스 회로(3)를 사용했을 때의 도 1의 시스템에서, CPU(19)로부터 각각의 버퍼(33 내지 43)에 공급되는 이네이블 제어 신호 D, E, F, H, J, K의 온/오프 상태의 테이블을 나타내는 도면이다. 도 9에서는, 디코더 층 기판(507)에 접속되는 복조 기능층 기판(620)의 종류 및 카드 소켓(13)에 삽입되는 CA 모듈(14)의 종류나 상태에 대한 각각의 이네이블 제어 신호 D, E, F, H, J, K의 설정을 나타낸다. 도 13에서 이네이블 제어 신호 D, E, F, H, J, K에 의한 버퍼(33 내지 43)의 온/오프의 설정을 나타낸다.
도 9에서, ISDB-T 방식을 사용하는 일본용 복조 기능층 기판(620-1)이 디코더 층 기판(507)에 접속되어 있을 때, 이네이블 제어 신호 K 이외의 이네이블 제어 신호 D, E, F, H, J가 인가되는 버퍼(34 내지 43)는 오프(off)가 되도록 제어된다. 이 제어는, ISDB-T 방식에 따른 CA 모듈(14)은 카드 소켓(13-2, 13-3)에는 삽입되지 않고, IC 카드 소켓(13-1)에 삽입되도록 하기 위한 것이다. 만일 다른 시장용의 CA 모듈(14)이 카드 소켓(13)에 삽입되었을 때에 버퍼의 출력이 온으로 되어 있는 것을 방지하기 위한 것이기도 하다. CPU(19)는, CA 모듈(14)이 삽입되어 있는지 아닌지를, 버퍼(33)를 통하여, CD1# 또는 CD2# 단자의 신호 레벨을 모니터함으로써 검출할 수 있다. CA 모듈(14)의 삽입 후에, CI 카드인가 아닌가, 또는 케이블 카드인가 아닌가는, CA 모듈(14) 내의 메모리에 카드의 속성이 기록되어 있으므로, CPU(19)는 그것을 버퍼(40)를 통하여 판독함으로써, 인식할 수 있다. 회로 모듈(1)은, CA 모듈(14)의 속성을 나타내는 신호를 머더보드(201)로부터 수신한다. 이에 따라서, CPU(19)는 삽입되어 있는 CA 모듈(14)의 종류를 판별할 수도 있다.
CA 인터페이스 회로(3)의 제어에 대하여, 도 7을 참조하여, 각 방식의 머더보드(201)를 사용할 때의 구체 예에 대해서 이하에 설명한다.
DVB-T 방식을 사용하는 유럽용 복조 기능층 기판(620-2)이 디코더 층 기판(507)에 접속되어 있을 때, 버퍼(33, 34)는 온으로 되고, 버퍼(35)는 오프로 된다. 이때, 디코더(18)의 TS1_CLK 신호 단자에는, 버퍼(34)를 통하여 카드 소켓(13)의 VS2# 단자가 접속되어서 클록 신호가 공급된다. 또한, 버퍼(37)는 온으로 되고, 버퍼(42)는 오프로 된다. 이때, CPU(19)의 CPU_A[10:5] 단자는 버퍼(37)를 통하여 카드 소켓(13)의 A[9:4] 단자에 접속된다. 또한, 버퍼(39)는 온으로 되고, 이때, CPU(19)의 CPU_A[15] 단자는 버퍼(39)를 통하여 카드 소켓(13)의 A[14] 단자에 접 속된다. 또한, 버퍼(40)가 온되므로, CPU(19)의 CPU(19)로부터 어드레스 신호 및 데이터 신호가 카드 소켓(13)에 출력된다.
또한, ATSC 방식 및 오픈 케이블 방식을 사용하는 미국용 복조 기능층 기판(620-3)이 디코더 층 기판(507)에 접속되고, 케이블 카드가 카드 소켓(13)에 삽입되어 있을 때에, 케이블 카드의 초기 상태인 메모리 상태에 있어서는, 버퍼(34) 및 버퍼(35)는 오프로 되고, 디코더(18)의 TS1_CLK 단자는, 카드 소켓(13)에 접속되지 않는다. 또한, 버퍼(37)는 온으로 되고, 버퍼(42)는 오프로 된다. 이때, CPU(19)의 CPU_A[10:5] 단자는 버퍼(37)를 통하여 카드 소켓(13)의 A[9:4] 단자에 접속된다. 또한, 버퍼(39)는 온으로 되고, 이때, CPU(19)의 CPU_A[15] 단자는 버퍼(39)를 통하여 카드 소켓(13)의 A[14]에 접속된다. 또한, 버퍼(40)는 온으로 된다. 이에 따라서, CPU(19)의 CPU(19)로부터 어드레스 신호 및 데이터 신호가 카드 소켓(13)에 출력된다.
또한, 케이블 카드가 카드 소켓(13)에 삽입되어 있을 때에, 케이블 카드가 동작 상태로 변화된 소위 케이블 카드 상태에 있어서는, 버퍼(34)는 오프로 되고, 버퍼(35)는 온으로 된다. 이때, 카드 소켓(13)의 A[14] 단자는, 버퍼(35)를 통하여 CPU(19)의 TS1_CLK 단자에 접속되어서, 카드 소켓(13)으로부터의 클록 신호가 TS1_CLK로서 디코더(18)에 출력된다. 또한, 버퍼(37, 39)는 오프로 되고, 이때, CPU(19)의 CPU_A[15] 단자는 카드 소켓(13)의 A[14] 단자에 접속되지 않으며, 또한, CPU(19)의 CPU_A[10:5] 단자는 카드 소켓(13)의 A[9:4] 단자에 접속되지 않는다. 또한, 버퍼(42, 43)는 온으로 되고, 복조기(12)로부터의 제어 신호인 DRX, CRX, CTX 신호는, 버퍼(42)를 통하여 카드 소켓(13)의 A[9, 8, 4] 단자에 출력된다. 또한, 카드 소켓(13)의 A[7:3] 단자로부터의 제어 신호인 QTX, ETX, ITX 신호는 버퍼(43)를 통하여 복조기(12)에 출력된다.
이어서, CPU(19)에 의해서 실행되는, 각각의 버퍼(33 내지 43)에 공급되는 전원의 제어 및 카드 소켓(13)의 전원 단자 Vcc에 공급되는 전원의 제어에 대하여 도 10을 이용하여 설명한다. 도 10은 도 7의 CA 인터페이스 회로(3)를 사용했을 때의 도 1의 시스템에 있어서, 도 7의 각각의 버퍼(33 내지 43) 및 PC 카드에 공급되는 전원 전압의 테이블을 나타낸다. 즉, 도 10에서는, 회로 모듈(1)에 접속되는 복조 기능층 기판(620)의 종류 및 카드 소켓(13)에 삽입되는 CA 모듈(14)의 종류나 상태에 대한 전원 전압 절환 스위치(31)의 설정을 나타낸다. 또한, 도 10에서 전원 전압 절환 스위치(31)로부터 출력되는 전원 전압을 나타낸다.
도 10에서, ISDB-T 방식을 사용하는 일본용 복조 기능층 기판(620-1)이 디코더 층 기판(507)에 접속될 때, 또는 CA 모듈(14)이 미삽입일 때, 3.3 V의 전원 전압이 공급된다. 또한, DVB-T 방식을 사용하는 유럽용 복조 기능층 기판(620-2)이 디코더 층 기판(507)에 접속되어 있을 때, 5 V의 전원 전압이 공급된다. ATSC 방식 및 오픈 케이블 방식을 사용하는 미국용 복조 기능층 기판(620-3)이 디코더 층 기판(507)에 접속되고, 케이블 카드가 카드 소켓(13)에 삽입되어 있을 때에, 3.3 V의 전원 전압이 공급되도록 제어된다.
도 11은 도 6의 CPU(19)에 의해서, 실행되는 CA 모듈 삽입 검출 처리를 나타내는 플로차트이다.
도 11에 있어서, 우선, 단계 S1에서 전원 전압 절환 스위치(31)를 접점 a측으로 절환함으로써, 버퍼(37 내지 41) 및 카드 소켓(13-2, 13-3)의 전원 단자 Vcc에 3.3 V의 전원 전압을 출력한다. 이어서, 단계 S2에서 오프를 지시하는 이네이블 제어 신호 D, E, F, H, J를 각각 버퍼[34, 35, (37, 39), (42, 43), (38, 40, 41)]에 출력하고, 온을 지시하는 이네이블 제어 신호 K를 버퍼(33, 36)에 출력한다. 그리고, 단계 S3에서 카드 소켓(13-2, 13-3)의 CD1# 단자 또는 CD2# 단자에 로 레벨 신호가 검출되었는지 아닌지를 판단하여, YES가 될 때까지, 단계 S3의 처리를 반복하고, YES가 되었을 때, 단계 S4에서 CA 모듈(14)의 삽입을 인식하여, 카드 소켓(13-2, 13-3)의 VS1# 단자의 신호 레벨을 판독하고, 단계 S5에서 카드 소켓(13-2, 13-3)의 VS1# 단자에 로 레벨 신호가 검출되었는지 아닌지를 판단하여, YES인 경우는 단계 S8로 진행하는 한편, NO인 경우는 단계 S6으로 진행한다.
단계 S6에서, CI 카드의 삽입 상태를 인식하고, 전원 전압 절환 스위치(31)를 접점 b측으로 절환함으로써, 버퍼(37 내지 41) 및 카드 소켓(13-2, 13-3)의 전원 단자 Vcc에 5 V의 전원 전압을 출력한다. 또한, 단계 S7에서, 온을 지시하는 이네이블 제어 신호 D, F, J를 각각 버퍼[34, (37, 39), (38, 40, 41)]에 출력하고, 이 처리를 종료한다.
단계 S8에서, 케이블 카드는 초기 상태인 것으로 인식하고, 단계 S9에서, 온을 지시하는 이네이블 제어 신호 F, J를 각각 버퍼[(37, 39), (38, 40, 41)]에 출력한다. 이어서, 단계 S10에서, 케이블 카드를 초기 상태로부터 동작 상태에 변화시키는 "퍼스낼리티?체인지(personality change)" 처리를 실행한다. 그리고, 단계 S11에서, 케이블 카드는 동작 상태인 것으로 인식하고, 오프를 지시하는 이네이블 제어 신호 F를 버퍼(37, 39)에 출력하고, 온을 지시하는 이네이블 제어 신호 E, H를 각각 버퍼[35, (42, 43)]에 출력하여, 이 처리를 종료한다.
이상의 CA 모듈 삽입 검출 처리를 실행함으로써, 카드 소켓(13-2, 13-3)에 삽입된 CA 모듈(14)의 종류를 검출할 수 있고, 적절한 이네이블 제어 신호 D, E, F, H, J, K를 설정하고 또한 전원 전압을 설정할 수 있다. 또한, 카드 소켓(13-2, 13-3)의 CD1#, CD2#, VS1# 단자의 사양에 대해서는, 비특허문헌 4에 기재되어 있다.
이상 설명한 바와 같이, 본 실시형태에 의한 CA 인터페이스 회로(3)에 있어서의 시스템 구성 및 버퍼 제어에 의하면, 카드 소켓(13-2, 13-3)에, CI 카드 또는 케이블 카드가 삽입되거나 또는 삽입되어 있지 않은 경우에, 디코더 LSI(2)와 카드 소켓(13-2, 13-3) 사이의 접속 및 접속에 있어서의 전원 전압 레벨을 적절하게 설정할 수 있다.
이상과 같이 구성된, 제1실시형태에 의한 CA 인터페이스 회로(3)에 있어서의 시스템 구성 및 버퍼 제어는, 카드 소켓(13)에 CI 카드 또는 케이블 카드가 삽입되거나 또는 삽입되어 있지 않을 때에, 디코더 LSI(2)와 카드 소켓(13)과의 사이의 전기적 사양, 예를 들어 접속 및 접속에 있어서의 전압 레벨을 적절하게 설정할 수 있다. 또한, ISDB-T 방식을 사용하는 일본용 복조 기능층 기판(620-1)과, DVB-T 방식을 사용하는 유럽용 복조 기능층 기판(620-2)과, ATSC 방식 및 오픈 케이블 방식을 사용하는 미국용 복조 기능층 기판(620-3) 중 어떠한 복조 기능층 기판(620)이 디코더 층 기판(507)에 접속되어 있는 경우에도, 디코더 LSI(2)와 카드 소켓(13)과의 사이의 전기적 사양, 예를 들어 접속 및 접속에 있어서의 전압 레벨을 적절하게 설정할 수 있다. 또한, 제1실시형태에서는, 사용자의 디지털 텔레비전 수신기의 사용 방법을, 카드 소켓(13-2, 13-3)에 CI 카드 또는 케이블 카드를 삽입하거나 또는 인출할 때는, 미리 디지털 텔레비전 수신기의 전원을 낮추어서 실행하도록 한정함으로써, CPU(19)의 제어를 간이화(簡易化)할 수 있다. 구체적으로는, 카드 소켓(13)에 CI 카드 또는 케이블 카드가 삽입되거나 또는 삽입되어 있지 않을 때의, 디코더 LSI(2)와 카드 소켓(13)과의 사이의 전기적 사양의 설정 제어를 생략하고, 복조 기능층 기판(620)의 종류만으로써, 디코더 LSI(2)와 카드 소켓(13)과의 사이의 전기적 사양의 설정 제어를 실행하여도 좋다. 이것은, 각국, 지역마다 사용하는 CA 모듈은 방송 방식에 의해서 규정되어서 결정되어 있음으로써 가능하다.
또한, CPU(19)에 의한 디코더(18)의 제어에 대하여 이하에 설명한다. ISDB-T 방식을 사용하는 일본용 복조 기능층 기판(620-1)이 디코더 층 기판(507)에 접속되어 있을 때에, 복조기(12)로부터 입력되는 MPEG-2_TS 신호에 대하여, ISDB-T 방식에 따른 복호화 방법을 사용하여 복호화 처리를 실행함으로써, 영상 신호 및 음성 신호로 변환한다. 또한, DVB-T 방식을 사용한 유럽용 복조 기능층 기판(620-2)이 디코더 층 기판(507)에 접속되어 있을 때에, 복조기(12)로부터 입력되는 MPEG-2_TS 신호에 대하여, DVB-T 방식에 따른 복호화 방법을 사용하여 복호화 처리를 실행함으로써, 영상 신호 및 음성 신호로 변환한다. 또한, ATSC 방식 및 오픈 케이블 방식을 사용하는 미국용 복조 기능층 기판(620-3)이 디코더 층 기판(507)에 접속되어 있을 때에, 복조기(12)로부터 입력되는 MPEG-2_TS 신호에 대하여 ATSC 방식에 따른 복호화 방법을 사용하여 복호화 처리를 실행함으로써, 영상 신호 및 음성 신호로 변환한다.
도 17은 본 발명의 제1실시형태의 변형예에 의한, 회로 모듈(1)과, 이 회로 모듈(1)에 접속되는 각국용 머더보드(201-1, 201-2, 201-3)를 포함하는 시스템의 구성을 나타내는 블록도이다. 제3실시형태에서는, 각국용 복조 기능층 기판(620-1, 620-2, 620-3)에 있어서, 제어 전압 V1, V2의 각각의 신호선(24, 25)을 접지 도체(GND)에 접속할 것인가 미접속(NC)으로 할 것인가에 따라서, 복조 기능층 기판(620-1, 620-2, 620-3)의 종류를 설정하는 종별 데이터 신호를 준비하였지만, 본 발명은 이것에 한정되지 않으며, 도 17에 나타내는 바와 같이, 복조 기능층 기판(620-1, 620-2, 620-3) 내에, 제어 전압 V1, V2의 설정 데이터를 기억하는 비휘발성 메모리인 EEPROM(209-1, 209-2, 209-3)을 실장하여, CPU(19)가 EEPROM(209-1, 209-2, 209-3)으로부터 종별 데이터를 판독함으로써, 종별 데이터 신호를 발생시켜서, 복조 기능층 기판(620-1, 620-2, 620-3)의 종류를 검출해도 좋다. 또한, 제어 전압 V1, V2의 설정 데이터를 기억하는 기억 수단은 EEPROM이 아니고 플래시 메모리나 레지스터 등이라도 좋다.
이상 설명한 바와 같이, 본 실시형태에 의한 디코더 LSI(2), CA 인터페이스 회로(3)를 실장한 디코더 층 기판(507)과, 복조기(12)를 실장한 복조 기능층 기판(620)과, 확장 기능 LSI를 실장한 확장 기능층 기판(401)을 포함하여 적층한 회로 모듈(1)에 의하면, 단체(單體)로 DVB-T 방식, ISDB-T 방식, ATSC 방식, 및 오픈 케이블 방식에서의 튜너(612) 및 CA 모듈(14)과 물리적 및 전기적으로 접속하여 동작을 보증할 수 있는 동시에, DVB-T 방식, ISDB-T 방식, ATSC 방식, 및 오픈 케이블 방식 등의 방식에서의 압축된 영상 신호 및 음성 신호를 복호화할 수 있다.
또한, 회로 모듈(1)은 반도체 칩 크기 또는 LSI 패키지 크기로 소형?경량으로 제품화할 수 있다. 또한, 회로 모듈(1)은 액정 디스플레이, 플라즈마 디스플레이, CRT 디스플레이 및 셋톱 박스의 머더보드와도 접속하여 각 디스플레이 장치의 텔레비전 수상기를 제품화할 수 있다. 따라서, 디지털 텔레비전 수신기의 제조업자는, 본 실시형태에 의한 회로 모듈(1)을 사용하면, 각국이나 각 지역마다의 튜너(612)와 각 시장의 CA 모듈(14)용의 카드 소켓(13-2, 13-3) 또는 IC 카드 소켓(13-1)과 각 디스플레이 장치마다의 인터페이스(206)를 실장한 머더보드(201)를 설계하여 접속함으로써, 각국이나 각 지역, 각 시장용의 각 디스플레이 장치를 구비한 디지털 텔레비전 수신기를 용이하게, 또한 종래기술에 비교하여 저비용이면서 또한 소형?경량으로 제품화할 수 있다.
또한, 확장 기능층 기판(401)에는, 네트워크 관련 기능을 구비할 수 있는 동시에, CATV 모뎀 기능을 구비할 수 있다. 따라서, 디지털 텔레비전 수신기의 제조업자는, 본 실시형태에 의한 회로 모듈(1)을 사용하면, 각국이나 각 지역마다의 튜너(612)와 각 시장의 CA 모듈(14)용의 카드 소켓(13-2, 13-3) 또는 IC 카드 소켓(13-1)과 각 디스플레이 장치마다의 인터페이스(206)를 실장한 머더보드(201)를 설계하여 접속함으로써, 각 지역, 시장용의 로 엔드로부터 하이 엔드까지의 디지털 텔레비전 수신기를 용이하게, 더욱이 종래기술에 비교하여 저가격이면서 또한 소형?경량으로 제품화할 수 있다.
(제2실시형태)
도 18은 본 발명의 제2실시형태에 의한 텔레비전 수신기에 있어서, 회로 모듈(311)을 머더보드(313)에 실장하고, 머더보드(313)를 수신기 케이스(204) 내에 실장할 때의 텔레비전 수신기의 일부 분해 실장도이다. 또한, 도 19는 회로 모듈(311)의 평면도이고, 도 20은 회로 모듈(311)의 이면도(裏面圖)이다. 또한, 도 21은 회로 모듈(311)의 다층 구조를 나타내는 분해 사시도이다. 도 22는 회로 모듈(311)의 다층 구조를 나타내는 단면도이다. 도 23은 본 발명의 제2실시형태에 의한, 회로 모듈(311)과, 이 회로 모듈(311)에 접속되는 각국용 머더보드(313-1, 313-2, 313-3)를 포함하는 시스템의 구성을 나타내는 블록도이다.
이하, 제2실시형태에 의한 텔레비전 수상기에 대하여 도 18 내지 도 23을 참조하여 설명하지만, 도 18 내지 도 23에서, 제1실시형태와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고 그 상세한 설명을 생략한다.
도 18에서, 텔레비전 수신기용 회로 모듈(311)은, 디지털 텔레비전 방송파 신호를 입력하기 위한 커넥터(314)와, 각 시장마다의 CA 모듈을 접속하기 위한 소켓(205)과, 디지털 음성 신호 또는 아날로그 음성 신호와 디지털 영상 신호를 출력하는 디스플레이 인터페이스(206)가 실장된 머더보드(313)에 실장된다. 여기서, 회로 모듈(311)은, 유전체 기판으로 제조된 머더보드(313)의 위치 1A에 실장되고, 이 머더보드(313)는, 수신기 케이스(204)의 위치 201A 내에 실장된다.
머더보드(313)를 각국이나 각 지역, 각 시장마다 각각 준비함으로써, 회로 모듈(311)과 접속하여, 각국이나 각 지역, 각 시장용의 텔레비전 수신기를 제품화할 수 있다. 또한, 머더보드(313)를 각 디스플레이 장치마다 각각 준비함으로써, 각 디스플레이 장치를 구비한 텔레비전 수상기를 제품화할 수 있다. 마찬가지로 각국이나 각 지역, 각 시장마다, 각 디스플레이 장치를 구비한 텔레비전 수상기를 제품화할 수 있다.
도 19에서, 회로 모듈(311)의 상면인 부품 배치면에 실장되어 있는 회로 부품은, 각국이나 각 지역의 텔레비전 방송파 신호를 입력하여 중간 주파 신호로 주파수 변환하는 실리콘 튜너(301)와, 디코더 LSI(2)의 클록을 발생하여 출력하는 아날로그 신호 처리용 회로 부품인 VCXO(5)와, 디코더 LSI(2) 내의 CPU용 프로그램의 코드 등의 데이터를 기억하는 ROM(6)과, 이더넷 인터페이스(402)의 클록을 발생하여 출력하기 위한 수정 발진자(306)와, 각 회로 부품용의 전원(도시되어 있지 않음)에 접속되는 복수의 콘덴서(7)를 포함한다. 또한, 실리콘 튜너(301)는, 실리콘 기판 상에 형성된 실리콘 칩 내에, 주파수 변환 처리 등을 실행하는 DSP를 포함하고, DSP를 제어하기 위한 제어 프로그램을 EEPROM에 저장하여 실행함으로써, 텔레비전 방송파 신호 등의 무선 아날로그 신호의 수신 처리를 실행할 수 있다. 여기서, 최근에 개발된 실리콘 튜너(301)는, 종래의 아날로그 회로로 구성되었던 수신 회로를, 반도체 칩 내의 아날로그/디지털 변환 회로 및 디지털 회로를 포함하는 실리콘 칩으로 구성하는 튜너로서 알려져 있다. 아날로그 신호인 텔레비전 방송파 신호에 대하여, 아날로그 회로에서는 코일이나 콘덴서를 교환해서 수신 사양을 결정하였지만, 디지털 회로는 디지털 변환한 후에 반도체 칩 내의 연산 회로에서 수신 사양을 결정한다. 따라서, 단일 반도체 칩에 있어서도 각국이나 각 지역의 텔레비전 방송파 신호를 수신할 수 있다.
도 20에서, 회로 모듈(311)의 이면인 납땜 면에 실장되어 있는 회로 부품은, 디코더 LSI(2)의 전원 단자와 접지 도체와의 사이에 접속되는 콘덴서(10)와, 회로 모듈(311)을 머더보드(313)에 실장할 때에 신호선 및 전원선을 접속하기 위한 회로 모듈(311)의 외부 단자인 땜납 볼(9)을 포함한다. 회로 모듈(311)의 상면과 이면에는 주로 범용 회로 부품이 실장된다.
도 19 및 도 20에 나타내는 바와 같이, 회로 모듈(311)의 상면 및 이면의 각각의 기판 가장자리 주위부에 복수의 랜드(302)가 형성된다. 여기서, 각각의 랜드(302)는 도전성 금속 박막으로 형성되고, 각각의 랜드(302)는 땜납 볼(9)의 직경에 비교하여 직경이 작고, 그 배열 간격이 작도록 고밀도로 형성된다. 또한, 각각의 랜드(302)는, 회로 모듈(311)의 기판상에서 땜납 볼(9)보다도 외측에 형성된 것을 특징으로 한다. 복수의 랜드(302) 중에서, 상면과 이면의 동일한 좌표에 있는 랜드(302)는, 이후에 설명하는 스루홀(521), 바이어 홀(523) 또는 바이어 홀(307)을 이용하여 서로 접속되고 또한 전기적으로 접속되어 있다.
도 21에서, 회로 모듈(311)은, 다층 구조의 복수의 인쇄 배선 기판층(701, 702, 708, 712a, 719a, 710-1, 711, 706, 707)과, 중간 기재층(基材層)(703, 704, 714, 705)과, 이것들에 실장되는 회로 부품으로 구성된다. 도 21에 나타내는 바와 같이, 회로 모듈(311)은,
(a) 도 19에 나타낸 회로 부품이 실장되어 있는 상면 측의 신호 배선층 기 판(701)과,
(b) 신호 배선층 기판(702)과,
(c) 이더넷 인터페이스(402)와 하드 디스크 드라이브 인터페이스(403)와 통신 컨트롤러(404)를 실장한 네트워크 기능 확장을 위한 확장 기능층 기판(708)과,
(d) 신호 배선층 기판(709)과,
(e) 주로 가정용 전기기기나 AV 기기용의, 디지털 영상 신호 및 음성 신호의 입출력 인터페이스 기능인 HDMI(High Definition Multimedia Interface) 기능을 갖는 HDMI 칩(412a)을 실장한 인터페이스 확장을 위한 HDMI 확장 기능층 기판(712a)과,
(f) 신호 배선층 기판(719a)과,
(g) 일본용 복조기(12-1)와 복조기용 메모리(511)를 실장한 일본용 복조 기능을 위한 복조 기능층 기판(710-1)과,
(h) 신호 배선층 기판(711)과,
(i) 각국이나 각 지역의 디지털 텔레비전 방송에서의 압축 방식에 대응하는 디코딩 처리를 실행하는 디코더 LSI(2)와 디코더 LSI(2)의 워킹 메모리인 메모리(304)와 각 시장의 CA 모듈과 직접적으로 접속할 수 있는 공통 인터페이스인 CA 인터페이스 회로(3)를 실장한 디코딩 기능을 위한 디코더 층 기판(706)과,
(j) 신호 배선층 기판(707)을 구비하고, 이러한 각각의 기판이 서로 실질적으로 평행이 되도록 각각의 기판의 두께 방향으로 쌓여 겹쳐져서 적층된 적층 구조로 되어 있다.
여기서, 이더넷 인터페이스(402)와 하드 디스크 드라이브 인터페이스(403)와 통신 컨트롤러(404)와 HDMI 칩(412a)과 일본용 복조기(12-1)와 복조기용 메모리(511)와 디코더 LSI(2)와 메모리(304)와 CA 인터페이스 회로(3)는 내측 층에 실장되므로, 반도체 베어 칩의 형태이고, 기판에 와이어 본딩이나 플립 칩(flip chip) 공법으로 실장할 수 있다.
확장 기능층 기판(708)과 신호 배선층 기판(709), 또는 확장 기능층 기판(712a)과 신호 배선층 기판(719a)에 대하여, 복수 종류의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 선택된 확장 기능층 기판(708)과 신호 배선층 기판(709)은, 회로 모듈(311)에서의 위치 5A에 적층된다. 또한, 선택된 확장 기능층 기판(712a)과 신호 배선층 기판(719a)은, 회로 모듈(311)에서의 위치 5B에 적층된다. 또한, 복수 종류의 복조 기능층 기판(710-1)과 신호 배선층 기판(711)을 각국이나 각 지역마다 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다. 선택된 복조 기능층 기판(710-1)과 신호 배선층 기판(711)은, 회로 모듈(311)에서의 위치 5C에 적층된다.
신호 배선층 기판(702)과 확장 기능층 기판(708)의 사이에는 중간 기재층(703)이 적층되고, 신호 배선층 기판(709)과 확장 기능층 기판(712a)의 사이에는 중간 기재층(704)이 적층되고, 신호 배선층 기판(719a)과 복조 기능층 기판(710-1)의 사이에는 중간 기재층(714)이 적층되고, 신호 배선층 기판(711)과 디코더 층 기판(706)의 사이에는 중간 기재층(705)이 적층된다. 중간 기재층(703, 704, 714, 705)은 상하의 기판 간의 신호를 전달하는 동시에, 상하의 기판에 실장하는 회로 부품을 내부에 매입(埋入)하기 위한 기재이다. 그 재료는 접착성 시트 부재나 인쇄기판에 사용하는 기재인 것이 가능하다. 중간 기재층(703, 704, 714, 705)에 대하여, 기판 간의 신호를 전달하는, 이후에 설명하는 바이어 홀(307)을 형성하기 위한 스루홀이나 매입(埋入)하는 회로 부품의 형상에 따른 절취(切取)가 실행된다. 바이어 홀(307)은 도전성의 금이나 구리나 은 등의 금속재를 스루홀에 충전(充塡)함으로써 형성된다. 바이어 홀(307)은 중간 기재층(703)의 상하의 기판에서의 상대적으로 공통으로 배치된 랜드 사이를 전기적으로 접속하기 위하여 형성된다. 따라서, 중간 기재층(703)은 층 표면에 배선 패턴을 준비할 필요가 없고, 간단한 구조, 재료로 실현할 수 있다.
이상과 같이 구성함으로써, 제1실시형태에 비교하여, 추가로 실리콘 튜너(301)도 실장하므로, 회로 부품의 실장율을 더욱 높일 수 있다. 따라서, 회로 모듈(311)을 사용함으로써 디지털 방송 수신기를 더욱 소형화할 수 있다. 또한, HDMI 칩(412a)도 실장하므로, 다른 인터페이스의 기능을 더욱 확장할 수 있다. 또한, 제1실시형태에 비교하여, 범프나 볼로써 기판 간을 접속할 필요가 없다. 따라서, 범프를 형성하기 위한 공정이나 땜납 볼을 접속하는 리플로 공정이 불필요하게 되어서 제조 공정을 간이화할 수 있다. 또한, 인쇄기판에 통상 사용하는 바이어 홀로써 기판 간을 직접적으로 접속할 수 있으므로, 베어 칩을 내장(內藏)하는 다층 구조의 인쇄기판이라도 실현될 수 있다.
이어서, 도 22를 이용하여, 회로 모듈(311)의 적층 구조에 대하여 설명한다. 신호 배선층 기판(701, 702)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배 선층 기판(701)에는 VCXO(5), 콘덴서(7), 수정 발진자(306) 등의 범용 회로 부품이 실장되어 있다. 여기서는 도 19에 나타낸 회로 부품이 실장되어 있다. 신호 배선층 기판(701)의 상면과 신호 배선층 기판(702)의 상면의 배선은, 바이어 홀(523)에 의해서 접속되고, 신호 배선층 기판(701)의 상면과 신호 배선층 기판(702)의 이면(裏面)의 배선은, 스루홀(521)에 의해서 접속된다. 도 22에서, 실제로는 다수의 바이어 홀(523)과 스루홀(521)이 존재하지만, 이하, 각각의 바이어 홀이나 스루홀에 관한 상세한 설명은 생략한다.
확장 기능층 기판(708)과 신호 배선층 기판(709)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(702)과 확장 기능층 기판(708)은, 중간 기재층(703)을 사이에 끼워서 물리적으로 접속되어 있다. 신호 배선층 기판(702)과 확장 기능층 기판(708)은, 중간 기재층(703)이 접착성 시트 부재이면, 소정의 접착제를 사용하여 압접(壓接)함으로써 접착된다. 중간 기재층(703)이 인쇄기판에 사용하는 기재이면, 확장 기능층 기판(708)과 신호 배선층 기판(709)과 마찬가지로 소정의 접착제를 사용하여 접착된다. 신호 배선층 기판(702)과 확장 기능층 기판(708)은, 중간 기재층(703) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 바이어 홀(307)은, 접속되는 각각의 기판의 상면 및 이면에 형성되는 도전성 박막으로 이루어지는 랜드(321)에 접속된다. 실제로는 랜드(321)의 두께는 수 ㎛로부터 수 10 ㎛로서 얇다.
도 22에서, 신호 배선층 기판(702)과 확장 기능층 기판(708)의 사이의 바이어 홀(307)은 9개밖에 도시되어 있지 않지만, 실제로는 랜드(302)에 대응하여 기타 의 바이어 홀이 다수 존재한다. 이하, 바이어 홀(307)의 각각의 상세한 설명은 생략한다. 여기서, 기판(701, 708)은 두께가 수 100 ㎛인 인쇄기판이고, 중간 기재층(703)의 두께는 수 10 ㎛로부터 수 100 ㎛이다. 따라서, 내측 층에 실장되는 베어 칩 등의 회로 부품은, 중간 기재층의 두께보다도 얇게 하여 실장할 것이 요구된다.
신호 배선층 기판(701, 702)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(702)과 확장 기능층 기판(708)은, 중간 기재층(703)을 사이에 끼워서 물리적으로 접속되어 있다. 여기서, 신호 배선층 기판(702)과 확장 기능층 기판(708)은, 중간 기재층(703) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 확장 기능층 기판(708)과 신호 배선층 기판(709)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(709)과 확장 기능층 기판(712a)은, 중간 기재층(704)을 사이에 끼워서 물리적으로 접속되어 있다. 여기서, 신호 배선층 기판(709)과 확장 기능층 기판(712a)은, 중간 기재층(704) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 확장 기능층 기판(712a)과 신호 배선층 기판(719a)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(719a)과 복조 기능층 기판(710-1)은, 중간 기재층(714)을 사이에 끼워서 물리적으로 접속되어 있다. 여기서, 신호 배선층 기판(719a)과 복조 기능층 기판(710-1)은, 중간 기재층(714) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 디코더 층 기판(706)과, 신호 배선층 기판(707)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(711)과 디코더 층 기판(706) 은, 중간 기재층(705)을 사이에 끼워서 물리적으로 접속되어 있다. 여기서, 신호 배선층 기판(711)과 디코더 층 기판(706)은, 중간 기재층(705) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 배선층 기판(707)의 이면에는 복수의 땜납 볼(9)이 실장되어 있다.
신호 배선층 기판(702)과 확장 기능층 기판(708) 사이의 랜드(321) 및 바이어 홀(307)의 물리적인 배치와 전송하는 전기 신호의 종류, 신호 배선층 기판(709)과 확장 기능층 기판(712a) 사이의 랜드(321) 및 바이어 홀(307)의 물리적인 배치와 전송하는 전기 신호의 종류, 및, 신호 배선층 기판(719a)과 복조 기능층 기판(710-1) 사이의 바이어 홀(307)의 물리적인 배치와 전송하는 전기 신호의 종류는, 확장 기능층 기판(708, 712a)과 신호 배선층 기판(709, 719a)의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다. 신호 배선층 기판(711)과 디코더 층 기판(706) 사이의 랜드(321) 및 바이어 홀(307)의 물리적인 배치와 전송하는 전기 신호의 종류는, 복조 기능층 기판(710-1)과 신호 배선층 기판(711)의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다.
제1실시형태에 의한 접속 단자 T6～T10은 범프 또는 땜납 볼로 형성되지만, 제2실시형태에 있어서는, 접속 단자 T11～T13은 랜드(321) 또는 바이어 홀(307)로 형성된다. 접속 단자 T11～T13은, 도 22에 나타내는 바와 같이, 제1실시형태에 의한 접속 단자 T6～T10 이외에 추가로, 이하와 같이 배치된다.
(a) 이더넷 인터페이스(402)용 또는 HDMI 칩(412a)의 클록 신호를 전송하기 위하여 수정 발진자(306)와 이더넷 인터페이스(402) 또는 HDMI 칩(412a)을 접속할 수 있고, 랜드 또는 바이어 홀로 형성되는 접속 단자 T11은, 신호 배선층 기판(701)으로부터, 또한 확장 기능층 기판(708)으로부터 확장 기능층 기판(712a)까지의 기판 사이에 형성되어서 배치된다.
(b) 아날로그 신호인 텔레비전 방송파 신호를 전송하기 위하여, 실리콘 튜너(301)와 메인 보드(313)에 실장되는 커넥터(314)를 접속할 수 있고, 랜드, 바이어 홀 또는 땜납 볼(9)로 형성되는 접속 단자 T12는, 신호 배선층 기판(701)으로부터 메인 보드(313)까지의 기판 사이에 형성되어서 배치된다.
(c) 랜드 또는 바이어 홀로 형성되는 접속 단자 T13은, 접지 도체에 접속되고, 신호 배선층 기판(701)으로부터 메인 보드(313)까지의 기판 사이에 형성되어서 배치된다.
(d) 범프로 형성되는 접속 단자 T8 및 T11은, 기타의 접속 단자(범프)보다도 내측에 배치된다. 따라서, 특히, 전기적 특성이 요구되는 클록 신호에 대하여, 접속하는 회로 부품 간의 배선 거리를 특히 짧게 할 수 있다. 클록 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다.
여기서, 회로 모듈(311)은, 그 기판의 상면 또는 이면에 랜드(302)를 형성하고, 바이어 홀(307), 바이어 홀(523) 또는 스루홀(521)을 이용하여, 내장된 기판 간의 접속 단자인 T1 내지 T12를 상면 또는 이면의 랜드(302)에 전기적으로 접속할 수 있다. 또한, 상면의 랜드(302)로부터 내장된 기판 간의 접속 단자와 이면의 랜드(302)까지를 전기적으로 접속시킬 수도 있다.
또한, 도 19에서, 예를 들어 그 좌측 중앙부에 나타내는 바와 같이, 접속 단자 T13은 접속 단자 T12를 둘러싸도록 형성되어서 배치된다. 따라서, 접속 단자 T12를 통하여 전송하는 아날로그 신호인 텔레비전 방송파 신호와, 디지털 신호인 MPEG-TS 신호 등을 전기적으로 분리할 수 있다. 이에 따라서, 디지털 신호가 아날로그 신호에 미치는 전기적인 방해를 억제할 수 있다. 또한, 도 19에서, 예를 들어 그 우측 중앙부에 나타내는 바와 같이, 8개의 접속 단자 T10을 둘러싸도록, 16개의 접속 단자 T13을 형성하여 배치하고 있다. 따라서, 접속 단자 T10을 통하여 전송하는 콘텐츠 데이터의 신호를, 접지 도체로 형성되는 접속 단자 T13을 포함하는 실질적으로 동축 케이블의 형식으로 전송할 수 있다. 이에 따라서, 콘텐츠 데이터의 전송에의 다른 신호나 잡음으로부터의 간섭을 억압할 수 있다.
따라서, 종래 기술에 의한 회로 모듈에서는, 층간 접속만의 역할이었던 랜드 및 바이어 홀 군(群)을, 층을 교체하기 위한 인터페이스의 커넥터 단자와 같이 취급할 수 있다. 그 결과, 확장하는 기능의 선택은 층을 교체함으로써 선택할 수 있게 된다. 따라서, 확장 기능층 기판(708 또는 712a)과 신호 배선층 기판(709 또는 719a)의 기판 세트에 대하여, 복수 종류의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 또한, 복조 기능층 기판(710-1)과 신호 배선층 기판(711)의 기판 세트에 대하여, 복수 종류의 복조기의 기판 세트를 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다.
또한, 수 mm의 높이를 갖는 수정 발진자(306)는, 확장 기능층 배선 기판(708)에 실장하지 않고 또한 중간 기재층(703)에 매입하지 않고, 신호 배선층 기판(701)에 실장하여 T11을 이용해서 확장 기능층 배선 기판(708)과 접속함으로써, 중간 기재층(703)의 두께를 얇게 억제할 수 있다. 또한, 신호 배선층 기판(701)과 신호 배선층 기판(702)을 각국이나 각 지역에 공통으로 하면서, 복수 종류의 복조 기능층 기판(710-1)과 신호 배선층 기판(711)을 각국이나 각 지역마다 각각 준비하여, 교체해서 적층할 수 있다. 또한, 기판 간의 접속에 사용하는 통상의 커넥터의 간격은 수 mm이다. 한편, 바이어 홀의 간격은 수 10 ㎛로부터 수 100 ㎛ 정도이므로, 바이어 홀을 커넥터 단자와 같이 사용함으로써, 기판 간의 접속에 사용하는 통상의 커넥터를 사용하는 경우보다도 대폭으로 소형화할 수 있다. 또한, 디코더 층 기판(706)과 신호 배선층 기판(707), 확장 기능층 기판(708, 712a)과 신호 배선층 기판(709, 719a), 및 복조 기능층 기판(710-1)과 신호 배선층 기판(711)은, 단체(單體)의 기판으로서 기능을 하므로, 각각의 단체에 대해서도 동작을 확인할 수 있다.
또한, 도 22에 나타내는 바와 같이, 디코더 LSI(2)와 워킹용 메모리(304)는, 동일 기판상의 바로 근처에 배치된다. 따라서, 디코더 LSI(2)와 워킹용 메모리(304)와의 사이의 배선은 짧아진다. 디코더 LSI(2)와 워킹용 메모리(304)의 각각이 베어 칩인 경우, 칩 간의 배선을 더욱 짧게 할 수 있다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있고, 전기적 특성은 향상되므로, 디코더 LSI(2)와 워킹용 메모리(304)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 복조기(12-1)는 복조 기능층 기판(710-1)의 대략 중앙에 배치된다. 디코더 LSI(2)와 복조기(12-1)와의 사이의 배선은, 기판 2매와 중간 기재층 1매의 두께 정도의 길이가 되어서, 그 길이는 대폭으로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 LSI(2)와 복조기(12-1)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 실리콘 튜너(301)에 대한 방해 등도 억제할 수 있다.
또한, 통신 컨트롤러(404)는 확장 기능층 기판(708)의 대략 중앙에 배치된다. 디코더 LSI(2)와 통신 컨트롤러(404)와의 사이의 배선은 기판 6매와 중간 기재층 3매의 두께 정도의 길이가 되어서, 그 길이는 대폭으로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 LSI(2)와 통신 컨트롤러(404)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 실리콘 튜너(301)에 대한 방해 등도 억제할 수 있다. 또한, HDMI 칩(412a)은 HDMI 확장 기능층 기판(712a)의 대략 중앙에 배치된다. 디코더 LSI(2)와 HDMI 칩(412a)과의 사이의 배선은 기판 4매와 중간 기재층 2매의 두께 정도의 길이가 되어서, 그 길이는 대폭으로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 LSI(2)와 HDMI 칩(412a)과의 사 이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 실리콘 튜너(301)에 대한 방해 등도 억제할 수 있다.
도 23은 도 18의 회로 모듈(311) 및 머더보드(313)를 포함하는 시스템의 구성을 나타내는 블록도이다. 이하, 도 23의 시스템 구성에 대하여, 주로, 제1실시형태와의 상위점에 대하여 이하에 설명한다.
도 23에서, 머더보드(313-1, 313-2, 313-3)(이하, 총칭하여 부호 313을 붙인다)는, 안테나(12A)에 접속된 커넥터(314)와, CA 모듈(14)이 삽입되는 카드 소켓(13-1, 13-2, 13-3)(이하, 총칭하여 부호 13을 붙인다)과, 디스플레이 인터페이스(206)로 구성된다.
또한, 회로 모듈(311)은, 디코더(18)와 CPU(19)를 구비한 디코더 LSI(2)와, 복수의 메모리(304)와, CA 인터페이스 회로(3)와, IC 카드 인터페이스(22)를 실장한 디코더 층 기판(706)과, 실리콘 튜너(301)와, VCXO(5)와, ROM(6)과, 수정 발진자(306)를 실장한 배선층 기판(701)과, 복조기(12-1, 12-2, 12-3)(이하, 총칭하여 부호 12를 붙인다)를 실장한 복조 기능층 기판(710-1, 710-2, 710-3)(이하, 총칭하여 부호 710을 붙인다)과, 네트워크 확장 기능층 기판(708)과, HDMI 확장 기능층 기판(712a)을 포함한다.
여기서, VCXO(5) 및 메모리(304)는 디코더 LSI(2)에 접속되고, 수정 발진자(306)는 접속 단자 T11을 통하여 이더넷 인터페이스(402) 또는 HDMI 칩(412a)에 접속된다. 또한, CPU(19)와, CA 인터페이스 회로(3)와, ROM(6)과, IC 카드 인터페 이스(22)는 버스(19B)를 통하여 접속되어 있다. 또한, HDMI 칩(412a) 또는 통신 컨트롤러(404)와 디코더(18)는 버스(19B)를 통하여 접속되어 있다. 즉, HDMI 칩(412a) 또는 통신 컨트롤러(404)로부터의 콘텐츠 데이터인 디지털 영상 신호 및 음성 신호는 디코더(18)에 입력 가능하다. 또한, 도 23의 회로 모듈(311)의 기판 구성의 설명은 도 21, 도 22에 나타낸 기판 구성과 동일하지만, 일부 기판에 대해서는 도시되어 있지 않다.
배선층 기판(701)의 실리콘 튜너(301)는, 안테나(12A)로부터 커넥터(314)를 통하여 디지털 텔레비전 방송파를 수신하고, 소정의 중간 주파 신호로 주파수 변환하여 복조 기능층 기판(710) 내의 복조기(12)에 출력한다. 복조기(12)는 상기 주파수 변환된 중간 주파 신호를, 접속되어 있는 메모리(511)를 사용하여 MPEG-2_TS 신호로 복조하여 CA 인터페이스 회로(3)에 출력한다.
또한, 도 23에, 회로 모듈(311)과, 이 회로 모듈(311)에 접속되는 3 종류의 각국, 각 지역, 각 디스플레이 장치용 머더보드(313-1, 313-2, 313-3), 그리고 네트워크 확장 기능층 기판(708)과 HDMI 확장 기능층 기판(712a)을 나타낸다. 또한, 이 회로 모듈(311)은, 디코더 층 기판(706)에 적층되는 신호선 배선 기판(701)과, 3 종류의 복조 기능층 기판(710-1, 710-2, 710-3)의 어느 1개와, 네트워크 확장 기능층 기판(708)과 HDMI 확장 기능층 기판(712a)(또한, 본 실시형태에서는, 2매의 확장 기능층 기판(708, 712a) 중 적어도 1매를 실장할 수 있다)으로 구성된다. 또한, 회로 모듈(311)은, 3 종류의 머더보드(313-1, 313-2, 313-3)의 어느 1개와 접속할 수 있는 것을 특징으로 한다. 또한, 디코더 층 기판(706)은, 3 종류의 복조 기능층 기판(710-1, 710-2, 710-3)의 어느 1개와 적층할 수 있는 것을 특징으로 한다. 또한, 디코더 층 기판(706)은, 2 종류의 네트워크 확장 기능층 기판(708)과 HDMI 확장 기능층 기판(712a)의 어느 1개 또는 모두와 적층할 수 있는 것을 특징으로 한다.
이상과 같이 구성된 회로 모듈(311)에 의하면, 단체(單體)로 DVB-T 방식, ISDB-T 방식, ATSC 방식, 및 오픈 케이블 방식에서의 디지털 텔레비전 방송파 신호 및 CA 모듈과 물리적 및 전기적으로 접속하여 동작을 보증할 수 있는 동시에, DVB-T 방식, ISDB-T 방식, ATSC 방식, 및 오픈 케이블 방식 등의 방식에서의 압축된 영상 신호 및 음성 신호를 복호화할 수 있다. 또한, 회로 모듈(311)은 반도체 칩 크기 또는 LSI 패키지 크기로 소형?경량으로 제품화할 수 있다. 또한, 회로 모듈(311)은 액정 디스플레이, 플라즈마 디스플레이, CRT 디스플레이 및 셋톱 박스의 머더보드와도 접속하여, 각 디스플레이 장치에 최적인 확장 기능을 선택하여 적층할 수 있다. 즉, 액정 디스플레이용에는 네트워크 확장 기능층 기판(708)을 적층하여 네트워크 기능을 확장하고, 플라즈마 디스플레이용에는 HDMI 확장 기능층 기판(712a)을 적층하여 인터페이스 기능을 확장할 수 있다. 또한, 기타의 확장 기능으로서 화질 개선 기능을 고려할 수 있다.
도 36은 본 발명의 회로 모듈(311)의 변형예에 의한 화질 개선 기능층 기판을 구비한, 도 23의 회로 모듈의 블록도이다. 요구되는 화질 개선 기능은 일반적으로 디스플레이 장치의 특성에 따라서 상이한 경우가 많다. 예를 들어, 액정 디스플레이이면, 화상의 움직임을 보정하는 기능이고, 플라즈마 디스플레이이면 화상의 계조성(階調性)을 확장하는 기능이 요구된다. 본 변형예에서의 회로 모듈(311)은, 네트워크 확장 기능층 기판(708)과 HDMI 확장 기능층 기판(712a) 대신에, 화상의 움직임을 보정하는 화질 개선 기능 LSI(921)를 실장하는 확장 기능층 기판(922)과 배선층 기판(923)이나, 화상의 계조성을 확장하는 화질 개선 기능 LSI(924)를 실장하는 확장 기능층 기판(925)과, 배선층 기판(926)을 각각 준비하고, 액정 디스플레이용 또는 플라즈마 디스플레이용으로 기판 세트를 교체하여 적층해서 기능 확장하는 것을 특징으로 한다.
도 36에서, 화질 개선 기능 LSI(921)는 메모리를 포함하고 있으며, 화상 신호를 디코더(18)로부터 입력하여, 프레임 간의 차이를 산출하고, 화상의 움직임 성분을 검출한다. 또한, 화질 개선 기능 LSI(921)는 그 검출 결과에 따라서, 신규 프레임을 전후 프레임 등으로부터 생성하고, 프레임 사이에 신규 프레임을 삽입한 화상 신호를 디코더(18)에 출력하는 처리를 실행한다. 또한, 화질 개선 기능 LSI(924)는 메모리를 포함하고 있으며, 디코더(18)로부터 화상 신호를 입력하고, 또한 프레임 내의 히스토그램을 작성한다. 또한, 화질 개선 기능 LSI(924)는 그 결과에 따라서, 분포 밀도가 높은 계조 성분을 확장하고, 그 결과의 화상 신호를 디코더(18)에 출력하는 처리를 실행한다. 여기서, 화질 개선 기능 LSI(921) 및 화질 개선 기능 LSI(924)는 베어 칩의 형태라도 좋다. 즉, 액정 디스플레이용에는 화질 개선 기능 LSI(921)를 실장하는 확장 기능층 기판(922)을 적층하고, 플라즈마 디스플레이용에는 화상의 계조성을 확장하는 화질 개선 기능 LSI(924)를 실장하는 확장 기능층 기판(925)을 적층하도록 할 수 있다. 이러한 경우, 화질 개선 기능 LSI(921) 또는 화질 개선 기능 LSI(924)와 디코더(18)와의 사이에 입출력되는 디지털 화상 신호는, 접속 단자 T6을 이용하여 전송된다. 따라서, 디지털 텔레비전 수신기의 제조업자는, 본 변형예에 의한 회로 모듈(311)을 사용하면, 각 디스플레이 장치마다의 인터페이스(206)를 실장한 머더보드(313)를 설계하여 접속함으로써, 각 디스플레이 장치에 최적인 화질 개선 기능을 구비한 디지털 텔레비전 수신기를 용이하게 또한 종래기술에 비교하여 저비용이면서 소형?경량으로 제품화할 수 있다.
따라서, 디지털 텔레비전 수신기의 제조업자는, 본 실시형태에 의한 회로 모듈(311)을 사용하면, 텔레비전 방송파 신호를 접속하는 커넥터(314)와 각 시장의 CA 모듈(14)용의 카드 소켓(13-2, 13-3) 또는 IC 카드 소켓(13-1)과 각 디스플레이 장치마다의 인터페이스(206)를 실장한 머더보드(313)를 설계함으로써, 각국이나 각 지역, 각 시장용의 각 디스플레이 장치를 구비한 디지털 텔레비전 수신기를 용이하게, 또한 종래기술에 비교하여 저비용이면서 또한 소형?경량으로 제품화할 수 있다.
(제3실시형태)
도 24는 본 발명의 제3실시형태에 의한 텔레비전 수상기에서 사용하는 회로 모듈(312)의 평면도이다. 도 25는 도 24의 회로 모듈(312)의 이면도이다. 도 26은 도 24의 회로 모듈(312)의 다층 구조를 나타내는 분해 사시도이다. 도 27은 도 24의 회로 모듈(312)의 다층 구조를 나타내는 단면도이다. 도 28은 도 24의 회로 모듈(312)의 변형예에 의한 다층 구조를 나타내는 단면도이다. 도 29는 본 발명의 제 3실시형태에 의한, 회로 모듈(312)과, 이 회로 모듈(312)에 접속되는 각국용 머더보드(313-1, 313-2, 313-3)를 포함하는 시스템의 구성을 나타내는 블록도이다.
이하, 제3실시형태에 의한 텔레비전 수상기에 대하여 도 24 내지 도 29를 참조하여 설명하지만, 도 24 내지 도 29에서, 제1 및 제2실시형태와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고 그 상세한 설명을 생략한다.
도 24에서, 회로 모듈(312)의 상면인 부품 배치면에 실장되어 있는 회로 부품은, 일본용의 튜너(612-1) 및 복조기(305-1)와, 디코더 LSI(2)의 클록을 발생하여 출력하는 아날로그 신호 처리용 회로 부품인 VCXO(5)와, 디코더 LSI(2) 내의 CPU용 프로그램의 코드 등의 데이터를 기억하는 ROM(6)과, 각 회로 부품용의 전원(도시되어 있지 않음)에 접속되는 콘덴서(7)를 포함한다. 복조기(305-1)는 복조기(12-1)에 비교하여, 메모리(511)를 내장하여 더욱 집적화한 복조기이다.
도 25에서, 회로 모듈(312)의 이면인 납땜 면에 실장되어 있는 회로 부품은, 디코더 LSI(2)의 전원과 접지 도체 간에 접속되는 콘덴서(10)와, 회로 모듈(312)을 머더보드(313)에 실장할 때에 신호선 및 전원선을 접속하기 위한 회로 모듈(312)의 외부 단자인 땜납 볼(9)을 포함한다. 회로 모듈(312)의 상면과 이면에는 주로 범용 회로 부품이 실장된다.
도 26에서, 회로 모듈(312)은, 다층 구조의 복수의 인쇄 배선 기판층(805-1, 806, 807, 808, 809, 810, 803, 804)과, 중간 기재층(801, 802, 812)과, 이것들에 실장되는 회로 부품으로 구성된다. 제3실시형태에 의한 회로 모듈(312)은, 제2실시형태에 비교하여, 구성되는 인쇄 배선 기판의 매수가 감소되고, 3층 구조로 되어 있는 것이 특징이며, 더욱 간단한 구조로 실현할 수 있다.
도 26에 나타내는 바와 같이, 회로 모듈(312)은,
(a) 도 24에 나타낸 일본용의 튜너(612-1) 및 복조기(305-1)를 실장한 일본용 복조 기능을 위한 복조 기능층 기판(805-1)과,
(b) 신호 배선층 기판(806)과,
(c) 이더넷 인터페이스(402)와 하드 디스크 드라이브 인터페이스(403)와 통신 컨트롤러(404)를 실장한 네트워크 기능 확장을 위한 확장 기능층 기판(807)과,
(d) 신호 배선층 기판(808)과,
(e) 케이블 모뎀(412)을 실장한 케이블 모뎀 기능 확장을 위한 확장 기능층 기판(809)과,
(f) 신호 배선층 기판(810)과,
(g) 각국이나 각 지역의 디지털 텔레비전 방송에서의 압축 방식에 대응하는 디코딩 처리를 실행하는 디코더 LSI(2)와 디코더 LSI(2)의 워킹 메모리인 메모리(304)와 각 시장에서의 CA 모듈과 직접적으로 접속할 수 있는 공통 인터페이스인 CA 인터페이스 회로(3)를 실장한 디코딩 기능을 위한 디코더 층 기판(803)과,
(h) 신호 배선층 기판(804)을 구비하고, 상기 각각의 기판이 서로 실질적으로 평행이 되도록 이러한 각각의 기판의 두께 방향으로 쌓여 겹쳐져서 적층된 적층 구조로 되어 있다.
여기서, 이더넷 인터페이스(402)와, 하드 디스크 드라이브 인터페이스(403)와, 통신 컨트롤러(404)와, 케이블 모뎀(412)과, 디코더 LSI(2)와, 메모리(304)와, CA 인터페이스 회로(3)는 내측 층에 실장되므로, 반도체 베어 칩의 형태이고, 기판에 와이어 본딩이나 플립 칩 공법으로 실장할 수 있다.
확장 기능층 기판(809)과 신호 배선층 기판(810)에 대하여, 복수 종류의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 선택된 확장 기능층 기판(809)과 신호 배선층 기판(810)은, 회로 모듈(312)에서의 위치 5C에 적층된다. 또한, 확장 기능층 기판(807)과 신호 배선층 기판(808)에 대하여, 복수 종류의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 선택된 확장 기능층 기판(807)과 신호 배선층 기판(808)은, 회로 모듈(312)에서의 위치 5B에 적층된다. 또한, 복수 종류의 복조 기능층 기판(805-1)과 신호 배선층 기판(806)을 각국이나 각 지역마다 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다. 선택된 복조 기능층 기판(805-1)과 신호 배선층 기판(806)은, 회로 모듈(312)에서의 위치 5A에 적층된다.
신호 배선층 기판(806)과 확장 기능층 기판(807)의 사이에는 중간 기재층(801)이 적층되고, 신호 배선층 기판(808)과 확장 기능층 기판(809)의 사이에는 중간 기재층(802)이 적층되고, 신호 배선층 기판(810)과 디코더 층 기판(803)의 사이에는 중간 기재층(812)이 적층된다. 중간 기재층(801, 802, 812)은 상하의 기판 간의 신호를 전달하는 동시에, 상하의 기판에 실장하는 회로 부품을 내부에 매입하기 위한 기재이다. 재료는 접착성 시트 부재나 인쇄기판에 사용하는 기재인 것이 가능하다. 중간 기재층(801, 802, 812)에 대하여, 기판 간의 신호를 전달하는, 이 후에 설명하는 바이어 홀(307)을 형성하기 위한 스루홀이나 매입하는 회로 부품의 형상에 따른 절취가 실행된다. 바이어 홀(307)은 도전성의 금이나 구리나 은 등의 금속재를 스루홀에 충전함으로써 형성된다. 따라서, 중간 기재층은 층 표면에 배선 패턴을 준비할 필요가 없고, 간단한 구조로 실현할 수 있다.
이상과 같이 구성함으로써, 제1실시형태에 비교하여, 추가로 튜너(612-1)도 실장하므로, 회로 부품의 실장율을 더욱 높일 수 있다. 회로 모듈(312)을 사용함으로써, 디지털 텔레비전 방송 수신기를 더욱 소형화할 수 있다. 또한, 제1실시형태에 비교하여, 범프나 볼로써 기판 간을 접속할 필요가 없다. 따라서, 범프를 형성하기 위한 공정이나 땜납 볼을 접속하는 공정이 불필요하게 되어서 제조를 간이화할 수 있다. 또한, 제2실시형태에 비교하여 적층하는 기판의 매수를 감소시켜서 구조를 간단히 할 수 있다. 따라서, 회로 모듈(312)을 사용함으로써, 디지털 텔레비전 방송 수신기의 저가격화를 실현할 수 있다.
도 27은 도 24의 회로 모듈(312)의 다층 구조를 나타내는 단면도이다. 도 27에서, 복조 기능층 기판(805-1)과 신호 배선층 기판(806)은 소정의 접착제를 사용하여 접착되어 있고, 복조 기능층 기판(805-1)에는 튜너(612-1), 복조기(305-1), VCXO(5), 콘덴서(7) 등의 범용 회로 부품이 실장되어 있다. 여기서는, 도 24에 나타낸 회로 부품이 실장되어 있다. 복조 기능층 기판(805-1)의 상면과 신호 배선층 기판(806)의 상면의 배선은, 바이어 홀(523)에 의해서 접속되고, 복조 기능층 기판(805-1)의 상면과 신호 배선층 기판(806)의 이면의 배선은, 스루홀(521)에 의해서 접속된다. 도 27에서, 다수의 바이어 홀(523)과 스루홀(521)이 존재하지만, 이 하, 각각의 바이어 홀이나 스루홀에 관한 상세한 설명은 생략한다.
확장 기능층 기판(807)과 신호 배선층 기판(808)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(806)과 확장 기능층 기판(807)은, 중간 기재층(801)을 사이에 끼워서 물리적으로 접속되어 있다. 신호 배선층 기판(806)과 확장 기능층 기판(807)은, 중간 기재층(801)이 접착성 시트 부재이면, 소정의 접착제를 사용하여 압접함으로써 접착된다. 중간 기재층(801)이 인쇄기판에 사용하는 기재이면, 확장 기능층 기판(807)과 신호 배선층 기판(808)과 마찬가지로 소정의 접착제를 사용하여 접착된다. 신호 배선층 기판(806)과 확장 기능층 기판(807)은, 중간 기재층(801) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 바이어 홀(307)은, 접속되는 각각의 기판의 상면 및 이면에 형성되는 도전성 박막으로 이루어지는 랜드(321)에 접속된다.
확장 기능층 기판(809)과 신호 배선층 기판(810)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(808)과 확장 기능층 기판(809)은, 중간 기재층(802)을 사이에 끼워서 물리적으로 접속되어 있다. 신호 배선층 기판(808)과 확장 기능층 기판(809)은, 중간 기재층(802)이 접착성 시트 부재이면, 소정의 접착제를 사용하여 압접함으로써 접착된다. 중간 기재층(802)이 인쇄기판에 사용하는 기재이면, 확장 기능층 기판(809)과 신호 배선층 기판(810)과 마찬가지로 소정의 접착제를 사용하여 접착된다. 신호 배선층 기판(808)과 확장 기능층 기판(810)은, 중간 기재층(802) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 바이어 홀(307)은, 접속되는 각각의 기판의 상면 및 이면에 형성되는 도전성 박막으로 이루어지는 랜드(321)에 접속된다.
디코더 층 기판(803)과, 신호 배선층 기판(804)은 소정의 접착제를 사용하여 접착되어 있고, 신호 배선층 기판(810)과 디코더 층 기판(803)은, 중간 기재층(812)을 사이에 끼워서 물리적으로 접속되어 있다. 신호 배선층 기판(810)과 디코더 층 기판(803)은, 중간 기재층(812) 내에 형성된 복수의 바이어 홀(307)에 의해서 전기적으로 접속되어 있다. 배선층 기판(804)의 이면에는 복수의 땜납 볼(9)이 실장되어 있다.
신호 배선층 기판(808, 810)과 디코더 층 기판(803) 사이의 랜드(321) 및 바이어 홀(307)의 물리적인 배치와 전송하는 전기 신호의 종류는, 확장 기능층 기판(807, 809)과 신호 배선층 기판(808, 810)의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다. 신호 배선층 기판(806)과 확장 기능층 기판(807) 사이의 랜드(321) 및 바이어 홀(307)의 물리적인 배치와 전송하는 전기 신호의 종류는, 복조 기능층 기판(805-1)과 신호 배선층 기판(806)의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다.
제1실시형태에 의한 접속 단자 T6～T10은 범프로 형성되었지만, 제3실시형태에 의한 접속 단자 T2, T4, T5, T7, T8, T10, T12는 랜드(321) 또는 바이어 홀(307)로 형성된다. 따라서, 종래 기술에서는, 층간 접속만의 역할이었던 랜드나 바이어 홀 군을, 층을 교체하기 위한 인터페이스의 커넥터 단자와 같이 취급할 수 있다. 그 결과, 확장하는 기능의 선택은 층을 교체함으로써 선택할 수 있게 된다. 따라서, 확장 기능층 기판(807 또는 809)과 신호 배선층 기판(808 또는 810)에 대 하여, 복수 종류의 확장 기능에 관한 기판 세트를 각각 준비하고, 1개의 기판 세트를 선택하여 교체해서 적층할 수 있다. 또한, 복조 기능층 기판(805-1)과 신호 배선층 기판(806)을, 복수 종류의 복조기에 대하여 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다.
또한, 기판 간의 접속에 사용하는 통상의 커넥터의 간격은 수 mm이다. 한편, 바이어 홀의 간격은 수 10 ㎛로부터 수 100 ㎛ 정도이므로, 바이어 홀을 커넥터 단자와 같이 사용함으로써, 기판 간의 접속에 사용하는 통상의 커넥터를 사용하는 경우보다도 대폭으로 소형화할 수 있다. 또한, 디코더 층 기판(803) 및 신호 배선층 기판(804)과, 확장 기능층 기판(809) 및 신호 배선층 기판(810)과, 확장 기능층 기판(807) 및 신호 배선층 기판(808)과, 복조 기능층 기판(805-1) 및 신호 배선층 기판(806)은, 단체(單體)의 기판으로서 기능을 하므로, 각각의 단체에 대해서도 동작을 확인할 수 있다. 또한 도 27에서, 디지털 텔레비전 방송파 신호를 전송하기 위한 접속 단자 T12는 도 27의 가장 좌측부에 각각의 기판의 회로를 접속하도록 형성되어 있다.
또한, 도 27에 나타내는 바와 같이, 디코더 LSI(2)와 워킹용 메모리(304)는, 동일 기판상의 바로 근처에 배치된다. 따라서, 디코더 LSI(2)와 워킹용 메모리(304)와의 사이의 배선은 짧아진다. 디코더 LSI(2)와 워킹용 메모리(304)의 각각이 베어 칩인 경우, 칩 간의 배선을 더욱 짧게 할 수 있다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있고, 전기적 특성은 향상하므로, 디코더 LSI(2)와 워킹용 메모리(304)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너(612-1)에 대한 방해 등도 억제할 수 있다.
또한, 복조기(305-1)는 복조 기능층 기판(805-1)의 대략 중앙에 배치된다. 디코더 LSI(2)와 복조기(305-1)와의 사이의 배선은, 기판 6매와 중간 기재층 3매의 두께 정도의 길이가 되어서, 그 길이는 대폭으로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 LSI(2)와 복조기(305-1)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너(612-1)에 대한 방해 등도 억제할 수 있다.
또한, 통신 컨트롤러(404)는 확장 기능층 기판(807)의 대략 중앙에 배치된다. 디코더 LSI(2)와 통신 컨트롤러(404)와의 사이의 배선은 기판 4매와 중간 기재층 2매의 두께 정도로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 LSI(2)와 통신 컨트롤러(404)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
이상 설명한 바와 같이, 제2실시형태와 제3실시형태에서는, 각각의 기판을 적층하는 순서가 상이하다. 제2실시형태에서는, 디코더 LSI(2)와 복조기(12-1)의 거리가 비교적 짧은 한편, 디코더 LSI(2)와 통신 컨트롤러(404)의 거리가 비교적 길다. 이것에 대하여, 제3실시형태에서는, 반대의 관계로 되어 있다. 회로 기판의 구성에 따라서, 각각의 기판을 적층하는 순서를 교체할 수 있다. 또한, 각각의 기판을 적층하는 순서를 교체함으로써, 층간의 거리를 제어하고, 최적의 전기적 특성을 취득하도록 하는 구조를 선택할 수 있다.
도 28은 도 24의 회로 모듈(312)의 변형예에 의한 다층 구조를 나타내는 단면도이다. 도 28에서, 복조 기능층 기판(805-1)과 신호 배선층 기판(806)은 소정의 접착제를 사용하여 접착되어 있고, 복조 기능층 기판(805-1)에는 튜너(612-1), VCXO(5), 콘덴서(7) 등의 범용 회로 부품이 실장되어 있다. 이 변형예에서는, 복조기(305-1)는 복조 기능층 기판(805-1)이 아니고, 신호 배선층 기판(806)에 실장되어 있다. 복조기(305-1)는, 중간 기재(801) 내의 영역에 매입되어서, 회로 모듈(312)의 내부에 수용된다. 또한, 도 28에서, 디지털 텔레비전 방송파 신호를 전송하기 위한 접속 단자 T12는 도 28의 도면 상의 가장 좌측부에 각각의 기판의 회로를 접속하도록 형성된다.
여기서, 이더넷 인터페이스(402)와, 하드 디스크 드라이브 인터페이스(403)와, 통신 컨트롤러(404)와, 케이블 모뎀(412)과, 일본용 복조기(305-1)와, 디코더 LSI(2)와, 메모리(304)와, CA 인터페이스 회로(3)는 내측 층에 실장되므로, 반도체 베어 칩의 형태이고, 기판에 와이어 본딩이나 플립 칩 공법으로 실장할 수 있다.
도 29는 회로 모듈(312) 및 머더보드(313)를 포함하는 시스템의 구성을 나타내는 블록도이다. 이하, 도 29의 시스템 구성에 대하여, 주로 제1실시형태 또는 제 2실시형태와의 상위점에 대해서 이하에 설명한다.
도 29에서, 머더보드(313-1, 313-2, 313-3)(이하, 총칭하여 부호 313을 붙인다)는, 안테나(12A)에 접속된 커넥터(314)와, CA 모듈(14)이 삽입되는 카드 소켓(13-1, 13-2, 13-3)(이하, 총칭하여 부호 13을 붙인다)과, 디스플레이 인터페이스(206)로 구성된다. 또한, 회로 모듈(312)은, 디코더(18)와 CPU(19)를 구비한 디코더 LSI(2)와, 복수의 메모리(304)와, CA 인터페이스 회로(3)와, IC 카드 인터페이스(22)를 실장한 디코더 층 기판(803)과, VCXO(5)와, ROM(6)과, 복조기(305-1, 305-2, 305-3)(이하, 총칭하여 부호 305를 붙인다)를 실장한 복조 기능층 기판(805-1, 805-2, 805-3)(이하, 총칭하여 부호 805를 붙인다)과, 네트워크 확장 기능층 기판(807)과 CATV 모뎀 확장 기능층 기판(809)을 포함한다.
여기서, VCXO(5) 및 메모리(304)는 디코더 LSI(2)에 접속되고, 또한 CPU(19)와, CA 인터페이스 회로(3)와, ROM(6)과, IC 카드 인터페이스(22)는 버스(19B)를 통하여 접속되어 있다. 또한, 도 29의 회로 모듈(312)의 기판 구성의 설명은 도 26, 도 27에 나타낸 기판 구성과 동일하지만, 일부의 기판에 대해서는 도시되어 있지 않다.
복조 기능층 기판(805)의 튜너(612)는, 안테나(12A)로부터 커넥터(314) 및 접속 단자 T12를 통하여 디지털 텔레비전 방송파를 수신하고, 소정의 중간 주파 신호로 주파수 변환하여 복조 기능층 기판(805) 내의 복조기(305)에 출력한다. 복조기(12)는 상기 주파수 변환된 중간 주파 신호를, 내장되어 있는 메모리를 이용하여 MPEG-2_TS 신호로 복조하여 CA 인터페이스 회로(3)에 출력한다.
도 29에, 회로 모듈(312)과, 이 회로 모듈(312)에 접속되는 3 종류의 각국, 각 지역용 머더보드(313-1, 313-2, 313-3), 그리고 2 종류의 네트워크 확장 기능층 기판(807)과 CATV 모뎀 확장 기능층 기판(809)을 나타낸다. 동시에, 이 회로 모듈(312)은, 디코더 층 기판(803)에 적층되는 3 종류의 복조 기능층 기판(805-1, 805-2, 805-3)의 어느 1개와, 2 종류의 네트워크 확장 기능층 기판(807)과 CATV 모뎀 확장 기능층 기판(809)으로 구성된다. 회로 모듈(312)은, 3 종류의 머더보드(313-1, 313-2, 313-3)의 어느 1개와 접속할 수 있는 것을 특징으로 한다. 또한, 디코더 층 기판(803)은, 3 종류의 복조 기능층 기판(805-1, 805-2, 805-3)의 어느 1개와 적층할 수 있는 것을 특징으로 한다. 또한, 디코더 층 기판(803)은, 2 종류의 네트워크 확장 기능층 기판(807)과 CATV 모뎀 확장 기능층 기판(809)의 어느 1개 또는 모두와 적층할 수 있는 것을 특징으로 한다.
또한, 회로 모듈(312)은, 상면 또는 이면에 랜드(302)를 형성하고, 바이어 홀(307) 또는 바이어 홀(523) 또는 스루홀(521)을 이용하여, 내장된 기판 간의 접속 단자인 T1 내지 T10을 상면 또는 이면의 랜드(302)에 전기적으로 접속할 수 있다. 또한, 상면의 랜드(302)로부터 내장된 기판 간의 접속 단자와 이면의 랜드(302)까지를 전기적으로 접속시킬 수도 있다.
따라서, 디지털 텔레비전 수신기의 제조업자는, 본 실시형태에 의한 회로 모듈(312)을 사용하면, 텔레비전 방송파 신호를 접속하는 커넥터(314)와 각 시장의 CA 모듈(14)용의 카드 소켓(13-2, 13-3), 또는 IC 카드 소켓(13-1)과 각 디스플레이 장치마다의 인터페이스(206)를 실장한 머더보드(313)를 설계함으로써, 각국이나 각 지역, 각 시장용의 각 디스플레이 장치를 구비한 디지털 텔레비전 수신기를 용이하게, 또한 종래기술에 비교하여 저비용이면서 소형?경량으로 제품화할 수 있다.
(제4실시형태)
도 30은 본 발명의 제4실시형태에 의한 텔레비전 수상기에 사용하는 회로 모듈(315)의 평면도이다. 도 31은 도 30의 회로 모듈(315)의 이면도이다. 도 32는 도 30의 회로 모듈(315)의 다층 구조를 나타내는 분해 사시도이다. 도 33은 도 30의 회로 모듈(315)의 다층 구조를 나타내는 단면도이다. 도 34는 본 발명의 제4실시형태에 의한, 회로 모듈(315)과, 이 회로 모듈(315)에 접속되는 각국용 머더보드(313-1, 313-2, 313-3)를 포함하는 시스템의 구성을 나타내는 블록도이다.
이하, 제4실시형태에 의한 텔레비전 수상기에 대하여 도 30 내지 도 34를 참조하여 설명하지만, 도 30 내지 도 34에서, 제1 내지 제3실시형태와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고 그 상세한 설명은 생략한다.
도 30에서, 회로 모듈(315)의 상면인 부품 배치면에 실장되어 있는 회로 부품은, 이후에 설명하는 적층 회로 모듈(316)과, 디코더 LSI(2)의 클록을 발생하는 아날로그 신호 처리용 회로 부품인 VCXO(5)와, CPU(19)용 프로그램의 코드 등의 데이터를 기억하는 ROM(6)과, 디코더(18)의 워킹 메모리인 메모리(4)와, 각 회로 부품용의 전원(도시되어 있지 않음)에 접속되는 콘덴서(7)를 포함한다.
도 31에서, 회로 모듈(315)의 이면인 납땜 면에 실장되어 있는 회로 부품은, 적층 회로 모듈(316)의 전원과 접지 도체 간에 접속되는 콘덴서(10)와, 회로 모 듈(315)을 머더보드(313)에 실장할 때에 신호선 및 전원선을 접속하기 위한 회로 모듈(315)의 외부 단자인 땜납 볼(9)을 포함한다.
도 32에서, 회로 모듈(315)은, 복수의 반도체 칩 층(311, 310-1, 308, 309)이 적층되는 적층 회로 모듈(316)과, 인쇄기판(904, 905)과 그것들에 실장되는 회로 부품으로 구성된다. 제1실시형태 내지 제3실시형태에 비교하여, 구성되는 인쇄 배선 기판의 매수가 감소되고, 1층 구조로 되어 있는 것이 특징이다. 또한, 반도체 칩 층을 SI 관통 전극 등으로써 적층하는 구조로 되어 있는 것이 특징이다. 더욱 간단한 구조로 실현할 수 있는 것을 알 수 있다.
도 32에 나타내는 바와 같이, 회로 모듈(315)은, 적층 회로 모듈(316)과, 기판(904)의 상면에 실장되는 도 30에 나타낸 회로 부품으로 구성된다. 적층 회로 모듈(316)은, 4개의 반도체 칩 층, 즉, 실리콘 튜너 층(311)과, 복조 기능층(310-1)과, 이더넷 컨트롤러 층(308)과, 디코더 층(309)이 각각의 반도체 칩 층의 두께 방향으로 쌓여 겹쳐져서 적층된다.
적층 회로 모듈(316)은, 확장 기능층을 복수 종류의 확장 기능에 대하여 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다. 선택된 확장 기능 칩 층인 이더넷 컨트롤러 층(308)은, 적층 회로 모듈(316)에서의 위치 5B에 적층된다. 또한, 복수 종류의 복조 기능층을 각국이나 각 지역마다 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다. 선택된 복조 기능층(310-1)은, 적층 회로 모듈(316)에서의 위치 5A에 적층된다.
이어서, 도 33을 이용하여 회로 모듈(315)의 적층 구조에 대하여 설명한다. 실리콘 튜너 층(311)과 복조 기능층(310-1)의 사이, 복조 기능층(310-1)과 이더넷 컨트롤러 층(308)의 사이, 이더넷 컨트롤러 층(308)과 디코더 층(309)의 사이에는 복수의 범프(906)를 형성하여 적층된다. 범프(906)는, 접속되는 각각의 반도체 칩 층의 상면 또는 이면에 존재하는 패드(도시되어 있지 않음) 상에 접속되는 도전체이다. 또한, 범프(906)는 상하의 반도체 칩 층간의 신호를 전달하기 위한 도전체이다. 디코더 층(309)의 이면에도 인쇄기판(904)과 전기적으로 접속하기 위한 적층 회로 모듈(316)의 외부 단자인 복수의 범프(907)가 형성되어 있다. 또한, 도시되어 있지 않지만, 각각의 반도체 칩 층의 사이의 공간에 충전재를 충전하여 범프(906)를 밀봉해도 좋다.
도 33에서, 실리콘 튜너 층(311)의 하면으로부터 디코더 층(309)의 상면까지 10개의 범프(906)를 도시하였지만, 실제로는 그 이외에 다수의 범프(906)가 형성된다. 또한, 이하, 범프(906)의 각각의 상세한 설명을 생략한다. 디코더 층(309)의 하면에, 7개의 범프(907)를 도시하였지만, 실제로는 그 이외에 다수의 범프(907)가 형성된다. 또한, 이하, 범프(906)와 범프(907)의 각각의 상세한 설명을 생략한다. 각각의 반도체 칩 층은 그 두께가 대략 수 100 ㎛이고, 범프(906, 907)는, 수 ㎛로부터 10 ㎛의 높이를 갖는, 금이나 은 등으로 형성되는 돌기 전극인 것이 가능하다.
이상과 같이 구성함으로써, 적층 회로 모듈(316)에 있어서 반도체 칩 층을 적층하므로, 제1실시형태 내지 제3실시형태에 비교하여, 더욱 소형으로 할 수 있다. 또한, 범프(906)를 이용하여 상하의 반도체 칩 층간을 직접적으로 접속할 수 있으므로, 반도체 칩 층 사이에 인터포저 등의 배선을 형성한 중간층을 필요로 하지 않고, 간단한 구조로 실현할 수 있다.
확장 기능층인 이더넷 컨트롤러 층(308)과 디코더 층(309) 사이의 범프(906)의 물리적인 배치와 전송하는 전기 신호의 종류는, 확장 기능층의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다. 복조 기능층인 복조 기능층(310-1)과 이더넷 컨트롤러 층(308) 사이의 범프(906)의 물리적인 배치와 전송하는 전기 신호의 종류는, 복조 기능층의 각각의 종류에 상대적으로 공통으로 미리 정의되어서 결정되어 있다.
따라서, 종래 기술에서는, 층간 접속만의 역할이었던 범프 군을, 층을 교체하기 위한 인터페이스의 커넥터 단자와 같이 취급할 수 있다. 그 결과, 확장하는 기능의 선택은 층을 교체함으로써 선택할 수 있게 된다. 따라서, 확장 기능층에 대하여, 복수 종류의 확장 기능에 관한 칩 세트를 각각 준비하고, 1개의 칩 세트를 선택하여 교체해서 적층할 수 있다. 또한, 복조 기능층을, 복수 종류의 복조 칩에 대하여 각각 준비함으로써, 선택하여 교체해서 적층할 수 있다.
또한, 기판 크기는 통상 4방 수 cm 정도이다. 반도체 칩은 4방 수 mm 정도의 크기이므로, 회로 모듈(315)의 크기는, 기판을 사용하는 경우보다도 대폭으로 작게 할 수 있다. 또한, 기판 간의 접속에 사용하는 통상의 커넥터의 간격은 수 mm이다. 한편, 범프의 간격은 수 10 ㎛ 정도이므로, 범프를 커넥터 단자와 같이 사용함으로써, 기판 간의 접속에 사용하는 통상의 커넥터를 사용하는 경우보다도 회로 모듈의 크기는 대폭으로 소형화할 수 있다. 또한, 반도체 칩 층은 그 두께가 대략 수 100 ㎛이고, 범프의 높이는 수 ㎛로부터 10 ㎛이므로 회로 모듈을 대폭 얇게 할 수 있다.
또한, 실리콘 튜너 층(311)과, 디코더 층(309)과, 이더넷 컨트롤러 층(308)과, 복조 기능층(310-1)은, 단체(單體)의 반도체 칩으로서 기능을 하므로, 각각의 단체에 대해서도 동작을 확인할 수 있다.
또한, 도 33에 나타내는 바와 같이, 디코더 층(309)과 워킹용 메모리(4)는, 동일 기판상의 바로 근처에 배치된다. 따라서, 디코더 층(309)과 워킹용 메모리(4)와의 사이의 배선은 범프 1개 분만큼 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 전기적 특성은 향상하므로, 디코더 층(309)과 워킹용 메모리(4)와의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 디코더 층(309)과 복조 기능층(310-1)과의 사이의 배선은 반도체 칩 층 1매와 범프 2개의 두께 정도의 길이가 되어서, 대폭으로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 층(309)과 복조 기능층(310-1)과의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
또한, 디코더 층(309)과 이더넷 컨트롤러 층(308)과의 사이의 배선은 범프 1 개의 두께 정도의 길이가 되어서, 대폭으로 짧아진다. 따라서, 배선의 인덕터 성분이나 부유 용량 성분을 억제할 수 있어서, 배선의 전기적 특성은 향상하므로, 디코더 층(309)과 이더넷 컨트롤러 층(308)과의 사이의 전기 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 전기 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
이상 설명한 바와 같이, 본 실시형태에서는, 디코더 층(309)과 이더넷 컨트롤러 층(308)과의 사이의 배선의 거리와, 디코더 층(309)과 복조 기능층(310-1)과의 사이의 배선의 거리를 가장 짧게 할 수 있다.
또한, 도 33으로부터 알 수 있는 바와 같이, 범프로 형성되는 접속 단자(906)는 적층 회로 모듈(316)을 구성하는 각각의 반도체 칩 층의 외측에 배치된다. 따라서, 반도체 칩 층에 실장되는 회로는 중앙 부근에 더욱 높은 효율로, 또한 접속 단자(906)에 의한 제약이 적게 실장할 수 있는 동시에, 접속 단자(906)는 더욱 효율적이고 작은 소요 면적으로 배열할 수 있다. 또한, 범프로 형성되는 접속 단자(907)의 가장 외측의 배열은, 접속 단자(906)의 가장 외측의 배열보다도 내측에 배치된다. 따라서, 접속 단자(907)를 더욱 높은 효율로, 접속 단자(범프)(906)에 의한 제약이 적게 실장할 수 있다. 또한, 접속 단자(907)의 직경보다도 접속 단자(906)의 직경 쪽이 작고, 접속 단자(907)의 배열의 간격보다 접속 단자(906)의 배열의 간격 쪽이 작다. 따라서, 적층 회로 모듈(316)의 내측 층부를 고밀도 실장함으로써, 회로 모듈(315)은 더욱 소형화를 실현할 수 있다. 또한, 접속 단자(907) 중에서 T8은 기타의 접속 단자(907)보다도 VCXO(5)에 가까운 회로 모듈(315)의 회로 내측에 배치된다. 따라서, 특히 전기적 특성이 요구되는 클록 신호에 대하여 접속하는 회로 부품 간의 배선 거리를 특히 짧게 할 수 있다. 클록 신호의 전송 지연 시간을 단축하여, 신호 전송 성능을 향상시킬 수 있다. 또한, 클록 신호의 반사 등에 의해서 발생하는 파형 찌그러짐에 의한 오동작, 복사 노이즈의 튜너에 대한 방해 등도 억제할 수 있다.
도 34는 회로 모듈(315) 및 머더보드(313)를 포함하는 시스템의 구성을 나타내는 블록도이다. 이하, 도 34의 시스템 구성에 대하여, 주로 제1실시형태로부터 제3실시형태와의 상위점에 대해서 이하에 설명한다.
도 34에서, 머더보드(313-1, 313-2, 313-3)(이하, 총칭하여 부호 313을 붙인다)는, 안테나(12A)에 접속된 커넥터(314)와, CA 모듈(14)이 삽입되는 카드 소켓(13-1, 13-2, 13-3)(이하, 총칭하여 부호 13을 붙인다)과, 디스플레이 인터페이스(206)로 구성된다. 또한, 회로 모듈(315)은, 인쇄기판(904)의 5C의 위치에 실장되는 적층 회로 모듈(316)과, 복수의 메모리(4)와, VCXO(5)와, ROM(6)으로 구성된다.
적층 회로 모듈(316)은,
(a) 실리콘 튜너 층(311)과,
(b) 디코더(18)와 CPU(19)와 CA 인터페이스 회로(3)와 IC 카드 인터페이스(22)를 내장한 반도체 칩인 디코더 층(309)과,
(c) 이더넷 인터페이스(402)와 하드 디스크 드라이브 인터페이스(403)와 통 신 컨트롤러(404)를 내장한 반도체 칩인, 네트워크 기능 확장을 위한 이더넷 컨트롤러 층(308)과,
(d) 케이블 모뎀을 내장한 반도체 칩인 케이블 모뎀 층(411)과,
(e) 복조기(305-1, 305-2, 305-3)(이하, 총칭하여 부호 305를 붙인다)와 접속 단자 T4 및 T5를 내장한 반도체 칩인 복조 기능층(310-1, 310-2, 310-3)(이하, 총칭하여 부호 310을 붙인다)으로 구성된다.
여기서, VCXO(5) 및 메모리(4)는 디코더(309)에 접속되고, 또한 CPU(19)와, CA 인터페이스 회로(3)와, ROM(6)과, IC 카드 인터페이스(22)는 버스(19B)를 통하여 접속되어 있다. 또한, 도 34의 회로 모듈(315)의 구성의 설명은, 도 32, 도 33에 나타낸 반도체 기판 칩 구성 및 기판 구성과 동일하지만, 일부의 기판과 반도체 칩에 대해서는 도시되어 있지 않다.
실리콘 튜너 층(311)은, 안테나(12A)로부터 커넥터(314)를 통하여 디지털 텔레비전 방송파를 수신하고, 소정의 중간 주파 신호로 주파수 변환하여 복조기(305)에 출력한다. 복조기(305)는 상기 주파수 변환된 중간 주파 신호를, 내장되어 있는 메모리를 이용하여 MPEG-2_TS 신호로 복조하여 디코더 층(309)에 출력한다.
또한, 도 34에서, 회로 모듈(315)과, 이 회로 모듈(315)에 접속되는 3 종류의 각국, 각 지역용 머더보드(313-1, 313-2, 313-3)를 나타낸다. 여기서, 이 적층 모듈(316)은, 디코더(309)에 적층되는 3 종류의 복조 기능층(310-1, 310-2, 310-3)의 어느 1개와, 2 종류의 네트워크 확장 기능층(308)과 CATV 모뎀 확장 기능층(411)으로 구성된다. 여기서, 회로 모듈(315)은 3 종류의 머더보드(313-1, 313- 2, 313-3)의 어느 1개와 접속할 수 있는 것을 특징으로 한다. 또한, 디코더 층(309)은 3 종류의 복조 기능층(310-1, 310-2, 310-3)의 어느 1개와 적층할 수 있는 것을 특징으로 한다. 또한, 디코더 층(309)은 2 종류의 네트워크 확장 기능층(308)과 CATV 모뎀 확장 기능층(411)의 어느 1개 또는 모두와 적층할 수 있는 것을 특징으로 한다.
따라서, 디지털 텔레비전 수신기의 제조업자는, 본 실시형태에 의한 회로 모듈(315)을 사용하면, 텔레비전 방송파 신호를 접속하는 커넥터(314)와 각 시장의 CA 모듈(14)용의 카드 소켓(13-2, 13-3) 또는 IC 카드 소켓(13-1)과 각 디스플레이 장치마다의 인터페이스(206)를 실장한 머더보드(313)를 설계함으로써, 각국이나 각 지역, 각 시장용의 각 디스플레이 장치를 구비한 디지털 텔레비전 수신기를 용이하게, 또한 종래기술에 비교하여 저비용이면서 또한 소형?경량으로 제품화할 수 있다.
(변형예)
이상의 실시형태에서는, 각각 디지털 데이터 신호인 디지털 음성 신호 또는 아날로그 음성 신호와 디지털 영상 신호를, 음성 신호 및 영상 신호로 복조하는 회로를 포함하는 회로 모듈에 대하여 설명하였지만, 본 발명은 이것에 한정되지 않으며, 디지털 음성 신호 또는 아날로그 음성 신호와 디지털 영상 신호 중 적어도 하나를, 음성 신호 및 영상 신호 중 적어도 하나로 복조하는 회로를 포함하는 회로 모듈이라도 좋다. 즉, 콘텐츠를 포함하는 콘텐츠 데이터 신호를, 콘텐츠 신호로 복조하는 회로를 포함하는 회로 모듈이라도 좋다.
도 35는 본 발명의 변형예에 의한 신호 분리용 접지 도체 단자(303)를 구비한, 도 24의 회로 모듈(312)의 이면도이다. 도 35에서, 복수의 접속 단자(302)를, 아날로그 신호를 전송하기 위한 접속 단자(302)와, 디지털 신호를 전송하기 위한 접속 단자(302)로 분리하여, 전자(前者)의 접속 단자(302)를 영역 R1에 형성하는 한편, 후자(後者)의 접속 단자(302)를 영역 R2에 형성하고, 이러한 2개의 영역 R1, R2의 사이에 신호 분리용 접지 도체 단자(303)를 형성한다. 이에 따라서, 아날로그 신호와 디지털 신호를 전자적(電磁的)으로 결합하지 않게 전기적으로 분리하여 이 회로 모듈에서 전송할 수 있다. 또한, 콘텐츠 신호의 접속 단자와 디지털 텔레비전 방송파 신호의 접속 단자를, 마찬가지로 상기 신호 분리용 접지 도체 단자(303)로써 분리해도 좋다.
이상 상세히 설명한 바와 같이, 본 발명에 의한 회로 모듈에 의하면, 각국이나 각 지역, 각 시장용, 각 디스플레이 장치의 디지털 텔레비전 수신기를 용이하게 제품화할 수 있고, 양산 효과에 의해서 비용 삭감할 수 있다. 또한, 디지털 텔레비전 수신기 등의 영상 음향 장치를 소형?경량화할 수 있다. 또한, 회로 모듈은, 디지털 텔레비전 수신기, 퍼스널 컴퓨터, 휴대형 단말 장치, 또는 리코더 장치 등 디지털 텔레비전 방송을 수신하는 디지털 텔레비전 수신기를 비롯하여 카메라나 DVD 플레이어 등의 영상 재생 장치나 헤드폰 스테레오 등의 음악 재생 장치에 대해서도 유용하다.

Claims (70)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 콘텐츠 신호를 포함하는 콘텐츠 데이터 신호를, 상기 콘텐츠 신호로 복호하여 출력하는 회로 모듈에 있어서,
    상기 콘텐츠 데이터 신호를 출력하는 제1회로를 포함하는 적어도 하나의 제1기판과,
    상기 제1회로로부터 출력되는 콘텐츠 데이터 신호를, 상기 콘텐츠 신호로 복호하여 출력하는 제2회로를 포함하는 제2기판을 구비하고,
    상기 회로 모듈은, 상기 각각의 기판을 서로 실질적으로 평행이 되도록 상기 각각의 기판의 두께 방향으로 적층하여 이루어지는 적층 구조로 되어 있고,
    상기 회로 모듈은,
    상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 콘텐츠 데이터 신호를 전송하기 위한 복수의 제1접속 수단과,
    상기 각각의 기판 중 적어도 하나의 기판은, 외부 기판과 신호를 송수신하기 위한 제2접속 수단을 더 구비하고,
    상기 제1접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제1간격으로 거리를 두도록 배열되고,
    상기 제2접속 수단은 복수의 접속 단자를 포함하고, 상기 제2접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제1간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 회로 모듈.
  36. 제35항에 있어서,
    상기 회로 모듈은, 상기 제2회로에서 사용하기 위한 클록 신호를 발생하는 제3회로를 포함하는 제3기판을 더 구비하고,
    상기 회로 모듈은, 상기 제3기판을 최상층으로 하여 상기 각각의 기판을 서로 실질적으로 평행이 되도록 상기 각각의 기판의 두께 방향으로 적층하여 이루어지는 적층 구조로 되어 있고,
    상기 회로 모듈은, 상기 제3기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제3기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 클록 신호를 전송하기 위한 제3접속 수단을 더 구비하고,
    상기 제3접속 수단은, 상기 제1접속 수단의 형성 위치보다도 내측에 형성된 것을 특징으로 하는 회로 모듈.
  37. 제35항 또는 제36항에 있어서,
    상기 제1 및 제3접속 수단의 각각의 접속 단자 중에서, 아날로그 신호를 전송하기 위한 제1접속 단자와, 디지털 신호를 전송하기 위한 제2접속 단자는 서로 소정의 제3간격만큼 거리를 두도록 형성된 것을 특징으로 하는 회로 모듈.
  38. 제37항에 있어서,
    상기 제1접속 단자와 상기 제2접속 단자는, 접지 도체 단자를 사이에 끼워서 거리를 두도록 형성된 것을 특징으로 하는 회로 모듈.
  39. 제36항에 있어서,
    상기 제3기판은, 상기 제2회로에서 사용하기 위한 디지털 데이터 신호용 메모리를 더 포함하고,
    상기 회로 모듈은, 상기 제3기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 디지털 데이터 신호를 전송하기 위한 제4접속 수단을 더 구비하고,
    상기 제4접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제3간격으로 거리를 두도록 배열되고,
    상기 제2접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제3간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 회로 모듈.
  40. 제39항에 있어서,
    상기 제1간격과 상기 제3간격은 서로 동일한 것을 특징으로 하는 회로 모듈.
  41. 제35항에 있어서,
    상기 제2기판은, 상기 제2회로의 복호 처리를 제어하기 위한 제어 회로를 더 구비하고,
    상기 회로 모듈은, 상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1회로로부터 출력되는, 상기 콘텐츠 데이터 신호의 방식을 나타내는 종별 데이터 신호를 전송하기 위한 제5접속 수단을 더 구비하고,
    상기 제어 회로는, 상기 제1회로로부터 상기 제5접속 수단을 통하여 입력되는 종별 데이터 신호에 따라서, 상기 콘텐츠 데이터 신호의 방식을 검출하고, 상기 검출한 방식에 따라서, 상기 제2회로의 복호 처리를 제어하는 것을 특징으로 하는 회로 모듈.
  42. 제1기판과 제2기판을 서로 실질적으로 평행이 되도록 두께 방향으로 적층하여 일체적으로 구성해서 이루어지는 디지털 텔레비전 수신기용 회로 모듈로서,
    상기 제1기판은,
    서로 상이한 복수 종류의 방송 방식의 디지털 텔레비전 방송파 신호 중 1 종류의 디지털 텔레비전 방송파 신호를 중간 주파 신호로 변환한 후의 중간 주파 신호를, 복조 신호로 복조하여 출력하는 복조 회로를 구비하고,
    상기 제2기판은,
    상기 복조 신호를, 영상 신호 및 음성 신호를 포함하는 텔레비전 신호로 복호화하여 출력하는 복호화 회로와,
    상기 디지털 텔레비전 수신기용 회로 모듈의 동작을 제어하는 제어 회로와,
    외부 기판과 접속되어서, 외부 신호를 송수신하기 위한 제6접속 수단을 구비하고,
    상기 회로 모듈은,
    상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여, 상기 중간 주파 신호를 전송하기 위한 제1접속 수단과,
    상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여, 상기 복조 신호를 전송하기 위한 제3접속 수단을 구비하고,
    상기 제1접속 수단 및 상기 제3접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제1간격으로 거리를 두도록 배열되고,
    상기 제6접속 수단은 복수의 접속 단자를 포함하고, 상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제1간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 기판의 각 회로 간을 전기적으로 접속하여, 상기 중간 주파 신호를 전송하기 위한 제1접속 수단과,
    상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여, 상기 복조 신호를 전송하기 위한 제3접속 수단을 구비하고,
    상기 제1접속 수단 및 상기 제3접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제1간격으로 거리를 두도록 배열되고,
    상기 제6접속 수단은 복수의 접속 단자를 포함하고, 상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제1간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  43. 제42항에 있어서,
    상기 회로 모듈은, 상기 복호화 회로의 복호화 처리에 사용하는 클록 신호를 발생하는 발생 회로를 포함하는 제3기판을 더 구비하고,
    상기 회로 모듈은, 상기 제3기판을 최상층으로 하여 상기 제1기판과 상기 제2기판과 상기 제3기판을 서로 실질적으로 평행이 되도록 두께 방향으로 적층하여 일체적으로 구성되어 있고,
    상기 회로 모듈은, 상기 제3기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제3기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 클록 신호를 전송하기 위한 제2접속 수단을 구비하고,
    상기 제2접속 수단은, 상기 제1접속 수단 및 상기 제3접속 수단의 형성 위치보다도 내측에 형성된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  44. 제43항에 있어서,
    상기 제3기판은, 서로 상이한 복수 종류의 방송 방식의 디지털 텔레비전 방송파 신호 중 1 종류의 디지털 텔레비전 방송파 신호를 중간 주파 신호로 변환하여 출력하는 튜너 회로를 더 포함하고,
    상기 제1접속 수단은, 상기 제1기판으로부터 상기 제3기판까지의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제3기판의 각 회로 간을 전기적으로 접속하여, 상기 중간 주파 신호를 전송하기 위하여 설치되고,
    상기 회로 모듈은, 상기 제2기판으로부터 상기 제3기판까지의 기판 사이에 공통으로 형성되어서, 상기 제2기판과 상기 제3기판의 각 회로 간을 전기적으로 접속하여, 상기 디지털 텔레비전 방송파 신호를 전송하기 위한 제5접속 수단을 더 구비한 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  45. 제43항 또는 제44항에 있어서,
    상기 제3기판은, 상기 복호화 회로에서 사용하기 위한 디지털 데이터 신호용 메모리를 더 포함하고,
    상기 회로 모듈은, 상기 제3기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 디지털 데이터 신호를 전송하기 위한 제4접속 수단을 더 구비하고,
    상기 제4접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제3간격으로 거리를 두도록 배열되고,
    상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제3간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  46. 제45항에 있어서,
    상기 제1간격과 상기 제3간격은 서로 동일한 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  47. 제1기판을 최상층으로 하여 제1기판과 제2기판을 서로 실질적으로 평행이 되도록 두께 방향으로 적층하여 일체적으로 구성해서 이루어지는 디지털 텔레비전 수신기용 회로 모듈로서,
    상기 제1기판은,
    서로 상이한 복수 종류의 방송 방식의 디지털 텔레비전 방송파 신호 중 1 종류의 디지털 텔레비전 방송파 신호를 중간 주파 신호로 변환하여 출력하는 튜너 회로와,
    상기 중간 주파 신호를 복조 신호로 복조하여 출력하는 복조 회로를 구비하고,
    상기 제2기판은,
    상기 복조 신호를, 영상 신호 및 음성 신호를 포함하는 텔레비전 신호로 복호화하여 출력하는 복호화 회로와,
    상기 회로 모듈의 동작을 제어하는 제어 회로와,
    외부 기판과 접속되어서, 외부 신호를 송수신하기 위한 제6접속 수단을 구비하고,
    상기 회로 모듈은,
    상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 복조 신호를 전송하기 위한 제3접속 수단과,
    상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 디지털 텔레비전 방송파 신호를 전송하기 위한 제5접속 수단을 구비하고,
    상기 제3접속 수단 및 상기 제5접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제1간격으로 거리를 두도록 배열되고,
    상기 제6접속 수단은 복수의 접속 단자를 포함하고, 상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제1간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  48. 제47항에 있어서,
    상기 제1기판은, 상기 복호화 회로에 사용하는 클록 신호를 발생하는 발생 회로를 포함하고,
    상기 회로 모듈은, 상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 제1기판과 상기 제2기판의 각 회로 간을 전기적으로 접속하여 상기 클록 신호를 전송하기 위한 제2접속 수단을 구비하고,
    상기 제2접속 수단은, 상기 제3접속 수단의 형성 위치보다도 내측에 형성된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  49. 제48항에 있어서,
    상기 제3접속 수단의 각각의 접속 단자와, 상기 제5접속 수단의 각각의 접속 단자는 서로 분리되도록 형성된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  50. 제49항에 있어서,
    상기 제3접속 수단의 각각의 접속 단자와, 상기 제5접속 수단의 각각의 접속 단자는, 접지 도체 단자를 사이에 끼워서 서로 분리되도록 형성된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  51. 제47항 내지 제50항 중 어느 한 항에 있어서,
    상기 제1기판은, 상기 복호화 회로에서 사용하기 위한 디지털 데이터 신호용 메모리를 더 포함하고,
    상기 회로 모듈은, 상기 제1기판으로부터 상기 제2기판까지의 기판에 있어서 상기 각 회로의 형성 위치보다도 외측의 기판 사이에 공통으로 형성되어서, 상기 디지털 데이터 신호를 전송하기 위한 제4접속 수단을 더 구비하고,
    상기 제4접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제3간격으로 거리를 두도록 배열되고,
    상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제3간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  52. 제51항에 있어서,
    상기 제1간격과 상기 제3간격은 서로 동일한 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  53. 제42항에 있어서,
    상기 회로 모듈은, 상기 제1기판으로부터 상기 제2기판까지의 기판 사이에 공통으로 배치된 종별 데이터 신호를 전송하기 위한 제7접속 수단을 더 구비하고,
    상기 제어 회로는, 상기 제7접속 수단을 통하여 입력되는 종별 데이터 신호에 따라서, 상기 입력되는 디지털 텔레비전 방송파 신호의 방송 방식을 검출하고, 상기 검출한 방송 방식에 따라서, 상기 복호화 회로의 동작을 제어하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  54. 제42항에 있어서,
    상기 방송 방식은, DVB-T 방식과, ATSC 방식과, ISDB-T 방식 중 적어도 2개를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  55. 제42항에 있어서,
    상기 회로 모듈은,
    상기 각각의 기판에 적층되고, 상기 회로 모듈의 기능을 확장하기 위한 서로 상이한 기능 회로를 갖는 복수 종류의 확장 기능 기판 중 적어도 하나의 확장 기능 기판과,
    상기 제2기판으로부터 상기 확장 기능 기판까지의 각각의 기판 사이에 공통으로 배치되고, 상기 확장 기능 기판 내의 기능 회로와, 상기 제2기판의 회로 간에, 입출력하는 데이터 신호를 전송하기 위한 제8접속 수단을 더 구비하고,
    상기 제8접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 소정의 제4간격으로 거리를 두도록 배열되고,
    상기 제6접속 수단의 복수의 접속 단자는, 그 중 서로 인접하는 각 쌍의 접속 단자가 상기 제4간격보다도 큰 소정의 제2간격으로 거리를 두도록 배열된 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  56. 제55항에 있어서,
    상기 제1간격과 상기 제4간격은 서로 동일한 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  57. 제55항에 있어서,
    상기 확장 기능 기판은, 네트워크에 접속하기 위한 네트워크 확장 기능 기판과, HDMI(High Definition Multimedia Interface) 인터페이스를 확장하기 위한 HDMI 확장 기능 기판 중 적어도 하나를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  58. 제57항에 있어서,
    상기 네트워크 확장 기능 기판은 통신 컨트롤러 및 네트워크 인터페이스를 포함하고,
    상기 HDMI 확장 기능 기판은 HDMI 칩을 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  59. 제55항에 있어서,
    상기 확장 기능 기판은 소정의 외부 회로에 접속하기 위한 외부 인터페이스를 포함하고,
    상기 확장 기능 기판의 기능 회로가 입출력하는 데이터 신호는, 상기 외부 인터페이스와 상기 복호화 회로 간의 데이터 신호를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  60. 제55항에 있어서,
    상기 확장 기능 기판은, CATV의 헤드 엔드에 접속하기 위한 케이블 모뎀을 포함하고,
    상기 확장 기능 기판 내의 기능 회로가 입출력하는 데이터 신호는, 상기 케이블 모뎀과 상기 CATV의 헤드 엔드 간의 데이터 신호를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  61. 제55항에 있어서,
    상기 확장 기능 기판은, 액정 디스플레이의 화상의 움직임을 보정하는 화질 개선 기능 회로를 포함하고,
    상기 확장 기능 기판의 기능 회로가 입출력하는 데이터 신호는, 상기 화질 개선 기능 회로와 상기 복호화 회로 간의 화상 신호를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  62. 제55항에 있어서,
    상기 확장 기능 기판은, 플라즈마 디스플레이의 화상의 계조성(階調性)을 확장하는 화질 개선 기능 회로를 포함하고,
    상기 확장 기능 기판의 기능 회로가 입출력하는 데이터 신호는, 상기 화질 개선 기능 회로와 상기 복호화 회로 간의 화상 신호를 포함하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  63. 제42항에 있어서,
    상기 제2기판은, 외부 기판에 설치되고 또한 서로 상이한 전기적 사양을 갖는 복수 종류의 조건부 액세스 모듈 중 1개의 조건부 액세스 모듈이 상기 제6접속 수단을 통하여 접속되는 동시에, 상기 복조 회로와 상기 복호화 회로와 상기 제어 회로에 접속되어서, 상기 복조 회로와, 상기 조건부 액세스 모듈과, 상기 복호화 회로와, 상기 제어 회로와의 사이에 통신되는 복수의 신호의 입력 및 출력 처리를 실행하는 인터페이스 회로를 더 구비하고,
    상기 제6접속 수단은, 상기 외부 기판으로부터 상기 제2기판까지의 기판에 형성되어서, 상기 조건부 액세스 모듈이 입출력하는 스트림 신호 및 데이터 신호를 전송하기 위한 접속 단자를 구비하고,
    상기 제어 회로는, 상기 입력되는 디지털 텔레비전 방송파 신호의 방송 방식과, 상기 접속된 조건부 액세스 모듈의 종류 중 적어도 한쪽에 대응하여, 상기 접속된 조건부 액세스 모듈의 전기적 사양에 적합하도록, 상기 제6접속 수단을 통하여 통신되는 신호의 종류를 절환함으로써, 상기 인터페이스 회로를 제어하는 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  64. 제63항에 있어서,
    제1종류의 조건부 액세스 모듈은, 공통 인터페이스의 조건부 액세스 모듈인 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  65. 제63항에 있어서,
    제2종류의 조건부 액세스 모듈은, 케이블 카드의 조건부 액세스 모듈, 또는 공통 인터페이스의 조건부 액세스 모듈인 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  66. 제63항에 있어서,
    제3종류의 조건부 액세스 모듈을 상기 인터페이스 회로 및 상기 제어 회로에 접속하는 다른 인터페이스 회로를 더 구비한 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  67. 제66항에 있어서,
    상기 제3종류의 조건부 액세스 모듈은 IC 카드의 조건부 액세스 모듈인 것을 특징으로 하는 디지털 텔레비전 수신기용 회로 모듈.
  68. 제42항에 기재된 디지털 텔레비전 수신기용 회로 모듈과,
    상기 회로 모듈이, 제6접속 수단을 통하여 접속되고, 디지털 텔레비전 방송파 신호를 수신해서 중간 주파 신호로 변환하여, 변환후의 중간 주파 신호를 상기 제6접속 수단을 통하여 상기 회로 모듈에 출력하는 튜너 회로를 포함하는 외부 기판을 구비한 것을 특징으로 하는 디지털 텔레비전 수신기.
  69. 제47항에 기재된 디지털 텔레비전 수신기용 회로 모듈과,
    상기 회로 모듈이, 제6접속 수단을 통하여 접속되고, 상기 디지털 텔레비전 방송파 신호를, 커넥터를 통하여 상기 회로 모듈에 출력하는 외부 기판을 구비한 것을 특징으로 하는 디지털 텔레비전 수신기.
  70. 제63항에 기재된 디지털 텔레비전 수신기용 회로 모듈과,
    상기 회로 모듈이, 상기 제6접속 수단을 통하여 접속되고, 상기 조건부 액세스 모듈을 포함하는 외부 기판을 구비한 것을 특징으로 하는 디지털 텔레비전 수신기.
KR1020077010733A 2004-11-12 2005-11-14 디지털 텔레비전 수신기용 회로 모듈 KR101121642B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00328744 2004-11-12
JP2004328744 2004-11-12
PCT/JP2005/020846 WO2006051945A1 (ja) 2004-11-12 2005-11-14 デジタルテレビジョン受信機用回路モジュール

Publications (2)

Publication Number Publication Date
KR20070085306A KR20070085306A (ko) 2007-08-27
KR101121642B1 true KR101121642B1 (ko) 2012-03-14

Family

ID=36336610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010733A KR101121642B1 (ko) 2004-11-12 2005-11-14 디지털 텔레비전 수신기용 회로 모듈

Country Status (6)

Country Link
US (2) US7940336B2 (ko)
EP (1) EP1814321B1 (ko)
JP (1) JP4588033B2 (ko)
KR (1) KR101121642B1 (ko)
CN (1) CN101099382B (ko)
WO (1) WO2006051945A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148214B2 (ja) * 2004-11-09 2008-09-10 船井電機株式会社 液晶テレビジョン装置
US7352602B2 (en) 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
JP2008004998A (ja) * 2006-06-20 2008-01-10 Sharp Corp 映像表示機器及び映像表示機器のセットアップ方法
JP4171927B2 (ja) * 2006-09-19 2008-10-29 船井電機株式会社 液晶パネル、プラズマ表示パネルおよびワイド型液晶テレビジョン
JP4350115B2 (ja) * 2006-10-30 2009-10-21 シャープ株式会社 受信装置及びテレビジョン受像機
ATE554600T1 (de) * 2008-05-23 2012-05-15 Novabase Digital Tv Technologies Gmbh Digitales fernsehempfangsgerät
JP2010028245A (ja) * 2008-07-15 2010-02-04 Mitsumi Electric Co Ltd デジタル放送受信機
JP4605273B2 (ja) * 2008-08-27 2011-01-05 ソニー株式会社 情報処理装置及び機能拡張方法
JP5568467B2 (ja) * 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
CN101741408B (zh) * 2008-11-26 2013-04-03 智邦科技股份有限公司 无线收发模块
CN101489059B (zh) * 2009-01-03 2011-02-09 海尔集团公司 可实现功能扩展的电视机
TWI419560B (zh) * 2009-07-09 2013-12-11 Mstar Semiconductor Inc 可自動校準輸出之解調器、方法及其電視接收器
JP4938073B2 (ja) * 2009-11-10 2012-05-23 シャープ株式会社 放送受信装置
KR101735646B1 (ko) * 2010-08-09 2017-05-25 삼성전자주식회사 영상처리보드 및 이를 갖춘 디스플레이장치
KR101811755B1 (ko) * 2011-07-15 2018-01-26 엘지전자 주식회사 이동 단말기
JP5221729B2 (ja) * 2011-09-30 2013-06-26 株式会社東芝 電子機器
CN103067768A (zh) * 2011-10-18 2013-04-24 蓝云科技股份有限公司 一种具有网络联机功能的智能电视
CN102497520B (zh) * 2011-12-07 2013-11-06 四川长虹电器股份有限公司 Ci卡及ca卡兼容系统的供电控制系统及其供电方法
CN102547424B (zh) * 2012-01-05 2014-04-16 四川长虹电器股份有限公司 检测ci卡接口兼容ca卡的方法
JP2014171058A (ja) * 2013-03-01 2014-09-18 Sony Corp 受信装置
JP5983660B2 (ja) * 2014-02-27 2016-09-06 株式会社デンソー 電子装置
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US9420329B2 (en) * 2014-10-21 2016-08-16 Bby Solutions, Inc. Multistream tuner stick device for receiving and streaming digital content
US9420214B2 (en) * 2014-10-21 2016-08-16 Bby Solutions, Inc. Television tuner device for processing digital audiovisual content
CN106162005B (zh) * 2015-03-26 2019-06-04 原相科技股份有限公司 具有输出校正功能的电视解调器及其校正方法
KR102393219B1 (ko) * 2017-07-03 2022-05-02 삼성전기주식회사 다층 인쇄회로기판
CN109587422A (zh) * 2018-05-29 2019-04-05 深圳市鼎盛光电有限公司 一种解调全球数字电视信号的方法、装置及终端设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015272A1 (en) 2000-08-14 2002-02-21 Niigata Seimitsu Co., Ltd. Tuner device
JP2003031972A (ja) 2001-07-18 2003-01-31 Toshiba Corp 電子機器

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127214A (ja) * 1989-10-13 1991-05-30 Hitachi Ltd 半導体装置及びそれを実装した電子装置
USRE38513E1 (en) * 1992-03-26 2004-05-11 Matsushita Electric Industrial Co., Ltd. Communication system
JP3127214B2 (ja) 1992-10-15 2001-01-22 塩谷 重喜 酸化防止剤および酸化防止剤を含有する食品
JP2522180B2 (ja) * 1993-09-09 1996-08-07 日本電気株式会社 セラミック多層配線基板
JP3444727B2 (ja) * 1995-09-26 2003-09-08 シャープ株式会社 デジタル方式衛星放送受信機
US6067066A (en) * 1995-10-09 2000-05-23 Sharp Kabushiki Kaisha Voltage output circuit and image display device
IL117547A (en) 1996-03-18 1999-07-14 News Datacom Ltd Smart card chaining in pay television systems
US5760478A (en) * 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
CN1267989C (zh) * 1996-09-12 2006-08-02 揖斐电株式会社 电路部件搭载用基板
JP3960645B2 (ja) 1996-12-27 2007-08-15 ローム株式会社 回路チップ搭載カードおよび回路チップモジュール
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JP3537299B2 (ja) * 1997-10-13 2004-06-14 アルプス電気株式会社 テレビジョンチュ−ナ
GB2332314B (en) 1997-12-09 2001-05-16 Sony Uk Ltd Interface for a receiver and method of arrangement thereof
GB2332345B (en) 1997-12-09 2002-12-11 Sony Uk Ltd A digital video receiver a conditional access module and a method of transmitting data therebetween
JP4033968B2 (ja) 1998-03-31 2008-01-16 新日鉄マテリアルズ株式会社 複数チップ混載型半導体装置
US6340997B1 (en) * 1998-04-08 2002-01-22 Microsoft Corporation Worldwide television tuning system with object-based tuning control modules
JPH11331797A (ja) 1998-05-15 1999-11-30 Nec Corp Ｃａモジュールおよびデジタル放送受信機およびデジタル放送受信システム
JP2000004431A (ja) 1998-06-16 2000-01-07 Toshiba Corp 有料放送受信方法および装置
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US7296282B1 (en) * 1999-01-22 2007-11-13 Koplar Interactive Systems International Llc Interactive optical cards and other hand-held devices with increased connectivity
JP2000352952A (ja) * 1999-04-05 2000-12-19 Canon Inc 画像形成装置
JP2001128137A (ja) 1999-10-25 2001-05-11 Canopus Co Ltd ストリームデータ送受信システムおよびその方法
JP2001136446A (ja) * 1999-11-08 2001-05-18 Alps Electric Co Ltd ディジタルテレビジョン信号受信ユニット
PT1243130E (pt) 1999-11-19 2007-06-29 Smardtv Sa Métodos e aparelhos para televisão digital
JP2001169262A (ja) 1999-12-06 2001-06-22 Toshiba Corp 有料放送受信装置
WO2001042893A1 (fr) * 1999-12-10 2001-06-14 Hitachi, Ltd Module semi-conducteur
FR2803160B1 (fr) 1999-12-22 2002-12-13 Scm Schneider Microsysteme Module d'interfacage pour un hote tel un decodeur, decodeur l'integrant et procede de traitement d'informations pour un hote
EP1990990A3 (en) 2000-04-04 2009-11-04 Sony Corporation Transmitter, signal transfer method, data distribution system and method of same, data receiver, data provider and method of same, and data transferer
US7213254B2 (en) * 2000-04-07 2007-05-01 Koplar Interactive Systems International Llc Universal methods and device for hand-held promotional opportunities
JP2001313918A (ja) 2000-04-28 2001-11-09 Toshiba Corp 有料放送システムと、この有料放送システムで使用される放送装置、受信装置およびセキュリティモジュール
JP3757102B2 (ja) 2000-08-16 2006-03-22 株式会社スカイパーフェクト・コミュニケーションズ ディジタル放送受信システム，視聴契約情報管理装置及び番組認証方法
JP2002111613A (ja) 2000-09-29 2002-04-12 Toshiba Corp 放送受信装置
JP2002135669A (ja) 2000-10-26 2002-05-10 Alps Electric Co Ltd デジタル放送受信チューナ
JP2002141673A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 電子回路モジュール
JP2002271216A (ja) 2001-03-08 2002-09-20 Murata Mfg Co Ltd 電波受信モジュール構造
JP2002300506A (ja) 2001-04-02 2002-10-11 Dainippon Printing Co Ltd 電子情報の画像表示シート、ならびに電子情報の記録および表示システム
MXPA03009198A (es) 2001-04-09 2004-05-21 Koplar Interactive Systems Int Metodos universales y dispositivo para oportunidades promocionales portatiles.
EP1599045A4 (en) 2003-02-19 2007-03-28 Matsushita Electric Ind Co Ltd PROGRAM DATA COMMUNICATION SYSTEM
US8108889B2 (en) 2003-09-19 2012-01-31 Panasonic Corporation Digital television receiver module and digital television receiver using the same
JP4186843B2 (ja) 2004-03-03 2008-11-26 松下電器産業株式会社 立体的電子回路装置
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
WO2005091367A1 (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp. 電子回路、半導体装置及び実装基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015272A1 (en) 2000-08-14 2002-02-21 Niigata Seimitsu Co., Ltd. Tuner device
JP2003031972A (ja) 2001-07-18 2003-01-31 Toshiba Corp 電子機器

Also Published As

Publication number Publication date
JPWO2006051945A1 (ja) 2008-05-29
KR20070085306A (ko) 2007-08-27
EP1814321B1 (en) 2013-01-30
CN101099382A (zh) 2008-01-02
EP1814321A4 (en) 2008-11-26
US20070291180A1 (en) 2007-12-20
US20110181788A1 (en) 2011-07-28
US8730401B2 (en) 2014-05-20
US7940336B2 (en) 2011-05-10
EP1814321A1 (en) 2007-08-01
JP4588033B2 (ja) 2010-11-24
CN101099382B (zh) 2011-08-17
WO2006051945A1 (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
KR101121642B1 (ko) 디지털 텔레비전 수신기용 회로 모듈
KR100998395B1 (ko) 디지털 텔레비전 수신기용 모듈 및 그것을 구비한 디지털텔레비전 수신기
US7509615B2 (en) Circuit layout structure and method
US20060180905A1 (en) IC package with signal land pads
US7365992B2 (en) Electronic circuit package
US20170117646A1 (en) Multimedia interface connector and electronic device having the same
TW200306083A (en) Signal receiving apparatus, signal receiving circuit and receiving apparatus
WO2006109206A2 (en) Electronic circuit module comprising a heat producing component
JP4730313B2 (ja) 高周波用チューナモジュールおよびチューナモジュール
US10037952B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
EP3200569B1 (en) Electronic device and method for transmitting data in electronic device
US20050039217A1 (en) Cable modem module unit and electronic unit
US11184199B2 (en) Electronic apparatus
JP2008167052A (ja) 回路装置及びデジタル放送受信装置
KR100577709B1 (ko) 디지털 방송 수신 유닛
JP2008164385A (ja) 回路装置及びデジタル放送受信装置
JP2008166565A (ja) 回路装置及びデジタル放送受信装置
JP4825634B2 (ja) 半導体モジュール
JP2008166428A (ja) 回路装置及びデジタル放送受信装置
JP2008091732A (ja) 差動信号伝送路およびそれを有する配線基板
JP2008166620A (ja) 回路装置およびデジタル放送受信装置
TWM391803U (en) Metal shell modular tuner

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee