JP2002141673A

JP2002141673A - 電子回路モジュール

Info

Publication number: JP2002141673A
Application number: JP2000331544A
Authority: JP
Inventors: Toshiyuki Saito; 利之齋藤
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-10-30
Filing date: 2000-10-30
Publication date: 2002-05-17

Abstract

(57)【要約】【課題】絶縁基板上に表面実装部品の高密度実装が可能
であり、回路基板の内部の回路機能素子の特性を容易測
定することができる電子回路モジュールを提供する。【解決手段】回路基板２表面に電子部品素子５、８を搭
載し、内部に回路機能素子２１〜２３を配置した回路基
板の表面の外周にグランド導体膜７を周設し、このグラ
ンド導体膜７の内周領域に所定間隔をおいて、回路機能
素子２１〜２３に接続する特性測定用電極パッド３１、
３４を配置した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種の電子機器や電
子装置等に用いられ電子回路モジュールに関するもので
ある。

【０００２】

【従来の技術】近年の電子機器や電子装置に対しては、
小型化・薄型化・高機能化・低コスト化等の要求がより
一層強くなっている。それらの要求を実現するために、
積層回路基板内に回路機能素子を複数配置して、複数の
回路機能素子を複合した部品（以下、電子回路モジュー
ルという）が拡大している。

【０００３】電子回路モジュールは、例えば、積層基板
（以下、単に回路基板という）に複数のストリップライ
ン導体膜を配置し、これにより複数の共振回路部を形成
したり、複数のフィルタ回路部を形成したりして、この
フィルタ回路部をさらに複合化したアンテナスイッチン
グ部品などが例示できる。その他にも、高周波増幅回路
部品、高周波発振回路部品などが例示できる。

【０００４】図５は、一般的な電子回路モジュール４１
の分解斜視図である。この電子回路モジュール４１は、
回路基板４２とシールドケース４９とから構成されてい
る。この回路基板４２の内部には、図示していないが、
所定回路網を形成する内部配線導体やビアホール導体の
他に、回路機能素子となるストリップライン、コンデン
サ電極層などが配置されている。

【０００５】回路基板４２表面に、回路網を形成する表
層配線導体が形成され、その配線の一部にＩＣチップな
どの電子部品５やチップ状の電子部品８が搭載されてい
る。また、回路基板４２の端面には基板厚み方向に延び
る凹部が形成され、その凹部内壁面に導体膜が形成され
ている。この凹部及び内壁面の導体膜で外部回路と接続
する端子電極となる。尚、図において、符号４６は信号
またば電源供給側や信号側端子電極であり、符号５２は
グランド端子電極である。

【０００６】シールドケース４９は一面が開口した筐体
状をなし、グランド端子電極５２に接合するように延出
部５９が形成されており、グランド端子電極５２と半田
などを介して接合される。

【０００７】一般に、電子回路モジュールの形成におい
ては、一般的に積層回路基板と同様に、大型回路基板を
作成し、電子部品５、８を搭載し、大型回路基板を個々
の回路基板の形状に分割してシールドケース４９を取着
する。または、大型回路基板を作成し、電子部品５、８
を搭載し、シールドケース４９を取着した後、個々の電
子回路モジュール毎に分割または切断していた。

【０００８】

【発明が解決しようとする課題】電子回路モジュールに
おいては、回路基板４２の内部に形成した回路機能素
子、例えば、ストリップラインなどで構成される共振回
路部、フィルタ回路部などが設計値どおりに動作するか
が重要である。これは、多層配線基板のように回路網の
配線となる内部配線導体のみの場合、配線の導通テスト
で良いが、このような電子回路モジュールにおいては、
回路機能素子単体の特性によって、共振回路部、フィル
タ回路部の特性が左右され、ひいては高周波回路の動作
に影響する。このため、電子部品５、８の実装前に、回
路機能素子の特性を確認して、無駄な電子部品５、８の
実装搭載を防止する意味でも、製造工程中の回路基板だ
け、即ち、例えばストリップライン導体単体の特性測定
を確実に測定しなければならない。

【０００９】具体的には、図６に示すように、回路基板
４２の内部に配置した回路機能素子と接続する特性測定
用電極パッド４３を回路基板４２の表面に延出させて形
成し、同時に、その近傍にグランド電位の特性測定用電
極バッド４４を形成する。そして、この特性測定用電極
パッド４３、４４間に測定装置のプローブ６０を用いて
測定する。この特性測定用電極パッド４３は、最終的に
回路機能素子と接続する電子部品８などが接合されるパ
ッドに成りうることがある。また、回路機能素子の特性
を安定且つ確実に測定するには、グランド電位などの基
準電位を用いて測定しなくてはならない。

【００１０】従って、従来の電子回路モジュールにおい
て、回路基板４２の表面に、完成品の電子回路モジュー
ルにおいて全く不要なグランド電位の特性測定用電極バ
ッド４４が点在することになる。これによって、回路基
板４２の表面に、所定回路網である表層配線導体の設
計、電子部品５、８の搭載位置の設計において大きな制
約を受けることになる。

【００１１】即ち、従来の電子回路モジュールにおいて
は、回路基板４２内に形成された回路機能素子の特性、
回路機能素子からなる回路部の特性を測定するために形
成したグランド電位の特性測定用電極パッド４４が点在
することにより、回路基板４２の表面における配線導体
や電子部品５、８の実装占有面積が減少してしまうとい
う問題があった。

【００１２】また、回路基板４２の端面に信号側端子電
極４６を形成した場合、この端子電極４６の凹部の一部
が回路基板４２の表面に現れる。このため、さらに、回
路基板４２の表面における配線形成量子域を減少させて
しまい、これによっても、実装占有面積が減少してしま
うという問題があった。

【００１３】また、シールドケース４９について言え
ば、シールドケース４９を取着する際、シールドケース
４９の一部が信号側端子電極４６に短絡しないようにし
なければならはなかった。

【００１４】これらのことから、高密度実装が図れず、
電子回路モジュールに対する小型化の要求に応えられな
いという問題点があった。

【００１５】本発明は上記問題点を解決すべく案出され
たもので、その目的は、高密度実装が可能であり、小型
化の要求に十分に応え得、さらに、基板内部の回路機能
素子を電子部品の搭載前に簡単に測定できる電子回路モ
ジュールを提供することにある。

【００１６】

【課題を解決するための手段】本発明の電子回路モジュ
ールは、複数の誘電体層が積層して成る積層基板の内部
に、内部導体膜からなる回路機能素子を配置し、前記積
層基板の表面に表層配線導体を配置するとともに各種電
子部品を実装した電子回路モジュールにおいて、前記積
層基板の表面の外周にグランド導体膜を周設するととも
に、該グランド導体膜の内周側で一定間隔領域内に、前
記回路機能素子と接続する特性測定用電極パッドを配置
した。

【００１７】また、好ましくは、前記積層基板の端面
に、前記グランド導体膜と接続するグランド端子電極を
形成し、且つ積層基板の裏面に、外部端子電極を配置し
た。

【００１８】さらに、好ましくは、前記特性測定用電極
パッドは、前記グランド導体膜との間に０．５〜２．０
ｍｍの間隔をおいて配置されている。

【００１９】さらに好ましくは、前記グランド導体膜
は、前記積層基板表面の外周に連続または断続して周設
されている。

【００２０】

【作用】本発明では、積層基板（回路基板）の内部に形
成された回路機能素子の特性を、電子部品を搭載する前
に、その特性を測定するにあたり、回路基板の表面の外
周に形成されたグランド導体膜と、このグランド導体膜
と所定間隔をおいて、その内周側に配置された特性測定
用電極パッドとの間を利用して、簡単に行うことができ
る。

【００２１】しかも、グランド導体膜は、基板の表面に
点在することがなく、基板の周囲で一般の配線導体にと
って余白部分に余白マージン領域に形成されているた
め、高密度実装が可能となり、小型化の要求に十分に応
え得、さらに、基板内部の回路機能素子を電子部品の搭
載前に簡単に測定できることになる。

【００２２】この所定間隔とは、例えば０．５〜２．０
ｍｍである。この０．５〜２．０ｍｍは、特性測定装置
のプローブの２つの接点部分の間隔に相当ものである。
従って、特性測定用電極パッドは、回路基板の外周領域
のグランド導体膜から一定の間隔で離れているため、プ
ローブの接点のうち一方の接点を、回路基板表面の外周
領域のグランド膜を接触させるという基準でもって、他
の特性測定用電極パッドに確実に接触させて、回路機能
素子の諸特性を測定することができる。これは、自動機
による諸特性の測定を容易にするものである。また、高
周波回路において、回路機能素子の所特性を純粋に測定
しようとすると、プローブや回路基板の内部配線のイン
スーピーダンスなどを機能部分以外の要因により変動し
てしまう。この場合、あらかじめ特性インピーダンスに
設定された測定基準回路で先行測定を行い、プローブな
どの含まれる変動要因の特性を調べたのちに、回路基板
の回路機能素子の特性を測定する場合がある。このよう
な場合、測定基準回路の２つのパッド間の間隔は規格化
されており、この規格に応じて、プローブの２つの接点
の間隔が決まっている。即ち、本発明のように、回路基
板表面の外周に形成したグランド導体膜と、特性測定用
電極パッドとの間隔を、この規格化された間隔に対応す
ることになる。

【００２３】さらに、本発明では、回路基板の端面にグ
ランド端子電極を配置し、信号端子電極を回路基板の裏
面に配置することにより、回路基板の表面外周は、全周
囲を取り囲むようにグランド導体膜を配置することがで
きる。これにより、シールドケースの取着にあたり、信
号側端子電極を意識することなく取り付けられるため、
シールドケース自信の構造が簡素化する。しかも、特性
測定用電極パッドの形成位置に決定にあたり、配置箇所
を表面配線導体などを意識する必要がないため、その設
計が比較的容易となる。

【００２４】

【発明の実施の形態】以下、本発明の電子回路モジュー
ルについて、図面を参照しながら詳細に説明する。図１
は本発明の電子回路モジュールの一例を示す分解斜視図
である。

【００２５】図１において、電子部品モジュール１は、
複数の誘電体層が積層されてなる積層基板（以下、回路
基板という）２と、シールドケース９とから構成されて
いる。

【００２６】回路基板２は、電子回路モジュール１の基
体となるものであり、例えば多層セラミック回路基板や
多層に積層したガラスエポキシ絶縁基板等が用いられ
る。特に、この回路基板２は、高周波回路としての特性
や、電子回路網の高密度化を考慮して、複数の誘電体セ
ラミック層（誘電体層）が積層して成る多層セラミック
回路基板が好適に用いられる。

【００２７】また、各誘電体層間には、図３の分解斜視
図に示すように、回路機能素子２１〜２３を含む内部配
線導体、ビアホール導体２４が形成されている。ここ
で、回路機能素子とは、例えはストリップラインなどの
ようにインダクタンス成分を有する導体膜、容量成分を
形成する容量電極などが挙げられ、それ単独でインダク
タンス成分や容量成分として動作する場合や、これらの
集中定数的なインダクタンス成分と容量成分とから成る
ＬＣ共振回路部、フィルタ回路部、また、分布定数的な
インダクタンス成分と容量成分とから成るＬＣ共振回路
部、フィルタ回路部などがある。図３では、例えは、回
路機能素子２２は、一端がグランド電位に短絡したスト
リップライン導体であり、回路機能素子２１、２３は、
ストリップライン導体との間で容量成分を形成するグラ
ンド導体膜であり、全体としてトリプレート型共振回路
部を形成した例である。

【００２８】また、回路基板２の表面には、回路機能素
子２１〜２３、ビアホール導体２４を含む内部配線導体
と接続する所定表層配線導体が配置されている。また、
回路基板２の表面の外周には、グランド導体膜７が周設
されている。さらに、表層配線導体には、ＩＣチップな
どの電子部品５、チップ状電子部品などの電子部品８が
実装されている。

【００２９】また、回路基板２の裏面は、図示していな
いが、上述の内部配線導体などと接続し、且つ外部マザ
ーボード基板に実装・接続される入出力電極が配置され
ている。

【００３０】上述の回路基板２には、電子部品５、８を
含む電子回路の保護や電磁シールドのために、金属製シ
ールドケース９が被覆されている。このシールドケース
９の材料としては、鉄・洋白・アルミニウム・ＳＵＳ・
銅等が用いられる。上述の表層配線導体は、グランド導
体膜７に囲まれた領域内に、例えば、所定回路網を形成
する配線をはじめ、電子部品５、８を配置するための電
極バッド３１〜３３などが例示できる。

【００３１】ここで、電極パッド３１は、チップコンデ
ンサ、チップ抵抗などの２端子型チップ部品である電子
部品の一対の端子電極の一方と接続する電極パッドであ
る。電極パッド３２は、チップコンデンサ、チップ抵抗
などの２端子型チップ部品である電子部品８の一対の端
子電極のもう一方と接続する電極パッドである。電極パ
ッド３３は、ＩＣチップなどの電子部品５などが接合す
る電極パッドである。また、電極パッド３４は、基板２
の内部に配置された回路機能素子２２の一部と接続した
電極パッドである。ここで、基板２の内部に配置された
回路機能素子２２の一部と接続する電極パッドは、この
電極パッド３４以外に、上述の電極パッド３１も接続し
て、回路機能素子２２の特性測定用電極パッドとして作
用する。尚、この電極パッド３１に関しては、製造工程
において、電子部品５、８を搭載する前の特性測定用電
極パッドと作用するし、また、電子部品８を搭載する際
には、上述したように、電子部品８の接合用電極パッド
としても作用する。

【００３２】本発明においては、基板２の内部に配置し
た回路機能素子の特性を測定するためので、電極パッド
３１、３４は、図２に示すように、基板２の表面外周に
周設したグランド導体膜７から内周側の一点鎖線に示す
一定間隔ｇ内に位置されている。即ち、その電極パッド
３１、３４が、一点鎖線の内部に完全に位置されていた
り、また、一点鎖線にその一部が重畳するように位置さ
れている。この一定鎖線で示す間隔ｇは、特性測定用装
置プローブの２つの接点間の距離に対応している。具体
的な間隔ｇの値として、０．５〜２．０ｍｍとっない
る。

【００３３】また、絶縁基板２裏面に所定回路の入出力
を行う外部端子電極（図示せず）が形成されている。さ
らに、基板２の端面には基板厚みに延びる凹部１２が形
成されており、この凹部１２の内壁に、導体膜４が被着
されている。そして、この導体膜４は、グランド端子電
極（以下、符号４と記す）となり、基板２表面の周囲に
周設されたグランド導体膜７と接続している。

【００３４】図１、３において、シールドケース９は、
その一面（基板の表面側）が開口し、その側面部から延
出した突片１９を有している。この突片１９は、シール
ドケース９の側面部から、基板２のグランド端子電極４
内に嵌合するように延出している。そして、金属ケース
９の突片１９は、凹部状のグランド端子電極４内で半田
を介して接合されている。

【００３５】ここで、本発明の特徴的なことは、回路基
板２の表面周囲に、グランド端子電極４と接続するグラ
ンド導体膜７が連続的または断続的に周設されているこ
とである。そして、このグランド導体膜７の内周には、
一定距離ｇをおいて回路機能素子２１〜２３と接続する
特性測定用電極パッド３１、３４が配置されていること
である。

【００３６】次に、上述の電子回路モジュール１の製造
方法について説明する。

【００３７】まず、回路基板２となる誘電体材料、例え
ば、ガラス−誘電体セラミック材料から成るグリーンシ
ートを形成する。具体的には、上述のセラミック粉末、
上述の低融点ガラス成分のフリット、有機バインダ、有
機溶剤を均質混練したスラリーを、ドクターブレード法
によって所定厚みにテープ成形して、所定大きさに切断
してシートを作成する。上述のセラミック材料とガラス
材料との構成比率は、８５０〜１０５０℃の比較的低温
で安定的に焼成するために、セラミック材料が１０〜６
０重量％、好ましくは３０〜５０重量％であり、ガラス
材料が９０〜４０重量％、好ましくは７０〜５０重量％
である。

【００３８】有機バインダは、固形分（セラミック粉
末、低融点ガラス成分のフリット）との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。

【００３９】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、２，
２，４−トリメチル−１，３−ペンタンジオールモノイ
ソベンチートなどが用いられ、水系溶剤の場合には、水
溶性である必要があり、モノマー及びバインダには、親
水性の官能基、例えばカルボキシル基が付加されてい
る。その付加量は酸価で表せば２〜３００あり、好まし
くは５〜１００である。付加量が少ない場合は水への溶
解性、固定成分の粉末の分散性が悪くなり、多い場合は
熱分解性が悪くなるため、付加量は、水への溶解性、分
散性、熱分解性を考慮して、上述の範囲で適宜付加され
る。

【００４０】次に、回路基板２となるグリーンシート
に、各グリーンシートの厚みを貫くグランド端子電極４
及びビアホール導体２４などが形成される所定径の貫通
穴をパンチングによって形成する。

【００４１】次に、グリーンシートに形成した貫通穴
に、グランド端子電極４及びビアホール導体２４となる
導体を、Ａｇ系導電性ペーストの印刷・充填により形成
するとともに、グリーンシート上に、各内部配線や回路
機能素子２１〜２３として動作する各種導体膜を、Ａｇ
系導電性ペーストを印刷し、乾燥処理により形成する。
同時に、最外層に位置するグリーンシート上に、表層配
線配線、グランド導体膜７となる導体膜、各種電極パッ
ド３１〜３４となる導体膜を、Ａｇ系導電性ペーストを
印刷し、乾燥処理により形成する。また、図示していな
いが、最外層の下部側に位置するグリーンシートの外装
面側には、入出力電極となる導体膜を、Ａｇ系導電性ペ
ーストを印刷し、乾燥処理により形成する。

【００４２】ここで、グランド端子電極４となる導電性
ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−Ｐ
ｔなどのＡｇ合金）粉末、ガラス成分、エチルセルロー
スなどの有機バインダー、溶剤を均質混合したものが用
いられる。

【００４３】また、各種電極パッド３１〜３４を含む表
面配線、グランド導体膜７が形成される導電性ペースト
は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）粉
末あるいはＡｕ系粉末、Ｐｔ粉末、無機バインダ、有機
バインダ、溶剤を均質混合したものが用いられる。

【００４４】このように各導体膜が形成された回路基板
２となるグリーンシートを、積層順に応じて積層一体化
して、複数の回路基板２が抽出できる未焼成状態の大型
積層基板を形成する。その後、必要に応じて、各電子回
路モジュールの形状に応じて、分割溝を形成する。

【００４５】次に、未焼成の積層基板を、大気雰囲気や
中性雰囲気で焼成処理する。焼成処理は、脱バインダ過
程と焼結過程からなる。

【００４６】脱バインダ過程は、回路基板２となるグリ
ーンシートや導体膜に含まれる有機成分を焼失するため
のものであり、例えば６００℃以下の温度領域で行われ
る。

【００４７】また、焼結過程は、回路基板２となるグリ
ーンシートのガラス成分が結晶化すると同時に、セラミ
ック粉末の粒界に均一に分散し、回路基板２に一定強
度、一定の誘電率を与え、さらに、導体膜の導電材料の
金属粉末であるＡｇ系材料またはＡｕ材料を粒成長させ
て、低抵抗化させ、回路基板２と一体化させるものであ
る。これは、ピーク温度８５０〜１０５０℃に達するま
でに行われる。

【００４８】この工程で、回路基板２内部では、回路機
能素子２１〜２３を含む内部配線導体、凹部１２となる
貫通孔の内壁に形成されたグランド端子電極４、ビアホ
ール導体２４が形成され、回路基板２表面では、表層配
線導体、グランド導体膜７、各種電極パッド３１〜３
４、基板裏面には入出力電極が形成されることになる。

【００４９】その後、必要に応じて、表面配線導体に接
続する厚膜抵抗素子や所定形状の絶縁保護膜を形成す
る。

【００５０】次に、大型積層基板を分割、切断したり、
また、各種電子部品５、８を実装したりする前に、回路
機能素子２１〜２３の単体のまた、これら回路機能素子
２１〜２３とからなる諸回路部の特性を測定する。例え
ば、回路機能素子２１〜２４の単独としてのインピーダ
ンス成分やインダクタ成分、容量成分などを測定する。
この測定は、上述した基板２の表面に形成した特性測定
用電極パッド３１、３４を用いて行なう。具体的には、
特性測定用装置プローブの２つの接点のうち、一方の接
点をグランド導体膜７に近接して形成した特性測定用電
極パッド３１または３４に接続し、他方の接点を、接点
間の距離で接続可能なグランド導体膜７に接続して、諸
特性の測定を行なう。上述のようにグランド導体膜７と
特性測定用電極パッド３１、３４が、プローブの２接点
間の一定距離内（例えば０．５〜２．０ｍｍ）に配置さ
れている。従って、一方の接点を特性測定用電極パッド
３１や３４に接触し、この接点を中心に距離を考えれ
ば、他方の接点をグランド導体膜７に確実に接続させる
ことができる。

【００５１】このようにして、回路機能素子２１〜２３
の特性を測定した結果、不良な特性が得られるものには
ついては、積層基板を分割する前に回路基板２の領域内
に不良マーキングを記載し、その後の製造工程、例えば
電子部品５、８などの実装を行なわない。

【００５２】次に、回路機能素子２１〜２３の特性を測
定した回路基板２の表面には、各種電極部品５、８を実
装する。この時、特性測定時に使用した電極パッド３１
は、電子部品８と接合する電極パッドとして兼用され、
電子部品８が半田接合される。また、電極パッド３３に
は、例えばバンプが形成されたＩＣチップなどの電子部
品５が熱着融着、超音波融着などにより実装される。

【００５３】次に、特性調整等の所定の工程を終えた
後、シールドケース９を大型積層基板の各回路基板２に
被覆する。このシールドケース９の被覆は、グランド端
子電極４となる貫通孔内に半田接合されて配置する。

【００５４】この時、シールドケース９の突片１９を、
グランド端子電極４となる大型積層体基板の境界部分の
貫通孔に挿入することで、シールドケース９を回路基板
２上に位置精度良く搭載させることができる。

【００５５】そして、その後、各回路基板２毎に大型積
層基板を分割または接合して、本発明の電子回路モジュ
ール１が完成する。尚、大型積層基板の分割により、グ
ランド端子電極４は図に示すように、半円形状となる。
また、上述の導体の材料として、Ａｇ系またはＡｕ系材
料で接続しているが、セラミック材料及び焼成雰囲気
（中性または還元牲雰囲気）を利用すれば、Ｃｕ系導体
材料を用いることができる。また、シールドケース９の
取着は、大型積層基板を分割・切断した後であってもよ
い。

【００５６】本発明の電子回路モジュール１によれば、
グランド端子端子４に接続するグランド導体膜７を周設
している。すなわち、グランド導体膜７が特性測定用グ
ランド電極パッドの機能をもつため、従来のように回路
基板２の表面の中央部付近に特性測定用グランド電極パ
ッドを設ける必要がない。このため、電子回路網を構成
する表層配線導体や電子部品５、８を配置・実装する領
域をこの特性測定用グランド電極パッドに意識すること
なく自由に設計することができ、この配線導体、各種電
子部品５、８を高密度に実装できる。

【００５７】また、グランド導体膜７が周設されている
ため、その内周側に特性測定用電極パッド３１、３４を
配置すれば、安定した回路機能素子２１〜２３の特性を
測定できる。即ち、上述の表層配線導体の配線パターン
の自由度以外に、この特性測定用電極パッド３１、３４
の配置の自由度も大きく向上する。

【００５８】なお、グランド導体膜７の幅において、
０．５ｍｍより大きくなると、電子回路内の実装可能な
面積が小さくなる。一方、グランド導体膜７の幅の下限
は、未焼成状態の積層体に焼成後に個々の電子回路モジ
ュールに分割するための分割溝をつける際に位置ずれが
生じたときのことを考慮して、また、特性測定装置のプ
ローブ接点の接触安定牲を考慮して、０．１ｍｍ以上に
することが望ましい。また、このグランド導体膜７を形
成する基板２の表面の外周領域は、回路基板の表面配線
導体を形成しない余白マージン部分に相当するため、こ
のグランド導体膜７を回路基板２の表面外周に周設した
ところで、回路基板２表面の配線形成領域または電子部
品５、８の搭載領域を実質的に狭めるものではない。

【００５９】また、回路基板２の端面には、グランド端
子電極４のみが形成されており、回路基板２上の電子回
路と外部のマザーボードとの接続は、回路基板２の裏面
に配置した入出力電極によって行っている。このため、
シールドケース９と信号側端子電極との短絡を位置する
ことがないため、シールドケース９の取り付けが非常に
簡単となる。

【００６０】ここで、グランド端子電極４となるスルー
ホールの直径は約４００μｍであるのに対し、回路基板
２の内部に形成されるビアホール導体の直径は約１５０
μｍと小さく、また、絶縁基板２の面全体に形成できる
ため、基板２の裏面側の入出力電極の増加に伴い、回路
基板２の全体の高密度実装を実現できる。

【００６１】また、回路基板２の表面外周に形成したグ
ランド導体膜７以外に、回路基板２を構成する各誘電体
層の外周部に、表面と同様にその外周にグランド導体膜
７１を形成する。しかも、各グランド導体膜７１をグラ
ンド端子電極４に接続することにより、回路基板２全体
のシールド効果を高めることができる。尚、回路基板２
の表面外周のグランド導体膜７には、回路基板２をシー
ルドするシールドケース９の開口の周囲の肉厚部を載せ
ることもできるため、回路基板２の表面の回路網、電子
部品５、８へのシールド効果が一層向上することにな
る。

【００６２】以上のことにより、本発明によれば、高密
度実装を実現することができ、小型化の要求に十分に応
え得、さらに、製造工程中の電子部品５、８の搭載前
に、回路基板２内の回路機能素子２１〜２３の特性を簡
単に測定することができ、電子部品５、８の選択、特性
不良な回路基板の製造後工程の未実施など無駄を防止す
ることができる電子回路モジュールを提供することがで
きる。

【００６３】図４は、本発明の電子回路モジュール１の
他の実施の形態を示す分解斜視図である。図１〜図３の
電子回路モジュール１は、回路基板２の表面の外周に連
続的にグランド導体膜７を形成しているが、本実施例で
は、回路基板２の表面の外周に断続してグランド導体膜
７２が形成されている。このグランド導体膜７２を断続
刷る場合には、特性測定用電極パッド３１、３４が形成
される部分の近傍の基板２の外周に周設している。

【００６４】このようにしても、製造工程中で行なう回
路基板２内の回路機能素子２１〜２３の特性を簡単に測
定することができる。

【００６５】なお、本発明は上記の例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲で種々の変更
や改良を施すことは何ら差し支えない。例えば、絶縁基
板材料として多層セラミック回路基板に代えてガラスエ
ポキシ絶縁基板を用いてもよいことは言うまでもない。

【００６６】

【発明の効果】本発明の電子回路モジュールによれば、
回路基板の表面の外周害に周設したグランド導体膜を特
性測定用グランド端子の機能をもち、このグランド導体
膜に一定間隔をおいて、回路基板の内部に形成した回路
機能素子に接続する得形測定用電極パッドを配置してい
る。従って、この回路機能素子の特性測定が容易かつ確
実に行なえるとともに、回路基板の表面の中央領域にグ
ランド端子を設ける必要がなくなることから、回路基板
上の配線導体及び電子部品の実装可能な面積を拡大で
き、高密度実装が可能で、小型化な電子回路モジュール
となる。

【００６７】また、回路基板内部の回路機能素子を電子
部品の搭載前に簡単に測定できることになる。

【００６８】回路基板の端面にグランド端子電極を配置
し、信号端子電極を回路基板の裏面に配置することによ
り、回路基板の表面外周は、全周囲を取り囲むようにグ
ランド導体膜を配置することができる。これにより、シ
ールドケースの取着にあたり、信号側端子電極を意識す
ることなく取り付けられるため、シールドケース自信の
構造が簡素化する。

【図面の簡単な説明】

【図１】本発明の電子回路モジュールを示す分解斜視図
である。

【図２】本発明の回路基板の表面を示す平面図である。

【図３】本発明の回路基板の内部を示す分解斜視図であ
る。

【図４】本発明の電子回路モジュールの他の実施の形態
を示す分解斜視図である。

【図５】従来の電子回路モジュールを示す分解斜視図で
ある。

【図６】従来の電子回路モジュールの高周波特性の測定
方法を示す分解斜視図である。

【符号の説明】

１電子回路モジュール２積層基板（回路基板）３１、３４特性測定用電極パッド７、７１、７２グランド導体膜５、８電子部品９、４９シールドケース

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｋ 1/11 Ｈ０１Ｌ 23/12 Ｎ // Ｈ０１Ｌ 23/12

Claims

【特許請求の範囲】

【請求項１】複数の誘電体層が積層して成る積層基板
の内部に、内部導体膜からなる回路機能素子を配置し、
前記積層基板の表面に表層配線導体を配置するとともに
各種電子部品を実装した電子回路モジュールにおいて、前記積層基板の表面の外周にグランド導体膜を周設する
とともに、該グランド導体膜の内周側で一定間隔領域内
に、前記回路機能素子と接続する特性測定用電極パッド
を配置したことを特徴する電子回路モジュール。
【請求項２】前記積層基板の端面に、前記グランド導
体膜と接続するグランド端子電極を形成し、且つ前記積
層基板の裏面に外部端子電極を配置したことを特徴とす
る請求項１記載の電子回路モジュール。
【請求項３】前記特性測定用電極パッドは、前記グラ
ンド導体膜との間に０．５〜２．０ｍｍの間隔をおいて
配置されていることを特徴とする請求項１記載の電子回
路モジュール。
【請求項４】前記グランド導体膜は、前記積層基板表
面の外周に連続または断続して周設されていることを特
徴とする請求項１記載の電子回路モジュール。