PT1243130E - Métodos e aparelhos para televisão digital - Google Patents

Description

Descrição Métodos e aparelhos para televisão digital

Campo técnico [0001] Esta invenção diz respeito aos sistemas e serviços da televisão digital e particularmente aos métodos de acesso condicionado e aparelhos para serem utilizados com tais sistemas e serviços.

Fundo da invenção [0002] A televisão digital é uma tecnologia emergente que está tornando-se cada vez mais popular com o público. Um dos aspectos mais interessantes é a introdução da assim chamada televisão de "alta-definição" (HDTV), cuja transmissão foi aprovada recentemente pela United States Federal Communications Commission. A HDTV fornecerá imagens televisivas de muito maior qualidade e definição do que aquelas que são fornecidas pelos sistemas de televisão preexistentes de "definição convencional".

[0003] Um outro aspecto altamente importante da televisão digital é o fornecimento de serviços relacionados, tais como programação vídeo-on-demand, os filmes da pay-per-view e eventos desportivos, jogos de vídeo interactivos, potencialidades do home shopping, acesso de alta velocidade de internet. 0 aparelho de televisão está a tornar-se rapidamente no meio predominante de informação e dispensador de serviços do futuro.

[0004] Como é sabido, os serviços de televisão são presentemente comunicados por emissão de transmissões por rádio de tipo base terrestre, transmissões por rede de cabo e transmissões por satélite. A fim de limitar a recepção aos subscritores pagos, é prática comum os fornecedores de cabo e satélite "misturarem" ou scramble as suas transmissões e requererem, que os seus clientes usem uma "caixa digital" ou set-top box de controlo especial para 1 unscramble para os sinais recebidos. Tal scrambling e as técnicas da set-top box são desejadas também por fornecedores de serviços relacionados. O problema até à data é que cada fornecedor desenvolveu a sua própria set-top box de controlo. Assim, para receber e utilizar os sinais dos múltiplos fornecedores é necessário o uso de múltiplas set-top box de controlo. Esta não é a melhor das situações e, a fim de superar o problema, a U. S. Federal Communications Commission está a incentivar a chamada abordagem á set-top box "aberta" para fornecer uma set-top box universal capaz de receber e de processar conteúdos de vários fornecedores. Infelizmente, isto não é uma coisa fácil de fazer e ao mesmo tempo fornece os aspectos do controle da segurança necessária para proteger os vários fornecedores da perda dos serviços para usuários não autorizados.

[0005] O artigo "Transmultiplexing, transcontrol e transcrambling of MPEG-2/DVB signal" por O.W. Bungum na publicação No. 428 da conferência IBC revela a funcionalidade para um sistema de nível relacionado para um headend.

Descrição da invenção [0006] De acordo com um aspecto da invenção actual um sistema de recepção eficiente e flexível adapt.ativo para o usuário final e um método receptor relacionado para uso para fornecer a set-top box de controlo universal de acordo com as reivindicações adicionadas 1 a 6 é fornecido. Este sistema de recepção concede o acesso condicional ao material transmitido do programa numa maneira que forneça um grau elevado de protecção contra o uso não autorizado do material. Este sistema de recepção adaptável inclui o circuito de recepção para receber sinais de urna rede, tais sinais sendo um seleccionado de uma pluralidade de formatos do transporte e num seleccionado de uma pluralidade de 2 formatos de codificação. Este sistema inclui também circuitos para examinar os sinais recebidos e gerar os sinais de informação independentes do formato do transporte que se relacionam a isso. Este sistema inclui ainda circuitos trans-scrambling para descrambling de parcelas de rede código dos sinais recebidos e rescrambling tais parcelas de acordo com uma cópia do formato de uma código protegida requerido para o usuário final. Os circuitos filtrados são fornecidos para extrair informação auxiliar dos sinais recebidos e o sistema incluí ainda circuitos de controlo reactivos aos sinais de informação independentes do formato do transporte e à informação auxiliar extraída para controlar os circuitos trans-scrambling.

[0007] Para uma melhor compreensão da invenção actual, junto com outras e mais vantagens e características, a referência é feita à seguinte descrição feita em relação aos desenhos anexados, o objecto da invenção que está sendo indicado nas reivindicações adicionadas.

Breve descrição dos desenhos [0008] No que diz respeito aos desenhos: A FIG. 1 é um diagrama de bloco geral de uma televisão digital que recebe c sistema com um mecanismo da segurança para prevenir a exposição não autorizada das imagens transmitidas ;

As Figs. 2A-2D mostram maneiras diferentes de empacotar o instrumento da FIG.l; A FIG. 3 é um diagrama conceptual para uma incorporação da invenção actual; A FIG. 4 mostra em grande detalhe uma forma representativa da construção interna para da set-top box e do módulo de acesso condicional da FIG. 2B; A FIG. 5 é um diagrama de bloco detalhado para o fluxo de transporte do co-processador e da unidade do microprocessador do módulo de acesso condicional da FIG. 4; 3 A FIG. 6 mostra uma forma representativa da construção para um aspecto de um canal out-of-band da invenção actual; A FIG. 7 mostra uma forma representativa da construção para um aspecto de um canal de dados de um microprocessador-para -microprocessador da invenção actual; A FIG. 8 mostra uma forma representativa da construção para um aspecto de um canal Smart Card da invenção actual; A FIG. 9 mostra uma forma representativa da construção para a unidade de entrada do fluxo de transporte (IS) da FIG. 5; A FIG. 10 mostra mais detalhadamente uma forma representativa da construção para a unidade de um banco de códigos da FIG. 5; A FIG. 11 mostra uma forma geral da construção para o processador de código da FIG. 10; A FIG. 12 mostra os detalhes da forma representativa da construção para o descrambler de acesso condicional da FIG. Π; A FIG. 13 as mostras os detalhes de uma forma representativa da construção para a cópia de protecção do scrambler da FIG. 11; A FIG. 14 mostra uma forma representativa da construção para a unidade do banco de filtro da FIG.5; A FIG. 15 mostra em maior detalhe a construção de uma das unidades de filtro da FIG. 14; A FIG.16 é uma vista plana de uma forma do leitor PCMCIA Smart Card que pode ser usado com a invenção actual; A FIG. 16A é uma vista final esquerda do leitor de cartão da FIG. 16; A FIG. 16B é uma vista final direita do leitor de cartão da T T Cl 1 h * i- x Ό . 1Ό/ A FIG. 16C é uma vista lateral que mostra um lado do leitor de cartão da FIG. 16; 4 A FIG. 17 é uma vista em perspectiva de uma outra forma do leitor de cartão PCMCIA que pode ser usado com a invenção actual; A FIG. 18 mostra uma outra forma do leitor de cartão que 5 pode ser usado;

As Figs. 19, 20 e 21 mostram os formatos do pacote para diferentes tipos de fluxos de transporte de dados que podem ser utilizados pela invenção actual; A FIG. 22 é um fluxograma usado para explicar uma 10 característica múltipla do transporte de dados da invenção actual; A FIG. 23 é um fluxograma detalhado para uma execução representativa do método da FIG. 22; A FIG. 24 mostra uma outra incorporação da unidade do banco 15 de códigos da FIG. 5; A FIG. 25 é um diagrama cronometrado para uma interface de um fluxo de entrada de acordo com a invenção actual; e A FIG. 26 é um diagrama cronometrado para uma interface de um fluxo de saida de acordo com a invenção actual. 20 Descrição detalhada das incorporações ilustradas [0009] No que diz respeito à FIG. 1, é mostrado um diagrama de bloco geral de um sistema de recepção digital de banda larga que tem um ou mais receptores 10 conectados a uma ou mais redes de transmissão do sinal em banda larga. As redes 25 típicas de transmissão do sinal incluem redes de transmissão do tipo frequência rádio com base terrestre, redes de cabo, redes satélite de transmissão de sinal do espaço, redes de telefone, etc. Os sinais de informação análogos pretendidos para a transmissão (por exemplo: os 30 sinais vídeo, os sinais áudio, ou os sinais de dados) são convertidos em formatos de fluxo de uransporte digital específico com a finalidade de transmissão. Os formatos típicos do fluxo de transporte são o formato do MPEG, o formato do DSS e o formato do ATM. O formato do MPEG é c 5 formato da transmissão de dados desenvolvido pelo grupo Motion Picture Expert. Uma forma preferida do MPEG é MPEG-2, que é definido no padrão 13818 de ISO/IEC. 0 acrónimo "DSS" significa Digital Satellite Systems e refere-se a um 5 formato desenvolvido para o uso e transmissão de sinais digitais usados por alguns operadores satélite. 0 acrónimo "ATM" significa Asynchronous Transfer Mode. É um protocolo do sinal digital para o transporte eficiente de quer a taxa fixa quer a informação bursty em redes digitais. 0 fluxo 10 digital do ATM consiste em pacotes de comprimento fixo chamados "células".

[0010] Cada receptor 10 desmodula o seu sinal recebidc e fornece o sinal desmodulado a um mecanismo de segurança 11. 0 mecanismo de segurança llseieccicna um ou mais dos fluxos 15 recebidos de transporte do sinal e remove as camadas de segurança da distribuição da rede dai para a frente, desde que o usuário final seja intitulado para receber os sinais. 0 mecanismo 11 de segurança da rede aplica também a protecção a alguns dos fluxos de sinal que o requerem. Os 20 sinais resultantes são fornecidos aos descodificadores 12 que seleccionam um ou mais dos fluxos de sinal e descodificam cada fluxo seleccionado para recrear os sinais desejados vídeo, áudio e dados, que são fornecidos por sua vez a um ou a mais unidades de exposição 13 e um ou mais 25 unidades de gravação 14. As unidades de exposição típicas incluem aparelhos de televisão e monitores de televisão e de computador. As unidades típicas de gravação incluem os gravadores vídeo VCR e vários tipos de unidades de memória de computador. O mecanismo 11 de segurança examina o sinal 30 ou os sinais recebidos e determina os seus tipos e controla o seu descrambling. O mecanismo de segurança 11 permite o acesso a uma versão unscrambled do sinal recebido, desde que as circunstâncias requeridas sejam encontradas. 6 [0011] Além da programação da televisão digital regular, o sistema de recepção da FIG.l também recebe e manipula vários serviços relacionados de comunicações. Os exemplos de serviços relacionados são a programação vídeo-on-demand, 5 os filmes da pay-per-view e eventos desportivos, jogos de vídeo interactivos, serviços do nome shopping, acesso de alta velocidade da internet. Como será visto, os sinais de dados e os sinais de controlo para estes serviços relacionados são fornecidos através do chamado canal "out-10 of-band".

[0012] As Figs. 2A-2D mostram maneiras diferentes de empacotar o aparelho da FIG. 1. Particularmente, a FIG. 2A mostra o caso onde os receptores 10, o mecanismo de segurança 11 e os descodificadores 12 são localizados 15 dentro de uma rede de set-cop box específica 15. Num caso, o mecanismo de segurança 11 é encaixado ou montado permanentemente dentro da set-top box 15. Num uso típico, a set-top box 15 fica no topo da unidade de exposição 13.

[0013] A FIG. 2B mostra um tipo aberto de set-top box 16 20 com um mecanismo de segurança renovável e removível representado por um módulo condicional do acesso (CAM) 17. O módulo condicional de acesso 17 executa as funções de segurança fornecidas pelo mecanismo de segurança 11 da FIG. 2A. O módulo de controlo de acesso 17 é um tipo de elemento 25 de encaixe removível que é adaptável para ser ligado a um receptáculo operativo ou um socket na set-top box 16 do anfitrião. Como na FIG. 2A, a set-top box 16 é projectada para ficar no topo da unidade de exposição 13.

[0014] A FIG. 2C mostra o caso onde as funções da set- •top 30 box são situadas dentro do armário 18 de um receptor de televisão, isto é, o armário que aloja a unidade de exposição ou o tubo de imagem 13. O módulo condicionai de acesso 17 é adaptado para ligar num receptáculo cooperativo que seja acessível da parte externa do armário 18. A FIG. 7 2C representa um aparelho de televisão integrado com um mecanismo da segurança renovável representado pelo módulo de acesso condicional 17.

[0015] A FIG. 2D representa o caso onde as unidades 5 primárias são localizadas em armários separados conforme o tipo de componente ou caixas 19a-19d. O módulo de acesso condicional 17 pode ser ligado remcvívelmente na caixa do receptor 19a ou na caixa do descodificador 19h ou pode, em vez disso, ser parte de uma unidade pequena do conector que 10 seja ligado entre as boxes 19a e 19b. A configuração da FIG. 2D seria particularmente útil num centro de entretenimento conforme o tipo de componente destinado ao uso caseiro.

[0016] No que diz respeito à FIG. 3, é mostrado um diagrama 15 conceptual para uma incorporação da invenção aotual. Como já visto, o aparelho de recepção inclui um canal in-band 20 e um canal out-of-band 21, que são adaptados para receber sinais de uma estação de transmissão remota. 0 canal in-band 20 assegura os sinais do usuário primário, tais como 20 os sinais digitais de televisão. 0 canal out-of-band 21, por sua vez, assegura os sinais digitais para os serviços relacionados, como comandos vídeo-on-demand, dados da segurança, transacções do e-comércio, etc. Ambas os canais 20 e 21 comunicam com os vários programas de aplicação 22 25 através de um banco de filtro 23 que detecta vários padrões digitais definidos dentro dos sinais recebidos e reage a isso estabelecendo conexões com os apropriados das aplicações 22.

[0017] 0 aparelho da FIG. 3 inclui também um canal smart 30 card 24 para fornecer comunicações entre um smart card SC e os programas de aplicações 22. Um canal de dados 25 fornece comunicações entre um CPU (unidade central do processador) posicionado na unidade do anfitrião, por exemplo, a set-top bo.x (STB) 16, e os programas de aplicação 22. Ura canal 8 prolongado 26 é fornecido para transferir os dados da rede sobre o canal out-of-band da rede para o CPU ou vice-versa.

[0018] No que diz respeito à FIG. 4 é mostrado em grande detalhe urna forma representativa da instrução interna para 5 a unidade anfitriã cu set-top box 16 e o módulo de acesso condicional 17 da FIG. 2B. Como visto na FIG. 4, um conector de sinal 2 9 conecta a set-top box 16 à rede de comunicações que fornece os sinais. Este trajecto do sinal 29 funciona para um receptor in-band 30 e para um receptor 10 out-of-band 31. A rede de comunicações é um sistema multi-canal e o canal que faz saber ao vídeo primário e aos sinais áudio está marcado enquanto o canal "in-band" e o canal que carrega os sinais para os serviços relacionados é designado o canal "out-of-band". A set-top box 16 inclui 15 também um transmissor out-of-band 32 para transmitir sinais para o fornecedor digital de dados localizado no centro da rede de transmissão.

[0019] Os sinais digitais que aparecem nas saídas dos receptores 30 e 31 são fornecidos ao módulo condicional de 20 acesso 17. 0 vídeo primário e os sinais áudio são fornecidos de volta para um descodificador 33 na set-top box 16 e de lá para a exposição da TV digital 13. A set-top box 16 inclui uma unidade de microprocessador 34 que, entre outras coisas, fornece sinais de controlo ao descodíficador 25 33. A unidade de memória 36 é acoplada à unidade do microprocessador 34 e, entre outras coisas, fornece armazenamento para as várias rotinas de controlo e funções do programa de aplicação utilizadas pela unidade de microprocessador 34. A unidade de microprocessador 34 e a 30 memória 36 fornecem uma função CPU para a set-top box 16.

[0020] 0 módulo de acesso condicionai (CAM) 17 da FIG. 4 inclui um co-processador do fluxo de transporte (TS) 40 que receba os sinais digitais da saída do receptor in-band 30 e do receptor out-of-band 31, o último que está sendo 9 fornecido através de um descodificador out-of-band 41. O co-processador do fluxo de transporte 40 fornece também o vídeo digital e os sinais áudio digitais que são pretendidos para a exposição de TV 13 ao descodificador 33. O módulo de acesso condicional 17 inclui uma unidade de microprocessador 42 e uma unidade de memória associada 43. Estas unidades 42 e 43 fornecem uma função CPU para o módulo de acesso condicional 17. A parcela primária dos programas de aplicação 22 é armazenada na memória 43. Um canal de dados 44 fornece uma ligação de comunicações directa entre a unidade de microprocessador CAM 42 e a unidade de microprocessador 34 do anfitrião. A unidade do microprocessador CAM 42 pode também emitir mensagens digitais e informação de volta para o centro de transmissão da rede. Isto é feito através de um codificador out-of-band e um transmissor out-of-band 32 na set-top box 16 do anfitrião. Um smart card removível 28 é adaptado para ser conectado a isso à unidade de microprocessador 42 para fornecer informação de controlo. Um canal prolongado é fornecido por permitir ao centro de transmissão da rede de comunicar com a unidade de microprocessador 34 do anfitrião e vice-versa. 0 ramo que chega deste canal prolongado inclui um trajecto do sinal 47 acoplado ao receptor 31 e prolongado ao descodificador out-of-band 41. Este ramo que chega incluí o descodificador 41, o co-processador do fluxo de transporte 40, o microprocessador 42 e um trajecto de sinal adicional 49 que funciona do microprocessador 42 ao microprocessador 34 do anfitrião. O ramo que parte deste canal prolongado é fornecido por um trajecto de sinal 50 que funcione do microprocessador 34 do anfitrião directamente ao codificador out-of-band 45.

[0021] No que diz respeito à FiG.5, é mostrado um diagrama de bloco detalhado para o co-processador do fluxo de transporte (TS) 40 e a unidade de microprocessador 42 do 10 módulo de acesso condicional (CAKj 17 da FIG. 4. Como se vê na FIG. 5, o co-processador do fluxo de transporte (TS) 40 inclui uma unidade de entrada 52 do fluxo de transporte (TS) que recebe sinais digitais de entrada do tipo paralelo Tsinl e TSin2 do receptor ir.-band 30 e do receptor out-of-band 31, respectivamente. Um sinal digital de série-tipo TSin3 é recebido do receptor out-of-band 31. Os sinais de saída da unidade de entrada 52 são fornecidos a um banco 54 de código para processamento adicional. O banco 54 de código produz dois fluxos de saída do tipo paralelo que sâo conectados às entradas de uma unidade de saída TS 55 e um banco de filtro 56. Pela selecção do multiplexador dentro do banco 54 do código, um dos dois fluxos de entrada para c banco 54 do código está processado por um processador interno do código, enquanto o outro fluxo de entrada é simplesmente contornado para a unidade de saída TS 55 e ao banco de filtro 56. O sinal de TSout da unidade de saída TS 55 é fornecido ao descodificador 33 na set-top box 16.

[0022] A unidade de entrada 52 do fluxo de transporte inclui um mecanismo múltiplo do transporte dos dados capaz de receber uma pluralidade de formatos diferentes do fluxo de transporte. Particularmente, inclui um mecanismo qualificando para receber e qualificar bytes de dados de entrada de acordo com suas posições e valores nos seus pacotes de dados de plural-byte. A unidade de entrada TS 52 inclui mais um mecanismo de etiquetagem para atribuir um Tag piurai-bit a cada byte de Gados, tai Tag que tem um valor original determinado pelos resultados do processo de qualificação. Os bits do Tag sâo usados para facilitar o processamento dos bytes de dados.

[0023] A unidade de microprocessador 42 inclui um microprocessador ARM7 60 que seja conectado a um 32-bit ARM system bus ASB que se opere tipicamente numa modalidade de alta velocidade de transferência. São conectadas também à 11 ASB bus, uma unidade de memória interface 61, uma unidade 62 do descodificador, uma unidade 63 de arbitragem, e uma unidade 64 somente da memória lida (ROM). A interface de memória 61 é conectada à memória externa 43 associada com a unidade de microprocessador 42.

[0024] O microprocessador 60 comunica com o coprocessor 40 do fluxo de transporte e várias outras unidades através da periférica VLSI bus VPB. Esta VPB bus é conectada ao microprocessador 60 por uma unidade de ponte bus-to-bus 65 e a alta velocidade de ASB bus. A ASB bus é usada para transferências rápidas e a VPB bus é usada para comunicações com uma baixa prioridade. Como o banco de filtro 56 do co-processador 40 necessita um acesso directo e rápido â memória externa 43 para seus dados de saída, é conectada também à ASB bus. Consequentemente, há três mestres no ABS bus, nomeadamente, no microprocessador 60 e nos dois canais do banco de filtro 56. A arbitragem entre estes mestres é controlada pela unidade 63 de arbitragem. Por comparação, a VPB bus tem somente um único mestre, a saber, o microprocessador 60.

[0025] 0 descodificador de endereço 62 descodifica os bits do endereço no ASB bus para seleccionar o alvo certo para os dados no ASB bus. Os alvos típicos são a memória interface 61, ROM 64 e os vários periféricos e outras unidades conectadas à ASB bus. Um controlador de interrupção 66 fornece a função da interrupção para o microprocessador 60, quando um temporizador 67 fornecer várias funções cronometrando. Cada uma das unidades no co-processador 40 do fluxo de transporte é acoplada à VPB bus de mais baixa prioridade para finalidades do controle e do status. São acopladas também à VPB bus uma unidade prolongada 68 do canal, uma unidade 69 do canal de dados e uma interface 70 do PCMCIA. Uma unidade periférica 71 fornece uma interface entre a VPB bus e um ou mais 12 dispositivos periféricos. Por exemplo, uma estrutura do conector de interface 72 do smart card é fornecida para fazer a conexão com um smart card removível 28 mostrado na FIG. 4. Uma interface de série 73 pode ser fornecida conectando a um tipo de série do dispositivo periférico PD.

[0026] A FIG. 6 mostra uma forma representativa da construção para uma característica out-of-band do canal da invenção actual. A característica do canal da out-of-band incluí um descodifícador de canal out-of band 41 que recebe o sinal out-of-band GBin do receptor out-of-bin 31 mostrado na FIG. 4. A saída do descodificador 41 é fornecida pelo co-processador 40 do fluxo de transporte para operações adicionais de filtragem. A parcela que parte ou do transmissor do canal out-of-band incluí o codificador 45 do ATM, amortecedor de transmissão 46 e um codificador 48 de canal que forneça o sinal de saída out-of-band OBout ao transmissor 32 da out-of-band mostrado na FIG. 4. O codificador 45 do ATM recebe o seu sinal de entrada do VPB bus periférico associado com a unidade de microprocessador 42. Os dados a serem transmitidos são fornecidos ou pelos programas de aplicação situados na unidade de microprocessador 42 ou pelos dados recebidos da set-top box 16 através do trajecto prolongado 50 do canal. Estes dados são segmentados em pilhas do ATM pelo codificador 4 5 do ATM. Estas pilhas são armazenadas temporariamente num amortecedor 46. Quando a rede concede alguns entalhes da transmissão ao módulo de acesso condicional 17, o amortecedor 46 de transmissão está esvaziado pelo codificador 48 do canal e transmitido peio transmissor out-of-band 32 do centro de transmissão de rede.

[0027] A FIG. 7 mostra uma característica do canal dos ciados do microprocessador-a-microprocessador da invenção actual. Esta característica permite a unidade de microprocessador 42 da CAM de comunicar tíirectamente com a 13 unidade de microprocessador 34 do anfitrião e vice-versa. A unidade do microprocessador 42 emite dados à unidade do microprocessador 34 através do canal de dados 44a. A unidade 34 do anfitrião emite dados ao microprocessador CAM 5 42 através do canal de dados 44b.

[0028] A FIG. 8 mostra os detalhes da interface do smart card 72 da FIG. 5. O smart card 28 é adaptado para ser introduzido num leitor de smart card 86 e os dados recebidos do smart card 28 são fornecidos por um 10 amortecedor 87 de entrada à VPB bus periférica associada com a unidade de microprocessador 42. Os dados da unidade de microprocessador 42 são fornecidos pela VPB bus, o amortecedor 88 de saída e o leitor de smart card 86 ao smart card 28. Numa incorporação representativa, o leitor 15 de smart card 86 é um leitor de cartão PCMCIA. 0 acrónimo PCMCIA significa Personal Computer Memory Card International Association. Esta é associação comercial não lucrativa formada em 1989 para definir uma interface padrão do cartão de memória. 0 leitor de smart card 86 está de 20 acordo com este padrão de interface.

[0029] No que diz respeito à FIG. 9 é mostrado em grande detalhe uma forma representativa da construção para a unidade de entrada 52 do fluxo de transporte da FIG. 5. Os sinais TSinl e TSin2 são fornecidos aos registos de entrada 25 130 e 131. O s inal de entrada de série T5in3 é fornecido ao conversor serial-to-parallel 132 que converte os mesmos da forma de série à forma paralela. A saída paralela do conversor 132 é fornecida a um registo seguinte de entrada 133. As saídas dos registos 130, 131, e 133 são conectados 30 a um multiplexador três-a-dois 134. Este multiplexador 134 selecciona duas das três entradas e fornece uma das entradas seleccionadas a uma unidade TS 1 FIFO 135 e a outra das entradas seleccionadas a uma unidade de contagem TS2 136. O FIFO 135 fornece a entrada para a TS1 parser 14 137, quando o contador 136 fornecer a entrada para um TS2 parser 138. Os parsers 137 e 138 analisam os seus fluxos dos respectivos fluxos de sinal numa base de byte-por-byte e admite um Tag do plural-bit a cada byte de dados. Mais particularmente, cada um dos parsers 137 e 138 inclui um mecanismo de qualificação para receber e qualificar bytes de dados de entrada de acordo com as suas posições e valores nos seus pacotes de dados de plural-bvte. Numa incorporação representativa, um Tag 5-bit é gerado para / unido a cada byte de dados. O valor desce Tag 5-bit é determinado pelo processo de qualificação executado pelo mecanismo de classificação. Os parsers 137 e 138, são conectados por sua vez a um parser 139 da selecção que determine o trajecto particular de saída, TSa ou TSb, a que cada fluxo de dados é conectado.

[0030] No que diz respeito à FIG. 10, é mostrado mais detalhadamente uma forma representativa da construção para o banco 54 do código da FIG. 5. 0 banco 54 do código recebe os dois fluxos TSa e TSb do sinal da unidade de entrada 52 dos TS de FIG. 9. As duas output buses 74 e 75 do banco 54 do código são conectadas à unidade de saída 55 dos TS e ao banco ae filtro 56. Assim, o banco 54 do código tem dois fluxos de entrada e dois fluxos de saída. Pela selecção através dos rmiltiplexadores 76, 77, e 78, um dos fluxo de entrada está processado por um processador de código 79, enquanto o outro fluxo de entrada é torneado simplesmente para a saída do seu correspondente dos multiplexadores 77 e 78. Os multiplexadores 76, 77 e 78 são controlados pela selecção de sinais Sl, 32 e 83, respectívamente, obtidos através do VPB bus.

[0031] Para um primeiro conjunto de ajustes do multiplexador, o fluxo de dados de TSa é transferido peio mud típlexador 76 do processador 7 9 do código e a saída do processador 79 do código é transferida através do 15 multiplexador 77 à Tsoutl bus 7 4 do banco de código 54. Para este mesmo caso, o segundo fluxo de dados TSb da entrada, é fornecido pelo multiplexador 78 TSout2 bus 75.

Para o segundo conjunto de ajustes do multiplexador, a situação é invertida. O fluxo de dados TSb é fornecido pelo multiplexador 7 6 ao processador 79 do código e o sinal processado resultante é fornecido pelo multiplexador 78 TSout2 bus 75. Neste segundo caso, o fluxo de dados da entrada de TSa é fornecido pelo multiplexador 77 à Tsoutl bus 74. 0 processador de código 79 liberta tanto um fluxo de dados protegido TSp como um fluxo de dados desobstruídos TSc. Os multiplexadores 77 e 78 seleccionam um ou outro, mas não ambos destes fluxos de dados.

[00321 No que diz respeito à FIG. 11, são mostrados os elementos preliminares do processador de código 79 da FIG. 10. Como visto na FIG. 11, o processador de código 79 inclui um descrambler de acesso condicional 80 e uma protecção de cópia scrambler 81. O descrambler 80 descrambles um sinal digital scrambled que entra para produzir uma cópia desobstruída do sinal output TSclear. O descrambler 80 é capaz de descrambling os seguintes formatos do codificação: o formato super scrambling de DVB usado na Europa, os formatos padrão de codificação de dados DES e 3DES que são usados nos Estados Unidos, e o formato MULTI2 que é usado no Japão. A cópia do scrambler de protecção 81 é usada para rescramble o sinal desobstruído da cópia na saída do descrambler 80 para impossibilitar o índice dos dados de ser roubado na saída do módulo de acesso condicional 17. O scrambler 81 usa o método scrambling de padrão de codificação de dados do DES.

[0033] A FIG. 12 mostra os detalhes de uma forma representativa ce construção para o descrambler de acesso condicional 80 da FIG. 11. 0 descrambler 80 de FIG. 12 inclui um registo 140 dos dados de entrada para receber o 16 fluxo de dados de TSin do multiplexador 76 da FIG. 10. O descrambler 80 inclui também um jogo de oito descodificadores 141-148 para descrambling qualquer dos seguintes formatos de codificação: DVB, DES-ECB, DES-CBC, DES-OFB, MULTI2. 3DES-ECB, 3DES-CBC e 3DES-OFB. Outros formatos de codificação podem ser acomodados fornecendo descodificadores adicionais apropriados. Os acrónimos antecedentes têm os seguintes significados:

ACRÓNIMO DVB DES ECB CBC OFB

DESCRIÇÃO

Digital Video Broadcasting (Europa) Data Encryption Standard (U.S.) Electronic Code Book Chain Block Cipher Output Feedhaok Block [0034] Os formatos de ECB, de CBC e de OFB são variações conhecidas dos formatos DES e 3DES. Um registo descramble 150 do formato e um descodificador associado 151 determinam quais dos descodificadores primários 141-148 é activado para processar o fluxo de dados que entra. O registo 150 do formato de descramble é carregado através de VPB bus com um sinal de controlo do plural-bit que designa o descodificador a ser usado. Este sinal de controlo é descodificado pelo descodificador 151 do sinal para permitir activar uma e somente uma das suas linhas de saida. Assim, somente um dos descodificadores seleccionado 141-148 é activado ou usado para qualquer fluxo de dados do transporte de dados.

[0035] É também necessário carregar um registe 152 da sessão chave com uma sessão chave descrambling que diga à seleccionada dos descodificadores 141-148 como descramble o fluxo de dados de entrada. Esta chave descrambling é carregada no registo 152 através do VPB bus. O registro 17 152, por sua vez, fornece a chave descrambling a cada um dos descodificadores 141-148 e é usada pelo descodificador que é seleccionado pelo sinal de controlo no formato de registo descramble 150. O fluxo de descrambled de dados que aparece na saída dos descodificadores seleccionados 141-148 é fornecida a um registo 153 de dados de saída para fornecer um sinal livre ou unscrambled de saída TSclear ou TSc.

[0036] No que diz respeito agora à FIG. 13, mostra os detalhes de uma forma representativa de construção para a cópia de protecção scrambler 81 da FIG. 11. Para a incorporação mostrada na FIG. 13, o descrambler 81 inclui um jogo de três codificadores 155, 156 e 157 para codificar o sinal TSclear do descrambler 80 de acordo com qualquer dos seguintes três formatos do codificador: DES-ECB, DES-CBC e DES-OFB. Outros formatos scrambling podem ser usados se desejado. A selecçào de codificadores desejados dos 155— 157 é atingida por meio de um sinal de controlo do plural-bit 7 que fosse carregado num registo 158 do formato do scramble. Este sinal de controlo controla um descodificador 159 do sinal permitindo actívar o seleccionado das suas linhas de saída, cujas linhas de saída funcionam individualmente dos diferentes codificadores 155-157. O fluxo de dados scrambled que aparece na saída do codificador seleccionado é fornecido a um registo 160 dos dados da saída para fornecer a cópia do sinal de saída protegido TSprotected ou TSp. O processo real scrambling que é seguido no codificador seleccionado é controlado por uma sessão chave de scrambling do plural-bit que seja carregada numa sessão chave de registo 161. Esta sessão chave scrambling é obtida da unidade de microprocessador 42 pela VPB bus.

[0037] No que diz respeito à FIG. 14, é mostrada uma forma representativa de construção para o banco de filtro 56 da 18 FIG. 5. Este banco de filtro 56 examina fluxo de dados de entrada para determinar o tipo de pacotes dos dados que estão sendo recebidos. Quando um pacote desejado é identificado, o seu payload de dados está armazenado então 5 na posição apropriada na memória 43 que é atribuída ao seu tipo particular de pacote. Desta maneira, os dados de entrada podem ser filtrados ou classificados de acordo com a aplicação ou o uso para que se pretende. Mais particularmente, o banco de filtro 56 tem as duas entradas 10 FLTin 1 e FLTin2 que podem fazer saber a formatos diferentes do fluxo de transporte. Para o exemplo, a primeira entrada FLTin 1 pode ser conectada à saída in-band do canal do receptor in-band 30 e o seu fluxo de dados é suposto para usar o formato do pacote do MPEG. A segunda 15 entrada FLTin2 pode receber o fluxo de dados do receptor 31 da out-of-band e os sinais dos dados do canal out-of-band são supostos ser do formato da pilha do Asynchronous Transfer Mode (ATM).

[0038] 0 banco de filtro 56 inclui quatro unidades de 20 filtro 90-93 que pode independentemente ser ajustado para processar diferentes fluxos de dados. Esta arquitectura permite um ajuste flexível do recurso filtrando dependendo do tipo de aplicação. Por exemplo, se o módulo de acesso condicional estiver ajustado até aos serviços da televisão 25 ATSC-tipo avançados de sustentação (por o exemplo, a televisão de alta definição), as quatro unidades de filtro 90-93 são ajustadas ao canal in-band. Para um tipo de operação de cabo aberto, por outro lado, até três das unidades de filtro podem ser ajustadas para processar o 30 canal out-of band para colectar o IP e mensagens proprietárias, enquanto a quarta unidade de filtro deve permanecer ajustada no canal in-band para processar sinais in-band do comando. As saídas de unidades de filtro 90-93 são conectadas selectivamer.te ao microprocessador ASB bus 19 por um multiplexador 94 que seja controlado comutando o sinal S4. A FIG. 15 mostra em maior detalhe a forma representativa da construção para uma das unidades de filtro 90-93 da FIG.11. Cada uma das unidades de filtro 90-93 é desta mesma construção. A unidade de filtro da FIG. 12 é ajustada a um de dois inputs FLTinl e FLTin2 por um multiplexador 95 que seja ajustado para selecionar uma das duas entradas por um sinal S5 do selector. O fluxo de dados seleccíonadc da entrada é fornecido a um tipo filtro de tipo 96 que os pré-filtros os bytes de dados de acordo com os Tag do plural-bit lhes unam na unidade de entrada 52 dos TS da FIG. 9. Os bytes filtrados são armazenados então numa disposição das pilhas 97a-97h do filtro. O teste padrão pré-gravado do sinal que se deseja detectar é armazenado numa memória 98 do teste padrão e fornecido às pilhas 97a-97h do filtro. Quando um emparelhamento do teste padrão ocorre, a pilha correspondente do filtro carrega um registo de deslocamento 99. As mensagens completas são extraídas do registo de deslocamento 99 para o armazenamento na unidade 43 da memória associada com a unidade de microprocessador CAM 42.

[0039] A FIG. 16 é uma vista plana de uma forma do leitor do smart card do PCMCIA que pode ser usado com a invenção actual. A FIG. 16A é uma vista esquerda, a FIG. 16B é uma vista direita e a FIG. 16C é uma vista lateral do leitor de cartão mostrado na FIG. 16. O acrónimo PCMCIA significa Personal Computer Memory Card International Association. Esta é associação comercial não lucrativa formada em 1989 para definir uma interface padrão do cartão de memória. 0 leitor de smart card da FIG. 16 inclui uma embalagem metálica 100 que seja adaptada para receber aproximadamente um. cartão de memória plástico ou o smart card de aproximadamente do tamanho de um cartão de credito plástico. A embalagem 100 conforme a ISSO padrão 7816. No 20 uso, o smart card é introduzido na embalagem 100 e a embalagem 100, é introduzida por sua vez num receptáculo apropriado do conector na set-top box 16.

[0040] A FIG. 17 é uma vista em perspectiva de ura outra forma do leitor de cartão PCMCIA que pode ser usado com a invenção actual. A caixa de leitura 101 da FIG. 17 tem uma extensão maís curta, logo, um comprimento total maís curto. A FIG. 18 mostra uma forma adicional do leitor de cartão que possa ser usado. A caixa de leitura 102 da FIG. 18 é a chamada caixa de leitura dupla e é adaptada para receber dois smart cards diferentes.

[0041] As Figs. 19, 20 e 21 mostram os formatos do pacote para os diferentes tipos de fluxo do transporte dos dados que podem ser assegurados pela invenção actual. A FIG. 19 mostra o formato para um pacote do fluxo de dados do MPEG. A FIG. 20 mostra o formato para um pacote do fluxo de dados do DSS e a FIG. 21 mostra o formato para uma pilha do fluxo de dados do ATM. 0 formato MPEG é o formato da transmissão de dados desenvolvido pelo grupo Motion Picture Expert Group. A forma preferida do MPEG é MPEG-2 que é definido no padrão ISO/IEC 13818. O acrónimo "DSS" significa sistemas de satélite digital e referem-se a um formato desenvolvido para a utilização em transmitir sinais digitais por alguns operadores satélite. O acrónimo "ATM" significa Asynchrcnous Transfer Mode. É um protocolo do sinal digital para o transporte eficiente tanto da taxa constante e da informação bursty em redes digitais de banda larga. O fluxo digital do ATM consiste em pacotes de comprimento fixo chamados "pilhas". Cada pilha contem 53 bytes 8 bít e é constituída por urn encabeçarnento 5 byte e de um payload da informação de 48-byte. O padrão aprovado do sinal digital da televisão para o uso nos Estados Unidos emprega o formato do fluxo de do transporte MPEG-2 para empacotagem e multiplexagem dos sinais de vídeo, de áudio e QOS dâCÍOS . 21 [0042] Um pacote de MPEG tem um comprimento total de 188 bytes e incluí um campo do encabeçamento de 4 byte e um campo de adaptação de comprimento variável que pode variar em comprimento de zero bytes a diversos bytes. 0 restante do pacote é compreendido de bytes para payload. Um pacote de DSS tem um comprimento total de 130 bytes e inclui um campo de encabeçamento de 3 byte e uma adaptação opcional de comprimento variável de comprimento relatívamente pequeno. 0 restante do pacote DSS é compreendido de bytes para payload.

[0043] A FIG. 22 é um fluxograma que explique a natureza geral da característica múltipla do transporte dos dados da invenção actual. Cada byte de dados recentemente recebido (bloco 103) é examinado e classificado de acordo com a sua posição e valor no seu pacote de dados (bloco 125). O byte examinado é então marcado com uma etiqueta ou "tag" plural-bit (bloco 126), o valor do tag é determinado pelos resultados do processo de classificação (bloco 125) . O byte etiquetado resultante é passado então como um byte qualificado (bloco 124) . Na incorporação actual, o processo descrito pela FIG. 22 é executado pela unidade de entrada TS 52 mostrada na FIG. 9. A classificação e etiquetagem dos bytes de dados recebidos são executadas pelos parsers 137 e 138.

[0044] No que diz respeito à FIG. 23, é mostrado um fluxograma detalhado para uma execução representativa do método da FIG. 22. Este método múltiplo de transporte da FIG. 23 permite o módulo de acesso condicional 17 de assegurar qualquer um dos formatos do fluxo de transporte do MPEG, do ATM e do DSS. Cada byte de dados que entra é classificado de acordo com a sua posição e valor dentro de seu pacote. Este mecanismo da classificação traz consigo um Tag de 5 bit para cada byte de dados, cada Tag contem toda a informação necessária para processamento posterior do 22 byte. A classificaçao de cada byte novo começa com o bloco 103 da FIG. 23, cujo bloco representa a recepção do byte novo. 0 byte está examinado primeiramente para determinar se é um byte do encabeçamento (blocc 104) . Se for, a determinação está feita como contenha dados da identificação do canal (ID) (bloco 105). 3e a resposta for sim, então o byte está atribuído a uma parcela do Tag de 3 bit que tem um valor de "011" (bloco 106). Se não for um ID de canal, então o byte está atribuído a uma parcela de Tag 3 bit que tem um valor de "010" (bloco 107). Note-se que o Tag total é um Tag de 5-bit. A finalidade dos outros dois bits será descrita a seguir.

[0045] Se a determinação do bloco 104 determinar que o byte novo não é um byte do encabeçamento, a seguir o byte submete-se a uma série de testes adicionais do byte para não-encabeçamento. O primeiro teste, representado pelo bloco 108, deve determinar se o byte é um byte nulo. Se sim, ele é atribuído um Tag 3 bit que tem um código de "000", comc indicado pelo bloco 109. Se a resposta for não, então o byte prossegue para um campo de teste de adaptação representado pelo bloco 110. Se o byte for um bvte do campo de adaptação, a seguir ele é atribuído um valor de tag de "101", como representado pelo bloco 111. Se não for um byte do campo de adaptação, a seguir o teste do bloco 112 está executado para determinar se ou é não um byte de identificação da tabela (ID) . Se sim, o byte é atribuído com uma Tag 3 bit que tem um valor de "110", comc representado pelo bloco 113. Se não o byte é examinado pelo blocc 114 para determinar se é um byte indicador de comprimento ca secção. Se sim, ele é atribuído um tag 3 bit de valor "001", como indicado no bloco 115. Se não, o byte segue para o bloco 116 de decisão do payload. Desde que esta é a única alternativa que resta, o byte é determinado para ser um byte de payload e é dado uma parcela do Tag de 23 3 bit que tem um valor de "111", como indicado no bloco 117.

[0046] Após a aoribuição da parcela 3-bit inicial do seu Tag, o byte recentemente recebido é testado como indicado peio bloco 118 da decisão, para determinar se os seus dados estão scrambled ou desobstruídos. Se estiverem scrambled, um quarto bit no Tag, a saber, o bocado do SCR é ajustado a 1. Se não estiverem scrambled, o bocado do SCR é ajustado a 0. O byte é testado então como indicado pelo bloco 121 para determinar se é o último byte de um campo do encabeçamento ou de um campo do payload. Se for um último byte, o bit LTB (o quinto bit no Tag 5 bit) está ajustado a 1 (bloco 122) e se não, o bit LTB está ajustado a 0 (bloco 123) . Isto termina o processo de classificação e o byte de saída qualificada na etapa 124 está agora em condição para maior processamento no módulo de acesso condicional 17.

[0047] 0 processo de classificação da FIG. 23 produz um fluxo de bytes de saída que já nãc são maís dependentes do formato particular do fluxo de transporte que os trouxe ao módulo de acesso condicional 17. Assim, o módulo de acesso condicional 17 é capaz de processar uma variedade de formatos diferentes do fluxo de transporte numa maneira eficiente com complicações mínimas. E enquanto a execução descrita suportar formatos do fluxo de transporte do MPEG, do DSS e do ATM, pode prontamente ser estendido para assegurar outras estruturas de transporte de tipo pacote ou pilha.

[0048] A FIG. 24 mostra uma outra incorporação da unidade do banco do código da FIG. 5.

[0049] A FIG. 25 é um diagrama cronometrado para uma interface do fluxo de entrada de acordo com a invenção ei ct uai.

[0050] A FIG. 26 é um diagrama cronometrado para um fluxo de saída de acordo com a invenção actual. 24 [0051] Quando foi descrito o que no presente é considerado serem as incorporações preferidas desta invenção, é óbvio aos experts na área que as várias mudanças e modificações podem ser feitas sem partir da invenção e, consequentemente pretende-se cobrir todas as mudanças e modificações que estão dentro do âmbito da invenção,

Lisboa, 19 de Junho de 2007 25

Claims (7)

1. Reivindicações X. Um sistema de recepção adaptável para o utilizador final que compreende: circuitos de recepção (10; 52) para receber sinais de uma rede, tais sinais sendo um seleccionado de uma Pl uralidade de formatos de transporte e num seleccionado de uma pluralidade de formatos de codificação; circuitos (52; 137, 138) para examinar os sinais recebidos e gerar os sinais de informação independentes do formato de transporte (TAG; 106, 107, 109, 111, 113, 115, 117, 119, 120, 122, 123) para avaliar a informação recebida de acordo com a sua posição e valor nos sinais recebidos; os circuitos trans-scrambling (54; 79) para as parcelas codificadas da rede descramblíng dos sinais recebidos e rescramblíng tais parcelas de acordo com uma cópia protegida do formato de codificação requerido para o usuário final; circuitos filtrados (56) para extrair informação auxiliar dos sinais recebidos para determinar o tipo de pacotes a serem recebidos; e circuitos de controlo (42) reactivos aos sinais de informação independentes do formato de transporte e à informação auxiliar extraída para controlar os circuitos trans-scrambling.
2. 2. O sistema da reivindicação 1 onde os diferentes sinais são num diferente da pluralidade de formatos de transporte.
3. 3. O sistema da reivindicação 1 ou reivindicação 2 onde os diferentes sinais são num diferente da pluralidade de formatos de codificação.
4. 4. O sistema ae qualquer uma das reivindicações anteriores caraoteríza-se pelos meios (80) para descramblíng paralelo dos diferentes sinais que estão em diferentes 26 formatos de codificação, usando meios (150, 151} para seleccionar os respectivos algoritmos de descodificação.
5. 5. O sistema de qualquer uma das reivindicações 1 a 4 caracteriza-se pelos meios (81) para rescrambling diferentes sinais em paralelo em diferentes formatos de scrambling.
6. 6. Um método de recepção de sinal adaptável para o utilizador final que compreende: receber sinais de uma rede, tais sinais que estão num seleccionado de uma pluralidade de formatos de transporte e num seleccionado de um pluralidade de formatos de codificação; examinar os sinais recebidos e gerar formatos de transporte dos sinais de informação independente (TAG) para avaliar a informação recebida de acordo com a sua posição e valor nos sinais recebidos; as parcelas códigodas da rede descrambling dos sinais recebidos e rescrambling tais parcelas de acordo com uma cópia do formato codificado protegido requerido para o usuário final; extraindo informação auxiliar (tipo de pacote} dos sinais recebidos para determinar o tipo de pacotes a serem recebidos; e usando os sinais de informação independentes do formato de transporte e a informação auxiliar extraída para controlar as operações de descrairtbiing e rescrambling.
7. 7. 0 método da reivindicação 6 onde os diferentes sinais são num diferente da pluralidade de formatos de transporte. δ. 0 idéi.odo da reivindicação 6 ou reivindicação ã onde os dxferenres sxnais sao num diferente da piuralidade de formatos de codificação. 27 9. 0 método de qualquer uma das reivindicações anteriores 6 a 8, caracteriza-se pelos passes de descrambling paralelo dos diferentes sinais que estão em diferentes formatos de codificação, e seleccionando os respectivos 5 algoritmos de descodificação. 10. 0 método de qualquer uma das reivindicações 6 a 9 caracteríza-se pelos passos para rescrambiíng os diferentes sinais em paralelo em diferentes formatos de scramblíng. 10 Lisboa, 19 de Junho de 2007 28