KR101065877B1 - 전자 회로 장치 - Google Patents

전자 회로 장치 Download PDF

Info

Publication number
KR101065877B1
KR101065877B1 KR1020097026037A KR20097026037A KR101065877B1 KR 101065877 B1 KR101065877 B1 KR 101065877B1 KR 1020097026037 A KR1020097026037 A KR 1020097026037A KR 20097026037 A KR20097026037 A KR 20097026037A KR 101065877 B1 KR101065877 B1 KR 101065877B1
Authority
KR
South Korea
Prior art keywords
printed wiring
wiring board
electrode
ball
electrode pads
Prior art date
Application number
KR1020097026037A
Other languages
English (en)
Other versions
KR20100007998A (ko
Inventor
수수무 구마꾸라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100007998A publication Critical patent/KR20100007998A/ko
Application granted granted Critical
Publication of KR101065877B1 publication Critical patent/KR101065877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

전극의 접합 상태가 용이하게 고정밀도로 검출될 수 있는 전자 회로 장치가 제공된다. 전자 회로 장치는 복수의 회로 기판(1a, 1b, 100a, 100b, 100c)이 전극 패드(30a, 30b, 40b, 50a, 60a)에 접합되는 볼 전극(10a, 10b, 20a, 20b)을 통해 3개 이상의 층으로 적층되는 적층 구조를 갖고, 인접하는 층 사이에 제공되는 전극 패드 쌍의 투시 음영상은 서로 부분적으로 중첩되고 전극 패드 쌍의 투시 음영상이 중첩되지 않는 비중첩 영역을 갖고, 비중첩 영역의 투시 음영상이 다른 모든 전극 패드의 투시 음영상과 적어도 부분적으로 중첩되지 않도록 전극 패드가 배치된다.
전자 회로 장치, 전극 패드, 볼 전극, 적층 구조, 투시 음영상

Description

전자 회로 장치{ELECTRONIC CIRCUIT DEVICE}
본 발명은 볼 전극의 중개를 통해 서로 연결된 반도체 패키지 및 프린트 배선판과, 복수의 프린트 배선판이 볼 전극의 중개를 통해 서로 적층된 적층 구조를 갖고, 용이하고 고정밀도로 볼 전극의 접속 상태를 검출할 수 있는 전자 회로 장치에 관한 것이다.
최근, 전자 회로 장치의 고밀도화가 진행되고 있고, 복수의 볼 전극이 주변(peripheral) 구성 또는 어레이(array) 구성으로 배열되어 반도체 패키지와 프린트 배선판을 접속하는 전자 회로 장치가 주목받고 있다.
그러나, 반도체 패키지와 프린트 배선판 사이에 배치되는 볼 전극의 접속 상태를 외부로부터 시각적으로 확인하는 것은 곤란하다.
이러한 이유로, 볼 전극의 접속 상태를 확인하는 방법으로서, 볼 전극이 접속될 패드의 형상으로 오목부 또는 인트루젼(intrusion)을 포함하는 형상부를 적용하고, x선 투시[또는 x선 플루오로스코피(x-ray fluoroscopy)]에 의해 획득된 볼 전극의 음영상(투시 음영상)의 형상에 기초하여 접속 상태를 판정하는 방법이 공지되어 있다(일본 특허 출원 공개 평09-219583호 공보 및 일본 특허 제3601714호 공보 참조).
또한, 전자 회로 기판의 하부면 상에 제공되는 전극 패드와 기판의 상부면 상에 제공되는 풋(foot) 패턴은 한번의 x선 검사에 의해 상부 부재와 하부 부재 사이의 접속 상태를 용이하게 확인하도록 볼 전극의 중개를 통해 접속되는 형상을 서로 다르게 만드는 기술이 또한 공지되어 있다(일본 특허 출원 공개 평09-051017호 공보).
그러나, 최근, 고밀도화를 더 진행시키기 위해, 볼 전극에 의해 접속되는 반도체 패키지와 프린트 배선판이 종래의 기술에서와 같이 평면 형상으로 배치되지 않고, 3개 이상의 층으로 적층되는 전자 회로 장치가 주목받고 있다.
이러한 전자 회로 기판에서는, 적층 방식으로 배치되는 볼 전극의 투시에 의해 얻어지는 음영상이 겹쳐지는 방식으로 표시되기 때문에, 볼 전극의 접속 상태가 상술된 절차에 의해 용이하게 확인될 수 없다는 미해결된 문제점이 여전히 존재한다.
또한, 적층 구조를 갖는 전자 회로 장치에서는, 평면 배열을 갖는 종래의 전자 회로 장치에 비해, 전자 회로 장치에서 생성되는 열을 외부로 방사하는 것이 곤란하다. 따라서, 전자 회로 장치는 열을 외부로 효율적으로 방사할 수 있는 적층 구조를 가질 필요가 있다. 일반적으로, 볼 전극은 다른 부재보다 열전도율이 작아서, 우수한 방사 경로로서의 역할을 한다.
그러나, x선 검사에 의해 볼 전극의 접속 상태를 촬상하기 위해서, 다른 층들에 제공되는 전극 패드와 볼 전극이 포개지는 방식으로 배치되는 경우에, 반도체 패키지 또는 프린트 배선판에 생성되는 열은 기판을 과도하게 통과할 필요가 있고, 그 결과 적층 구조의 내부에서 생성되는 열이 외부로 방사되기 어렵다.
본 발명은 상술한 문제의 관점에서 달성될 수 있고, 따라서 본 발명의 목적은 적층 구조에서 생성되는 열이 효율적으로 방사되고, 간단한 방법에 의해, 복수의 반도체 패키지와 복수의 프린트 배선판이 서로 적층되는 적층 구조에서 볼 전극의 접속 불량을 검출할 수 있는 구조를 갖는 전자 회로 장치를 제공하는 것이다.
본 발명은 복수의 전자 회로 기판이 전극 패드에 접합되는 볼 전극을 통해 3개 이상의 층으로 적층되는 적층 구조를 갖고, 인접하는 층들 사이에 제공되는 전극 패드 쌍의 투시 음영상이 서로 부분적으로 중첩되고 전극 패드 쌍의 투시 음영상이 중첩되지 않는 비중첩(non-overlapping) 영역을 갖고, 비중첩 영역의 투시 음영상이 다른 모든 전극 패드의 투시 음영상과 적어도 부분적으로 중첩되지 않도록 전극 패드가 배치되는 전자 회로 장치를 제공한다.
본 발명에서, 다른 층들에 제공되는 전극 패드 각각은, 볼록부를 갖고 볼록부가 부분적으로 중첩되지 않도록 배치되는 것이 바람직하다.
또한, 각각의 전극 패드는 각각의 층의 층(또는 기판) 적층 방향으로 대응하는 위치에 제공되는 다른 모든 전극 패드와 부분적으로 중첩되는 것이 바람직한데, 이는 효율적인 열 방사를 달성하는데 있어서 유리하다.
이러한 구성을 적용함으로써, 방사 경로가 단축될 수 있어서, 효율적인 방사가 달성될 수 있고, 적층 구조에서 볼 전극의 접속 상태가 투시 음영상의 형상에 의해 시각적으로 용이하게 확인될 수 있다.
또한 본 발명의 추가의 특징이 첨부된 도면을 참조하여 이하의 예시적인 실시예의 설명으로부터 명백해질 것이다.
도 1은 본 발명의 일 실시예에 따른 전자 회로 장치를 도시하는 단면도이다.
도 2는 도 1의 전자 회로 장치의 일부분을 도시하는 확대 단면도이다.
도 3A 및 도 3B는 도 2의 전극 패드와 그 음영상을 도시하는 도면이다.
도 4는 도 1의 전자 회로 장치의 일부분을 도시하는 확대 단면도이다.
도 5A 및 도 5B는 도 4의 전극 패드와 그 음영상을 도시하는 도면이다.
도 6은 도 1의 전자 회로 장치의 일부분을 도시하는 확대 단면도이다.
도 7A 및 도 7B는 도 6의 전극 패드와 그 음영상을 도시하는 도면이다.
도 8은 도 1의 전자 회로 장치의 일부분을 도시하는 확대 단면도이다.
도 9A 및 도 9B는 도 8의 전극 패드와 그 음영상을 도시하는 도면이다.
도 10은 전극 패드의 수정된 형상의 예를 도시하는 도면이다.
본 발명의 양호한 실시예들이 첨부 도면을 참조하여 이제 상세히 설명될 것이다.
도 1에 도시된 바와 같이, 제1 반도체 패키지(1a)와 제1 프린트 배선판(100a)이 복수의 볼 전극(10a)에 의해 서로 접속되고, 제2 반도체 패키지(1b)와 제2 프린트 배선판(100b)이 복수의 볼 전극(10b)에 의해 서로 접속된다. 제3 프린트 배선판(100c)과 제1 프린트 배선판(100a)은 볼 전극(20a)의 중개를 통해 함께 적층된다. 또한, 제1 프린트 배선판(100a)과 제2 프린트 배선판(100b)은 볼 전극(20b)의 중개를 통해 함께 적층된다. 즉, 반도체 패키지 또는 프린트 배선판과 같은 전자 회로 기판은 다층 구조로 함께 적층되고, 각각의 층은 볼 전극의 중개를 통해 서로 접속된다.
상기 적층 구조를 갖는 전자 회로 장치에서, 볼 전극(10a)은 프린트 배선판(100a) 상에 배치되는 전극 패드(30a)의 중개를 통해 프린트 배선판(100a)에 접속되고, 각각의 전극 패드(30a)는 프린트 배선판(100a)의 표면 방향으로 볼록부를 갖는다. 부수적으로, 본 명세서에서 채용된 "프린트 배선판의 표면 방향"이라는 용어는 프린트 배선판의 표면에 평행한 방향을 지칭한다. 즉, 프린트 배선판(100a)의 표면에 평행한 평면을 따라 취해지는 전극 패드(30a)의 단면 형상은 원형이 아니고, 원형의 적어도 일부에 돌출부를 갖는다는 것을 의미하고 있다. 볼 전극(10b)은 프린트 배선판(100b) 상에 배치되는 전극 패드(30b)의 중개를 통해 프린트 배선판(100b)에 접속되고, 각각의 전극 패드(30b)는 프린트 배선판(100b)의 표면 방향으로 볼록부를 갖는다. 다음에, 전극 패드(30a)와 전극 패드(30b)는, 전극 패드(30a)와 전극 패드(30b)의 투시에 의해 얻어지는 투시 음영상이 각각의 전극 패드(30a, 30b)의 돌출부에서 적어도 부분적으로 서로 중첩되지 않도록 배치된다.
또한, 볼 전극(20b)은 프린트 배선판(100a) 상에 배치되는 전극 패드(50a)의 중개를 통해 프린트 배선판(100a)에 접속되고, 각각의 전극 패드(50a)는 프린트 배선판(100a)의 표면 방향으로 돌출되는 부분을 갖는다. 다음에, 전극 패드(30b)와 전극 패드(50a)는, 전극 패드(30b)와 전극 패드(50a)의 투시에 의해 얻어지는 투시 음영상이 각각의 전극 패드(30b, 50a)의 돌출부에서 적어도 부분적으로 서로 중첩되지 않도록 배치된다.
또한, 볼 전극(10b)은 반도체 패키지(1b) 상에 배치되는 전극 패드(40b)의 중개를 통해 반도체 패키지(1b)에 접속되고, 각각의 전극 패드(40b)는 반도체 패키지(1b)의 표면 방향으로 돌출되는 부분을 갖는다. 다음에, 전극 패드(30b)와 전극 패드(40b)는, 전극 패드(30b)와 전극 패드(40b)의 투시에 의해 얻어지는 투시 음영상이 각각의 전극 패드(30b, 40b)의 돌출부에서 적어도 부분적으로 서로 중첩되지 않도록 배치된다.
볼 전극(20b)이 배치되는 전면측과 반대측 상에 있는 프린트 배선판(100a)의 이면 상의 볼 전극(20a)은 프린트 배선판(100a) 상에 배치되는 전극 패드(60a)의 중개를 통해 프린트 배선판(100a)에 접속된다. 각각의 전극 패드(60a)는 프린트 배선판(100a)의 표면 방향으로 돌출되는 부분을 갖는다. 다음에, 전극 패드(50a)와 전극 패드(60a)는, 전극 패드(50a)와 전극 패드(60a)의 투시에 의해 얻어지는 투시 음영상이 각각의 전극 패드(50a, 60a)의 돌출부에서 적어도 부분적으로 서로 중첩되지 않도록 배치된다.
전극 패드(30a, 30b, 40a, 40b)는 동일한 직경과 동일한 축을 갖는다. 또한, 전극 패드(50a, 60a)는 동일한 직경을 갖고 동축이다.
상술된 바와 같이, 반도체 패키지(1a)는 볼 전극(10a)의 중개를 통해 프린트 배선판(100a) 상에 장착되고, 반도체 패키지(1b)는 볼 전극(10b)의 중개를 통해 프 린트 배선판(100b) 상에 장착된다. 또한, 프린트 배선판(100a, 100b)은 볼 전극(20b)에 의해 서로 접속되고, 프린트 배선판(100a, 100c)은 볼 전극(20a)에 의해 서로 접속된다.
또한, 볼 전극(10b)과, 볼 전극(10b) 바로 아래에 위치설정되는 볼 전극(10a)은 동일한 외경(동일한 직경)과 동일한 중심축(동축)을 갖는다. 볼 전극(20b)과, 볼 전극(20b) 바로 아래에 위치설정되는 볼 전극(20a)은 동일한 외경(동일한 직경)과 동일한 중심축(동축)을 갖는다. 볼 전극의 상기 배열로, 열은 전자 회로 장치를 구성하는 부재 사이에서 열저항이 더 작은 볼 전극을 통해 전송되기 쉽고, 이는 열 방사에 있어서 유리하다. 그러나, 본 발명의 기술 사상으로부터 벗어나지 않는 한 볼 전극의 배열을 제한하지 않는다. 즉, 다른 층에 배치되는 볼 전극은 일부분에서 서로 중첩되고 다른 부분에서 서로 중첩되지 않는 것만이 필요하다.
도 2는 도 1에 도시된 전자 회로 장치의 일부분인 볼 전극(10b)과, 볼 전극(10b) 바로 아래에 위치설정된 볼 전극(10a)을 포함하는 영역을 도시하는 확대 단면도이다.
도 3A는 도 2에서 볼 전극(10a)이 접속되는 전극 패드(30a)의 프린트 배선판(100a) 표면 방향으로의 평면 형상과, 도 2에서 볼 전극(10b)이 접속되는 전극 패드(30b)의 프린트 배선판(100b) 표면 방향으로의 평면 형상을 도시한다. 또한, 도 3B는 도 2에 도시된 볼 전극(10b) 및 볼 전극(10a)의 투시에 의해 얻어지는 투시를 통한 음영상(투시 음영상)을 도시한다.
도 2의 좌측에 있는 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(30b)의 돌출부 위로 충분히 연장된 상태에서 전극 패드(30b)에 접합된다. 한편, 볼 전극(10a)은, 볼 전극(10a)이 전극 패드(30a)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(30a)에 접합된다. 음영상(E1)은 이러한 상태에서 볼 전극(10a, 10b)의 투시에 의해 얻어진다. 도 2의 우측에 있는 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(30b)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(30b)에 접합된다. 한편, 볼 전극(10a)은, 볼 전극(10a)이 전극 패드(30a)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(30a)에 접합된다. 음영상(E2)은 이러한 상태에서 볼 전극(10a, 10b)의 투시에 의해 얻어진다.
도 3A에 도시된 바와 같이, 볼 전극(10a)이 접속되는 전극 패드(30a)와, 볼 전극(10b)이 접속되는 전극 패드(30b)는 프린트 배선판에 평행한 평면을 따라 취해진 눈물 방울 형상 단면을 각각 가질 수 있는데, 이러한 눈물 방울 단면 형상은 돌출부가 원에 추가된 형상이다. 이러한 이유로, x선 검사 장치의 사용에 의해 음영상(E1, E2)의 형상의 차이를 판정함으로써, 전극 패드(30a)에 대한 볼 전극(10a)의 접합 상태와, 전극 패드(30b)에 대한 볼 전극(10b)의 접합 상태가 용이하게 검출될 수 있다.
예를 들면, 음영상(E1, E2)의 진원도(circularity)가 전극 패드(30a, 30b)에 대한 접합 이전에 볼 전극(10a, 10b)의 외경의 30%이상인 경우에, 접합 상태는 우수한 것으로 판정되는 반면, 음영상(E1, E2)의 진원도가 전극 패드(30a, 30b)에 대한 접합 이전에 볼 전극(10a, 10b)의 외경의 30%미만인 경우에, 접합 상태는 불량 한 것으로 판정될 수 있다. 그러나, 품질의 판정에 대한 기준은 사용될 볼 전극의 재료 또는 전자 회로 장치의 사용 목적에 따라 설정될 수 있다.
도 4는 볼 전극(10b)과, 볼 전극(10b) 바로 아래에 위치설정된 볼 전극(20b)을 포함하는 영역을 도시하는 확대 단면도이다.
도 5A는 도 4에서 볼 전극(20b)이 접속되는 전극 패드(50a)의 프린트 배선판(100a) 표면 방향으로서 평면 형상과, 도 4에서 볼 전극(10b)이 접속되는 전극 패드(30b)의 프린트 배선판(100b) 표면 방향으로의 평면 형상을 도시한다. 또한, 도 5B는 도 4에 도시된 볼 전극(10b) 및 볼 전극(20b)의 투시에 의해 얻어지는 투시를 통한 음영상(투시 음영상)을 도시한다.
도 4의 좌측에 있는 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(30b)의 돌출부 위로 충분히 연장되는 상태에서 전극 패드(30b)에 접합된다. 또한, 볼 전극(20b)은, 볼 전극(20b)이 전극 패드(50a)의 돌출부를 포함하여 전극 패드(50a) 위로 충분히 연장되는 상태에서 전극 패드(50a)에 접합된다. 음영상(E3)은 이러한 상태에서 볼 전극(10b, 20b)의 투시에 의해 얻어진다. 도 4의 우측에 있는 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(30b)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(30b)에 접합된다. 또한, 볼 전극(20b)은, 볼 전극(20b)이 전극 패드(50a) 위로 충분히 연장되는 상태에서 전극 패드(50a)에 접합된다. 음영상(E4)는 이러한 상태에서 볼 전극(10b, 20b)의 투시에 의해 얻어진다.
도 5A에 도시된 바와 같이, 볼 전극(10b)이 접속되는 전극 패드(30b)와, 볼 전극(20b)이 접속되는 전극 패드(50a)는 눈물 방울 형상 단면을 각각 가질 수 있는 데, 이러한 눈물 방울 단면 형상은 원에 돌출부가 추가된 형상이다. 이러한 이유로, x선 검사 장치의 사용에 의해 음영상(E3, E4)의 형상의 차이를 판정함으로써, 전극 패드(30a)에 대한 볼 전극(10b)의 접합 상태와, 전극 패드(50a)에 대한 볼 전극(20b)의 접합 상태는 용이하게 검출될 수 있다.
도 6은 볼 전극(20b)과, 볼 전극(20b) 바로 아래에 위치설정된 볼 전극(20a)을 포함하는 영역을 도시하는 확대 단면도이다.
도 7A는 도 6에서 볼 전극(20b)이 접속되는 전극 패드(50a)의 프린트 배선판(100a) 표면 방향으로의 평면 형상과, 도 6에서 볼 전극(20a)이 접속되는 전극 패드(60a)의 프린트 배선판(100a) 표면 방향으로의 평면 형상을 도시한다. 또한, 도 7B는 도 4에 도시된 볼 전극(20b) 및 볼 전극(20a)의 투시에 의해 얻어지는 투시를 통한 음영상(투시 음영상)을 도시한다.
도 6의 좌측에 있는 볼 전극(20b)은, 볼 전극(10b)이 전극 패드(50a)의 돌출부 위로 충분히 연장되는 상태에서 전극 패드(50a)에 접합된다. 또한, 볼 전극(20a)은, 볼 전극(20a)이 전극 패드(60a)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(60a)에 접합된다. 음영상(E5)은 이러한 상태에서 볼 전극(20b) 및 볼 전극(20a)의 투시에 의해 얻어진다. 도 6의 우측에 있는 볼 전극(20b)은, 볼 전극(20b)이 전극 패드(50a)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(50a)에 접합된다. 또한, 볼 전극(20a)은, 볼 전극(20a)이 전극 패드(60a)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(60a)에 접합된다. 음영상(E6)은 이러한 상태에서 볼 전극(20b) 및 볼 전극(20a)의 투시에 의해 얻어진다.
도 7A에 도시된 바와 같이, 볼 전극(20b)이 접속되는 전극 패드(50a)와, 볼 전극(20a)이 접속되는 전극 패드(60a)는 눈물 방울 형상 단면을 각각 가질 수 있는데, 이러한 눈물 방울 단면 형상은 원에 돌출부가 추가된 형상이다. 이러한 이유로, x선 검사 장치의 사용에 의해 음영상(E5, E6)의 형상의 차이를 판정함으로써, 전극 패드(50a)에 대한 볼 전극(20b)의 접합 상태와, 전극 패드(60a)에 대한 볼 전극(20a)의 접합 상태가 용이하게 검출될 수 있다.
도 8은 반도체 패키지(1b)가 프린트 배선판(100b) 상에 장착되는 구조에서 볼 전극(10b)을 포함하는 영역을 도시하는 확대 단면도이다.
도 9A는 도 8에서 볼 전극(10b)의 상부가 접속되는 전극 패드(40b)의 프린트 배선판(100b) 표면 방향으로의 평면 형상과, 도 8에서 볼 전극(10b)의 하부가 접속되는 전극 패드(30b)의 프린트 배선판(100b) 표면 방향으로의 평면 형상을 도시한다. 또한, 도 9B는 볼 전극(10b)의 투시에 의해 얻어지는 투시를 통한 음영상(투시 음영상)을 도시한다.
도 8의 좌측에 있는 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(40b)의 돌출부 위로 연장되지 않은 상태에서 전극 패드(40b)에 접착된다. 또한, 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(30b)의 돌출부 위로 충분히 연장되는 상태에서 전극 패드(30b)에 접착된다. 음영상(E7)은 이러한 상태에서 볼 전극(10b)의 투시에 의해 얻어진다. 도 8의 우측에 있는 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(40b)의 돌출부 위로 연장되지 않은 상태로 전극 패드(40b)에 접합된다. 또한, 볼 전극(10b)은, 볼 전극(10b)이 전극 패드(30b)의 돌출부 위로 연장되지 않은 상 태에서 전극 패드(30b)에 접합된다. 음영상(E8)은 이러한 상태에서 볼 전극(10b)의 투시에 의해 얻어진다.
도 9A에 도시된 바와 같이, 전극 패드(30b)와, 볼 전극(10b)이 접속되는 전극 패드(40b)는 눈물 방울 형상 단면을 각각 가질 수 있는데, 이러한 눈물 방울 형상 단면은 돌출부가 원에 추가된 형상이다. 이러한 이유로, x선 검사 장치의 사용에 의해 음영상(E7, E8)의 형상의 차이를 판정함으로써, 전극 패드(30b, 40b)에 대한 볼 전극(10b)의 접합 상태는 용이하게 검출될 수 있다.
전극 패드의 단면 형상은 눈물 방울 형상에 제한되지 않는다. 예를 들면, 도 10에 도시된 바와 같이, 전극 패드는 교차 형상의 볼록부가 원에 추가된 단면 형상(71 또는 72), 평행사변형 단면 형상(73 또는 74), 오각형 볼록부가 원에 추가된 단면 형상(75 또는 76) 또는 삼각형 볼록부가 원에 추가된 단면 형상(77 또는 78)을 가질 수도 있다. 또한, 도면부호 79 또는 80에 의해 표시된 것과 같은 장방형 단면 형상을 갖는 전극 패드가 문제없이 사용될 수 있다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 본 발명은 개시된 예시적인 실시예에 제한되지 않는다는 점을 이해해야 한다. 이하의 청구범위의 범주는 모든 변경, 등가의 구조 및 기능을 포함하도록 광의의 해석을 허용해야 한다.
본 출원은 2007년 5월 22일자로 출원된 일본 특허 출원 제2007-134927호에 대한 우선권을 주장하고, 전체가 본 명세서에 참조로서 인용된다.

Claims (3)

  1. 각각 반도체 패키지를 장착한 제1 프린트 배선판 및 제2 프린트 배선판이 서로 적층되는 적층 구조를 갖는 전자 회로 장치이며,
    상기 제1 프린트 배선판 및 상기 제1 프린트 배선판에 장착된 반도체 패키지는 상기 제1 프린트 배선판의 전극 패드들에 접합된 볼 전극들을 통해 접속되고,
    상기 제2 프린트 배선판 및 상기 제2 프린트 배선판에 장착된 반도체 패키지는 상기 제2 프린트 배선판의 전극 패드들에 접합된 볼 전극들을 통해 접속되고,
    상기 제1 프린트 배선판의 전극 패드 각각은 상기 제1 프린트 배선판의 표면 방향으로 볼록부를 갖고,
    상기 제2 프린트 배선판의 전극 패드 각각은 상기 제2 프린트 배선판의 표면 방향으로 볼록부를 갖고,
    상기 제1 프린트 배선판의 전극 패드들의 볼록부들의 투시 음영상 및 상기 제2 프린트 배선판의 전극 패드들의 볼록부들의 투시 음영상이 적어도 부분적으로 중첩되지 않도록 상기 제1 프린트 배선판의 전극 패드들 및 상기 제2 프린트 배선판의 전극 패드들이 배치되는 전자 회로 장치.
  2. 제1 프린트 배선판 및 반도체 패키지를 장착한 제2 프린트 배선판이 적층되는 적층 구조를 갖는 전자 회로 장치이며,
    상기 제1 프린트 배선판 및 상기 제2 프린트 배선판은 상기 제1 프린트 배선판의 전극 패드들에 접합된 볼 전극들을 통해 접속되고,
    상기 제2 프린트 배선판 및 상기 반도체 패키지는 상기 제2 프린트 배선판의 전극 패드들에 접합된 볼 전극들을 통해 접속되고,
    상기 제1 프린트 배선판의 전극 패드 각각은 상기 제1 프린트 배선판의 표면 방향으로 볼록부를 갖고,
    상기 제2 프린트 배선판의 전극 패드 각각은 상기 제2 프린트 배선판의 표면 방향으로 볼록부를 갖고,
    상기 제1 프린트 배선판의 전극 패드들의 볼록부들의 투시 음영상 및 상기 제2 프린트 배선판의 전극 패드들의 볼록부들의 투시 음영상이 적어도 부분적으로 중첩되지 않도록 상기 제1 프린트 배선판의 전극 패드 및 상기 제2 프린트 배선판의 전극 패드들이 배치되는 전자 회로 장치.
  3. 제1 프린트 배선판 및 제2 프린트 배선판이 서로 적층되는 적층 구조를 갖는 전자 회로 장치이며,
    상기 제1 프린트 배선판 및 상기 제2 프린트 배선판은 상기 제1 프린트 배선판의 전면측 상의 전극 패드들에 접속되는 볼 전극들을 통해 접속되고,
    상기 제1 프린트 배선판은 상기 제1 프린트 배선판의 후면측 상에, 볼 전극들이 접속되는 전극 패드들을 갖고,
    상기 제1 프린트 배선판의 전면측 상의 전극 패드 및 상기 제1 프린트 배선판의 후면측 상의 전극 패드 각각은 상기 제1 프린트 배선판의 표면 방향으로 볼록부를 갖고,
    상기 제1 프린트 배선판의 전면측 상의 전극 패드들의 볼록부들의 투시 음영상 및 상기 제1 프린트 배선판의 후면측 상의 전극 패드들의 볼록부들의 투시 음영상이 적어도 부분적으로 중첩되지 않도록 상기 제1 프린트 배선판의 전면측 상의 전극 패드들 및 상기 제1 프린트 배선판의 후면측 상의 전극 패드들이 배치되는 전자 회로 장치.
KR1020097026037A 2007-05-22 2008-05-21 전자 회로 장치 KR101065877B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-134927 2007-05-22
JP2007134927A JP5207659B2 (ja) 2007-05-22 2007-05-22 半導体装置

Publications (2)

Publication Number Publication Date
KR20100007998A KR20100007998A (ko) 2010-01-22
KR101065877B1 true KR101065877B1 (ko) 2011-09-19

Family

ID=40032037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026037A KR101065877B1 (ko) 2007-05-22 2008-05-21 전자 회로 장치

Country Status (6)

Country Link
US (1) US7906733B2 (ko)
EP (1) EP2153706A4 (ko)
JP (1) JP5207659B2 (ko)
KR (1) KR101065877B1 (ko)
CN (1) CN101663925B (ko)
WO (1) WO2008143359A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5191927B2 (ja) * 2009-02-26 2013-05-08 アルプス電気株式会社 Ｍｅｍｓセンサ及びその製造方法
KR101671258B1 (ko) * 2009-05-20 2016-11-01 파나소닉 아이피 매니지먼트 가부시키가이샤 적층형 반도체 모듈
US8716868B2 (en) 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
JP2011124382A (ja) * 2009-12-10 2011-06-23 Fujitsu Ltd プリント配線基板、プリント配線基板ユニット、および電子装置
JP5143211B2 (ja) 2009-12-28 2013-02-13 パナソニック株式会社 半導体モジュール
JP6091053B2 (ja) * 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
US9001522B2 (en) * 2011-11-15 2015-04-07 Apple Inc. Printed circuits with staggered contact pads and compact component mounting arrangements
US8810020B2 (en) * 2012-06-22 2014-08-19 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
WO2015151292A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 プリント配線板ユニット
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器
CN214043658U (zh) * 2019-10-28 2021-08-24 天芯互联科技有限公司 封装结构
CN110849918B (zh) * 2019-10-31 2021-11-09 北京时代民芯科技有限公司 一种倒装焊器件焊点缺陷无损检测方法和系统
JP7155214B2 (ja) 2020-09-28 2022-10-18 キヤノン株式会社 プリント回路板及び電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501165B1 (en) * 1998-06-05 2002-12-31 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US5012502A (en) * 1990-06-18 1991-04-30 Irt Corporation Method for determining degree of interconnection of solder joints using X-ray inspection
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
CA2113752C (en) * 1994-01-19 1999-03-02 Stephen Michael Rooks Inspection system for cross-sectional imaging
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JPH0951017A (ja) * 1995-08-04 1997-02-18 Fujitsu Ltd 半導体モジュール
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
JPH09214088A (ja) 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
JPH09219583A (ja) 1996-02-09 1997-08-19 Hitachi Ltd はんだバンプの接続方法
US6880245B2 (en) * 1996-03-12 2005-04-19 International Business Machines Corporation Method for fabricating a structure for making contact with an IC device
EP0901695A4 (en) * 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
US5953816A (en) * 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
JPH1154884A (ja) * 1997-08-06 1999-02-26 Nec Corp 半導体装置の実装構造
JPH11233936A (ja) * 1998-02-18 1999-08-27 Hitachi Shonan Denshi Co Ltd はんだ接合検査方法、及びその方法を使用する表面実装配線板
US6050832A (en) * 1998-08-07 2000-04-18 Fujitsu Limited Chip and board stress relief interposer
WO2000010016A1 (fr) * 1998-08-12 2000-02-24 Tokyo Electron Limited Contacteur et procede de production de contacteur
DE19839760A1 (de) * 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
US6380060B1 (en) * 2000-03-08 2002-04-30 Tessera, Inc. Off-center solder ball attach and methods therefor
US6333563B1 (en) * 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6414248B1 (en) * 2000-10-04 2002-07-02 Honeywell International Inc. Compliant attachment interface
US6680212B2 (en) * 2000-12-22 2004-01-20 Lucent Technologies Inc Method of testing and constructing monolithic multi-chip modules
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
JP4191908B2 (ja) 2001-04-18 2008-12-03 株式会社東芝 積層型半導体装置
US6509530B2 (en) * 2001-06-22 2003-01-21 Intel Corporation Via intersect pad for electronic components and methods of manufacture
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
JP3601714B2 (ja) 2002-01-11 2004-12-15 富士通株式会社 半導体装置及び配線基板
JP2003218505A (ja) 2002-01-17 2003-07-31 Matsushita Electric Ind Co Ltd プリント基板とプリント基板ユニット及びプリント基板ユニットの検査方法と製造方法並びにプリント基板ユニットを使用した通信機器
EP1509776A4 (en) * 2002-05-23 2010-08-18 Cascade Microtech Inc TEST PROBE OF A DEVICE SUBMITTED TEST
US6703851B1 (en) * 2002-08-05 2004-03-09 Exatron, Inc. Test socket interposer
JP3951966B2 (ja) * 2003-05-30 2007-08-01 セイコーエプソン株式会社 半導体装置
US7317165B2 (en) * 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
DE602004016483D1 (de) * 2004-07-16 2008-10-23 St Microelectronics Sa Elektronische Schaltungsanordnung, Vorrichtung mit solcher Anordnung und Herstellungsverfahren
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7317249B2 (en) * 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
US7462939B2 (en) * 2005-10-20 2008-12-09 Honeywell International Inc. Interposer for compliant interfacial coupling
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7687391B2 (en) * 2006-09-27 2010-03-30 International Business Machines Corporation Electrically optimized and structurally protected via structure for high speed signals
US7719121B2 (en) * 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US20080093749A1 (en) * 2006-10-20 2008-04-24 Texas Instruments Incorporated Partial Solder Mask Defined Pad Design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501165B1 (en) * 1998-06-05 2002-12-31 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication

Also Published As

Publication number Publication date
US20100084177A1 (en) 2010-04-08
CN101663925A (zh) 2010-03-03
EP2153706A4 (en) 2013-01-23
JP5207659B2 (ja) 2013-06-12
EP2153706A1 (en) 2010-02-17
JP2008294014A (ja) 2008-12-04
KR20100007998A (ko) 2010-01-22
CN101663925B (zh) 2011-11-16
WO2008143359A1 (en) 2008-11-27
US7906733B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
KR101065877B1 (ko) 전자 회로 장치
KR101815754B1 (ko) 반도체 디바이스
KR20090096174A (ko) 회로 기판 및 이를 이용한 반도체 패키지
JP3963843B2 (ja) 回路基板の接続構造およびその形成方法、ならびに回路基板の接続構造を有する表示装置
KR100575041B1 (ko) 신호라우팅 디바이스에서 층수를 줄이는 기술
US10236243B2 (en) Electronic component, electronic module, manufacturing method therefor, and electronic apparatus
US9476949B2 (en) Semiconductor device provided with direction sensor elements
JP2001217385A (ja) 半導体装置及び半導体モジュール
JP2019067872A (ja) 回路基板及び回路モジュール
US20220173065A1 (en) Semi-conductor package structure
JP5973834B2 (ja) 放射線検出器
TWI651026B (zh) 指紋感測器用佈線基板
US7208844B2 (en) Semiconductor device
JP7209743B2 (ja) フレキシブル回路基板およびそれを含む電子装置
JP2011166001A (ja) 半導体装置
KR102650951B1 (ko) 배선 회로 기판
CN107409471B (zh) 摄像用部件以及具备该摄像用部件的摄像模块
JP2014107368A (ja) フリップチップ実装デバイス、発光デバイス、およびフリップチップ実装デバイスの製造方法
JP6513459B2 (ja) 表示装置
JP6513608B2 (ja) 放射線検出器
JPH11307941A (ja) 多層回路基板
KR100544254B1 (ko) 회로 기판 접속 구조, 그 형성 방법 및 회로 기판 접속구조를 갖는 표시 장치
JP2022170017A (ja) 多層基板
JP2009010187A (ja) 半導体実装用基板および半導体パッケージ
KR20170066895A (ko) 연성 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee