KR100905508B1 - 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체 - Google Patents

기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체 Download PDF

Info

Publication number
KR100905508B1
KR100905508B1 KR1020077018932A KR20077018932A KR100905508B1 KR 100905508 B1 KR100905508 B1 KR 100905508B1 KR 1020077018932 A KR1020077018932 A KR 1020077018932A KR 20077018932 A KR20077018932 A KR 20077018932A KR 100905508 B1 KR100905508 B1 KR 100905508B1
Authority
KR
South Korea
Prior art keywords
module
substrate
processed
modules
carrying
Prior art date
Application number
KR1020077018932A
Other languages
English (en)
Other versions
KR20070094862A (ko
Inventor
토모히로 카네코
요시타카 하라
아키라 미야타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070094862A publication Critical patent/KR20070094862A/ko
Application granted granted Critical
Publication of KR100905508B1 publication Critical patent/KR100905508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램에 관한 것으로서 웨이퍼에 처리를 실시하는 복수의 프로세스모듈(20~23, 40)과, 웨이퍼 (W)를 반송하는 반송모듈 (31~34)와, 반송모듈과의 사이에서 웨이퍼를 수수하는 퇴피모듈 (30)과, 프로세스모듈에서 발생한 장해를 검지하고, 그 검지 신호에 의거하여 각 모듈을 총괄하여 제어하는 CPU (60)을 구비하고, 제어부에 의해 어떠한 프로세스모듈에서 발생한 장해를 검지한 경우 장해가 발생한 프로세스모듈에 반송하는 웨이퍼를 퇴피모듈에 반송함과 동시에 장해가 발생한 프로세스모듈 이전의 웨이퍼의 반송을 일단 정지하고 그 이외의 웨이퍼의 반송, 처리를 속행시키고 그 후 장해가 발생한 프로세스모듈 이전의 웨이퍼의 반송, 처리를 행하는 기술을 제공한다.

Description

기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체{SUBSTRATE CONVEY PROCESSING DEVICE, TROUBLE COUNTERMEASURE METHOD IN SUBSTRATE CONVEY PROCESSING DEVICE, AND TROUBLE COUNTERMEASURES PROGRAM IN SUBSTRATE CONVEY PROCESSING DEVICE}
본 발명은 예를 들면 반도체 웨이퍼나 LCD 유리 기판등의 기판을 복수의 프로세스모듈에서 분산처리하는 기판반송처리장치에 관한 것으로 더욱 상세하게는 몇개의 프로세스 모듈로 장해가 발생한 경우의 대책을 구비한 기판 반송 처리장치에 관한 것이다.
일반적으로 반도체 웨이퍼나 LCD(Liquid Crystal Display) 등의 기판의 제조 에 있어서는, 기판상에 ITO (Indium ℃in Oxide)의 박막이나 전극 패턴을 형성하기 위해서 포트리소그래피 기술이 이용되고 있다. 포트리소그래피 기술에서는 기판을 복수의 프로세스 모듈에 반송해 포토레지스트를 기판에 도포해, 이것을 노광해 더 현상 처리하는 기판 반송 처리 장치가 채용되고 있다.
이런 종류의 기판 반송 처리 장치는 미처리의 기판을 복수매 수용하는 반입용 카셋트 모듈과 기판에 소정의 처리를 가하는 복수의 프로세스 모듈과 처리완료 의 기판을 수용하는 반출용 카셋트 모듈과 기판을 각 모듈간에 반송하는 반송 모듈을 구비하고 반송 모듈에 의해 반입용 카셋트 모듈로부터의 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 기판을 분산처리하도록 구성되고 있다.
종래의 이런 종류의 기판 반송 처리 장치에 있어서 기판을 복수의 프로세스 모듈로 분산해 처리하는 공정에 있어서 각 모듈로 기판을 반송중에 있는 모듈에서 장해가 발생하면 반송중의 기판의 반송처를 다른쪽 정상의 모듈로 변경하여 장해가 발생한 모듈의 장해 발생에 의한 장치내 전체 기판의 반송이 정지하는 것을 방지하고 있다(예를 들면, 일본국 특개평9-050948호 공보(특허 문헌 1), 일본국 특개평11-016983호 공보(특허 문헌 2) 참조).
특허 문헌1: 일본국 특개평9-050948호 공보
특허 문헌2: 일본국 특개평11-016983호 공보
그렇지만, 기판을 복수의 모듈로 분산해 처리하는 공정에서는 프로세스 시간이 매우 길 가능성이 있기 때문에 어떠한 모듈의 장해 발생에 의해, 반송중의 기판의 반송처를 다른쪽의 정상적인 모듈로 변경하면 해당 모듈의 프로세스가 종료할 때까지 기판 반송이 지연한다고 하는 문제가 있다.
또, 기판의 반송에 지연이 발생한 경우 사이클 타임 콘트롤의 불균형이 발생해 제품 수율의 저하를 초래한다고 하는 문제가 있었다.
본 발명은, 상기 사정에 비추어 이루어진 것으로 일부의 모듈에 장해가 발생한 경우에 있어서도 기판의 반송 및 처리를 원활히 실행하고 또한 사이클 타임 콘 트롤을 유지하고 제품 수율의 향상을 도모할 수 있도록 한 기판 반송 처리 장치 및 그 장해 대책 방법 및 장해 대책용 프로그램을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 본 발명의 기판 반송 처리 장치는 미처리의 피처리 기판을 복수매 수용하는 반입용 카셋트 모듈과 피처리 기판에 소정의 처리를 실시하는 복수의 프로세스 모듈과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈과 피처리 기판을 각 모듈간에 반송하는 반송 모듈을 구비하고 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리하는 기판 반송 처리 장치로서, 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈과 상기 프로세스 모듈로 발생한 장해를 검지하고 그 검지 신호에 근거해 각 모듈을 통괄해 제어하는 제어부를 구비하고 상기 제어부에 의해 몇개의 프로세스 모듈로 발생한 장해를 검지한 경우 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 퇴피 모듈에 반송함과 동시에 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고 그 이외의 피처리 기판의 반송, 처리를 속행시켜 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송 처리를 실시하도록 형성된다.
또, 이 발명의 장해 대책 방법은 미처리의 피처리 기판을 복수매 수용하는 반입용 카셋트 모듈과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈과 피처리 기판을 각 모듈간에 반송하는 반송 모듈을 구비하고 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법으로서 상기 각 모듈을 통괄하여 제어하는 제어부에 의해 몇개의 프로세스 모듈로 발생한 장해를 검지하고 상기 제어부가 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈에 반송하고, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고 장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송 처리를 속행시켜 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시한다.
본 발명에 있어서, 상기 퇴피 모듈은 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판이 반송 가능한 모듈이면 임의의 모듈로 좋고 예를 들면 신설의 모듈 외 복수의 모듈을 구비하는 블럭간에 배치되어 인접하는 블럭내의 피처리 기판을 수수하는 수수 모듈 또는 복수의 모듈을 구비하는 블럭내에 배치되어 블럭내의 피처리 기판을 수수 가능한 버퍼 모듈 혹은 사용되고 있지 않은 비어있는 모듈의 어떠한 쪽도 좋다.
또 본 발명의 장해 대책용 프로그램은 상기 장해 대책 방법을 실행하는 것으로 미처리의 피처리 기판을 복수매 수용하는 반입용 카셋트 모듈과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈과 피처리 기판을 각 모듈간에 반송하는 반송 모듈을 구비해 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송해, 각 복수의 프로세스 모듈로 피처리 기판을 분산처리하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램으로서 컴퓨터에 몇개의 프로세스 모듈로 발생한 장해를 검지하는 순서와 상기 검지 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈에 반송하는 순서와 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하는 순서와 장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시키는 순서와 그 후 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하는 순서를 실행시킨다.
상기와 같이 구성함으로써 반송 모듈에 의해 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고, 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하고 있는 상태에 있어서 몇개의 프로세스 모듈로 장해가 발생하면 제어부가 장해를 검지한다. 그리고, 제어부가 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈에 반송하는 한편, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지해, 장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시킨다. 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시할 수가 있다.
도 1은 본 발명과 관련되는 기판 반송 처리 장치를 구비하는 레지스트 도포 ·노광·현상 처리 시스템의 제1 실시 형태를 나타내는 개략 평면도이다.
도 2는 본 발명에 있어서의 프로세스 모듈인 도포 모듈에 장해가 발생한 상태를 나타내는 개략 평면도이다.
도 3은 본 발명에 있어서의 퇴피 모듈에 웨이퍼를 반송한 상태를 나타내는 개략 평면도이다.
도 4는 상기 퇴피 모듈로부터 정상적인 도포 모듈에 웨이퍼를 반송한 상태를 나타내는 개략 평면도이다.
도 5는 장해가 발생한 도포 모듈 이전의 웨이퍼의 반송 정지, 이후의 웨이퍼의 반송, 처리의 속행 상태를 나타내는 개략 평면도이다.
도 6은 장해가 발생한 도포 모듈 이전의 웨이퍼의 반송, 처리를 속행한 상태를 나타내는 개략 평면도이다.
도 7은 본 발명에 있어서의 단일의 모듈에 장해가 발생한 상태를 나타내는 개략 평면도이다.
도 8은 상기 단일의 모듈에 장해가 발생한 경우에 있어서의 퇴피 모듈에 웨이퍼를 반송한 상태를 나타내는 개략 평면도이다.
도 9는 본 발명에 있어서의 장해 대책 방법의 순서를 나타내는 플로차트이다.
도 10은 본 발명과 관련되는 기판 반송 처리 장치를 구비하는 레지스트 도포·노광·현상 처리 시스템의 제2 실시 형태를 나타내는 개략 평면도이다.
**주요부위를 나타내는 도면부호의 설명**
1 : 반입용 카셋트 모듈
2 : 반출용 카셋트 모듈
4 : 처리부
4A : 제 1의 처리 블럭
4B : 제 2의 처리 블럭
5 : 노광부
6 : 제 1의 인터페이스부
7 : 제 2의 인터페이스부
11 : 제 1의 수수 모듈
12 : 제 2의 수수 모듈
13 : 제 3의 수수 모듈
20 : 도포 모듈(프로세스 모듈)
21 : 제 1의 오븐 모듈(프로세스 모듈)
22 : 제 2의 오븐 모듈(프로세스 모듈)
23 : 현상 모듈(프로세스 모듈)
30 : 퇴피 모듈
31 : 제 1의 반송 모듈
32 : 제 2의 반송 모듈
33 : 제 3의 반송 모듈
34 : 제 4의 반송 모듈
40 : 주변 노광 모듈(프로세스 모듈)
50 : 버퍼 모듈
60 : CPU(제어부)
이하에 본 발명의 최선의 실시 형태를 첨부 도면에 근거해 상세하게 설명한다. 여기에서는 본 발명과 관련되는 기판 반송 처리 장치를 반도체 웨이퍼의 레지스트 도포·노광·현상 처리 시스템에 적용한 경우에 대해서 설명한다.
도 1은 본 발명과 관련되는 기판 반송 처리 장치를 적용한 반도체 웨이퍼의 레지스트 도포·노광·현상 처리 시스템을 나타내는 개략 평면도이다.
상기 레지스트 도포·노광·현상 처리 시스템(이하에 처리 시스템이라고 한다)은 도 1에 나타나는 바와 같이 복수의 미처리의 피처리 기판인 반도체 웨이퍼 (W, 이하에 웨이퍼 (W)라고 한다)를 수용하는 반입용 카셋트 모듈 (1)과 처리완료의 웨이퍼 (W)를 수용하는 반출용 카셋트모듈 (2)를 병설한 반입·반출부 (3)과 웨이퍼 (W)에 소정의 처리를 가하는 후술하는 복수의 프로세스 모듈을 구비하는 처리부 (4)와 노광부 (5)와 반입·반출부 (3)과 처리부 (4)의 사이에 배치되는 블럭인 제1의 인터페이스부 (6)과 처리부 (4)와 노광부 (5)의 사이에 배치되는 블럭인 제2의 인터페이스부 (7)을 구비하고 있다.
또, 상기 처리부 (4)는 제1의 인터페이스부 (6)의 사이에 제1의 수수 모듈(TRS, 11)을 개재하여 연설배치되는 제1의 처리 블럭 (4A)와 제2의 인터페이스부 (7)의 사이에 제3의 수수 모듈(TRS, 13)을 개재시켜 연설배치되는 제2의 처리 블럭 (4B)로 구성되고 있고 이들 제 1의 처리 블럭 (4A)와 제2의 처리 블럭 (4B)는 제2의 수수 모듈(TRS, 12)를 개재시켜 연설배치되고 있다. 또한 제1, 제2, 제3의 수수 모듈 (11,12,13)은 반입용 카셋트 모듈 (1)로부터 반출되어 노광부 (5)로 반송되는 웨이퍼 (W)의 수수부와 노광부 (5)로부터 반출용 카셋트 모듈 (2)에 반송되는 웨이퍼 (W)의 수수부가 연설되고 있다.
상기 제 1의 처리 블럭 (4A)는 웨이퍼 (W)에 레지스드를 도포하는 프로세스 모듈인 복수(예를 들면 2대)의 도포 모듈(COT, 20)과 레지스트 도포 후의 웨이퍼 (W)를 프리베이크 처리하는 프로세스 모듈인 복수(예를 들면 3대)의 제1의 오븐 모듈(OVN, 21)과 이들 도포 모듈 (20)과 제 1의 오븐 모듈 (21)과의 사이에 웨이퍼 (W)를 반송하는 수평의 X, Y방향 및 수직의 Z방향으로 이동 가능한 제2의 반송 모듈 (32) 및 상기 제2의 반송 모듈 (32)의 사이에 웨이퍼 (W)를 수수 가능한 퇴피 모듈 (30)을 구비하고 있다.
한편, 상기 제 2의 처리 블럭 (4B)는 노광 처리 후의 웨이퍼 (W)의 프린지의 발생을 방지, 혹은, 화학 증폭형 레지스트에서의 산촉매 반응을 야기하기 위해 포스트익스포져 베이크 처리와 현상 처리 후의 웨이퍼 (W)를 포스트 베이크 처리하는 프로세스 모듈인 복수의 제2의 오븐 모듈 (OVN, 22)와 웨이퍼 (W)를 현상 처리하는 프로세스 모듈인 현상 모듈 (DEV, 23)과 이들 현상 모듈 (23)과 제2의 오븐 모듈 (22)의 사이에 웨이퍼 (W)를 반송하는 수평의 X, Y방향 및 수직의 Z방향으로 이동 가능한 제3의 반송 모듈 (33)을 구비하고 있다.
또, 상기 제 1의 인터페이스부 (6)에는 수평의 X, Y방향 및 수직의 Z방향으 로 이동 가능한 제1의 반송 모듈 (31)이 배치되고 있다. 이 제1의 반송 모듈 (31)에 의해 반입용 카셋트 모듈 (1)내에 수용된 미처리의 웨이퍼 (W)가 꺼내져, 제1의 수수 모듈 (11)의 한쪽의 수수부에 반송되고 또, 제1의 수수 모듈 (11)의 다른쪽의 수수부에 있는 처리완료의 웨이퍼 (W)가 수취되고 반출용 카셋트 모듈 (2)에 반송(수용)된다.
또, 상기 제 2의 인터페이스부 (7)에는 레지스트가 도포된 웨이퍼 (W)의 주변의 레지스트를 제거하기 위한 주변 노광 모듈 (40)과 노광부 (5)의 사이에 수수되는 웨이퍼 (W)를 일시 대기하는 버퍼 모듈 (50)과 이들 주변 노광 모듈 (40)과 버퍼 모듈 (50)및 노광부 (5)의 사이에 웨이퍼 (W)를 수수하는 수평의 X, Y방향 및 수직의 Z방향으로 이동가능한 제 4 반송모듈 (34)가 배치되고 있다.
상기와 같이 구성되는 처리 시스템에 있어서 상기 도포 모듈 (20), 현상 모듈 (23), 제 1 및 제2의 오븐 모듈 (21,22)등의 프로세스 모듈, 제1~ 제4의 반송 모듈 (31~34), 퇴피 모듈 (30) 및 그 외의 모든 모듈은 제어부인 컴퓨터의 중앙연산 처리장치(CPU, 60;이하에 CPU 60이라고 한다)에 전기적으로 접속되고 있어 CPU (60)에 의해 각 모듈은 통괄해 제어되고 있다. 즉, CPU (60)에 기억된 반송 스케줄, 처리 스케줄 및 이들 스케쥴의 선택이나 전환(변경) 등을 실행하는 프로그램에 의해 후술하는 바와 같이 각 모듈로 발생한 장해를 검지하고 검지 신호에 근거해 웨이퍼 (W)의 반송 공정 및 처리 공정의 최적인 순서로 제어되도록 장해 대책이 실시되어지고 있다. 상기와 같이 구성되는 처리 시스템에 의하면, 상기 CPU (60)에 프로그래밍 된 반송 스케쥴, 처리 스케줄 및 이들 스케줄의 선택이나 전환(변경) 등을 실행하는 제어 신호에 근거해 이하와 같은 공정(순서)으로 웨이퍼 (W)의 처리를 한다.
우선, 제1의 인터페이스부 (6)에 배치된 제1의 반송 모듈 (31)이 반입용 카셋트모듈 (1)내에 수용된 미처리의 웨이퍼 (W)를 꺼내, 꺼내진 웨이퍼 (W)를 제1의 수수 모듈 (11)에 반송한다. 그러면 제1의 처리 블럭 (4A)내에 배치된 제2의 반송 모듈 (32) 가 제1의 수수 모듈 (11)로부터 웨이퍼 (W)를 꺼내, 2대의 도포 모듈 (20)에 차례로 반입한다. 도포 모듈 (20)내에서 웨이퍼 (W) 표면에 동일한 막두께로 레지스트가 도포된다.
레지스트가 도포되면 제2의 반송 모듈 (32) 는 웨이퍼 (W)를 도포 모듈 (20)으로부터 반출해 다음에 3대의 제1의 오븐 모듈 (21)내에 차례로 반입한다. 제1의 오븐 모듈 (21)내에서 웨이퍼 (W)는 소정 온도 예를 들면 100 ℃로 소정 시간 프리베이크 처리된다. 이것에 의해, 웨이퍼 (W)상의 레지스트막으로부터 잔존 용제가 증발 제거된다.
프리베이크가 종료하면 제2의 반송 모듈 (32)는 웨이퍼 (W)를 제 1의 오븐 모듈 (21)로부터 반출하고 다음에 제2의 수수 모듈 (12)에 반송한다. 그러면 제2의 처리 블럭 (4B)내에 배치된 제3의 반송 모듈 (33)이 제2의 수수 모듈 (12)로부터 웨이퍼 (W)를 꺼내, 제3의 수수 모듈 (13)에 반송한다. 제3의 수수 모듈 (13)에 반송된 웨이퍼 (W)는 제2의 인터페이스부 (7)내에 배치된 제4의 반송 모듈 (34)에 의해 꺼내져 주변 노광 모듈 (40)에 반입된다. 여기서 웨이퍼 (W)는 엣지부에 노광 처리를 받는다.
주변 노광 처리가 종료하면 제4의 반송 모듈 (34)는 웨이퍼 (W)를 주변 노광 모듈 (40)으로부터 꺼내 다음에 노광부 (5)내에 반입한다.
노광부 (5)로 노광 처리가 종료하면 제4의 반송 모듈 (34)는 노광부 (5)내로부터 웨이퍼 (W)를 수취하여 수취한 웨이퍼 (W)를 제3의 수수 모듈 (13)에 반송한다. 그러면 제3의 반송 모듈 (33)이 제3의 수수 모듈 (13)으로부터 웨이퍼 (W)를 수취하여, 제2의 오븐 모듈 (22)에서 포스트익스포져 오븐(도시하지 않음)에 반송한다. 이 포스트익스포져 오븐내에서 웨이퍼 (W)는 소정 온도 예를 들면 120 ℃로 소정 시간 포스트익스포져 베이크 처리된다. 이것에 의해, 프린지의 발생이 방지되고 혹은, 화학 증폭형 레지스트에서의 산촉매 반응이 야기된다. 따라서, 노광 처리로부터 포스트익스포져 베이크까지의 시간에 불균형이 생기지 않도록 정확하게 컨트롤할 필요가 있다. 또한 여기에서는 포스트익스포져 오븐을 제2의 처리 블럭 (4B)내의 제2의 오븐 모듈 (22)로 구성하는 경우에 대해서 설명했지만, 포스트익스포져 오븐을 제2의 인터페이스부 (7)내에 배치하는 것도 가능하다.
그 후, 웨이퍼 (W)는 제3의 반송 모듈 (33)에 의해 2대의 현상 모듈 (23)에 차례로 반입된다. 현상 모듈 (23)내에서 웨이퍼 (W)표면의 레지스트에 현상액이 일률적으로 퍼져 현상 처리가 실시된다. 현상이 종료하면 웨이퍼 (W)표면에 린스액이 퍼져 현상액이 씻어내진다.
현상 공정이 종료하면 제3의 반송 모듈 (33)은 웨이퍼 (W)를 현상 모듈 (23)내로부터 반출하고 다음에 복수의 제2의 오븐 모듈 (22)로 차례로 반입한다. 상기 제2의 오븐 모듈 (22)내에서 웨이퍼 (W)는 예를 들면 100 ℃로 소정 시간 포 스트베이크 처리된다. 이것에 의해, 현상으로 팽윤한 레지스트가 경화해 내약품성이 향상한다.
포스트베이크가 종료하면 제3의 반송 모듈 (33)은 처리완료의 웨이퍼 (W)를 제2의 오븐 모듈 (22)로부터 반출해 제2의 수수 모듈 (12)에 반송한다. 제2의 수수 모듈 (12)에 웨이퍼 (W)가 반송되면 제2의 반송 모듈 (32)가 제2의 수수 모듈 (12)로부터 웨이퍼 (W)를 수취하여 제1의 수수 모듈 (11)에 웨이퍼 (W)를 반송한다. 그러면 제1의 반송 모듈 (31)이 제1의 수수 모듈 (11)으로부터 웨이퍼 (W)를 수취하여 반출용 카셋트 모듈 (2)에 차례로 반입해 처리가 완료한다.
다음에, 상기 처리 시스템에 있어서의 장해 대책의 일례에 대해서, 도 2 내지 도 6 및 도 9의 플로차트를 참조해 설명한다. 여기에서는 1 로트가 25매의 A로트 (A1~A25)와 B로트 (B1~B25)에서의 웨이퍼 (W)를 반송·처리하는 경우에서 제1의 처리 블럭 (4A)에서의 도포 모듈 (20)에 장해가 발생한 경우에 대해서 설명한다.
우선, 예를 들면 상기 2대의 도포 모듈 (20)의 한쪽에서 처리중의 A로트의 마지막 웨이퍼 (W, A25)에 장해가 발생한 경우, CPU (60)의 감시 신호 즉 반송 제외의 확인 신호(도 9, 스텝9-1)에 의해 장해발생을 검지한다{도 2, (도 9, 스텝9-2)}. 다음에, 반송처의 도포 모듈 (20)에 반송중인지 아닌지를 판단된다(도 9, 스텝 9-3). 이 경우, B로트의 2매째의 웨이퍼 (W, B2)가 제2의 반송 모듈 (32) 에 의해 도포 모듈 (20)에 반송되기 전이므로 웨이퍼 (W, B2)의 반송처가 퇴피 모듈 (30)으로 결정된다(도 9, 스텝9-4). 그리고, 퇴피 모듈 (30)이 사용 가능한지 아닌지가 판단되고(도 9, 스텝9-6), 퇴피 모듈 (30)이 사용 가능하면 반송 스케줄을 변 경하고 반송처를 퇴피 모듈 (30)으로 변경하고(도 9, 스텝9-7), 제2의 반송 모듈 (32)에 의해 웨이퍼 (W, B2)를 퇴피 모듈 (30)에 반송한다(도 3 참조). 상기 웨이퍼 (W, B2)의 퇴피 모듈 (30)으로의 반송과 함께 장해가 발생한 도포 모듈 (20) 이전의 B로트의 3매째의 웨이퍼 (W, B3)의 반송은 일단 정지된다. 그 이외의 웨이퍼 (W)의 반송, 처리는 속행된다(도 9, 스텝9-10).
그 후, 반송 스케줄이 변환되어 정상적인 도포 모듈 (20)내의 B로트의 1매째의 웨이퍼 (W, B1)가 도포 처리되고, 제2의 반송 모듈 (32) 에 의해 제1의 오븐 모듈 (21)에 반입된다. 그러면 제2의 반송 모듈 (32)는 퇴피 모듈 (30)으로부터 웨이퍼 (W, B2)를 수취하고, 정상적인 도포 모듈 (20)내에 반입한다(도 4 참조). 그 후, 제1의 오븐 모듈 (21)내에서 처리된 A로트의 24매째의 웨이퍼 (W, A24)가, 제1의 오븐 모듈 (21)으로부터 꺼내지면(자, 도 5 참조), 정상적인 도포 모듈 (20)에 의해 도포 처리된 웨이퍼 (W, B2)를 제2의 반송 모듈 (32)에 의해 제1의 오븐 모듈 (21)에 반입한 후 일단 반송이 정지되고 있던 웨이퍼 (W, B3)를 제2의 반송 모듈 (32)에 의해 정상적인 도포 모듈 (20)내에 반입한다(도 6 참조).
또한 반송처 모듈(도포 모듈 (20))로 반송중일 때는 반송을 정지한 후(도 9, 스텝9-5) 퇴피 모듈 (30)을 결정한다. 또, 퇴피 모듈 (30)이 사용 불가능한 경우는 반송처 모듈(도포 모듈 (20))의 트러블 복귀까지 반송을 정지한다(도 9, 스텝9-9).
상기 설명에서는 복수의 프로세스 모듈인 도포 모듈 (20)의 하나에 장해가 생긴 경우에 대해서 설명했지만, 단일의 모듈에 장해가 발생한 경우에 있어서도, 상기와 동일한 장해 대책을 세울 수가 있다. 예를 들면, 도 7에 나타나는 바와 같이 제2의 반송 모듈 (32) 의 이전 공정의 모듈에 장해가 발생한 경우, CPU (60)의 감시 신호 즉 반송 제외의 확인 신호(도 9, 스텝9-1)에 의해 장해 발생을 검지한다(도 9, 스텝9-2). 다음에 반송처의 도포 모듈 (20)에 반송중인지 아닌지가 판단된다(도 9, 스텝9-3). 이 경우 B로트의 웨이퍼 (W, B3)가 제2의 반송 모듈 (32) 에 의해 도포 모듈 (20)에 반송되기 전이므로, 웨이퍼 (W, B3)의 반송처가 퇴피 모듈 (30) 으로 결정된다(도 9, 스텝9-4). 그리고, 퇴피 모듈 (30)이 사용 가능한지 아닌지가 판단되고(도 9, 스텝9-6), 퇴피 모듈 (30)이 사용 가능하면 반송 스케줄을 변경하고 반송처를 퇴피 모듈 (30)으로 변경하고(도 9,스텝9-7), 제2의 반송 모듈 (32)에 의해 웨이퍼 (W, B3)를 퇴피 모듈 (30)에 반송한다(도 8 참조). 상기 웨이퍼 (W, B3)의 퇴피 모듈 (30)으로의 반송과 함께, 장해가 발생한 도포 모듈 (20) 이전의 웨이퍼 (W, B4, B5)의 반송은 일단 정지되고 그 이외의 웨이퍼 (W)의 반송, 처리는 속행된다(도 9, 스텝9-10).
또한 상기 실시 형태에서는 퇴피 모듈 (30)을 신규로 설치하는 경우에 대해서 설명했지만, 도 10에 나타나는 바와 같이 퇴피 모듈 (30)을 신규로 설치하지 않고 처리 시스템에 배치되고 있는 수수 모듈 (11,12,13)이나 버퍼 모듈 (50), 혹은, 사용되고 있지 않은 비어있는 모듈을 퇴피 모듈로서 사용하는 것도 가능하다. 또한 도 10에 있어서 퇴피 모듈을 신규로 설치하지 않는 이외는 도 1에 나타낸 제1 실시 형태와 동일하므로 동일 부분에는 동일 부호를 교부하여 설명은 생략한다.
예를 들면 상술한 바와 같이 상기 도포 모듈 (20)의 한쪽에서 처리중의 웨 이퍼 (W)에 장해가 발생한 경우 CPU (60)의 감시 신호 즉 반송 제외의 확인 신호(도 9, 스텝9-1)에 의해 장해 발생을 검지한다(도 9, 스텝9-2). 다음에, 반송처의 도포 모듈 (20)으로 반송중인지 아닌지가 판단된다(도 9, 스텝9-3). 이 경우, 웨이퍼 (W)가 제2의 반송 모듈 (32)에 의해 도포 모듈 (20)에 반송되기 전이면, 웨이퍼 (W)의 반송처가 퇴피 모듈을 겸용하는 제2의 수수 모듈 (12)로 결정된다(도 9, 스텝9-4). 그리고, 제2의 수수 모듈 (12)가 사용 가능한지 아닌지가 판단되고(도 9, 스텝9-6), 제2의 수수 모듈 (12)가 사용 가능, 즉 제2의 수수 모듈 (12)가 비어 상태이면 반송 스케줄을 변경하여 반송처를 제2의 수수 모듈 (12)로 변경하고(도 9, 스텝9-7), 제2의 반송 모듈 (32)에 의해 웨이퍼 (W)를 제2의 수수 모듈에 반송한다. 상기 웨이퍼 (W)의 제2의 수수 모듈 (12)로 반송과 함께 장해가 발생한 도포 모듈 (20) 이전의 웨이퍼 (W)의 반송은 일단 정지된다. 그 이외의 웨이퍼 (W)의 반송, 처리는 속행된다(도 9, 스텝9-10).
또, 장해가 노광 처리의 전후의 모듈(예를 들면 주변 노광 모듈 (40))로 발생한 경우는 버퍼모듈 (50)을 퇴피 모듈로서 사용할 수가 있다.
또, 복수의 프로세스 모듈에 웨이퍼 (W)를 반송하여 프로세스 모듈로 멀티 처리하는 경우에 있어서 프로세스 모듈에 빈 곳이 있는 경우는 비어있는 프로세스 모듈을 퇴피 모듈로서 사용할 수가 있다. 또한 이 경우 비어있는 프로세스 모듈로서 예를 들면 오븐 모듈이나 쿨링 모듈을 사용할 수가 있지만, 오븐 모듈을 사용하는 경우에는 미사용으로서 온도가 오르고 있지 않은(온도 레시피가 전송되어 있지 않다) 오븐 모듈일 필요가 있다.
상기와 같이 구성되는 처리 시스템에 의하면 장해가 발생한 프로세스 모듈에 반송하는 웨이퍼 (W)를 퇴피 모듈 (30, 수수 모듈 (11,12,13), 버퍼 모듈 (50), 비어있는 모듈)에 반송하고 장해가 발생한 모듈 이전의 웨이퍼 (W)의 반송을 일단 정지하고, 장해가 발생한 모듈 이후의 웨이퍼 (W)의 반송, 처리를 속행시켜, 그 후장해가 발생한 모듈 이전의 웨이퍼 (W)의 반송, 처리를 실시할 수가 있으므로 일부의 모듈에 장해가 발생한 경우에 있어서도 웨이퍼 (W)의 반송 및 처리를 원활히 실행할 수가 있고 또한 사이클 타임 콘트롤을 유지할 수가 있다. 특히, 반입용 카셋트 모듈 (1)로부터 노광부 (5)간의 모듈에 장해가 발생한 경우에 있어서도, 노광으로부터 포스트익스포져 베이크까지의 시간(PED 시간)의 불균형의 발생을 방지할 수가 있다. 또, 오븐계 모듈로 처리한 웨이퍼 (W)의 오버 베이크의 발생을 방지할 수가 있다.
또, 퇴피 모듈에 기존의 제1~ 제3의 수수 모듈 (11~13)이나 버퍼 모듈 (50)을 사용함으로써, 장치의 소형화를 도모할 수 있다.
또한 상기 실시 형태에 있어서는 본 발명과 관련되는 기판 반송 처리 장치, 장해 대책 방법 및 장해 대책용 프로그램을 웨이퍼의 레지스트 도포 현상 처리 시스템에 적용한 경우에 대해서 설명했지만, LCD 유리 기판의 도포 현상 처리 시스템에도 적용 가능하다.
이번 개시된 실시의 형태는 모든 점으로써 예시로서 제한적인 것은 아니라고 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명이 아니라 청구의 범위에 의해 나타나 청구의 범위와 균등의 의미 및 범위내에서의 모든 변경이 포함되는 것 이 의도된다.
본 발명은 상기와 같이 구성되고 있으므로 이하와 같은 효과를 얻을 수 있다.
본원 발명에 의하면, 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 퇴피 모듈에 반송하고 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고, 장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시켜, 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시할 수가 있으므로, 일부의 모듈에 장해가 발생한 경우에 있어서도, 피처리 기판의 반송 및 처리를 원활히 실행할 수가 있고 또한 사이클 타임 콘트롤을 유지해, 제품 수율의 향상을 도모할 수가 있다.
또, 본원 발명에 의하면, 퇴피 모듈을 복수의 모듈을 구비하는 블럭간에 배치되어 인접하는 블럭내의 피처리 기판을 수수하는 수수 모듈에서 형성함으로써, 장치내에 구비되어진 기존의 수수 모듈을 겸용할 수가 있으므로, 상기에 가세해 더욱 장치의 소형화를 도모할 수 있다.
또, 본원 발명에 의하면, 퇴피 모듈을 복수의 모듈을 구비하는 블럭내에 배치되어 블럭내의 피처리 기판을 수수 가능한 버퍼 모듈에서 형성함으로써, 장치내에 구비되어진 기존의 버퍼 모듈을 겸용할 수가 있으므로, 상기에 가세해 더욱 장치의 소형화를 도모할 수 있다.
또한 본원 발명에 퇴피 모듈을 사용되고 있지 않은 비어있는 모듈에서 형성 함으로써 장치내에 구비되어진 기존의 모듈을 겸용할 수가 있으므로 상기에 가세해 더욱 장치의 소형화를 도모할 수 있다.

Claims (12)

  1. 삭제
  2. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈(1)과, 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈(20~23, 40)과, 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈(2)과, 피처리 기판을 각 모듈간에 반송하는 반송 모듈(31~34)을 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치로서,
    상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈(30)과, 상기 프로세스 모듈로 발생한 장해를 검지하고, 장해를 검지한 신호에 근거해 각 모듈을 통괄해 제어하는 제어부(60)를 더 구비하고,
    상기 제어부에 의해 어떠한 프로세스 모듈로 발생한 장해를 검지한 경우 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 퇴피 모듈에 반송함과 동시에 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고 그 이외의 피처리 기판의 반송, 처리를 속행시키고 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하도록 형성되고,
    상기 퇴피 모듈은, 복수의 모듈을 구비하는 블럭간에 배치되어 인접하는 블럭내의 피처리 기판을 수수하는 수수 모듈 (11~13)인 것을 특징으로 하는 기판 반송 처리 장치.
  3. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈(1)과, 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈(20~23, 40)과, 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈(2)과, 피처리 기판을 각 모듈간에 반송하는 반송 모듈(31~34)을 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치로서,
    상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈(30)과, 상기 프로세스 모듈로 발생한 장해를 검지하고, 장해를 검지한 신호에 근거해 각 모듈을 통괄해 제어하는 제어부(60)를 더 구비하고,
    상기 제어부에 의해 어떠한 프로세스 모듈로 발생한 장해를 검지한 경우 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 퇴피 모듈에 반송함과 동시에 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고 그 이외의 피처리 기판의 반송, 처리를 속행시키고 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하도록 형성되고,
    상기 퇴피 모듈은 복수의 모듈을 구비하는 블럭내에 배치되고 블럭내의 피처리 기판을 수수 가능한 버퍼 모듈 (50)인 것을 특징으로 하는 기판 반송 처리 장치.
  4. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈(1)과, 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈(20~23, 40)과, 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈(2)과, 피처리 기판을 각 모듈간에 반송하는 반송 모듈(31~34)을 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치로서,
    상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈(30)과, 상기 프로세스 모듈로 발생한 장해를 검지하고, 장해를 검지한 신호에 근거해 각 모듈을 통괄해 제어하는 제어부(60)를 더 구비하고,
    상기 제어부에 의해 어떠한 프로세스 모듈로 발생한 장해를 검지한 경우 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 퇴피 모듈에 반송함과 동시에 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고 그 이외의 피처리 기판의 반송, 처리를 속행시키고 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하도록 형성되고,
    상기 퇴피 모듈은 사용되고 있지 않은 비어있는 모듈인 것을 특징으로 하는 기판 반송 처리 장치.
  5. 삭제
  6. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈(1)과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈 (20~23,40)과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈 (2)와 피처리 기판을 각 모듈간에 반송하는 반송 모듈 (31~34)를 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고, 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법으로서,
    상기 각 모듈을 통괄해 제어하는 제어부(60)에 의해 어떠한 프로세스 모듈로 발생한 장해를 검지하고,
    상기 제어부에 의해서 장해를 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈(30)에 반송하고,
    장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고,
    장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시켜, 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하고,
    상기 퇴피 모듈은 복수의 모듈을 구비하는 블럭간에 배치되어 인접하는 블럭내의 피처리 기판을 수수하는 수수 모듈 (11~13)인 것을 특징으로 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법.
  7. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈(1)과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈 (20~23,40)과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈 (2)와 피처리 기판을 각 모듈간에 반송하는 반송 모듈 (31~34)를 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고, 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법으로서,
    상기 각 모듈을 통괄해 제어하는 제어부(60)에 의해 어떠한 프로세스 모듈로 발생한 장해를 검지하고,
    상기 제어부에 의해서 장해를 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈(30)에 반송하고,
    장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고,
    장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시켜, 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하고,
    상기 퇴피 모듈은 복수의 모듈을 구비하는 블럭내에 배치되고 블럭내의 피처리 기판을 수수 가능한 버퍼 모듈 (50)인 것을 특징으로 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법.
  8. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈(1)과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈 (20~23,40)과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈 (2)와 피처리 기판을 각 모듈간에 반송하는 반송 모듈 (31~34)를 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고, 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법으로서,
    상기 각 모듈을 통괄해 제어하는 제어부(60)에 의해 어떠한 프로세스 모듈로 발생한 장해를 검지하고,
    상기 제어부에 의해서 장해를 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈(30)에 반송하고,
    장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하고,
    장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시켜, 그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하고,
    상기 퇴피 모듈은 사용되고 있지 않은 비어있는 모듈인 것을 특징으로 하는 기판 반송 처리 장치에 있어서의 장해 대책 방법.
  9. 삭제
  10. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈 (1)과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈 (20~23,40)과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈 (2)와 피처리 기판을 각 모듈간에 반송하는 반송 모듈 (31~34)을 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램으로서,
    컴퓨터 (60)에,
    어떠한 프로세스 모듈로 발생한 장해를 검지하는 수순과,
    장해를 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈에 반송하는 수순과,
    장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하는 수순과,
    장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시키는 수순과,
    그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하는 수순을 실행시키고,
    상기 퇴피모듈은 복수의 모듈을 구비하는 블록간에 배치되고, 인접하는 블록 내의 피처리기판을 인수·인도하는 인수·인도 모듈(11~13)인 것을 특징으로 하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체.
  11. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈 (1)과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈 (20~23,40)과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈 (2)와 피처리 기판을 각 모듈간에 반송하는 반송 모듈 (31~34)을 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램으로서,
    컴퓨터 (60)에,
    어떠한 프로세스 모듈로 발생한 장해를 검지하는 수순과,
    장해를 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈에 반송하는 수순과,
    장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하는 수순과,
    장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시키는 수순과,
    그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하는 수순을 실행시키고,
    상기 퇴피모듈은 복수의 모듈을 구비하는 블록 내에 배치되고, 블록 내의 피처리기판의 인수·인도가 가능한 버퍼 모듈(50)인 것을 특징으로 하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체.
  12. 미처리의 피처리 기판(W)을 복수매 수용하는 반입용 카셋트 모듈 (1)과 피처리 기판에 소정의 처리를 가하는 복수의 프로세스 모듈 (20~23,40)과 처리완료의 피처리 기판을 수용하는 반출용 카셋트 모듈 (2)와 피처리 기판을 각 모듈간에 반송하는 반송 모듈 (31~34)을 구비하고, 상기 반송 모듈에 의해 상기 반입용 카셋트 모듈로부터의 피처리 기판을 각 프로세스 모듈에 분산시켜 반송하고 각 복수의 프로세스 모듈로 피처리 기판을 분산처리 하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램으로서,
    컴퓨터 (60)에,
    어떠한 프로세스 모듈로 발생한 장해를 검지하는 수순과,
    장해를 검지한 신호에 근거해 장해가 발생한 프로세스 모듈에 반송하는 피처리 기판을 상기 반송 모듈과의 사이에 피처리 기판을 수수하는 퇴피 모듈에 반송하는 수순과,
    장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송을 일단 정지하는 수순과,
    장해가 발생한 프로세스 모듈 이후의 피처리 기판의 반송, 처리를 속행시키는 수순과,
    그 후, 장해가 발생한 프로세스 모듈 이전의 피처리 기판의 반송, 처리를 실시하는 수순을 실행시키고,
    상기 퇴피모듈은 사용되고 있지 않은 비어 있는 모듈인 것을 특징으로 하는 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체.
KR1020077018932A 2005-01-21 2006-01-18 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체 KR100905508B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005013481A JP4577886B2 (ja) 2005-01-21 2005-01-21 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
JPJP-P-2005-00013481 2005-01-21

Publications (2)

Publication Number Publication Date
KR20070094862A KR20070094862A (ko) 2007-09-21
KR100905508B1 true KR100905508B1 (ko) 2009-07-01

Family

ID=36692232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077018932A KR100905508B1 (ko) 2005-01-21 2006-01-18 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체

Country Status (6)

Country Link
US (1) US8393845B2 (ko)
JP (1) JP4577886B2 (ko)
KR (1) KR100905508B1 (ko)
CN (1) CN100555595C (ko)
TW (1) TWI287250B (ko)
WO (1) WO2006077843A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5283842B2 (ja) * 2006-12-18 2013-09-04 キヤノン株式会社 処理装置
JP4388563B2 (ja) 2007-03-27 2009-12-24 東京エレクトロン株式会社 基板の処理方法、基板処理装置及びコンピュータ読み取り可能な記憶媒体
DE102007025339A1 (de) * 2007-05-31 2008-12-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Entfernen leerer Trägerbehälter von Prozessanlagen durch Steuern einer Zuordnung zwischen Steuerungsaufgaben und Trägerbehälter
TW200919117A (en) * 2007-08-28 2009-05-01 Tokyo Electron Ltd Coating-developing apparatus, coating-developing method and storage medium
JP4986784B2 (ja) * 2007-09-18 2012-07-25 東京エレクトロン株式会社 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
JP4770938B2 (ja) * 2009-02-10 2011-09-14 東京エレクトロン株式会社 基板処理装置
JP4761326B2 (ja) * 2010-01-15 2011-08-31 シャープ株式会社 薄膜形成装置システムおよび薄膜形成方法
JP5168300B2 (ja) * 2010-02-24 2013-03-21 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP5246184B2 (ja) 2010-02-24 2013-07-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP5338757B2 (ja) * 2010-07-09 2013-11-13 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5473857B2 (ja) * 2010-10-14 2014-04-16 東京エレクトロン株式会社 搬送装置および処理システム
JP5959914B2 (ja) * 2012-04-18 2016-08-02 東京エレクトロン株式会社 基板処理システム、基板搬送方法および記憶媒体
JP6013792B2 (ja) * 2012-06-12 2016-10-25 東京エレクトロン株式会社 基板搬送方法及び基板搬送装置
JP5928283B2 (ja) * 2012-09-28 2016-06-01 東京エレクトロン株式会社 基板処理装置、基板搬送方法及び記憶媒体
JP6049394B2 (ja) * 2012-10-22 2016-12-21 東京エレクトロン株式会社 基板処理システム及び基板の搬送制御方法
JP6860365B2 (ja) * 2017-01-31 2021-04-14 キヤノン株式会社 基板処理装置、基板処理システム、基板処理方法、物品製造方法、およびプログラム
JP7109287B2 (ja) * 2018-07-09 2022-07-29 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252263A (ja) * 2001-02-23 2002-09-06 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0468409B1 (en) * 1990-07-23 1995-10-04 Dainippon Screen Mfg. Co., Ltd. Interface apparatus for transporting substrates between substrate processing apparatus
JP2662450B2 (ja) 1990-07-24 1997-10-15 大日本スクリーン製造株式会社 基板処理装置間のインターフェイス装置
JP3032999B2 (ja) * 1992-11-09 2000-04-17 東京エレクトロン株式会社 処理装置
TW309503B (ko) * 1995-06-27 1997-07-01 Tokyo Electron Co Ltd
JPH0950948A (ja) 1995-08-08 1997-02-18 Kokusai Electric Co Ltd 半導体製造装置の障害対処システム
JP3552178B2 (ja) * 1995-09-27 2004-08-11 大日本スクリーン製造株式会社 基板収納カセット、インターフェイス機構および基板処理装置
JP2981844B2 (ja) * 1996-05-16 1999-11-22 住友重機械工業株式会社 薄膜製造装置
JPH1116983A (ja) 1997-06-24 1999-01-22 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置における搬送制御方法
US6275744B1 (en) * 1997-08-01 2001-08-14 Kokusai Electric Co., Ltd. Substrate feed control
JP2000094233A (ja) * 1998-09-28 2000-04-04 Tokyo Electron Ltd 収容装置
TW442891B (en) * 1998-11-17 2001-06-23 Tokyo Electron Ltd Vacuum processing system
US6945258B2 (en) * 2001-04-19 2005-09-20 Tokyo Electron Limited Substrate processing apparatus and method
JP4254116B2 (ja) * 2002-03-22 2009-04-15 東京エレクトロン株式会社 位置合わせ用基板
KR101028065B1 (ko) * 2002-07-22 2011-04-08 브룩스 오토메이션 인코퍼레이티드 기판 처리 장치
JP4233285B2 (ja) * 2002-08-23 2009-03-04 大日本スクリーン製造株式会社 基板処理装置
JP4378114B2 (ja) * 2003-06-18 2009-12-02 東京エレクトロン株式会社 処理システム
JP4342923B2 (ja) * 2003-12-09 2009-10-14 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP4462912B2 (ja) * 2003-12-10 2010-05-12 大日本スクリーン製造株式会社 基板処理装置および基板処理装置の管理方法
JP2005262367A (ja) * 2004-03-18 2005-09-29 Tokyo Electron Ltd 搬送ロボットの搬送ズレ確認方法及び処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252263A (ja) * 2001-02-23 2002-09-06 Tokyo Electron Ltd 処理システム及び処理システムの被処理体の搬送方法

Also Published As

Publication number Publication date
JP4577886B2 (ja) 2010-11-10
CN101107701A (zh) 2008-01-16
CN100555595C (zh) 2009-10-28
TWI287250B (en) 2007-09-21
US20090016860A1 (en) 2009-01-15
US8393845B2 (en) 2013-03-12
WO2006077843A1 (ja) 2006-07-27
JP2006203003A (ja) 2006-08-03
KR20070094862A (ko) 2007-09-21
TW200629365A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100905508B1 (ko) 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의 장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해 대책용 프로그램을 수록한 기록매체
KR101062504B1 (ko) 기판반송처리 장치, 기판 반송 처리 장치에 있어서의 장해대책 방법, 및 장해 대책 프로그램을 기억한 기억 매체
KR101018512B1 (ko) 기판의 회수 방법 및 기판 처리 장치
KR101535317B1 (ko) 기판 처리 시스템 및 기판 처리 방법
US8236132B2 (en) Substrate processing system and substrate transfer method
JPWO2008075404A1 (ja) 半導体製造システム
US20090149982A1 (en) Substrate processing apparatus, substrate processing method, and computer program
KR20140051786A (ko) 기판 처리 시스템 및 기판의 반송 제어 방법
JPH0950948A (ja) 半導体製造装置の障害対処システム
US8046095B2 (en) Substrate processing system and substrate transfer method
JP2018029125A (ja) 基板処理装置および基板処理方法
WO2015098282A1 (ja) 基板処理システム、基板搬送方法及びコンピュータ記憶媒体
JP2004311714A (ja) 基板処理装置
JP2008153474A (ja) 処理装置
JP3904843B2 (ja) 基板検出装置、基板処理装置及び基板検出方法
KR101010157B1 (ko) 기판 처리 시스템 및 기판 처리 방법
JP5852787B2 (ja) 基板処理装置および基板処理方法
JP2008098670A (ja) 半導体製造装置の障害対処システム
KR100796750B1 (ko) 습식 설비
KR101015955B1 (ko) 반도체 제조 설비 및 이의 제어 방법
KR20060109022A (ko) 반도체 오버레이 측정 설비의 웨이퍼 이송 장치 및 방법
KR20030094903A (ko) 반도체 제조용 포토설비의 웨이퍼 이송장치
JP2002246434A (ja) 基板受け渡しシステム
JP2001267209A (ja) 露光処理システム
KR20040065680A (ko) 반도체 제조 설비의 버퍼부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 11