JP7109287B2 - 基板処理システム、基板処理方法、および制御プログラム - Google Patents

基板処理システム、基板処理方法、および制御プログラム Download PDF

Info

Publication number
JP7109287B2
JP7109287B2 JP2018130079A JP2018130079A JP7109287B2 JP 7109287 B2 JP7109287 B2 JP 7109287B2 JP 2018130079 A JP2018130079 A JP 2018130079A JP 2018130079 A JP2018130079 A JP 2018130079A JP 7109287 B2 JP7109287 B2 JP 7109287B2
Authority
JP
Japan
Prior art keywords
processing
substrate
error
processing module
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018130079A
Other languages
English (en)
Other versions
JP2020009920A (ja
Inventor
俊治 平田
洋介 片田
孝文 松橋
国夫 鷹野
孝一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018130079A priority Critical patent/JP7109287B2/ja
Priority to US16/453,479 priority patent/US11086286B2/en
Priority to KR1020190081865A priority patent/KR102294144B1/ko
Priority to CN201910615875.5A priority patent/CN110707019A/zh
Publication of JP2020009920A publication Critical patent/JP2020009920A/ja
Application granted granted Critical
Publication of JP7109287B2 publication Critical patent/JP7109287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/402—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control arrangements for positioning, e.g. centring a tool relative to a hole in the workpiece, additional detection means to correct position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67736—Loading to or unloading from a conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/40—Robotics, robotics mapping to robotics vision
    • G05B2219/40066—Stack and align identical layers, laminates, electronic substrate layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本開示は、基板処理システム、基板処理方法、および制御プログラムに関する。
複数の基板に対して処理を行う基板処理システムとして、それぞれ所定の処理を行う複数の処理モジュールと、これら複数の処理モジュールに対して基板を搬送する搬送機構とを有し、複数の処理モジュールに対して、基板を順次シリアルに搬送するように制御するものが提案されている（例えば特許文献１）。
特許第６１６０６１４号公報
本開示は、それぞれ所定の処理を行う複数の処理モジュールに対して、複数の基板を順次シリアルに搬送して基板に処理を施す処理システムにおいて、処理途中でエラーが発生した場合に不良基板の発生を抑制する技術を提供する。
本開示の一態様に係る基板処理システムは、複数の基板に対して処理を行う基板処理システムであって、それぞれ所定の処理を行う複数の処理モジュールおよび前記複数の処理モジュールに対して基板を搬送する第１の搬送装置を有する処理部と、複数の基板を収容する基板収容容器を保持するロードポートおよび前記処理部に対し基板を搬出入する第２の搬送装置を有する搬出入部と、前記複数の処理モジュール、および前記第１および第２の搬送装置を制御する制御部と、を具備し、前記制御部は、複数の基板が前記複数の処理モジュールに対して順次シリアルに搬送されるように制御し、かつ、ある処理モジュールでエラーが発生した際に、前記基板収容容器から搬出された未処理の基板を前記基板収容容器内に回収する工程と、前記エラーが発生した処理モジュールより先に存在する先行基板の処理を継続する工程と、前記エラーが発生した処理モジュールで処理していたエラー基板を当該処理モジュールから退避位置へ退避させる工程と、前記エラーが発生した処理モジュールより前の処理モジュールで処理していた後続基板の処理を継続する工程と、前記エラー基板を当該処理モジュールから退避位置へ退避させる工程の前に、前記エラーが発生した処理モジュールのエラー発生時の処理レシピ実行状況を記憶させ、処理レシピを一旦中断させる工程と、前記後続基板の処理を継続する工程の後に、前記エラー基板に対し、前記エラー発生時のレシピ実行状況に基づき、前記エラーが発生した処理を再試行する工程と、再試行後の基板について、後続の処理モジュールで残りの処理を施す工程とを実行させるように制御する。
本開示によれば、複数の処理のそれぞれを行う複数の処理モジュールに対して、基板を順次シリアルに搬送して基板に処理を行う際に、スループットの低下を抑制しつつ、基板による処理結果の不均一を抑制することが可能な技術が提供される。
一実施形態に係る基板処理システムを示す概略断面図である。 一実施形態に係る基板処理システムにおける基板の搬送経路を示す概略断面図である。 一実施形態に係る基板処理システムにおける制御部のハードウェア構成の一例を示すブロック図である。 一実施形態に係る基板処理システムにおける制御部の機能ブロック図である。 一実施形態の基板処理方法を示すフローチャートである。 他の実施形態の基板処理方法を示すフローチャートである。 処理モジュールＰＭ７の処理レシピを実行中にエラーが発生した場合の基板処理システム１の状態を模式的に示す図である。 未処理のウエハが回収され、先行するウエハの処理を行った後の基板処理システム１の状態を模式的に示す図である。 エラーウエハを退避位置に退避させた際の基板処理システム１の状態を模式的に示す図である。 エラーが発生した処理モジュールＰＭ７より前の処理モジュールで処理していた後続ウエハの処理を継続している際の基板処理システム１の状態を模式的に示す図である。 エラーウエハの再試行（リカバリ）およびリカバリ後の残りの処理を実施している際の基板処理システムの状態を模式的に示す図である。
以下、添付図面を参照して実施形態について説明する。
図１は一実施形態に係る基板処理システムを示す概略断面図である。
この基板処理システム１は、基板に対して複数の処理を施すものであり、処理部２と、複数の基板を保持し、処理部２に対し基板を搬出入する搬出入部３と、制御部４とを有する。基板は特に限定されないが、例えば半導体ウエハ（以下、単にウエハと記す）である。以下の説明では、基板としてウエハを用いる場合を例にとって説明する。
処理部２は、ウエハＷに対して所定の真空処理を施す複数（本例では１０個）の処理モジュールＰＭ１～ＰＭ１０と、これら複数の処理モジュールＰＭ１～ＰＭ１０に対してウエハＷを順次搬送する第１の搬送装置１１とを有している。第１の搬送装置１１は複数の搬送モジュールＴＭ１～ＴＭ５を有する。搬送モジュールＴＭ１～ＴＭ５は、それぞれ真空に保持される平面形状が六角状の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅと、各容器内に設けられた多関節構造の搬送機構３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅとを有する。搬送モジュールＴＭ１～ＴＭ５の搬送機構の間には、それぞれ搬送バッファとしての受け渡し部４１、４２、４３、４４が設けられている。搬送モジュールＴＭ１～ＴＭ５の容器３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅは連通して一つの搬送室１２を構成する。搬送室１２は図中Ｙ方向に延びており、処理モジュールＰＭ１～ＰＭ１０は、開閉可能なゲートバルブＧを介して搬送室１２の両側に５個ずつ接続されている。処理モジュールＰＭ１～ＰＭ１０のゲートバルブＧは、処理モジュールに搬送モジュールがアクセスする際には開かれ、処理を行っている際には閉じられる。
搬出入部３は、処理部２の一端側に接続されている。搬出入部３は、大気搬送室（ＥＦＥＭ）２１と、大気搬送室２１に接続された、３つのロードポート２２、アライナーモジュール２３、ならびに２つのロードロックモジュールＬＬＭ１およびＬＬＭ２と、大気搬送室２１内に設けられた第２の搬送装置２４とを有する。
大気搬送室２１は、図中Ｘ方向を長手方向とする直方体状をなしている。３つのロードポート２２は、大気搬送室２１の処理部２とは反対側の長辺壁部に設けられている。各ロードポート２２は載置台２５と搬送口２６とを有し、載置台２５に複数のウエハを収容するウエハ収容容器であるＦＯＵＰ２０が載置され、載置台２５上のＦＯＵＰ２０は、搬送口２６を介して大気搬送室２１に密閉した状態で接続される。
アライナーモジュール２３は、大気搬送室２１の一方の短辺壁部に接続されている。アライナーモジュール２３において、ウエハＷのアライメントが行われる。
２つのロードロックモジュールＬＬＭ１およびＬＬＭ２は、大気圧である大気搬送室２１と真空雰囲気である搬送室１２との間でウエハＷの搬送を可能にするためのものであり、大気圧と搬送室１２と同程度の真空との間で圧力可変となっている。２つのロードロックモジュールＬＬＭ１およびＬＬＭ２は、それぞれ２つの搬送口を有しており、一方の搬送口が大気搬送室２１の処理部２側の長辺壁部にゲートバルブＧ２を介して接続され、他方の搬送口がゲートバルブＧ１を介して処理部２の搬送室１２に接続されている。ロードロックモジュールＬＬＭ１はウエハＷを搬出入部３から処理部２に搬送する際に用いられ、ロードロックモジュールＬＬＭ２はウエハＷを処理部２から搬入出部３に搬送する際に用いられる。なお、ロードロックモジュールＬＬＭ１およびＬＬＭ２で、デガス処理等の処理を行うようにしてもよい。
大気搬送室２１内の第２の搬送装置２４は、多関節構造を有しており、ロードポート２２上のＦＯＵＰ２０、アライナーモジュール２３、ロードロックモジュールＬＬＭ１およびＬＬＭ２に対するウエハＷの搬送を行う。具体的には、第２の搬送装置２４は、ロードポート２２のＦＯＵＰ２０から未処理のウエハＷを取り出し、アライナーモジュール２３へ搬送し、アライナーモジュール２３からロードロックモジュールＬＬＭ１へウエハＷを搬送する。また、第２の搬送装置２４は、処理部２からロードロックモジュールＬＬＭ２に搬送された処理後のウエハＷを受け取り、ロードポート２２のＦＯＵＰ２０へウエハＷを搬送する。なお、図１では、第２の搬送装置２４のウエハＷを受け取るピックが１本の例を示しているが、ピックが２本であってもよい。
なお、上記第１の搬送装置１１と第２の搬送装置２４とで、基板処理システム１の搬送部が構成される。
上記処理部２においては、搬送室１２の一方側に、ロードロックモジュールＬＬＭ１側から順に、処理モジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９が配置され、搬送室１２の他方側に、ロードロックモジュールＬＬＭ２側から順に、処理モジュールＰＭ２、ＰＭ４、ＰＭ６、ＰＭ８、ＰＭ１０が配置されている。また、第１の搬送装置１１においては、ロードロックモジュールＬＬＭ１およびＬＬＭ２側から順に搬送モジュールＴＭ１、ＴＭ２、ＴＭ３、ＴＭ４、ＴＭ５が配置されている。
搬送モジュールＴＭ１の搬送機構３１ａは、ロードロックモジュールＬＬＭ１およびＬＬＭ２、処理モジュールＰＭ１およびＰＭ２、ならびに受け渡し部４１にアクセス可能である。搬送モジュールＴＭ２の搬送機構３１ｂは、処理モジュールＰＭ１、ＰＭ２、ＰＭ３、およびＰＭ４、ならびに受け渡し部４１および４２にアクセス可能である。搬送モジュールＴＭ３の搬送機構３１ｃは、処理モジュールＰＭ３、ＰＭ４、ＰＭ５、およびＰＭ６、ならびに受け渡し部４２および４３にアクセス可能である。搬送モジュールＴＭ４の搬送機構３１ｄは、処理モジュールＰＭ５、ＰＭ６、ＰＭ７、およびＰＭ８、ならびに受け渡し部４３および４４にアクセス可能である。搬送モジュールＴＭ５の搬送機構３１ｅは、処理モジュールＰＭ７、ＰＭ８、ＰＭ９、およびＰＭ１０、ならびに受け渡し部４４にアクセス可能である。
第２の搬送装置２４、および第１の搬送装置１１の搬送モジュールＴＭ１～ＴＭ５がこのように構成されているため、図２に示すように、ＦＯＵＰ２０から取り出されたウエハＷは、処理部２において略Ｕ字状の経路Ｐに沿って一方向にシリアルに搬送されて各処理モジュールで処理され、ＦＯＵＰ２０に戻される。すなわち、ウエハＷは、処理モジュールＰＭ１、ＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２の順に搬送されてそれぞれの処理モジュールで所定の処理がなされる。
処理システム１は、例えば、ＭＲＡＭ（Magnetoresistive Random Access Memory）に用いられる積層膜（ＭＴＪ膜）の製造に用いることができる。ＭＴＪ膜の製造には、前洗浄処理、成膜処理、酸化処理、加熱処理、冷却処理等の複数の処理が存在し、これら処理のそれぞれを、処理モジュールＰＭ１～ＰＭ１０で行う。処理モジュールＰＭ１～ＰＭ１０の１つ以上がウエハＷを待機させる待機モジュールであってもよい。
制御部４は、基板処理システム１の各構成部、例えば、搬送モジュールＴＭ１～ＴＭ５（搬送機構３１ａ～３１ｅ）、および第２の搬送装置２４、処理モジュールＰＭ１～ＰＭ１０、ロードロックモジュールＬＬＭ１およびＬＬＭ２、搬送室１２、ゲートバルブＧ、Ｇ１、Ｇ２等を制御する。制御部４は、典型的にはコンピュータである。図３に制御部４のハードウェア構成の一例を示す。制御部４は、主制御部１０１と、キーボード、マウス等の入力装置１０２と、プリンタ等の出力装置１０３と、表示装置１０４と、記憶装置１０５と、外部インターフェース１０６と、これらを互いに接続するバス１０７とを備えている。主制御部１０１は、ＣＰＵ（中央処理装置）１１１、ＲＡＭ１１２およびＲＯＭ１１３を有している。記憶装置１０５は、制御に必要な情報の記録および読み取りを行うようになっている。記憶装置１０５には、コンピュータ読み取り可能な記憶媒体を有しており、記憶媒体には、ウエハＷに対する処理の処理レシピ等が記憶されている。
制御部４では、ＣＰＵ１１１が、ＲＡＭ１１２を作業領域として用いて、ＲＯＭ１１３または記憶装置１０５の記憶媒体に格納されたプログラムを実行することにより、基板処理システム１において基板であるウエハＷの処理を実行させる。
図４は、制御部４の機能ブロック図である。制御部４は、搬送制御部１２１と、プロセス制御部１２２と、エラー検知部１２３と、未処理基板回収指示部１２４と、復旧後処理指示部１２５と、基板退避位置選択部１２６とを有する。なお、制御部４は、これ以外の機能部を有しているが、ここでは説明を省略する。
搬送制御部１２１は、第１の搬送装置１１の搬送モジュールＴＭ１～ＴＭ５（搬送機構３１ａ～３１ｅ）、および第２の搬送装置２４を制御する。具体的には、基板であるウエハＷがＦＯＵＰ２０から搬出され、アライナーモジュール２３、ロードロックモジュールＬＬＭ１を経て処理部２に至り、各処理モジュールに順次搬送され、ロードロックモジュールＬＬＭ２を経てＦＯＵＰ２０に戻るように制御する。
プロセス制御部１２２は、記憶装置１０５の記憶媒体に記憶された処理レシピに基づいて、処理モジュールＰＭ１～ＰＭ１０の処理を制御する。処理モジュールＰＭ１～ＰＭ１０は、それぞれ個別のコントローラを有しており、プロセス制御部１２２は、これらのコントローラを介して処理モジュールＰＭ１～ＰＭ１０を制御する。
エラー検知部１２３は、ある処理モジュールの処理レシピを実行中にエラーが発生した場合にエラーを検知し、搬送制御部１２１およびプロセス制御部１２２に通知する。エラーが通知された際には、制御部４は、エラー発生時モードとなる。
エラー発生時モードでは、未処理基板回収指示部１２４が有効になる。未処理基板回収指示部１２４は、表示装置１０４に未処理基板回収画面として表示され、未処理基板回収画面の「ＯＫ」が押下されることにより、搬送制御部１２１が未処理ウエハの回収指令を発する。この指令に基づいて、ロードポート２２（ＦＯＵＰ２０）から搬出された後で、かつ未だ処理が行われていない未処理のウエハＷをＦＯＵＰ２０に回収するように、第２の搬送装置２４および搬送モジュールＴＭ１の搬送機構３１ａが制御される。未処理のウエハＷは、搬出入部３に存在するウエハであり、第２の搬送装置２４上、アライナーモジュール２３内、ロードロック室ＬＬＭ１内にあるウエハである。
エラーが発生した処理モジュールを通過した後の先行ウエハについては、そのまま処理が継続されるように、搬送制御部１２１およびプロセス制御部１２２により、処理モジュールおよび搬送部が制御される。
その後、ユニットの初期化処理など所定の復旧がなされた後、復旧後処理指示部１２５が有効になる。復旧後処理指示部１２５は、エラー発生時に表示装置１０４に表示される復旧後処理管理画面に、操作ボタンとして表示される。その操作ボタンを押下することにより、プロセス制御部１２２および搬送制御部１２１が、以下のような復旧後に必要な処理を実行する指令を発する。
［１］エラー発生時の処理レシピ実行状況を記憶装置１０５に記憶させ、処理レシピを一旦中断させる指令
［２］エラーウエハを退避させる指令
［３］後続ウエハの処理を継続させる指令
［４］エラーウエハの復旧後再試行（リカバリ）を実行させる指令
［５］リカバリ後のエラーウエハに対して、残余の処理を各処理モジュールで実行させる指令
なお、復旧後処理管理画面は、復旧後再試行（リカバリ）等の復旧後処理を管理する画面である。例えば、退避したエラーウエハを管理し、エラーウエハの状態や、復旧手順のナビゲートを表示する。
復旧後処理指示部１２５の操作がなされた後、基板退避位置選択部１２６が有効になる。基板退避位置選択部１２６は、表示装置１０４の復旧後処理管理画面に基板退避位置選択画面として表示される。基板退避位置選択画面上に表示されたウエハの退避可能位置から所定の位置が選択されることにより、搬送制御部１２１が搬送モジュールにエラーウエハの退避を実行させる。退避位置としては、受け渡し部４１～４４、および／または処理モジュールＰＭ１～ＰＭ１０のうち待機モジュールとして用いられるものを挙げることができる。
なお、エラーウエハが複数発生した場合でも、退避位置が存在する限り、複数のウエハを退避させ、再試行（リカバリ）を行うことが可能である。
プロセス制御部１２２は、タイマーを内蔵している。タイマーは、各処理モジュールについて、処理レシピのエラーが発生してからの時間を計測する。プロセス制御部１２２では、このタイマーの計測値に基づいてエラー発生後の時間が管理される。処理中のウエハを長く放置すると、ウエハに形成されたデバイスの特性に影響を与えるため、エラー発生後からウエハ救済可能な時間の目安として、処理モジュール毎に、エラー発生後リカバリタイムアウトが設定されている。
また、エラーウエハを再試行（リカバリ）する際の履歴がログ情報として記憶装置１０５に記憶され、エラーウエハ専用の画面で管理される。この画面では、エラー発生から、リカバリまでの時間がリカバリタイムアウトを超過したウエハはタイムアウトのフラグが付される。
また、各処理モジュールで処理レシピを実行したときの結果に応じたステータスが、ステータス表示画面に表示される。このときのステータスは、再試行を行ったものについては、再試行を行ったことを表示し、再試行時にタイムアウトが発生した場合には、タイムアウトが発生したことを表示する。
次に、以上のように構成された基板処理システム１における処理動作について説明する。以下の処理動作は制御部４による制御の下に実行される。
まず、第２の搬送装置２４によりロードポート２２上のＦＯＵＰ２０から基板であるウエハＷが取り出され、アライナーモジュール２３に搬送される。アライナーモジュール２３でウエハＷがアライメントされた後、ウエハＷは、第２の搬送装置２４により取り出され、ロードロックモジュールＬＬＭ１に搬送される。このときロードロックモジュールＬＬＭ１は大気圧であり、ウエハＷを受け取った後、真空排気される。
その後、第１の搬送装置１１における搬送モジュールＴＭ１の搬送機構３１ａにより、ウエハＷがロードロックモジュールＬＬＭ１内から取り出され、処理モジュールＰＭ１に搬送される。そして、処理モジュールＰＭ１でウエハＷに対して所定の処理が実行される。その後、ウエハＷは、搬送モジュールＴＭ１～ＴＭ５の搬送機構３１ａ～３１ｅにより、処理モジュールＰＭ３、ＰＭ５、ＰＭ７、ＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２に順次搬送され、これら処理モジュールで順次所定の処理が行われる。
ウエハＷは、処理モジュールＰＭ２での処理が終了した後、搬送モジュールＴＭ１の搬送機構３１ａによりロードロックモジュールＬＬＭ２に搬送される。このときロードロックモジュールＬＬＭ２は真空であり、ウエハＷを受け取った後、大気開放される。
その後、ロードロックモジュールＬＬＭ２内のウエハＷは、第２の搬送装置２４によりロードポート２２のＦＯＵＰ２０内に搬送される。
以上のような一連の処理を、複数枚のウエハＷに対して繰り返し行う。
複数の処理モジュールに対してシリアルに基板を搬送して順次処理を行う基板処理システムでは、用いられる基板はＭＲＡＭ用ウエハ等の高価なものである。このため、ある処理モジュールでエラーが発生した場合、リカバリを試みて少しでも歩留まりを向上させようとする。また、この種の基板処理システムにおいては、所定の処理モジュールでエラーが発生した場合、エラーウエハのリカバリをしないと、全体の処理を続行することができない。すなわち、後続のウエハは、エラーウエハをリカバリしている間、先に進めず処理待ちのままとならざるを得ない。また、処理モジュールのエラーに影響のない先行ウエハは問題なく処理できるはずであるが、大気搬送を行う搬送装置が後続のウエハにより塞がっていること等により、実際には処理待ちの状態になってしまう。
このように、処理の途中で待機しているウエハは、プロセス特性に悪影響が生じ、不良ウエハとなるおそれがある。上述したように処理に用いるウエハは高価なものであるため、不良ウエハが発生すると損失が大きい。
そこで、一実施形態では、ある処理モジュールの処理レシピを実行中にエラーが発生した場合、制御部４が、図５のフローチャートに示すようなステップ１～ステップ４を実行させる。ステップ１は、ＦＯＵＰ２０から搬出された後で、未処理のウエハをＦＯＵＰ２０内に回収する工程である。ステップ２は、エラーが発生した処理モジュールより先に存在する先行ウエハの処理を継続する工程である。ステップ３は、エラーが発生した処理モジュールで処理していたエラーウエハをその処理モジュールから退避位置へ退避させる工程である。ステップ４は、エラーが発生した処理モジュールより前の処理モジュールで処理していた後続のウエハについて処理を継続する工程である。
これにより、エラーが発生した際に、基板処理システム１で処理していたウエハ（基板）のうち、エラーウエハを除く他のウエハについて速やかに処理して救済することができ、不良基板の発生を抑制することができる。
また、他の実施形態は、ある処理モジュールの処理レシピを実行中にエラーが発生した場合、制御部４が、図６のフローチャートに示すように、図５のステップ１～４に加え、ステップ５～７を実行させる。ステップ５は、ステップ２とステップ３の間に、エラーが発生した処理モジュールのエラー発生時の処理レシピ実行状況を記憶させ、処理レシピを一旦中断させる工程である。ステップ６は、ステップ４の後に、エラーウエハについて、記憶されたエラー発生時のレシピ実行状況に基づき、エラーが発生した処理モジュールでエラー処理を再試行（リカバリ）する工程である。ステップ７は、リカバリ後のエラーウエハについて残りの処理を施す工程である。
これにより、エラーウエハについて、エラー発生時のレシピ状況を記憶しておき、他の正常なウエハの処理の後、エラー発生時以降の処理を再試行（リカバリ）するので、エラーウエハも救済することが可能となる。
以下詳細に説明する。
ここでは、基板処理システム１で複数のウエハＷ（基板）を処理しているときに、処理モジュールＰＭ７の処理レシピを実行中にエラーが発生した場合を例にとって説明する。図７は、その際の基板処理システム１の状態を模式的に示す図である。
図７は、基板処理システム１の中に、ＦＯＵＰ２０から取り出された、Ｎｏ．１０３～１１２までの１０枚のウエハＷが存在した状態で、処理モジュールＰＭ７の処理レシピ実行中にエラーが発生した状態を示している。エラーの発生はエラー検知部１２３で検知され、搬送制御部１２１およびプロセス制御部１２２に通知される。エラーが通知された際には、制御部４は、エラー発生時モードとなる。
この状態で、図８に示すように、ステップ１およびステップ２がなされる。
ステップ１では、オペレータが未処理基板回収指示部１２４を構成する未回収基板回収画面の「ＯＫ」を押下することにより、搬送制御部１２１が未処理ウエハの回収指令を発する。この指令に基づいて、ロードポート２２（ＦＯＵＰ２０）から搬出された後で、かつ未処理のウエハＷ、すなわち、搬出入部３に存在するウエハＷ（Ｎｏ．１１１，１１２）がＦＯＵＰ２０に回収される。未処理ウエハは、プロセス特性に影響を及ぼすような処理がなされていないので、回収して、エラー処理終了後に、通常の処理がなされる。
ステップ２では、エラーが発生した処理モジュールを通過した後の先行するウエハＷ（Ｎｏ．１０３，１０４，１０５，１０６）について、搬送制御部１２１およびプロセス制御部１２２により、そのまま処理を継続する。未処理ウエハは回収されているので、第２の搬送装置２４は、処理後のウエハＷの搬送に用いることができ、ウエハＷの滞留は生じない。
次に、ユニットの初期化処理など所定の復旧がなされた後、復旧後処理指示部１２５を構成する、表示装置１０４のエラー発生時の装置画面における復旧後処理指示の操作ボタンを押下する。これにより、プロセス制御部１２２および搬送制御部１２１からの指令によって、ステップ５、ステップ３、ステップ４、ステップ６、ステップ７の工程が実行される。
ステップ５では、エラー発生時の処理レシピ実行状況（例えば、実行レシピ、中断ステップ、中断ステップの実行時間およびコントロールジョブ（ＣＪ）／プロセスジョブ（ＰＪ）の情報）、を記憶装置１０５に記憶させ、処理レシピを一旦中断させる。
なお、エラー発生時のレシピ実行状況は、処理モジュールのコントローラではなく、基板処理システム１の全体を制御する制御部４の記憶装置１０５に記憶されるため、エラーが発生した処理モジュールの電源を遮断しても記憶が消えることはない。
ステップ３では、基板退避位置選択部１２６を構成する、表示装置１０４に表示された基板退避位置選択画面のウエハの退避可能位置から退避位置を選択する。これにより、図９に示すように、エラーが発生した処理モジュールＰＭ７で処理していたエラーウエハ（Ｎｏ．１０７）を退避位置（本例では受け渡し部４４）に退避させる。
エラーウエハの退避が正常終了すると、エラーウエハの予定されていた搬送処理は保留状態となり、ステップ４が実行される。ステップ４では、図１０に示すように、エラーが発生した処理モジュールＰＭ７より前の処理モジュールＰＭ１、ＰＭ３、ＰＭ５で処理していた後続ウエハ（Ｎｏ．１０８、１０９、１１０）の処理を継続する。このとき、後続ウエハは、エラーウエハを追い越して通常の搬送が行われ、通常の処理が実施される。
ステップ６は、ステップ４の後に、エラーウエハ（Ｎｏ．１０７）について、記憶されたエラー発生時のレシピ実行状況に基づき、エラーが発生した処理モジュールＰＭ７でエラー中断した処理を再試行（リカバリ）する。ステップ７は、リカバリ後のウエハに対して、残余の処理を各処理モジュールで実施する。
図１１は、ステップ６およびステップ７の実施状況を示す図である。
ステップ６では、エラーウエハのエラー処理の再試行（リカバリ）をマニュアル指示で実行させる。すなわち、エラーが発生した処理モジュールＰＭ７をノーマル状態に復帰させた後、オペレータが管理画面上でエラーウエハの再試行を選択することにより、エラーウエハを退避位置からエラー発生した処理モジュールＰＭ７に搬送させる。そして、処理モジュールＰＭ７でエラー中断した状況からレシピ処理を再開することにより、エラーウエハの再試行（リカバリ）が行われる。
ただし、エラーウエハは、待機中に温度等のプロセス条件が変化している場合がある。そのため、必要に応じて、処理モジュールＰＭ７での再試行（リカバリ）の前に、マニュアル指示により加熱や冷却といった熱処理等の事前処理を実施する。事前処理は、オペレータが管理画面上で事前処理を選択することにより行われる。図１１では、エラーウエハ（Ｎｏ．１０７）について、事前処理なしで処理モジュールＰＭ７にて再試行（リカバリ）を行う例、および処理モジュールＰＭ９またはＰＭ１０で事前処理を行った後、処理モジュールＰＭ７での再試行（リカバリ）を行う例を示している。
ステップ７では、リカバリ後のエラーウエハを、例えば処理モジュールＰＭ９、ＰＭ１０、ＰＭ８、ＰＭ６、ＰＭ４、ＰＭ２に通常の搬送経路で搬送して、残りの処理を施す。
このように、ある処理モジュールの処理レシピを実行中にエラーが発生した場合に、基板処理システム１で処理していたウエハのうち、エラーウエハを除く他のウエハについて速やかに処理して救済することができる。このため、不良基板の発生を抑制することができる。
また、エラーウエハについて、エラー発生時のレシピ状況を記憶しておき、他の正常なウエハの処理の後、エラー発生時以降の処理を再試行（リカバリ）する機能を有しているので、エラーウエハも救済することが可能となる。
さらに、本実施形態では、エラー発生からの時間を計測し、エラー発生後からウエハ救済可能な時間の目安として、処理モジュール毎に、エラー発生後リカバリタイムアウトが設定されている。そして、エラーウエハを再試行（リカバリ）する際の履歴を画面で管理し、リカバリタイムアウトを超過したウエハについてはタイムアウトのフラグが付され、管理画面に表示される。また、ステータス表示画面には、各処理モジュールで処理レシピを実行したときの結果に応じたステータスが表示され、ステータス表示にはリカバリを行ったこと、リカバリタイムアウト発生したことも含まれる。このため、オペレータが、エラーウエハについて再試行（リカバリ）を実施した際に、エラーウエハの放置時間がリカバリタイムアウトを超えているか否かを把握することができる。また、処理後のウエハについて、そのウエハがリカバリを行ったものであるか否か、また、リカバリタイムアウトが発生したものであるか否かも把握することができる。
ＭＲＡＭの製造プロセス等の真空処理でかつ温度等に依存するプロセスでは、処理中のウエハを長時間放置するとウエハに形成されたデバイスの特性に影響を与える。このため、上述のように、エラーウエハの放置時間がリカバリタイムアウトを超えているか否か等を把握することは、再試行（リカバリ）ウエハが使用可能であるか否かを判断する上で重要である。
なお、エラーウエハの再試行（リカバリ）を行わない場合は、ステップ５、６、７は不要である。この場合でも、エラーウエハを除く他のウエハについて速やかに処理して救済することができるといった効果は維持される。
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、実施形態の処理システム１は例示に過ぎず、複数の処理モジュールに対して基板を順次シリアルに搬送して処理するものであればよい。また、処理の例として、ＭＲＡＭのＭＴＪ膜の製造を挙げたが、これに限るものではない。
また、実施形態では、リカバリタイムアウトのフラグが付された基板に対しても、再試行（リカバリ）、およびその後の後段の処理モジュールでの残りの処理を行う場合について示したが、リカバリタイムアウトのフラグが付された基板について、再試行（リカバリ）および残りの処理を停止するようにしてもよい。
１；処理システム
２；処理部
３；搬出入部
４；制御部
１１；第１の搬送装置
２０；ＦＯＵＰ
２２；ロードポート
２３；アライナーモジュール
２４；第２の搬送装置
１２１；搬送制御部
１２２；プロセス制御部
１２３；エラー検知部
１２４；未処理基板回収指示部
１２５；復旧後処理指示部
１２６；基板退避位置選択部
ＬＬＭ１，ＬＬＭ２；ロードロックモジュール
ＰＭ１～ＰＭ１０；処理モジュール
ＴＭ１～ＴＭ５；搬送モジュール
Ｗ；ウエハ（基板）

Claims (15)

  1. 複数の基板に対して処理を行う基板処理システムであって、
    それぞれ所定の処理を行う複数の処理モジュールおよび前記複数の処理モジュールに対して基板を搬送する第１の搬送装置を有する処理部と、
    複数の基板を収容する基板収容容器を保持するロードポートおよび前記処理部に対し基板を搬出入する第２の搬送装置を有する搬出入部と、
    前記複数の処理モジュール、および前記第１および第２の搬送装置を制御する制御部と、
    を具備し、
    前記制御部は、複数の基板が前記複数の処理モジュールに対して順次シリアルに搬送されるように制御し、かつ、ある処理モジュールでエラーが発生した際に、前記基板収容容器から搬出された未処理の基板を前記基板収容容器内に回収する工程と、前記エラーが発生した処理モジュールより先に存在する先行基板の処理を継続する工程と、前記エラーが発生した処理モジュールで処理していたエラー基板を当該処理モジュールから退避位置へ退避させる工程と、前記エラーが発生した処理モジュールより前の処理モジュールで処理していた後続基板の処理を継続する工程と、前記エラー基板を当該処理モジュールから退避位置へ退避させる工程の前に、前記エラーが発生した処理モジュールのエラー発生時の処理レシピ実行状況を記憶させ、処理レシピを一旦中断させる工程と、前記後続基板の処理を継続する工程の後に、前記エラー基板に対し、前記エラー発生時のレシピ実行状況に基づき、前記エラーが発生した処理を再試行する工程と、再試行後の基板について、後続の処理モジュールで残りの処理を施す工程とを実行させるように制御する、基板処理システム。
  2. 前記制御部は、前記再試行する工程を、前記エラーが発生した処理モジュールで実行させる、請求項１に記載の基板処理システム。
  3. 前記制御部は、前記再試行する工程の前に、前記エラー基板に対して必要な事前処理を施させる、請求項１または請求項２に記載の基板処理システム。
  4. 前記制御部は、前記事前処理を、前記エラーが発生した処理モジュールとは別の処理モジュールで施させる、請求項３に記載の基板処理システム。
  5. 前記制御部は、前記エラーが発生してからの時間を計測し、前記処理モジュール毎に、エラー発生後から基板を救済可能な時間の目安であるリカバリタイムアウトが設定され、エラー発生から再試行までの時間が前記リカバリタイムアウトを超えたエラー基板にタイムアウトのフラグを付す、請求項１から請求項４のいずれか１項に記載の基板処理システム。
  6. 前記第１の搬送装置は、前記複数の処理モジュールの配列方向に沿って設けられた、複数の搬送機構と、前記搬送機構の間に設けられた、基板を受け渡す受け渡し部とを有し、前記受け渡し部を前記エラー基板の退避位置として用いる、請求項１から請求項５のいずれか１項に記載の基板処理システム。
  7. 前記エラーが発生した処理モジュール以外の処理モジュールを前記エラー基板の退避位置として用いる、請求項１から請求項６のいずれか１項に記載の基板処理システム。
  8. 前記処理部の複数の処理モジュールは真空中で処理が行われ、前記搬出入部は、基板のアライメントを行うアライナーモジュールと、大気圧と真空との間で圧力可変のロードロックモジュールとをさらに有し、
    前記制御部は、前記未処理の基板を前記基板収容容器内に回収する工程を実行させる際、前記第２の搬送装置上の基板、前記アライナーモジュール内の基板、前記ロードロックモジュール内の基板を回収するように制御する、請求項１から請求項７のいずれか１項に記載の基板処理システム。
  9. 複数の基板を収容する基板収容容器から、複数の基板を複数の処理モジュールに順次搬送して基板処理を行う基板処理方法であって、
    ある処理モジュールでエラーが発生した際に、
    前記基板収容容器から搬出された未処理の基板を前記基板収容容器内に回収する工程と、
    前記エラーが発生した処理モジュールより先に存在する先行基板の処理を継続する工程と、
    前記エラーが発生した処理モジュールで処理していたエラー基板を当該処理モジュールから退避位置へ退避させる工程と、前記エラーが発生した処理モジュールより前の処理モジュールで処理していた後続基板の処理を継続する工程と、
    前記エラー基板を当該処理モジュールから退避位置へ退避させる工程の前に、前記エラーが発生した処理モジュールのエラー発生時の処理レシピ実行状況を記憶させ、処理レシピを一旦中断させる工程と、
    前記後続基板の処理を継続する工程の後に、前記エラー基板に対し、前記エラー発生時のレシピ実行状況に基づき、前記エラーが発生した処理を再試行する工程と、
    再試行後の基板について、後続の処理モジュールで残りの処理を施す工程と、を実施する、基板処理方法。
  10. 前記再試行する工程は、前記エラーが発生した処理モジュールで実行される、請求項９に記載の基板処理方法。
  11. 前記再試行する工程の前に、前記エラー基板に対して必要な事前処理を施す工程をさらに有する、請求項９または請求項１０に記載の基板処理方法。
  12. 前記事前処理は、前記エラーが発生した処理モジュールとは別の処理モジュールで施される、請求項１１に記載の基板処理方法。
  13. 前記エラーが発生してからの時間を計測し、前記処理モジュール毎に、エラー発生後から基板を救済可能な時間の目安であるリカバリタイムアウトを設定し、エラー発生から再試行までの時間が前記リカバリタイムアウトを超えたエラー基板にタイムアウトのフラグを付す、請求項９から請求項１２のいずれか１項に記載の基板処理方法。
  14. コンピュータ上で動作し、複数の基板を収容する基板収容容器から、複数の基板を複数の処理モジュールに順次搬送して基板処理を行う基板処理システムを制御する制御プログラムであって、
    前記制御プログラムは、実行時に、
    複数の基板が前記複数の処理モジュールに対して順次シリアルに搬送されるようにコンピュータに前記基板処理システムを制御させ、
    かつ、ある処理モジュールでエラーが発生した際に、前記基板収容容器から搬出された未処理の基板を前記基板収容容器内に回収する工程と、前記エラーが発生した処理モジュールより先に存在する先行基板の処理を継続する工程と、前記エラーが発生した処理モジュールで処理していたエラー基板を当該処理モジュールから退避位置へ退避させる工程と、前記エラーが発生した処理モジュールより前の処理モジュールで処理していた後続基板の処理を継続する工程と、ある処理モジュールでエラーが発生した際に、前記エラー基板を当該処理モジュールから退避位置へ退避させる工程の前に、前記エラーが発生した処理モジュールのエラー発生時の処理レシピ実行状況を記憶させ、処理レシピを一旦中断させる工程と、前記後続基板の処理を継続する工程の後に、前記エラー基板に対し、前記エラー発生時のレシピ実行状況に基づき、前記エラーが発生した処理を再試行する工程と、再試行後の基板について、後続の処理モジュールで残りの処理を施す工程とを実行させるように、コンピュータに前記基板処理システムを制御させる、制御プログラム。
  15. 前記制御プログラムは、前記エラーが発生してからの時間を計測し、前記処理モジュール毎に、エラー発生後から基板を救済可能な時間の目安であるリカバリタイムアウトを設定し、エラー発生から再試行までの時間が前記リカバリタイムアウトを超えたエラー基板にタイムアウトのフラグを付すように、コンピュータに前記基板処理システムを制御させる、請求項１４に記載の制御プログラム。
JP2018130079A 2018-07-09 2018-07-09 基板処理システム、基板処理方法、および制御プログラム Active JP7109287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018130079A JP7109287B2 (ja) 2018-07-09 2018-07-09 基板処理システム、基板処理方法、および制御プログラム
US16/453,479 US11086286B2 (en) 2018-07-09 2019-06-26 Substrate processing system, substrate processing method, and control program
KR1020190081865A KR102294144B1 (ko) 2018-07-09 2019-07-08 기판 처리 시스템, 기판 처리 방법, 및 기록 매체에 기록된 제어 프로그램
CN201910615875.5A CN110707019A (zh) 2018-07-09 2019-07-09 基板处理系统、基板处理方法以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018130079A JP7109287B2 (ja) 2018-07-09 2018-07-09 基板処理システム、基板処理方法、および制御プログラム

Publications (2)

Publication Number Publication Date
JP2020009920A JP2020009920A (ja) 2020-01-16
JP7109287B2 true JP7109287B2 (ja) 2022-07-29

Family

ID=69101981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018130079A Active JP7109287B2 (ja) 2018-07-09 2018-07-09 基板処理システム、基板処理方法、および制御プログラム

Country Status (4)

Country Link
US (1) US11086286B2 (ja)
JP (1) JP7109287B2 (ja)
KR (1) KR102294144B1 (ja)
CN (1) CN110707019A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7399012B2 (ja) * 2020-03-30 2023-12-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203145A (ja) 2005-01-24 2006-08-03 Tokyo Electron Ltd 基板処理装置の復旧処理方法，基板処理装置，プログラム
JP2006203003A (ja) 2005-01-21 2006-08-03 Tokyo Electron Ltd 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
WO2011102274A1 (ja) 2010-02-18 2011-08-25 株式会社カネカ 薄膜製造装置及び薄膜製造方法、並びに薄膜製造装置のメンテナンス方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52119160A (en) 1976-03-31 1977-10-06 Nec Corp Semiconductor circuit with insulating gate type field dffect transisto r
JPH11176912A (ja) 1997-12-08 1999-07-02 Mitsubishi Electric Corp 半導体基板処理装置及びその制御方法
JP4542984B2 (ja) * 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
US8655472B2 (en) * 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
US10049860B2 (en) 2012-07-04 2018-08-14 Tokyo Electron Limited Substrate processing apparatus
JP6169365B2 (ja) * 2013-02-07 2017-07-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203003A (ja) 2005-01-21 2006-08-03 Tokyo Electron Ltd 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
JP2006203145A (ja) 2005-01-24 2006-08-03 Tokyo Electron Ltd 基板処理装置の復旧処理方法，基板処理装置，プログラム
WO2011102274A1 (ja) 2010-02-18 2011-08-25 株式会社カネカ 薄膜製造装置及び薄膜製造方法、並びに薄膜製造装置のメンテナンス方法

Also Published As

Publication number Publication date
JP2020009920A (ja) 2020-01-16
US20200012254A1 (en) 2020-01-09
KR20200006004A (ko) 2020-01-17
CN110707019A (zh) 2020-01-17
US11086286B2 (en) 2021-08-10
KR102294144B1 (ko) 2021-08-25

Similar Documents

Publication Publication Date Title
JP7149748B2 (ja) 基板処理システム、基板搬送方法、および制御プログラム
JP5089306B2 (ja) 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
JP2009076503A (ja) 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
JP2009135433A (ja) 基板処理装置
JP7109287B2 (ja) 基板処理システム、基板処理方法、および制御プログラム
TWI831860B (zh) 基板處理裝置、開閉基板收納容器的蓋之方法、以及程式
JP5433290B2 (ja) 基板収納方法及び制御装置
US9818629B2 (en) Substrate processing apparatus and non-transitory computer-readable recording medium
JP2005322762A (ja) 基板処理装置
JP5997542B2 (ja) 真空処理装置及び真空処理方法
US20160276193A1 (en) Substrate processing method and substrate processing apparatus
JP5852787B2 (ja) 基板処理装置および基板処理方法
JP2009076495A (ja) 真空処理装置
US20210280445A1 (en) Substrate processing apparatus and substrate processing method
KR102128722B1 (ko) 기판 처리 장치의 검사 방법
JP2005129868A (ja) 搬送制御方法
JP2014120618A (ja) 真空処理装置及び真空処理方法
JP2023148823A (ja) 基板処理システム、制御装置および基板搬送処理方法
JP2008258505A (ja) 基板処理装置
KR20150038995A (ko) 기판 처리 장치의 에이징 방법
JP2005259931A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150