KR20200006004A - 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램 - Google Patents

기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램 Download PDF

Info

Publication number
KR20200006004A
KR20200006004A KR1020190081865A KR20190081865A KR20200006004A KR 20200006004 A KR20200006004 A KR 20200006004A KR 1020190081865 A KR1020190081865 A KR 1020190081865A KR 20190081865 A KR20190081865 A KR 20190081865A KR 20200006004 A KR20200006004 A KR 20200006004A
Authority
KR
South Korea
Prior art keywords
substrate
processing
error
processing module
module
Prior art date
Application number
KR1020190081865A
Other languages
English (en)
Other versions
KR102294144B1 (ko
Inventor
도시하루 히라타
요스케 가타다
다카후미 마츠하시
구니오 다카노
고우이치 나카지마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200006004A publication Critical patent/KR20200006004A/ko
Application granted granted Critical
Publication of KR102294144B1 publication Critical patent/KR102294144B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/402—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control arrangements for positioning, e.g. centring a tool relative to a hole in the workpiece, additional detection means to correct position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67736—Loading to or unloading from a conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/40—Robotics, robotics mapping to robotics vision
    • G05B2219/40066—Stack and align identical layers, laminates, electronic substrate layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(과제) 각각 소정의 처리를 행하는 복수의 처리 모듈에 대하여, 복수의 기판을 순차적으로 시리얼로 반송하여 기판에 처리를 실시하는 처리 시스템에 있어서, 처리 도중에 에러가 발생한 경우에 불량 기판의 발생을 억제하는 기술을 제공한다.
(해결 수단) 기판 처리 시스템은, 복수의 처리 모듈 및 제 1 반송 장치를 갖는 처리부와, 기판 수용 용기를 유지하는 로드 포트 및 제 2 반송 장치를 갖는 반출입부와, 제어부를 갖는다. 제어부는, 복수의 기판이 복수의 처리 모듈에 대하여 순차적으로 시리얼로 반송되도록 제어하고, 또한, 어느 처리 모듈에서 에러가 발생했을 때에, 기판 수용 용기로부터 반출된 미처리의 기판을 회수하는 공정과, 선행 기판의 처리를 계속하는 공정과, 에러 기판을 그 처리 모듈로부터 퇴피시키는 공정과, 에러가 발생한 처리 모듈보다 전의 후속 기판의 처리를 계속하는 공정을 실행시키도록 제어한다.

Description

기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램{SUBSTRATE PROCESSING SYSTEM, SUBSTRATE PROCESSING METHOD, AND CONTROL PROGRAM}
본 개시는, 기판 처리 시스템, 기판 처리 방법, 및 제어 프로그램에 관한 것이다.
복수의 기판에 대하여 처리를 행하는 기판 처리 시스템으로서, 각각 소정의 처리를 행하는 복수의 처리 모듈과, 이들 복수의 처리 모듈에 대하여 기판을 반송하는 반송 기구를 갖고, 복수의 처리 모듈에 대하여, 기판을 순차적으로 시리얼로 반송하도록 제어하는 것이 제안되어 있다(예컨대 특허문헌 1).
특허문헌 1 : 일본 특허 제 6160614호 공보
본 개시는, 각각 소정의 처리를 행하는 복수의 처리 모듈에 대하여, 복수의 기판을 순차적으로 시리얼로 반송하여 기판에 처리를 실시하는 처리 시스템에 있어서, 처리 도중에 에러가 발생한 경우에 불량 기판의 발생을 억제하는 기술을 제공한다.
본 개시의 일 태양과 관련되는 기판 처리 시스템은, 복수의 기판에 대하여 처리를 행하는 기판 처리 시스템으로서, 각각 소정의 처리를 행하는 복수의 처리 모듈 및 상기 복수의 처리 모듈에 대하여 기판을 반송하는 제 1 반송 장치를 갖는 처리부와, 복수의 기판을 수용하는 기판 수용 용기를 유지하는 로드 포트 및 상기 처리부에 대하여 기판을 반출입하는 제 2 반송 장치를 갖는 반출입부와, 상기 복수의 처리 모듈, 및 상기 제 1 및 제 2 반송 장치를 제어하는 제어부를 구비하고, 상기 제어부는, 복수의 기판이 상기 복수의 처리 모듈에 대하여 순차적으로 시리얼로 반송되도록 제어하고, 또한, 어느 처리 모듈에서 에러가 발생했을 때에, 상기 용기로부터 반출된 미처리의 기판을 상기 기판 수용 용기 내에 회수하는 공정과, 상기 에러가 발생한 처리 모듈보다 앞에 존재하는 선행 기판의 처리를 계속하는 공정과, 상기 에러가 발생한 처리 모듈에서 처리하고 있던 에러 기판을 그 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정과, 상기 에러가 발생한 처리 모듈보다 전의 처리 모듈에서 처리하고 있던 후속 기판의 처리를 계속하는 공정을 실행시키도록 제어한다.
본 개시에 따르면, 복수의 처리의 각각을 행하는 복수의 처리 모듈에 대하여, 기판을 순차적으로 시리얼로 반송하여 기판에 처리를 행할 때에, 스루풋의 저하를 억제하면서, 기판에 따른 처리 결과의 불균일을 억제하는 것이 가능한 기술이 제공된다.
도 1은 일 실시 형태와 관련되는 기판 처리 시스템을 나타내는 개략 단면도이다.
도 2는 일 실시 형태와 관련되는 기판 처리 시스템에 있어서의 기판의 반송 경로를 나타내는 개략 단면도이다.
도 3은 일 실시 형태와 관련되는 기판 처리 시스템에 있어서의 제어부의 하드웨어 구성의 일례를 나타내는 블록도이다.
도 4는 일 실시 형태와 관련되는 기판 처리 시스템에 있어서의 제어부의 기능 블록도이다.
도 5는 일 실시 형태의 기판 처리 방법을 나타내는 플로차트이다.
도 6은 다른 실시 형태의 기판 처리 방법을 나타내는 플로차트이다.
도 7은 처리 모듈 PM7의 처리 레시피를 실행 중에 에러가 발생한 경우의 기판 처리 시스템(1)의 상태를 모식적으로 나타내는 도면이다.
도 8은 미처리의 웨이퍼가 회수되고, 선행하는 웨이퍼의 처리를 행한 후의 기판 처리 시스템(1)의 상태를 모식적으로 나타내는 도면이다.
도 9는 에러 웨이퍼를 퇴피 위치에 퇴피시켰을 때의 기판 처리 시스템(1)의 상태를 모식적으로 나타내는 도면이다.
도 10은 에러가 발생한 처리 모듈 PM7보다 전의 처리 모듈에서 처리하고 있던 후속 웨이퍼의 처리를 계속하고 있을 때의 기판 처리 시스템(1)의 상태를 모식적으로 나타내는 도면이다.
도 11은 에러 웨이퍼의 재시행(리커버리) 및 리커버리 후의 나머지의 처리를 실시하고 있을 때의 기판 처리 시스템의 상태를 모식적으로 나타내는 도면이다.
이하, 첨부 도면을 참조하여 실시 형태에 대하여 설명한다.
도 1은 일 실시 형태와 관련되는 기판 처리 시스템을 나타내는 개략 단면도이다.
이 기판 처리 시스템(1)은, 기판에 대하여 복수의 처리를 실시하는 것이고, 처리부(2)와, 복수의 기판을 유지하고, 처리부(2)에 대하여 기판을 반출입하는 반출입부(3)와, 제어부(4)를 갖는다. 기판은 특별히 한정되지 않지만, 예컨대 반도체 웨이퍼(이하, 간단히 웨이퍼라고 적는다)이다. 이하의 설명에서는, 기판으로서 웨이퍼를 이용하는 경우를 예로 들어 설명한다.
처리부(2)는, 웨이퍼 W에 대하여 소정의 진공 처리를 실시하는 복수(본 예에서는 10개)의 처리 모듈 PM1~PM10과, 이들 복수의 처리 모듈 PM1~PM10에 대하여 웨이퍼 W를 순차적으로 반송하는 제 1 반송 장치(11)를 갖고 있다. 제 1 반송 장치(11)는 복수의 반송 모듈 TM1~TM5를 갖는다. 반송 모듈 TM1~TM5는, 각각 진공으로 유지되는 평면 형상이 육각형 형상인 용기(30a, 30b, 30c, 30d, 30e)와, 각 용기 내에 마련된 다관절 구조의 반송 기구(31a, 31b, 31c, 31d, 31e)를 갖는다. 반송 모듈 TM1~TM5의 반송 기구의 사이에는, 각각 반송 버퍼로서의 수수부(41, 42, 43, 44)가 마련되어 있다. 반송 모듈 TM1~TM5의 용기(30a, 30b, 30c, 30d, 30e)는 연통하여 하나의 반송실(12)을 구성한다. 반송실(12)은 도면 중 Y 방향으로 연장되어 있고, 처리 모듈 PM1~PM10은, 개폐 가능한 게이트 밸브 G를 거쳐서 반송실(12)의 양측에 5개씩 접속되어 있다. 처리 모듈 PM1~PM10의 게이트 밸브 G는, 처리 모듈에 반송 모듈이 액세스할 때에는 열리고, 처리를 행하고 있을 때에는 닫힌다.
반출입부(3)는, 처리부(2)의 일단 측에 접속되어 있다. 반출입부(3)는, 대기 반송실(EFEM)(21)과, 대기 반송실(21)에 접속된, 3개의 로드 포트(22), 얼라이너 모듈(23), 및 2개의 로드 록 모듈 LLM1 및 LLM2와, 대기 반송실(21) 내에 마련된 제 2 반송 장치(24)를 갖는다.
대기 반송실(21)은, 도면 중 X 방향을 긴 방향으로 하는 직방체 형상을 이루고 있다. 3개의 로드 포트(22)는, 대기 반송실(21)의 처리부(2)와는 반대쪽의 장변 벽부에 마련되어 있다. 각 로드 포트(22)는 탑재대(25)와 반송구(26)를 갖고, 탑재대(25)에 복수의 웨이퍼를 수용하는 웨이퍼 수용 용기인 FOUP(20)가 탑재되고, 탑재대(25) 상의 FOUP(20)는, 반송구(26)를 거쳐서 대기 반송실(21)에 밀폐한 상태로 접속된다.
얼라이너 모듈(23)은, 대기 반송실(21)의 한쪽의 단변 벽부에 접속되어 있다. 얼라이너 모듈(23)에 있어서, 웨이퍼 W의 얼라인먼트가 행하여진다.
2개의 로드 록 모듈 LLM1 및 LLM2는, 대기압인 대기 반송실(21)과 진공 분위기인 반송실(12)의 사이에서 웨이퍼 W의 반송을 가능하게 하기 위한 것이고, 대기압과 반송실(12)과 동일한 정도의 진공의 사이에서 압력 가변으로 되어 있다. 2개의 로드 록 모듈 LLM1 및 LLM2는, 각각 2개의 반송구를 갖고 있고, 한쪽의 반송구가 대기 반송실(21)의 처리부(2) 측의 장변 벽부에 게이트 밸브 G2를 거쳐서 접속되고, 다른 쪽의 반송구가 게이트 밸브 G1을 거쳐서 처리부(2)의 반송실(12)에 접속되어 있다. 로드 록 모듈 LLM1은 웨이퍼 W를 반출입부(3)로부터 처리부(2)에 반송할 때에 이용되고, 로드 록 모듈 LLM2는 웨이퍼 W를 처리부(2)로부터 반출입부(3)에 반송할 때에 이용된다. 또, 로드 록 모듈 LLM1 및 LLM2에서, 디가스 처리 등의 처리를 행하도록 하더라도 좋다.
대기 반송실(21) 내의 제 2 반송 장치(24)는, 다관절 구조를 갖고 있고, 로드 포트(22) 상의 FOUP(20), 얼라이너 모듈(23), 로드 록 모듈 LLM1 및 LLM2에 대한 웨이퍼 W의 반송을 행한다. 구체적으로는, 제 2 반송 장치(24)는, 로드 포트(22)의 FOUP(20)로부터 미처리의 웨이퍼 W를 꺼내고, 얼라이너 모듈(23)에 반송하고, 얼라이너 모듈(23)로부터 로드 록 모듈 LLM1에 웨이퍼 W를 반송한다. 또한, 제 2 반송 장치(24)는, 처리부(2)로부터 로드 록 모듈 LLM2에 반송된 처리 후의 웨이퍼 W를 받고, 로드 포트(22)의 FOUP(20)에 웨이퍼 W를 반송한다. 또, 도 1에서는, 제 2 반송 장치(24)의 웨이퍼 W를 받는 픽이 1개인 예를 나타내고 있지만, 픽이 2개이더라도 좋다.
또, 상기 제 1 반송 장치(11)와 제 2 반송 장치(24)로, 기판 처리 시스템(1)의 반송부가 구성된다.
상기 처리부(2)에 있어서는, 반송실(12)의 한쪽에, 로드 록 모듈 LLM1 측으로부터 차례로, 처리 모듈 PM1, PM3, PM5, PM7, PM9가 배치되고, 반송실(12)의 다른 쪽에, 로드 록 모듈 LLM2 측으로부터 차례로, 처리 모듈 PM2, PM4, PM6, PM8, PM10이 배치되어 있다. 또한, 제 1 반송 장치(11)에 있어서는, 로드 록 모듈 LLM1 및 LLM2 측으로부터 차례로 반송 모듈 TM1, TM2, TM3, TM4, TM5가 배치되어 있다.
반송 모듈 TM1의 반송 기구(31a)는, 로드 록 모듈 LLM1 및 LLM2, 처리 모듈 PM1 및 PM2, 및 수수부(41)에 액세스 가능하다. 반송 모듈 TM2의 반송 기구(31b)는, 처리 모듈 PM1, PM2, PM3, 및 PM4, 및 수수부(41, 42)에 액세스 가능하다. 반송 모듈 TM3의 반송 기구(31c)는, 처리 모듈 PM3, PM4, PM5, 및 PM6, 및 수수부(42, 43)에 액세스 가능하다. 반송 모듈 TM4의 반송 기구(31d)는, 처리 모듈 PM5, PM6, PM7, 및 PM8, 및 수수부(43, 44)에 액세스 가능하다. 반송 모듈 TM5의 반송 기구(31e)는, 처리 모듈 PM7, PM8, PM9, 및 PM10, 및 수수부(44)에 액세스 가능하다.
제 2 반송 장치(24), 및 제 1 반송 장치(11)의 반송 모듈 TM1~TM5가 이와 같이 구성되어 있기 때문에, 도 2에 나타내는 바와 같이, FOUP(20)로부터 꺼내어진 웨이퍼 W는, 처리부(2)에 있어서 대략 U자 형상의 경로 P를 따라 일 방향으로 시리얼로 반송되어 각 처리 모듈에서 처리되고, FOUP(20)에 되돌려진다. 즉, 웨이퍼 W는, 처리 모듈 PM1, PM3, PM5, PM7, PM9, PM10, PM8, PM6, PM4, PM2의 순서로 반송되어 각각의 처리 모듈에서 소정의 처리가 이루어진다.
처리 시스템(1)은, 예컨대, MRAM(Magnetoresistive Random Access Memory)에 이용되는 적층막(MTJ막)의 제조에 이용할 수 있다. MTJ막의 제조에는, 전 세정 처리, 성막 처리, 산화 처리, 가열 처리, 냉각 처리 등의 복수의 처리가 존재하고, 이들 처리의 각각을, 처리 모듈 PM1~PM10에서 행한다. 처리 모듈 PM1~PM10의 하나 이상이 웨이퍼 W를 대기시키는 대기 모듈이더라도 좋다.
제어부(4)는, 기판 처리 시스템(1)의 각 구성부, 예컨대, 반송 모듈 TM1~TM5(반송 기구(31a~31e)), 및 제 2 반송 장치(24), 처리 모듈 PM1~PM10, 로드 록 모듈 LLM1 및 LLM2, 반송실(12), 게이트 밸브 G, G1, G2 등을 제어한다. 제어부(4)는, 전형적으로는 컴퓨터이다. 도 3에 제어부(4)의 하드웨어 구성의 일례를 나타낸다. 제어부(4)는, 주 제어부(101)와, 키보드, 마우스 등의 입력 장치(102)와, 프린터 등의 출력 장치(103)와, 표시 장치(104)와, 기억 장치(105)와, 외부 인터페이스(106)와, 이들을 서로 접속하는 버스(107)를 구비하고 있다. 주 제어부(101)는, CPU(중앙 처리 장치)(111), RAM(112) 및 ROM(113)을 갖고 있다. 기억 장치(105)는, 제어에 필요한 정보의 기록 및 판독을 행하도록 되어 있다. 기억 장치(105)에는, 컴퓨터 판독 가능한 기억 매체를 갖고 있고, 기억 매체에는, 웨이퍼 W에 대한 처리의 처리 레시피 등이 기억되어 있다.
제어부(4)에서는, CPU(111)가, RAM(112)을 작업 영역으로서 이용하여, ROM(113) 또는 기억 장치(105)의 기억 매체에 저장된 프로그램을 실행하는 것에 의해, 기판 처리 시스템(1)에 있어서 기판인 웨이퍼 W의 처리를 실행시킨다.
도 4는 제어부(4)의 기능 블록도이다. 제어부(4)는, 반송 제어부(121)와, 프로세스 제어부(122)와, 에러 검지부(123)와, 미처리 기판 회수 지시부(124)와, 복구 후 처리 지시부(125)와, 기판 퇴피 위치 선택부(126)를 갖는다. 또, 제어부(4)는, 이 이외의 기능부를 갖고 있지만, 여기서는 설명을 생략한다.
반송 제어부(121)는, 제 1 반송 장치(11)의 반송 모듈 TM1~TM5(반송 기구(31a~31e)), 및 제 2 반송 장치(24)를 제어한다. 구체적으로는, 기판인 웨이퍼 W가 FOUP(20)로부터 반출되고, 얼라이너 모듈(23), 로드 록 모듈 LLM1을 거쳐 처리부(2)에 도달하고, 각 처리 모듈에 순차적으로 반송되고, 로드 록 모듈 LLM2를 거쳐 FOUP(20)에 돌아가도록 제어한다.
프로세스 제어부(122)는, 기억 장치(105)의 기억 매체에 기억된 처리 레시피에 근거하여, 처리 모듈 PM1~PM10의 처리를 제어한다. 처리 모듈 PM1~PM10은, 각각 개별의 컨트롤러를 갖고 있고, 프로세스 제어부(122)는, 이들 컨트롤러를 통해서 처리 모듈 PM1~PM10을 제어한다.
에러 검지부(123)는, 어느 처리 모듈의 처리 레시피를 실행 중에 에러가 발생한 경우에 에러를 검지하고, 반송 제어부(121) 및 프로세스 제어부(122)에 통지한다. 에러가 통지되었을 때에는, 제어부(4)는, 에러 발생시 모드가 된다.
에러 발생시 모드에서는, 미처리 기판 회수 지시부(124)가 유효하게 된다. 미처리 기판 회수 지시부(124)는, 표시 장치(104)에 미처리 기판 회수 화면으로서 표시되고, 미처리 기판 회수 화면의 "OK"가 눌리는 것에 의해, 반송 제어부(121)가 미처리 웨이퍼의 회수 지령을 발한다. 이 지령에 근거하여, 로드 포트(22)(FOUP(20))로부터 반출된 후이고, 또한 아직 처리가 행하여지지 않은 미처리의 웨이퍼 W를 FOUP(20)에 회수하도록, 제 2 반송 장치(24) 및 반송 모듈 TM1의 반송 기구(31a)가 제어된다. 미처리의 웨이퍼 W는, 반출입부(3)에 존재하는 웨이퍼이고, 제 2 반송 장치(24) 상, 얼라이너 모듈(23) 내, 로드 록 모듈 LLM1 내에 있는 웨이퍼이다.
에러가 발생한 처리 모듈을 통과한 후의 선행 웨이퍼에 대해서는, 그대로 처리가 계속되도록, 반송 제어부(121) 및 프로세스 제어부(122)에 의해, 처리 모듈 및 반송부가 제어된다.
그 후, 유닛의 초기화 처리 등 소정의 복구가 이루어진 후, 복구 후 처리 지시부(125)가 유효하게 된다. 복구 후 처리 지시부(125)는, 에러 발생시에 표시 장치(104)에 표시되는 복구 후 처리 관리 화면에, 조작 버튼으로서 표시된다. 그 조작 버튼을 누르는 것에 의해, 프로세스 제어부(122) 및 반송 제어부(121)가, 이하와 같은 복구 후에 필요한 처리를 실행하는 지령을 발한다.
[1] 에러 발생시의 처리 레시피 실행 상황을 기억 장치(105)에 기억시키고, 처리 레시피를 일단 중단시키는 지령
[2] 에러 웨이퍼를 퇴피시키는 지령
[3] 후속 웨이퍼의 처리를 계속시키는 지령
[4] 에러 웨이퍼의 복구 후 재시행(리커버리)을 실행시키는 지령
[5] 리커버리 후의 에러 웨이퍼에 대하여, 잔여 처리를 각 처리 모듈에서 실행시키는 지령
또, 복구 후 처리 관리 화면은, 복구 후 재시행(리커버리) 등의 복구 후 처리를 관리하는 화면이다. 예컨대, 퇴피한 에러 웨이퍼를 관리하고, 에러 웨이퍼의 상태나, 복구 수순의 내비게이트를 표시한다.
복구 후 처리 지시부(125)의 조작이 이루어진 후, 기판 퇴피 위치 선택부(126)가 유효하게 된다. 기판 퇴피 위치 선택부(126)는, 표시 장치(104)의 복구 후 처리 관리 화면에 기판 퇴피 위치 선택 화면으로서 표시된다. 기판 퇴피 위치 선택 화면 상에 표시된 웨이퍼의 퇴피 가능 위치로부터 소정의 위치가 선택되는 것에 의해, 반송 제어부(121)가 반송 모듈에 에러 웨이퍼의 퇴피를 실행시킨다. 퇴피 위치로서는, 수수부(41~44), 및/또는 처리 모듈 PM1~PM10 중 대기 모듈로서 이용되는 것을 들 수 있다.
또, 에러 웨이퍼가 복수 발생한 경우에도, 퇴피 위치가 존재하는 한, 복수의 웨이퍼를 퇴피시키고, 재시행(리커버리)을 행하는 것이 가능하다.
프로세스 제어부(122)는, 타이머를 내장하고 있다. 타이머는, 각 처리 모듈에 대하여, 처리 레시피의 에러가 발생하고 나서의 시간을 계측한다. 프로세스 제어부(122)에서는, 이 타이머의 계측치에 근거하여 에러 발생 후의 시간이 관리된다. 처리 중의 웨이퍼를 길게 방치하면, 웨이퍼에 형성된 디바이스의 특성에 영향을 주기 때문에, 에러 발생 후로부터 웨이퍼를 구제 가능한 시간의 기준으로서, 처리 모듈마다, 에러 발생 후 리커버리 타임아웃이 설정되어 있다.
또한, 에러 웨이퍼를 재시행(리커버리)할 때의 이력이 로그 정보로서 기억 장치(105)에 기억되고, 에러 웨이퍼 전용의 화면에서 관리된다. 이 화면에서는, 에러 발생으로부터, 리커버리까지의 시간이 리커버리 타임아웃을 초과한 웨이퍼는 타임아웃의 플래그가 부가된다.
또한, 각 처리 모듈에서 처리 레시피를 실행했을 때의 결과에 따른 스테이터스가, 스테이터스 표시 화면에 표시된다. 이때의 스테이터스는, 재시행을 행한 것에 대해서는, 재시행을 행한 것을 표시하고, 재시행시에 타임아웃이 발생한 경우에는, 타임아웃이 발생한 것을 표시한다.
다음으로, 이상과 같이 구성된 기판 처리 시스템(1)에 있어서의 처리 동작에 대하여 설명한다. 이하의 처리 동작은 제어부(4)에 의한 제어 하에 실행된다.
우선, 제 2 반송 장치(24)에 의해 로드 포트(22) 상의 FOUP(20)로부터 기판인 웨이퍼 W가 꺼내어져, 얼라이너 모듈(23)에 반송된다. 얼라이너 모듈(23)에서 웨이퍼 W가 얼라인먼트 된 후, 웨이퍼 W는, 제 2 반송 장치(24)에 의해 꺼내어져, 로드 록 모듈 LLM1에 반송된다. 이때 로드 록 모듈 LLM1은 대기압이고, 웨이퍼 W를 받은 후, 진공 배기된다.
그 후, 제 1 반송 장치(11)에 있어서의 반송 모듈 TM1의 반송 기구(31a)에 의해, 웨이퍼 W가 로드 록 모듈 LLM1 내로부터 꺼내어져, 처리 모듈 PM1에 반송된다. 그리고, 처리 모듈 PM1에서 웨이퍼 W에 대하여 소정의 처리가 실행된다. 그 후, 웨이퍼 W는, 반송 모듈 TM1~TM5의 반송 기구(31a~31e)에 의해, 처리 모듈 PM3, PM5, PM7, PM9, PM10, PM8, PM6, PM4, PM2에 순차적으로 반송되고, 이들 처리 모듈에서 순차적으로 소정의 처리가 행하여진다.
웨이퍼 W는, 처리 모듈 PM2에서의 처리가 종료된 후, 반송 모듈 TM1의 반송 기구(31a)에 의해 로드 록 모듈 LLM2에 반송된다. 이때 로드 록 모듈 LLM2는 진공이고, 웨이퍼 W를 받은 후, 대기 개방된다.
그 후, 로드 록 모듈 LLM2 내의 웨이퍼 W는, 제 2 반송 장치(24)에 의해 로드 포트(22)의 FOUP(20) 내에 반송된다.
이상과 같은 일련의 처리를, 복수 매의 웨이퍼 W에 대하여 반복하여 행한다.
복수의 처리 모듈에 대하여 시리얼로 기판을 반송하여 순차적으로 처리를 행하는 기판 처리 시스템에서는, 이용되는 기판은 MRAM용 웨이퍼 등의 고가의 것이다. 이 때문에, 어느 처리 모듈에서 에러가 발생한 경우, 리커버리를 시도하여 조금이라도 수율을 향상시키고자 한다. 또한, 이런 종류의 기판 처리 시스템에 있어서는, 소정의 처리 모듈에서 에러가 발생한 경우, 에러 웨이퍼의 리커버리를 하지 않으면, 전체의 처리를 속행할 수 없다. 즉, 후속의 웨이퍼는, 에러 웨이퍼를 리커버리하고 있는 동안, 먼저 진행하지 않고 처리 대기인 채로 되지 않을 수 없다. 또한, 처리 모듈의 에러의 영향이 없는 선행 웨이퍼는 문제없이 처리할 수 있을 것이지만, 대기 반송을 행하는 반송 장치가 후속의 웨이퍼에 의해 사용되고 있는 것 등에 의해, 실제로는 처리 대기의 상태가 되어 버린다.
이와 같이, 처리의 도중에 대기하고 있는 웨이퍼는, 프로세스 특성에 악영향이 생기고, 불량 웨이퍼가 될 우려가 있다. 상술한 바와 같이 처리에 이용하는 웨이퍼는 고가의 것이기 때문에, 불량 웨이퍼가 발생하면 손실이 크다.
그래서, 일 실시 형태에서는, 어느 처리 모듈의 처리 레시피를 실행 중에 에러가 발생한 경우, 제어부(4)가, 도 5의 플로차트에 나타내는 바와 같은 스텝 1~스텝 4를 실행시킨다. 스텝 1은, FOUP(20)로부터 반출된 후이고, 미처리의 웨이퍼를 FOUP(20) 내에 회수하는 공정이다. 스텝 2는, 에러가 발생한 처리 모듈보다 앞에 존재하는 선행 웨이퍼의 처리를 계속하는 공정이다. 스텝 3은, 에러가 발생한 처리 모듈에서 처리하고 있던 에러 웨이퍼를 그 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정이다. 스텝 4는, 에러가 발생한 처리 모듈보다 전의 처리 모듈에서 처리하고 있던 후속의 웨이퍼에 대하여 처리를 계속하는 공정이다.
이것에 의해, 에러가 발생했을 때에, 기판 처리 시스템(1)에서 처리하고 있던 웨이퍼(기판) 중, 에러 웨이퍼를 제외한 다른 웨이퍼에 대하여 신속하게 처리하여 구제할 수 있고, 불량 기판의 발생을 억제할 수 있다.
또한, 다른 실시 형태는, 어느 처리 모듈의 처리 레시피를 실행 중에 에러가 발생한 경우, 제어부(4)가, 도 6의 플로차트에 나타내는 바와 같이, 도 5의 스텝 1~4에 더하여, 스텝 5~7을 실행시킨다. 스텝 5는, 스텝 2와 스텝 3의 사이에, 에러가 발생한 처리 모듈의 에러 발생시의 처리 레시피 실행 상황을 기억시키고, 처리 레시피를 일단 중단시키는 공정이다. 스텝 6은, 스텝 4 후에, 에러 웨이퍼에 대하여, 기억된 에러 발생시의 레시피 실행 상황에 근거하여, 에러가 발생한 처리 모듈에서 에러 처리를 재시행(리커버리)하는 공정이다. 스텝 7은, 리커버리 후의 에러 웨이퍼에 대하여 나머지의 처리를 실시하는 공정이다.
이것에 의해, 에러 웨이퍼에 대하여, 에러 발생시의 레시피 상황을 기억하여 두고, 다른 정상적인 웨이퍼의 처리 후, 에러 발생시 이후의 처리를 재시행(리커버리)하므로, 에러 웨이퍼도 구제하는 것이 가능하게 된다.
이하 상세하게 설명한다.
여기서는, 기판 처리 시스템(1)에서 복수의 웨이퍼 W(기판)를 처리하고 있을 때에, 처리 모듈 PM7의 처리 레시피를 실행 중에 에러가 발생한 경우를 예로 들어 설명한다. 도 7은 그 때의 기판 처리 시스템(1)의 상태를 모식적으로 나타내는 도면이다.
도 7은 기판 처리 시스템(1) 내에, FOUP(20)로부터 꺼내어진, No. 103~112까지의 10매의 웨이퍼 W가 존재한 상태에서, 처리 모듈 PM7의 처리 레시피 실행 중에 에러가 발생한 상태를 나타내고 있다. 에러의 발생은 에러 검지부(123)에서 검지되고, 반송 제어부(121) 및 프로세스 제어부(122)에 통지된다. 에러가 통지되었을 때에는, 제어부(4)는, 에러 발생시 모드가 된다.
이 상태에서, 도 8에 나타내는 바와 같이, 스텝 1 및 스텝 2가 이루어진다.
스텝 1에서는, 오퍼레이터가 미처리 기판 회수 지시부(124)를 구성하는 미처리 기판 회수 화면의 "OK"를 누르는 것에 의해, 반송 제어부(121)가 미처리 웨이퍼의 회수 지령을 발한다. 이 지령에 근거하여, 로드 포트(22)(FOUP(20))로부터 반출된 후이고, 또한 미처리의 웨이퍼 W, 즉, 반출입부(3)에 존재하는 웨이퍼 W(No. 111, 112)가 FOUP(20)에 회수된다. 미처리 웨이퍼는, 프로세스 특성에 영향을 미치는 처리가 이루어지지 않았으므로, 회수하여, 에러 처리 종료 후에, 통상의 처리가 이루어진다.
스텝 2에서는, 에러가 발생한 처리 모듈을 통과한 후의 선행하는 웨이퍼 W(No. 103, 104, 105, 106)에 대하여, 반송 제어부(121) 및 프로세스 제어부(122)에 의해, 그대로 처리를 계속한다. 미처리 웨이퍼는 회수되어 있으므로, 제 2 반송 장치(24)는, 처리 후의 웨이퍼 W의 반송에 이용할 수 있고, 웨이퍼 W의 체류는 생기지 않는다.
다음으로, 유닛의 초기화 처리 등 소정의 복구가 이루어진 후, 복구 후 처리 지시부(125)를 구성하는, 표시 장치(104)의 에러 발생시의 장치 화면에 있어서의 복구 후 처리 지시의 조작 버튼을 누른다. 이것에 의해, 프로세스 제어부(122) 및 반송 제어부(121)로부터의 지령에 의해, 스텝 5, 스텝 3, 스텝 4, 스텝 6, 스텝 7의 공정이 실행된다.
스텝 5에서는, 에러 발생시의 처리 레시피 실행 상황(예컨대, 실행 레시피, 중단 스텝, 중단 스텝의 실행 시간 및 컨트롤 잡(CJ)/프로세스 잡(PJ)의 정보)을 기억 장치(105)에 기억시키고, 처리 레시피를 일단 중단시킨다.
또, 에러 발생시의 레시피 실행 상황은, 처리 모듈의 컨트롤러가 아닌, 기판 처리 시스템(1)의 전체를 제어하는 제어부(4)의 기억 장치(105)에 기억되기 때문에, 에러가 발생한 처리 모듈의 전원을 차단하더라도 기억이 사라지는 일은 없다.
스텝 3에서는, 기판 퇴피 위치 선택부(126)를 구성하는, 표시 장치(104)에 표시된 기판 퇴피 위치 선택 화면의 웨이퍼의 퇴피 가능 위치로부터 퇴피 위치를 선택한다. 이것에 의해, 도 9에 나타내는 바와 같이, 에러가 발생한 처리 모듈 PM7에서 처리하고 있던 에러 웨이퍼(No. 107)를 퇴피 위치(본 예에서는 수수부(44))에 퇴피시킨다.
에러 웨이퍼의 퇴피가 정상 종료되면, 에러 웨이퍼의 예정되어 있던 반송 처리는 보류 상태가 되고, 스텝 4가 실행된다. 스텝 4에서는, 도 10에 나타내는 바와 같이, 에러가 발생한 처리 모듈 PM7보다 전의 처리 모듈 PM1, PM3, PM5에서 처리하고 있던 후속 웨이퍼(No. 108, 109, 110)의 처리를 계속한다. 이때, 후속 웨이퍼는, 에러 웨이퍼를 앞질러서 통상의 반송이 행하여지고, 통상의 처리가 실시된다.
스텝 6은, 스텝 4 후에, 에러 웨이퍼(No. 107)에 대하여, 기억된 에러 발생시의 레시피 실행 상황에 근거하여, 에러가 발생한 처리 모듈 PM7에서 에러 중단한 처리를 재시행(리커버리)한다. 스텝 7은, 리커버리 후의 웨이퍼에 대하여, 잔여 처리를 각 처리 모듈에서 실시한다.
도 11은 스텝 6 및 스텝 7의 실시 상황을 나타내는 도면이다.
스텝 6에서는, 에러 웨이퍼의 에러 처리의 재시행(리커버리)을 매뉴얼 지시로 실행시킨다. 즉, 에러가 발생한 처리 모듈 PM7을 노멀 상태로 복귀시킨 후, 오퍼레이터가 관리 화면 상에서 에러 웨이퍼의 재시행을 선택하는 것에 의해, 에러 웨이퍼를 퇴피 위치로부터 에러 발생한 처리 모듈 PM7에 반송시킨다. 그리고, 처리 모듈 PM7에서 에러 중단한 상황으로부터 레시피 처리를 재개하는 것에 의해, 에러 웨이퍼의 재시행(리커버리)이 행하여진다.
단, 에러 웨이퍼는, 대기 중에 온도 등의 프로세스 조건이 변화하는 경우가 있다. 그 때문에, 필요에 따라서, 처리 모듈 PM7에서의 재시행(리커버리) 전에, 매뉴얼 지시에 의해 가열이나 냉각이라고 하는 열처리 등의 사전 처리를 실시한다. 사전 처리는, 오퍼레이터가 관리 화면 상에서 사전 처리를 선택하는 것에 의해 행하여진다. 도 11에서는, 에러 웨이퍼(No. 107)에 대하여, 사전 처리 없이 처리 모듈 PM7에서 재시행(리커버리)을 행하는 예, 및 처리 모듈 PM9 또는 PM10에서 사전 처리를 행한 후, 처리 모듈 PM7에서의 재시행(리커버리)을 행하는 예를 나타내고 있다.
스텝 7에서는, 리커버리 후의 에러 웨이퍼를, 예컨대 처리 모듈 PM9, PM10, PM8, PM6, PM4, PM2에 통상의 반송 경로로 반송하여, 나머지의 처리를 실시한다.
이와 같이, 어느 처리 모듈의 처리 레시피를 실행 중에 에러가 발생한 경우에, 기판 처리 시스템(1)에서 처리하고 있던 웨이퍼 중, 에러 웨이퍼를 제외한 다른 웨이퍼에 대하여 신속하게 처리하여 구제할 수 있다. 이 때문에, 불량 기판의 발생을 억제할 수 있다.
또한, 에러 웨이퍼에 대하여, 에러 발생시의 레시피 상황을 기억하여 두고, 다른 정상적인 웨이퍼의 처리 후, 에러 발생시 이후의 처리를 재시행(리커버리)하는 기능을 갖고 있으므로, 에러 웨이퍼도 구제하는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 에러 발생으로부터의 시간을 계측하고, 에러 발생 후로부터 웨이퍼를 구제 가능한 시간의 기준으로서, 처리 모듈마다, 에러 발생 후 리커버리 타임아웃이 설정되어 있다. 그리고, 에러 웨이퍼를 재시행(리커버리)할 때의 이력을 화면에서 관리하고, 리커버리 타임아웃을 초과한 웨이퍼에 대해서는 타임아웃의 플래그가 부가되어, 관리 화면에 표시된다. 또한, 스테이터스 표시 화면에는, 각 처리 모듈에서 처리 레시피를 실행했을 때의 결과에 따른 스테이터스가 표시되고, 스테이터스 표시에는 리커버리를 행한 것, 리커버리 타임아웃이 발생한 것도 포함된다. 이 때문에, 오퍼레이터가, 에러 웨이퍼에 대하여 재시행(리커버리)을 실시했을 때에, 에러 웨이퍼의 방치 시간이 리커버리 타임아웃을 넘었는지 여부를 파악할 수 있다. 또한, 처리 후의 웨이퍼에 대하여, 그 웨이퍼가 리커버리를 행한 것인지 여부, 또한, 리커버리 타임아웃이 발생한 것인지 여부도 파악할 수 있다.
MRAM의 제조 프로세스 등의 진공 처리에서 또한 온도 등에 의존하는 프로세스에서는, 처리 중의 웨이퍼를 장시간 방치하면 웨이퍼에 형성된 디바이스의 특성에 영향을 준다. 이 때문에, 상술한 바와 같이, 에러 웨이퍼의 방치 시간이 리커버리 타임아웃을 넘었는지 여부 등을 파악하는 것은, 재시행(리커버리) 웨이퍼가 사용 가능한지 여부를 판단하는데 있어서 중요하다.
또, 에러 웨이퍼의 재시행(리커버리)을 행하지 않는 경우는, 스텝 5, 6, 7은 불필요하다. 이 경우에도, 에러 웨이퍼를 제외한 다른 웨이퍼에 대하여 신속하게 처리하여 구제할 수 있다고 하는 효과는 유지된다.
이상, 실시 형태에 대하여 설명했지만, 이번 개시된 실시 형태는, 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 하는 것이다. 상기의 실시 형태는, 첨부된 특허 청구의 범위 및 그 주지를 일탈하는 일 없이, 다양한 형태로 생략, 치환, 변경되더라도 좋다.
예컨대, 실시 형태의 처리 시스템(1)은 예시에 지나지 않고, 복수의 처리 모듈에 대하여 기판을 순차적으로 시리얼로 반송하여 처리하는 것이면 된다. 또한, 처리의 예로서, MRAM의 MTJ막의 제조를 들었지만, 이것에 한하는 것이 아니다.
또한, 실시 형태에서는, 리커버리 타임아웃의 플래그가 부가된 기판에 대해서도, 재시행(리커버리), 및 그 후의 후단의 처리 모듈에서의 나머지의 처리를 행하는 경우에 대하여 나타냈지만, 리커버리 타임아웃의 플래그가 부가된 기판에 대하여, 재시행(리커버리) 및 나머지의 처리를 정지하도록 하더라도 좋다.
1 : 처리 시스템
2 : 처리부
3 : 반출입부
4 : 제어부
11 : 제 1 반송 장치
20 : FOUP
22 : 로드 포트
23 : 얼라이너 모듈
24 : 제 2 반송 장치
121 : 반송 제어부
122 : 프로세스 제어부
123 : 에러 검지부
124 : 미처리 기판 회수 지시부
125 : 복구 후 처리 지시부
126 : 기판 퇴피 위치 선택부
LLM1, LLM2 : 로드 록 모듈
PM1~PM10 : 처리 모듈
TM1~TM5 : 반송 모듈
W : 웨이퍼(기판)

Claims (18)

  1. 복수의 기판에 대하여 처리를 행하는 기판 처리 시스템으로서,
    각각 소정의 처리를 행하는 복수의 처리 모듈 및 상기 복수의 처리 모듈에 대하여 기판을 반송하는 제 1 반송 장치를 갖는 처리부와,
    복수의 기판을 수용하는 기판 수용 용기를 유지하는 로드 포트 및 상기 처리부에 대하여 기판을 반출입하는 제 2 반송 장치를 갖는 반출입부와,
    상기 복수의 처리 모듈, 및 상기 제 1 및 제 2 반송 장치를 제어하는 제어부
    를 구비하고,
    상기 제어부는, 복수의 기판이 상기 복수의 처리 모듈에 대하여 순차적으로 시리얼로 반송되도록 제어하고, 또한, 어느 처리 모듈에서 에러가 발생했을 때에, 상기 용기로부터 반출된 미처리의 기판을 상기 기판 수용 용기 내에 회수하는 공정과, 상기 에러가 발생한 처리 모듈보다 앞에 존재하는 선행 기판의 처리를 계속하는 공정과, 상기 에러가 발생한 처리 모듈에서 처리하고 있던 에러 기판을 상기 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정과, 상기 에러가 발생한 처리 모듈보다 전의 처리 모듈에서 처리하고 있던 후속 기판의 처리를 계속하는 공정을 실행시키도록 제어하는
    기판 처리 시스템.
  2. 제 1 항에 있어서,
    상기 제어부는, 상기 에러 기판을 상기 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정의 전에, 상기 에러가 발생한 처리 모듈의 에러 발생시의 처리 레시피 실행 상황을 기억시키고, 처리 레시피를 일단 중단시키는 공정과, 상기 후속 기판의 처리를 계속하는 공정 후에, 상기 에러 기판에 대하여, 상기 에러 발생시의 레시피 실행 상황에 근거하여, 상기 에러가 발생한 처리 모듈의 처리를 재시행하는 공정과, 재시행 후의 기판에 대하여, 후속의 처리 모듈에서 나머지의 처리를 실시하는 공정을 더 실행시키도록 제어하는 기판 처리 시스템.
  3. 제 2 항에 있어서,
    상기 제어부는, 상기 재시행하는 공정을, 상기 에러가 발생한 처리 모듈에서 실행시키는 기판 처리 시스템.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제어부는, 상기 재시행하는 공정의 전에, 상기 에러 기판에 대하여 필요한 사전 처리를 실시시키는 기판 처리 시스템.
  5. 제 4 항에 있어서,
    상기 제어부는, 상기 사전 처리를, 상기 에러가 발생한 처리 모듈과는 다른 처리 모듈에서 실시시키는 기판 처리 시스템.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제어부는, 상기 에러가 발생하고 나서의 시간을 계측하고, 상기 처리 모듈마다, 에러 발생 후로부터 기판을 구제 가능한 시간의 기준인 리커버리 타임아웃이 설정되고, 에러 발생으로부터 재시행까지의 시간이 상기 리커버리 타임아웃을 넘은 에러 기판에 타임아웃의 플래그를 부가하는 기판 처리 시스템.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 반송 장치는, 상기 복수의 처리 모듈의 배열 방향을 따라 마련된, 복수의 반송 기구와, 상기 반송 기구의 사이에 마련된, 기판을 수수하는 수수부를 갖고, 상기 수수부를 상기 에러 기판의 퇴피 위치로서 이용하는 기판 처리 시스템.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 에러가 발생한 처리 모듈 이외의 처리 모듈을 상기 에러 기판의 퇴피 위치로서 이용하는 기판 처리 시스템.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 처리부의 복수의 처리 모듈은 진공 중에서 처리가 행하여지고, 상기 반출입부는, 기판의 얼라인먼트를 행하는 얼라이너 모듈과, 대기압과 진공의 사이에서 압력 가변인 로드 록 모듈을 더 갖고,
    상기 제어부는, 상기 미처리의 기판을 상기 기판 수용 용기 내에 회수하는 공정을 실행시킬 때, 상기 제 2 반송 장치 상의 기판, 상기 얼라이너 모듈 내의 기판, 상기 로드 록 모듈 내의 기판을 회수하도록 제어하는
    기판 처리 시스템.
  10. 복수의 기판을 수용하는 기판 수용 용기로부터, 복수의 기판을 복수의 처리 모듈에 순차적으로 반송하여 기판 처리를 행하는 기판 처리 방법으로서,
    어느 처리 모듈에서 에러가 발생했을 때에,
    상기 용기로부터 반출된 미처리의 기판을 상기 기판 수용 용기 내에 회수하는 공정과,
    상기 에러가 발생한 처리 모듈보다 앞에 존재하는 선행 기판의 처리를 계속하는 공정과,
    상기 에러가 발생한 처리 모듈에서 처리하고 있던 에러 기판을 상기 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정과,
    상기 에러가 발생한 처리 모듈보다 전의 처리 모듈에서 처리하고 있던 후속 기판의 처리를 계속하는 공정
    을 실시하는 기판 처리 방법.
  11. 제 10 항에 있어서,
    상기 에러 기판을 상기 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정의 전에, 상기 에러가 발생한 처리 모듈의 에러 발생시의 처리 레시피 실행 상황을 기억시키고, 처리 레시피를 일단 중단시키는 공정과,
    상기 후속 기판의 처리를 계속하는 공정 후에, 상기 에러 기판에 대하여, 상기 에러 발생시의 레시피 실행 상황에 근거하여, 상기 에러가 발생한 처리를 재시행하는 공정과,
    재시행 후의 기판에 대하여, 후속의 처리 모듈에서 나머지의 처리를 실시하는 공정
    을 더 실시하는 기판 처리 방법.
  12. 제 11 항에 있어서,
    상기 재시행하는 공정은, 상기 에러가 발생한 처리 모듈에서 실행되는 기판 처리 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 재시행하는 공정의 전에, 상기 에러 기판에 대하여 필요한 사전 처리를 실시하는 공정을 더 갖는 기판 처리 방법.
  14. 제 13 항에 있어서,
    상기 사전 처리는, 상기 에러가 발생한 처리 모듈과는 다른 처리 모듈에서 실시되는 기판 처리 방법.
  15. 제 10 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 에러가 발생하고 나서의 시간을 계측하고, 상기 처리 모듈마다, 에러 발생 후로부터 기판을 구제 가능한 시간의 기준인 리커버리 타임아웃을 설정하고, 에러 발생으로부터 재시행까지의 시간이 상기 리커버리 타임아웃을 넘은 에러 기판에 타임아웃의 플래그를 부가하는 기판 처리 방법.
  16. 컴퓨터 상에서 동작하고, 복수의 기판을 수용하는 기판 수용 용기로부터, 복수의 기판을 복수의 처리 모듈에 순차적으로 반송하여 기판 처리를 행하는 기판 처리 시스템을 제어하는 제어 프로그램으로서,
    상기 제어 프로그램은, 실행시에,
    복수의 기판이 상기 복수의 처리 모듈에 대하여 순차적으로 시리얼로 반송되도록 컴퓨터에 상기 기판 처리 시스템을 제어시키고,
    또한, 어느 처리 모듈에서 에러가 발생했을 때에, 상기 기판 수용 용기로부터 반출된 미처리의 기판을 상기 용기 내에 회수하는 공정과, 상기 에러가 발생한 처리 모듈보다 앞에 존재하는 선행 기판의 처리를 계속하는 공정과, 상기 에러가 발생한 처리 모듈에서 처리하고 있던 에러 기판을 상기 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정과, 상기 에러가 발생한 처리 모듈보다 전의 처리 모듈에서 처리하고 있던 후속 기판의 처리를 계속하는 공정을 실행시키도록, 컴퓨터에 상기 기판 처리 시스템을 제어시키는
    제어 프로그램.
  17. 제 16 항에 있어서,
    상기 제어 프로그램은, 어느 처리 모듈에서 에러가 발생했을 때에, 상기 에러 기판을 상기 처리 모듈로부터 퇴피 위치에 퇴피시키는 공정의 전에, 상기 에러가 발생한 처리 모듈의 에러 발생시의 처리 레시피 실행 상황을 기억시키고, 처리 레시피를 일단 중단시키는 공정과, 상기 후속 기판의 처리를 계속하는 공정 후에, 상기 에러 기판에 대하여, 상기 에러 발생시의 레시피 실행 상황에 근거하여, 상기 에러가 발생한 처리를 재시행하는 공정과, 재시행 후의 기판에 대하여, 후속의 처리 모듈에서 나머지의 처리를 실시하는 공정을 더 실행시키도록, 컴퓨터에 상기 기판 처리 시스템을 제어시키는 제어 프로그램.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 제어 프로그램은, 상기 에러가 발생하고 나서의 시간을 계측하고, 상기 처리 모듈마다, 에러 발생 후로부터 기판을 구제 가능한 시간의 기준인 리커버리 타임아웃을 설정하고, 에러 발생으로부터 재시행까지의 시간이 상기 리커버리 타임아웃을 넘은 에러 기판에 타임아웃의 플래그를 부가하도록, 컴퓨터에 상기 기판 처리 시스템을 제어시키는 제어 프로그램.
KR1020190081865A 2018-07-09 2019-07-08 기판 처리 시스템, 기판 처리 방법, 및 기록 매체에 기록된 제어 프로그램 KR102294144B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018130079A JP7109287B2 (ja) 2018-07-09 2018-07-09 基板処理システム、基板処理方法、および制御プログラム
JPJP-P-2018-130079 2018-07-09

Publications (2)

Publication Number Publication Date
KR20200006004A true KR20200006004A (ko) 2020-01-17
KR102294144B1 KR102294144B1 (ko) 2021-08-25

Family

ID=69101981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190081865A KR102294144B1 (ko) 2018-07-09 2019-07-08 기판 처리 시스템, 기판 처리 방법, 및 기록 매체에 기록된 제어 프로그램

Country Status (4)

Country Link
US (1) US11086286B2 (ko)
JP (1) JP7109287B2 (ko)
KR (1) KR102294144B1 (ko)
CN (1) CN110707019A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240068273A (ko) 2022-11-10 2024-05-17 세메스 주식회사 기판처리방법 및 기판처리장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7399012B2 (ja) * 2020-03-30 2023-12-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置
KR20220085452A (ko) * 2020-12-15 2022-06-22 세메스 주식회사 기판 처리 장치 및 기판 처리 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160614B2 (ko) 1976-03-31 1986-12-22 Nippon Electric Co
KR100363528B1 (ko) * 1997-12-08 2003-02-19 미쓰비시덴키 가부시키가이샤 반도체기판처리장치및그제어방법
KR20060085590A (ko) * 2005-01-24 2006-07-27 동경 엘렉트론 주식회사 기판 처리 장치의 복구 처리 방법 및 기판 처리 장치 및프로그램을 기록한 기록매체
KR20070094862A (ko) * 2005-01-21 2007-09-21 동경 엘렉트론 주식회사 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해대책용 프로그램
KR20140100894A (ko) * 2013-02-07 2014-08-18 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542984B2 (ja) * 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
US8655472B2 (en) * 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
JP2013082951A (ja) 2010-02-18 2013-05-09 Kaneka Corp 薄膜製造装置及び薄膜製造方法、並びに薄膜製造装置のメンテナンス方法
KR20150034143A (ko) 2012-07-04 2015-04-02 도쿄엘렉트론가부시키가이샤 기판 처리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160614B2 (ko) 1976-03-31 1986-12-22 Nippon Electric Co
KR100363528B1 (ko) * 1997-12-08 2003-02-19 미쓰비시덴키 가부시키가이샤 반도체기판처리장치및그제어방법
KR20070094862A (ko) * 2005-01-21 2007-09-21 동경 엘렉트론 주식회사 기판 반송 처리 장치 및 기판 반송 처리 장치에 있어서의장해 대책 방법 및 기판 반송 처리 장치에 있어서의 장해대책용 프로그램
KR20060085590A (ko) * 2005-01-24 2006-07-27 동경 엘렉트론 주식회사 기판 처리 장치의 복구 처리 방법 및 기판 처리 장치 및프로그램을 기록한 기록매체
KR20140100894A (ko) * 2013-02-07 2014-08-18 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240068273A (ko) 2022-11-10 2024-05-17 세메스 주식회사 기판처리방법 및 기판처리장치

Also Published As

Publication number Publication date
JP7109287B2 (ja) 2022-07-29
JP2020009920A (ja) 2020-01-16
CN110707019A (zh) 2020-01-17
US11086286B2 (en) 2021-08-10
KR102294144B1 (ko) 2021-08-25
US20200012254A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
KR102294144B1 (ko) 기판 처리 시스템, 기판 처리 방법, 및 기록 매체에 기록된 제어 프로그램
TWI453853B (zh) A control device for a processing system, a control method for a processing system, and a memory medium for a memory control program
JP5089306B2 (ja) 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
JP7149748B2 (ja) 基板処理システム、基板搬送方法、および制御プログラム
JP6024433B2 (ja) 基板処理装置、基板処理システム及び搬送容器の異常検出方法
TWI528487B (zh) A vacuum processing apparatus and a method of transporting the object to be processed
KR20160050948A (ko) 기판 처리 장치의 에이징 방법
TW202025361A (zh) 基板處理裝置、開閉基板收納容器的蓋之方法、以及程式
KR20140100894A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR102166968B1 (ko) 처리 방법 및 처리 장치
JP5997542B2 (ja) 真空処理装置及び真空処理方法
JP5852787B2 (ja) 基板処理装置および基板処理方法
US20160276193A1 (en) Substrate processing method and substrate processing apparatus
KR102423378B1 (ko) 기판 처리 장치， 기판 처리 방법 및 기판 처리 프로그램을 기록한 기록 매체
KR101992825B1 (ko) 기판 처리 장치의 에이징 기판 교체 방법
KR102128722B1 (ko) 기판 처리 장치의 검사 방법
JP2023148823A (ja) 基板処理システム、制御装置および基板搬送処理方法
US11908712B2 (en) Semiconductor manufacturing apparatus, substrate transfer method, and program
JP4184018B2 (ja) 半導体製造装置、半導体製造システムおよび半導体製造方法
KR101856609B1 (ko) 기판 처리 장치의 검사 방법
KR20150038995A (ko) 기판 처리 장치의 에이징 방법
KR20160147692A (ko) 기판 처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant