KR100694237B1 - 실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼 - Google Patents

실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼 Download PDF

Info

Publication number
KR100694237B1
KR100694237B1 KR1019990026310A KR19990026310A KR100694237B1 KR 100694237 B1 KR100694237 B1 KR 100694237B1 KR 1019990026310 A KR1019990026310 A KR 1019990026310A KR 19990026310 A KR19990026310 A KR 19990026310A KR 100694237 B1 KR100694237 B1 KR 100694237B1
Authority
KR
South Korea
Prior art keywords
oxygen
substrate
heat treatment
silicon substrate
silicon
Prior art date
Application number
KR1019990026310A
Other languages
English (en)
Other versions
KR20000011405A (ko
Inventor
아이하라켄
타케노히로시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20000011405A publication Critical patent/KR20000011405A/ko
Application granted granted Critical
Publication of KR100694237B1 publication Critical patent/KR100694237B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

급속가열·급속냉각장치를 이용하여, CZ법에 의해 제조된 실리콘 기판의 열처리방법에 있어서, 질소100%, 산소100%, 또는 산소와 질소의 혼합분위기하에서, 1125℃ ~ 실리콘의 융점 범위의 최대 보지온도까지 실리콘 기판을 가열하고, 이 최대 보지온도에서 5초이상의 보지시간동안 기판을 보지하여 상기 열처리를 수행한 후, 그 기판을 최대 보지온도로부터 8℃/초 이상의 냉각속도로 급속냉각하는 실리콘 기판의 열처리방법이 개시된다.
상기 방법에 있어서, 기판중 산소석출핵의 양은 최대 보지온도 및 보지시간을 변화시킴으로써 제어할 수 있다. 본 발명은, RTA장치를 이용하여 CZ법으로 제조된 실리콘 기판의 열처리방법에 있어서, 실리콘 기판중 산소농도를 제어하지 않고도 목적하는 산소석출특성을 갖는 실리콘 기판, 및 상기 방법으로 열처리된 기판을 이용한 에피텍셜 웨이퍼를 제공할 수 있는, 실리콘 기판의 열처리방법을 제공한다.
내부결함밀도, 산소석출특성, 산화석출물밀도, 인터널 게터링능력, 열처리

Description

실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼{METHOD FOR HEAT TREATMENT OF SILICON SUBSTRATE, SUBSTRATE TREATED BY THE METHOD, AND EPITAXIAL WAFER UTILIZING THE SUBSTRATE}
도1은 급속가열·급속냉각장치의 개략단면도.
도2는 RTA처리공정을 나타내는 다이어그램.
도3은 RTA처리에서 분위기가스의 종류와 산소석출량 사이의 관계를 나타내는 그래프.
도4는 RTA처리에 있어서 질소분위기중 산소의 비율과 내부결함밀도(산화석출물밀도)사이의 관계를 나타내는 그래프.
도5는 RTA처리에 있어서 보지온도와 산소석출량 사이의 관계를 나타내는 그래프.
도6은 RTA처리에 있어서 보지시간과 산소석출량 사이의 관계를 나타내는 그래프.
도7은 RTA처리에 있어서 냉각속도와 산소석출량 사이의 관계를 나타내는 그래프.
도8은 RTA처리에 있어서 기판중 초기산소농도와 내부결함밀도(산화석출물밀도) 사이의 관계를 나타내는 그래프.
*부호의 설명
1…벨자, 2…가열히터, 3…하우징, 4…수냉챔버, 5…베이스플레이트, 6…지지축, 7…스테이지, 8…실리콘기판, 9…모터, 10…급속가열·급속냉각장치.
본 발명은, 쵸크랄스키법(CZ법)으로 제조된 실리콘 기판의 열처리방법, 그 방법으로 열처리된 기판을 이용하여 제조된 에피텍셜 웨이퍼에 관한 것이다. 보다 상세하게는, 단시간의 고온 열처리를 통해 인터널 게터링 능력(internal gettering ability)이 부여된 반도체 기판을 제공하기 위한 열처리방법에 관한 것이다.
CZ법으로 제조된 실리콘 결정은, 제조시 석영도가니를 이용하기 때문에 산소를 거의 함유하지 않는다. 이 산소는, 결정의 제조 및 절단, 그리고 결정의 기판가공후 디바이스 제조 프로세스의 열처리중, 석출물을 형성하는 것으로 알려져 있다.
산화석출물(oxide precipitate)이 디바이스 활성영역에 있으면, 디바이스 수율을 저하시키는 원인이 된다. 반면, 기판 내부에 형성된 산화석출물은, 중금속 오염종에 대하여 게터링 능력에 있어서 개선된 효과를 제공한다. 이들 측면에서, 실리콘 기판중 산화석출물의 양을 제어(산소석출특성의 제어)하는 것은 매우 중요하다.
종래, 이 산소석출특성은, 실리콘 결정의 제조시 결정중 산소농도를 제어하거나, 기판에 장시간의 열처리를 실시함으로써 제어되어 왔다.
그러나, 전자의 제어는 목적하는 산소농도에 대한 결정제조조건의 설정이 필요하다. 그러므로, 제조작업이 복잡하고, 이에 더하여 정확도(accuracy)도 부정확하다. 더욱이, 결정이 결정성장방향에 대하여 일정한 산소농도를 갖더라도, 성장축방향의 산소석출특성은 결정제조시 열이력(thermal history)의 영향으로 반드시 균일하지 않아서, 생산성이 낮게 된다.
전기한 상황을 해결하기 위해, 특개평3-77330호 공보에 개시되고 있는 방법은, 실리콘 기판 표면에 두께가 100옴스트롱(Å) 이상인 산화막을 형성한 후, 질소가스 분위기하에서 1170℃ ~ 1300℃의 온도로 기판을 열처리하고, 그것을 100℃/분 이상의 냉각속도로 냉각한 다음, 산소석출열처리(heat treatment for oxygen precipitation)를 행하는 것에 의해, 결정성장시 열이력의 영향을 배제하고 기판마다 산소농도의 제어를 달리 하지 않으면서, 산소석출량을 일정하게 얻도록 하고 있다.
반면, CZ법으로 제조된 실리콘 기판을 사용하여 제조한 에피텍셜 웨이퍼에 있어서, 통상의 저항률(resistivity)을 갖는 실리콘 기판을 이용하여 에피텍셜 성장을 행하면, 에피텍셜 성장 단계에서의 고온 열처리에 의해 기판제조시(결정제조시) 형성된 잠재 산소석출핵이 소멸해 버려서, 금속 불순물에 대한 게터링 효과가 없게 되었다. 게터링효과의 부족은, 디바이스공정 단계에서의 수율을 저하시킨다.
더욱이, 산소석출량은 실리콘 기판중 산소농도 및 결정제조시 열이력에 따라 변화할 수 있다. 예를 들어, 초기 산소농도가 다른 기판을 이용하면, 산소석출량이 변화하여 다른 게터링 능력을 초래한다. 특히, 산소농도가 낮은 웨이퍼는 산소석출 량이 적다. 그러므로, 안정한 게터링 효과를 유지하기 위해서는, 웨이퍼가 일정한 석출산소량을 갖을 수 있도록 하는 것이 바람직하다. 이것은 에피텍셜 웨이퍼에만 제한되지 않고, 게터링 효과를 얻기 위해서 통상의 실리콘 기판에 열처리를 가하는 경우에도 해당된다.
또한, 디바이스 제조 프로세스(device fabrication process)에는 다양한 종류의 열처리가 포함되며, 각 프로세스(열처리)에 대한 최적의 산소석출량이 존재한다 . 그 중에서, 기판이 에피텍셜 성장용 기판으로 사용되는 경우에는, 다음의 이유들로 인하여 산소석출량을 제어하는 것이 매우 중요하다. 즉, 산소석출이 적은 경우는 게터링 능력이 부족하게 되고, 너무 많을 때는 기판이, 예를 들어, 휘어질 수 있다(wraped). 따라서, 산소석출량을 최적량(석출량)으로 얻을 필요가 있다.
다양한 열처리동안 산소석출특성을 제어하기 위해서, 종래에는 단결정 인상시 산소농도를 제어하거나, 기판에 대한 장시간의 열처리를 수행하는 등의 여러가지 제어 수행이 요구되어 왔다.
또한, 상기 특개평3-77330호 공보에 개시된 방법에 있어서, 열처리를 위한 분위기가스는 질소로 제한되고, 열처리 시간은 15분의 장시간이다. 더욱이, 열처리전 질소불순물의 외방확산 방지를 위한 산화막 제조가 필요하고, 그로 인하여 많은 공정단계가 이용된다. 더욱이, 열처리 로에서 기판을 인출하여 냉각법에 의존하기 때문에, 취급이 어려운 난점이 있다.
상기 방법이 결정위치에 따른 석출량의 변화를 어느정도 균일화할지라도, 석출량 자체를 제어하는 것은 아니다. 그러므로, 많은 열처리단계에서 산소석출량을 제어하는 것이 중요하고, 석출의 근원인 목적하는 양의 석출핵을 함유하는 실리콘 기판의 제조가 요구된다. 더욱이, 산소농도가 다른 기판에서도 석출량을 균일하게 할 필요가 있고, 예를 들어, 저산소농도의 웨이퍼에서도 충분한 석출량이 얻어지고 , 산소석출량 (산소석출핵) 그 자체를 제어하는 것이 가능한 열처리방법의 개발이 요구되고 있다.
본 발명은 이와같은 문제점을 감안하여 수행한 것으로, 본 발명의 목적은, 실리콘 기판에서 산소농도를 제어하지 않고도 목적하는 산소석출특성을 갖는 실리콘 기판을 얻기 위해, CZ법으로 제조된 실리콘 기판을 급속가열·급속냉각장치 (Rapid Thermal Annealer, 이하 또한 RTA 장치라 약칭한 것임)로 열처리하는 방법 및, 그 방법으로 열처리된 기판을 이용한 에피텍셜 웨이퍼를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 급속가열·급속냉각장치를 이용하여, 쵸크랄스키법에 의해 제조된 실리콘 기판을 열처리하는 방법에 있어서, 질소 100%, 산소100%, 또는 산소와 질소의 혼합분위기하에서, 최대 보지온도(maximum holding temperature)를 1125℃ ~ 실리콘의 융점 범위내로 하고, 최대 보지온도에서 보지시간(holding time)을 5초간 이상으로 하여 실리콘 기판을 열처리한 후, 최대 보지온도로부터 8℃/초 이상의 냉각속도로 급속냉각하는 것을 특징으로 하는 실리콘 기판의 열처리방법을 제공한다.
상기 방법은, CZ법에 의해 제조된 실리콘 기판에 있어서, 비교적 용이한 공 정을 통해 저비용에서 고생산성으로, 산소농도의 제어없이, 목적하는 산소석출특성을 갖는 실리콘 기판을 제공하는 것이 가능하게 한다.
상기 방법에 있어서, 급속가열·급속냉각장치에 의한 열처리(Rapid Thermal Annealer, 이하 또한 RTA 처리로 약칭한 것임) 전후에, 상기 장치내부는 질소분위기로 완전히 치환된다.
전술한 바와 같이, 급속가열·급속냉각장치 내부가 질소가스로 충분히 치환되면, 20 ~ 40Å의 두께를 갖는 조성불명의 막이 RTA 처리후 즉시 실리콘 기판위에 형성되어, 산소석출특성이 안정하게 제어될 수 있다.
상기 방법에 있어서, 기판중 산소석출핵의 양은 최대 보지온도 및 보지시간을 변화시킴으로써 제어될 수 있다.
상기한 바와 같은 식으로 상기 방법을 수행하면, 목적하는 산소석출특성을 갖는 실리콘 기판을 비교적 용이한 공정을 통해 저비용에서 고생산성으로 얻을 수 있다. 이렇게 얻어진 기판에 산소석출열처리를 가하면, 목적하는 양의 산화석출물을 함유한 실리콘 기판을 제조할 수 있다.
상기 방법에 있어서, 기판중 산소석출핵의 양은, 보지시간을 일정하게 유지하고 최대 보지온도를 변화시키거나, 또는 최대 보지온도를 일정하게 하고 보지시간을 변화시킴으로써 제어할 수 있다.
전기한 바와 같은 식으로 산소석출핵의 양을 제어하면, 확실히 목적하는 산소석출특성을 갖는 실리콘 기판을 비교적 용이한 공정을 통해 저비용에서 고생산성으로 얻을 수 있다. 이렇게 얻어진 기판에 산소석출 열처리를 가하면, 목적하는 양 의 산화석출물을 함유하고 높은 게터링 능력을 갖는 실리콘 기판을 제조할 수 있다.
본 발명은 또한, 상기한 본 발명의 열처리방법(RTA처리)으로 열처리된 실리콘 기판을 제공한다. 그러한 웨이퍼는 목적하는 산소석출특성을 갖는다.
더욱이, 본 발명은, 상기한 본 발명의 열처리방법으로 열처리되고, 기판중 산소석출핵 함량이 제어되어 열처리후 균일한 산화석출물이 형성된 실리콘 기판을 제공한다. 즉, 상기 실리콘 기판에 있어서 기판중 산소농도를 제어하지 않아도, 산소석출열처리 혹은 RTA처리후 디바이스 제조 프로세스에서의 열처리동안, 목적하는 석출산소량을 얻을 수 있다. 이러한 실리콘 기판에는 목적하는 인터널 게터링 능력이 부여되어, 반도체 디바이스용으로 매우 유용하다.
더욱이, 본 발명은 상기한 본 발명의 열처리방법에 의해 열처리되어, 기판중 산소농도가 14ppma 이하이고, 내부결함밀도(bulk defect density)가 3×109defects/㎤ 이상인 실리콘 기판을 제공한다. 상기 방법으로 열처리된 이 실리콘 기판은, 특히, 14ppma(JEIDA) 이하의 저산소농도인 것에 관계없이, 게터링사이트(gettering site)로서 요구되는 수준을 만족하는, 산화석출물 형성에 기인한 핵, 즉, 산소석출핵을 벌크결함(bulk defect)으로 산화석출물밀도 측면에서 3×109defects/㎤ 이상 갖는 새로운 실리콘 기판이다.
본 발명에서 언급된 산소농도는, JEIDA(일본전자공업 진흥협회)에서 수용되고 있는 환산계수(conversion factor)에 기초한 적외분광법(infrared spectroscopy)에 의해 측정된다.
또한, 본 발명은, 상기 본 발명의 실리콘 기판 열처리방법에 의해 열처리된 실리콘 기판상에, 에피텍셜막을 성장시킨 에피텍셜 웨이퍼를 제공한다. 본 발명의 열처리가 실시된 실리콘 웨이퍼는, 목적하는 양의 석출핵을 균일하게 갖기 때문에, 그러한 실리콘 웨이퍼상에 에피텍셜막을 성장시키면, 게터링 사이트로서 충분한 산소석출이 행해진 에피텍셜 웨이퍼를 얻을 수 있다. 이러한 에피텍셜 웨이퍼는 반도체 디바이스용으로 매우 유용하다.
이하, 본 발명의 실시형태를 도면을 참조하여 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
질소분위기하에서 CZ법에 의해 제조된 실리콘 기판에 급속가열 및 급속냉각을 포함한 열처리를 가하면 산소석출이 촉진되는 것이 알려져 있기 때문에, 본 발명의 발명자들은 함유산소농도에 관계없이 석출량이 일정한 기판제조에 있어서 이러한 원리를 이용하도록 시도하였고, 더욱이 분위기가스에 대해서도 연구, 실험하였다. 그 결과, 본 발명의 발명자들은, 이 현상이 질소분위기하의 RTA처리에서 뿐 아니라, 산소분위기 혹은 산소와 질소의 혼합분위기하에서의 RTA처리에서도 발생하는 것을 알아내었다. 또한, 본 발명의 발명자들은 이를 위한 다양한 조건을 조사하여 본 발명을 완성해 냈다.
먼저, 본 발명에서 이용하는 실리콘 기판을 급속가열 및 급속냉각할 수 있는 장치에 대하여 설명한다. 이러한 장치, 즉, 급속가열·급속냉각 장치로는, 램프가 열기 같이 열방사를 이용한 장치가 언급될 수 있다. 상업적으로 구입가능한 장치로는, 예를 들면, AST Co., Ltd의 SHS-280같은 장치를 사용할 수 있는데, 이들 장치는 특별히 복잡하지 않고 고가인 것도 아니다.
본 발명에서 이용한 RTA장치의 일례를 설명한다. 도1은 RTA장치의 개략단면도를 나타낸다.
도1에 나타낸 열처리장치(10)은, 예를 들어, 탄화규소 또는 석영으로 된 벨자(1)을 포함하는데, 웨이퍼는 이 벨자(bell jar)(1)에서 가열된다. 가열은, 벨자(1)을 둘러싸도록 배치된 가열히터(2)로 수행된다. 이 가열히터는 상부 및 측면부(a top part and a lateral part)로 분할되어 있고, 공급되는 전력을 각각 독립적으로 제어할 수 있도록 되어 있다. 물론 가열기구(heating mechnism)는 이것에 한정되는 것은 아니고, 소위 복사가열, 고주파가열 등으로 해도 좋다. 열차단을 위한 하우징(housing)(3)은 가열히터(2) 외측에 배치된다.
로의 하방에는, 수냉챔버(water cooled chamber)(4) 및 베이스플레이트(base plate)(5)가 배치되어, 벨자(1)내부와 대기를 봉쇄하고 있다. 웨이퍼(8)은 스테이지(stage)(7)위에 보지되어 있고, 스테이지(7)은 모터(motor)(9)에 의해 상하동자재인 지지축(supporting shaft)(6)의 상단에 고정되어 있다. 수냉챔버(4)에는, 횡방향으로 웨이퍼를 로내에서 출입가능하도록 게이트밸브(gate valve)에 의해 개폐가능하게 구성되어 있는, 웨이퍼 주입구(미도시)가 설치되어 있다. 베이스플레이트 (5)에는 가스유입구 및 배기구가 있어서, 로내 가스분위기를 조정할 수 있다.
상기한 바와 같은 열처리장치(10)을 이용하여, 실리콘 기판의 급속가열 및 급속냉각을 위한 RTA처리를 다음과 같이 수행한다. 본 발명에 의한 열처리공정의 일례가 도2에 나타난다.
먼저, 열처리장치(10)에 인접하여 배치된, 미도시된 웨이퍼 핸들링장치로 실리콘 웨이퍼를 수냉챔버(4)의 주입구에 넣고, 최하단 위치에서 대기시킨 스테이지 (7)위에, 예를 들어, SiC보트를 통하여 위치시킨다. 이 때, 로 내부는 질소가스로 충분히 퍼지된다(purge).
질소가스에서 충분히(10초 이상, 도2에 나타낸 실시예에서는 55초) 퍼지한후, 분위기가스를 질소100%, 산소100% 또는 산소와 질소의 혼합가스로 치환하고, 가열히터(2)에 의해 벨자(1)내부에, 예를 들면, 500 ~ 1250℃의 온도구배를 만든다. 분할된 가열히터에 대하여 각각 독립하여 공급전력을 제어하면, 벨자(1)내부에서 높이방향에 대한 온도구배를 얻을 수 있다. 따라서, 열처리온도는, 스테이지(7)의 위치, 즉, 지지축(6)이 로내부로 주입되는 길이를 변화시킴으로써 선택할 수 있다. 벨자(1)내부에서 목적하는 온도구배를 얻은 후, 급속가열을 고온에서 수행하도록 스테이지(7)을 이동시킨다. 이 때의 승온속도는 약 50℃/초이지만, 승온속도를 이같은 시퀀스(sequence)에 한정할 필요는 없다. 승온시 웨이퍼에 열충격을 주지 않기 위해서, 600℃부근에서 수십초간 보지하는 것이 좋다. 생산성측면에서 볼 때, 승온속도를 고속으로 하는 것이 바람직하다.
그 후, 열처리단계가 개시된다. 스테이지(7)상의 실리콘 웨이퍼(8)의 온도를, 예를 들어, 1125℃ ~ 실리콘 융점 범위의 목적하는 온도(도2에서는 1200℃)까지 상승시키고, 소정시간(5초간 이상, 도2에서는 30초간)동안, 그 위치에서 보지시 킨다. 이 절차에 의해, 웨이퍼에는 보지시간동안 고온의 열처리를 가할 수 있다. 소정시간이 경과하여 고온열처리가 종료되면, 곧 모터(9)로 지지축(6)을 로 내부에서 꺼내어, 스테이지(7)을 하강시키고 수냉챔버(4)의 하단위치로 한다. 스테이지 (7)상의 웨이퍼는, 수냉챔버(4) 및 베이스플레이트(5)가 수냉되고 있기 때문에 급속냉각된다. 상온부근까지 냉각되면, 다시 질소가스로 치환하고, 최후에 웨이퍼 핸들링장치로, 웨이퍼를 로 외부로 꺼내어 RTA처리를 종료한다.
추가로 열처리하는 웨이퍼가 있는 경우에는, RTA장치(10)의 온도가 낮지 않기 때문에, 다음 실리콘 웨이퍼를 그 장치에 연속적으로 투입하여 열처리를 가하는 것이 가능하다.
이하, 본발명의 RTA처리 조건에 기초하여 수행된 실험경과를 설명한다. 먼저, 종래부터 행해져온 열처리조건과 산소석출량과의 관계를 조사하고, 다음과 같은 산소석출핵의 양을 제어하기 위한 열처리조건을 확립하기 위해서 실험을 반복하였다.
(실험1)
처음 조사된 요인은, 열처리분위기였다. 직경8인치, 결정방위<100>, 및 초기산소농도 16ppma(JEIDA)인 도전형P형 기판을 이용하여, 실리콘 기판에서 산소석출핵의 양에 대한 분위기가스의 영향을 확인하였다.
실험은 수소100%, 아르곤100%, 수소/아르곤 혼합가스, 산소100%, 질소100%의 분위기가스로 수행하였다. 열처리장치로는, 생산성, 작업성 및 실험정밀도를 고려하여, 급속가열·급속냉각장치를 사용하였다. 급속가열·급속냉각장치로서, AST Co., Ltd의 SHS-2800를 사용하였다. 열처리에서, 보지온도 및 보지시간은 각각 1200℃, 30초로 고정하였고, 냉각속도는 33℃/초로 고정하였다.
도3에 그 결과를 나타낸다. 분위기가스가 수소100%, 아르곤100% 혹은 이들의 혼합가스인 경우에는, 산소석출이 매우 적은 것을 알 수 있다. 반면, 산소100% 또는 질소100%에서는 석출되는 산소량이 많아 졌다.
산소석출량을 최적량으로 조정하는 경우, 석출량을 보다 많이 하는 것이 조정하기 쉽기 때문에, 산소100% 또는 질소100% 분위기를 이용하는 것이 바람직하다.
(실험2)
다음, 산소/질소 혼합가스의 영향을 혼합비를 변화시켜 확인하였다. 실리콘 기판은, 상기 실험1에서 사용한 것과 같은 것이었다. 열처리는, 각각 1150℃ 와 30초로 고정된 보지온도 및 시간, 33℃/초로 고정된 냉각속도에서 수행하였다.
그 결과를 도4에 나타낸다. RTA장치에서 산화석출물밀도는 분위기가스의 종류, 즉, 질소, 산소 또는 그 혼합가스에 관계없이 거의 일정하였다. 특히, 수% 이상의 산소를 혼합시키면, 산소석출은 보다 촉진되고, 100% 질소분위기 보다 안정한 석출이 얻어졌다. 또, 혼합가스는 취급이 용이하고 보다 안전하다.
도3,4의 결과는, RTA장치에 의한 열처리후에, 800℃/4시간 + 1000℃/16시간의 산소석출열처리(이하, 석출열처리로 칭함)가 가해진 기판에서 얻어진, 산소석출 량과 산화석출물 밀도와의 관계를 나타낸 것이다.
본 발명의 RTA장치에 의한 열처리만을 실시할 경우, 석출량을 결정하는 핵은 형성되었지만, 검출가능한 크기의 것들은 석출되지 않았기 때문에, 검출은 불가능하게 된다. 그러므로, 본 발명의 처리로 형성된 석출핵이 기판에서 성장하도록 석출열처리를 수행하였다. 이 석출열처리는 상기 온도조건에 한정되지 않고, 디바이스 제조 프로세스에서 수행되는 것과 같은 다양한 열처리에 의하면, 거의 동등한 효과를 얻을 수 있다.
도3에 나타난 산소석출량은, 열처리전후의 격자간 산소농도차로써 얻어졌는데, 상기 농도는 BioRad의 QS-300을 이용한 적외분광법(infrared spectroscopy)으로 측정하였다. 측정은 기판의 중심, R/2(여기서 R: 기판의 반경), 및 경방향 (radial direction)으로 20mm에 있는 3점에 대해 수행되었다.
또, 도4에 나타나 있는 내부결함밀도는 산소석출량에 있어서와 같이, 3점에 대해서 적외 간섭법(infrared interferometry)으로 측정하었다. 이것은, BioRad의 OPP(Optical Precipitate Profiler)를 이용하여 평가하였다.
측정은, 표면으로부터 내부 90㎛깊이의 영역에서 수행되었다. 본 평가법에서 얻어진 내부결함밀도는 산화석출물이나 적층결함밀도이지만, 그 대부분은 산소석출핵으로 되는 미소한 산화석출물이다.
(실험3)
다음으로, 최대 보지온도를 변화시켜, 기판중 산소석출핵의 양을 제어하는 방법에 대해서 시험하였다.
열처리는, 산소3%/질소혼합가스 분위기, 질소100%분위기, 산소100%분위기하에서, 직경이 8인치이고 결정방위가<100>인 도전형P형 실리콘 기판에 대하여, RTA장치에 의해 수행하였다.
기판의 초기산소농도는 16ppma였다.
상기 기판은, 1050℃, 1100℃, 1150℃, 1175℃, 1200℃ 및 1225℃의 6수준중 한 최대 보지온도에서, 각각 열처리되었다.
RTA장치에서의 열처리 보지온도 및 냉각속도는, 각각 30초, 33℃/초의 일정한 값으로 고정하였다. 이 실험3에서는, RTA장치에 의한 열처리후, 실험1과 같은 산소석출열처리를 또한 수행하였다.
그 결과를 도5에 나타낸다. 이 도에서 나타난 결과로부터 명백히 알 수 있듯이, RTA장치에 의한 열처리에 있어서 보지시간을 일정하게 할 때, 산소석출량은 1125℃ 이상의 범위에서만 보지온도에 의존하였다. 1125℃ 미만의 범위에서는, 석출핵이 형성되지 않았다. 점선으로 표시된 산소석출량 레벨(level)은, RTA처리를 실시하지 않고 석출열처리를 수행한 동일한 특정 시편에 대해 평가한 값을 나타내고 있다.
따라서, 1125℃ 이상의 최대 보지온도를 선택하면, 일정한 산소농도를 갖는 기판에 대하여, 산소석출량을 임의의 값으로 선택하는 것이 가능하다. 즉, RTA처리에 있어서 1125℃ 이상의 보지온도를 선택하면, 상기 분위기에서 산소석출량을 목적하는 값으로 조정하는 것이 가능함을 알 수 있었다.
(실험4)
또한, RTA처리에서 보지시간을 변화시킴에 의해서도, 유사한 제어를 할 수 있다. 다음 열처리는 RTA장치에 의해 수행되었다. 열처리는 질소분위기에서 수행되었다. 기판의 초기 산소농도는 16ppma였다. 기판의 산소석출량은, 1200℃의 최대 보지온도에서 보지시간을 변화시켜서, 즉, 보지시간을 10, 20 혹은 30초로 하면서 제어하였다. 또한 이 경우, RTA장치에 의한 열처리후 실험1과 같이 산소석출열처리를 수행하였다.
도6은, RTA처리에 있어서 보지시간과 석출열처리후 산소석출량과의 관계를 나태내고 있는데, 보지시간이 길어짐에 따라 산소석출량이 증가하고 있는 것을 알 수 있다. 즉, 산소석출량은, RTA처리에서 보지온도를 1125℃ 이상으로 고정하고, 보지시간을 변화시킴으로써 제어할 수 있다.
이 보지온도에서 산소석출량을 조정하기 위해서, 보지시간은 특히 한정되지는 않지만, 열처리장치로써의 RTA장치의 제약으로 5초 이상이 바람직한 것으로 생각된다. 반면, 장시간의 열처리는 석출핵밀도를 증가시키므로, 지나치게 열처리를 길게 하면 매우 작은 석출이 고밀도로 발생한다. 그러한 작은 석출핵은 그 후의 석출열처리에서 소멸하고, 최종적으로 산소석출이 억제되어 제어가 불가능해져 버린다. 따라서, 보지시간은, 장치상의 이유로 10분 이내, 바람직하게는 2 혹은 3분 이하가 좋다.
(실험5)
본 발명에 있어서 산소석출량에 대한 냉각속도의 영향을 확인하였다.
직경이 8인치이고 결정방위가<100>인 도전형P형 실리콘 기판에 대하여, RTA장치로 열처리를 수행하였다. 상기 열처리는 질소분위기하에서 수행되었다. 기판중 초기산소농도는 16ppma였다.
최대 보지온도를 1200℃, 보지시간을 30초로 하고, 냉각속도를 8, 15, 혹은 33℃/초로 변화시키면서, 상기 기판을 열처리하였다. 또한 이 실험에서, RTA장치에 의한 열처리후, 실험1과 같이 산소석출열처리를 수행하였다.
도7에는, RTA처리에 있어서 냉각속도와 산소석출량의 관계가 나타나 있다. 이 도에 나타난 결과에서 알 수 있듯이, 산소석출량은 냉각속도에 의존하지 않았다. 그러나, 보다 단시간의 열처리가 바람직하기 때문에, 냉각속도는 8℃/초 이상이 바람직하다.
(실험6)
열처리되는 웨이퍼의 산소농도를 변화시켜서, 산소석출량을 제어(목적하는 산화석출물 밀도, 1×1010defects/㎤)한 예를 이하에 나타낸다.
산소농도가 각각 12, 13, 15, 17ppma인 기판을, 최대 보지온도 1200℃, 보지시간 30초 및 100%산소분위기하에서 33℃/초의 냉각속도의 조건으로 열처리하였다. 이 실험에서도, RTA장치에 의한 열처리후, 실험1과 같이 산소석출열처리를 수행하였다.
도8에는, 기판의 초기산소농도와 석출열처리후 산화석출물 밀도의 관계가 나 타나 있다. RTA처리를 생략한 경우, 내부결함밀도(산화석출물밀도)는 산소농도에 크게 의존하고, 저산소농도 범위에서 석출량이 부족한 것으로 관찰되었다. 반면, 산소분위기하에서 RTA처리를 수행하면, 내부결함밀도(산화석출물밀도)가 기판의 초기산소농도에 거의 의존하지 않았다. 즉, 본 발명에 의하면, 산소석출특성을 제어하기 위해서 기판의 초기산소농도를 제어할 필요가 없다는 것을 알 수 있다. 석출밀도에 있어서 약간의 차이는 보지시간 등의 조정으로 더욱 작게 제어할 수 있다. 또한, 웨이퍼중 초기산소농도가 14ppma 이하인 경우에도, 3×109defects/㎤ 이상의 내부결함밀도(산화석출물 밀도)를 유지한 웨이퍼가 얻어졌다. 석출열처리전(RTA처리후)의 웨이퍼중 산소농도는, 초기산소농도와 거의 같았다.
(실험7)
본 발명의 열처리를 실시한 실리콘 기판을 이용하여, 에피텍셜 성장을 수행하였다. 실험6에서 제조된 각 기판(석출열처리를 행하지 않음)에 종래방법으로 에피텍셜막을 성장시켰다. 그 다음, 기판상의 내부결함밀도(산화석출물 밀도)를 측정하였다. 그 결과, 모든 기판은 1×1010defects/㎤ 수준으로 석출물을 함유하였고, 그로 인하여 게터링 사이트로써 충분한 산소석출이 기판에서 행해지고 있음을 알 수 있었다. 디바이스제조 프로세스에는 에피텍셜 성장뿐 아니라 다양한 열처리단계가 포함되고, 각 공정단계에 대하여 적절한 산소석출량이 설정된다. 따라서, 그러한 적정 산소석출을 위한 산소석출핵을, 본 발명의 열처리를 통해 기판중에 미리 제공하여, 후단계의 수율을 개선할 수 있다.
상기한 실험 및 조사를 요약하면, RTA장치에 의한 열처리를 통해, CZ법으로 제조된 실리콘 기판에 산소석출핵을 형성시킬 때, 질소100% 또는 산소100% 혹은 산소와 질소의 혼합분위기하에서, 열처리조건을 1125℃ ~ 실리콘의 융점 범위의 최대 보지온도 및 5초 이상의 보지시간으로 하여 열처리를 가한 후, 최대 보지온도로부터 8℃/초 이상의 냉각속도로 급속냉각하면, CZ법에 의해 제조된 실리콘 기판의 산소농도를 제어하지 않고도 목적하는 산소석출특성을 갖는 실리콘 기판을, 비교적 용이한 공정을 통해 저비용에서 고생산성으로 제공할 수 있다.
상기 공정에 있어서, RTA처리 전후에, 상기 RTA장치의 내부는 완전히 질소분위기로 치환되는 것이 바람직하다.
상기한 바와 같이 RTA장치의 내부가 질소로 충분히 치환되면, RTA처리직후 실리콘 기판에 두께 20 ~ 40Å인 조성불명의 막이 형성되기 때문에, 산소석출특성을 안정하게 제어할 수 있다.
상기 막에 대해서, RTA처리직후의 실리콘 기판을 엘립소미터(ellipsometer)(타원편광해석기, elliptical polarization analyzer)로 확인한 바, 조성이 명확하지 않았지만 산화막 또는 질화막으로 생각되는 막이 20 ~ 40Å두께로 형성되어 있었다. 그러나 특개평3-77330호 공보(출원)에 개시된 것과 같은 두꺼운 산화막은 형성되지 않았다. 상기 막은 급속가열 및 급속냉각동안 형성되었지만, 그러한 막의 두께 및 품질을 유지하기 위해서는 열처리전후에 질소분위기로 완전히 펄지하는 것이 바람직하다.
열처리전에 질소펄지를 하지 않고 산소분위기를 이용하는 경우, 같은 RTA처리조건에서 열처리직후 약 180Å의 산화막이 형성된다.
실리콘 표면에 산화막이 생성되면, 일반적으로 실리콘 내부에 격자간 (interstitial) 실리콘이 도입되고, 이 격자간 실리콘이 산소석출을 억제하는 것이 알려져 있다. 그러므로, RTA처리에 의해 형성된 막이 지나치게 두꺼워지면, 산소석출을 억제하게 된다. 따라서, 산소석출의 제어를 위해서는 실리콘 표면에 형성되는 막을 20 ~ 40Å 두께로 하는 것이 바람직하다.
본 발명에 있어서 최대 특징은, 기판중 산소농도를 제어하지 않고, RTA처리에서의 최대 보지온도 및 보지시간을 변화시킴으로써, 기판중 산소석출핵의 양을 목적하는 양으로 조정할 수 있다는 것이다.
이와 같이 하면, 예를 들어, CZ법의 공정동안 결정에 도입되는 산소를 제어할 필요가 없고, 목적하는 산소석출특성을 갖는 실리콘 기판을 비교적 용이한 공정을 통해 고생산성으로 저비용에서 제조할 수 있다. 또한, 상기 기판에 석출열처리를 가하면, 목적하는 양의 산화석출물을 갖는 실리콘 기판을 제조할 수 있다.
보지시간을 일정하게 하고 최대 보지온도를 변화시키거나, 최대 보지온도를 일정하게 하고 보지시간을 변화시켜서, 기판중 산소석출핵의 양을 제어할 수 있다.
상기한 바와 같이, 본 발명의 RTA처리방법에 의해 RTA처리된 실리콘 기판은, 산소석출핵의 함량이 제어되어 석출열처리후 균일한 산화석출물이 형성되는 실리콘 기판이다. 뿐만 아니라, 실리콘 기판중에 함유된 산소농도를 제어하지 않아도, RTA 처리후 석출열처리를 실시함에 의해, 목적하는 산소석출량을 균일하게 갖는 기판을 얻을 수 있다.
더욱이, 본 발명의 열처리가 가해진 실리콘 기판상에 에피텍셜막을 성장시킨 에피텍셜 웨이퍼는, 게터링 사이트로서 충분한 산소석출이 행해져 있는 에피텍셜 웨이퍼이기 때문에, 반도체 디바이스 제조용으로 매우 유용하다. 디바이스 프로세스에는 에피텍셜 성장뿐 아니라 다양한 열처리공정이 포함되고, 각 공정단계에 대하여 적정 산소석출량이 설정된다. 그러므로, 그러한 적정 산소석출량에 따른 석출핵을, 본 발명의 열처리를 통해 기판중에 미리 제공함으로써, 후단계의 수율을 개선할 수 있다.
본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는, 예시이고, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 유사한 작용효과를 제공하는 것은, 어느것에 있어서도 본 발명의 기술적 범위에 포함된다.
이상에서 상술한 바와 같이, 본 발명에 의하면, CZ법에 의해 제조된 실리콘기판중의 산소농도를 제어하지 않고, 급속가열·급속냉각장치를 이용하여 고온열처리에서 보지온도·보지시간을 변화시킴으로써, 목적하는 산소석출특성을 갖는 실리콘 기판을 얻을 수 있다. 따라서, 단결정제조시 복잡한 산소농도제어 및 그 후 기판에 대한 장시간의 산소석출열처리가 불필요하고, 또한 열처리전 산화막 형성 등의 전처리가 불필요하게 된다. 그러므로, 수율 및 생산성을 개선할 수 있다.
더욱이, 산소석출핵의 양 자체를 적게 제어할 수 있기 때문에, 특정 디바이 스제조 프로세스에 상응하는 양의 산소석출핵을 갖는 기판을 제조할 수 있다. 또한, 그러한 기판은 에피텍셜기판으로서 매우 유용한 실리콘기판이다.

Claims (12)

  1. 급속가열·급속냉각장치(rapid thermal annealer)를 이용하여 쵸크랄스키법에 의해 제조된 실리콘 기판을 열처리하는 방법에 있어서, 질소 100%, 산소 100% 또는 산소와 질소의 혼합분위기하에서, 실리콘 기판을 1125℃ ~ 실리콘의 융점사이의 최대 보지온도까지 가열하고, 이 최대 보지온도에서 5초 이상 보지한 후, 최대 보지온도로부터 8℃/초 이상의 냉각속도로 급속냉각하는 방법으로서,
    상기 최대 보지온도와 보지시간을 변화시키는 것, 상기 보지시간을 일정하게 하고 상기 최대 보지온도를 변화시키는 것, 및 상기 최대 보지온도를 일정하게 하고 상기 보지시간을 변화시키는 것 중 어느 하나에 의하여, 기판 중의 초기 산소농도가 12ppma에서 17ppma의 범위내에서 함유산소농도에 관계없이 실리콘기판사이에서 기판 중의 산소석출핵의 양을 3×109∼1×1010 개/㎤의 범위내가 되도록 제어하는 것을 특징으로 하는 실리콘 기판의 열처리방법.
  2. 제1항에 있어서, 급속가열·급속냉각장치에 의한 열처리전후에, 상기 장치 내부가 질소분위기로 완전히 치환되는 것을 특징으로 하는 실리콘 기판의 열처리방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항의 방법에 의해 열처리된 실리콘 기판.
  7. 제6항에 있어서, 기판중 산소석출핵의 함량이 열처리후 균일한 산화석출물이 형성되도록 제어되는 것을 특징으로 하는 실리콘 기판.
  8. 제6항에 있어서, 기판중 산소농도가 14ppma 이하이고, 내부결함밀도(bulk defect density)가 3×109defects/㎤ 이상인 실리콘 기판.
  9. 제1항의 방법에 의해 열처리된 실리콘 기판상에 성장된 에피텍셜막을 포함하는 에피텍셜 웨이퍼.
  10. 삭제
  11. 삭제
  12. 삭제
KR1019990026310A 1998-07-07 1999-07-01 실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼 KR100694237B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-208712 1998-07-07
JP20871298A JP3711199B2 (ja) 1998-07-07 1998-07-07 シリコン基板の熱処理方法

Publications (2)

Publication Number Publication Date
KR20000011405A KR20000011405A (ko) 2000-02-25
KR100694237B1 true KR100694237B1 (ko) 2007-03-14

Family

ID=16560843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026310A KR100694237B1 (ko) 1998-07-07 1999-07-01 실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼

Country Status (5)

Country Link
US (2) US6143071A (ko)
EP (1) EP0971055A3 (ko)
JP (1) JP3711199B2 (ko)
KR (1) KR100694237B1 (ko)
TW (1) TW499512B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389058B1 (ko) * 2009-03-25 2014-04-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180525B1 (en) * 1998-08-19 2001-01-30 Micron Technology, Inc. Method of minimizing repetitive chemical-mechanical polishing scratch marks and of processing a semiconductor wafer outer surface
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
KR100957729B1 (ko) * 1998-09-02 2010-05-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4270713B2 (ja) 2000-05-09 2009-06-03 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP4131077B2 (ja) * 2000-06-30 2008-08-13 株式会社Sumco シリコンウェーハの製造方法
US6599815B1 (en) * 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2002176058A (ja) * 2000-12-11 2002-06-21 Sumitomo Metal Ind Ltd シリコン半導体基板の製造方法
US6709957B2 (en) * 2001-06-19 2004-03-23 Sumitomo Mitsubishi Silicon Corporation Method of producing epitaxial wafers
JP4345253B2 (ja) * 2001-09-25 2009-10-14 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
US7200439B2 (en) * 2003-01-24 2007-04-03 Proteus Biomedical, Inc. Method and apparatus for enhancing cardiac pacing
WO2004066814A2 (en) * 2003-01-24 2004-08-12 Proteus Biomedical Inc. Method and system for remote hemodynamic monitoring
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
US7316557B2 (en) * 2004-05-08 2008-01-08 Good Earth Tools, Inc. Die for extruding material
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5037988B2 (ja) * 2007-03-29 2012-10-03 新電元工業株式会社 SiC半導体装置の製造方法
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5512137B2 (ja) * 2009-01-30 2014-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
US8252700B2 (en) 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
JP5504664B2 (ja) * 2009-03-25 2014-05-28 株式会社Sumco シリコンエピタキシャルウェーハおよびその製造方法
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
JP5504667B2 (ja) * 2009-03-25 2014-05-28 株式会社Sumco シリコンウェーハおよびその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Sumco シリコンウェーハおよびその製造方法
JP5471359B2 (ja) * 2009-11-26 2014-04-16 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP5441261B2 (ja) * 2010-02-17 2014-03-12 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2011222842A (ja) * 2010-04-13 2011-11-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
CN102336409A (zh) * 2011-07-30 2012-02-01 常州天合光能有限公司 降低多晶硅金属杂质的方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
WO2013125014A1 (ja) * 2012-02-23 2013-08-29 富士電機株式会社 半導体装置の製造方法
JP2013175742A (ja) * 2013-03-29 2013-09-05 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5660237B2 (ja) * 2014-03-18 2015-01-28 株式会社Sumco シリコンウェーハの製造方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
CN111430236B (zh) * 2020-05-06 2021-05-14 合肥晶合集成电路股份有限公司 一种晶圆的退火方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943558A (en) * 1988-04-15 1990-07-24 Ford Motor Company Preparation of superconducting oxide films using a pre-oxygen nitrogen anneal
JP2706527B2 (ja) * 1989-08-21 1998-01-28 富士通株式会社 シリコン単結晶ウェハーの加工方法
JPH04152518A (ja) * 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
JPH1092761A (ja) * 1997-06-09 1998-04-10 Sumitomo Sitix Corp シリコンウエーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Applied Physics 제79권 제5호(1996) 2707*

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389058B1 (ko) * 2009-03-25 2014-04-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
US8890291B2 (en) 2009-03-25 2014-11-18 Sumco Corporation Silicon wafer and manufacturing method thereof
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof

Also Published As

Publication number Publication date
TW499512B (en) 2002-08-21
JP3711199B2 (ja) 2005-10-26
US6143071A (en) 2000-11-07
JP2000031150A (ja) 2000-01-28
US6264906B1 (en) 2001-07-24
EP0971055A3 (en) 2002-03-06
EP0971055A2 (en) 2000-01-12
KR20000011405A (ko) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100694237B1 (ko) 실리콘 기판의 열처리방법, 이 방법으로 열처리된 기판, 그 기판을 이용한 에피텍셜 웨이퍼
KR100573664B1 (ko) 리튬 탄탈레이트 기판 및 이의 제조 방법
CN100527369C (zh) Igbt用硅晶片及其制备方法
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US8920560B2 (en) Method for manufacturing epitaxial wafer
JPH0845945A (ja) シリコンウェーハのイントリンシックゲッタリング処理法
WO2007148490A1 (ja) シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ
KR20010090002A (ko) 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법
JPH11186277A (ja) シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
KR0127998B1 (ko) 실리콘결정중의 수소농도 측정방법
KR101276138B1 (ko) 단결정의 제조방법 및 어닐 웨이퍼의 제조방법
KR100566824B1 (ko) 실리콘 반도체기판 및 그의 제조방법
CN109477240B (zh) 单晶硅板状体及其制造方法
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
CN113862777B (zh) 一种用于制造单晶硅棒的拉晶炉、方法及单晶硅棒
KR20060093645A (ko) 단결정 제조방법 및 단결정
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP2002110685A (ja) シリコンウェーハの熱処理方法
JP3811582B2 (ja) シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
KR100780097B1 (ko) 실리콘 단결정의 제조방법, 및 그 방법으로 제조된 실리콘단결정과 실리콘 웨이퍼
JP2000269288A (ja) シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法
JP6729411B2 (ja) シリコン単結晶の製造方法
KR20010063030A (ko) 실리콘 웨이퍼의 플로우 패턴 결함 감소방법
JPH02293399A (ja) GaAsインゴットの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee