KR100511121B1 - 반도체소자의접속구조및방법,그구조를이용한액정표시장치및그것을이용한전자기기 - Google Patents

반도체소자의접속구조및방법,그구조를이용한액정표시장치및그것을이용한전자기기 Download PDF

Info

Publication number
KR100511121B1
KR100511121B1 KR10-1998-0703284A KR19980703284A KR100511121B1 KR 100511121 B1 KR100511121 B1 KR 100511121B1 KR 19980703284 A KR19980703284 A KR 19980703284A KR 100511121 B1 KR100511121 B1 KR 100511121B1
Authority
KR
South Korea
Prior art keywords
semiconductor element
substrate
liquid crystal
space
adhesive layer
Prior art date
Application number
KR10-1998-0703284A
Other languages
English (en)
Other versions
KR20000064326A (ko
Inventor
겐지 우치야마
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20000064326A publication Critical patent/KR20000064326A/ko
Application granted granted Critical
Publication of KR100511121B1 publication Critical patent/KR100511121B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

기판(13)상에 반도체 IC(7)를 접속하는 반도체 소자의 접속 구조에 있어서, 기판(13)과 반도체 IC(7)와의 사이에 개재하여 양자를 접착하는 접착층(31)을 마련한다. 이 접착층(31)은, 기판(13)과 반도체 IC(7)를 접합하는 접합제로서의 ACF(32)와, 그 ACF(32)의 내부에 형성된 공간(33)을 갖는다. IC(7)가 열등으로 인하여 변형해도 그 변형은 공간(33)에 의해서 흡수되며, 따라서, 범프(28, 29)의 접속 상태가 불안정하게 되지 않는다.

Description

반도체 소자의 접속 구조 및 방법, 그 구조를 이용한 액정 표시 장치 및 그것을 이용한 전자 기기
본 발명은, 기판 상에 반도체 소자를 접속하기 위한 반도체 소자의 접속 구조와, 그 구조를 이용한 액정 표시 장치 및 그 액정 표시 장치를 사용한 전자 기기에 관한 것이다.
최근, 네비게이션 시스템, 텔레비젼, 팜탑 컴퓨터, 전자 수첩, 휴대 전화기 등의 각종 전자 기기에 있어서, 가시 정보를 표시하기 위해서 액정 표시 장치가 널리 사용되고 있다. 이 액정 표시 장치는, 일반적으로, 액정 패널에 액정 구동용 IC 즉 반도체 소자를 접속하고, 또한 그 액정 패널에 백 라이트, 케이싱 등의 부대 부품을 장착함으로써 구성된다. 여기에 말하는 액정 패널은, 통상, 적어도 2장의 액정용 기판 사이의 틈에 액정을 충전하여, 필요에 따라서 그 위에, 편광판, 컬러 필터 등을 장착함으로써 구성된다.
액정 구동용 IC을 액정 패널에 접속하는 방법으로서는, 종래로부터 여러 가지 생각되고 있으며, 예를 들면, COB(Chip On Board) 방식이나 COG(Chip On Glass) 방식 등에 기초를 둔 접속 방법이 생각된다. COB 방식으로서는, 배선 패턴을 형성한 절연 기판 상에 ACF(Anisotropic conductive film) 그 외의 접합제를 사용하여 액정 구동용 IC을 접속하고, 그 절연 기판을 히트 실(heat seal)등을 사이에 끼워 액정 패널에 접속한다.
한편, COG 방식으로서는, 전극 단자가 형성된 글라스 기판 상에 ACF등을 사용하여 액정 구동용 IC을 직접적으로 접속한다. COB 방식 및 COG 방식의 어느 쪽의 경우라도, 액정 구동용 IC등의 반도체 소자는, 절연 기판이나 액정용 글라스 기판 등의 기판 상에 접속된다.
상기 종래의 접속방법으로서는, 기판과 액정 구동용 IC와의 사이에 ACF 그 외의 접합제가 틈이 없이 균일하게 충전되어 있다. 그 때문, 액정 구동용 IC을 압착할 때에 그 IC에 휘어짐이 생기거나, 온도 변화에 기인하여 액정 구동용 IC 및/또는 기판이 변형할 때, 기판상의 전극에 접촉하는 액정 구동용 IC의 범프 부분에 지나친 응력이 발생하여, 그 결과, 전기 접속 상태가 불안정하게 될 우려가 있다. 또한, 그와 같은 문제의 발생을 회피하기 위해서는, 액정 구동용 IC의 압착 조건을 좁은 허용 범위내에서 엄히 관리하지 않으면 안되고, 따라서, 복잡한 공정 관리가 요구된다.
또한, 일본 특허 공개평 2-42738호 공보에 의하면, COB 설치 프린트 회로판에 있어서 IC 칩과 기판과의 사이에 완충층으로서의 유연성 접착제층을 마련함에 의해, 양자간의 접합 신뢰성을 향상시킨 접속 구조도 개시되어 있다. 그렇지만, 종래의 접속 구조로서는, 완충 작용을 얻기 위해서 전용의 유연성 접착층을 형성하지 않으면 안되고, 부품 원가 및 제조 원가가 비싸게 된다고 하는 문제가 있다.
본 발명은, 반도체 소자의 접속 구조에 있어서의 종래의 문제점을 감안하여 이루어진 것이며, 극히 간단한 구성을 부가하는 것만으로, 기판에 대한 반도체 소자의 접속 상태를 안정적으로 유지할 수 있도록 하는 것을 목적으로 한다.
도 1은 본 발명에 관계되는 반도체 소자의 접속 구조의 한 실시 형태를 나타내는 단면도.
도 2는 도 1에 있어서의 화살표 A에 따라서 반도체 소자의 접합 부분을 나타내는 평면도.
도 3은 본 발명에 관계되는 액정 표시 장치의 한 실시 형태를 나타내는 측면단면도.
도 4는 도 3의 액정 표시 장치의 분해 사시도.
도 5는 전자 기기 내에서 액정 표시 장치와 다른 회로를 전기적으로 접속하기 위한 탄성체 커넥터의 일례를 나타내는 사시도.
도 6은 본 발명에 관계되는 전자 기기의 한 실시 형태인 휴대 전화기를 나타내는 분해 사시도.
도 7은 접합제의 속에 설치되는 공간의 설치 방법의 변형예를 나타내는 평면도.
도 8은 반도체 소자의 범프 배열의 변형예를 나타내는 평면도.
본 발명은 상기의 목적을 달성하기 위해서, 본 발명에 관한 반도체 소자의 접속 구조는, 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 구조에 있어서, 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 구조에 있어서, 기판과 반도체 소자와의 사이에 개재하여 양자를 접착하는 접착층을 갖고 있으며, 그 접착층은, 기판과 반도체 소자를 접합하는 접합제와, 그 접합제의 내부에 형성된 공간을 갖는 것을 특징으로 한다.
상기 접속 구조에 의하면, 반도체 소자와 기판을 접합할 때에, 접합제 속에 굳이 공간을 형성함에 따라, 기판 또는 반도체 소자의 변형에 대응하여 공간이 자유롭게 변형하여 반도체 소자 등의 변형을 흡수한다. 그 결과, 반도체 소자 또는 기판이 변형하는 경우라도 반도체 소자의 전극 부분에 지나친 부하가 가해지는 것을 방지할 수 있으며, 따라서, 반도체 소자의 전기 접속 상태를 안정한 양호한 상태로 유지할 수 있다.
공간은, 후술하는 바와 같이 가압 헤드로 IC를 가압하고, 동시에 가열함에 따라 접합제 속에 형성된다. 가압 헤드의 온도가 접착제에 가해졌을 때, 접착제의 점도가 급격히 저하하고, 그리고 외부로 흘러나옴에 따라, 공간을 형성할 수 있다. 이와 같이, 접착제 속에 굳이 공간을 형성하는 것에 의해, 반도체 소자 또는 기판에 가해지는 변형을 완화시킬 수 있다.
상기 구성에 있어서, 반도체 소자로서는 IC 칩, LSI 칩 등의 소자가 고려된다. 또한, 액정 표시 장치를 상정하는 경우에는, 반도체 소자로서 액정 구동용 IC 등이 고려된다. 또한, 기판으로서는, COB 방식의 경우인 절연 기판, COG 방식의 경우인 액정용 투명 기판, 기타 각종의 접속 방법에 대응한 각종의 기판이 고려된다. 또한, 접합제로서는, ACF(Anisotropic conductive film: 이방성 도전막)나 통상의 접착제 등이 고려된다.
ACF라는 것은, 열가소성 수지 필름 또는 열경화성 수지 필름 속에 도전 입자를 분산시킨 것으로, 열압착을 받는 것에 따라 단일 방향으로의 도전성을 발휘하는 접합제이다.
한편, 통상의 접착제란, 주로 기판과 반도체 소자를 기계적으로 접합시킬 뿐, 전기적인 접속의 역할은 갖지 않는 접착제이다.
ACF를 사용하는 경우는, 기판상의 단자와 반도체 소자의 범프가 ACF내의 도전 입자를 통하여 전기적으로 접속된다. 한편, 통상의 접착제를 사용하는 경우는, 기판상의 단자와 반도체 소자의 범프가 직접적으로 접속되어 전기적인 통전이 이루어지며, 그 상태에서 통상의 접착제에 의해서 반도체 소자가 기판에 기계적으로 접착된다.
반도체 소자로서 액정 표시 장치에 쓰이는 액정 구동용 IC을 고려하면, 그 액정 구동용 IC의 능동면에는 복수의 범프가 열 형태로 나열된다. 이 열 형태의 양태로서는 여러 가지 고려되지만, 예를 들면 도 2 및 도 7에 도시되는 바와 같이, 긴 쪽 방향으로 열 형태(도면에서는 2열)로 나열된 한 쌍의 범프열(28, 29)과, 짧은 쪽 방향으로 열 형태(도면에서는 2열)로 나열된 한 쌍의 범프열(28, 28)에 의하여 고리형상으로 배열될 때가 있다. 또한, 도 8에 도시되는 바와 같이, 긴 쪽 방향 또는 짧은 쪽 방향에 관해서만 한 쌍의 범프열(28, 29)이 마련될 때도 있다.
이상과 같은 범프 배열을 갖는 반도체 소자를 기판 상에 접속할 때는, 도 2에 도시되는 바와 같이, 고리형상의 범프에 의해서 둘러싸이는 영역내의 접합제 속에 공간(33)을 형성하거나, 도 7에 도시되는 바와 같이, 각각의 범프(28, 29)의 사이나 범프열의 외측에 공간(33)을 형성하거나 할 수 있다.
접합제 내부에 형성되는 공간은, 용적이 큰 단일의 공간이어도 좋고, 또는, 용적이 작은 복수의 공간을 서로 근접하여 배치함으로써 형성된 공간이어도 좋다.
또, 접착제중에 차지하는 공간의 비율이 5% 내지 70%인 것이 바람직하고, 보다 바람직하게는 10% 내지 30%인 것이 바람직하다. 이것은, 공간의 비율이 5% 미만의 경우, 반도체 소자 또는 기판에 관계되는 변형(또는 응력)을 흡수할 수 없기 때문이며, 반대로 70%를 초과한 경우, 반도체 소자와 기판(특히 기판에 형성된 단자)을 접속하는 것에 신뢰성이 저하하기 때문이다. 적어도 5% 내지 70%의 사이에서 공간을 설정함에 따라, 접속 신뢰성은 확보할 수 있지만, 보다 바람직하게는 10% 내지 30% 사이에 공간의 비율을 설정함에 따라, 접속 신뢰성이 향상한 구조가 얻어진다.
또, 접착층이 엑폭시계(epoxy-based)의 접착제로 이루어진다. 그리고, 그 접착층은, 반도체 소자 또는 기판의 변형을 흡수하는 작용을 갖는다.
또, 본 발명의 반도체 소자의 접속 방법은, 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 방법에 있어서, 기판과 반도체 소자와의 사이에 개재하여 양자를 접착하는 접착층을 개재시켜, 고온으로 가열된 가압 헤드로 상기 반도체 소자를 강압함으로써 상기 접착층을 가압 및 가열하여, 상기 기판과 반도체 소자를 접속함과 동시에, 상기 접착층 속에 공간을 형성하는 것을 특징으로 한다. 이러한 구성으로 하는 것에 의해, 반도체 소자 또는 기판에 관계되는 변형을 공간에 의해 완화할 수 있으며, 신뢰성이 향상한 접속 구조를 얻을 수 있다. 또, 접착층이 엑폭시계의 접착제로 이루어지는 것을 특징으로 한다.
본 발명에 관계되는 액정 표시 장치는, 이상으로 설명한 반도체 소자의 접속 구조를 이용하여 구성되는 액정 표시 장치이다. 보다 구체적으로는, 본 발명에 관계되는 액정 표시 장치는, 액정을 사이에 끼운 서로 대향하는 한 쌍의 액정용 기판과, 적어도 한 쪽의 액정용 기판 상에 접속되는 반도체 소자와, 액정용 기판과 반도체 소자와의 사이에 개재하여 양자를 접착하는 접착층을 갖는 액정 표시 장치로써, 그 접착층이, 액정용 기판과 반도체 소자를 접합하는 접합제와, 그 접합제의 내부에 형성된 공간을 갖는 것을 특징으로 한다.
상술한 바와 같이, 접착제중에 차지하는 공간의 비율이 5% 내지 70%, 보다 바람직하게는 10% 내지 30%의 범위로 설정함으로써 반도체 소자와 기판에 형성된 전극 단자를 높은 신뢰성으로 접속할 수 있다.
또한, 본 발명에 관계되는 액정 표시 장치를 이용한 전자 기기는, 예를 들면 네비게이션 시스템, 텔레비젼, 팜탑 컴퓨터, 전자 수첩, 휴대 전화기 등의 각종 기기가 구체예로서 고려된다. 보다 구체적으로는, 복수의 반도체 구동용 출력 단자와, 그것들의 반도체 구동용 출력 단자에 접속되는 액정 표시 장치와, 입력 장치 등을 갖는 전자 기기로써, 그 액정 표시 장치는, 액정을 사이에 끼운 서로 대향하는 한 쌍의 액정용 기판과, 적어도 한 쪽의 액정용 기판 상에 접속되는 반도체 소자와, 액정용 기판과 반도체 소자와의 사이에 개재하여 양자를 접착하는 접착층을 갖는다. 그리고, 그 접착층은 액정용 기판과 반도체 소자를 접합하는 접합제와, 그 접합제의 내부에 형성된 공간을 갖는다.
도 6은, 본 발명에 관계되는 액정 표시 장치를 이용한 전자 기기의 한 실시 형태로써, 휴대 전화기의 일례를 나타내고 있다. 상기 휴대 전화기는, 상부 본체(1) 및 하부 본체(2)를 갖는다. 상부 본체(1) 속에는, 키보드(10)등을 제어하기 위한 PCB(Printed Circuit Board)등이 포함된다. 또한, 하부 본체(2) 속에는, 제어용 LSI등을 탑재한 제어 회로 기판(3) 및 그 회로 기판(3)을 탑재한 본체 기판(4)이 수납된다. 본체 기판(4) 상에는 본 발명에 관계되는 액정 표시 장치(5)가 장착된다. 본체 기판(4)의 표면에는, 복수의 반도체 구동용 출력 단자(6)가 배선 패턴으로서 형성되어 있다. 액정 표시 장치(5)는 그 내부에 액정 구동용 IC(7), 즉 반도체 소자를 갖고 있고, 액정 표시 장치(5)를 본체 기판(4) 상에 장착한 상태로 액정 구동용 IC(7)가 반도체 구동용 출력 단자(6)에 전기적으로 접속된다. 하부 본체(2) 속에 액정 표시 장치(5) 그 밖의 필요 기기를 배설하고, 그 후, 상부 본체(1)를 위쪽으로부터 씌우는 것에 의해 휴대 전화기가 완성한다. 또, 부호(20)는 스피커를 나타내고 있다.
액정 표시 장치(5)는, 예를 들면 도 4에 도시되는 바와 같이, 액정 패널(8), 백 라이트 유닛(9), 실드 케이스(11) 및 탄성체 커넥터(12)를 갖는다. 액정 패널(8)은, 도 3에 도시되는 바와 같이, 투명한 글라스에 의해서 형성된 제 1 액정용 기판(13) 및 동일 투명한 글라스에 의해서 형성된 제 2 액정용 기판(14)을 갖는다. 제 1 액정용 기판(13)의 내측 표면에는 투명 전극(18)이 형성되며, 한편, 제 2 액정용 기판(14)의 내측 표면에는 투명 전극(19)이 형성된다. 이것들의 전극은, 어느 것이나, ITO(Indium Thin Oxide) 그 밖의 투명 전도 재료에 의해서 형성된다.
제 1 액정용 기판(13) 및 제 2 액정용 기판(14)의 각각의 외측 표면에는, 편광 수단으로 하여 편광판(16a) 및 편광판(16b)이 설치된다. 제 1 액정용 기판(13)과 제 2 액정용 기판(14)과는 고리형상의 실제(17)에 의해서 소정의 틈, 이른바 셀 갭을 가져 액체 밀접 상태로 접착된다. 그리고, 이 셀 갭내에 액정이 봉입된다. 제 1 액정용 기판(13)중 제 2 액정용 기판(14)의 외측(도 3의 우측)으로 돌출한 부분(13a)의 내측 표면의 우측단부에는 반도체 입력용 단자(21)가 형성된다. 반도체 소자로서의 액정 구동용 IC(7)은 접착층(31)에 의해서 제 1 액정용 기판(13)상에 직접적으로 접착되어, 이것에 의해, IC(7)의 출력용 범프(28)가 투명 전극(18)에 접속되며, 다른 쪽, IC(7)의 입력용 범프(29)가 반도체 입력용 단자(21)에 접속된다.
이와 같이 본 실시 형태로서는, 액정 구동용 IC(7)가 액정 패널(8)을 구성하는 액정용 기판(13) 상에 직접적으로 접합되는 형식의 액정 표시 장치, 즉 COG(Chip On Glass)형 액정 표시 장치가 사용되고 있다.
도 3에 있어서, 백 라이트 유닛(9)은, 도광체(22) 및 그 좌측 단부에 고정 장착된 복수, 예를 들면 4개의 LED(Light Emitting 다이오드: 발광 다이오드)(23)를 갖는다. 도광체(22)의 우측 단부에는, 도 4에도 도시되는 바와 같이, 탄성체 커넥터(12)를 가이드하기 위한 수단으로서 작용하는 직육면체 형상의 가이드 구멍(24)이 형성된다. 이 가이드 구멍(24)은, 도 3에 도시되는 바와 같이, 탄성체 커넥터(12)를 빈틈없게 수납할 수 있는 크기로 형성된다.
탄성체 커넥터(12)는, 도 5에 도시되는 바와 같이, 전기 절연성을 구비한 탄성 재료, 예를 들면 실리콘 고무에 의해서, 단면 반원 형상의 기둥 형상으로 형성된 탄성기부(25)와, 그 탄성기부(25)의 반원 형상 외주 표면에 서로 평행하게 설치된 다수의 도전부(26)를 갖는다. 서로 이웃이 되는 2개의 도전부(26)의 사이는 탄성 재료에 의해서 비도전부로 되어 있으며, 그 비도전부의 폭은, 예를 들면 15μm 내지 25μm 정도로 유지된다. 도면중 부호(W)는, 서로 이웃이 되는 도전부(26) 사이의 간격, 소위 도전부 사이의 피치를 나타내고 있으며, 보통은, W=30μm 내지 50μm 정도로 설정된다.
본 실시 형태의 액정 표시 장치를 휴대 전화기(도 6)의 본체 기판(4)에 장착할 때는, 도 4에 있어서, 탄성체 커넥터(12)를 도광체(22)의 가이드 구멍(24) 속에 삽입하여, 백 라이트 유닛(9)을 본체 기판(4)상의 소정 위치로 두며, 액정 패널(8)을 백 라이트 유닛(9)상의 소정 위치로 두며, 실리콘 고무 그 외의 탄성체에 의해서 형성한 가압용 부재(30)를 사이에 넣은 상태로 실드 케이스(11)를 액정 패널(8) 및 백 라이트 유닛(9)의 위에 씌우며, 그리고 도 3에 도시되는 바와 같이, 코킹(caulking)용 스토퍼(27)를 변형시킴에 따라 본체 기판(4)과 실드 케이스(11)를 죄어 고정한다.
이 때, 탄성체 커넥터(12)는 가압용 부재(30)의 작용에 의해서 도 3의 상하 방향으로 압축되어 탄성 변형하며, 그 결과, 도전부(26)(도 5참조)는, 탄성기부(25)의 탄성 복원력에 의해서, 액정 패널(8)측의 반도체 입력용 단자(21)와 본체 기판(4)측의 반도체 구동용 출력 단자(6)의 양쪽으로 확실히 접촉한다.
또, 탄성체 커넥터(12)를 압축하는 방법에 대해서는, 가압용 부재(30)와 같은 전용의 부품을 준비하는 것을 대신하여, 실드 케이스(11)의 대응하는 곳을 내측으로 뚫고 나오도록 변형시켜 실드 케이스(11)의 해당 부분에 립(rib)을 형성하여, 그 립에 의해서 탄성체 커넥터(12)를 압축할 수도 있다.
이상에 의해 액정 표시 장치의 조립이 완료하면, 제어 회로 기판(3)(도 6)으로부터 반도체 구동용 출력 단자(6), 탄성체 커넥터(12)(도 3) 및 반도체 입력용 단자(21)를 통해서 액정 구동용 IC(7)으로 전기 신호 및 액정 구동용 전력이 공급되어, 그것에 따라서 액정 구동용 IC(7)에 의해서 전극(18 및 19)에 인가 전압이 제어된다. 그리고, 이 전압 제어에 의해, 액정 패널(8)의 유효 표시 영역에 가시상이 표시된다.
본 실시 형태로서는, 액정 패널(8)측의 반도체 입력용 단자(21)와 휴대 전화기측의 반도체 구동용 출력 단자(6)와의 사이에 탄성체 커넥터(12)를 배치하는 것만으로 양자를 전기적으로 접속할 수 있기 때문에, 조립 작업이 매우 간단하다. 또한, 탄성체 커넥터(12)를 가이드 구멍(24) 속에 배치하였기 때문에, 탄성체 커넥터(12)에 힘이 가해졌을 때에 그 탄성체 커넥터(12)가 휘고, 굽는 등의 변형을 발생하지 않고, 따라서, 반도체 입력용 단자(21)와 반도체 구동용 출력 단자(6)와의 사이의 전기 접속 상태를 항상 안정 상태로 유지할 수 있다.
본 실시 형태로서는, 도 1에 도시되는 바와 같이, 액정 구동용 IC(7)가 접착층(31)에 의해서 제 1 액정용 기판(13)상에 접착된다. 그리고 그 접착층(31)은, 접합제로서의 ACF(Anisotropic conductive film: 이방성 도전막)(32) 및 그 ACF(32)의 내부에 형성된 복수개의 공간(33)에 의해서 구성된다. ACF(32)는 접착성 수지 필름 속에 다수의 도전 입자(34)를 분산시킴에 따라 형성되고 있으며, IC(7)의 출력용 범프(28)가 도전 입자(34)를 통하여 투명 전극(18)에 전기적으로 접속되며, 다른 쪽, 입력용 범프(29)가 도전 입자(34)를 통하여 반도체 입력용 단자(21)에 전기적으로 접속된다. 또한, 범프(28), 범프(29) 및 각 단자 사이는, 접착성 수지에 의해서 절연 상태로 유지된다.
도 2는, 도 1에 있어서 화살표 A로 나타내는 방향에서 액정 구동용 IC(7)의 접합부분을 본 상태를 나타내고 있다. 이 도면으로부터 분명한 바와 같이, 복수의 공간(33)은, 긴 쪽 방향으로 2열로 나열된 범프(28, 29)와, 짧은 쪽 방향으로 2열로 나열된 범프(28, 28)에 의하여 둘러싸이는 영역 내, 즉 고리 형상으로 배열된 복수의 범프(28, 29)에 의해서 둘러싸이는 영역내에 서로 근접한 상태로 위치하고 있다. 또, 도 2에 있어서는 범프(28 및 29)를 생략하여 기재하고 있지만, 기판의 주변 단부에 범프가 도시되어 있는 것과 같이 형성되어 있는 것을 보충하여 둔다.
일반적으로, 액정 구동용 IC(7)을 기판(13)상에 접합할 때는, 액정 구동용 IC(7)와 기판(13)의 사이에 ACF(32)를 끼운 상태로 IC(7)를 가열하면서 기판(13)에 소정 압력으로 강압한다. 이 때, ACF(32)는 엑폭시계의 접착제에 의해 형성하는 것이 바람직하다. 특히, 엑폭시기를 포함하는 분자를 비교적 저분자량으로 형성함에 의해, 뛰어난 접착 특성을 가질 수 있다.
이 가열 및 가압 처리시, 액정 구동용 IC(7)는 휘어짐을 발생하는 때가 있으며, 그와 같은 휘어짐이 발생하면, 범프(28 및 29)의 접속부에 지나친 응력이 발생하여 전기적인 접속 상태가 불안정하게 될 우려가 있다. 또한, 액정 구동용 IC(7)에 온도 변화가 발생할 때에도, 그 IC(7) 및/또는 기판(13)이 변형하는 것에 의해 범프(28 및 29)의 접속 상태가 불안정하게 될 우려가 있다.
이것에 대하여, 본 실시 형태와 같이 ACF(32)의 내부에 공간(33)을 마련하여 두면, 액정 구동용 IC(7)가 변형할 때에는, 그 변형에 따라서 그것들의 공간(33)이 자유롭게 변형하여 IC(7)의 변형을 흡수할 수 있으며, 그 결과, 범프(28 및 29)의 접속 부분에 지나친 응력이 발생하는 것을 방지할 수 있다.
ACF(32)의 내부에 공간(33)을 형성하기 위한 방법은 특정한 방법에 한정되지 않지만, 예를 들면, 액정 구동용 IC(7)을 기판(13)에 압착할 때의 압착 조건을 사용하는 액정 구동용 IC(7)에 대응한 적절한 조건으로 설정함에 따라, 그와 같은 공간(33)을 얻을 수 있다. 그와 같은 압착 조건의 일례로서 다음과 같은 조건을 들 수 있다.
(1) 액정 구동용 IC(7): SED1220(세이코 엡손 주식회사제)
IC의 형상은, 도 2에 있어서, L×W=7.7mm×2.8mm이고, 범프수는 약200개이고, 범프 사이즈는 80μm×120μm이다.
(2) ACF(32): CP8530(소니 케미컬 주식회사제)
(3) ACF의 가열 온도: 180 내지 230℃(중심 온도= 200 내지 210℃) IC(7)를 고온에 가열된 가압 헤드로 강압함에 의해 ACF를 가압 및 가열하는 경우에는, 그 가압 헤드의 온도를 260 내지 360℃(중심 온도= 300℃정도)로 하는 것에 의해, 상기의 ACF의 온도가 얻어진다.
(4) 가압 헤드의 가압력: 12kgf 내지 20kgf
(5) 가압 헤드의 가압 시간: 10초
이상의 (1) 내지 (5)의 조건하에 액정 구동용 IC(7)를 기판(13)상에 접합한 바, 도 2에 나타내는 바와 같은 복수의 공간(33)이 ACF(32)의 내부에 형성되었다.
이 공간은, 가열 및 가압 처리시, 초기의 단계(0.1 내지 0.5초 정도의 단계)의 가열시, 접착제의 점도가 급격히 저하하여, 반도체 소자의 외측으로 접착층의 일부가 흘러 나가, 그것에 의하여 ACF중에 형성된다. ACF중에 차지하는 공간의 비율은 5% 내지 70%의 범위가 바람직하다. 이것은, 공간이 5%미만인 경우, ACF에 관계되는 응력을 흡수할 수 없다. 반대로 공간이 70%를 초과한 경우, 공간이 차지하는 비율이 지나치게 많기 때문에, 단자(또는 전극)끼리를 높은 신뢰성으로 접속할 수 없다. 따라서, 이 범위에 공간의 비율을 설정하는 것이 바람직하지만, 특히 높은 신뢰성으로 접속하기 위해서는, 공간의 비율을 10 내지 30%의 사이에 설정하는 것이 바람직하다. 이 범위에 설정하는 것에 의해, 접착 강도를 떨어뜨리는 일없이, 또한 동시에 내부 응력을 완화할 수가 있기 때문에, 신뢰성이 높은 접속을 달성할 수 있다.
도 7은, 공간(33)의 설치방법에 대한 변형예를 나타내고 있다. 이 변형예가 도 2에 도시된 전의 실시 형태와 다른 점은, 긴 쪽 방향의 범프열(28, 29)의 사이 및 짧은 쪽 방향의 범프열(28, 28)의 사이에 공간(33)을 마련하는 것뿐만 아니라, 각각의 범프 사이 및 한 쌍의 범프열의 외측에 공간(33)을 마련한 것이다. 공간(33)을 이와 같이 배치한 경우라도, 기판에 대한 반도체 소자의 접속 상태를 안정적으로 유지할 수 있다. 또, 도 7에 있어서, 범프(28 및 29)가 생략되어 기재되어 있지만, 기판 단부의 주위에는 도시되어 있는 범프(28)나 (29)와 같은 범프가 형성되어 있다. 일점쇄선으로 나타나고 있는 것이 범프이다. 또한, 도 8, 또는 도 2에 대해서도 마찬가지로, 범프를 생략하여 기재하고 있지만, 도시되어 있는 범프(28 및 29)와 같은 범프가 기판 단부 주위에 형성되어 있다.
도 8은, 범프 배열에 관한 변형예를 게시하고 있다. 이 변형예가 도 2에 나타난 전의 실시 형태와 다른 점은, 복수의 범프(28, 29)를 고리 형상으로 배열하는 것은 아니고, 긴 쪽 방향에 대해서만 열 형태로 배열한 점이다. 이 변형예로서는, 범프열(28, 29)의 사이에 복수의 공간(33)을 마련하고 있지만, 이것에 대신하여 또는 이것에 첨가하여, 각각의 범프의 사이 및 /또는 범프열의 외측에 공간(33)을 마련할 수 있다.
이상, 바람직한 실시 형태를 들어 본 발명을 설명하였지만, 본 발명은 그 실시 형태에 한정되지 않고, 청구의 범위에 기재한 기술적 범위내에서 여러 가지로 변경할 수 있다.
예를 들면, 본 발명에 관계되는 반도체의 접속 구조 및 액정 표시 장치는, 휴대 전화기이외의 전자 기기, 예를 들면, 네비게이션 시스템, 텔레비젼, 팜탑 컴퓨터, 전자 수첩 등의 가시 정보 표시를 필요로 하는 각종의 기기에 대하여 사용할 수 있다.
도 3 내지 도 5에 도시된 실시 형태는, COG(Chip On Glass)형 액정 표시 장치에 본 발명을 적용한 경우의 실시 형태이지만, 본 발명은 그 이외 형식의 액정 표시 장치, 예를 들면 COB(Chip On Board)형 액정 표시 장치 등에 대해서도 적용할 수 있다.
또한, 도 3 내지 도 5에 도시된 실시 형태로서는, 전자 기기로서의 휴대 전화기측의 출력용 단자(6)와 액정 패널(8)측의 입력용 단자(21)를 탄성체 커넥터(12)에 의해서 전기적으로 접속하였지만, 양자를 접속하기 위한 접속 방법은 이것에 한정되지 않는다. 예를 들면, FPC(Flexible Printed Circult)를 이용하여 양단자를 접속하는 경우도 본 발명에 포함된다.
또한, 도 1의 실시 형태로서는, 접착층(31)을 도전 입자(34)를 포함하는 ACF(32)에 의해서 구성하였지만, 이것에 대신하여, 도전 입자를 포함하지 않은 접착제를 사용하여 구성하는 것도 할 수 있다. 이 경우에는, 그 접착제의 내부에 공간(33)이 형성된다. 또한 이 장소에는, 액정 구동용 IC(7)의 범프와 액정 패널측의 전극 단자가 직접적으로 접속된다.

Claims (25)

  1. 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 구조에 있어서,
    상기 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 갖고 있으며,
    상기 접착층은 상기 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제의 내부에 형성된 복수의 공간을 가지고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 반도체 소자의 접속 구조.
  2. 제 1 항에 있어서,
    상기 반도체 소자는 열(列) 형상로 나열된 복수의 범프(bump)를 가지며, 상기 공간은 이들 범프열의 사이, 이들 범프열의 외측 및 각각의 범프 사이 또는 이들의 적어도 어느 하나의 영역 내에 형성되는 것을 특징으로 하는 반도체 소자의 접속 구조.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 공간은 복수개의 공간을 서로 근접하게 배치함으로써 구성되는 것을 특징으로 하는 반도체 소자의 접속 구조.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 접합제는 수지 필름 중에 도전 입자를 분산시켜 형성한 이방성 도전막인 것을 특징으로 하는 반도체 소자의 접속 구조.
  5. 제 1 항에 있어서,
    상기 접착제 중에서 상기 공간이 차지하는 비율은 5% 내지 70%인 것을 특징으로 하는 반도체 소자의 접속 구조.
  6. 제 5 항에 있어서,
    상기 접착제 중에서 상기 공간이 차지하는 비율은 10% 내지 30%인 것을 특징으로 하는 반도체 소자의 접속 구조.
  7. 제 1 항에 있어서,
    상기 접착층은 엑폭시계(epoxy-based)의 접착제로 이루어지는 것을 특징으로 하는 반도체 소자의 접속 구조.
  8. 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 구조에 있어서,
    상기 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 가지고 있으며,
    상기 접착층은 상기 기판과 상기 반도체 소자를 접합하는 접합제와 상기 접합제의 내부에 형성된 복수의 공간을 구비하고, 상기 접착층은 상기 반도체 소자 또는 상기 기판의 변형을 흡수하는 작용을 가지며, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자의 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 반도체 소자의 접속 구조.
  9. 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 방법에 있어서,
    상기 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 개재시키고;
    고온으로 가열된 압착 헤드로 상기 반도체 소자를 가압함으로써 상기 접착층을 가압 및 가열하고, 상기 기판과 상기 반도체 소자를 접속하는 동시에, 상기 접착층 안에 공간을 복수 형성하고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판을 접합하는 것을 특징으로 하는 반도체 소자의 접속 방법.
  10. 제 9 항에 있어서,
    상기 접착층이 엑폭시계의 접착제로 이루어지는 것을 특징으로 하는 반도체 소자의 접속 방법.
  11. 액정을 사이에 끼고 서로 대향하는 한 쌍의 액정용 기판과, 적어도 한 쪽의 상기 액정용 기판 상에 접속되는 반도체 소자와, 상기 액정용 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 갖는 액정 표시 장치에 있어서,
    상기 접착층은 상기 액정용 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제의 내부에 형성된 복수의 공간을 가지고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자의 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 액정 표시 장치.
  12. 제 11 항에 있어서,
    상기 반도체 소자는 열 형상으로 나열된 복수의 범프를 가지며, 상기 공간은 이들 범프열의 사이, 이들 범프열의 외측 및 각각의 범프 사이 또는 이들의 적어도 어느 하나의 영역 내에 형성되는 것을 특징으로 하는 액정 표시 장치.
  13. 제 11 항 또는 제 12항에 있어서,
    상기 공간은 복수개의 공간을 서로 근접하게 배치함으로써 구성되는 것을 특징으로 하는 액정 표시 장치.
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 접합제는 수지 필름 중에 도전 입자를 분산시켜 형성한 이방성 도전막인 것을 특징으로 하는 액정 표시 장치.
  15. 제 11 항에 있어서,
    상기 접착제 중에서 상기 공간이 차지하는 비율은 5% 내지 70%인 것을 특징으로 하는 액정 표시 장치.
  16. 제 15 항에 있어서,
    상기 접착제 중에서 상기 공간이 차지하는 비율은 10% 내지 30%인 것을 특징으로 하는 액정 표시 장치.
  17. 복수의 반도체 구동용 출력 단자와, 이들 반도체 구동용 출력 단자에 접속되는 액정 표시 장치를 갖는 전자 기기에 있어서,
    상기 액정 표시 장치는 액정을 사이에 끼고 서로 대향하는 한 쌍의 액정용 기판과, 적어도 한 쪽의 액정용 기판 상에 접속되는 반도체 소자와, 상기 액정용 기판과 상기 반도체 소자와의 사이에 개재하여 양자를 접착하는 접착층을 가지고 있으며,
    상기 접착층은 상기 액정용 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제의 내부에 형성된 복수의 공간을 가지고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 전자 기기.
  18. 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 구조에 있어서,
    상기 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 가지고 있으며,
    상기 접착층은 상기 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제의 내부에서 상기 반도체 소자와 상기 기판 사이에 걸쳐지는 복수의 공간을 가지고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 반도체 소자의 접속 구조.
  19. 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 방법에 있어서,
    상기 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 가지고 있으며,
    고온으로 가열된 압착 헤드로 상기 반도체 소자를 가압함으로써 상기 접착층을 가압 및 가열하고, 상기 기판과 상기 반도체 소자를 접속하는 동시에, 상기 접착층 안에 상기 반도체 소자와 상기 기판 사이에 걸쳐지는 공간을 복수 형성하고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판을 접합하는 것을 특징으로 하는 반도체 소자의 접속 방법.
  20. 기판 상에 반도체 소자를 접속하는 반도체 소자의 접속 구조에 있어서,
    상기 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 가지고 있으며,
    상기 접착층은 상기 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제 안에 상기 반도체 소자와 상기 기판 사이에 걸쳐지는 복수의 공간을 가지고,
    상기 접착층은 상기 반도체 소자 또는 상기 기판의 변형을 흡수하는 작용을 가지며, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 반도체 소자의 접속 구조.
  21. 액정을 사이에 끼고 서로 대향하는 한 쌍의 액정용 기판과, 적어도 한 쪽의 액정용 기판 상에 접속되는 반도체 소자와, 상기 액정용 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 갖는 액정 표시 장치에 있어서,
    상기 접착층은 상기 액정용 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제의 내부에서 상기 반도체 소자와 상기 기판 사이에 걸쳐지는 복수의 공간을 가지고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 액정 표시 장치.
  22. 복수의 반도체 구동용 출력 단자와, 상기 반도체 구동용 출력 단자에 접속되는 액정 표시 장치를 갖는 전자 기기에 있어서,
    상기 액정 표시 장치는 액정을 사이에 끼고 서로 대향하는 한 쌍의 액정용 기판과, 적어도 한 쪽의 액정용 기판 상에 접속되는 반도체 소자와, 상기 액정용 기판과 상기 반도체 소자 사이에 개재하여 양자를 접착하는 접착층을 가지고 있으며,
    상기 접착층은 상기 액정용 기판과 상기 반도체 소자를 접합하는 접합제와, 상기 접합제의 내부에서 상기 반도체 소자와 상기 기판 사이에 걸쳐지는 복수의 공간을 가지고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 전자 기기.
  23. 복수의 범프를 구비하는 반도체 소자가 기판에 접속되어 이루어지는 반도체 소자의 접속 구조에 있어서,
    상기 반도체 소자와 상기 기판은 접착층을 개재하여 접합되어 이루어지고,
    상기 접착층은 상기 반도체 소자와 상기 기판 사이에 복수의 공간을 구비하고, 상기 공간의 크기는 상기 범프의 크기보다 크고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 반도체 소자의 접촉 구조.
  24. 액정을 사이에 끼고 서로 대향하는 한 쌍의 기판을 구비하고, 복수의 범프를 구비하는 반도체 소자가 한 쪽의 상기 기판에 접속되어 이루어지는 액정 표시 장치에 있어서,
    상기 반도체 소자와 상기 기판은 접착층을 개재하여 접합되어 이루어지고,
    상기 접착층은 상기 반도체 소자와 상기 기판 사이에 복수의 공간을 구비하고, 상기 공간의 크기는 상기 범프의 크기보다 크고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 액정 표시 장치.
  25. 복수의 범프를 구비하는 반도체 소자와, 상기 반도체 소자가 접속되는 기판과, 상기 기판에 접속되는 반도체 구동용 출력 단자를 구비하는 전자 기기에 있어서,
    상기 반도체 소자와 상기 기판은 접착층을 개재하여 접합되어 이루어지고,
    상기 접착층은 상기 반도체 소자와 상기 기판 사이에 복수의 공간을 구비하고, 상기 공간의 크기는 상기 범프의 크기보다 크고, 상기 공간과 상기 공간의 사이에서 상기 반도체 소자와 상기 기판이 접합되어 이루어지는 것을 특징으로 하는 전자 기기.
KR10-1998-0703284A 1996-09-05 1997-09-04 반도체소자의접속구조및방법,그구조를이용한액정표시장치및그것을이용한전자기기 KR100511121B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-235615 1996-09-05
JP23561596A JP3284262B2 (ja) 1996-09-05 1996-09-05 液晶表示装置及びそれを用いた電子機器
PCT/JP1997/003115 WO1998010465A1 (fr) 1996-09-05 1997-09-04 Structure de raccordement d'element semi-conducteur, dispositif d'affichage a cristaux liquides utilisant cette structure, et equipement electronique utilisant le dispositif d'affichage

Publications (2)

Publication Number Publication Date
KR20000064326A KR20000064326A (ko) 2000-11-06
KR100511121B1 true KR100511121B1 (ko) 2005-11-21

Family

ID=16988638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0703284A KR100511121B1 (ko) 1996-09-05 1997-09-04 반도체소자의접속구조및방법,그구조를이용한액정표시장치및그것을이용한전자기기

Country Status (8)

Country Link
US (2) US6940180B1 (ko)
EP (1) EP0878840B1 (ko)
JP (1) JP3284262B2 (ko)
KR (1) KR100511121B1 (ko)
CN (1) CN1154166C (ko)
DE (1) DE69734762T2 (ko)
TW (1) TW354855B (ko)
WO (1) WO1998010465A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441412B2 (ja) * 1999-10-29 2003-09-02 シャープ株式会社 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
GB2366669A (en) 2000-08-31 2002-03-13 Nokia Mobile Phones Ltd Connector for liquid crystal display
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP3879642B2 (ja) 2002-09-20 2007-02-14 セイコーエプソン株式会社 ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
JP4576558B2 (ja) * 2005-03-15 2010-11-10 カシオ計算機株式会社 回路基板への半導体装置の実装方法及び液晶表示装置の製造方法
TW200939766A (en) * 2008-03-03 2009-09-16 Techview Internat Technology Inc Display device
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
KR100946597B1 (ko) * 2008-03-03 2010-03-09 엘지이노텍 주식회사 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8384121B2 (en) 2010-06-29 2013-02-26 Cooledge Lighting Inc. Electronic devices with yielding substrates
JP2012073233A (ja) * 2010-08-31 2012-04-12 Mitsumi Electric Co Ltd センサ装置及び半導体センサ素子の実装方法
JP5916334B2 (ja) * 2011-10-07 2016-05-11 デクセリアルズ株式会社 異方性導電接着剤及びその製造方法、発光装置及びその製造方法
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
KR102231515B1 (ko) * 2014-02-04 2021-03-25 삼성디스플레이 주식회사 액정 표시 장치
US9925612B2 (en) * 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
CN105321435B (zh) * 2015-10-12 2019-03-12 华勤通讯技术有限公司 显示模组及含其的移动终端
US11217557B2 (en) 2019-05-14 2022-01-04 Innolux Corporation Electronic device having conductive particle between pads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
JPH05267390A (ja) * 1992-03-18 1993-10-15 Sharp Corp 半導体装置の接続方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356642A (en) * 1980-08-27 1982-11-02 Shephard Herman Support device
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US4803112A (en) * 1986-04-24 1989-02-07 Hayakawa Rubber Co., Ltd. Impact-cushioning sheets and direct-applying restraint type floor damping structures using the same
EP0265077A3 (en) * 1986-09-25 1989-03-08 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
JP2528112B2 (ja) 1987-03-13 1996-08-28 キヤノン株式会社 電気的接続部材及びそれを用いた電気回路部材
JPH0828399B2 (ja) 1987-03-13 1996-03-21 キヤノン株式会社 電気回路部材
JPH01264230A (ja) 1988-04-15 1989-10-20 Hitachi Ltd 半導体装置
JPH0234951A (ja) 1988-04-20 1990-02-05 Seiko Epson Corp 半導体装置の実装構造
US5187123A (en) * 1988-04-30 1993-02-16 Matsushita Electric Industrial Co., Ltd. Method for bonding a semiconductor device to a lead frame die pad using plural adhesive spots
US5262225A (en) * 1988-09-02 1993-11-16 Minnesota Mining And Manufacturing Company Embossable sign construction
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
JPH02133936A (ja) 1988-11-15 1990-05-23 Seiko Epson Corp 半導体装置
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JP2698462B2 (ja) 1990-01-12 1998-01-19 松下電器産業株式会社 半導体装置の製造方法
US5670251A (en) * 1990-02-14 1997-09-23 Particle Interconnect Corporation Patternable particle filled adhesive matrix for forming patterned structures between joined surfaces
US5401587A (en) * 1990-03-27 1995-03-28 Kabushiki Kaisha Toyota Chuo Kenkyusho Anisotropic nanophase composite material and method of producing same
JP2749178B2 (ja) 1990-03-30 1998-05-13 株式会社竹中工務店 香り発生装置付植物プランター
JPH0487213A (ja) * 1990-07-27 1992-03-19 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH04132258A (ja) * 1990-09-25 1992-05-06 Nec Corp 半導体基板の接続体およびその接続方法
JPH04174980A (ja) * 1990-11-07 1992-06-23 Hitachi Chem Co Ltd 回路の接続部材
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
US5422175A (en) * 1992-06-01 1995-06-06 Toyo Boseki Kabushiki Kaisha Void-containing composite film of polyester type
JPH0613432A (ja) 1992-06-26 1994-01-21 Citizen Watch Co Ltd 半導体集積回路装置の接続方法
US5352926A (en) * 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
JPH06232207A (ja) 1993-01-29 1994-08-19 Matsushita Electric Ind Co Ltd 半導体装置の封止方法と封止構造
JPH06242458A (ja) 1993-02-17 1994-09-02 Sanyo Electric Co Ltd 液晶表示装置
US5401564A (en) * 1993-03-23 1995-03-28 Hexcel Corporation Materials and processes for fabricating formed composite articles and use in shoe arch
US5445308A (en) * 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP3445641B2 (ja) * 1993-07-30 2003-09-08 株式会社デンソー 半導体装置
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
JP3579903B2 (ja) * 1993-11-12 2004-10-20 セイコーエプソン株式会社 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
US5545475A (en) * 1994-09-20 1996-08-13 W. L. Gore & Associates Microfiber-reinforced porous polymer film and a method for manufacturing the same and composites made thereof
JP2643895B2 (ja) 1995-01-30 1997-08-20 日本電気株式会社 セラミック半導体装置およびその製造方法
US5641995A (en) * 1995-03-22 1997-06-24 Hewlett-Packard Company Attachment of ceramic chip carriers to printed circuit boards
US6059917A (en) * 1995-12-08 2000-05-09 Texas Instruments Incorporated Control of parallelism during semiconductor die attach
JP3319261B2 (ja) * 1996-01-19 2002-08-26 松下電器産業株式会社 バンプの観察方法
JP3463501B2 (ja) * 1996-03-01 2003-11-05 富士ゼロックス株式会社 入出力装置
JPH09297318A (ja) * 1996-03-06 1997-11-18 Seiko Epson Corp 液晶装置、液晶装置の製造方法および電子機器
JP3239762B2 (ja) * 1996-07-08 2001-12-17 松下電器産業株式会社 バンプ付きワークのボンディング方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5818700A (en) * 1996-09-24 1998-10-06 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US6246098B1 (en) * 1996-12-31 2001-06-12 Intel Corporation Apparatus for reducing reflections off the surface of a semiconductor surface
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04292803A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 異方導電性フィルム
JPH05267390A (ja) * 1992-03-18 1993-10-15 Sharp Corp 半導体装置の接続方法

Also Published As

Publication number Publication date
JP3284262B2 (ja) 2002-05-20
JPH1084002A (ja) 1998-03-31
WO1998010465A1 (fr) 1998-03-12
US6940180B1 (en) 2005-09-06
EP0878840A4 (en) 1999-11-10
DE69734762D1 (de) 2006-01-05
US20050056948A1 (en) 2005-03-17
DE69734762T2 (de) 2006-07-27
KR20000064326A (ko) 2000-11-06
US7084517B2 (en) 2006-08-01
CN1200196A (zh) 1998-11-25
EP0878840B1 (en) 2005-11-30
TW354855B (en) 1999-03-21
CN1154166C (zh) 2004-06-16
EP0878840A1 (en) 1998-11-18

Similar Documents

Publication Publication Date Title
KR100511121B1 (ko) 반도체소자의접속구조및방법,그구조를이용한액정표시장치및그것을이용한전자기기
US6729888B2 (en) Connecting structure, electro-optical device, and electronic apparatus
JP3613897B2 (ja) 液晶表示装置及びその使用機器
US6133978A (en) Tape carrier package and liquid crystal display device
US20050230773A1 (en) Electronic component, mounted structure, electro-optical device, and electronic device
WO2012121113A1 (ja) 電子回路基板、表示装置および配線基板
KR100622170B1 (ko) 전자 부품의 실장 방법, 전자 부품의 실장 구조, 전자부품 모듈 및 전자 기기
JPH11126039A (ja) 表示装置
KR100485967B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
JPH10199930A (ja) 電子部品の接続構造および接続方法
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
JP3617495B2 (ja) 半導体素子の接続構造、液晶表示装置及び電子機器
JP3767622B2 (ja) 半導体素子の接続構造、液晶表示装置及び電子機器
JP3757779B2 (ja) 液晶表示装置
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
JP3985811B2 (ja) 液晶表示装置及びその使用機器
KR20090132931A (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP3733825B2 (ja) 電気光学装置及び電子機器
JP2001094225A (ja) 圧着接続基板、液晶装置及び電子機器
JPH10261853A (ja) 基板端子の構造およびそれを具備したテープキャリアパッケージ、プリント配線板
JPH06139823A (ja) 異方性導電接続部材および端子の接続構造
JPH0359535A (ja) 液晶表示装置
JPH11295753A (ja) 液晶装置、液晶装置の製造方法及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 13

EXPY Expiration of term