JPH01264230A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01264230A
JPH01264230A JP63091481A JP9148188A JPH01264230A JP H01264230 A JPH01264230 A JP H01264230A JP 63091481 A JP63091481 A JP 63091481A JP 9148188 A JP9148188 A JP 9148188A JP H01264230 A JPH01264230 A JP H01264230A
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor pellet
pellet
silicone rubber
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63091481A
Other languages
English (en)
Inventor
Keiichi Sato
敬一 佐藤
Toshihiro Tsuboi
敏宏 坪井
Masahiko Nishiuma
雅彦 西馬
Takashi Miwa
孝志 三輪
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63091481A priority Critical patent/JPH01264230A/ja
Publication of JPH01264230A publication Critical patent/JPH01264230A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に半導体ペレットをパッケー
ジ基板あるいはタブに対して樹脂系の接着材を介して実
装する際に有効な技術に関する。
〔従来の技術〕
この種の技術について記載されている例としては、昭和
６０年６月１日、総併出版株式会社発行、ｒｆｆｌＬｓ
ＩテクノロジーＪＰ５９２〜Ｐ５９１がある。
上記文献においては、エポキシ樹脂あるいはポリイミド
樹脂に銀等を添加した、いわゆる銀ペーストを用いたペ
レットボンディング技術が説明されている。
また、上記の材料以外にもシリコーンゴム等を接着材と
して用いることが注目されている。
このような、樹脂系の接着材は、半導体装置のプリント
基板実装後において、プリント基板の変形に伴い、パッ
ケージ基板に加わる変形力を吸収し、ペレットの損傷を
防ぐ効果が期待されている。
また、ワイヤボンディング時等におけるボンディングツ
ールによる半導体ペレット主面への押圧力を吸収し、ペ
レット内の応力により集積回路が破壊されることを防止
する効果も期待されている。
〔発明が解決しようとする課題〕
ところが、上記樹脂による応力吸収は、押圧力に対して
樹脂自体の体積は変化せずに樹脂の変形によってのみ実
現される。
このことから、半導体ベレットのように、接着面積に対
して接石材の塗布厚が極めて小さい値となる条件下では
、樹脂内部の応力は実装部材面に対して水平方向に大き
くはたらくため、基板部材における半導体ベレットの周
端外方に対して基板部材を押し曲げる応力となり、半導
体ベレットの中央部分の樹脂には殆ど変形がみられず、
十分な応力の吸収が期待できないことが本発明者によっ
て貝い出された。このため、基板部材がリードフＩ７−
ムのタブ、あるいはプラスチックパッケージ基ヅ等の可
撓性部材の場合は、己れらの基板部材をｙＨさせてしま
う結果となり、またセラミック’９、ｙ”＋　嘘π院材
である場合には半導体ベレットの応力Ｉｉｌ等の原因と
なることがさらに本発明者によ一１τ明らかにされた。
木ｆ明は、」１記課題に着目してなされたものでｊ、＋
）ｉ）、その目的は、接着材としての樹脂の応力吸収効
五を高め、信頼性の高い半導体装置を提供ずろ−と；ご
ある。
人［１間の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次の通りである。
すなわち、半導体ベレットを基板部材に装着するための
接着材中に多数の微小空間を形成した構造とするもので
ある。
〔作用〕
」二記した手段によれば、接着材に加わる応力が接着材
中の微小空間を圧縮する方向に作用するため、半導体ベ
レットの中央部直下の樹脂部分においても応力による圧
縮変形が可能となり、半導体ベレットのように接着面積
に対して接着材の塗布７が小さい場合にも応力吸収が効
率的に行なわれ、基板部材の変形および半導体ベレット
の破損を防止して信頼性の高い半導体装置を提供する、
−とができる。
１：実施例１〕 第１図は本発明の一実施例である半導体装置にＪＮける
半導体ベレットの実装部分を示す断面図、第２図は本実
施例の半導体装置を示す全体断面図である。
本実施例の半導体装置１は、いわゆるビン・グ・１７ド
・アレイ　（ＰＧＡ）形のパッケージ構造をｑｌでいろ
。
）ｉ″々体装置１は、その主面に半導体べ１７）２、が
接着材３を介して装着された構造を有しているうかかる
ｙｔ造の半導体装８１は、たとズば以下のよ、−＋　ｊ
：　Ｉ、で得ることができる。
まず、プラスチックを金型等により成形して得、・ｒ）
ね、たパッケージ基板４の主面上に銅等の導電金属で配
線層を形成した後、該パッケージ基板４を２１、１山さ
せるようにしてリードビン９をＩＥｉ方向に”ぐ出Ｉ−
成する。このとき該リードビン９と上記配。
線層とはそれぞれ電気的に導通された状態となる。
欠ｊて、半導体ベレット２を、その葉慎で１路形成１ｉ
ｉ　２５＜主面上なるようにして上記パッケージ基板４
・ブー主面中央１１７接着材３を介して装着する。
ここで、本実施例に用いられる接着ヰ１３は、たとえば
シリコーンゴムで形成されており、接着材３の内部には
多数の気泡５　（微小空間）が含有された構造となって
いる。このような接着材３を用いたベレットの装着とし
ては、予め単位体債あたりに均一な分散密度の気泡５を
含有した溶融状態のシリコーンゴムを滴下し、このシリ
コーンゴム上に上記半導体ベレット２を密着させた後、
所定温度で数時間加熱することによって半導体ベレット
２の接着を行なうものである。
このような半導体ベレット２の接着断面状態を示すのが
第２図である。
ここで、一般に接着材３を構成するシリコーンゴム等の
粘性流体においで、該流体の粘度をη、密度をρ−１と
して、この粘性流体中における粘度η′、密度ρ゛、半
径ａで示される気泡５に加わる抵抗力Ｗは次の式で示さ
れる。
Ｗ＝６ｒｔηａｖ　＜２η＋３η’／３η＋３η”＞Ｌ
式において、Ｖは気泡５の流体中にお１プる上昇速度で
ある１、この気泡５が空・篭の気泡である場合には、η
°ζ０、ρ°″＝、０となるので、上式は、Ｗ工４πη
ａｖとなる。
この抵抗力Ｗが浮力とつり合うことにより粘性流体中に
気泡５が留置された状態となるから、次の式が成り立つ
。
４／３πａ３　　（ρ−ρ’　＞ｇ＝４πηａｖこれを
Ｖについてまとめると、ρ°＝０の状態では、 ｖ　＝＝　ａ　２　　ρｇ／（３η） となる。ここで、シリコーンゴムの粘度をη＝５ｏｏｏ
ｃｐ、密度ρ＝１とすると、ａの値によってそれぞれ下
記のような上昇速度となる。すなわち、 ａ＝１０μｍのとき　ｖ＝　２４０　μｍ／ＨＲａ＝　
　５μｍのとき　ｖ＝　　６０μｍ／ＨＲａ＝　　２ｐ
ｍのとき　ｖ＝　　　９．ｕｍ／ＨＲ一般に半導体ペレ
ット２の装着後：二おけるシリコーンゴムの塗布厚は２
０μｍ前後であるため、ベレット装着後の゛シリコーン
ゴムの加熱時間を１時間以下で管理した場合、気泡５０
半径はａ＝２μｍ以下とすることが望ましい。
以上のようにしてパッケージ基板４上に半導体ペレット
２を接着した後、半導体ペレット２の主面上に形成され
たパッド６とパッケージ基板４上の配線層７とが銅（Ｃ
ｕ）、アルミニウム（、Ａｆｆ）または金（Ａｕ）等か
らなる導電性のワイヤ３によって電気的に結線される。
このような結線は、公知のワイヤボンディング技術によ
り可能である。
すなわち、まずワイヤ８の先端が加熱されて球状のボン
ディングボール８ａが形成されると、該ボール部分が加
熱環境下で半導体ペレット２のパッド６の表面に押圧さ
れた状態で超音波振動が印加される。これにより該ボン
ディングボール８ａとパッド６とが接合状態となる。
以上のようにして、ワイヤ８の一端が半導体ペレット２
のパッド６に接合された後、当該ワイヤ８はループを描
くようにして張設され、他端側をパッケージ基板４上の
所定の配線層７上に超音波振動の印加によって接合され
る。これによって半導体ペレット２の表面に形成された
集積回路がパッド６、ワイヤ８、配線層７を介してリー
ドピン９と導通状態となり、電源電圧の印加および信号
人出力が可能な状態となる。
次に、半導体ペレット２の周囲に取付けられた枠状のダ
ム１２の内方にポリイミド系のゲル状樹脂１０がポツテ
ィングされ、半導体ペレット２０回路形成面への水分の
侵入等が防止される。さらに、ポツティングされた樹脂
１０の上方に板状のキャップ１１が載置・接着された後
、当該パッケージ基板４、ダム１２、およびキャップ１
１の各部材の接合部分を覆うようにしてシリコーンゴム
等の封止材１３が塗布されて内部を気密状態とする。な
お、ここでは封止材１３として用いられる封止用のシリ
コーンゴムには気泡５を混入させる必要はない。
このようにして製作した上記半導体装置はプリント基板
に実装して使用するが、プリント基板に外力が加わり、
変形するとリードピン９を介して上記半導体装置に大き
な変形力が加わる。プリント基板からリードピン９を介
してパッケージ基板４に伝えられた変形力は接着材３に
達する。本実施例によれば、上記のようにパッケージ基
板４から接着材３に伝えられた変形力は、接着材３の内
部に配置された気泡５を圧縮するように作用する。
このため、半導体ペレット中央直下位置における接着材
３においても、気泡５を圧縮して接着材３が塗布方向に
変形された状態となり、半導体ペレット２の直下位置に
おける内部応力も効率的に接着材３中に吸収される。
このため、プリント基板の変形に伴い、パッケージ基板
に加わる変形力による半導体ペレット２の損傷が効果的
に防止できる。
〔実施例２〕 ・　第３図は本発明の他の実施例である半導体装置にお
ける半導体ペレット２の実装部分を示す断面図である。
本実施例においては、接着材３中における気泡の形成構
造が異なる。すなわち本実施例２によれば、接着材３中
に外皮体２０により気体２１を封入密閉した中空粒状の
フィラー２２を混入することにより構成されている。こ
のようなフィラー２２は、たとえば軟性の合成樹脂で外
皮体２０を構成し、この内部に気体２１として空気を封
入密閉したものである。接着材３中に混入するフィラー
２２の数を増減させることにより、接着材３中の総気泡
量の調整が容易となり、接着材３の材質に対応して必要
な応力吸収率を得ることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、接着材３としてはシリコーンゴムを用いた場
合について説明したが、他の樹脂系の接着材３であって
もよい。さらに当該接着材３中には、熱電導効率を高め
るために金属等のフィラーを混入したものであってもよ
い。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるビン・グリッド・アレ
イ形のパッケージ形式を有する半導体装置に適用した場
合について説明したが、これに限定されるものではなく
、たとえばリードフレーム形式で製造される半導体装置
にも適用できる。このようにリードフレーム上のタブに
半導体ペレットを装着する際に気泡を混入した接着材を
用いることにより、接着材内部の応力吸収効率が高まり
、リードフレームの変形等を有効に防止できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体ペレットを基板部材に装着するための
接着材中に気泡を混入した構造とすることにより、接着
材に加わる応力が接着材中の気泡を圧縮する方向に作用
するため、接着材の塗布厚が小さい場合にも応力吸収が
効率的に行なわれ、基板部材の変形および半導体ペレッ
トの破損を防止して信頼性の高い半導体装置を提供する
ことができる。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体装置における半
導体ペレットの実装部分を示す断面図、第２図は本実施
例の半導体装置を示す全体断面図、 第３図は本発明の他の実施例である半導体装置における
半導体ペレットの実装部分を示す断面図である。 １・・・半導体装置、２・・・半導体ペレット、３・・
・接着材、４・・・パッケージ基板、５・・・気泡、６
・・・パッド、７・・・配線層、８・・・ワイヤ、８ａ
・・・ボンディングボール、９・・・リードピン、１０
・・・樹脂（ポツティング樹脂）、１１・・・キャップ
、１２・・・ダム、１３・・・封止材、２０・・・外皮
体、２１・・・気体（封止気体）、２２・・・フィラー
。 第１図

Claims (1)

  1. 【特許請求の範囲】 １、主面に集積回路の形成された半導体ペレットがその
    裏面側において接着材を介して実装部材に装着された半
    導体装置であって、当該接着材中に多数の微小空間を形
    成したことを特徴とする半導体装置。 ２、上記微小空間が、気体を充填した粒状のフィラーを
    混入することにより形成されていることを特徴とする請
    求項１記載の半導体装置。
JP63091481A 1988-04-15 1988-04-15 半導体装置 Pending JPH01264230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63091481A JPH01264230A (ja) 1988-04-15 1988-04-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63091481A JPH01264230A (ja) 1988-04-15 1988-04-15 半導体装置

Publications (1)

Publication Number Publication Date
JPH01264230A true JPH01264230A (ja) 1989-10-20

Family

ID=14027597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63091481A Pending JPH01264230A (ja) 1988-04-15 1988-04-15 半導体装置

Country Status (1)

Country Link
JP (1) JPH01264230A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
US6940180B1 (en) 1996-09-05 2005-09-06 Seiko Epson Corporation Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit
JP2010267671A (ja) * 2009-05-12 2010-11-25 Fujitsu Ltd 電子部品内蔵基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940180B1 (en) 1996-09-05 2005-09-06 Seiko Epson Corporation Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit
US7084517B2 (en) 1996-09-05 2006-08-01 Seiko Epson Corporation Semiconductor device connecting structure, liquid crystal display unit based on the same connecting structure, and electronic apparatus using the same display unit
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
US8072085B2 (en) 2003-10-27 2011-12-06 Qimonda Ag Semiconductor device with plastic package molding compound, semiconductor chip and leadframe and method for producing the same
JP2010267671A (ja) * 2009-05-12 2010-11-25 Fujitsu Ltd 電子部品内蔵基板の製造方法

Similar Documents

Publication Publication Date Title
US6117797A (en) Attachment method for heat sinks and devices involving removal of misplaced encapsulant
KR100484962B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6828220B2 (en) Flip chip-in-leadframe package and process
US6472758B1 (en) Semiconductor package including stacked semiconductor dies and bond wires
US4888634A (en) High thermal resistance bonding material and semiconductor structures using same
JPH01264230A (ja) 半導体装置
JP2874483B2 (ja) 半導体装置
JP2000277564A (ja) 半導体装置及びその製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JPS59208735A (ja) 半導体装置
TW518732B (en) A semiconductor packaging process for ball grid array (BGA)
JPS62194653A (ja) 半導体装置
JP3482837B2 (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPS641262A (en) Electronic device and manufacture thereof
JPH011262A (ja) 電子装置およびその製造方法
JPH05235213A (ja) 半導体装置及び半導体装置の放熱経路形成方法
JPS61216438A (ja) 封止された電子部品の製造方法
JPS61150226A (ja) 半導体装置の製造方法
JPS6292344A (ja) 半導体装置
JPS61125053A (ja) 半導体装置
KR19990029773U (ko) 반도체 패키지
JPH09134978A (ja) 半導体装置及びその製造方法
JPH01272124A (ja) 半導体装置の製造方法
JPH04139749A (ja) 半導体装置