JPH01272124A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01272124A
JPH01272124A JP63100312A JP10031288A JPH01272124A JP H01272124 A JPH01272124 A JP H01272124A JP 63100312 A JP63100312 A JP 63100312A JP 10031288 A JP10031288 A JP 10031288A JP H01272124 A JPH01272124 A JP H01272124A
Authority
JP
Japan
Prior art keywords
tab
paste
pellet
slit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63100312A
Other languages
English (en)
Inventor
Kazuo Hatori
羽鳥　和夫
Isao Araki
荒木　勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63100312A priority Critical patent/JPH01272124A/ja
Publication of JPH01272124A publication Critical patent/JPH01272124A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造技術に関するものであり、特
に樹脂パッケージのレジンクラクク防止のためにタブに
スリットを有するリードフレームへの半導体ペレット付
は技術に関するものである。
〔従来技術〕
小型面付樹脂パッケージを使用して半導体装置を組立て
る場合、半導体素子（ベレッ・ト）を接続するリードフ
レームのタブ裏面でレジンとの間で剥離が発生しやすく
、これが原因のレジンクラック不良対策として、第５図
に示すように、リードフレーム１におけるタブ２にスリ
ット（透溝）３を設け、封止レジンをスリットに食いこ
ませて剥離をなくす技術については、特開昭６ｌ−７８
１４９（特許５９−１９９５６３）に記載されている。
このようなタブ上にペレットを接続するにあたっては、
従来は、第６図ｔａｌ（ｂｌに示すようにエポキシ系の
樹脂を接着成分とする流動性の銀ペースト４をタブ２上
に滴下し、この上にペレット５を載せ、加熱して樹脂を
重合させることにより接続していた。
〔発明が解決しようとする課題〕
ペレットをスリット付タブにＡ、ペーストで接続する場
合、Ａｇペーストの接着成分はエポキシ系（熱硬化性）
であることにより、重合以前の状態では粘性が低く、第
７図に示すよ５にタブのスリット３を通じてタブ裏面に
Ａｇペースト４が回りこみやすい。そのためにＡｇペー
スト塗布量を少なくする必要があるが、そうすると接着
面積が減少しペレット接着強度が弱くなるという問題が
生じた。
本発明は上記の問題を解決するためのものであり、その
目的は、スリット付タブの裏面にペレット付用のＡｇペ
ーストの回りこみをなくし、しかもＡｇペースト接着面
積、強度を下げることなくリードフレームにペレット付
げする方法を提供することＫある。
〔課題を解決するための手段〕
上記目的はＡｇペースト材料として、熱可塑性樹脂のＡ
ｇペーストを使用することＫより達成される。
〔作　用〕
熱可塑性樹脂を接着成分とするＡｇペーストは、溶剤で
溶かすことなく樹脂そのものを常温ではシート状又はフ
ィルム状に成型して使用できることＫより、粘性が高く
流動性が少なく、スリットを通じてタブ裏までＡｇペー
ストが回って付着するようなことがない。しかも加熱す
ることにより簡単に粘着性が得られ、ペレット接合後は
自然冷却により硬化させて強固に結合させることができ
る。
〔実施例〕
以下実施例について図面を参照し説明する。
第１図１ａｌｔｂｌはリードフレームにおけるタブ２と
、これに接続するペレット５を示す。３はスリット、６
は薄膜（フィルム）状の銀ペーストである。このＡｇペ
ーストをタブ２上にスリット３部分をさけて載置する。
タブをあらかじめ適当温度（樹脂軟化温度）に加熱して
おけばＡｇペーストはタブ面に付着する。
この状態でペレット５を載せ、さらに温度を上げること
により、第２図に示すようにペレットはＡｇペーストを
介してタブに接合する。
上記Ａｇペーストは長尺のフィルムから第１図ｆａｔに
示すように小片状にカットして個々にタブ上にスリット
部をさけて載せるか、あるいは第３図に示すように、ス
リット・パターンを有するタブ形状のフィルム７を用意
し、第４図に示すようにそのままタブ２の上に載せるよ
うにしてもよい。
第８図は本発明の一実施例であるＩＣ（半導体集積回路
）ペレット・ボンディングを連続して行うための装置を
斜視図で示すものである。
１はリードフレームでリードフレーム供給装置１６によ
りボンディング用送り装置１７上に供給され、矢印×方
向に送られる。１０はテープ供給装置でＡｇペーストテ
ープ９が巻装され、このテープ９をリードフレーム１上
に供給する。１１はカッタでテープから所要の寸法ＫＡ
ｇペースト小片９ａＫ切りとる。送り装置のこの部分の
直下にはヒートブロック１２が設けられており、リード
フレームを所要温度に加熱するようＫなっている。
１５はウェハ状のＩＣであって、ダイシングされたもの
がペレット５である。１４はピックアップヘッドで、上
記ウェハの中からペレットを１個ずつ取り出して位置決
め機構１８の上に移す。１３はボンディングヘッドであ
って、上記ペレットをリードフレームのステージ上に移
動させてタブに付着させる。
タブ表面に既に載置されているＡｇペーストの接着成分
である熱可塑性樹脂には、例えば、ポリエーテルアミド
系樹脂を使用する。この樹脂は３００Ｃ以上でリードフ
レームにテープを接着することができる。以下ペレット
付方法の詳細については省略するが、３５０Ｃ１秒程度
の条件でペレット付を行なうことができる。また熱可塑
性樹脂は導電性を備えていることが好ましく、例えば、
銀粉を充分に分散させたポリエーテルアミド樹脂を使用
することが出来る。ペレット付を完了したリードフレー
ムは常温に自然冷却し、アンローダ８に収納される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々の変更可
能であることはいうまでもない。例えば、熱可塑性樹脂
としては、銀を含むポリエーテルアミド系樹脂に限らず
、他のアミド系樹脂や別系の熱可塑性樹脂等を使用して
もよい。
〔発明の効果〕
（１）熱可盟性樹脂を用いてスリット付す−ドフＶ−ム
にペレット付することにより、タブ裏面へのＡｇペース
ト回り込み不良を防止できる。したがって大チップ用小
盤面付パッケージを使用する製品が開発可能になる。
（２）熱可盟性樹脂を用いてペレット付する場合は、キ
ュアーペーク工程が不要になり、工程簡略化ができる。
【図面の簡単な説明】
第１図（ａｌ（ｂｌ乃至第２図は本発明の一実施例を示
し、このうち、第６図１ａｌｌはＡｇペーストを載せた
タブの平面図、同図（ｂｌはペレット取付は前の縦断面
図、 第２図はペレット取付は後の縦断面図である。 第３図はＡｇペーストフィルムのパターンの例を示す平
面図、 第４図はＡｇペーストをタブに載せた平面図である。 第５図はスリット付タブを有するリードフレームの平面
図である。 第６図１ａｌ（ｂ）乃至第７図は従来例を示し、このう
ち第６図１８１はＡｇペーストを載せたタブの平面図、
同（ｂｌはペレット取付は前の縦断面図、第７図はペレ
ット取付は後の縦断面図である。 第８図はペレットボンディング装置の全体斜視図である
。 １・・・リードフレーム、２・・・タブ、３・・・スリ
ット、４・・・Ａｇペースト（熱硬化性）、５・・・ペ
レット、６・・・Ａｇペースト（熱可盟性）、７・・・
Ａｇペースト・フィルム。 −り＼ 第１図 第　　２　図 第３図 ７′−７］コ−］ −−−−ｍ＝ 第４図 ３−７１ハツト ／−４？グーズト万ルム 第　　５　図 第６図 第７図

Claims (1)

  1. 【特許請求の範囲】 １、タブの一部にレジンクラック防止用スリットを有す
    るリードフレームに半導体ペレットを接続するにあたっ
    て、上記タブ表面に熱可塑性樹脂系の膜状の銀ペースト
    を付着し、この銀ペーストを介してその上に半導体ペレ
    ットを接続することを特徴とする半導体装置の製造方法
    。 ２、上記銀ペーストは上記スリットをさけてタブ表面に
    付着させる請求項１に記載の半導体装置の製造方法。
JP63100312A 1988-04-25 1988-04-25 半導体装置の製造方法 Pending JPH01272124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63100312A JPH01272124A (ja) 1988-04-25 1988-04-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63100312A JPH01272124A (ja) 1988-04-25 1988-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01272124A true JPH01272124A (ja) 1989-10-31

Family

ID=14270660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63100312A Pending JPH01272124A (ja) 1988-04-25 1988-04-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01272124A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0730294A2 (en) 1995-02-28 1996-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device fabricating method of semiconductor device, and die-bonding method of semiconductor device
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0730294A2 (en) 1995-02-28 1996-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device fabricating method of semiconductor device, and die-bonding method of semiconductor device
JP2008300587A (ja) * 2007-05-31 2008-12-11 Renesas Technology Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US8105880B2 (en) Method for attaching a semiconductor die to a leadframe, and a semiconductor device
US5945733A (en) Structure for attaching a semiconductor wafer section to a support
JP2994510B2 (ja) 半導体装置およびその製法
US6717259B2 (en) Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
JPH1084014A (ja) 半導体装置の製造方法
JP4180206B2 (ja) 半導体装置の製造方法
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TW582078B (en) Packaging process for improving effective die-bonding area
JP3336253B2 (ja) 半導体装置とその製造方法、実装方法および用途
US11735435B2 (en) Quad flat no lead package and method of making
JP2005064239A (ja) 半導体装置の製造方法
JPS61194732A (ja) 半導体ペレツトと基板の接合方法
US7863094B2 (en) Method for removing bubbles from adhesive layer of semiconductor chip package
JPH01272124A (ja) 半導体装置の製造方法
CN1149920A (zh) 智能卡形式的证件卡或类似物
JPH02256251A (ja) 半導体装置の製造方法
US20080308915A1 (en) Chip package
JP4257807B2 (ja) 電子部品の製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造
US6588098B1 (en) Method for manufacturing an electronic device package
JP3255796B2 (ja) 半導体装置の実装方法
JP3701132B2 (ja) 基板への接着用テープ貼着方法
JPS62115729A (ja) 電子装置およびその製造装置
JP2706058B2 (ja) 半導体装置の製造方法
JP3394667B2 (ja) 半導体製造装置