JP3319261B2 - バンプの観察方法 - Google Patents

バンプの観察方法

Info

Publication number
JP3319261B2
JP3319261B2 JP707596A JP707596A JP3319261B2 JP 3319261 B2 JP3319261 B2 JP 3319261B2 JP 707596 A JP707596 A JP 707596A JP 707596 A JP707596 A JP 707596A JP 3319261 B2 JP3319261 B2 JP 3319261B2
Authority
JP
Japan
Prior art keywords
image
bump
glass substrate
light
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP707596A
Other languages
English (en)
Other versions
JPH09196617A (ja
Inventor
隆稔 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP707596A priority Critical patent/JP3319261B2/ja
Publication of JPH09196617A publication Critical patent/JPH09196617A/ja
Application granted granted Critical
Publication of JP3319261B2 publication Critical patent/JP3319261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、透明基板の電極に
異方性導電テープを介してボンディングされたワークの
バンプの観察方法に関するものである。
【0002】
【従来の技術】ガラス板などから成る透明基板は、例え
ば電子機器のディスプレイなどとして多用されている。
この種の透明基板にICチップなどのワークを実装する
手段として、異方性導電テープ(以下、「ACF」とい
う)を用いる方法が知られている。ACFは粘着性を有
するテープであって、ACFを介することにより、ワー
クの電極を透明基板の電極にボンディングするものであ
る。またワークとしては、バンプ付きのチップが知られ
ている。バンプ付きのチップは、チップの表面に形成さ
れた回路パターンの電極上に、ワイヤボンディング技術
やメッキ技術などの様々な技術を用いてバンプ(突出電
極)を形成したものである。
【0003】バンプ付きのチップをACFを介して透明
基板にボンディングした後、チップが透明基板に位置ず
れなく正しくボンディングされたか否かの検査が行われ
る。以下、この検査を行うための従来のバンプの観察方
法について説明する。
【0004】図11は、従来のチップがボンディングさ
れたガラス基板の部分拡大断面図、図12は同明暗画像
図である。図11において、1はガラス基板であり、A
CF2を介してチップ3がボンディングされている。4
はチップ3の表面に突設された位置合わせ用バンプ、5
はガラス基板1の表面に形成された位置合わせ用透明電
極、6はACF2の内部に存在する気泡である。ACF
2は、気泡6を多量に含んでいる。図12は、ガラス基
板1の上方に配置されたリング状光源から照明光を照射
し、上方のカメラにより観察した明暗の2値画像であ
る。図11において矢印にて示すように、リング状光源
からガラス基板1へ照射された光は、様々な角度で入射
する。このうち、透明電極5に入射した光aの反射光
a’は斜上方へ反射されるのでカメラには暗く観察され
る。また位置合わせ用バンプ4の上面は粗面であり、こ
れに入射した光は散乱光b’となるのでカメラには明る
く観察される。また気泡6に入射した光cの一部c’は
上方へ反射されてカメラに明るく観察される。
【0005】
【発明が解決しようとする課題】以上のことから、従来
のバンプの観察方法によれば、図12に示す明暗画像が
入手される。しかしながら図12に示す明暗画像では、
バンプ4の画像に重なって気泡6の画像が存在するた
め、バンプ4の位置を正しく認識できないという問題点
があった。
【0006】したがって本発明は、気泡の画像を消去
し、バンプを明瞭に認識できるバンプの観察方法を提供
することを目的とする。
【0007】
【課題を解決するための手段】このために本発明は、透
明基板の表面に形成された電極に異方性導電テープを介
してボンディングされたワークのバンプの位置認識を行
うにあたり、前記透明基板に第1の斜方向光源から照明
光を照射してカメラにより第1の画像を入手するととも
に、前記第1の斜方向光源と照射方向の異る第2の斜方
向光源から照明光を照射して前記カメラにより第2の画
像を入手し、前記第1の画像と前記第2の画像を合成す
ることにより、前記異方性導電テープ中の気泡の画像を
消去した前記バンプの画像を入手するようにした。
【0008】
【発明の実施の形態】本発明によれば、第1の画像と第
2の画像を入手し、これらを合成することにより、気泡
の画像を消去して明瞭なバンプの画像を入手できる。
【0009】以下、本発明の実施の形態を図面を参照し
て説明する。図1は本発明の一実施の形態によるバンプ
の観察装置の全体構成図、図2は同チップがボンディン
グされたガラス基板の断面図、図3は同ガラス基板の部
分平面図、図4、図5、図6は同チップがボンディング
されたガラス基板の部分拡大断面図、図7、図8、図
9、図10は同チップがボンディングされたガラス基板
の明暗画像図である。
【0010】図1において、11は透明基板としてのガ
ラス基板であり、その下面にはチップ12がボンディン
グされている。図2において、チップ12の表面には多
数個のバンプ13の他に、位置合わせ用バンプ14が形
成されている。ガラス基板11の表面には、バンプ13
が接合される透明電極15と、位置合わせ用透明電極1
6が形成されている。チップ12は、ACF17を介し
てガラス基板11にボンディングされている。図3に示
すように、位置合わせ用透明電極16のセンターO1
と、位置合わせ用バンプ14のセンターO2の座標のず
れΔx、Δyから、チップ12のガラス板11に対する
位置ずれを求めるものである。
【0011】図1において、30はXYテーブル、31
はXYテーブル30上に設けられた保持テーブルであ
り、ガラス基板11は保持テーブル31上に位置決めさ
れている。ガラス基板11の上方にはカメラ32が設け
られている。カメラ32の鏡筒33内にはハーフミラー
34が設けられており、ハーフミラー34の側方には同
軸照明光源Aが設けられている。またカメラ32の垂直
な光軸をはさんで、第1の斜方向光源Bと第2の斜方向
光源Cが左右対称位置に設けられている。制御部35
は、画像処理部36を介してカメラ32に接続されてお
り、またXYテーブル30、同軸照明光源A、第1の斜
方向光源B、第2の斜方向光源Cなどを制御する。XY
テーブル30が駆動してガラス基板11を水平方向へ移
動させることにより、ガラス基板11の所定の箇所をカ
メラ32の視野に位置決めする。また第1の斜方向光源
Bと第2の斜方向光源Cは、互いに異る方向からガラス
基板11の上面に向って照明光を照射する。
【0012】このバンプの観察装置は上記のように構成
されており、次にバンプの観察方法について説明する。
なお図4〜図10は、図2のK部分の断面や明暗画像を
示している。
【0013】まず、同軸照明光源Aのみを点灯し、第1
の斜方向光源Bと第2の斜方向光源Cは消灯してガラス
基板11を上方のカメラ32で観察する。図4はこのと
きのK部分の断面を示している。図示するように同軸照
明光源Aに照射されて垂直に入射した光のうち、位置合
わせ用透明電極16に入射した光L1は垂直に反射され
てカメラ32に入射するので(L1’)、位置合わせ用
透明電極16は明るく観察される。また位置合わせ用バ
ンプ14の粗な表面に入射した光L2は側方へ散乱され
(L2’)、したがってバンプ13は暗く観察される。
またACF17に入射した光L3は大部分がACF17
に吸収され、反射光L3’は弱いので、ACF17は暗
く観察される。また気泡18に入射した光L4も、同様
に弱い反射光L4’となり、暗く観察される。図7は、
図4の同軸照明で入射された明暗の2値画像を示してお
り、上述したように位置合わせ用透明電極16のみが明
るく観察され、他は暗く観察されている。
【0014】次に第1の斜方向光源Bのみを点灯し、他
は消灯してカメラ32で観察する。図5はこのときの状
態を示している。位置合わせ用バンプ14に入射した光
L5は上方へ強く反射され(L5’)、カメラ32に明
るく観察される。また気泡18に入射した光L6の一部
は上方へ強く反射され(L6’)、気泡18はカメラ3
2に部分的に明るく観察される。また透明電極16に入
射した光L7は斜上方へ反射され(L7’)、カメラ3
2に入射しないので暗く観察される。以上により、第1
の斜方向光源Bのみを点灯してカメラ32で観察する
と、図8に示す明暗の2値画像が得られる。
【0015】図6は、第2の斜方向光源Cのみを点灯し
た場合を示している。この場合、位置合わせ用バンプ1
4の上面に入射した光L8は上方へ強く散乱される(L
8’)。また気泡18に入射した光L9の一部は上方へ
強く反射される(L9’)。また位置合わせ用透明電極
16に入射した光L10は斜上方へ反射され、カメラ3
2には入射しない。以上により、この場合には図9に示
す明暗の2値画像が得られる。
【0016】図8および図9の明暗画像には、何れも気
泡18が部分的に明るく輝いており、したがって位置合
わせ用バンプ14の認識の邪魔になる。
【0017】図10は、図8および図9の明暗画像の合
成画像であって、図8および図9の明暗画像の論理和を
とったものである。図8および図9に示される気泡18
の明るく輝く部分の場所は異っている。したがって図8
と図9の明暗画像を合成すると、図10に示すように気
泡18の画像は消去されて位置合わせ用バンプ14のみ
が明るく観察される。したがって図7に示す位置合わせ
用透明電極16の画像と、図10に示す位置合わせ用バ
ンプ14の画像から、図3に示す手法に基いて、チップ
12のガラス基板11に対する位置ずれを正確に求める
ことができる。
【0018】
【発明の効果】本発明によれば、簡単な光学系と手法に
より、ACF中に存在する気泡の画像を消去し、位置合
わせ用バンプを明瞭に観察することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるバンプの観察装置
の全体構成図
【図2】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の断面図
【図3】本発明の一実施の形態によるガラス基板の部分
平面図
【図4】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の部分拡大断面図
【図5】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の部分拡大断面図
【図6】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の部分拡大断面図
【図7】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の明暗画像図
【図8】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の明暗画像図
【図9】本発明の一実施の形態によるチップがボンディ
ングされたガラス基板の明暗画像図
【図10】本発明の一実施の形態によるチップがボンデ
ィングされたガラス基板の明暗画像図
【図11】従来のチップがボンディングされたガラス基
板の部分拡大断面図
【図12】従来のチップがボンディングされたガラス基
板の明暗画像図
【符号の説明】
11 ガラス基板 12 チップ 13 バンプ 14 位置合わせ用バンプ 15 透明電極 16 位置合わせ用透明電極 17 ACF 18 気泡 32 カメラ A 同軸照明光源 B 第1の斜方向光源 C 第2の斜方向光源

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】透明基板の表面に形成された電極に異方性
    導電テープを介してボンディングされたワークのバンプ
    の位置認識を行うにあたり、前記透明基板に第1の斜方
    向光源から照明光を照射してカメラにより第1の画像を
    入手するとともに、前記第1の斜方向光源と照射方向の
    異る第2の斜方向光源から照明光を照射して前記カメラ
    により第2の画像を入手し、前記第1の画像と前記第2
    の画像を合成することにより、前記異方性導電テープ中
    の気泡の画像を消去した前記バンプの画像を入手するこ
    とを特徴とするバンプの観察方法。
JP707596A 1996-01-19 1996-01-19 バンプの観察方法 Expired - Fee Related JP3319261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP707596A JP3319261B2 (ja) 1996-01-19 1996-01-19 バンプの観察方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP707596A JP3319261B2 (ja) 1996-01-19 1996-01-19 バンプの観察方法

Publications (2)

Publication Number Publication Date
JPH09196617A JPH09196617A (ja) 1997-07-31
JP3319261B2 true JP3319261B2 (ja) 2002-08-26

Family

ID=11655971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP707596A Expired - Fee Related JP3319261B2 (ja) 1996-01-19 1996-01-19 バンプの観察方法

Country Status (1)

Country Link
JP (1) JP3319261B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3284262B2 (ja) * 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
JP5428131B2 (ja) 2007-02-09 2014-02-26 富士通株式会社 観察装置及びボイドの観察方法
JP4983535B2 (ja) * 2007-10-18 2012-07-25 凸版印刷株式会社 カラーフィルタ欠陥検査方法
US8300921B2 (en) 2008-01-25 2012-10-30 Panasonic Corporation Inspection apparatus and inspection method

Also Published As

Publication number Publication date
JPH09196617A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
US4608494A (en) Component alignment apparatus
JP2981941B2 (ja) ボンデイングワイヤ検査装置
JP5482863B2 (ja) 観察装置および観察方法
JP3235009B2 (ja) ボンディングワイヤ検査方法
JP2005122059A (ja) 検査装置
JP4983591B2 (ja) 光学的検査方法および光学的検査装置
JPH05160233A (ja) ボンデイングワイヤ検査方法
JP3319261B2 (ja) バンプの観察方法
JPH0231144A (ja) プリント基板検査装置
US3667848A (en) Semiconductor chip bonding method
JPH05160231A (ja) ボンデイングワイヤ検査装置
US20080094087A1 (en) Device for detecting chip location and method of detecting chip location using the device
CN115714103B (zh) 用于晶圆键合对准及检测的装置和方法
US6017133A (en) Device for recognizing the position of the terminals of components
TWI695325B (zh) 標記識別裝置、標記識別方法及假壓對位設備
US4970587A (en) Alignment table for automatic exposing apparatus
JP2012169370A (ja) 表示パネル検査装置及び表示パネル検査方法
JP3275742B2 (ja) チップのボンディング方法
JPS63293403A (ja) チップ部品の認識装置
JPH11219974A (ja) チップ認識装置およびこれを備えたチップ実装装置
JPH0482184B2 (ja)
JPH0682227A (ja) 電子部品の外観検査方法及びその装置
JP2010175380A (ja) 位置検出装置
JPH0786797A (ja) 装着部品の検出装置
JP2016189495A (ja) ダイボンダおよびボンディングツールと半導体ダイとの相対位置の検出方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees