KR100462451B1 - 폴리머 및 세라믹 복합 전자 기판 - Google Patents

폴리머 및 세라믹 복합 전자 기판 Download PDF

Info

Publication number
KR100462451B1
KR100462451B1 KR10-2001-0034264A KR20010034264A KR100462451B1 KR 100462451 B1 KR100462451 B1 KR 100462451B1 KR 20010034264 A KR20010034264 A KR 20010034264A KR 100462451 B1 KR100462451 B1 KR 100462451B1
Authority
KR
South Korea
Prior art keywords
delete delete
composite substrate
substrate
polymer material
ceramic
Prior art date
Application number
KR10-2001-0034264A
Other languages
English (en)
Other versions
KR20020002216A (ko
Inventor
버거다니엘조지
파루크샤지
헤론레스터윈
휴메닉제임스엔
닉커보커존울리히
파스코로버트윌리엄
페리찰스에이취
샤데브크리스나지
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20020002216A publication Critical patent/KR20020002216A/ko
Application granted granted Critical
Publication of KR100462451B1 publication Critical patent/KR100462451B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249956—Void-containing component is inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/251—Mica
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/254—Polymeric or resinous material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/259—Silicic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Optical Integrated Circuits (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)

Abstract

폴리머 재료 및 세라믹 재료를 포함하는 복합 전자 및/또는 광학 기판이 개시된다. 복합 기판은 4 미만의 유전 상수와 100℃에서 8 내지 14 ppm의 열팽창 계수를 가진다. 복합 기판은 세라믹 충전 폴리머 재료 또는 폴리머 충전 세라믹 재료의 어느 하나일 수 있다.

Description

폴리머 및 세라믹 복합 전자 기판{POLYMER AND CERAMIC COMPOSITE ELECTRONIC SUBSTRATES}
본 발명은 고성능의 전자 및 광 패키징 솔루션을 위한 폴리머-세라믹 복합 상호 접속 기판에 관한 것이다. 본 발명은, 특히 실리콘 디바이스, 기판, 인쇄 회로 기판의 것과 가까운 열팽창 계수(CTE)와 저(low)유전 상수(비유전율)를 가진 패키징 기판용 세라믹 충전 폴리머와 폴리머 충전 세라믹을 사용함으로써 개선된 칩과 기판간, 기판과 카드간 상호 접속 신뢰성을 가진 고온 전도성 및 전기적 절연 기판에 관한 것이다.
다층 상호 접속 기판은 반도체 디바이스의 패키징 또는 마운팅에 사용된다. 기판은 전기적 절연체로서 기능하는 유전층들 사이에 샌드위치된 전기 도체로서 기능하는 패턴화 금속층을 포함할 수 있다. 기판은 반도체 디바이스, 커넥터 리드, 커패시터, 저항, 커버 등을 부착하기 위한 종단 패드와 함께 설계 가능하다. 매설된 도체 레벨들 사이의 상호 접속은 금속 충전 비아를 통해 달성 가능하다. 기판은 각종의 세라믹과 폴리머 재료로 제조 가능하다.
고밀도 반도체 디바이스를 가진 세라믹 기판이 핀 또는 솔더 범프를 가진 인쇄 회로 기판(PCB)에 상호 연결되는 다층 상호 접속 패키징 기판은 2차 레벨의 결합 신뢰성에 큰 영향을 주는 PCB 재료 및 기판 또는 세라믹 칩 캐리어 사이의 열팽창 계수(CTE)의 현저한 차이로 인해 접촉 재료들 사이에서 열적 부정합의 문제를 가진다.
인쇄 회로 기판 재료는 유리 충전 에폭시, 통상은 FR-4 난연 에폭시 유리 라미네이트 또는 프리프레그(prepreg), 폴리마이드 유리, BT/에폭시(비스 말리마이드 트리아진 수지), 시안산염 에스테르 수지 사출 유리 클로스로 구성된다. 통상의 에폭시 베이스 회로 기판 재료에 비해 개선된 열적 특성과 전기적 특성을 위해서 이용 가능한 고 유리 전이 온도(Tg)와 저 CTE를 가진 다른 PCB 베이스 재료는 강화된 열가소성 수지, 통상은 섬유 강화 폴리에스터, 유리 마이크로스피어 충전 폴리에스터, GETEK 라미네이트 및 프리프레그와 같은 PPO[폴리(페닐렌 산화물)] 및 에폭시 수지 혼합물, 매트릭스 수지와 같은 폴리에스터-이미드, 아미드-이미드-에스테르 또는 아미드-이미드를 함유하는 폴리마이드-유리 충전재 복합 재료를 포함한다. 저 유전 상수의 폴리머 충전재 복합물의 경우, 폴리(테트라플루오르에틸렌)(PTFE)와 같은 과플루오르알킬렌에서 파생된 플루오르폴리머 베이스 라미네이트 재료, 테트라플루오르에틸렌 및 헥사플루오르프로필렌의 코폴리머, 관련 재료가 광범위하게 조사되었다. 섬유 유리 미립자로 강화된 플루오르폴리머는 로저스사(Rogers Corporation)사가 시판하는 상표명 RO2800, RO2500와, 관련 조성물이다. 플루오르폴리머 베이스 복합 재료는 저유전 상수를 특징으로 하나, 이 복합 재료는 크기의 안정성이 떨어지고, 저유리 전이 온도(Tg), 고CTE, 정교한 본딩 기술을 요하는 금속에 대해 접착력이 떨어지는 문제점을 가지며, 비아 제조를 위해 열유동성이 높은 레이저 에칭이 사용되는 경우 비아 형성 프로세스에서 열에 의한 비아 변형이 생길 문제가 있다. 또한, 플루오르카본 폴리머 베이스 복합 매트릭스는 에폭시와 폴리마이드 베이스 절연재로 이용 가능한 포토 이미징과는 비호환성의 이미징 옵션이다. 이들 재료중 일부는 열적 안정성이 떨어진다(즉, 이들 재료는 약 250℃ 이상의 온도로 가열될 때 품질이 저하하기 시작한다.).
종래 기술은 폴리머 및 세라믹 재료로 구성된 복합 기판의 특성을 향상하기 위해 노력한 것들로 충만하다.
여기서 참조 문헌으로 언급되고 있는 미국 특허 제5,061,548호(아서 등)는 세라믹 필터가 실란 결합제로 사전 피복되는 세라믹 충전 플루오르폴리머 복합 재료를 개시하고 있으며, 복합 기판은 열적으로 유동 가능하며, 다층 회로 기판에서 본드 플라이(bond-ply)로서 사용된다. 여기서 참조 문헌으로 언급되고 있는 미국 특허 제5,287,619(스미스 등)호는 열가소성 플루오르폴리머 복합 유전체와 복수층의 구리를 이용한 첨가제에 의해서 다층 MCM 기판으로서 고밀도의 상호 접속 디바이스의 제조 시 그의 용도와 실란 피복된 실리카 충전 플루오르폴리머(PTFE) 복합체를 기술하고 있다. 고형의 Cu 비아는 모듈로 패키지될 반도체 디바이스에서 또는 MCM 기판층 사이에서 상호 접속을 위해 사용된다. 여기서 참조 문헌으로 결합되고 있는 미국 특허 제5,384,181(아서 등)호는 실란 피복재가 페닐 실란과 플루오르실란의 혼합물인 실란 피복된 용융 비정형 실리카 충전 플루오르폴리머 복합체를 기술하고 있다. 이들 특허는 금속과의 빈약한 접착력, 저유리 천이 온도, 고CTE(예, 아서등에서 기술된 바와 같이 70 ppm/℃)를 갖는 플루오르폴리머에 관한 것이다.
여기서 참조 문헌으로 결합되고 있는 미국 특허 제5,358,775호(A. F. Horn)는 커패시터에 대해서 저유전 손실, 고유전 상수(K'＞4), 고유전 상수의 열계수(TCK')를 나타내는 세라믹 입자로 채워진 플루오르폴리머를 함유하는 마이크로웨이크 응용 분야를 위해 고유전 상수(K＞4)와 비교적 고CTE(＜35ppm/℃)의 전기기판 재료와 관련이 있다.
여기서 참조 문헌으로 결합되고 있는 미국 특허 제 5,541,249호(Hughes 등)는 폴리올레핀, 폴리마이드, 폴리카보네이트, 폴리아세탈을 함유하는 유기 매트릭스 수지의 유기 실리콘 폴리머 처리 무기 충전재 또는 금속 충전재를 함유하는 사출 성형 가능한 폴리머 충전재 복합 조성물을 개시하고 있다. 사용된 각종 무기 충전재는 실리콘 질화물, 카바이드, 알루미나, 알루미늄 질화물, 티탄, 지르코늄, 이들의 혼합물을 포함하며, 금속은 철, 스테인레스 스틸, 크롬 합금, 니켈 합금, 청동을 포함한다. 이 특허는 단지 재료들을 기술하고 있으며 CTE 및 유전 상수와 같은 물리적 특성 또는 재료의 응용에 대해서는 언급하고 있지 않다.
여기서 참조 문헌으로 결합되고 있는 미국 특허 제5,571,609호(M.E. St 로렌스 등)는 부타디엔 및 이소프렌를 포함하는 폴리부타디엔 및 폴리이소프렌의 열경화성 매트릭스, 유리 직물, 세라믹 충전재, 난연재, 과산화물 경화 개시제를 함유하는 기판 재료를 개시하고 있다. 개선된 전기적 성능과 z 방향으로 저 CTE를 갖는 복합 재료를 개시하고 있다. 그러나, 이러한 부류의 재료는 빈약한 인열 저항, 저Tg, 낮은 열적 안정도, 긴경화 시간, 고온 팽창, 낮은 상위 사용 온도, 빈약한 용제 저항, 포토산화에 대한 민감성으로 인해 만족 스럽지 못하다.
여기서 참조 문헌으로 결합되고 있는 미국 특허 제4,810,563호(DeGree 등)는 세라믹 충전 폴리아미드-폴리마이드 매트릭스 수지의 절연층과 상하 금속층을 포함하는 다층 기판 제품을 개시하고 있다. 폴리아미드-폴리마이드 층은 에폭시 본딩층으로 서로 부착되고 있다. 개시된 제품은 폴리(아미드-이미드) 매트릭스, 낮은 열적 안정도에 의한 에폭시 접착층의 성능 한계, 패키지 전체의 마진 특성에 있어서 비교적 고유전 상수의 복합체 결과물과 결합된 저Tg로 인해 습윤성이 현저히 제한된다.
플라스틱 패키징 구조에 있어서, 집적 회로 디바이스는 폴리에폭시산화물, 무기 충전재 강화물을 가진 시안산염 에스테르/에폭시 수지 혼합물과 같은 열경화성 바인더를 포함하는 경화성 조성물을 이용하여 제조된 유기 기판에 연결된다. 미립자 충전 플루오르폴리머 복합 라미네이트와 같은 저유전 상수를 가진 열가소성 복합 유전 재료는 상호 접속 구조용으로 로저사가 시판하고 있다. 유기 기판 구조용으로 기술된 다른 저유전 상수의 라미네이트 재료는 열경화성 수지 통상은 시안산염 에스테르 수지와 플로오르폴리머 라미네이트을 주입함으로써 제조된다.
따라서, 본 발명의 목적은 경제적으로 제조할 수 있는 유기-무기 복합 전자 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 저유전 상수, 저임피던스, 저CTE, 저복굴절, 고 패키지와 카드간 신뢰성, 저스트레스(응력) 성분 상호 접속 스트레스를 갖는 복합 전자 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 고 Tg및 양호한 열적 안정성을 갖는 복합 전자 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 저습윤성을 갖는 복합 전자 기판을 제공하는 것이다.
본 발명의 상기 목적은 이후의 발명의 상세한 설명을 통해서 보다 명확해질 것이다.
도 1은 세라릭 충전 폴리머 복합 기판을 도시하는 본 발명의 제1 실시예의 단면도.
도 2는 폴리머 충전 세라믹 복합 기판을 도시하는 본 발명의 제2 실시예의 단면도.
도 3은 폴리머가 기판과 복합 기판의 주변부에만 놓여짐으로써 기판 전체가 캡슐화되는 폴리머 충전 세라믹 기판을 도시하는 본 발명의 제2 실시예의 변형의 단면도.
도 4는 본 발명의 제1 실시예를 형성하기 위한 방법을 도시하는 흐름도.
도 5는 본 발명의 제2 실시예를 형성하기 위한 방법을 도시하는 흐름도.
도 6은 신호의 광 전송용 표면층을 가진 도 1과 유사한 단면도.
도 7은 신호의 광 전송용 표면층을 가진 도 2와 유사한 단면도.
도 8은 신호의 광 전송용 표면층을 가진 도 3과 유사한 단면도.
도 9는 신호의 광 전송 지원층과 도포 표면층을 가진 도 1과 유사한 단면도.
도 10은 신호의 광 전송 지원층과 도포 표면층을 가진 도 2와 유사한 단면도.
도 11 및 도 12는 신호의 광 전송을 지원하는 층을 가진 도 3과 유사한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 20, 20' 복합기판
12 폴리머 재료
14, 24 비아(via)
16, 26 배선
22 세라믹층
상기 본 발명의 목적은 본 발명의 제1 형태의 따르면 복수의 인접층을 포함하는 복합 전기 및/또는 광학 기판을 제공함으로써 구해지며, 인접층 각각은 폴리머 및 세라믹 재료의 혼합물을 함유하고, 기판은 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가진다.
본 발명의 제2 형태에 따르면, 복수의 층을 포함하는 복합 전자 및/광학 기판이 제공되며, 각각의 층은 기판이 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가진 폴리머 충전 세라믹 재료를 포함하고 있다.
본 발명의 제3 형태에 따르면, 복수의 인접층을 포함하는 복합 전자 및/광학 기판이 제공되며, 각각의 인접층은 30 내지 90 중량 퍼센트의 폴리머 재료와 10 내지 70 중량 퍼센트의 세라믹 재료를 갖는 세라믹 충전 재료를 포함하며, 기판은 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가진다.
본 발명의 제4 형태에 따르면, 복합 전기 및/또는 광학 기판을 제조하기 위한 방법이 제공되며, 상기 방법은,
폴리머 재료 및 세라믹 재료의 분산을 형성하는 단계와,
분산에 의해 복수의 복합 그린 시트를 형성하는 단계와,
각각의 그린 시트에서 비아 홀을 형성하는 단계와,
각각의 그린 시트의 비아 홀에 금속 도체를 충전하는 단계와,
각각의 복합 그린 시트 표면에서 금속 도체를 형성하는 단계와,
100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가진 인접 복합 층의 복합 전기 기판을 형성하도록 복수의 그린 시트를 적층하여 라미네이팅하기 위한 단계를 포함하고 있다.
본 발명의 제5 형태에 따르면, 복합 전기 또는 광학 기판을 제조하기 위한 방법이 제공되며, 상기 방법은,
폴리머 재료 및 세라믹 재료의 분산을 형성하는 단계와,
분산에 의해 복수의 복합 그린 시트를 형성하는 단계와,
각각의 그린 시트에서 비아 홀을 형성하는 단계와,
각각의 그린 시트의 비아 홀에 금속 도체를 충전하는 단계와,
각각의 복합 그린 시트 표면에서 금속 도체를 형성하는 단계와,
복합 전자 기판 라미네이트를 형성하도록 복수의 그린 시트를 적층하여 라미네이팅하는 단계와,
폴리머 재료와 카본 탄소질 잔류물을 열적으로 제거하기 위해 복합 전자 기판을 가열하는 단계와,
단단한 골격 구조를 만들기 위해 세라믹 재료를 부분적으로 고밀도화하는 단계와,
100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가진 복합 전기 기판을 형성하도록 폴리머 재료로 단단한 골격 구조를 적어도 부분적으로 충전하는 단계를 포함하고 있다.
이후, 본 발명의 보다 양호한 설명을 위해 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
본 발명은 폴리머 재료 및 세라믹 재료를 포함하는 복합 전자 기판 및/또는 광학 기판에 관한 것으로서, 기판은 저유전 상수와 저 CTE를 가진다. 특히, 기판의 기능적인 요건은 양호하게는 FR-4 PCB[CTE 15-17 ppm(x, y 방향으로) 및 60 ppm(z 방향으로)]와 반도체 디바이스(CTE 3 ppm) 사이의 중간재인 100℃에서 8-14 ppm/℃ 범위에 있는 저CTE, 가깝게 이격된 고밀도의 미세 라인/비아를 허용 하도록 ＜4의 유전 상수, 양호하게는 ＜3.5의 유전 상수, 열적 응력 조건하에서 양호한 크기 안정성, 개선된 2차 레벨의 상호 접속 신뢰성, 증대된 다이 크기를 갖는 패키지 보전성을 포함한다.
유사하게 본 발명에서 유용한 폴리머 재료의 기능적인 요건은 평면내 저CTE, 저복굴절 및 등방성의 광학 및 기계적 특성, 3.5 이하의 저유전 상수, 300℃ 이상에서 높은 기계적 강도 및 고온 안정성, 라미네이트/시트, 프리프레그, 또는 용액 주조막을 제조하기 위한 옵션, 주입 몰딩에 적합한 저용해 점성, 층과 층 및 층과 금속과의 부착 신뢰성, 처리 조건하에서 폴리머 충전재 복합 재료의 화학적 안정성, 열적 산화 안정성, 포토이미징 기술과의 호환성을 포함하여야 한다.
본 발명의 복합 기판에 유용한 대표적인 폴리머 재료는 폴리부틸렌 테레프탈레이트(PBTP), 폴리에틸렌 나프타레이트(PEN), 폴리아릴렌 에테르, 폴리카보네이트/폴리부틸렌 테레프탈레이트 혼합물과 같은 열가소성 폴리에스테르, p-하이드록시 벤조산(HBA)/p-하이드록시 나프타산(HNA)과 같은 액결정 폴리머(LCP), PBTP-LCP 및 PEN-LCP 혼합물, 폴리메틸 메타아크리레이트(PMMA), 폴리(α-메틸스텔렌), 폴리비닐 부티랄, LCP 및 폴리에테르 이미드(PEI)의 혼합물과 LCP 및 폴리에테르슬폰, 플렉시블 플래너 체인 폴리마이드, 로드형 구조의 저 CTE 폴리마이드, 플루오르화 폴리마이드 및 실록산 폴리마이드, 열전도성 KAPTON(듀퐁상표명), UPILEX(Ube 인더스트리 상표명)과 같은 폴리마이드/폴리에스테르 필름/라미네이트, LC 폴리에스테르와 폴리마이드와의 혼합물, B 스테이지 유리 강화 폴리에스테르 시트, 폴리에틸렌 산화물-에폭시(PPO-에폭시) 혼합물(예, 제너럴 일렉트리사로부터 입수가 가능한 GETEK 라미네이트), 폴리사이클로-올레핀/폴리노보렌(예, AVATREL 수지(B.F. Goodrich Company의 상표명), SILK 폴리머(다우 케미컬사의 상표명), BCB-DVS[CYCLOTENE 수지(다우 케미컬사의 상표명)]와 같은 비스 벤조사이클로부텐 폴리머, 폴리실세스퀴옥산, 시안산염 에스테르 수지, 시안산염/에폭시, BT/에폭시 수지, BMI 수지(비스말리마이드)를 포함한다.
본 발명에 따른 복합 기판에 적합한 폴리머 재료들 중 하나로 지칭되는 폴리이미드 재료 중에서, 특히 선호하는 범주는 BPDA-PDA, BPDA-ODA, PMDA-PDA, 무수물 또는 아민 세그먼트 중 어느 하나에서 또는 무수물과 아민(예, 듀퐁사로부터 입수가 가능한 Pyralin RC2566, FPI 플루오르화 폴리아미드) 둘다에서 과플루오르이소프로필리덴 기능성을 옮기는 부분적 플루오르화 폴리마이드, PMDA-BDAF, BPDA-BDAF, BTDA-BDAF와 같은 부분적 플루오르화 폴리마이드, 2,2-비스[4-(4-아미노페녹시)페닐]-헥사플루오르프로펜디안하이드라이드(PMDA), 심-바이페닉 테트라아카복실산 디안하이드라이드를 함유하는 저CTE 폴리아미드이다. 또한 사용될 수 있는 비플루오르화 세미 플렉시블 체인 폴리마이드의 예는 PMDA-ODA, 예컨대 듀퐁사로부터 입수가 가능한 Pyralin RC5878 폴리머산 전구체 또는 KAPTON 필름과 Ube 인더스트리즈 인코포레이트로부터 입수가 가능한 Upilex R과 같은 BPDA-ODA 폴리머산 전구체 용액 또는 대응 프리이미다이즈 필름을 포함한다. 350-400℃까지 경화한 후 채워지지 않은 폴리마이드 필름의 대표적인 특성의 통상의 범위는 260℃ 이상의 Tg, 유전 상수 2.9- 3.5, Eb%(절단 신도) 50-90%, 탄성 모듈 2.5-10 Gpa, 100℃에서의CTE 3-50ppm/℃. 본 발명의 부분적 플루오르화 폴리마이드는 다른 폴리머 및 금속과의 탁월한 자체 부착력을 가짐으로써, 라미네이트간 결합 및 라미네이트간 결합층을 필요로 하지 않는 자체 결합 복합 라미네이트를 가진다.
본 발명의 목적용 저CTE 폴리마이드는 리니어 플래너 또는 세미플렉시블 전구체로부터 도출되며, 그의 양호한 후보는 BPDA-PDA(심-바이페닉 테트라카복실산 디안하이드라이드(BPDA)-p-페닐렌 디아민(PDA)) 폴리마이드 용액 주조막과 UPILEX(상표명)하의 Ube 인더스트리즈로부터 입수가 가능한 화학적 또는 열적으로 머신 드로잉 경화된 라미네이트이다. 단단한 로드 또는 세미플렉시블 플래너 분자 구조 때문에, 이러한 부류의 폴리마이드는 평면내 저CTE(100℃에서 약 5와 300℃에서 8 ppm), 저유전 상수(2.9-3.1), 고모듈러스(8-11Gpa), 고인장 강도(400-450MPa), 낮은 습도 흡수(1% 미만), 고 Tg(400℃ 미만)의 특성을 가진다.
복합 기판용의 양호한 세라믹 재료는 저열팽창 계수(양호하게는 실온내지 400℃에서 8ppm/℃ 미만)와 저유전 상수(양호하게는 6미만)를 가진다. 이들 세라믹 물질의 일부는 전자 그레이드 SiO2, 실리레이트 실리카, 석영, 용융 실리카, Al2O3-SiO3, 3Al2O3.2SiO2(Mullite), Beo, Al의 규산염, 5SiO2-2Al2O3_2MgO(Cordierite), 붕소 규산염 유리와 같은 다른 유리, 이들의 혼합물을 포함할 수 있다. 세라믹 자료는 파우더, 섬유, 구체, 마이크로구체, 공동 구체, 플레이크, 가는 철사 등의 형태일 수 있다. 폴리머 충전재 복합물의 등방성 특성의 경우, 특히 x, y, z 방향으로의 CTE는 특정 형태로 충전재를 이용하는 것이 바람직하다.
본 발명의 복합 기판은 폴리머 세라믹 복합 그린 시트의 다층을 제조한 다음, 다층을 라미네이팅하여 복합 기판을 형성함으로써 제조 가능하다. 복합 기판의 구축은 병렬로 또는 순차적으로 달성 가능하다. 복합 기판은 전자 및/또는 광자의 전송용 고밀도의 전자 금속 도체 및/또는 고밀도의 광 도파관을 지지하기 위해 채용된 적어도 하나의 표면층을 가질 수 있다. 이후 보다 상세히 설명되는 바와 같이, 복합 기판은 세라믹 충전 폴리머 재료 또는 폴리머 충전 세라믹 재료로 제조 가능하다. 먼저 폴리머 구조에 대해서 설명하기로 한다.
Ⅰ. 세라믹 충전 폴리머 구조
표준 기술을 이용하여 금속화된 세라믹 충전 유지 폴리머층과 고성능의 반도체 응용 분야용의 우수한 패키징 구조를 제공할 수 있는 층간 상호 접속을 위한 금속 비아로 구성되어 있다. 몰딩 가능한 또는 시트 주조 가능한 공식화와 같은 폴리머 충전재 복합체와 라미네이트/B-스테이지 프리프레그와 같은 폴리머 충전제 복합체를 제조하기 위한 방법은 종래 기술에서 공지되어 있다. 본 발명의 일실시예로서, 세라믹 강화 폴리마이드 복합체는 폴리마이드를 형성하기 위해 우선 용매를 제거한 다음 이미드화함으로써 몰딩 컴파운드로 변환된 폴리아민산에 세라믹 충전재를 분산함으로써 형성된다. 몰딩 파우더는 복합체 시트를 형성하기 위해 적절한 온도 및 압력 조건하에서 압축 성형될 수 있다. 대안적으로, 폴리아민산 세라믹 충전재 분산 또는 슬러리는 커튼 코팅, 롤 코틴 등과 같은 통상의 코팅 공정에 이어서 복합 프리프레그를 얻기 위해 캐리어로부터 용제 제거 및 옵션적으로 부분 또는 전체적 경화 및 제거에 의해서 캐리어 시트에서 주조 가능하다. 세라믹 충전제 함유량은 세라믹 충전 폴리머 복합 재료에 기초해서 10-70중량 %의 범위에 있는 것이 좋다.
이러한 복합 다층 기판은 반도체 디바이스(100℃에서 약 3ppm/℃)와 통상의 인쇄 회로 기판(100℃에서 약 17-18ppm/℃) 사이에서 중간 열팽창을 갖는 이점이 있다. 복합 기판은 전기 도전 페이스트로 채워진 비아홀을 가진 세라믹 충전 폴리머 재료의 복수의 유전층으로 구성되어 있으며, 비아는 층간 상호 접속을 제공하기 위해 고체 금속으로 채워질 수 있다.
복합 기판은 병렬 처리층 또는 직렬 처리층으로 제조가 가능하거나 이 두 층의 결합으로 제조 가능하다. 예컨대, 복합 기판은 코어 사이에서 개개의 전력층과 양 사이드의 신호층을 가진 전력 코어와 같은 적층된 3 플레이트로 병렬로 구축 가능하다. 다음에 적어도 하나의 적합한 상부층은 복합 기판에 부가될 수 있다. 대안적으로 코어 구조는 유전체 및 금속 도체의 층들을 순차적으로 부가함으로써 형성 가능하다. 다음에, 적어도 하나의 적절한 상부 층이 코어에 부가될 수 있다.
층간 접속을 위한 전도성 페이스용 금속 충전제는 예컨대 Cu 또는 Ni상의 공융 Bi/Sn, In/Sn, Pb/Sn/Ag, In/Sn, Cu상의 Pb/Sn, Cu상의 Bi/Sn/Pb, Sn 도금된 Cu, Bi 코팅된 Cu와 같은 저용융 2원 합금 또는 3원 함금을 가진 Cu, Ni, Pd 또는 Ag 파우더일 수 있다. 도전성 페이스트는 유기 바인더, 도성성 입자, 접착제를 포함하는 전체 페이스트 고형의 60-90 중량 %를 구성할 수 있으며, 유리 파우더와 같은 무기 성분을 포함할 수 있다. 표면 특징은 반도체 디바이스 및 PCB로 솔더 접속을 위해 표면 완성 야금 또는 얇은 Au 도금층에 의해 추종된 Ni 층을 가질 수 있는 고전도성 금속(예, Cu)으로 구성되어 있다.
이제부터 도면, 특히 도 4를 참조하여 본 발명을 보다 상세히 설명하기로 한다. 세라믹 충전 폴리머 복합 기판을 형성하기 위해 세라믹 충전재는 가소제, 계면 활성제/분산제, 채색제와 같은 적절한 첨가물로 용제 캐리어의 폴리머 매트릭스와 혼합된다. 상기 성분들은 주조를 위한 동질의 슬러리를 제공하도록 볼밀 또는 롤밀 또는 유성 믹서(planetary mixer)를 이용하여 고전단 혼합 공정으로 혼합된다. 충전제의 습윤성 및 분산 슬러리의 경우, 폴리머 바인더계로 혼합하기 전에 유기 실란 또는 유기티탄산염과 같은 결합제로 충전재 파우더를 표면 수정하는 것이 일반적으로 바람직하다. 대안적으로, 충전재 표면 수정제는 세라믹 충전재에서 혼합하기 전에 폴리머 용제 동체 및 다른 첨가물 전달 바인더 시스템으로 혼합된다.
메트릭스 수지와의 향상된 반응을 제공하는 충전재 입자의 통상의 표면 수정 방법은 액체가 진공하에서 제거되고 처리된 고형체가 약 100℃에서 가열됨으로써 건조된 후 수 시간 동안 실온에서 롤 밀링과 메타놀 또는 에타놀의 A-100(유니온 카바이드) 또는-아미노프로필 트리에톡시실란의 0.1-1.0%(중량 퍼센트)로 세라믹 파우더를 혼합하는 것을 포함한다. 세라믹 파우더의 표면 수정을 위한 다른 실란 결합제는 비닐디메틸 에톡시 실란, 비닐 트리알콕시 실란, 헥사 메틸 디실라잔(HMDS), 디비닐 테트라메틸 디실록산(DVS)과 알리파틱 아민, 예컨대 n-프로필 아민의 존재 시 관련 재료를 포함한다. 원한다면 첨가 촉진제가 페이스트 성분에 첨가될 수 있다. 선별된 폴리퍼 매트릭스는 세라믹 입자 표면에 대해 친화력을 가짐으로써 인시투(in-situ) 표면 수정을 제공하는 알콕시실란 또는 비닐 알콕시 실란과 같은 펜던트 기능성을 포함하도록 선택된다. 유사하게 유기티탄산염 결합제는 바인더 시스템으로 혼합하기 전에 충전재를 표면 수정하기 위해 사용 가능하거나 세라믹 충전재에서 혼합하기 전에 바인더 시스템에 첨가 가능하다. 실리카 충전재 수정을 위해 보통 사용되는 통상의 티탄산염은 이소프로필 트리(다이옥틸피로포스파토) 티탄산염, 이소프로필 트리(에틸라미노-에틸라미노) 티탄산염, 관련 재료를 포함한다.
이와 같이 형성된 복합 슬러리는 통상 실시된 시트 주조 프로세스를 이용하여 캐리어, 통상적으로 PET, 폴리에틸렌, 또는 폴리플로필렌 백 재료에서 시트(그리 시트라 불리는)로 주조된다(도 4의 54). 대안적으로 복합 폴리머 프리프레그/시트는 발명이 속하는 기술 분야에서 잘 알려진 용해 압출 성형 또는 사출 성형 기술에 의해서 제조 가능하다. 후자의 공정에서 쉽게 도달 가능한 온도에서 사출 성형에 적합한 용해 점성을 가진 몰딩 파우더로서 용제없는 열가소성 폴리머 및 무기 충전재 혼합물은 라미네이트로 압축 성형된다. 슬러리 주조 시트의 경우, 팔로우 온 건조 동작은 일반적으로 주조 시트에서 용제를 제거하기 위해 수행된다. 유사하게 용제 전달 플렉시블 체인 폴리(아민산) 또는 폴리(아민 에스테르) 전구체 용액이 세라믹 입자로 채워진 다음, 100-200℃에서 가열에 의해 용제 제거 및 이미드화함으로써 몰딩 컴파운드로 변환되고 B 스테이지 라미네이트로 압축 성형된다.
블랭킹 동작은 복합 기판의 원하는 크기의 개개의 층을 생성하고 정렬에 필요한 등재 홀을 펀치한다. 다음에 지지 시트가 제거되고 비아는 기계적 펀칭, 레이저 드릴링, 기계적 드릴링, e-빔 머시닝 또는 화학적 에칭에 의해서 각각의 층에서 형성된 다음 전도 금속으로 채워진다(도 4의 58).
비아는 예컨대 복합 라미네이트와 접촉하여 금속 마스크를 통해 페이스트를 스크린 인쇄 또는 고무 걸레로 닦음으로써 종래에서와 같이 금속 페이스트로 채워질 수 있다. 대안적으로 비아 야금이 도금 또는 감에칭과 같은 공지의 기술에 의해서 혹은 전도 금속 전단을 기계적으로 위치 선정함으로써 증착된 고형 금속으로 충전함으로써 형성 가능하다. 도전성 페이스트를 이용하여 비아를 채우는 경우, 금속화 그린 시트가 건조된다. 다음에, 신호 및 배선 금속화 패턴이 종래의 다층 세라믹 제조 기술을 이용하여 저용해 금속 충전재로 공식화된 도전성 페이스트를 스크린 인쇄 또는 압출 스크린함으로써 그린 시트층의 표면에서 형성된다(도 4의 60). 대안적으로 신호 및 배선 금속화는 고형 금속(데칼 공정에 의한 것과 같은)으로 제조가 가능하며 다음에 층의 표면으로 전달된다.
금속화 층은 100-250℃에서 열순화되어 잔류 용제를 제거하고 수지 매트릭스를 부분적으로 경화(B-스테이지)하거나 완전 경화한다.
개개의 층이 검사되거나 전기적으로 테스트된 다음, 원하는 층수가 정렬되어 적층됨으로써(도 4의 62), 적층의 상하층 위에 얇은 넌스틱 폴리머 시트를 위치 시키고 150-350℃에서 200-2000 psi 압력의 수압 단축 프레스를 이용하여 라미네이트되어 다층 복합 상호 접속 구조를 형성한다. 이어서, 라미네이트된 구조는 무전해 공정에 의해서 통상 Ni/Au의 표면 완성 금속 증착을 위해 도금 처리된다.
표면 완성전, 전자 및/또는 광자의 전송을 위해 고밀도 전자 금속 도체 및/또는 고밀도 광 도파관을 지지하도록 채용된 적어도 하나의 표면층이 부가될 수 있다. 이러한 표면층이 도파관(82)(예, 광섬유) 및/또는 채널(84)(예, 오픈 채널)을 가진 표면층(80)으로서 도 6에 도시되고 있다. 표면층(80)의 조성은 30 내지 100 중량 %의 폴리머 재료 및 70 내지 0 중량 %의 세라믹이다.
대안적으로, 세라믹 충전 폴리머층(92)은 도 9에 도시한 바와 같이 도파관(82) 및/또는 채널(84)을 지지하기 위해 형성 가능하다. 이 실시예에서, 채널(84)은 폴리머 재료의 층(94)으로 정렬되어야 한다. 채널(84)은 비충전 상태로 남아 있음에 주목해야 한다. 최종적으로 폴리머 표면층(96)이 형성된다.
표면층(80,102)과 라이너(94)가 고밀도 광 도파관 및 채널용으로 사용되는 경우, 표면층에는 세라믹 충전재가 없어야 한다. 폴리머 재료는 광학적으로 투명한 저(광학) 손실 재료이어야 한다. 표면층의 예증의 재료는 플루오르화 및 과플루오르화 폴리마이드와 같은 플루오르화 폴리머, 플루오르알킬(메타아크릴산)과 같은 아크릴 폴리머, 과플루오르(메타아크릴산), PMMA 및 PMMA/폴리스틸렌 코폴리머와 같은 알킬메타아크릴산 호모폴리머/코폴리머, 폴리에테르케톤, 폴리에스테르, 우레탄 아크릴 폴리머이다. 도판관은 광전송 및 광도파관용 오픈 채널, 즉 광섬유일 수 있다. 유전 재료는 광을 굴절시켜 그것을 도파관내에 보존하기 위해 상이한 굴절률 가져야 한다.
부적절한 층간 접착 무결성이 있다면, 접착 폴리머의 얇은층이 각종 처리 및 사용 조건하에서 층간 접착 및 본드 무결성을 위해 사용 가능하다. 제한되지 않는 일례로서 본딩 폴리마이드 베이스 복합 금속화층용으로 사용 가능한 각종 접착제는 아크릴, 실록산 폴리마이드, 아세틸렌 종단 폴리마이드, 예컨대 BTDA-APB(3,3',4,4'-테트라카르복실산 벤조페논 이초산/ 3,3"-비스 아미노 페녹시 벤젠) 폴리이소마이드 올리고머에서 파생되고 6FDA-APB 파생 폴리머(National Starch로부터 입수 가능한)와 관련된 IP-610 또는 IP-615 테르미드-이소마이드 시리즈 폴리 이소마이드, 비스벤조사이클로부텐, 예컨대 DVS 비스 BCB 폴리머(CYCLOTENE 수지 다우 케미칼사의 상표명)인 디비닐실록산-비스벤조사이클로부텐 폴리머, 6FDA-ODA 및 BTDA-ODA 폴리아민산(듀퐁사에서 입수 가능함), 6FDA-ODA 및 BTDA-ODA 폴리머산(듀퐁사로부터 입수가 가능함} 폴리에스테르, 폴리알크릴산염, 또는 저몰 중량의 아모마 코폴리에스테르 또는 호모폴리에스테르를 포함한다. 복합층 사이에 폴리머 부착층은 라미네이션 단계 동안 온도 및 압력 조건하에서 층과 층 본딩으로 된다. 완전 경화된 복합 시트의 경우, O2플라즈마 노출 또는 화학적 수단 예컨대 표면 코팅 기술에 의해서 부착층에 의해 혹은 다른 공통 사용된 표면 코팅 기술을 적용하기 전에 화학 에칭과 같은 화학적 수단에 의해서 표면을 활성화한다. 접착 코팅은 B-스테이지 경화된 비접착성의 표면을 형성하도록 부분적으로 건조/경화되거나 용제 제거되도록 구워진다. 다음에 세라믹 충전 폴리머 복합체를 형성하도록 야금을 완성하는 패턴, 레이저 어셈블리, 라미네이션, 증착을 통해 제조하기 위해 연속의 공정이 행해진다. 대안적으로 접착층은 시판되고 있는 아크릴 접착제 도는 테프론(듀퐁사의 상표명) 본디드 KAPTON(듀퐁사의 상표명), 본드플라이 라미네이트, PYRALUX(상표명) 열가소성 라미네이트, 관련 재료과 유사한 표준 기술을 이용하여 펀칭 또는 레이저 드릴링을 거치기 전에 라미네이션에 의해 세라믹 충전 폴리머 복합층에 결합 가능하다.
도 1에는 완성된 복합 기판(10)이 도시되고 있다. 다층의 세라믹 충전 폴리머 재료(12)는 다층이 서로 인접하도록 적층되고 라미네이트된다. 도 1에 도시하진 않았지만, 접착 재료가 층과 층의 결합을 위해 필요하다면 층들 사이에 샌드위치될 수 있다. 접착제는 복합 기판용으로 상기한 바와 같은 특성(CTE, 유전 상수 Tg, 열적 안정도 등)을 저하하지 않고 보완하도록 선별되어야 한다. 복합 기판(10)은 또한 비아(14)와 배선(16)을 양호하게 포함하고 있다.
이제 복합 기판이 PCB에 결합해서 상호 접속하는 반도체 디바이스가 준비되었다. 반도체 결합은 부족 충전 또는 부족 충전없이 통상의 영역 어레이 상호 접속을 이용할 수 있다. PCB와의 접속은 볼그리드 어레이(BGA), 랜드 그리드 어레이(LGA) 또는 플러그 가능한 상호 접속과 같은 통상의 표면 장착 기술을 이용하여 제조 가능하다. 개시된 구조 및 공정의 이점은 낮은 제조 코스트, 크기 제어, 저유전 상수, 저임피던스, 고주파의 얇은 유전층을 위한 피쳐 크기의 균일성, 소형 피쳐 크기를 처리하는 능력, CTE, 유전 상수, 단단함, 열적 및 열산화적 안정도, 양호한 전기 및 기계적 특성과 같은 제품 속성에 맞추는 능력을 포함한다.
II. 폴리머 충전 세라믹 기판
본 발명에 따른 제2 실시예는 저 유전 상수, 저 CTE, 저습윤율을 가진 유기 또는 유기 금속 폴리머 절연체로 채워진 벌크 또는 밀봉된 표면인 부분적으로 고밀도의 세라믹 매트릭스와 금속 도체를 포함한다. 이러한 구조의 제조는 그린 시트를 제조하기 위해 용제 휘발과 캐리어에서 주조하는 시트, 용제 용액내의 세라믹 충전재 및 폴리머 바인더계를 함유하는 그린 시트 슬러리의 조제를 포함하는 다층 세라믹(MLC)형 공정을 이용하여 얻어진다. 용제를 제거하기 위해 건조 공정과 블랭킹 공정후, 개개의 층들은 기계적 펀칭, 레이저 드릴링, 기계적 드릴링, e 빔 기계 가공, 또는 화학적 에칭에 의해서 비아를 제조하기 위해 패턴화된다. 비아 펀칭 다음에 이어지는 단계들은 비스크 발화된 목이 있는 단단한 구조의 망 또는 다공성 세라믹 몸체를 생성하도록 스크린 온 금속 페이스트를 채용하는 개별화, 건조화, 개개의 스크린 시트의 검사, 적층 및 정렬, 라미네이션, 바인더 번오프, 세라믹을 온도가 상승한 곳에 두어 세라믹의 부분 소결 및 금속의 고밀도화를 포함한다. 다음에 구조는 표면 스킨형 실링을 형성하거나 벌크 매트릭스 다공성을 채우도록 유기 또는 유기금속 폴리머 용액 또는 무용제 중합 가능한 반응성의 모노머/올리고머 조성으로 다루어 진다. 용제 및 경화 또는 중합화를 제거하기 위한 연속의 열처리는 폴리머 캡슐화 구조를 제공한다. 연속 처리는 패드 야금 증착, 전기 테스트, 반도체 디바이스 결합, 모듈 전기 테스트, PCB 연결을 포함한다.
금속화 세라믹 복합 몸체 대 폴리머 충전재의 비율은 세라믹의 다공성 레벨, 벌크 다공성 또는 표면 영역과 캡슐화의 충전 레벨, 금속 패턴의 밀도에 따를 것이다.
폴리머 충전 세라믹 구조용 그린 시트 슬러리를 형성하기 위한 양호한 폴리머는 300-400℃에서 바인더 번오프 가열 주기로 통상 가열될 때 휘발하는 모노머/올리고머 종으로 모노모 또는 열적으로 분해하기 위해 완전히 탈중합화하는 것이다. 이 목적에 적합한 각종 폴리머는 400℃ 미만 온도에서 용이하게 탈중합화하는 폴리(알킬메타아크릴산), 양호하게는 PMMA[폴리(메틸 메타아크릴산)], PMMA-폴리-n-부틸 메타아크릴산 코폴리머, 폴리(t-부틸 메타아크릴산), PαMS[폴리(α-메틸 스티렌)], 폴리비닐 부틸, 폴리(프로필렌 산화물), PIB[폴리(이소부틸렌)], PMMA-PIB 혼합물을 포함하고 있다.
비아 필용 전기 전도 금속 페이스트는 Au, Au-Cu, Au-Sn, Cu-Sn 금속간, Ag 도금 Cu, 또는 Au 도금 Ni, 유리 프릿과 같은 무기 미립자를 350-450℃ 미만에서 가열함으로써 용이하게 제거 가능한 폴리머 바인더 시스템에서 포함할 수 있다. 혼합물이 롤밀에서 밀링되어 동질의 페이스트를 형성한다.
기판의 벌크에 다공성 영역을 채우거나 표면층위에 폴리머 실링 또는 캡슐화를 제공하기 위해, 구조는 세라믹 네트워크에서 다공성 영역 사이에서 흐르도록 프리폴리머 용액 또는 용제 전달 폴리머 또는 무용제 전달 폴리머, 바람직하게는 무용제 반응성 올리고머 조성으로 다루어진다. 예증의 목적상, BCB 수지 용액 또는 디비닐 실록산-비스-벤조시클로부텐(DVS-BCB) 프리폴리머 용액(CYCLOTENE 수지, 다우케미털 사)은 복수 응용 분야에서 기판을 세라믹 벌크 다공성을 캡슐화하는 열적으로 안정한 내용제 폴리머 매트릭스를 형성하도록 노(furnace) 또는 프로그램 오븐에서 350℃까지 최종 경화 및 각각의 도포 후 저 몰중량 종 또는 용제를 천천히 제거하기 위해 도포간 100-150℃에서 가열되어 복수 도포로 기판 위에 분산된다. PCB 폴리머는 용제내의 부분적으로 중합된(B 스테이지) 수지로서 이용 가능하다.경화된 크로스링크 폴리머는 특히 저 유전 상수(1KHz 내지 1MHz에서 2.65) 및 완전 크로스링크 시 내용제의 유전 손실 탄젠트(1KHz에서 ＜0.0008), 고온 안정성, 저습윤성의 이점을 가진다. 하이 고형로 용액에서 얻어질 수 있고, BCB 용액과 유사하게 분산될 수 있고, 세라믹 구조 네트워크에서 크로스링크 절연 매트릭스를 형성하도록 400℃까지 온도를 높이도록 예컨대 SILK 폴리머, 폴리아릴렌 에테르, 저분자 중량 크로스 링크 가능한 폴리오가노실란과 같은 세라믹 다공성을 재충전하기 위해 사용 가능하다.
목이 있는 세라믹 벌크에 사후 소결 표면 실링 또는 벌크 주입을 위해 사용될 수 있는 다른 열가소성 폴리머 시스템의 예는 IP-610 또는 615 올리고머, BPDA-PDA, BPDA-ODA와 같은 저CTE 폴리마이드, 비스말리마이드 트리아진 수지(BT 수지), 시안산염 에스테르 에폭시 혼합물, PMDA-ODA 아민 에틸 에스테르와 같은 폴리(아민 에틸 에스테르), BPDA-PDA 아민 에틸 에스테르, 관련 물질과 같은 테르마이드 이소마이드 시리즈의 물질과 같은 아세틸렌 종단 폴리마이드를 포함한다.
목이 있는 세라믹 구조는 또한 고온 경화와 고점성 폴리머의 도포에 의해서 표면 실링될 수 있다. 다시 예증의 목적상 기판은 N2퍼지의 프로그램 오븐 또는 노를 이용하여 구워져서 경화되며 다른 액체 도포 방법, 스프레이, 딥으로 NMP에서 약 20% 고형으로서 헥사플루오르 이소프로필리덴 디프테리아 무수물(6FDA)-옥시디아니린(ODA)(6FDA-ODA)(6FDA-ODA)(RC2566, 듀퐁사의 상표명)과 같은 BTDA-ODA, BPDA-ODA, 부분적 플루오르 폴리머산 또는 폴리(아민 에스테르)와 같은 폴리마이드조성으로 다루어 진다. 통상의 온도 프로파일은 다음을 포함한다. 2-4℃/분 램프율, 즉 150℃, 210-240℃, 300℃까지의 램프율을 이용하여 프로그램된 프로파일이 이어지는 약70-80℃에서 시작하는 것을 포함하며, 각 온도에서 20분 유지되고, 최종적으로는 45-60 분 동안 350℃-375℃에서 경화되고 부품 제거전 적어도 70-80℃까지 천천히 냉각된다. 폴리마이드 용액은 벌크와 표면층으로 침투를 증가시키기 위해 복수 도포될 수 있다. 이 예에서, 각 도포 후 폴리머는 약 150℃에서 중간 베이킹되고 또 다른 코팅이 도포되기 전에 실온으로 냉각된다. 최종 도포 후, 350-375℃까지 완전 경화 온도 상태에 놓이게 된다.
다시 도 2로 돌아가서, 도 2에는 본 발명의 제2 실시예가 도시되고 있다. 복합 기판(20)은 폴리머 재료(30)로 채워진 다공(28)을 가진 복수의 세라믹층(22)을 구비하고 있다. 다공(28)은 폴리머 재료(30)가 모든 다공(28)을 통해 침투할 수 있도록 복합 기판(20)에 걸쳐 연속하고 있다. 복합 기판(20)은 또한 비아(24)와 배선(26)을 양호하게 구비하고 있다.
도 3에는 본 발명의 제2 실시예의 변형이 도시되고 있다. 복합 기판(20')은 다공(28)을 가진 세라믹 층(22)을 구비하고 있다. 그러나, 복합 기판(20')의 경우, 폴리머 재료(32)는 복합 기판(20')의 외부를 밀봉하며 부분적으로 기판내로 침투하고 있어, 대부분의 다공(28)을 폴리머 재료(32)가 없는 상태로 남겨둔다. 폴리머 재료(32)는 전기 접속이 반도체 디바이스(도시 안됨) 또는 PCB(도시 안됨)에서 이루어 지도록 영역(34)에서 제거되거나 증착이 방지된다.
다시 도 5로 돌아가서, 본 발명의 제2 실시예의 제조 방법에 대해서 설명하기로 한다. 세라믹 재료는 그린 시트 슬러리라고 알려진 분산(63)을 형성하기 위해 가소제, 계면활성제/분산제, 산화 방지제, 채색제와 같은 적절한 첨가제로 용제 캐리어에서 폴리머 바인더 재료와 함께 혼합된다. 상기 성분들은 주조를 위한 동질의 슬러리를 제공하도록 볼밀 또는 롤밀 또는 유성 믹서(planetary mixer)를 이용하여 고전단 혼합 공정으로 혼합된다. 폴리머 바인더 시스템이 갖는 충전제 습윤성 및 분산 안정도의 경우, 폴리머로 혼합하기 전에 유기 실란 또는 유기티탄산염과 같은 결합제로 세라믹 재료를 표면 수정하는 것이 일반적으로 바람직하다. 대안적으로, 충전재 표면 수정제는 유기 바인더 시스템으로 혼합된 다음, 복합 슬러리를 형성하기 위해 세라믹 재료가 혼합된다. 폴리머 바인더는 전술한 탈중합화를 위해 선택된다.
이와 같이 형성된 복합 슬러리는 시트 주조 공정을 이용해서 캐리어 통상 PET, 폴리에틸렌 또는 폴리프로필렌에서 시트(그린 시트라 불림)내로 주조된다(도 5의 64). 주조 시트에서 용제를 제거하기 위해 건조 공정 후, 블랭킹 공정에서 복합 기판의 원하는 크기의 각 층이 생성되고 정렬에 필요한 등재홀이 펀칭된다.
다음에 베이킹 시트 재료는 제거되고 비아는 기계적 펀칭, 레이저 드릴링, 기계적 드릴링, 또는 화학적 에칭에 의해서 각각의 층에서 형성(도 5의 66)된 다음 전도 금속으로 채워진다(도 5의 68). 비아는 통상의 금속 페이스트로 채워질 수 있다. 대안적으로 금속 전단이 적소에서 프레스함으로써 성형되거나 삽입되는 도금 또는 감에칭과 같은 공지의 기술에 의해서 혹은 전도 금속 전단을 기계적으로 위치 선정함으로써 증착된 고형 금속으로 충전함으로써 비아 야금이 형성 가능하다. 도전성 페이스트를 이용하여 비아를 채우는 경우, 휘발성을 제거하기 위해 그린 시트가 건조된다. 다음에, 신호 및 배선 금속화 패턴이 종래의 다층 세라믹 제조 기술을 이용하여 금속 충전재로 공식화된 도전성 페이스트를 스크린 인쇄 또는 압출 스크리닝함으로써 그린 시트층의 표면에서 형성된다(도 5의 70). 대안적으로 신호 및 배선 금속화는 고형 금속(데칼 공정에 의한 것과 같은)으로 제조가 가능하며 다음에 그린 시트층의 표면으로 전달된다.
개개의 층이 검사된 다음, 원하는 층수가 정렬되어 적층됨으로써(도 5의 72), 적층의 상하층 위에 얇은 넌스틱 폴리머 시트를 위치 시키고 150-350℃에서 200-2000 psi 압력의 수압 단축 프레스를 이용하여 라미네이트되어 다층 복합 상호 접속 구조를 형성한다.
그후, 세라믹 몸체는 바인더 번오프로서 실시된 공지의 공정에서 카본 잔류물을 제거하고 폴리머 바인더를 탈중합화하기 충분한 온도로 가열된다. 다음에 소결 온도는 세라믹을 부분적으로 고밀도화하기 충분한 온도로 올려진다(단계 76). 세라믹의 부분 고밀도화 또는 비스크 연소는 세라믹 기술에서 잘 알려진 바와 같이 다공성 또는 구조적 세라믹 몸체를 생성한다. 새로운 다공성 세라믹 몸체는 실온까지 냉각되어 노에서 제거되며, 전술한 폴리머 재료는 다공성 세라믹 몸체로 부분적으로 또는 전체적으로 침투된다(도 5의 78). 계속해서, 라미네이트 구조는 무전해 공정에 의해서 표면 완성 금속 증착을 위해 통상은 Ni/Au로 도금 처리된다.
표면 완성전, 전자 및/또는 광자의 전송을 위해 고밀도 전자 금속 도체 및/또는 고밀도 광 도파관을 지지하도록 채용된 적어도 하나의 표면층이 부가될 수 있다. 이러한 표면층이 도파관(88)(예, 광섬유) 및/또는 채널 (90)(예, 오픈 채널)을 가진 표면층(86)으로서 도 7과 도 8에 도시되고 있다. 도 7은 도 2와 대응하나 표면층(86)을 구비하고 있다. 유사하게, 도 8은 일반적으로 도 3에 대응하나 표면층(86)을 구비하고 있다. 표면층의 조성은 30 내지 100 중량 %의 폴리머 재료 및 70 내지 0 중량 %의 세라믹이다.
대안적으로, 세라믹 충전 폴리머층(98)은 도 10과 도 11에 도시한 바와 같이 도파관(88) 및/또는 채널(90)을 지지하기 위해 형성 가능하다. 이 실시예에서, 채널(90)은 폴리머 재료의 층(100)과 함께 정렬되어야 한다. 채널(90)은 비충전 상태로 남아 있음에 주목해야 한다. 최종적으로 폴리머 표면층(102)이 형성된다.
도 12에 도시한 바와 같은 또 다른 실시예로서, 도 11에 도시한 실링층(32)이 분산 가능하다. 다음에 층(104)은 기판의 나머지 부분과 유사한 비충전 세라믹 재료 또는 세라믹 충전 폴리머 재료일 수 있다. 기판용 실링은 폴리머 표면층(102)에 의해서 제공될 것이다.
표면층(80,102)과 라이너(94)가 고밀도 광 도파관용으로 사용되는 경우, 표면층에는 세라믹 충전재가 없어야 한다. 폴리머 재료는 광학적으로 투명한 저(광학) 손실 재료이어야 한다. 표면층의 예증의 재료는 플루오르화 및 과플루오르화 폴리마이드와 같은 플루오르화 폴리머, 플루오르알킬(메타아크릴산)과 같은 아크릴 폴리머, 과플루오르(메타아크릴산), PMMA 및 PMMA/폴리스틸렌 코폴리머와 같은 알킬메타아크릴산 호모폴리머/코폴리머, 폴리에테르케톤, 폴리에스테르, 우레탄 아크릴 폴리머이다. 도판관은 광전송 및 광도파관용 오픈 채널, 즉 광섬유일 수 있다. 유전 재료는 광을 굴절시켜 그것을 도파관내에 보존하기 위해 상이한 굴절률을 가져야 한다.
본 발명에 의하면, 경제적이며, 저유전 상수, 저임피던스, 저CTE, 저복굴절, 고 패키지와 카드간 신뢰성, 저스트레스 성분 상호 접속 스트레스, 고 Tg및 양호한 열적 안정성, 저습윤성을 갖는 복합 전자 기판을 얻어진다.

Claims (65)

  1. 복수의 인접층을 포함하는 복합 기판으로,
    상기 복수의 인접층 각각은 폴리머 재료 및 세라믹 재료의 혼합물을 함유하며,
    상기 복합 기판은 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가지며,
    상기 복합 기판은 광학 기판 및/또는 전자 기판으로 사용하기 적합하며, 100 중량 퍼센트의 폴리머 재료를 포함하며 적어도 하나의 광도파관을 지지하기 적합한 표면층을 더 포함하는 것인 복합 기판.
  2. 복수의 인접층을 포함하는 복합 기판으로,
    상기 복수의 인접층 각각은 폴리머 재료 및 세라믹 재료의 혼합물을 함유하며,
    상기 복합 기판은 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가지며,
    상기 복합 기판은 광학 기판 및/또는 전자 기판으로 사용하기 적합하며, 상기 복수의 인접층 중 하나는 적어도 하나의 광도파관을 지지하며 100 중량 퍼센트의 폴리머 재료를 포함하는 상기 복수의 인접층 중 하나에 인접한 표면층을 더 포함하는 것인 복합 기판.
  3. 복수의 인접층을 포함하는 복합 기판으로,
    상기 복수의 인접층 각각은 30 내지 90 중량 퍼센트의 폴리머 재료와 10 내지 70 중량 퍼센트의 세라믹 재료를 가진 세라믹 충전 폴리머 재료를 함유하며,
    상기 복합 기판은 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가지며,
    상기 복합 기판은 광학 기판 및/또는 전자 기판으로 사용하기 적합한 복합 기판.
  4. 제1항에 있어서, 상기 복수의 인접층 각각은 30 내지 90 중량 퍼센트의 폴리머 재료와 10 내지 70 중량 퍼센트의 세라믹 재료를 함유하는 것인 복합 기판.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 100% 중량 퍼센트의 폴리머 재료를 더 함유하며, 적어도 하나의 광도파관을 지지하기 적합한 것인 복합 기판.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 폴리머 재료는 플루오르화 폴리머, 아크릴 폴리머, 폴리에테르케톤, 폴리에스테르, 우레탄 아크릴 폴리머로 이루어진 군에서 선택되는 것인 복합 기판.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 인접층 중 하나는 적어도 하나의 광도파관을 지지하며, 100중량 퍼센트의 폴리머 재료를 함유하는 상기 복수의 인접층 중 하나에 인접한 표면층을 더 포함하는 것인 복합 기판.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 적어도 하나의 광도파관은 채널이며, 상기 채널은 100 중량 퍼센트의 폴리머 재료의 라이너를 더 포함하는 것인 복합 기판.
  9. 제8항에 있어서, 상기 라이너 및 표면층용 폴리머 재료는 플루오르화 폴리머, 아크릴 폴리머, 폴리에테르케톤, 폴리에스테르, 우레탄 아크릴 폴리머로 이루어진 군에서 선택되는 것인 복합 기판.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 세라믹은 실리카, 용해 실리카, 석영, 알루미나 규산염, 마그네시아 규산염, 붕소 규산염, 이들의 혼합물로 이루어진 군에서 선택되는 것인 복합 기판.
  11. 제1항에 있어서, 상기 폴리머 재료는 열가소성 폴레에스테르, LC 폴리에스테르, LCP 열가소성 폴리머 혼합물, 플렉시블 플래너 체인 폴리마이드, 실록산 폴리마이드, 플루오르화 폴리마이드, 로드형 저 CTE 폴리이미드, 열가소성 폴리머, 폴리(사이클로-올레핀), 폴리(벤조사이클로부텐), 시안산염 에스테르 수지, 시안산염 에스테르/에폭시 혼합물, 비스-말리이미드, 폴리비닐 부티랄, 폴리(알킬메타아크릴산), 폴리(알파메틸스틸렌), 이들의 혼합물로 이루어진 군에서 선택되는 것인 복합 기판.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 층 각각은 적어도 하나의 비아를 갖는 것인 복합 기판.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수층의 각 쌍 사이에 있는 전도성 라인들을 더 포함하는 것인 복합 기판.
  14. 제2항에 있어서, 상기 복수의 인접층 중 하나는 적어도 하나의 광도파관을 지지하며, 100 중량 퍼센트의 폴리머 재료를 함유하는 복수의 인접층 중 하나에 인접하는 표면층을 더 포함하는 것인 복합 기판.
  15. 삭제
  16. 제3항에 있어서, 상기 폴리머 재료는 플루오드 폴리이미드 및 저 CTE 폴리이미드로 이루어진 군에서 선택되는 것인 복합 기판.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 복수의 인접층을 포함하는 복합 기판으로, 상기 인접층 각각은 폴리머 매트릭스로 분산되며 30 내지 90 중량 퍼센트의 폴리머 재료를 가진 세라믹 재료와 10 내지 70 중량 퍼센트의 세라믹 재료로 이루어진 충전재를 포함하며,
    상기 복합 기판은 100℃에서 8 내지 14 ppm의 열팽창 계수와 4 미만의 유전 상수를 가지며,
    상기 복합 기판은 광학 기판 및/또는 전자 기판으로 사용하기 적합하며,
    상기 폴리머 재료는 LC 폴리에스테르, 플렉시블 플래너 체인 폴리마이드, 실록산 폴리마이드, 플루오르화 폴리마이드, 저 CTE 폴리이미드, 폴리(벤조사이클로부텐), 폴리(아릴렌 에테르), 시안산염 에스테르 수지, 시안산염 에스테르/에폭시 혼합물, 비스-말리이미드 수지 및 이들의 혼합물로 이루어진 군에서 선택되는 것인 복합 기판.
  41. 제40항에 있어서, 100 중량 퍼센트의 폴리머 재료를 포함하며 적어도 하나의 광도파관을 지지하기 적합한 표면층을 더 포함하는 것인 복합 기판.
  42. 제41항에 있어서, 상기 폴리머 재료는 풀루오드화 폴리아미드, 아크릴 폴리머, 폴리에테르케톤, 폴리에스테르, 우레탄-아크릴 폴리머로 이루어진 군에서 선택되는 것인 복합 기판.
  43. 제40항에 있어서, 상기 복수의 인접층 중 하나는 적어도 하나의 광도파관을 지지하며, 100 중량 퍼센트의 폴리머 재료를 포함하는 복수의 인접층 중 하나에 인접하는 표면층을 더 포함하는 것인 복합 기판.
  44. 제43항에 있어서, 상기 적어도 하나의 광도판은 채널이며, 상기 채널은 100 중량 퍼센트의 폴리머 재료의 라이너를 더 포함하는 것인 복합 기판.
  45. 제44항에 있어서, 상기 라이너 및 표면층용 폴리머 재료는 플루오르화 폴리머, 아크릴 폴리머, 폴리에테르케톤, 폴리에스테르, 우레탄 아크릴 폴리머로 이루어진 군에서 선택되는 것인 복합 기판.
  46. 제40항에 있어서, 상기 세라믹은 실리카, 용해 실리카, 석영, 알루미나 규산염, 마그네시아 규산염, 붕소 규산염, 이들의 혼합물로 이루어진 군에서 선택되는 것인 복합 기판.
  47. 제40항에 있어서, 상기 복수의 인접층 각각은 적어도 하나의 비아를 갖는 것인 복합 기판.
  48. 제40항에 있어서, 상기 복수층의 각 쌍 사이에 있는 전도성 라인들을 더 포함하는 것인 복합 기판.
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
KR10-2001-0034264A 2000-06-29 2001-06-18 폴리머 및 세라믹 복합 전자 기판 KR100462451B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/606,359 US6528145B1 (en) 2000-06-29 2000-06-29 Polymer and ceramic composite electronic substrates
US09/606,359 2000-06-29

Publications (2)

Publication Number Publication Date
KR20020002216A KR20020002216A (ko) 2002-01-09
KR100462451B1 true KR100462451B1 (ko) 2004-12-17

Family

ID=24427650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0034264A KR100462451B1 (ko) 2000-06-29 2001-06-18 폴리머 및 세라믹 복합 전자 기판

Country Status (7)

Country Link
US (1) US6528145B1 (ko)
EP (1) EP1168436A3 (ko)
JP (1) JP3745653B2 (ko)
KR (1) KR100462451B1 (ko)
CN (1) CN1170314C (ko)
MY (1) MY117336A (ko)
TW (1) TW515055B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123900B1 (ko) * 2009-08-28 2012-03-23 한국세라믹기술원 복합 소재 및 그 제조 방법

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318274A (zh) * 1998-09-17 2001-10-17 伊比登株式会社 多层叠合电路板
US6875719B2 (en) * 2000-04-27 2005-04-05 Industrial Technology Research Institute Catalyst composition for preparing olefin polymers
JP4095763B2 (ja) * 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6800815B1 (en) 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
US6656313B2 (en) * 2001-06-11 2003-12-02 International Business Machines Corporation Structure and method for improved adhesion between two polymer films
US6682619B2 (en) * 2001-07-17 2004-01-27 Sikorsky Aircraft Corporation Composite pre-preg ply having tailored dielectrical properties and method of fabrication thereof
US20030137815A1 (en) * 2002-01-18 2003-07-24 Matsushita Electric Industrial Co., Ltd. Printed wiring board and method of manufacturing the same
US7714432B2 (en) * 2002-07-26 2010-05-11 Intel Corporation Ceramic/organic hybrid substrate
US6617690B1 (en) * 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
KR100483622B1 (ko) * 2002-08-16 2005-04-19 삼성전기주식회사 광도파로 소자를 인쇄회로기판에 부착하는 방법
AU2003267221A1 (en) * 2002-09-16 2004-04-30 World Properties, Inc. Liquid crystalline polymer composites, method of manufacture thereof, and articles formed therefrom
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
KR100451635B1 (ko) * 2002-12-10 2004-10-08 삼성전기주식회사 섬유 블록과 파이프 블록, 및 이를 이용하여 다층인쇄회로기판의 층간 광신호를 연결하는 방법
TW200422305A (en) * 2002-12-25 2004-11-01 Daikin Ind Ltd Fluoropolymer and composition thereof
DE10302104A1 (de) * 2003-01-21 2004-08-05 Friwo Gerätebau Gmbh Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen
US6764748B1 (en) * 2003-03-18 2004-07-20 International Business Machines Corporation Z-interconnections with liquid crystal polymer dielectric films
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
TW573444B (en) * 2003-04-22 2004-01-21 Ind Tech Res Inst Substrate having organic and inorganic functional package
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
KR20040106674A (ko) * 2003-06-11 2004-12-18 삼성전자주식회사 광도파로 적층 인쇄회로기판 및 광연결 블록의 구조와 그광도파로층 제작 방법
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
US7226654B2 (en) * 2003-07-29 2007-06-05 Kyocera Corporation Laminated wiring board and its mounting structure
US7129318B2 (en) * 2003-09-02 2006-10-31 I.S.T. (Ma) Corporation RTM and RI processable polyimide resins
JP2005195690A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 金属含有樹脂粒子、樹脂粒子、及び電子回路の製造方法
US7015075B2 (en) * 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
US7429789B2 (en) * 2004-03-31 2008-09-30 Endicott Interconnect Technologies, Inc. Fluoropolymer dielectric composition for use in circuitized substrates and circuitized substrate including same
US7470990B2 (en) * 2004-03-31 2008-12-30 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7190594B2 (en) 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US8221885B2 (en) * 2004-06-02 2012-07-17 Cool Options, Inc. a corporation of the State of New Hampshire Thermally conductive polymer compositions having low thermal expansion characteristics
US20060001145A1 (en) * 2004-07-03 2006-01-05 Aptos Corporation Wafer level mounting frame with passive components integration for ball grid array packaging
WO2006014582A2 (en) * 2004-07-08 2006-02-09 Dow Corning Corporation Short reach optical interconnect
DE102004037381A1 (de) * 2004-08-02 2006-03-16 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Kittlos gesockelte Lampe
KR101182699B1 (ko) 2004-09-08 2012-09-13 도레이 카부시키가이샤 광배선용 수지조성물 및 광전기 복합 배선기판
KR100638620B1 (ko) * 2004-09-23 2006-10-26 삼성전기주식회사 임베디드 수동소자용 인쇄회로기판재료
TW200613447A (en) * 2004-10-28 2006-05-01 Ind Tech Res Inst Dielectric constant adjustable resin composition, prepreg and copper clad laminate utilizing the same
JP2006128520A (ja) * 2004-10-29 2006-05-18 Tdk Corp 多層基板の製造方法
JP2006128519A (ja) * 2004-10-29 2006-05-18 Tdk Corp 多層基板の製造方法
JP2006152173A (ja) * 2004-11-30 2006-06-15 Sumitomo Bakelite Co Ltd 樹脂組成物、樹脂層、樹脂層付きキャリア材料および回路基板
CA2593789A1 (en) * 2005-01-14 2006-07-20 National Research Council Of Canada Implantable biomimetic prosthetic bone
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
US7095602B1 (en) * 2005-06-29 2006-08-22 Murata Manufacturing Co., Ltd. Ceramic structure and nonreciprocal circuit device
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
EP1909322A4 (en) * 2005-07-27 2011-08-03 Murata Manufacturing Co STACKED ELECTRONIC COMPONENT, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING STACKED ELECTRONIC COMPONENT
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
JP5309316B2 (ja) * 2006-02-06 2013-10-09 国立大学法人東北大学 チップ素子
US20070235450A1 (en) * 2006-03-30 2007-10-11 Advanced Composite Materials Corporation Composite materials and devices comprising single crystal silicon carbide heated by electromagnetic radiation
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
US7407415B2 (en) * 2006-06-07 2008-08-05 International Business Machines Corporation Crosstalk reduction in dual inline memory module (DIMM) connectors
US20070291440A1 (en) * 2006-06-15 2007-12-20 Dueber Thomas E Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components
KR100752019B1 (ko) * 2006-09-29 2007-08-28 삼성전기주식회사 인쇄회로기판용 절연재
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
US20080217748A1 (en) * 2007-03-08 2008-09-11 International Business Machines Corporation Low cost and low coefficient of thermal expansion packaging structures and processes
GB0706638D0 (en) * 2007-04-04 2007-05-16 Mbda Uk Ltd A high-dielectric material
WO2009023638A1 (en) * 2007-08-10 2009-02-19 Gagne Robert R Lightweight ballistic protection materials
EP2191701B1 (en) 2007-09-28 2013-03-20 Tri-Star Laminates, Inc. Entry sheet, method of manufacturing thereof and methods for drilling holes in printed circuit boards
JP2009098654A (ja) * 2007-09-28 2009-05-07 Dainippon Printing Co Ltd 光学積層体、偏光板及び画像表示装置
US20100283570A1 (en) * 2007-11-14 2010-11-11 Lavoie Adrien R Nano-encapsulated magnetic particle composite layers for integrated silicon voltage regulators
US20100012354A1 (en) * 2008-07-14 2010-01-21 Logan Brook Hedin Thermally conductive polymer based printed circuit board
WO2010009381A1 (en) * 2008-07-18 2010-01-21 World Properties, Inc. Circuit materials, circuits laminates, and method of manufacture thereof
KR100983219B1 (ko) * 2008-12-05 2010-09-20 조근호 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
TW201032689A (en) * 2009-02-20 2010-09-01 Unimicron Technology Corp Composite circuit substrate structure
DE102009024982B4 (de) * 2009-06-16 2013-01-10 Solarworld Innovations Gmbh Maskierungsverfahren, Verwendung des Verfahrens und Zwischenprodukt und Verfahren zur Herstellung einer Kontakt-Struktur für ein Halbleiter-Bauelement
KR20110019536A (ko) * 2009-08-20 2011-02-28 삼성전기주식회사 세라믹 기판 및 그 제조방법
DE102009029485A1 (de) * 2009-09-15 2011-03-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung
CN102117670B (zh) * 2009-10-29 2016-05-04 住友金属矿山株式会社 电阻体材料、电阻薄膜形成用溅射靶、电阻薄膜、薄膜电阻器以及它们的制造方法
CN102714192A (zh) * 2009-11-20 2012-10-03 E.I.内穆尔杜邦公司 用于半导体封装应用中的互连导电物薄膜及其相关方法
US8900686B2 (en) * 2010-07-22 2014-12-02 Ngk Insulators, Ltd. Molded body, and method for producing the molded body
CN102480012B (zh) * 2011-04-28 2013-02-13 深圳光启高等理工研究院 一种超材料介质基板及其加工方法
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US9182204B2 (en) 2011-07-28 2015-11-10 Mac, Llc Subsonic ammunition casing
WO2013016730A1 (en) 2011-07-28 2013-01-31 Mac, Llc Polymeric ammunition casing geometry
DE102011080299B4 (de) * 2011-08-02 2016-02-11 Infineon Technologies Ag Verfahren, mit dem ein Schaltungsträger hergestellt wird, und Verfahren zur Herstellung einer Halbleiteranordnung
US9101061B2 (en) * 2011-09-22 2015-08-04 Hitachi Chemical Company, Ltd. Laminate body, laminate plate, multilayer laminate plate, printed wiring board, and method for manufacture of laminate plate
KR102264708B1 (ko) * 2011-09-22 2021-06-11 쇼와덴코머티리얼즈가부시끼가이샤 적층체, 적층판, 다층 적층판, 프린트 배선판 및 적층판의 제조 방법
WO2013042751A1 (ja) * 2011-09-22 2013-03-28 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板及び積層板の製造方法
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
FR2988223B1 (fr) * 2012-03-19 2016-09-02 Solarwell Dispositif emettant de la lumiere contenant des nanocristaux colloidaux semiconducteurs anisotropes aplatis et procede de fabrication de tels dispositifs
WO2014011243A1 (en) * 2012-07-12 2014-01-16 Eaton Corporation Load buss assembly and method of manufacturing the same
WO2014093775A1 (en) * 2012-12-13 2014-06-19 Corning Incorporated Glass and methods of making glass articles
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
CA2894268C (en) * 2012-12-20 2021-01-05 Dow Global Technologies Llc Polymer composite components for wireless-communication towers
KR20140091346A (ko) * 2013-01-11 2014-07-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
AT515069B1 (de) * 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur
PL3094944T3 (pl) 2014-01-13 2019-10-31 Mac Llc Łuska amunicji polimerowej
KR102353030B1 (ko) 2014-01-27 2022-01-19 코닝 인코포레이티드 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
WO2015154079A1 (en) 2014-04-04 2015-10-08 Mac, Llc Method for producing subsonic ammunition casing
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
US9379298B2 (en) * 2014-10-03 2016-06-28 Henkel IP & Holding GmbH Laminate sub-mounts for LED surface mount package
KR102573207B1 (ko) 2015-05-19 2023-08-31 코닝 인코포레이티드 시트와 캐리어의 결합을 위한 물품 및 방법
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
US10008382B2 (en) 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
KR20170025021A (ko) * 2015-08-27 2017-03-08 삼성전기주식회사 인쇄회로기판 제조용 수지 부착 동박 및 이를 이용한 인쇄회로기판의 제조방법
WO2017069752A1 (en) * 2015-10-21 2017-04-27 Hewlett-Packard Development Company, L.P. Three-dimensional (3d) printing
US11367959B2 (en) 2015-10-28 2022-06-21 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US10476164B2 (en) 2015-10-28 2019-11-12 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US10374315B2 (en) 2015-10-28 2019-08-06 Rogers Corporation Broadband multiple layer dielectric resonator antenna and method of making the same
US20170287838A1 (en) 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
CN109563004B (zh) * 2016-07-27 2022-04-05 康宁股份有限公司 陶瓷和聚合物复合物、其制造方法及其用途
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
JP2020514105A (ja) * 2016-12-16 2020-05-21 サビック グローバル テクノロジーズ ビー．ブイ． 天然材料をモデルにした、冷間焼結を介して製造した構造化セラミック複合体
CN106876357A (zh) * 2017-01-24 2017-06-20 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构
CN106604536B (zh) * 2017-01-26 2019-05-21 上海安缔诺科技有限公司 聚四氟乙烯复合微波介质材料及其制备方法
WO2018182654A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Package substrate having polymer-derived ceramic core
US11876295B2 (en) 2017-05-02 2024-01-16 Rogers Corporation Electromagnetic reflector for use in a dielectric resonator antenna system
US11283189B2 (en) * 2017-05-02 2022-03-22 Rogers Corporation Connected dielectric resonator antenna array and method of making the same
CN110754017B (zh) 2017-06-07 2023-04-04 罗杰斯公司 介质谐振器天线系统
WO2019036710A1 (en) 2017-08-18 2019-02-21 Corning Incorporated TEMPORARY BINDING USING POLYCATIONIC POLYMERS
JP7431160B2 (ja) 2017-12-15 2024-02-14 コーニング インコーポレイテッド 基板を処理するための方法および結合されたシートを含む物品を製造するための方法
US10910722B2 (en) 2018-01-15 2021-02-02 Rogers Corporation Dielectric resonator antenna having first and second dielectric portions
US11616302B2 (en) 2018-01-15 2023-03-28 Rogers Corporation Dielectric resonator antenna having first and second dielectric portions
US10892544B2 (en) 2018-01-15 2021-01-12 Rogers Corporation Dielectric resonator antenna having first and second dielectric portions
RU2715085C2 (ru) * 2018-07-02 2020-02-25 Виталий Евгеньевич Поляков Активная среда для волоконных лазеров и способ ее изготовления
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
US11031697B2 (en) 2018-11-29 2021-06-08 Rogers Corporation Electromagnetic device
JP2022510892A (ja) 2018-12-04 2022-01-28 ロジャーズ コーポレーション 誘電体電磁構造およびその製造方法
KR20200080992A (ko) 2018-12-27 2020-07-07 삼성전자주식회사 복합체, 성형품, 전지 케이스, 및 전지
US11482790B2 (en) 2020-04-08 2022-10-25 Rogers Corporation Dielectric lens and electromagnetic device with same
CN111534820B (zh) * 2020-06-15 2021-03-23 北京师范大学 一种自支撑绝缘介质及其制备方法和应用
CN114911003B (zh) * 2022-05-31 2023-09-22 上海大学 一种基于包层紫外光刻的光波导制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245053A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd ポリフェニレンオキサイド系樹脂基板
JPH02116196A (ja) * 1988-10-25 1990-04-27 Nec Corp セラミック多層回路基板の製造方法
JPH06219819A (ja) * 1993-01-20 1994-08-09 Asahi Glass Co Ltd セラミックスグリーンシート及びセラミックス基板
JPH08231274A (ja) * 1995-02-24 1996-09-10 Kyocera Corp 樹脂−セラミックス複合材及びこれを用いた電子回路基板
JPH08269229A (ja) * 1994-11-07 1996-10-15 Rogers Corp 誘電率が高く誘電率熱係数が低い、セラミック充填複合ポリマーの電気基板材料
US6233817B1 (en) * 1999-01-17 2001-05-22 Delphi Technologies, Inc. Method of forming thick-film hybrid circuit on a metal circuit board

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680220A (en) * 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
JPH0634435B2 (ja) * 1985-11-27 1994-05-02 イビデン株式会社 電子回路用多層基板
US4810563A (en) * 1986-03-14 1989-03-07 The Bergquist Company Thermally conductive, electrically insulative laminate
US5061548A (en) 1987-02-17 1991-10-29 Rogers Corporation Ceramic filled fluoropolymeric composite material
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US5384181B1 (en) 1987-02-17 2000-06-13 World Properties Inc Low volume fraction ceramic filled fluoropolymeric composite material
EP0309982A3 (en) * 1987-09-30 1990-09-12 E.I. Du Pont De Nemours And Company Polymer-ceramic composite plies
JPH02148789A (ja) * 1988-03-11 1990-06-07 Internatl Business Mach Corp <Ibm> 電子回路基板
US5139852A (en) * 1988-03-11 1992-08-18 International Business Machines Corporation Low dielectric composite substrate
JPH03177376A (ja) * 1989-12-04 1991-08-01 Japan Gore Tex Inc セラミック基板
US5213878A (en) * 1990-03-23 1993-05-25 Minnesota Mining And Manufacturing Company Ceramic composite for electronic applications
JPH0491497A (ja) * 1990-08-02 1992-03-24 Sumitomo Chem Co Ltd セラミック―樹脂複合体よりなる配線板の製造方法
JPH04103349A (ja) * 1990-08-23 1992-04-06 Hitachi Chem Co Ltd 熱可塑性樹脂金属張積層板の製造方法
US5541249A (en) 1990-12-18 1996-07-30 Hoechst Celanese Corp. Injection moldable ceramic and metallic compositions and method of preparing the same
US5287619A (en) 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
JP3287871B2 (ja) * 1992-04-01 2002-06-04 ソニー株式会社 プリント基板の製造方法
JPH05291706A (ja) * 1992-04-13 1993-11-05 Mitsubishi Gas Chem Co Inc プリント配線用基板の製造法
JPH06281831A (ja) * 1993-03-25 1994-10-07 Nippon Telegr & Teleph Corp <Ntt> 電気配線・光配線混載フレキシブルプリント配線板及びその基板
US5358775A (en) 1993-07-29 1994-10-25 Rogers Corporation Fluoropolymeric electrical substrate material exhibiting low thermal coefficient of dielectric constant
JP3442895B2 (ja) * 1994-07-04 2003-09-02 新光電気工業株式会社 基板製造用焼成体、基板およびその製造方法
EP0697724B1 (en) * 1994-08-02 1999-03-10 Mitsubishi Gas Chemical Company, Inc. Process for the production of a base board for printed wiring boards
US5571609A (en) 1994-10-13 1996-11-05 Rogers Corporation Polybutadiene and polyisoprene based thermosetting compositions and method of manufacture thereof
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
JP3199584B2 (ja) * 1994-10-31 2001-08-20 京セラ株式会社 多層配線基板
JPH08186376A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 高密度薄膜多層配線基板並びにその実装構造体及びその製造方法
US5670262A (en) * 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
US5919546A (en) * 1995-06-22 1999-07-06 Shinko Electric Industries Co. Ltd. Porous ceramic impregnated wiring body
JPH10100320A (ja) * 1996-09-30 1998-04-21 Mitsubishi Gas Chem Co Inc 複合セラミックス板およびその製造法
US5965273A (en) * 1997-01-31 1999-10-12 Hoechst Celanese Corporation Polymeric compositions having a temperature-stable dielectric constant
US5922453A (en) * 1997-02-06 1999-07-13 Rogers Corporation Ceramic-filled fluoropolymer composite containing polymeric powder for high frequency circuit substrates
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01245053A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd ポリフェニレンオキサイド系樹脂基板
JPH02116196A (ja) * 1988-10-25 1990-04-27 Nec Corp セラミック多層回路基板の製造方法
JPH06219819A (ja) * 1993-01-20 1994-08-09 Asahi Glass Co Ltd セラミックスグリーンシート及びセラミックス基板
JPH08269229A (ja) * 1994-11-07 1996-10-15 Rogers Corp 誘電率が高く誘電率熱係数が低い、セラミック充填複合ポリマーの電気基板材料
JPH08231274A (ja) * 1995-02-24 1996-09-10 Kyocera Corp 樹脂−セラミックス複合材及びこれを用いた電子回路基板
US6233817B1 (en) * 1999-01-17 2001-05-22 Delphi Technologies, Inc. Method of forming thick-film hybrid circuit on a metal circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101123900B1 (ko) * 2009-08-28 2012-03-23 한국세라믹기술원 복합 소재 및 그 제조 방법

Also Published As

Publication number Publication date
JP2002134926A (ja) 2002-05-10
MY117336A (en) 2004-06-30
EP1168436A2 (en) 2002-01-02
EP1168436A3 (en) 2008-11-19
CN1330403A (zh) 2002-01-09
TW515055B (en) 2002-12-21
KR20020002216A (ko) 2002-01-09
JP3745653B2 (ja) 2006-02-15
US6528145B1 (en) 2003-03-04
CN1170314C (zh) 2004-10-06

Similar Documents

Publication Publication Date Title
KR100462451B1 (ko) 폴리머 및 세라믹 복합 전자 기판
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP5344022B2 (ja) エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、プリント配線板及び半導体装置
KR20130089235A (ko) 프리프레그, 배선판 및 반도체 장치
KR102056303B1 (ko) 반도체 패키지용 수지 조성물과 이를 사용한 프리프레그 및 금속박 적층판
CN109564899A (zh) 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
KR102311641B1 (ko) 수지 조성물, 이를 포함하는 프리프레그, 이를 포함하는 적층판, 및 이를 포함하는 수지 부착 금속박
KR20010043936A (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
US20030045757A1 (en) Modified polyphenylene ether
JP2008244091A (ja) 多層配線基板用層間接続ボンディングシート
KR100823998B1 (ko) 동박적층판, 인쇄회로기판 및 동박적층판의 제조방법
JP2001302736A (ja) 高分子絶縁材料及びその製造方法並びに電子関連基板及び電子部材
JP2002322221A (ja) 光硬化系高分子絶縁材料及びその製造方法並びに電子関連基板及び電子部材
JP4422555B2 (ja) 多層配線基板用導電性ペースト組成物
JP3872360B2 (ja) 多層配線基板
JP2002261453A (ja) 多層配線基板
JP2006191145A (ja) 多層配線基板
JP3694673B2 (ja) 絶縁フィルムおよびこれを用いた多層配線基板
CN1224567A (zh) 多层布线板用带有树脂的金属箔、其制造方法、多层布线板及电子装置
JP2004082554A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2003174264A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004179011A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2004090238A (ja) 絶縁フィルムおよびこれを用いた多層配線基板
JP2005050877A (ja) 配線基板
JP2003062942A (ja) 絶縁フィルムおよびこれを用いた多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee