KR100356253B1 - 전자 방출 소자, 그를 이용한 전자원 및 화상 형성 장치의 제조 방법 - Google Patents

전자 방출 소자, 그를 이용한 전자원 및 화상 형성 장치의 제조 방법 Download PDF

Info

Publication number
KR100356253B1
KR100356253B1 KR1019990032672A KR19990032672A KR100356253B1 KR 100356253 B1 KR100356253 B1 KR 100356253B1 KR 1019990032672 A KR1019990032672 A KR 1019990032672A KR 19990032672 A KR19990032672 A KR 19990032672A KR 100356253 B1 KR100356253 B1 KR 100356253B1
Authority
KR
South Korea
Prior art keywords
pair
gap
electrodes
conductive film
forming
Prior art date
Application number
KR1019990032672A
Other languages
English (en)
Inventor
다쓰야 이와사끼
마사또 야마노베
다께오 쓰까모또
게이스께 야마모또
야스히로 하마모또
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Application granted granted Critical
Publication of KR100356253B1 publication Critical patent/KR100356253B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Abstract

본 발명은 전자 방출부를 갖는 도전성막을 전극 사이에 포함하는 전자 방출 소자에 있어서, 도전성막이 도전성막을 구성하는 재료보다 더 높은 융점의 재료를 주성분으로 하여 전자 방출부에 형성된 막을 갖는 것을 특징으로 하는 전자 방출 소자에 관한 것이다. 이와는 달리, 도전성막은 도전성막을 구성하는 재료보다 1.3 X 10-3Pa의 증기압을 나타내는 온도가 더 높은 재료를 주성분으로 하여 전자 방출부에 형성된 막을 갖는다. 전자 방출 소자의 제조 방법은 도전성막의 전자 방출부에 금속을 주성분으로 하는 막을 형성하는 단계를 포함한다. 본 발명의 전자 방출 소자는 안정한 특성을 갖고, 전자 방출 효율이 향상되어 있다. 본 발명의 전자 방출 소자를 포함하는 화상 형성 장치는 높은 휘도를 갖고 동작 안정성이 뛰어나다.

Description

전자 방출 소자, 그를 이용한 전자원 및 화상 형성 장치의 제조 방법{Manufacture Methods Of Electron-Emitting Device, Electron Source And Image-Forming Apparatus Using The Device}
본 발명은 전자 방출 소자, 특히 장시간 동안 안정한 전자 방출을 유지할 수있는 전자 방출 소자, 이 전자 방출 소자를 이용한 전자원, 이 전자원을 이용한, 표시 장치, 노광 장치 등의 화상 형성 장치, 및 이들 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법에 관한 것이다.
지금까지 전자 방출 소자로서는 크게 나누어서 열전자 음극형 전자 방출 소자와 냉음극형 전자 방출 소자의 2 종류의 것이 알려져 있다. 냉음극형 전자 방출 소자에는 전기장 방출형 (field emission type; 이하, 「FE형」으로 약칭함), 금속/절연층/금속형 (이하, 「MIM형」으로 약칭함), 표면 전도형 전자 방출 소자 등이 있다.
FE형 전자 방출 소자의 예로서는 문헌 [예를 들어, W.P. Dyke W.W. Dolan, "Field emission," Advance in Electron Physics, 8, 89 (1956) 및 C.A. Spindt, "Physical properties of thin-film field emission cathodes with molybdenium cones," J. Appl. Phys., 47, 5248 (1976)]에 개시된 것들이 알려져 있다.
MIM형 전자 방출 소자의 예로서는 문헌 [예를 들어, C.A. Mead, "Operation of Tunnel-Emission Devices," J. Appl. Phys., 32, 646 (1961)]에 개시된 것들이 알려져 있다.
표면 전도형 전자 방출 소자의 예로서는 문헌 [예를 들어, M.I. Elinson, Radio Eng. Electron Phys., 10, 1290 (1965)]에 개시된 것들이 알려져 있다.
표면 전도형 전자 방출 소자는 기판 상에 소면적의 박막을 형성시키고 막면에 평행하게 전류를 흐르게 할 때, 그로부터 전자가 방출되는 현상을 이용한 것이다. 이 표면 전도형 전자 방출 소자로서는, 예를 들어 상기 엘린슨 (Elinson)에의한 SnO2를 이용하는 것, Au 박막을 이용하는 것 [G. Dittmer: Thin Solid Films, 9, 317 (1972)], In2O3/SnO2박막을 이용하는 것 [M. Hartwell and C.G. Fonstad: "IEEE Trans. ED Conf.," 519 (1975)], 및 카본 박막을 이용하는 것 [히사시 아라끼 등: Vacuum, Vol. 26, No. 1, 22 (1983)]이 보고되어 있다.
이들 표면 전도형 전자 방출 소자의 전형적인 예로서, 상기한 문헌에서 하트웰 등이 제안한 소자 구성을 제20도에 개략적으로 나타내었다. 제20도에 있어서, 참고 번호 1은 기판이다. 4는 도전성 박막으로서, 예를 들어 H형 형상의 패턴으로 스퍼터링에 의해 형성시킨 금속 산화물 박막으로부터 제조되며, 후술하는 통전 포밍 (energization Forming)으로 불리우는 통전 처리에 의해서 전자 방출부 (5)가 형성된다. 단, 대향하는 소자 전극의 간격 L은 0.5∼1 mm로 설정되어 있고, 도전성 박막의 폭 W는 0.1 mm로 설정되어 있다.
종래, 이러한 표면 전도형 전자 방출 소자에 있어서는, 전자 방출을 행하기 전에 미리 통전 포밍으로 불리우는 통전 처리에 의해서 전자 방출부 (5)를 형성하는 것이 일반적이었다. 즉, 「통전 포밍」이란 예를 들어 상기 도전성 박막 (4)의 양말단에 DC 전압 또는 약 1 V/분 정도의 매우 느린 속도로 서서히 증가하는 전압을 인가하여 통전시켜서, 도전성 박막을 국소적으로 파괴, 변형 또는 변질시켜서, 전기적으로 고저항 상태로 변환된 전자 방출부 (5)를 형성시키는 것이다. 전자 방출부 (5)에서는, 도전성 박막 (4)의 일부에 전자 방출부가 생겨서, 그 전자 방출부 부근으로부터 전자가 방출된다.
상기 표면 전도형 전자 방출 소자는 구조가 간단하여 비교적 용이하게 다수의 전자 방출 소자를 고밀도로 형성할 수 있기 때문에, 화상 표시 장치 등에 응용될 것이 기대되어 진다. 안정한 전자 방출이 장시간 동안 계속되고 전자 방출의 특성과 효율이 향상된다면, 예를 들어 형광체막을 화상 형성 부재로 하는 화상 형성 장치에 있어서는 저전류로 선명하고 높은 품질의 화상 형성 장치, 예를 들어 평면 TV 유닛이 실현될 수 있다. 또한, 저전류화됨에 따라, 화상 형성 장치를 구성하는 구동 회로 등의 코스트도 절감할 수 있게 된다.
그러나, 상술한 하트웰 등에 의하여 제안된 전자 방출 소자는 안정한 전자 방출 특성 및 전자 방출 효율 면에서 충분히 만족스러운 것은 아니다. 따라서, 이와 같은 전자 방출 소자를 사용하여 높은 휘도 (輝度)를 갖고 동작 안정성이 뛰어난 화상 형성 장치를 제공하는 것이 매우 곤란한 실정이다.
본 발명의 목적은 상술한 기술적 과제를 해결하여 안정한 전자 방출 특성을 갖고, 또한 전자 방출의 효율이 향상된 전자 방출 소자를 제공하는 것이다. 본 발명의 다른 목적은 높은 휘도 (輝度)를 갖고 동작 안정성이 뛰어난 화상 형성 장치를 제공하는 것이다.
도 1a 및 도 1b는 본 발명의 전자 방출 소자의 일례의 구성을 나타낸 개략도이다.
도 2는 본 발명의 전자 방출 소자의 다른 일례의 구성을 나타낸 개략도이다.
도 3a 내지 도 3d는 본 발명에 따른 제조 공정을 설명하는 개략도이다.
도 4a 및 도 4b는 본 발명에 따른 제조 공정에 사용되는 삼각파 펄스의 파형을 나타낸 도표이다.
도 5는 본 발명에 따른 제조 공정 및 특성 평가에 사용되는 진공 처리 장치의 구성을 나타낸 개략도이다.
도 6은 본 발명의 전자 방출 소자의 전자 방출 특성을 나타낸 그래프도이다.
도 7은 본 발명의 전자원의 매트릭스형의 배선을 설명하는 개략도이다.
도 8은 매트릭스형 배선의 전자원을 이용한 화상 형성 장치의 구성을 나타낸 부분 절취 사시도이다.
도 9a 및 도 9b는 형광체막의 배열을 나타낸 개략도이다.
도 10은 매트릭스형 배선의 전자원을 이용한 화상 형성 장치의 구동 방법을설명하는 블록 다이아그램이다.
도 11a 및 도 11b는 본 발명에 따른 제조 공정 및 특성 평가에 사용되는 직사각파 펄스의 파형을 나타낸 도표이다.
도 12는 본 발명에 따른 제조 공정에 사용되는 전해 도금 장치의 개략도이다.
도 13a 내지 도 13c는 본 발명의 전자 방출 소자의 전자 방출부 열극 (裂隙)과 금속을 주성분으로 한 피복막의 배열을 나타낸 개략도이다.
도 14a 내지 도 14h는 매트릭스형 배선의 전자원의 제조 공정을 설명하는 단면도이다.
도 15는 매트릭스형 배선의 전자원의 제조 공정에 있어서, 포밍 (Forming) 처리를 위한 전기 접선을 설명하는 개략도이다.
도 16은 본 발명의 화상 형성 장치의 제조 공정에 사용되는 진공 처리 장치를 나타낸 개략도이다.
도 17은 본 발명의 화상 형성 장치를 이용하는 시스템의 구성을 설명하는 블록 다이아그램이다.
도 18a 내지 도 18c는 사다리형 배선의 전자원의 제조 공정을 설명하는 도면이다.
도 19는 사다리형 배선의 전자원을 이용한 화상 형성 장치의 구성을 나타낸 부분 파쇄 사시도이다.
도 20은 하트웰 (M. Hartwell) 등이 제안한 선행 기술 소자의 구성을 나타낸개략도이다.
도 21은 사다리형 배선의 전자원의 배열을 나타낸 개략도이다.
도면의 주요 부분에 대한 부호의 설명
1, 21 : 기판
2, 3 : 소자 전극
4 : 도전성막
5 : 전자 방출부
6 : 고융점 재료의 막
7 : 단차 형성부
10, 12 : 전류계
11, 13, 67 : 전원
14 : 애노드 전극
15 : 진공 용기
16 : 배기 펌프
17 : 밸브
18 : 도입 물질원
이상의 목적을 달성하기 위하여, 본 발명은 다음과 같은 특징을 가지고 있다.
본 발명에 따르면, 전자 방출부를 갖는 도전성막을 전극 사이에 포함하는 전자 방출 소자에 있어서, 도전성막이 도전성막을 구성하는 재료보다 더 높은 융점의 재료를 주성분으로 하여 전자 방출부에 형성된 막을 갖는 것을 특징으로 하는 전자 방출 소자가 제공된다.
또한, 본 발명에 따르면, 전자 방출부를 갖는 도전성막을 전극 사이에 포함하는 전자 방출 소자에 있어서, 도전성막이 도전성막을 구성하는 재료보다 1.3 X 10-3Pa의 증기압을 나타내는 온도가 더 높은 재료를 주성분으로 하여 전자 방출부에 형성된 막을 갖는 것을 특징으로 하는 전자 방출 소자가 제공된다.
본 발명에 따르면, 또한 전자 방출부를 갖는 도전성막을 전극 사이에 포함하는 전자 방출 소자의 제조 방법에 있어서, 도전성막의 전자 방출부에 금속을 주성분으로 하는 막을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법이 제공된다.
또한, 본 발명에 따르면, 기판 상에 다수의 전자 방출 소자가 배치된 전자원, 이러한 전자원과 화상 형성 부재를 포함하는 화상 형성 장치, 및 전자원과 화상 형성 장치의 제조 방법이 제공된다.
충분하게 안정한 전자 방출 특성이 상기 언급한 바와 같은 선행 기술의 표면 전도형 전자 방출 소자로 성취되지 않는 이유 중 하나는 전자 방출부를 통한 전류의 흐름에 의해 발생된 열에 기인하여, 열극과 접하는 도전성 박막의 단부를 형성하는 재료가 승화에 의해 소실되거나, 도전성 박막이 국지적으로 용융되고 변형되는 등에 의해 유발된 전자 방출부의 미세 형상에서의 변화에 의한 것으로 예상된다.
그러한 문제점을 해결하기 위하여, 본 발명에서는, 주로 금속으로 이루어져 있으며 전자 방출부 중 도전성 박막의 재료와는 상이한 재료의 피복막을 도전성 박막에 형성된 열극을 포함하는 전자 방출부에 형성시킨다. 전자 방출부의 도전성 박막이 국지적 용융에 의해 변형되거나 승화에 의해 소모되는 것을 방지하기 위하여, 피복막의 금속 재료의 융점이 전자 방출부의 도전성 박막의 재료의 융점보다 높아야 하거나, 소자가 실제적으로 구동되는 진공 대기의 압력과 동등한 증기압, 일반적으로 도전성 박막의 재료보다 더 높은, 약 1.3 x 10-3Pa(거의 10-5토르)의 증기압을 나타내는 고온을 갖는 것이 요구된다. 금속 상태에서는 상기 조건 중 어느 하나도 만족시키는 것이 없다 하더라도, 산화물 층을 표면상에 형성시키고 산화물이 상기 조건 중 어느 것이라도 만족시킨다면 유사한 잇점이 또한 기대된다. 본 발명자들은 표면 전도형 전자 방출 소자의 전자 방출부가 저전위측 보다 고전위측에서 더 높은 속도로 소모되는 경향이 있음을 발견하였다. 그러므로, 적어도 고전위측 상에 위치하며 전자 방출부의 열극과 접하는 도전성 박막의 단부를 코팅하고, 바람직하게는 고전위측 상의 도전성 박막의 단부도 코팅하기 위한 피복막이 요구된다. 또한, 본 발명은 피복막이 열극과 접하는 단부로부터 소자 전극까지 연장되지만, 열극 근처의 도전성 박막의 면적을 코팅하는 구조물에 관한 것이다.
제1A 및 1B는 각각 본 발명의 평면형태의 표면 전도형 전자 방출 소자의 일례의 구성을 나타내는 평면도 및 단면도이다.
제1A 및 1B도에서, (1)은 기판이고, (2) 및 (3)은 소자 전극이며, (4)는 도전성 박막이고, (5)는 전자 방출부이며, (6)은 상기 언급한 융점이 높은 재료로 제조한 피복막이다.
기판 (1)은 석영 유리, 감소된 함량으로 Na와 같은 불순물을 함유하는 유리, 생석회 유리, 및 예를 들어, 스퍼터링에 의해 생석회 유리 상에 적층된 SiO2, 또는 알루미나와 같은 세라믹을 갖는 유리와 같은 여러가지 유리로 제조될 수 있다.
서로 반대편에 있는 소자 전극 (2), (3)은 통상의 도전성 재료로 제조될 수 있다. 예를 들면, 소자 전극용 재료는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd 또는 이들의 합금과 같은 금속, Pd, Ag, Au, RuO2 및 Pd-Ag 또는 이의 산화물, 유리 등을 포함하는 인쇄 도체, In2O3-SnO2와 같은 투명한 도체, 및 폴리실리콘과 같은 반도체로 부터 선택할 수 있다.
소자 전극간의 거리 L, 각 소자 전극의 길이 W, 도전성 박막 (4)의 형상 등은 응용 형태 및 기타 조건의 관점에서 설계한다. 소자 전극간의 거리 L은 바람직하게는 수십 nm 내지 수백 μm, 더욱 바람직하게는 수 μm 내지 수십 μm 범위이며, 소자 전극간에 인가된 전압, 전자를 방출할 수 있는 전기적 강도 등을 고려한다.
소자 전극간의 저항치 및 전자 방출 특성을 고려하여, 각 소자 전극의 길이 W를 수 μm 내지 수백 μm 범위내에서 정할 수 있다. 소자 전극 (2), (3)의 막 두께 d는 수십 nm 내지 수 μm 범위에서 정할 수 있다.
제1A 및 1B도에 나타낸 구성외에, 표면 전도형 전자 방출 소자는 또한 박막 (4) 및 서로 반대면에 있는 소자 전극 (2), (3)을 기판 (1) 상에 연속해서 적층시켜 구조화시킬 수 있다.
양호한 전자 방출 특성을 제공하기 위하여, 도전성 박막 (4)이 미립자로 이루어진 미립자 막으로 형성되는 것이 바람직하다. 도전성 박막 (4)의 두께는 소자 전극 (2), (3)을 커버하는 단계, 소자 전극 (2), (3) 간의 저항치, 후술되는 포밍 처리 조건 등을 고려하여 대략 정한다. 일반적으로, 막 두께는 바람직하게는 0.1 nm 내지 수백 nm 범위, 더욱 바람직하게는 1 nm 내지 50 nm 범위이다. 또한, 도전성 박막 (4)의 저항치 Rs는 102내지 107Ω/□ 의 범위이다. Rs는 두께가 t이고, 폭이 w이며 길이가 l인 박막의 저항이 R인 경우 R= Rs(l/w) 를 기준으로 하여 결정됨을 알아야 한다. 포밍 처리법이 본 명세서 중에서 예를 들면, 통전 처리에 대해 기술되지만, 포밍 처리를 수행하는 방식이 통전으로 제한되는 것은 아니며, 막 중에 열극을 일으키고 고 저항 상태를 정립할 수 있는 기타 적합한 물리적 또는 화학적 공정을 포함한다.
도전성 박막 (4)을 형성시키는 데 사용되는 재료의 예로는 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn 및 Pb와 같은 금속, PdO, SnO2, In2O3, PbO 및 Sb2O3와 같은 산화물, LaB6, CeB6, YB4및 GdB4와 같은 붕소화물, TiC 및 SiC와 같은 탄소화물, TiN과 같은 질소화물, 및 Si 및 Ge와 같은 반도체가 있다.
본 명세서에서 자주 등장하는 "미립자"란 이후 설명될 것이다.
작은 입자를 "미립자"라 칭하며 미립자 보다 더 작은 입자를 "초미립자"라 한다. 또한 초미립자 보다 작으며 원자 수가 수백개 이하 정도인 입자를 통상적으로 "클러스터(cluster)"라 한다.
그러나, 각 용어로 나타낸 입자 크기간의 경계가 엄밀한 것은 아니나, 작은 입자를 분류하는 경우를 고려하여 이의 특성에 따라 변화된다. "미립자" 및 "초미립자"는 둘 다 보통 함께 "미립자"로 명명되며, 본 명세서도 상기 규칙에 따른다.
"실험 물리학 강좌 14 표면. 미립자"("Experimental Physics Lecture 14 Surface. Fine Particle; compiled by Koreo Kinoshita, Kyoritsu Publishing, published September 1, 1986)에는 다음과 같이 표현되어 있다.
"용어 "미립자"가 본 강좌에서 사용되는 경우, 직경이 대략 2-3 μm 내지 10 nm 범위인 입자를 나타내는 것이고, 용어 "초미립자"는 특히, 입자 크기 범위가 대략 10 nm 내지 2-3 nm 인 입자를 나타내는 것으로 생각하여야 한다. 두 입자 모두 함께 통상 "미립자"로 나타내며, 상기 언급한 범위로 엄밀하게 제한되는 것은 아니나, 가이드라인으로 이해되어야 한다. 입자를 구성하는 원자의 수가 2 내지 수십 내지 수백 정도인 경우, 그러한 입자를 클러스터라 한다." (195 면, 22-26 행)
또한, 문헌: "Hayashi. Ultra Fine Particle Project" in New Technology Development Operation Group of Japan 에 의해 정의된 "초미립자"를 기준으로 하는 경우, 입자 크기의 하한치는 다음과 같이 상기 보다 더 낮다.
" Creative Science Technology Promotion System 에 따르면 " 초미립자계획"에서, 약 1 내지 100 nm 범위의 입자 크기 (직경)를 갖는 입자를 "초미립자"로 칭하기로 한다." 상기 정의에 따르면, 초미립자 하나는 원자수가 대략 100 내지 108인 집합체이다. 원자 척도에서 볼 때, 초미립자는 대형 또는 초대형 입자이다." ("초미립자-Creative Science Technology-", compiled by Chikara Hayashi , Ryoji Ueda, and Akira Tasaki; Mita Publishing 1988, page 2, pp. 1 to 4); and " 초미립자 보다 작은 입자, 즉, 원자수가 수개 내지 수백개로 이루어진 입자 하나를 통상 클러스터라 한다." (상기 문헌., page 2, pp. 12 to 13).
상기 일반적으로 사용되는 문장학의 관점에서, 본 명세서에서 사용되는 용 어 "미립자"는 수많은 원자 및(또는) 입자 크기의 하한치가 대략 수 0.1 nm 내지 1 nm 이고 상한치가 대략 약 수 μm인 분자의 집합체를 의미하는 것으로 생각하면 된다.
전자 방출부 (5)는 도전성 박막 (4)의 일부에 형성된 고 저항 열극으로 이루어져 있으며, 도전성 박막 (4)의 두께, 특성 및 재료, 통전 형성 방식(후술) 등에 따라 형성된다. 전자 방출 열극 (5)은 입자 크기 범위가 수 0.1 nm 내지 수십 nm인 도전성 미립자로 이루어질 수 있다. 도전성 미립자는 도전성 박막 (4)의 재료를 구성하는 원소의 일부 또는 모두를 함유한다. 전자 방출 열극 (5)은 고융점 재료로 구성된 피복막 (6)을 포함한다.
단계형 표면 전도형 전자 방출 소자가 기술된다.
제2도는 평면형 표면 전도형 전자 방출 소자의 구조를 나타내는 개략도이며이는 또한 본 발명의 표면 전도형 전자 방출 소자로서 사용될 수 있다.
제2도에서, 제1A 및 1B에서와 동일한 성분은 제1A 및 1B에서와 동일한 번호로 나타낸다. (7)은 단계 형성 부분이다. 기판 (1), 소자 전극 (2) 및 (3), 도전성 박막 (4), 및 전자 방출 열극 (5)은 상기 설명한 평면형 표면 전도형 전자 방출 소자에서 사용되는 것과 유사한 재료로 이루어질 수 있다. 단계 형성 부분 (7)는 예를 들면, SiO2와 같은 전기 절연재로 진공 증착, 인쇄, 스퍼터링 등에 의해 형성된다. 단계 형성 부분 (7)의 막 두께는 상기 설명한 평면형 표면 전도형 전자 방출 소자에서 소자 전극 간의 거리 L에 상응하며, 따라서, 수십 nm 내지 수십 μm 범위일 수 있다. 단계 형성 부분 (7)의 막 두께를 단계 형성 부분의 제조 공정, 소자 전극간에 인가 전압, 전자를 방출할 수 있는 전기적 강도를 고려하여 설정하며, 수십 nm 내지 수 μm 범위가 바람직하다.
도전성 박막 (4)은 소자 전극 (5), (6) 및 단계 형성 부분 (7)을 형성시킨 후 소자 전극 (2), (3)상에 적층시킨다. 전자 방출 열극 (5)이 제2도에서의 단계 형성 부분 (7)에서 직선상으로 형성되고, 전자 방출 열극 (5)의 형상 및 위치는 제조 조건, 포밍 조건 등에 따르며 기술되는 내용으로 제한되지는 않는다.
상기 설명된 표면 전도형 전자 방출 소자는 여러가지 방법으로 제조할 수 있으며, 제조 방법 중 하나가 제3A 내지 3D에 설명된다.
제조 방법 중 하나가 제1A 및 1B도 및 제3A 내지 3D도를 참고로 하여 하기와 같은 연속적인 단계로 설명된다. 제3A 내지 3D도에서, 제1A 및 1B도에서와 동일한화합물은 제1A 및 1B도에서와 동일한 번호로 나타낸다.
1) 기판 (1)은 세제, 순수한 물 및 유기 용매로 충분히 세척한다. 그다음, 소자 전극 재료를 진공 증착, 스퍼터링 등으로 기판상에 침착시킨다. 그후, 침착된 재료를 사진평판술에 의해, 예를 들면 기판 (1)상에 소자 전극 (2), (3)을 형성시켜 패턴화한다(제 3A도).
2) 상부에 형성된 소자 전극 (2), (3)을 포함하는 기판 (1) 상에, 유기 금속 용액을 코팅시켜 유기 금속 박막을 형성시킨다. 유기 금속 용액으로서, 주요 원소로서, 도전성 박막 (4)의 재료 금속을 함유하는 유기 금속 화합물의 용액을 사용할 수 있다. 유기 금속 박막을 가열하여 소결시킨 다음 리프트-오프(lift-off), 에칭 등으로 패턴화하여 도전성 박막 (4)을 형성시킨다(제 3B도). 유기 금속 용액을 기판 (1) 상에 코팅시키면서, 도전성 박막 (4)을 단순한 코팅 뿐만 아니라 진공 증착, 스퍼터링, 화학적 증착, 분산 코팅, 침지, 스피너 코팅 등으로 형성시킬 수 있다.
3) 계속해서, 포밍이라 명명되는 통전 처리를 수행한다. 동력원(나타나 있지 않음)으로 부터 소자 전극 (2), (3) 사이에 전압을 인가하여 형성시키는 경우, 전자 방출 열극 (5)이 도전성 박막 (4)의 일부에 형성된다(제 3C도). 통전 포밍용으로 인가되는 전압 파형의 예가 제4A 및 4B도에 나타나 있다.
전압 파형은 펄스형 파형이 바람직하다. 통전 포밍은 일정한 파고치의 정전압 펄스를 연속적으로 인가하거나(제 4A도), 점진적으로 증가되는 파고치의 전압 펄스를 인가하여(제 4B도) 수행할 수 있다.
제 4A도에서, T1 및 T2는 각각 전압 파형의 펄스 폭 및 펄스 간격을 나타낸다. 통상적으로, T1은 1 μ초 내지 10 m초의 범위내에서 정하고 T2는 10 μ초 내지 100 m초의 범위내에서 정한다. 삼각파의 파고치 (즉, 통전 형성중 피크 전압)는 표면 전도형 전자 방출 소자의 형태에 따라 적합하게 선택한다. 이러한 조건하에서, 적절한 정도의 진공하에서 수 초 내지 수십 분 동안 전압을 인가한다. 펄스 파형은 삼각파로 제한되지는 않지만, 직사각파와 같이 기타 원하는 파형을 가질 수 있다.
제 4B도에 나타낸 방법에서, T1 및 T2는 제 4A도에 나타낸 방법에서와 유사한 수치로 정할 수 있다. 삼각파형의 파고치 (즉, 통전 형성중 피크 전압)는 예를 들면, 펄스 당 0.1 V의 비로 점진적으로 증가시킨다.
통전 포밍을 종결시키는 시간은 도전성 박막 (4)이 국지적으로 파괴되거나 변형되지 않도록 선택되는 수치의 전압을 인가하여 펄스 간격 T2 동안 소자 전류를 측정하여 검측할 수 있다. 예를 들면, 약 0.1 V의 전압을 인가하고 생성된 소자 전류를 측정하여 저항치를 측정한다. 저항치가 1 MΩ을 초과하는 경우, 통전 형성이 종결된다.
4) 이후, 고융점 재료로 이루어진 피복막을 형성시킨다. 피복막의 재료는 단순 금속 또는 제 5열 및 6열 중 제 IVa, Va, VIa, VIIa 및 VIIIa 족에 속하는 원소의 합금, 또는 이의 혼합물이 융점이 높기 때문에 바람직하다. 더욱 상세하게는, Nb, Mo, Ru, Hf, Ta, W, Re, Os 및 Ir은 단순 금속 형태에서 융점이 2000 ℃이하으므로, 재료로서 바람직하게 사용된다. Zr 및 Rh가 또한 융점이 거의 2000 ℃이므로 사용할 수 있다. 재료가 1.3 x 10-3Pa (10-5Torr)의 증기압을 나타내는 온도는 예를 들어 도전성 박막을 형성시키기 위하여 Pd를 사용하는 경우 1370 K인 반면, W의 경우 2840 K이고, Ta의 경우 2680 K, Re의 경우 2650 K, Os의 경우 2600 K, Nb의 경우 2390 K 등이다. 따라서, 이들 원소 중 어느것도 바람직하게 사용될 수 있다. 특히, W는 융점이 3380 ℃로 가장 높기 때문에 바람직한 재료이다. 또한, 제 4열에 속하는 Ni의 융점은 1554 ℃의 Pd 보다 낮은 단순 금속으로서 1453 ℃이지만, W를 약 10 원자% 가하여 형성된 Ni의 합금의 융점은 1500 ℃이상으로 상승된다. 또한, 산화물 층이 합금 표면상에 형성되는 경우, 융점이 2000 ℃가까이 상승되며 전기장에 기인하여 증발 속도가 급격히 감소된다. 그러므로, Ni가 또한 전자 방출부의 소모를 방지하는 효과를 나타낼 것으로 기대된다.
피복막이 전자 방출부의 근처에만 형성되기 때문에, 소자 전극 사이에 전압을 인가함으로써 피복막을 침착시키는 박막 침착 공정을 사용하는 것이 단순하다. 더욱 상세하게는, 소자 전극 사이에 전압을 인가하고 전해질 도금법에 의해 도금된 막을 형성시키는 공정, 또는 코팅시킬 금속의 화합물을 함유하는 대기중에서 소자 전극 사이에 전압을 인가하고 화합물을 분해시켜 금속막을 침착시키는 화학적 증기 성장법을 사용할 수 있다.
도금 공정에서 사용되는 도금욕은 예를 들면, Na2WO4및 NiSO4를 함유하는 시트르산-암모니아 욕, 및 Ni 박막을 형성시키기 위한 니켈 술포살리실레이트 욕이 있다. 화학적 증기 성장법에서의 대기를 생성시키는 데 사용되는 금속 화합물의예를 들면, 불화물, 염소화물, 붕소화물 및 요오드화물과 같은 금속 할로겐화물, 메틸레이트, 에틸레이트 및 벤질레이트와 같은 금속 알킬레이트, 아세틸아세토네이트, 디피발로일메타네이트 및 헥사플루오로아세틸아세토네이트와 같은 금속 β-디케토네이트, 알릴 착화합물 및 시클로펜타디에닐 착화합물과 같은 금속 에닐 착화합물, 벤젠 착화합물과 같은 아렌 착화합물, 금속 카르보닐, 금속 알콕사이드, 및 상기 화합물 중 하나와 배합된 화합물이 있다. 상기 언급한 고융점 재료를 침착시키는 필요성으로부터, 본 발명에서 사용되는 바람직한 화합물의 예로는, NbF5, NbCl5, Nb(C5H5)(CO)4, Nb(C5H5)2Cl2, OsF4, Os(C3H7O2)3, Os(CO)5, OS3(CO)12, Os(C5H5)2, ReF5, ReCl5, Re(CO)10, ReCl(CO)5, Re(CH3)(CO)5, Re(C5H5)(CO)3, Ta(C5H5)(CO)4, Ta(OC2H5)5, Ta(C5H5)2(Cl)2, Ta(C5H5)2H3, WF6, W(CO)6, W(C5H5)2Cl2, W(C5H5)2H2, W(CH3)6등이 있다. 조건에 따라서, 코팅할 금속 이외에 탄소와 같은 다른 물질이 피복막에 함유될 수 있다.
상기 처리에서, 피복막의 결정도는 또한 수소와 같은, 에칭성을 갖는 물질을 금속 화합물과 함께 도입시켜 조정할 수 있다. 예를 들면, 소자를 가열하여 피복막의 형상 및 기타 사항을 또한 조정할 수 있다. 상기와 같은 조정은 조건에 따라서 적합하게 수행된다.
상기 처리가 진행됨에 따라서 피복막이 형성되기 때문에, 소자 전극 사이에 흐르는 전류가 증가한다. 따라서, 처리를 종결해야 하는 시간은 전류치를 측정하여 결정한다. 처리를 종결하여야 할 지를 결정하기 위한 조건은 처리 방식, 소자의 형상 등을 고려하여 적합하게 결정한다.
처리 종료후, 소자를 세정한다. 더욱 상세하게는, 도금 공정을 사용하는 경우, 소자를 물 등으로 세척한 다음 건조시킨다. 화학적 증기 성장법을 사용하는 경우, 금속 화합물을 증기 처리 장치로 부터 배기시켜 소자 및(또는) 진공 처리 장치를 적절한 온도로 가열하면서 깨끗한 진공 대기를 생성시키며, 경우에 따라, 소자를 일정 기간 동안 깨끗한 진공 대기중에 정치시킨다.
상기 처리에 의해 형성된 피복막은 미립자가 조밀하게 배열되어 막을 형성하는 것 일 수 있다. 이런 상태에서, 미립자의 크기는 처리 중 인가 전압 및(또는) 한 소자상의 위치에 따라서 변화되지만 대략 30 내지 100 nm 범위이다.
상기 설명된 단계를 통하여 제조된 본 발명의 전자 방출 소자의 기본 특성은 제5도 및 6도를 참고로 하여 이후 기술된다.
제5도는 측정/-평가 장치로서 이중 장치인 진공 처리 장치의 예를 나타내는 개략도이다. 제5도에서, 제 1A 및 1B도에서와 동일한 번호는 제 1A 및 1B도에서와 동일한 부분을 나타낸다. 제5도에 대하여, (15)는 진공 용기이고 (16)은 배기 펌프(evacuation pump)이다. 전자 방출 소자는 진공 용기 (15)에 위치한다. 전자 방출 소자는 전자 방출 소자가 조립되는 기판 (1), 소자 전극 (2) 및 (3), 도전성 박막 (4), 및 전자 방출 열극 (5)로 이루어져 있다. 나타나있지는 않지만, 고융점 재료로 제조된 피복막이 내부 및 열극 부근에 코팅된다. 또한, (11)은 소자 전압 Vf 을 전자 방출 소자에 인가하기 위한 동력 공급원이고, (10)은 소자 전극 (2) 및 (3) 사이의 도전성 박막 (4)을 통하여 흐르는 소자 전류 If를 측정하기 위한 전류계이며, (14)는 소자의 전자 방출부 (5)로 부터 방출된 방출 전류 Ie를 모을 수 있는 애노드(anode) 전극이다. 또한, (13)은 애노드 전극 (14)에 전압을 인가하기 위한 고압 동력 공급원이고, (12)는 소자의 전자 방출부 (5)로 부터 방출된 방출 전류 Ie를 측정하기 위한 전류계이다. 상기 측정은 예를 들면, 애노드 전극에 인가되는 전압을 1 kV 내지 10 kV 범위로 고정시켜 수행하며, 애노드 전극과 전자 방출 소자간의 거리 H의 범위는 2 mm 내지 8 mm이다.
진공 용기 (15)는 측정용 진공 대기를 생성시키는 데 필요한 진공 게이지와 같은 추가의 유닛(나타나 있지 않음)가 제공되어, 원하는 진공 대기하에서 소자를 측정하고 평가한다. 배기 펌프 (16)는 터보 펌프 및 회전 펌프를 포함하는 통상의 고진공 장치, 및 이온 펌프 등을 포함하는 초 고진공 장치가 있다. 전자 방출이 일어나는 진공 처리 장치는 모두 가열기(나타나 있지 않음)로 250 ℃로 가열할 수 있다. 따라서, 진공 처리 장치를 사용하여 상술한 통전 형성 단계 이후의 단계를 수행할 수 있다. (18)은 경우에 따라, 진공 처리 장치에 도입할 재료를 저장하기 위한 앰플 또는 폭탄형의 재료 공급원이다. (17)은 장치에 도입된 재료의 양을 조절하기 위한 밸브이다.
제6도는 제5도에 나타낸 진공 처리 장치에 의해 측정된 방출 전류 Ie와 소자 전류 If 및 소자 전압 Vf 간의 관계를 나타내는 그래프이다. 제6도의 그래프는 방출 전류 Ie가 소자 전류 If 보다 너무 작기 때문에 임의 단위로 작성되었음을 알아야 한다. 수직 및 수평 축은 각각 연속 스케일을 나타낸다.
제6도로 부터 명백한 바와 같이, 본 발명의 표면 전도형 전자 방출 소자는다음과 같이 방출 전류 Ie에 대한 3가지 특징적 양태를 갖는다:
(i) 전자 방출 소자에서, 방출 전류 Ie는 일정 수치(제 6도에서 역치 전압, Vth 라 칭함) 보다 큰 소자 전압이 인가되는 경우 급격하게 증가되지만, 역치 전압 Vth 이하에서는 명확하게 검측되지 않는다. 따라서, 본 발명의 소자는 방출 전류 Ie에 대해 명확한 역치 전압 Vth 을 갖는 비-선형 소자이다.
(ii) 방출 전류 Ie는 소자 전압 Vf에 따라서 단조로 증가되며, 따라서, 방출 전류 Ie는 소자 전압 Vf에 의해 조정될 수 있다.
(iii) 애노드 전극 (14)에 의해 포획된 방출 전하는 소자 전압 Vf이 인가되는 시간에 따른다. 따라서, 애노드 전극 (14)에 의해 포획되는 전하량은 소자 전압 Vf이 인가되는 시간으로 조정할 수 있다.
상기 설명으로부터 이해되는 바와 같이, 본 발명의 표면 전도형 전자 방출 소자의 전자 방출 특성은 입력 신호에 따라서 용이하게 조정할 수 있다. 상기 양태를 이용하여, 수많은 전자 방출 소자의 배열을 사용하는 전자원, , 화상 형성 장치 등을 포함하는 다양한 분야에 적용시킬 수 있다.
또한, 제 6도에서, 소자 전류 If 는 소자 전압 Vf에 대해서 단조로 증가된다(이후 MI 특성이라 칭함). 소자 전류 If는 소자 전압 Vf에 대해서 전압 조정된 네가티브 저항 특성(이후 VCNR 특성이라 칭함)(나타나 있지 않음)을 나타낼 수 있다. 소자 전류의 이들 특성은 제조 조건에 따라서 조정할 수 있다.
본 발명에 따라서 성취할 수 있는 전자 방출 소자의 응용예를 이후 기술한다. 예를 들면, 전자원 또는 화상 형성 장치는 다수의 본 발명의 표면 전도형 전자 방출 소자를 기판상에 배열하여 제조할 수 있다.
전자 방출 소자는 여러가지 방법으로 기판상에 배열할 수 있다.
한가지 방법으로, 다수의 전자 방출 소자를 병렬로(열 방향으로) 배열하고 이의 양단면에서 평행하게 배선으로 접속시켜 전자 방출 소자의 열을 형성하고, 상기 전자 방출 소자의 열은 다수로 배열한다. 조정 전극 (또한 그리드라 칭함)을 전자 방출 소자의 상부에 배치하여 전자 방출 소자로부터 전자의 방출을 조정하기 위한 열-방향 배선에 대해 수직 방향 (컬럼 방향이라 칭함)으로 놓는다. 이는 사다리형 배선 형태의 전자원이다. 다른 방법으로, 다수의 전자 방출 소자를 매트릭스로 배열하여 X-방향 및 Y-방향으로 놓는다. 동일한 열에 놓인 다수의 전자 방출 소자의 반대 전극 중 다른 것은 통상적으로 Y-방향 배선에 접속된다. 단순 매트릭스 배선 형태의 전자원이다. 먼저 단순한 매트릭스형 배선 형태를 상세하게 설명한다.
본 발명에 응용가능한 표면 전도형 전자 방출 소자는 상기 언급한 특성 (i) 내지 (iii)을 갖는다. 다시 말해서, 각각의 표면 전도형 전자 방출 소자로부터 방출된 전자는 인가 전압이 역치 보다 높은 경우 서로 반대편에 있는 소자 전극 사이에 인가된 펄스상 전압의 파고치 및 폭에 따라 조정된다. 한편, 역치 보다 낮은 전압에서는 전자가 거의 방출되지 않는다. 이들 특성을 기본으로 하여, 다수의 표면 전도형 전자 방출 소자가 배열되는 경우라도, 전자 방출 소자 중 원하는 것을 선택하고 각각의 상응하는 소자에 펄스상 전압을 적절하게 인가함으로써 입력 신호에 반응하여 이로 부터 방출되는 전자의 양을 조정할 수 있다.
상기 원리에 따라서 본 발명의 다수의 전자 방출 소자를 배열함으로써 조립된 전자원 기판을 제7도를 참고로 하여 하기 기술한다. 제7도에서, (21)은 전자원 기판을 나타내고, (22)는 X-방향 배선이며, (23)은 Y-방향 배선이고, (24)는 표면 전도형 전자 방출 소자이며, (25)는 접속 배선이다. 표면 전도형 전자 방출 소자 (24)는 평면 형태 또는 단계 형태 중 하나 일 수 있다.
이후, Dx1, Dx2, ... , Dxm으로 나타내는, X-방향 배선 (22)의 m 라인은 진공 증착, 인쇄, 스퍼터링 등에 의해 도전성 금속 등을 사용하여 형성시킨다. 재료, 막 두께 및 배선 폭은 경우에 따라 적합하게 설정한다. 또한, Y-방향 배선 (23)는 Dy1, Dy2, ... , Dyn의 n 라인으로 이루어지며 X-방향 배선 (22)와 유사한 방식으로 형성시킨다. 층간 절연층 (나타나 있지 않음)을 X-방향 배선 (22)의 m 라인과 Y-방향 배선 (23)의 n 라인 사이에 배치시켜 배선 (22)와 (23)을 서로 전기적으로 단리한다. (m, n은 각각 양의 정수임)
나타나있지 않은 층간 절연층은 SiO2등으로 제조되며 이는 진공 증착, 인쇄, 스퍼터링 등으로 형성시킨다. 예를 들면, 층간 절연층을 원하는 형태로 형성시켜 X-방향 배선이 형성되어 있는 기판 (21)의 표면을 전부 또는 부분적으로 코팅한다. 전위차, 특히, X-방향 배선 (22) 및 Y-방향 배선 (23)이 서로 교차하는 부위에서 견딜 수 있도록 층간 절연층의 두께, 재료 및 조립 공정을 적합하게 설정한다. X-방향 배선 (22) 및 Y-방향 배선 (23)은 기판으로 뻗어나와 외부 말단을 제공한다.
표면 전도형 전자 방출 소자 (24)의 각 쌍의 전극 (나타나 있지 않음)은 도전성 금속 등을 이용하여 진공 증착, 인쇄, 스퍼터링 등으로 형성시킨 접속 배선 (25)에 의해 X-방향 배선 (22)의 m 라인 및 Y-방향 배선 (23)의 n 라인에 전기적으로 접속된다.
배선(22) 및 배선(23)을 구성하는 재료, 접속 배선(25)를 구성하는 재료 및 한쌍의 소자 전극을 구성하는 소자 전극 재료는 그 구성 원소의 일부 또는 전부가 동일하거나 상이할 수 있다. 이러한 재료는 예를 들면 상기 소자 전극의 재료로부터 적절히 선택된다. 소자 전극을 구성하는 재료 및 배선 재료가 동일한 경우에는 소자 전극에 접속된 배선은 "소자 전극"이라고 말할 수 있다.
X방향 배선(22)에는 X방향으로 배열된 표면 전도형 전자 방출 소자(24)의 행을 선택하기 위한 주사 신호를 인가하는 도시되지 않은 주사 신호 발생 수단이 접속된다. 한편, Y방향 배선(23)에는 Y방향으로 배열된 표면 전도형 전자 방출 소자(24)의 각열을 입력 신호에 따라, 변조시키기 위한 도시되지 않은 변조 신호 발생 수단이 접속된다. 각 전자 방출 소자에 인가된 구동 전압은 당해 소자에 인가된 주사 신호와 변조 신호의 차전압으로서 공급된다.
상기 구성에 있어서는 단순한 매트릭스 배선을 사용하여, 개별 소자를 선택하여 독립적으로 구동 가능하도록 할 수 있다.
이와 같은 단순 매트릭스 배선의 전자원을 사용하여 구성된 화상 형성 장치에 관하여, 제8도, 제9A도, 제9B도 및 제10도를 사용하여 설명한다. 제8도는 화상 형성 장치의 표시 패널의 일례를 나타낸 모식도이고, 제9A도 및 제9B도는 제8도의 화상 형성 장치에서 사용하기 위한 형광막의 모식도이다. 제10도는 NTSC 방식의TV 신호에 따라 상을 표시하기 위한 구동 회로의 일례를 표시한 블록 다이아그램이다.
제8도에 있어서, (21)은 다수의 전자 방출 소자를 배열한 전자원 기판이고, (31)은 전자원 기판(21)을 고정한 뒤판이고, (36)은 유리 기판(33)의 내면에 형광막(34) 및 금속 후판(metal back)(35) 등을 적층하여 형성된 면판이고, (32)는 지지 프레임이다. 뒤판(31) 및 면판(36)은 상기 지지 프레임(32)에 프릿(frit) 글래스 등을 사용하여 접속되어 있고, 대기 중 또는 질소 중에서, 400℃ 내지 500℃의 온도 범위에서 10분 이상 소성시킴으로써 접속부를 봉착시켜 외부 용기를 구성한다.
또한, 참조 번호(24)는 표면 전도형 전자 방출 소자를 나타내고, (22) 및 (23)는 각각 표면 전도형 전자 방출 소자의 한쌍의 소자 전극과 접속된 X 방향 배선 및 Y 방향 배선이다.
외부 용기(37)은 상술한 바와 같이, 면판(36), 지지 프레임(32), 뒤판(31)로 구성된다. 뒤판(31)은 주로 기판(21)의 강도를 보강할 목적으로 설치되기 때문에, 기판(21) 자체로 충분한 강도를 유지하는 경우는 별개의 부재로서 뒤판(31)은 필요하지 않다고 할 수 있다. 즉, 기판(21)에 직접 지지 플레임(32)를 봉착하여 면판(36), 지지 프레임(32) 및 기판(21)에 외부 용기(37)를 구성할 수 있다. 한편, 면판(36)과 뒤판(31) 간에, 스페이서라 불리는 도시하지 않은 지지체를 설치하는 것에 의해, 대기압에 대해 충분한 강도를 갖는 외부 용기(37)를 구성할 수 있다.
제9A도 및 제9B도는 형광막(34)을 나타내는 모식도이다. 형광막(34)는 모노크롬의 경우 형광체만으로부터 구성될 수 있다. 컬러 형광막의 경우는 형광체의 배열에 의해 블랙 스트라이프(stripe) 또는 블랙 매트릭스 등이라 불리는 흑색 도전재(38) 및 형광체(39)로부터 구성될 수 있다. 블랙 스트라이프 및 블랙 매트릭스를 설치하는 목적은 컬러 표시의 경우에 필요하게 되는 삼원색 형광체의 형광체(39) 간의 검은 영역을 제공하여 색 혼합이 현저하지 않도록 하고, 형광막(34)에 의한 외광 반사에 의한 콘트라스트의 저하를 억제하는 것이다. 블랙 스트라이프의 재료로서는 당업계에서 통상적으로 사용되는 흑연을 주성분으로 하는 재료외에, 도전성이 있고, 광 투과 및 반사가 적은 재료를 사용할 수 있다.
유리 기판(33)에 감광체를 도포하는 방법은 상이 모노크롬이거나 컬러인 것과는 관계없이 침전법, 인쇄법 등이 채용될 수 있다. 형광막(34)의 내면쪽에는 통상적으로 금속 후판(35)가 설치된다. 금속 후판을 설치하는 목적은 형광체의 발광 중의 내면 방향의 빛을 페이스트 플레이트(36)측으로 경면 반사시킴으로써 휘도를 향상시키고, 전자 빔 가속 전압을 인가하기 위한 전극으로서 작용시키고, 외부 용기 내에서 발생한 음이온의 충돌에 의한 손상으로부터 형광체를 보호하기 위함이다. 금속 후판은 형광막 제작 후, 형광막의 내면 표면의 평활화 처리(통상, 필름화라 부름)를 수행하고, 이후 A1을 진공 증착 등을 사용하여 침착시켜 제작할 수 있다.
면판(36)에는 형광막(34)의 도전성을 증가시키기 위해 형광막(34)의 외부 용기에 투명 전극(도시되지 않음)을 설치할 수 있다.
전술한 바와 같이, 외부 용기의 밀봉을 수행하는 경우에는, 컬러의 경우는 각색의 형광체 및 전자 방출 소자를 정확히 서로 대응시킬 필요가 있다.
제8도에 표시한 화상 형성 장치는 예를 들면 다음과 같이 제조할 수 있다.
외부 용기(37)는 상기의 안정화 공정과 마찬가지로 적당하게 가열하면서, 이온 펌프, 흡수(sorption) 펌프 등의 오일을 사용하지 않은 배기 장치에 의해 도시하지 않은 배기관을 통하여 배기시키고, 필요할 경우 그것을 적당히 가열하여 잔류하는 유기 물질의 양이 충분히 적은 진공도 약 10-5Pa의 분위기를 만든다. 이어서, 외부 용기(37)은 봉지가 이루어진다. 외부 용기(37)의 봉지 후의 진공도를 유지하기 위해서, 게터(getter) 처리를 수행할 수 있다. 이것은 외부 용기(37)의 봉지를 수행한 직전 또는 봉지후에 저항 가열 또는 고주파 가열 등을 사용한 가열에 의해 외부 용기(37) 내의 소정의 위치(도시하지 않음)에 배치된 게터를 가열하여, 증착막을 형성하는 처리이다. 게터는 통상 Ba 등이 주성분이고, 당해 증착막의 흡착 작용에 의해, 예를 들어 1x10-4내지 1x10-5Pa의 진공도를 유지하는 것이다. 여기서, 표면 전도형 전자 소자의 포밍(Forming) 처리 이후의 공정은 적절히 설정될 수 있다.
이어서, 단순 매트릭스 배치의 전자원을 사용하여 구성한 표시 패널에 NTSC 방식의 TV 신호에 기초한 TV 화상을 표시하기 위한 구동 회로의 구성예에 관하여, 제10도를 사용하여 설명한다. 제10도에 있어서, (41)은 화상 표시 패널이고, (42)는 주사 회로이고, (43)은 제어 회로이고, (44)는 시프트 레지스터이다. (45)는라인 메모리이고, (46)은 주기 신호 분리 회로이고, (47)은 변조 신호 발생기이고, Vx 및 Va는 직류 전압원이다.
표시 패널(41)은 단자 Dox1 내지 Doxm, 단자 Doy1 내지 Doyn, 및 고압 단자 Hv를 개재하여 외부의 전기 회로와 접속하고 있다. 단자 Dox1 내지 Doxm에는 표시 패널 내에 설치되어 있는 전자원, 즉 M행 N열의 행렬상에 매트릭스 배선된 표면 전도형 전자 방출군을 1행(N 소자 단위)씩 순차 구동시키기 위한 주사 신호가 인가된다.
한편, 단자 Doy1 내지 Doyn에는 전기 주사 신호에 의해 선택된 1행의 표면 전도형 전자 방출 소자의 각 소자의 출력 전자빔을 제어하기 위한 변조 신호가 인가된다. 고압 단자 Hv에는 직류 전압원 Va에 의해 예를 들면 10 K[V]의 직류 전압이 공급되지만, 이것은 표면 전도형 전자 방출 소자로부터 방출된 전자빔에 형광체를 여기시키기에 충분한 에너지를 부여하기 위한 가속 전압이다.
주사 회로(42)에 관해 이하 설명한다. 동 회로는 내부에 M개의 스위칭 소자를 구비한 것이다(제10도 중에, S1 내지 Sm에 모식적으로 도시함). 각 스위칭 소자는 직류 전압원 Vx의 출력 전압 또는 0 [V](기저 수준)을 선택하고, 표시 패널(41)의 단자 Dox1 내지 Doxm와 전기적으로 접속된다. S1 내지 Sm의 각 스위칭 소자는 제어 회로(43)가 출력하는 제어 신호 Tscan에 따라 동작하는 것이고, 예를 들면 FET와 같은 스위칭 소자를 조합함으로써 구성할 수 있다.
직류 전압원 Vx는 본 예의 경우에는 표면 전도형 전자 방출 소자의 특성 (전자 방출 한계치 전압)에 기초하여 주사되어 있지 않은 소자에 인가된 구동 전압이전자 방출 한계치 전압 이하로 되도록 일정 전압을 출력하도록 설정되어 있다.
제어 회로(43)은 외부의 의해 입력하는 화상 신호에 기초하여 적절한 표시가 행해지도록 각부의 동작을 적합하게 하는 기능을 갖는다. 제어 회로(43)은 동기 신호 분리 회로(46)으로부터 공급된 동기 신호 Tsync에 따라, 각부에 대하여 Tscan, Tsft 및 Tmry의 각 제어 신호를 발생시킨다.
동기 신호 분리 회로(46)은 외부로부터 입력된 NTSC 방식 및 TV 신호로부터 동기 신호 성분 및 휘도 신호 성분을 분리하기 위한 회로로 일반적인 주파수 분리(필터) 회로 등을 사용하여 구성할 수 있다. 동기 신호 분리 회로(46)에 의해 분리된 동기 신호는 수직 동기 신호 및 수평 동기 신호로 이루어지지만, 여기서는 설명의 편의상 Tsync 신호로서 도시하였다. 전기 TV 신호로부터 분리된 화상의 휘도 신호 성분은 편의상 DATA 신호로 나타내었다. 상기 TV 신호는 시프트 레지스터(44)에 입력된다.
시프트 레지스터(44)는 시계열적으로 직렬로 입력된 상기 DATA 신호를 화상의 각 라인마다 직렬/병렬 변환시키기 위한 것으로서, 상기 제어 회로(43)으로부터 보내지는 제어 신호 Tsft에 의해 동작한다(즉, 제어 신호 Tsft는 시프트 레지스터(44)의 시프트 클록으로 불리울 수 있음). 직렬/병렬 변환된 화상 1 라인에 대한 데이타(전자 방출 소자 N 소자에 대한 구동 데이타에 상당함)는 Id1 내지 Idn의 N개의 병렬 신호로서 상기 시프트 레지스터(44)로부터 출력된다.
라인 메모리(45)는 화상 1 라인에 대한 데이타를 필요로 하는 시간 동안 기억하기 위한 기억 장치이고, 제어 회로(43)으로부터 제공되는 제어 신호 Tmry에 따라 평행 신호 Id1 내지 Idn의 내용을 기억한다. 기억된 내용은 I'dl 내지 I'dn로서 출력되어 변조 신호 발생기(47)에 입력된다.
변조 신호 발생기(47)은 화상 데이타 I'dl 내지 I'dn의 각각에 따른 표면 전도형 전자 방출 소자 각각을 적절히 구동 변조시키기 위한 신호원이고, 그 출력 신호는 단자 Doy1 내지 Doyn을 통하여 표시 패널(41) 내의 대응하는 표면 전도형 전자 방출 소자에 인가된다.
전술한 바와 같이, 본 발명을 적용 가능한 전자 방출 소자는 방출 전류 Ie에 대하여 이하의 기본 특성을 갖고 있다. 즉, 전자 방출에는 명확한 한계치 전압 Vth가 있고, Vth 이상의 전압을 인가된 때만 전자 방출이 일어난다. 또한, 전자 방출 임계치 이상의 전압에 대해서는, 소자에 대한 인가 전압의 변화에 의존하여 방출 전류도 변화한다. 이로부터, 본 소자에 펄스 상의 전압을 인가하는 경우, 예를 들면 전자 방출 한계치 미만의 전압을 인가하여도 전자 방출은 생기지 않지만, 전자 방출 한계치를 초과하는 전압을 인가하는 경우에는 전자빔이 출력된다. 이 경우, 펄스의 파고치(crest) Vm을 변화시킴으로써 출력 전압빔의 강도를 제어하는 것이 가능하다. 또한, 펄스의 폭 Pw을 변화시키는 것에 의해 출력된 전자빔의 전하 총량을 제어하는 것이 가능하다.
따라서, 입력 신호에 따라, 전자 방출 소자를 변조하는 방식으로서는 전압 변조 방식, 펄스 폭 변조 방식 등이 채용될 수 있다. 전압 변조 방식을 실시하기 위해서는 변조 신호 발생기(47)로서 일정 길이의 전압 펄스를 발생시켜, 입력된 데이타에 따라라 적절히 파고치를 변조하는 것과 같은 전압 변조 방식의 회로를 사용할 수 있다.
펄스 폭의 변조 방식을 실시하는 경우에서는 변조 신호 발생기(47)로서, 일정 파고치의 전압 펄스를 발생시키고, 입력된 데이타에 따라 적절히 전압 펄스의 폭을 변조하는 전압 변조 방식의 회로를 사용할 수 있다.
시프트 레지스터(44) 및 라인 메모리(45)는 디지탈 신호식 및 아날로그 신호식 어느 것에 대해서도 채용할 수 있다. 화상 신호의 직렬/병렬 변환 및 기억이 이 소정의 속도로 수행되는 것이 필요하다.
디지탈 신호식을 사용하는 경우에는 동기 신호 분리 회로(46)의 출력 신호 DATA를 디지탈 신호화할 필요가 있지만, 이는 회로 (46)의 출력부에 A/D 변환기를 설치함으로써 용이하게 실현된다. 이것과 관련하여, 라인 메모리(45)의 출력 신호가 디지탈 신호 또는 아날로그 신호에 따라, 변조 신호 발생기(47)에 사용되는 회로가 약간 다른 방식으로 고안되어야 한다. 보다 구체적으로, 디지탈 신호를 사용한 전압 변조 방식의 경우, 변조 신호 발생기(47)에는 예를 들면 D/A 변조 회로를 사용하고, 필요에 따라 증폭 회로 등을 부가한다. 펄스 폭 변조 방식의 경우, 변조 신호 발생기(47)에는 예를 들면 고속의 발진기 및 발진기의 출력하는 파수를 계수하는 계수기 및 계수기의 출력치와 전기 메모리의 출력치을 비교하는 비교기(comparator)를 조합한 회로를 사용한다. 필요에 따라, 비교기가 출력하는 펄스 폭 변조된 변조 신호를 표면 전도형 전자 방출 소자의 구동 전압으로 전압 증폭시키기 위한 증폭기를 부가할 수 있다.
한편, 아날로그 신호를 사용한 전압 변조 방식의 경우, 변조 신호발생기(47)에는 예를 들면, 연산 증폭기 등을 사용한 증폭 회로를 채용할 수 있고, 필요에 따라 레벨 시프트 회로 등을 부가할 수 있다. 펄스 폭 변조 방식의 경우에는 예를 들면 전압 억제형 발진 회로(VCO)를 채용할 수 있고, 필요에 따라 표면 전도형 전자 방출 소자의 구동 전압에 까지 전압 증폭시키기 위한 증폭기를 부가할 수 있다.
이와 같은 구성을 갖는 본 발명의 화상 표시 장치에 있어서는, 각 전자 방출 소자에 용기외 단자 Dox1 내지 Doxm, Doy1 내지 Doyn을 개재하여 전압을 인가하는 것에 의해, 전자 방출이 발생한다. 고압 단자 Hv을 개재하여 금속 후판(35) 또는 투명 전극(도시하지 않음)에 고압을 인가하여, 전자빔을 가속시킨다. 가속된 전자는 형광막(34)에 충돌하여, 발광이 발생하여 화상이 형성된다.
상기 설명한 화상 형성 장치의 구성은 본 발명의 적용 가능한 화상 형성 장치의 일례이고, 본 발명의 기술 사상에 기초하여 여러 종류의 변형이 가능하다. 입력 신호에 관해서는, NTSC 방식을 예로 들었지만, 입력 신호는 이것에 한정하는 것은 아니고, PAL, SECAM 방식 등 이외에 다수의 주사선으로 이루어지는 TV 신호(예를 들면, MUSE 방식의 이른바 고품위 TV 신호) 방식을 채용할 수 있다.
이어서, 사다리형 배치의 전자원 및 화상 형성 장치에 관하여 제21도 및 제19도를 사용하여 설명한다.
제21도는 사다리형 배치의 전자원의 일례를 도시한 모식도이다. 제21도에 있어서, (21)은 전자원 기판이고, (24)는 전자 방출 소자이다. (26) 또는 Dx1 내지 Dx10은 전자 방출 소자(24)을 상호 접속하기 위한 공통 배선이다. 전자 방출소자(24)는 기판(21) 위에 X 방향으로 병렬로 복수개 배치되어 있다(전자 방출 소자의 행을 소자 행이라 부름). 이 소자 행이 복수개가 배치되고, 전자원을 구성하고 있다. 각 소자 행의 공통 배선 간에 구동 전압을 적절히 인가함으로써, 각 소자 행을 독립하여 구동시킬 수 있다. 구체적으로, 전자빔을 방출시키려는 소자 행에는 전자 방출 한계치 이상의 전압을, 전자빔을 방출하지 않는 소자행에는 전자 방출 한계치 이하의 전압을 인가한다. 각 소자 행 간의 공통 배선 Dx2 내지 Dx9는 예를 들면 Dx2 및 Dx3을 동일 배선할 수 있다.
제19도는 사다리형 배치의 전자원을 갖는 화상 형성 장치에 따른 패널 구조의 일례를 나타낸 모식도이다. (84)는 그리드 전극, (85)는 전가가 통과하기 위한 구멍이고, (86)은 Dox1, Dox2, … Doxm으로 표시되는 용기외 단자이고, (87)은 그리드 전극(84)과 접속된 G1, G2, … Gn으로 표시되는 용기외 단자이고, (21)은 전자원 기판이다. 제19도에서는 제8도, 제11A도 및 제11B도에 표시한 것과 동일한 참조 번호가 동일한 부위를 나타냄을 의미한다. 상기 태양의 화상 형성 장치와 표 8에 나타낸 단순 매트릭스 배치의 화상 형성 장치와의 큰 차이는 전자원 기판(21)과 면판(36) 간에 그리드 전극(84)를 갖는지의 여부이다.
그리드 전극(84)는 표면 전도형 전자 방출 소자로부터 방출되는 전자빔을 변조하기 위한 것이고, 사다리형 배치의 소자 행과 직교하여 설치된 스트라이프(stripe) 상의 전극에 전자빔을 통과시키기 위해, 각 소자에 대응하여 1개씩 원형의 개구(85)가 설치되어 있다. 그리드의 형상 및 설치 위치는 제19도에 표시한 것에 한정된 것은 아니다. 예를 들면, 개구로서 메쉬상의 다수의 통과구를설치할 수도 있거나, 그리드를 표면 전도형 전자 방출 소자의 주위 또는 근접하여 설치할 수 있다.
용기외 단자(86) 및 그리드 용기외 단자(87)은 도시하지 않은 제어 회로와 전기적으로 접속되어 있다.
본 예의 화상 형성 장치에는 소자 행을 1 열씩 순자 구동(주사)하는 것과 동기시킨 그리드 전극열에 화상 1 라인에 대한 변조 신호를 동시에 인가한다. 이것에 의해, 각 전자빔의 형광체에 대한 조사를 제어하여 화상을 1 라인씩 표시할 수 있다.
본 발명의 화상 형성 장치는 TV 방송의 표시 장치, TV 회의 시스템, 컴퓨터 등의 표시 장치외 감광성 드럼 등을 사용하여 구성된 광 프린터로서의 화상 형성 장치 등으로서도 사용될 수 있다.
하기 실시예를 통해 본 발명을 보다 상세히 설명한다.
본 발명에 의한 전자 방출 소자, 전자 방출 소자를 사용한 전자원 및 전자원을 사용한 화상 형성 장치에서는 장시간 구동시에도 전자 방출에 따른 열화가 억제되고, 따라서 안정한 전자 방출 특성 및 화상의 안정한 표시 기능성을 얻을 수 있었다.
<실시예>
<실시예 1>
본 실시예의 전자 방출 소자는 제1A도 및 제1B도에 나타낸 것과 동일한 구조를 갖는다. 본 실시예의 전자 방출 소자의 제조 공정은 하기 제3A도 내지 3D도를 참고로 설명될 것이다.
(단계-a)
기판 (1)을 제조하기 위해, 청정한 소다 석회 유리 상에서 스퍼터링하여 두께가 0.5 μm인 산화규소막을 형성하였다. 기판 (1) 상에 포토레지스트 (RD-2000N-41, 히다찌 케미컬 코포레이션, 리미티드(Hitachi Chemical Co., Ltd.)사 제품)을 형성하고 패턴화시켰다. 이어서 이 위에 두께가 5 nm인 Ti막 및 두께가 100 nm인 Ni막을 진공 증착에 의해 순차 침착시켰다. 포토레지스트 패턴을 유기 용매에 용해시키고, 리프트-오프(lift-off) 기술로 Ni/Ti막을 침착시켜, 소자 전극 (2,3)을 형성하였다. 소자 전극 간격 L을 3 μm로 설정하고, 각 소자 전극의 폭 W는 300 μm로 설정하였다.
(단계-b)
도전성 박막 (4)를 형성하기 위해, Cr 마스크를 다음과 같이 형성하였다. 두께가 100 nm인 Cr막을 상부에 소자 전극 (2,3)이 있는 기판 (1) 위에 진공 증착으로 침착시키고, 개구부를 통상의 사진평판술 공정으로 도전성 박막 (4)의 모양에 맞도록 설정하였다. 이렇게 하여 Cr막을 형성하였다.
이어서, 팔라듐 (Pd) 아민 착화합물 용액(ccp-4230, 오쿠노 제약(Okuno Pharmaceutical Co. Ltd) 제품)을 스피너를 사용하여 회전시키면서 기판에 코팅하고, 공기 중 300 ℃에서 10 분간 소성을 위해 가열하였다. 이렇게 형성시킨 막은 주성분으로서 PdO를 함유하고, 두께가 10 nm인 미립자 막이었다.
(단계-c)
Cr 마스크를 습식 에칭으로 제거하였다. PdO 미립자 막을 리프트-오프 기술로 패턴화시켜 목적 형태의 도전성 박막 (4)를 형성하였다. 도전성 박막 (4)의 전기 저항값 RS는 2 x 104Ω/□이었다.
(단계-d)
이어서, 소자를 제5도에 나타난 바와 같은 포밍 처리를 위한 측정/평가의 이중 장치를 갖춘 진공 처리 장치로 옮겼다. 포밍 처리는 압력이 2.3 x 10-3Pa가 될 때까지 배기 장치로 진공 용기 (15)의 내부를 배기시킨 후, 소자 전극 (2 및 3) 사이에 펄스 전압을 인가하여 행하였다.
본 실시예에 사용된 배기 장치는 흡수 펌프 및 이온 펌프로 이루어지는 소위 초고진공 배기 시스템이다. 하기 설명에서, 별기가 없는한 배기 장치로서 상기 초고진공 배기 시스템을 사용하였다.
포밍 처리에 사용되는 전압 펄스는 펄스폭 T1이 1 msec이고 펄스 간격 T2가 10 msec인 제4B도에 나타낸 것과 같은 파형을 갖는다. 삼각 파형의 파고치는 0.1 V 단계에서 증가되었다. 한 포밍 펄스와 다음 펄스 사이에 0.1 V의 직사각 펄스(도시하지 않음)를 삽입하여 포밍을 행하고, 그동안 전기 저항값을 모니터링하였다. 포밍 처리는 전기 저항값이 1 MΩ을 초과할 때 종료하였다. 종료시 파고치(즉, 포밍 전압)은 5.0 내지 5.1 V였다.
(단계-e)
WF6을 저속 리이크 밸브 (17)을 통해 진공 용기 (15)에 주입하고, 진공 용기 (15) 내의 압력을 1.3 x 10-1Pa로 조절하였다. 이어서 활성화 처리를 위해 파고치가 14 V인 삼각 펄스를 소자에 인가하였다. 펄스폭 및 펄스 간격을 상기 포밍 처리에 사용된 것과 동일하게 설정하였다. 활성화 처리에 의해 전자 방출부에 텅스텐 (W)막을 형성시켰다. 활성화 처리 동안, 펄스 전압을 인가하고, 그동안 소자 전류 (Ie) 및 방출 전류 (Ie)를 측정하였다. 본 실시예에서는 전자 방출 효율 η(= Ie/If)이 약 30 분 후 최대치에 도달했기 때문에, WF6의 주입을 중단하고 활성화 처리를 종료하였다. 전자 방출 효율의 최대치 도달 여부는 (Ie) 및 (If)의 측정 결과로부터 η을 계산하고, η의 시간차 η/ t를 계산한 후, 차이 값이 1 분간 약 0 이 되는 지점을 동정함으로써 결정하였다.
<실시예 2>
단계-d 까지는 실시예 1의 방법을 따른 후, 단계-e에서 진공 용기에 WF6과 함께 H2를 주입하였다. 나머지 단계는 실시예 1과 동일하였다. H2의 분압을 1.3 x 10-2Pa로 설정하였다.
<비교 실시예 1>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
본 비교 실시예에서, 회전식 펌프 및 터보 펌프로 이루어진 초고진공 배기 시스템으로 진공 용기를 배기시키고, 진공 용기 중의 압력을 약 2.7 x 10-4Pa로 조절하였다. 이어서 활성화 처리를 위해 소자에 파고치가 14 V인 삼각 펄스를 인가하였다. 활성화 처리에 의해 방출 전류 (Ie) 및 소자 전류 (If)가 급격히 증가되었다. 활성화 처리시, 펄스 전압을 인가하고, 소자 전류 (If) 및 방출 전류 (Ie)를 측정하였다.
30 분간 활성화 처리를 행한 후, 펄스 인가를 중단하고 배기 시스템을 실시예 1에서와 동일한 고진공 배기 시스템으로 전환시킨 후, 진공 용기를 약 200 ℃로 가열하면서 배기를 계속하였다. 진공 용기 중의 압력이 1.3 x 10-6Pa에 이른 것을 확인한 후, 진공 용기의 가열을 중단하고, 활성화 처리를 종료하였다.
실시예 1, 2 및 비교 실시예 1의 전자 방출 특성 및 시간에 따른 그의 변화를 측정하였다. 측정하는 동안, 진공 용기 중의 압력을 1.3 x 10-6Pa로 유지하였다. 측정을 위해 소자에 인가한 전압 펄스는 펄스폭 T1이 100 μsec이고 펄스 간격 T2가 10 msec인 14 V의 직사각 펄스였다. (Ie)는 양극 및 소자 간의 거리를 4 mm로 하고 전압을 1 kV로 설정하여 측정하였다.
소자를 100 시간 동안 연속 구동시키고 그동안 시간에 따른 방출 전류 (Ie)의 변화를 측정하였다.
실시예 1, 2 및 비교 실시예 1에서 다수 제조한 소자 중 하나를 측정하지 않고, 주사 전자 현미경(SEM)을 사용하여 상기 전자 방출부의 형태를 관찰하였다.또한, 피복막 W의 결정도를 측정하기 위해, 피복막의 전자선 회절을 관찰하여 회절 패턴이 나타나는가를 확인하였다.
방출 전류 (Ie)의 측정 결과는 다음과 같다.
Ie (초기)(μA) Ie(100 h)(μA) 비율 (%)
실시예 1 1.6 1.1 69
실시예 2 1.8 1.4 78
비교 실시예 1 1.5 0.5 33
SEM으로 관찰한 결과, 제13A도에 도시되어 있는 바와 같이 실시예 1 및 2의 소자 모두에 대한 전자 방출 열극의 고전위(양극)측 상에 피복막 W가 형성되었음이 확인되었다. 저전위(음극)측 위에는, 뚜렷한 피복막이 발견되지 않았다. 제13C도에 도시된 바와 같이, 본 실시예와 유사한 조건 하에 제조된 소자 중 일부에서, 조건에 따라 저전위측 상에서도 약간의 피복막이 발견되었다.
전자선 회절 측정 결과는 다음과 같다. 실시예 1에서는 명확한 회절 패턴을 나타내는 결정질 부분 및 헤일열이 관찰되는 비결정질 부분이 혼합되어 있는 반면, 실시예 2에서는 W의 명확한 회절 패턴이 관찰되었다. 또한 실시예 2의 파형이 실시예 1의 결정질 부분보다 다소 뾰족하며, 실시예 2에서의 결정도가 보다 높은 것으로 확인되었다. 이러한 결과는 아마도 피복막 형성 단계에 도입된 수소가 에칭 가스로 작용하여 양호한 결정도를 가진 W 결정만이 성장하기 때문이다.
<실시예 3>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
WF6을 저속 리이크 밸브를 통해 진공 용기에 도입하고, 진공 용기 내의 압력을 1.3 x 10-3Pa로 유지되도록 조절하였다. 이어서 제11A도에 나타난 바와 같이 교대로 변화시킨 파고치 14 V의 직사각형 펄스 및 극성을 활성화 처리를 위해 소자에 인가하였다. 펄스폭 T1, T'1 및 간격 T2는 각각 1 msec 및 10 msec이고, 반대 극성의 펄스간 간격 T'2는 5 msec였다.
전자 방출 효율 η가 최대치에 이르렀을 때, 처리를 중단하고 진공 용기 내부를 연속 배기하여 압력을 1.3 x 10-6Pa 또는 그 미만으로 유지시켰다.
<실시예 4>
단계-e에서 진공 용기에 WF6과 함께 H2를 도입한 것을 제외하고는 실시예 3의 방법에 따라 소자를 제조하였다. WF6의 분압을 1.3 x 10-3Pa으로 조절하고, H2의 분압을 1.3 x 10-4Pa로 조절하였다.
실시예 3 및 4의 소자에 대해, 전자 방출 특성을 측정하고, SEM으로 형태를 관찰하고, 전자선 회절을 측정하였다. 전자 방출 특성의 측정 조건은 실시예 1, 2 및 비교 실시예 1에 설정된 것과 동일하였다. 결과는 다음과 같다.
Ie (초기)(μA) Ie(100 h)(μA) 비율 (%)
실시예 3 1.7 1.2 71
실시예 4 2.0 1.6 80
SEM으로 형태를 관찰한 결과, 제13B도에 도시되어 있는 바와 같이 실시예 3 및 4의 소자의 고전위 및 저전위의 양쪽 측에 유사하게 피복막 W가 형성되었음을확인하였다. 전자선 회절 측정 결과는 실시예 3에서는 실시예 1에서와 같이 명확한 회절 패턴을 나타내는 결정질 부분 및 헤일열이 관찰되는 부분이 혼합되어 있는 반면, 실시예 4에서는 실시예 4에서와 같이 명확한 회절 패턴이 관찰되지 않았다.
<실시예 5>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
W(CO)6을 저속 리이크 밸브를 열어 진공 용기에 도입하고, 진공 용기 내의 압력을 1.3 x 10-2Pa를 유지하도록 조절하였다. 이어서 제11B도에 나타난 바와 같이 파고치 14 V의 직사각 펄스를 활성화 처리를 위해 소자에 인가하였다. 펄스폭 T1 및 간격 T2는 각각 3 msec 및 10 msec였다. 활성화 처리에 의해 텅스텐막을 전자 방출부에 형성하였다. 활성화 처리시, 펄스 전압을 인가하고, 소자 전류 (If) 및 방출 전류 (Ie)를 측정하였다.
전자 방출 효율 η가 최대치에 이르렀을 때, 펄스 인가 및 W(CO)6의 도입을 동시에 중단하고, 진공 용기의 내부를 연속 배기하여 압력을 1.3 x 10-6Pa 또는 그 미만으로 유지시켰다.
<실시예 6>
단계-e에서의 인가 펄스가 18 V의 직사각 펄스로 한 것을 제외하고는 실시예5의 방법에 따라 소자를 제조하였다.
<실시예 7>
단계-e에서 W(CO)6과 함께 진공 용기에 H2를 도입한 것을 제외하고는 실시예 5에서와 동일한 조건 하에 소자를 제조하였다. W(CO)6의 분압을 1.3 x 10-3Pa으로 조절하고, H2의 분압을 1.3 x 10-4Pa로 조절하였다.
실시예 5 내지 7의 소자에 대해, 실시예 1에서와 동일한 조건 하에서 전자 방출 특성을 측정하였다. 결과는 다음과 같다.
Ie (초기)(μA) Ie(100 h)(μA) 비율 (%)
실시예 5 1.4 0.9 65
실시예 6 1.8 1.2 67
실시예 7 1.8 1.3 72
SEM으로 형태를 관찰한 결과, 실시예 2에서와 같이 모든 소자에서 전자 방출부의 고전위측에 피복막 W가 형성된 것을 확인하였다.
<실시예 8>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
W(C5H5)2H2를 저속 리이크 밸브를 열어 진공 용기에 도입하고, 진공 용기 내의 압력을 1.3 x 10-2Pa를 유지하도록 조절하였다. 이어서 제11B도에 나타난 바와 같이 활성화 처리를 위해 파고치 18 V의 직사각 펄스를 소자에 인가하였다. 펄스폭T1 및 간격 T2는 각각 3 msec 및 10 msec였다. 활성화 처리에 의해 텅스텐막을 전자 방출부에 형성하였다. 활성화 처리시, 펄스 전압을 인가하고, 소자 전류 (If) 및 방출 전류 (Ie)를 측정하였다.
전자 방출 효율 η가 최대치에 이르렀을 때, 펄스 인가 및 W(C5H5)2H2의 도입을 동시에 중단하였다.
본 실시예의 소자를 실시예 1과 동일한 조건 하에서 전자 방출 특성에 대해 측정하였다. 결과는 다음과 같다.
Ie (초기)(μA) Ie(100 h)(μA) 비율 (%)
실시예 8 1.9 1.2 63
SEM으로 형태를 관찰한 결과, 실시예 1에서와 같이 피복막이 전자 방출부의 고전위측 상에 형성되었음을 확인하였다. 전자 프로브 미세분석기(EPMA)로 피복막의 조성을 시험한 결과, 피복막이 W 뿐 아니라 상당한 양의 탄소를 함유함을 발견하였다.
<실시예 9>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
Mo(CO)6을 저속 리이크 밸브를 열어 진공 용기에 도입하고, 진공 용기 내의 압력을 1.3 x 10-3Pa를 유지하도록 조절하였다. 이어서 제11B도에 나타난 바와 같이 활성화 처리를 위해 파고치 16 V의 직사각 펄스를 소자에 인가하였다. 펄스폭T1 및 간격 T2는 각각 3 msec 및 10 msec였다. 활성화 처리에 의해 몰리브데늄막을 전자 방출부에 형성하였다. 활성화 처리시, 펄스 전압을 인가하고, 소자 전류 (If) 및 방출 전류 (Ie)를 측정하였다.
전자 방출 효율 η가 최대치에 이르렀을 때, 펄스 인가 및 Mo(CO)6의 도입을 중단하고, 진공 용기의 내부를 연속 배기하여 압력을 1.3 x 10-6Pa 또는 그 미만으로 유지시켰다.
<실시예 10>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
Hf(C5H5)2H2를 저속 리이크 밸브를 열어 진공 용기에 도입하고, 진공 용기 내의 압력을 1.3 x 10-3Pa를 유지하도록 조절하였다. 이어서 제11B도에 나타난 바와 같이 활성화 처리를 위해 파고치 18 V의 직사각형 펄스를 소자에 인가하였다. 펄스폭 T1 및 간격 T2는 각각 3 msec 및 10 msec였다. 활성화 처리에 의해 하프늄막을 전자 방출부에 형성하였다. 활성화 처리시, 펄스 전압을 인가하고, 소자 전류 (If) 및 방출 전류 (Ie)를 측정하였다.
전자 방출 효율 η가 최대치에 이르렀을 때, 펄스 인가 및 Hf(C5H5)2H2의 도입을 중단하였다.
실시예 9 및 10의 소자를 실시예 1과 동일한 조건 하에서 전자 방출 특성에 대해 측정하였다. 결과는 다음과 같다.
Ie (초기)(μA) Ie(100 h)(μA) 비율 (%)
실시예 9 1.6 1.0 63
실시예 10 2.0 1.2 60
SEM으로 형태를 관찰한 결과, 실시예 9 및 10의 모든 소자에 있어서, 전자 방출부의 고전위측 상에 피복막이 형성되었음을 확인하였다.
<실시예 11>
단계-d 까지는 실시예 1의 방법을 따른 후, 하기와 같이 활성화 처리를 행하였다.
(단계-e)
제 12도에 도식적으로 나타낸 도금 용액에 침지시킨 소자를 피복막 형성 장치에 충전시켜 도금법으로 금속막을 형성시켰다. 음극 및 양극으로 작용하는 소자 전극(2) 및 (3)에 각각 파고치가 10 V인 삼각 펄스를 인가하여 전해질 도금을 행하였다. [다까시 오미, 마사루 바다떼 및 히사시 야마모토, "Surface Technology", Vol. 40, No. 2311-2316 (1989)]를 참조하면, 도금 용액의 조성은 Na2WO4 .2H2O; 40 g/l, NiS4 .6H2O; 70 g/l 및 시트르산; 80 g/l로 이루어져 있고, NH4OH를 사용하여 pH를 6으로 조절하였다.
소자를 통해 흐르는 전류가 5 mA에 이르렀을 때, 펄스 인가를 중단한 후, 소자를 세척 및 건조시켰다.
주로 상기 활성화 처리에 의해 포밍 처리로 형성시킨 전자 방출부에서 주로 소자 전극 (2)면에 W 및 Ni의 합금으로 이루어진 피복막을 형성하였다.
본 실시예 11의 소자를 실시예 1과 동일한 조건 하에서 전자 방출 특성에 대하여 측정하였다. 측정은 소자 전극 (2,3)을 도금 단계의 극성과는 반대로 각각 양극 및 음극으로 작용하도록 배재열하여 행하였다. 진공 용기의 내부를 연속 배기하여 압력을 1.3 x 10-6Pa 또는 그 미만으로 유지시켰다. 측정 결과는 다음과 같다.
Ie (초기)(μA) Ie(100 h)(μA) 비율 (%)
실시예 11 1.7 1.1 65
<실시예 12>
본 실시예에서는, 제7도에 도식적으로 나타난 바와 같이 기판상에 배열되고 매트릭스 배선에 내부 접속된 다수의 표면 도전형 방출 소자로 이루어진 전자원의 제조 방법 및 이들 전자원을 사용한 화상 형성 장치의 제조 방법에 본 발명을 적용하였다. 소자의 수는 X- 및 Y- 각 방향에 대해 100개였다.
제조 방법은 제14A도 내지 제14H도를 참고로 설명한다.
단계-A
기판을 제조하기 위해, 청정한 소다 석회 유리 상에 스퍼터링으로 두께가 0.5 μm인 산화규소막을 형성하였다. 이어서 두께가 5 nm인 Cr막 및 두께가 600 nm인 Au막을 진공 증착으로 기판 (1) 위에 순차적으로 적층시켰다. 여기에 스피너를 사용하여 회전 하에 포토레지스트(AZ1370, Hoechst사 제품)를 피복한 후 가열하였다. 이어서, 포토마스크 화상을 노출 및 현상시켜서 하부 배선 (22)에 대한 레지스트 패턴을 형성하였다. 침착된 Au/Cr막을 습식 에칭으로 선택적으로 제거하여 목적 패턴의 하부 배선 (22)를 형성하였다.
단계-B
이어서, 두께가 1.0 μm인 산화규소막으로 이루어진 층간 절연층 (61)을 RF 스퍼터링으로 전체 기판 상에 침착시켰다.
단계-C
상기 단계-B에서 침착된 산화규소막에 접촉 홀 (62)을 형성하기 위한 포토레지스트 패턴을 제조하고, 이를 마스크로 사용하여, 층간 절연층 (61)을 선택적으로 에칭하고 접촉홀 (62)를 형성하였다. 에칭은 CF4및 H2의 가스 혼합물을 사용한 RIE(반응성 이온 에칭(Reactive Ion Etching)) 공정으로 행하였다.
단계-D
소자 전극 (2,3) 및 이들 간의 전자 방출부 (G)로 규정하기 위해 패턴 중에 포토레지스트(RD-2000N-41, 히다찌 케미컬사 제품)를 형성하였다. 이어서 여기서 두께 5 nm의 Ti막 및 두께 100 nm의 Ni막을 진공 증착으로 순차 침착시켰다. 포토레지스트 패턴을 유기 용매에 용해시키고, 침착된 Ni/Ti막을 리프트-오프 기술로 유리시켰다. 이렇게 하여 전극폭이 300 μm이고 이들간의 전극 방출 영역 G가 3 μm인 소자 전극 (2,3)을 형성하였다.
단계-E
소자 전극 (2) 및(3) 상에 상부 배선 (23)를 위한 포토레지스트 패턴을 형성하였다. 이어서 여기에서 두께 5 nm의 Ti막 및 두께 500 nm의 Au막을 진공 증착으로 순차 침착시켰다. 리프트-오프 기술에 의해 불필요한 포토레지스트 패턴을 제거하여 상부 배선 (23)을 형성하였다.
단계-F
이어서, 두께 30 nm의 Cr막을 진공 증착으로 침착시키고, 도전성 박막 (64)의 모양에 맞추어 개구부를 패턴화하였다. 이 위에 스피너를 사용하여 회전 하에서 팔라듐 (Pd) 아민 착화합물 용액(ccp4230)을 코팅한 후, 300 ℃에서 12 분간 소성을 위해 가열하였다. 이렇게 하여 형성된 PdO 미립자로 이루어지고 막 두께가 70 nm인 도전성 박막 (64)를 형성하였다.
단계-G
Cr막 (63)을 PdO 미립자로 이루어진 도전성 박막 (64)의 불필요한 부분과 함께 에칭제를 사용한 습식 에칭으로 제거하였다, 이렇게 하여 전기 저항값 Rs가 4 x 104Ω/□인 목적 패턴의 도전성 박막 (64)를 형성하였다.
단계-H
접촉홀 (62) 이외의 표면을 코팅하도록 레지스트를 패턴화하였다. 이어서 여기에 두께 5 nm의 Ti막 및 두께 500 nm의 Au막을 진공 증착으로 순차 침착시켰다. 접촉홀 (62)가 침착물로 충전되도록 리프트-오프 기술에 의해 불필요한 부분을 제거하였다.
상기와 같이 제조한 전자원을 사용하여 화상 형성 장치를 제조하였다. 화상 형성 장치의 제조 방법은 제8도를 참고로 설명될 것이다.
단계-I
전자원 기판 (21)을 뒤판 (31) 상에 고정시켰다. 이어서, 면판 (36)(유리 기판 (33)의 내측 표면 위에 형광막 (34) 및 금속 배면 (35)를 적층시켜 형성시킴)을 이 사이에서 지지프레임 (32)을 개재하여 기판 (21)의 상부 5 nm에 배열시킨 후, 프리트 유리를 면판 (36), 지지프레임 (32) 및 뒤판 (36)의 접합부에 도포한 후, 대기 또는 질소 가스의 분위기 중에서 400 ℃ 내지 500 ℃로 10분 이상 동안 소성하여 접합부에서 서로 밀봉 결합되도록 하였다. 또한 프리트 유리를 사용하여 기판 (21)을 뒤판 (31)에 고정시켰다. 제8도에서, (24)로 명시한 것은 전자 방출 소자이고, (22, 23)으로 명시한 것은 각각 X- 및 Y-방향 배선이다.
형광막 (34)는 단색인 경우에는 형광 물질로만 이루어진다. 본 실시예에서는 착색 화상을 생성하기 위해 형광 물질의 스트라이프 패턴을 사용하였다. 따라서, 형광막 (34)는 먼저 흑색 스트라이프를 형성한 후, 흑색 스트라이프 사이에 각 색상의 형광 물질을 코팅하여 제조하였다. 흑색 스트라이프는 주성분으로서 당업계에 통상 사용되는 성분인 흑연을 사용하여 형성하였다. 형광 물질은 슬러리법으로 유리 기판 (33) 상에 코팅하였다.
형광막 (34)의 내측 표면 상에는 보통 금속 배면 (35)을 배치하였다. 형광막을 형성한 후, 형광막의 내측 표면을 연화하고(이 단계는 보통 필르밍(filming)으로 칭함), 이어서 진공 증착에 의해 이 위에 Al을 침착시켜서 제조하였다.
또한 형광막 (34)의 도전성을 증가시키기 위해, 어떤 경우 형광막 (34)의 외측 표면 상에 투명 전극(도시하지 않음)을 제공하였다. 본 실시예에서는 금속 배면 만으로도 충분한 도전성을 얻을 수 있으므로 투명 전극을 생략하였다.
상기 밀봉 전, 각 부분을 주의깊게 배열시켜 각 색상의 형광 물질 및 전자 방출 소자가 각 색상의 경우에 서로 정확하게 배치되도록 하였다.
단계-J
이렇게 완성한 유리 용기 내의 기체를 배기 튜브를 통해 진공 펌프로 배기하여 약 10-4Pa 정도의 진공이 되도록 하였다. 제15도에 나타낸 바와 같이, Y-향 배선 (23)을 내부 접속하여 라인을 따라 포밍 처리를 행하였다. 제15도에서, (66)으로 명시한 것은 Y-향 배선 (23)을 내부 접속하기 위한 공통 전극이고, (67)은 전원이고, (68)은 전류를 측정하기 위한 레지스터이고, (69)는 전류를 모니터하기 위한 오실로스코우프(oscilloscope)였다.
단계-K
이어서, 피복막을 형성하였다. 처리 장치의 배치를 제16도에 나타내었다. 화상 형성 장치 (71)을 배기 튜브 (72)를 통해 진공 챔버 (73)에 접속시켰다. 진공 챔버 (73)을 배기 장치 (74)로 배기시키고, 이 중의 대기를 압력 게이지 (75) 및 사중극 질량 분광기(Q-매스) (76)으로 추적하였다. 진공 챔버 (73)에는 각각 활성화 물질을 도입하는데 사용되고 에칭 활성화 물질을 위한 물질(에칭 가스)을 도입하는데 사용되는 두개의 가스 도입 시스템이 연결되어 있다. 본 실시예에서는, 에칭 가스 도입 시스템은 사용하지 않았다.
활성화 물질 도입 시스템은 솔레노이드 밸브 및 물질 유동 조절기로 이루어진 가스 도입 장치 (77)을 통해 물질 공급원 (78)에 연결되어 있다. 본 실시예서는, 물질 공급원 (78)을 W(CO)6을 앰풀로 제조하고, 이어서 이를 증발시켜 제조하였다.
W(CO)6의 패널(용기)로의 도입을 조절하기 위해 가스 도입 장치 (77)를 조절하고, 용기 내의 압력을 1.3 x 10-4Pa로 조절한 후, 18 V의 직사각 펄스를 인가하였다. 펄스폭 및 간격을 각각 3 msec 및 10 msec로 설정하였다.
활성화 처리는 열을 따라(row-by-row) 행하였다. 파고치 Vact가 18 V인 직사각 펄스를 소자 중 하나의 열에 연결된 X-방향 배선 각각에 인가하고, 상기 단계-J에서와 같이 Y-방향 배선을 공통 전극에 연결하였다.
하나의 열을 통해 흐르는 소자 전류 (If)가 If > 200 mA(소자 당 2 mA) 를 충족시킬만큼 증가했을 때, 상기 열에 대한 활성화 처리를 종료한 후, 다음 열을 처리하였다. 따라서, 마지막 열을 처리할 때까지 상기 활성화 처리를 유사하게 반복하였다.
단계-L
모든 열의 활성화 처리를 완료한 후, 가스 도입 장치의 밸브를 밀폐하여 W(CO)6의 도입을 중단하고, 이어서 유리 용기 전체를 약 200 ℃로 가열하면서 5 시간 동안 계속 배기시켰다. 다음, 전기 방출 소자를 단순한 매트릭스법으로 구동하여 전자를 방출시킴으로써, 형광막의 전체 표면에서 형광이 발생되고, 이로써 패널이 정상적으로 구동됨을 확인하였다. 이를 확인한 후, 배기 튜브를 가열로 용융시켜 밀봉시켰다. 이어서, 패널에 위치한 게터(도시하지 않음)를 고주파로 순간 가열하였다.
이렇게 완성한 본 발명의 화상 형성 장치에서, 외부 단자 Dxl 내지 Dxm 및 Dyl 내지 Dyn을 통하여 각 신호 발생 수단(도시하지 않음)에 의해 발생된 주사 신호 및 변조 신호를 전자 방출 소자에 인가시킴으로써 외부 용기의 외부로 전자를 방출시켰다. 형광을 발생시키도록 여기된 형광막 (34)와 충돌하여 화상을 형성하도록 고전압 외부 단자 (Hv)를 금속 배면 (35)에 5.0 kV의 고전압을 인가시킴으로써 방출된 전자를 가속시켰다. 패널을 전면 발광 상태로 100 시간 동안 연속 구동시킨 결과, 그동안 양호한 화상을 표시하는 상태가 유지되었다.
제17도는 실시예 12의 화상 형성 장치(표시 패널)가 예를 들어 TV를 포함한 다양한 화상 신호원으로부터 제공된 화상 신호를 표시할 수 있도록 배열된 표시 장치의 한 예를 나타내는 블럭 다이아그램이다. 제17도에서, (91)로 명시된 것은 표시 패널이고, (92)는 표시 패널을 위한 구동 회로이고, (93)은 표시 제어 회로이고, (94)는 멀티플렉서이고, (95)는 디코더이고, (96)은 입력/출력 인터페이스이고, (97)은 CPU이고, (98)은 화상 발생 회로이고, (99), (100) 및 (101)은 화상 메모리 인터페이스 회로이고, (102)는 화상 입력 인터페이스이고, (103) 및 (104)는 TV 신호 수신 회로이고, (105)는 입력 유닛이다. (표시 장치가 비디오 및 오디오 신호 모두를 포함한 신호, 예를 들면 TV 신호를 수신하는 장치인 경우, 장치는 화상을 표시하고, 동시에 소리를 재생한다. 그러나, 스피커 및 기타 오디오 신호의 수신, 분리, 재생, 처리 및 저장하는데 필요한 기타 회로는 본 발명의 특징에 직접 관련되어 있지 않으며, 상세히 설명되지 않을 것이다.)
이하에서 상기 부품의 기능을 화상 신호의 흐름에 따라 설명할 것이다.
먼저, TV 신호 수신 회로 (104)는 예를 들면 전자기파 형태의 무선 송신 시스템 또는 공간 광학 통신을 통해 전달되는 TV 화상 신호를 수신하는 회로이다. 사용되는 TV 신호 수신 유형은 특정한 것에 제한되지 않으며, 예를 들면 NTSC-, PAL- 및 SECAM-표준 등의 임의의 시스템이다. 이러한 유형보다 다수의 주사 라인을 갖는 다른 유형의 TV 신호(예를 들면, 통상 MUSE 시스템 등을 포함한 소위 고품질 TV 신호)는 TV 신호용으로 적당한데, 그 이유는 스크린 크기 및 픽셀의 수가 증가된 표시 패널용으로 사용될 수 있기 때문이다. TV 신호 수신 회로 (104)에 의해 수신되는 TV 신호는 디코더 (95)로 전송된다.
이어서, TV 신호 수신 회로 (103)는 공축 케이블 및(또는) 광섬유 형태의 배선형 송신 시스템을 통해 전송된 TV 화상 신호를 수신하는 회로이다. TV 신호 수신 회로 (104)와 같이, TV 신호 수신 회로 (103)으로 수신되는 TV 신호의 유형은 특정한 것에 제한되지 않는다. 수신 회로 (103)으로 수신된 TV 신호는 디코더 (95)로 출력된다.
화상 입력 터페이스 (102)는 TV 카메라 또는 화상 판독 스캐너 등의 화상 입력 장치로부터 전송된 화상 신호를 취하는 회로이다. 인터페이스(102)로 취해진 화상 신호는 디코더(95)로 출력된다.
화상 메모리 인터페이스 (101)는 비디오 테이프 레코더(이하 VTR이라 칭함)에 저장된 화상 신호를 취하는 회로이다. 인터페이스 (210)으로 취해진 화상 신호는 디코더 (95)로 출력된다.
화상 메모리 인터페이스 (100)은 비디오 디스크에 저장된 화상 신호를 취하는 회로이다. 인터페이스 (100)으로 취한 화상 신호는 디코더 (95)로 출력된다.
화상 메모리 인터페이스 (99)는 소위 정지화 디스크 등의 정지화 데이타를 저장하는 장치로부터의 화상 신호를 취하는 회로이다. 인터페이스 (99)로 취한 화상 신호는 디코더 (95)로 출력된다.
입력/출력 인터페이스 (96)는 표시 장치를 외부 컴퓨터 또는 컴퓨터 네트워크, 또는 프린터 등의 외부 출력 장치와 연결시키는 회로이다. 이것은 화상 데이타 및 문자/숫자 정보에 따라 입력/출력 동작할 뿐 아니라, 어떤 경우 표시 장치의 CPU (97)와 외부 간의 통제 신호 및 수치 데이타에 대한 입력/출력 동작을 행한다.
화상 발생 회로 (98)는 입력/출력 인터페이스 (96)를 통해 외부로부터 입력된 화상 데이타 및 문자/숫자 신호, 또는 CPU로부터 출력되는 화상 데이타 및 문자/숫자 신호를 근거로 하여 표시 화상 데이타를 발생시키는 회로이다. 이 화상 발생 회로 (98)는 예를 들면 화상 데이타 및 문자/숫자 정보를 저장하기 위한 재기록 가능 메모리, 소정의 문자 코드에 대응하는 화상 패턴을 저장하기 위한 판독 전용 메모리, 화상 처리용 프로세서, 및 기타 화상의 발생에 필요한 다른 회로가 포함된다.
화상 형성 회로 (98)에 의해 발생된 표시 화상 데이타는 디코더 (95)로 출력되지만, 어떤 경우에는 입력/출력 인터페이스 (96)를 통해 컴퓨터 네트워크 또는 프린터로 출력될 수 있다.
CPU (97)는 주로 표시 장치의 작동 제어를 수행하고, 표시 화상의 발생, 선택 및 편집에 관한 역할을 행한다.
예를 들어, CPU (97)는 목적하는 표시 패널 상에 표시되는 화상 신호 중 하나를 선택하거나 또는 이들을 조합하는 멀티플렉서 (94)로 제어 신호를 송출한다. 이에 관하여, CPU (97)는 화면상에 표시되는 화상 신호에 따라 표시 패널 제어 회로 (72)로 제어 신호를 송출함으로써, 영상 표시 주파수, 주사 방식(즉, 비월주사 또는 비-비월주사), 영상 당 주사 라인의 수 등과 관련하여 표시 장치의 동작을 제어한다.
또한 CPU (97)는 화상 발생 회로 (98)로 직접 화상 데이타 및 문자/숫자 신호를 송출하거나, 또는 화상 데이타 및 문자/숫자 신호를 입력하기 위한 입력/출력 인터페이스 (96)를 통해 외부 컴퓨터 및 메모리를 엑세스한다. CPU (97)를 상기한 목적 외의 다른 적절한 용도에 관련하여 사용하는 것은 방법의 문제이다. 예를 들면, CPU (97)는 개인 컴퓨터 또는 워드프로세서의 CPU와 같이 데이타 발생 및 처리에 직접 관련될 수 있다. 또한 CPU (97)는 수치 컴퓨터화 및 기타 외부 장치와 연관된 다른 동작을 협동적으로 행하도록 상기와 같이 입력/출력 인터페이스 (96)를 통해 외부 컴퓨터 네트워크에 접속될 수 있다.
입력부 (105)는 사용자가 제공하는 명령, 프로그램 및 데이타 등을 CPU (97)로 전송하기 위해 사용되고, 이는 키보드, 마우스, 조이스틱, 바아 코드 판독기 및음성 인식 장치와 같은 다양한 입력 장치로부터 선택될 수 있다.
디코더 (95)는 상기 회로 (98) 내지 (104)를 통해 여러 화상 신호를 3원색, 또는 발광 신호 I 및 Q 신호로 가역 변환시키기 위한 회로이다. 디코더 (95)는 바람직하게는 상기 도면에 점선으로 표시한 바와 같이 내부에 화상 메모리를 포함한다. 이는 또한 디코더 (95)가 가역 변환용 화상 메모리를 필요로 하는 것 등의 MUSE-표준 유형을 포함하는 TV 신호에 관한 것이다. 또한, 화상 메모리를 제공함으로써, 정지화를 쉽게 표시하거나, 또는 화상 처리 및 편집, 예를 들면 박화(thining out), 보간, 확장, 감소 및 화상의 합성을 화상 발생 회로 (98) 및 CPU(97)와 협동적으로 쉽게 수행하는 것이 가능하게 하는 장점을 갖는다.
멀티플렉서 (94)는 CPU (97)로부터 입력되는 목적은 제어 신호에 따라 표시될 화상을 선택한다. 다시 말해, 멀티플렉서 (94)는 디코더 (95)로부터 입력되는 가역 변환 화상 신호 중 바람직한 것을 선택하여 이들을 구동 회로(92)로 송출한다. 이와 연관하여, 한 영상에 대한 표시시 화상 신호 중 둘 이상을 교대로 선택함으로써, 소위 멀티스크린 텔레비젼에서와 같이 단일 스크린을 분할하여 상이한 화상을 복수의 각 영역으로 분할 표시할 수 있다.
표시 패널 제어 회로 (93)는 CPU (97)로부터 입력된 제어 신호에 따라 구동 회로 (92)의 동작을 제어하는 회로이다.
또한 표시 패널의 기본 동작을 한정하기 위해, 예를 들면 표시 패널을 구동하도록 전원(도시하지 않음)의 동작 순서를 제어하는 구동 회로에 신호를 전송하도록 동작한다. 또한, 표시 패널을 구동하는 방법에 연관된 기능으로서, 제어 회로(93)는 영상 표시 주파수 및 주사 방식(즉, 비월 주사 또는 비-비월 주사)를 제어하도록 구동 회로 (92)에 신호를 송출한다.
경우에 따라, 표시 패널 제어 회로 (93)는 휘도, 콘트라스트, 색조 및 표시 화면의 샤프니스와 관련하여 화면에 표시되는 화상의 질을 제어하도록 구동 회로 (92)에 신호를 송출할 수 있다.
구동 회로 (92)는 표시 패널 (91)에 인가되는 구동 신호를 발생하는 회로이다. 이 구동 회로 (92)는 멀티플렉서 (94)로부터 입력되는 화상 신호에 따라 동작하고 표시 패널 제어 회로 (93)으로부터 입력되는 신호를 제어한다.
상술한 구성으로 제17도에 도시한 본 발명에 따른 표시 장치는 다양한 화상 데이타원으로부터 제공되는 다양한 화상을 표시 패널 (91) 상에 표시할 수 있다. 구체적으로, TV 방송 신호 등의 각종 화상 신호는 디코더 (95)에 의해 가역 변환된 다음 구동 회로 (92)로 송출되기 전에 멀티플렉서 (94)에 의해 선택된다. 한편, 표시 제어 회로 (93)는 표시 패널상에 표시되는 화상이 화상 신호에 따라 구동 회로 (92)의 동작을 제어하기 위해 제어 신호를 발생시킨다. 이어서 구동 회로 (92)는 화상 신호 및 제어 신호에 따라 표시 패널 (91)에 구동 신호를 인가한다. 이와 같이 화상이 표시 패널 (91) 상에 표시된다. 상술한 모든 동작은 CPU (97)에 의해 상호 협조적으로 제어된다.
또한 본 발명의 표시 장치는 디코더 (95), 화상 발생 회로 (98) 및 CPU (97)에 의한 화상 메모리를 사용하여 다수의 화상으로부터 특정 화상을 선택할 수 있을 뿐만 아니라, 표시될 화상 신호에 의해 화상 확장, 감소, 회전, 이동, 에지 강조,박화, 보간, 색의 변경 및 화상 애스펙트 비율의 수정 등을 포함하는 다양한 화상 처리 동작 및 화상의 합성, 제거, 접속, 대체 및 삽입 등의 편집 동작을 수행할 수 있고, 또한 화상 처리 및 편집을 위한 상기 회로 및 음성 신호의 처리 및 편집을 위한 회로를 제공할 수 있다.
따라서, 본 발명의 표시 장치는 텔레비젼 방송을 위한 표시 장치, TV 회의용 단말 장치, 스틸 및 동화상을 위한 편집 장치, 컴퓨터 시스템용 단말 장치, 워드프로세서 등의 OA 장치, 게임머신 등 다수의 상이한 방식에서도 적용될 수 있으므로 다양한 산업 및 상업적 응용럭을 가질 수 있다.
제17도가 다수의 표면 도전성 전자 방출 소자를 배열함으로써 제작된 전자원에 제공된 표시 패널을 포함하는 표시 장치의 가능한 구성의 실시예만을 도시하고 있음은 말할 필요가 없으며, 본 발명은 이에 제한되지 않는다. 예를 들어, 제17도의 구성 성분의 회로 중 사용 목적에 불필요한 것은 포함되지 않았다. 반대로, 사용 목적에 따라, 기타 구성 성분을 첨가할 수 있다. 가령, 본 발명에 따른 표시 장치가 TV 전화용으로 사용되는 경우, 텔레비젼 카메라, 오디오 마이크로폰, 발광 장비 및 모뎀을 포함하는 전송/수신 회로 등의 장치를 더 포함할 수 있다.
<실시예 13>
본 실시예는 전자원을 사용한 사다리형 배선 타입의 전자원 및 화상 형성장치에 관한 것이다. 제18A도 내지 18C도는 하기 단계의 일부를 도식적으로 나타내었다. 본 실시예의 전자원 및 화상 형성 장치의 제조 방법이 하기 설명될 것이다. 전자원은 100 x 100개의 전자 방출 소자를 배열하여 제조하였다.
단계-A
전자원 기판 (21)을 제조하기 위해, 청정한 소다 석회 유리위에 스퍼터링으로 두께 0.5 μm의 산화규소막을 형성하였다. 전기 저항(RD-2000N-41, 히다찌 케미컬사 제품)을 기판 (21) 상에 형성 및 패턴화하여 소자 전극으로서 공통 이중 배선의 모양에 맞추어 개구부를 형성하였다. 이어서 여기에 두께 5 nm의 Ti막 및 두께 100 nm의 Ni막을 진공 증착에 의해 순차 침착시켰다. 포토레지스트 패턴을 유기 용매로 용해시키고, 리프트-오프 기술로 Ni/Ti막을 증착시켜, 소자 전극으로서 공통 이중 배선 (81)을 형성하였다. 소자 전극간 간격 L을 3 μm로 설정하였다.
단계-B
두께 300 nm의 Cr막을 진공 증착에 의해 기판 (1)에 침착시키고, 개구부 (82)를 통상의 사진평판술 공정에 의해 도전성 박막의 패턴에 맞추어 설정하였다. 이렇게 하여 Cr 마스크 (83)을 형성하였다.
이어서, 팔라듐 (Pd) 아민 착화합물 용액(ccp-4230, 오쿠노 제약 회사 제품)을 스피너를 사용하여 회전 하에 기판에 코팅한 다음, 대기 중에 300 ℃에서 12분간 소성을 위해 가열하였다. 이렇게 형성한 막은 주성분으로서 PdO를 함유하고 두께가 약 7 nm인 도전성 미립자 막이었다.
단계-C
Cr 마스크를 습식 에칭으로 제거하였다. PdO 미립자 막을 리프트-오프 기술로 패턴화하여 목적 형태의 도전성 박막 (4)를 형성하였다. 도전성 박막 (4)의 전기 저항값 Rs는 2 x 104Ω/□이었다.
단계-D
이어서, 기판을 제5도에 나타낸 진공 처리 장치에 배치시키고, 열을 따라 포밍 처리를 행하였다. 포밍 처리 방법은 실시예 1에 사용된 방법에 따랐다. 각 열의 건기 저항값이 100 kΩ을 초과하면 그 열에 대한 포밍 처리를 종료한 후 다음 열을 처리하였다.
단계-E
기판을 실시예 11에 사용된 것과 동일한 도금 용액에 침지시키고, 10 V의 직사각 펄스를 양극 및 음극측 상의 배선 사이에 인가하였다. 도금은 라인을 따라 행하였다. 각 소자를 통해 흐르는 전류가 5 mA에 이르면 그 라인에 대한 도금을 종료한 후, 다음 라인을 도금하였다. 상기 처리에서, 실제로 전자 방출을 위해 설정된 것에 대한 반대 극성을 설정함으로써 전압을 인가하였다. 따라서, W-Ni 합금으로 이루어진 피복막을 도금 중 음극, 즉 실제 구동시의 양극 측에 형성하였다.
단계-F
실시예 12와 유사한 방법으로 표시 패널을 제조하였다. 그러나, 본 실시예의 표시 패널은 그리드 전극을 가지므로, 그 구조는 실시예 12의 구조와 약간 상이하다. 제19도에 나타난 바와 같이 전자원 기판 (21), 뒤판 (31), 전면 기판 (36) 및 그리드 전극 (84)를 조합하고, 외부 단자 (86) 및 그리드 외부 단자 (87)를 연결하여 외부 용기의 바깥쪽으로 확장되도록 하였다. 또한, (85)는 전자의 통과를위한 개구부이다.
실시예 12 및 13의 화상 형성 장치(표시 패널)을 100 시간 동안 전면 발광 조건에서 연속 구동한 결과, 모든 패널의 구동 성능이 안정하였다.

Claims (70)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결되고 열극(裂隙; fissure)을 가지는 도전성막을 형성하고;
    상기 열극 내에 배치되고 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 열극 내에 상기 열극보다 더 좁은 갭(gap)을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  22. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막 중에 열극을 형성하고;
    상기 열극 내에 배치되고 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 열극 내에 상기 열극보다 더 좁은 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  23. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 제1 갭에 의해 서로 분리되고 상기 전극 쌍에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내에 배치되고 최소한 하나의 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  24. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 서로 대향하도록 제1 갭에 의해 분리된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내에 배치되고 최소한 하나의 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  25. 한 쌍의 전극, 및 상기 전극 쌍 사이에 서로 대향하도록 제1 갭에 의해 분리되어 배치되고 상기 전극 쌍에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내부 및 최소한 하나의 상기 도전성막 상에 배치되고 최소한 하나의 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  26. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 서로 대향하도록 제1 갭에 의해 분리된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내부 및 최소한 하나의 상기 쌍의 도전성막 상에 배치되고 최소한 하나의 상기 도전성막에 연결되며 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 열극 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  27. 한 쌍의 전극, 및 상기 전극 쌍 사이에 제1 갭에 의해 분리되어 서로 대향하도록 배치되고 상기 전극 쌍에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내에 배치되고 상기 도전성막 쌍에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  28. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 서로 대향하도록 제1 갭에 의해 분리되어 배치된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내에 배치되고 상기 도전성막 쌍에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  29. 한 쌍의 전극, 및 서로 대향하도록 제1 갭에 의해 분리되어 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 한 쌍의 도전성막을 형성하고;
    상기 열극 내부 및 각각의 상기 도전성막 상에 배치되고 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  30. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 서로 대향하도록 제1 갭에 의해 분리되어 배치된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내부 및 각각의 상기 도전성막 상에 배치되고 상기 도전성막에 연결되고 상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  31. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결되고 열극을 가지는 도전성막을 형성하고;
    상기 열극 내에 배치되고 상기 도전성막에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 열극 내에 상기 열극보다 더 좁은 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  32. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막 중에 열극을 형성하고;
    상기 열극 내에 배치되고 상기 도전성막에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 열극 내에 상기 열극보다 더 좁은 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  33. 한 쌍의 전극, 및 상기 전극 쌍 사이에 제1 갭에 의해 분리되어 대향하도록 배치되고 상기 전극 쌍에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내에 배치되고 최소한 하나의 상기 도전성막에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 열극 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  34. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내에 배치되고 최소한 하나의 상기 도전성막에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  35. 한 쌍의 전극, 및 상기 전극 쌍 사이에 제1 갭에 의해 분리되어 서로 대향하도록 배치되고 상기 전극 쌍에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내부 및 최소한 하나의 상기 쌍의 도전성막 상에 배치되고 최소한 하나의 상기 쌍의 도전성막에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  36. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내부 및 최소한 하나의 상기 쌍의 도전성막 상에 배치되고 상기 쌍의 도전성막 중 하나에 연결되며 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  37. 한 쌍의 전극, 및 상기 전극 쌍 사이에 제1 갭에 의해 분리되어 서로 대향하도록 배치되고 상기 전극 쌍 각각에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내에 배치되고 상기 쌍의 도전성막 각각에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  38. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내에 배치되고 상기 도전성막 쌍의 각각에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  39. 한 쌍의 전극, 및 상기 전극 쌍 사이에 제1 갭에 의해 분리되어 서로 대향하도록 배치되고 상기 쌍의 전극의 각각에 연결된 한 쌍의 도전성막을 형성하고;
    상기 제1 갭 내부 및 각각의 상기 쌍의 도전성막 상에 배치되고 상기 쌍의 도전성막 각각에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  40. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 제1 갭 내부 및 각각의 상기 쌍의 도전성막 상에 배치되고 상기 쌍의 도전성막 각각에 연결되고 상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 또는 금속 산화물을 주성분으로 하여 상기 제1 갭 내에 상기 제1 갭보다 더 좁은 제2 갭을 형성하는 막을 형성하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  41. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결되고 열극을 가지는 도전성막을 형성하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 분위기(atmosphere) 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  42. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막 중에 열극을 형성하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  43. 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막을 형성하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 상기 쌍의 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  44. 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 상기 쌍의 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  45. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결되고 열극을 가지는 도전성막을 형성하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  46. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막 중에 열극을 형성하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  47. 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막을 형성하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  48. 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 분위기 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  49. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결되고 열극을 가지는 도전성막을 형성하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  50. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막 중에 열극을 형성하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  51. 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막을 형성하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 상기 도전성막 쌍에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  52. 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 도전성막의 재료보다 더 높은 융점을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 상기 도전성막 쌍에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  53. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결되고 열극을 가지는 도전성막을 형성하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  54. 한 쌍의 전극, 및 상기 전극 쌍 사이에 배치되고 상기 전극 쌍에 연결된 도전성막을 형성하고;
    상기 도전성막 중에 열극을 형성하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 열극을 가지는 상기 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  55. 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막을 형성하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 상기 쌍의 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  56. 도전성막을 형성하고;
    상기 도전성막을 제1 갭에 의해 분리되어 서로 대향하도록 배치된 한 쌍의 도전성막으로 분할하고;
    상기 도전성막의 재료가 동일한 증기압을 가지는 온도보다 더 높은 온도에서 1.3 x 10-3Pa의 증기압을 가지는 금속 원소를 포함하는 금속 화합물의 도금욕 내에서 상기 쌍의 도전성막에 전압을 인가하는 단계
    를 포함하는 전자 방출 소자의 제조 방법.
  57. 제41항 내지 제48항 중 어느 한 항에 있어서, 상기 분위기가 추가로 수소를 포함하는 것인 제조 방법.
  58. 제41항 내지 제56항 중 어느 한 한에 있어서, 상기 금속 화합물이 IVa, Va, VIa, VIIa 및 VIIIa 족에 속하는 원소군으로부터 선택되는 원소의 화합물인 전자 방출 소자의 제조 방법.
  59. 제41항 내지 제48항 중 어느 한 항에 있어서, 상기 금속 화합물이 IVa, Va, VIa, VIIa 및 VIIIa 족에 속하는 원소군으로부터 선택되는 원소의 할로겐화물인 전자 방출 소자의 제조 방법.
  60. 제59항에 있어서, 상기 할로겐화물이 불소화물인 전자 방출 소자의 제조 방법.
  61. 제60항에 있어서, 상기 불소화물이 WF6인 전자 방출 소자의 제조 방법.
  62. 제41항 내지 제48항 중 어느 한 항에 있어서, 상기 금속 화합물이 IVa, Va, VIa, VIIa 및 VIIIa 족에 속하는 원소군으로부터 선택되는 원소의 카르보닐 화합물인 전자 방출 소자의 제조 방법.
  63. 제31항에 있어서, 상기 카르보닐 화합물이 W(CO)6또는 Mo(CO)6인 전자 방출 소자의 제조 방법.
  64. 제41항 내지 제48항 중 어느 한 항에 있어서, 상기 금속 화합물이 IVa, Va, VIa, VIIa 및 VIIIa 족에 속하는 원소군으로부터 선택되는 원소의 에닐 착화합물인 전자 방출 소자의 제조 방법.
  65. 제64항에 있어서, 상기 에닐 착화합물이 W(C5H5)2H2또는 Hf(C5H5)2H2인 전자 방출 소자의 제조 방법.
  66. 제21항 내지 제56항 중 어느 한 항에 있어서, 상기 전자 방출 소자가 표면 전도형 전자 방출 소자인 전자 방출 소자의 제조 방법.
  67. 기판 상에 배열된 다수의 전자 방출 소자를 포함하는 전자원의 제조 방법에 있어서, 상기 전자 방출 소자가 제21항 내지 제56항 중 어느 한 항의 방법에 의해 각각 제조되는 것인 전자원의 제조 방법.
  68. 제67항에 있어서, 상기 전자 방출 소자들이 각각 표면 전도형 전자 방출 소자인 전자원의 제조 방법.
  69. 기판 상에 배열된 다수의 전자 방출 소자를 포함하는 전자원 및 화상 형성 부재를 포함하는 화상 형성 장치의 제조 방법에 있어서, 상기 전자원이 제67항의 방법에 의해 제조되는 것인 화상 형성 장치의 제조 방법.
  70. 제69항에 있어서, 상기 전자 방출 소자들이 각각 표면 전도형 전자 방출 소자인 화상 형성 장치의 제조 방법.
KR1019990032672A 1994-08-02 1999-08-10 전자 방출 소자, 그를 이용한 전자원 및 화상 형성 장치의 제조 방법 KR100356253B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP18128694 1994-08-02
JP18128794 1994-08-02
JP94-181287 1994-08-02
JP94-181286 1994-08-02
JP18545195A JP3332676B2 (ja) 1994-08-02 1995-07-21 電子放出素子、電子源及び画像形成装置と、それらの製造方法
JP95-185451 1995-07-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023801A Division KR100248031B1 (ko) 1994-08-02 1995-08-02 전자 방출 소자,그를 이용한 전자원 및 화상 형성 장치

Publications (1)

Publication Number Publication Date
KR100356253B1 true KR100356253B1 (ko) 2002-10-18

Family

ID=27324985

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950023801A KR100248031B1 (ko) 1994-08-02 1995-08-02 전자 방출 소자,그를 이용한 전자원 및 화상 형성 장치
KR1019990032672A KR100356253B1 (ko) 1994-08-02 1999-08-10 전자 방출 소자, 그를 이용한 전자원 및 화상 형성 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950023801A KR100248031B1 (ko) 1994-08-02 1995-08-02 전자 방출 소자,그를 이용한 전자원 및 화상 형성 장치

Country Status (8)

Country Link
US (2) US6147449A (ko)
EP (1) EP0696044B1 (ko)
JP (1) JP3332676B2 (ko)
KR (2) KR100248031B1 (ko)
CN (3) CN1122951A (ko)
AU (1) AU700998B2 (ko)
CA (1) CA2155062C (ko)
DE (1) DE69531028T2 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802752B1 (en) * 1993-12-27 2004-10-12 Canon Kabushiki Kaisha Method of manufacturing electron emitting device
CA2126509C (en) * 1993-12-27 2000-05-23 Toshikazu Ohnishi Electron-emitting device and method of manufacturing the same as well as electron source and image-forming apparatus
US6246168B1 (en) * 1994-08-29 2001-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
KR100220214B1 (ko) * 1994-09-22 1999-09-01 미따라이 하지메 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치
US6586872B2 (en) 1997-09-03 2003-07-01 Canon Kabushiki Kaisha Electron emission source, method and image-forming apparatus, with enhanced output and durability
EP0936651B1 (en) * 1998-02-12 2004-08-11 Canon Kabushiki Kaisha Method for manufacturing electron emission element, electron source, and image forming apparatus
JP3320387B2 (ja) * 1998-09-07 2002-09-03 キヤノン株式会社 電子源の製造装置及び製造方法
JP3154106B2 (ja) 1998-12-08 2001-04-09 キヤノン株式会社 電子放出素子、該電子放出素子を用いた電子源並びに該電子源を用いた画像形成装置
JP2000311597A (ja) * 1999-02-23 2000-11-07 Canon Inc 電子放出素子の製造方法及び装置、駆動方法並びに調整方法
JP3518854B2 (ja) * 1999-02-24 2004-04-12 キヤノン株式会社 電子源および画像形成装置の製造方法、ならびにそれらの製造装置
JP2000311639A (ja) * 1999-02-24 2000-11-07 Canon Inc 電子源の製造方法、画像形成装置の製造方法、電子源の製造装置および電子源の調整方法
JP3323849B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3667188B2 (ja) * 2000-03-03 2005-07-06 キヤノン株式会社 電子線励起レーザー装置及びマルチ電子線励起レーザー装置
JP3658342B2 (ja) * 2000-05-30 2005-06-08 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置
JP3610325B2 (ja) * 2000-09-01 2005-01-12 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3658346B2 (ja) * 2000-09-01 2005-06-08 キヤノン株式会社 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法
JP3639808B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3639809B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子，電子放出装置，発光装置及び画像表示装置
JP3634781B2 (ja) 2000-09-22 2005-03-30 キヤノン株式会社 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置
JP3768908B2 (ja) * 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
DE10120336C2 (de) * 2001-04-26 2003-05-08 Bruker Saxonia Analytik Gmbh Ionenmobilitätsspektrometer mit nicht-radioaktiver Ionenquelle
US6970162B2 (en) 2001-08-03 2005-11-29 Canon Kabushiki Kaisha Image display apparatus
JP3703415B2 (ja) * 2001-09-07 2005-10-05 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法
JP3768937B2 (ja) * 2001-09-10 2006-04-19 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP3605105B2 (ja) * 2001-09-10 2004-12-22 キヤノン株式会社 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法
JP3710436B2 (ja) * 2001-09-10 2005-10-26 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US20030098489A1 (en) 2001-11-29 2003-05-29 International Business Machines Corporation High temperature processing compatible metal gate electrode for pFETS and methods for fabrication
JP3647436B2 (ja) 2001-12-25 2005-05-11 キヤノン株式会社 電子放出素子、電子源、画像表示装置、及び電子放出素子の製造方法
JP3619240B2 (ja) * 2002-09-26 2005-02-09 キヤノン株式会社 電子放出素子の製造方法及びディスプレイの製造方法
JP3625467B2 (ja) * 2002-09-26 2005-03-02 キヤノン株式会社 カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法
US7064475B2 (en) * 2002-12-26 2006-06-20 Canon Kabushiki Kaisha Electron source structure covered with resistance film
CN100419939C (zh) * 2003-01-21 2008-09-17 佳能株式会社 通电处理方法和电子源衬底的制造方法
JP3907626B2 (ja) * 2003-01-28 2007-04-18 キヤノン株式会社 電子源の製造方法、画像表示装置の製造方法、電子放出素子の製造方法、画像表示装置、特性調整方法、及び画像表示装置の特性調整方法
JP4324078B2 (ja) * 2003-12-18 2009-09-02 キヤノン株式会社 炭素を含むファイバー、炭素を含むファイバーを用いた基板、電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた表示パネル、及び、該表示パネルを用いた情報表示再生装置、並びに、それらの製造方法
JP2005190889A (ja) * 2003-12-26 2005-07-14 Canon Inc 電子放出素子、電子源、画像表示装置およびこれらの製造方法
JP3740485B2 (ja) * 2004-02-24 2006-02-01 キヤノン株式会社 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法
US7271529B2 (en) * 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
JP4366235B2 (ja) * 2004-04-21 2009-11-18 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US7230372B2 (en) * 2004-04-23 2007-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display apparatus, and their manufacturing method
JP3907667B2 (ja) * 2004-05-18 2007-04-18 キヤノン株式会社 電子放出素子、電子放出装置およびそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP3935478B2 (ja) * 2004-06-17 2007-06-20 キヤノン株式会社 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法および該画像表示装置を用いた情報表示再生装置
JP3935479B2 (ja) * 2004-06-23 2007-06-20 キヤノン株式会社 カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置
JP3774723B2 (ja) * 2004-07-01 2006-05-17 キヤノン株式会社 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法、該製造方法によって製造された画像表示装置を用いた情報表示再生装置
JP4596878B2 (ja) * 2004-10-14 2010-12-15 キヤノン株式会社 構造体、電子放出素子、２次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法
JP4594077B2 (ja) * 2004-12-28 2010-12-08 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP4769569B2 (ja) * 2005-01-06 2011-09-07 キヤノン株式会社 画像形成装置の製造方法
US20060241658A1 (en) * 2005-04-20 2006-10-26 Daniel Cerundolo Method and apparatus for suture placement
JP2008027853A (ja) * 2006-07-25 2008-02-07 Canon Inc 電子放出素子、電子源および画像表示装置、並びに、それらの製造方法
JP2009043568A (ja) * 2007-08-09 2009-02-26 Canon Inc 電子放出素子及び画像表示装置
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
EP2287880A1 (en) 2008-04-10 2011-02-23 Canon Kabushiki Kaisha Electron-emitting device and electron source, electron beam apparatus as well as image display apparatus using the same
JP2009277460A (ja) * 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP2009277457A (ja) 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP4458380B2 (ja) * 2008-09-03 2010-04-28 キヤノン株式会社 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置
JP5620846B2 (ja) * 2011-02-16 2014-11-05 スタンレー電気株式会社 半導体発光装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343645A2 (en) * 1988-05-26 1989-11-29 Canon Kabushiki Kaisha Electron-emitting device and electron-beam generator making use of it
US5285129A (en) * 1988-05-31 1994-02-08 Canon Kabushiki Kaisha Segmented electron emission device
EP0605881A1 (en) * 1992-12-29 1994-07-13 Canon Kabushiki Kaisha Electron source, and image-forming apparatus and method of driving the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678757B2 (ja) * 1988-01-18 1997-11-17 キヤノン株式会社 電子放出素子およびその製造方法
JP2981751B2 (ja) 1989-03-23 1999-11-22 キヤノン株式会社 電子線発生装置及びこれを用いた画像形成装置、並びに電子線発生装置の製造方法
US5390934A (en) 1993-04-12 1995-02-21 Grassa; Louis J. Multiple position play twenty one game
GB9326123D0 (en) 1993-12-22 1994-02-23 Ge Lighting Ltd Electrodeless fluorescent lamp
CA2126509C (en) * 1993-12-27 2000-05-23 Toshikazu Ohnishi Electron-emitting device and method of manufacturing the same as well as electron source and image-forming apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0343645A2 (en) * 1988-05-26 1989-11-29 Canon Kabushiki Kaisha Electron-emitting device and electron-beam generator making use of it
US5285129A (en) * 1988-05-31 1994-02-08 Canon Kabushiki Kaisha Segmented electron emission device
EP0605881A1 (en) * 1992-12-29 1994-07-13 Canon Kabushiki Kaisha Electron source, and image-forming apparatus and method of driving the same

Also Published As

Publication number Publication date
EP0696044A3 (en) 1997-04-23
US6147449A (en) 2000-11-14
CN1122951A (zh) 1996-05-22
KR100248031B1 (ko) 2000-03-15
EP0696044A2 (en) 1996-02-07
EP0696044B1 (en) 2003-06-11
CN1222974C (zh) 2005-10-12
JPH08102247A (ja) 1996-04-16
DE69531028T2 (de) 2004-05-19
CA2155062C (en) 2002-06-25
US6171162B1 (en) 2001-01-09
CA2155062A1 (en) 1996-02-03
AU700998B2 (en) 1999-01-14
CN1245732C (zh) 2006-03-15
CN1283863A (zh) 2001-02-14
JP3332676B2 (ja) 2002-10-07
CN1310462A (zh) 2001-08-29
AU2831895A (en) 1996-02-15
DE69531028D1 (de) 2003-07-17

Similar Documents

Publication Publication Date Title
KR100356253B1 (ko) 전자 방출 소자, 그를 이용한 전자원 및 화상 형성 장치의 제조 방법
JP3416266B2 (ja) 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置
JP3072825B2 (ja) 電子放出素子、電子源、及び、画像形成装置の製造方法
US6034478A (en) Electron-emitting device and electron source and image-forming apparatus using the same as well as method of manufacturing the same
KR0153551B1 (ko) 전자빔장치
KR100188979B1 (ko) 전자빔 장치 및 그 구동 방법
EP0901144B1 (en) Electron-emitting device, electron source and image-forming apparatus
CA2159292C (en) Manufacture methods of electron-emitting device, electron source, and image-forming apparatus
JPH087749A (ja) 電子放出素子の製造方法と、該製造方法にて製造される電子放出素子を用いた電子源及び画像形成装置
JPH0896700A (ja) 電子源、それを用いた画像形成装置及びこれらの製法
JP3416337B2 (ja) 電子放出素子及び該電子放出素子の製造方法及び該電子放出素子を有する電子源及び該電子源を有する画像形成装置及び該画像形成装置の製造方法
JPH09330647A (ja) 電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた画像形成装置及び該電子放出素子の製造方法
JPH07235275A (ja) 電子線装置と画像形成装置
JPH09265900A (ja) 電子放出素子、電子源、画像形成装置及びこれらの製造方法
AU747313B2 (en) Electron source and image-forming apparatus
JP3728271B2 (ja) 電子放出素子及び電子源及び画像形成装置の製造方法
JPH0831306A (ja) 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法
JPH09223459A (ja) 電子放出素子、電子源、および画像形成装置の製造方法
JPH09167584A (ja) 電子放出素子、電子源、及び画像形成装置
JPH08273520A (ja) 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH09265899A (ja) 電子放出素子及びその製造方法及び電子源及び画像形成装置
JPH09265903A (ja) 電子放出素子及びその製造方法及び電子源及び画像形成装置
JPH09265898A (ja) 電子放出素子、電子源、画像形成装置およびこれらの製造方法
JPH08279333A (ja) 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH09265926A (ja) 画像形成装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130828

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee