KR100286182B1 - 기판처리 방법 및 기판처리 장치 - Google Patents

기판처리 방법 및 기판처리 장치 Download PDF

Info

Publication number
KR100286182B1
KR100286182B1 KR1019960024035A KR19960024035A KR100286182B1 KR 100286182 B1 KR100286182 B1 KR 100286182B1 KR 1019960024035 A KR1019960024035 A KR 1019960024035A KR 19960024035 A KR19960024035 A KR 19960024035A KR 100286182 B1 KR100286182 B1 KR 100286182B1
Authority
KR
South Korea
Prior art keywords
cassette
substrate
processing
wafer
board
Prior art date
Application number
KR1019960024035A
Other languages
English (en)
Other versions
KR970003393A (ko
Inventor
준지 하라다
이치로 하라다
코지 나카무라
Original Assignee
히가시 데쓰로
동경 엘렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP18353995A external-priority patent/JP3328869B2/ja
Priority claimed from JP18354095A external-priority patent/JP3350840B2/ja
Application filed by 히가시 데쓰로, 동경 엘렉트론주식회사 filed Critical 히가시 데쓰로
Publication of KR970003393A publication Critical patent/KR970003393A/ko
Application granted granted Critical
Publication of KR100286182B1 publication Critical patent/KR100286182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 기판 처리 방법은, (a) 처리 개시전에 카세트 및 기판의 초기 조건을 설정하는 공정과, (b) 이 초기 조건에 기초하여, 기판이 수납된 카세트를 각각 반입/반출부에 세트하는 공정과, (c) 반입/반출부에 세트된 카세트의 상태를 각각 검출하고, 이들의 검출 결과에 기초하여 각 카세트가 상기 공정(a)에서 설정된 상태에 있는지 여부를 각각 판정하는 공정과, (d) 상기 공정(c)에서 적어도 1개의 카세트의 상태가 NO라고 판정된 경우에, 그 카세트의 상태를 표시하는 공정과, (e) 상기 공정(d)의 표시에 기초하여, 그 카세트를 상기 공정(a)에서 설정된 상태로 다시 세트하는 공정과, (f) 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하고, 이들의 검출 결과에 기초하여 맵핑 데이터를 얻는 공정과, (g) 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 반입/반출부에 세트된 카세트내로부터 기판을 선출하는 공정과, (h) 선출한 기판을 카세트로부터 꺼내어, 이것을 처리부에 반송하고, 상기 초기 조건에 따라 처리하는 공정과, (i) 처리된 기판을 반입/반출부에 세트된 카세트내에 수납하는 공정을 갖는다.

Description

기판 처리 방법 및 기판 처리 장치
제1도는 본 발명의 실시예의 기판 처리 장치(반도체 웨이퍼용 레지스트 처리 장치)를 도시한 개략 평면도.
제2도는 반송 통로를 따라서 기판 처리 장치의 일부를 도시한 개략 측면도.
제3도는 반도체 웨이퍼용 반송기(핀셋)를 도시한 사시도.
제4도는 본 발명의 실시예의 기판 처리 방법을 도시한 플로우챠트.
제5도는 본 발명의 실시예의 기판 처리 장치(LCD기판용 레지스트 처리 장치)를 도시한 개략 평면도.
제6도는 LCD기판용 반송기(핀셋)를 도시한 사시도.
제7a, 7b도 각각은, 카세트를 탑재대에 연결 고정하기 위한 록크(lock) 기구의 동작을 설명하기 위한 개략 측면도.
제8도는 본 발명의 다른 실시예의 기판 처리 장치(반도체 웨이퍼용 레지스트 처리 장치)를 도시한 개략 평면도.
제9도는 본 발명의 실시예의 기판 처리 방법을 도시한 플로우챠트.
제10도는 제9도에 도시한 플로우챠트로부터 계속되는 플로우챠트.
제11도는 본 발명의 다른 실시예의 기판 처리 장치(반도체 웨이퍼용 에칭 처리 장치)를 도시한 개략 평면도.
본 발명은, 반도체 웨이퍼나 LCD용 유리기판(glass substrate)과 같은 기판을 처리하기 위한 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
반도체 디바이스의 제조에 있어서, 기판의 표면에 포토레지스트를 도포하고, 포토리소그래피 기술에 의해 레지스트층에 회로 패턴을 형성하고, 레지스트층을 현상하는 처리 시스템이 사용되고 있다. 예를 들면, 반도체 웨이퍼용 레지스트 도포/현상 처리 시스템에서는, 처리해야 할 웨이퍼를 반입/반출부의 공급용 카세트중에서 골라내어, 이것을 처리부에 차례차례 반송시켜, 처리한 후, 웨이퍼를 반입/반출부의 회수용 카세트내에 수납한다. 또, LCD기판용 레지스트 도포/현상 처리 시스템 에서는, 카세트를 반입/반출부의 탑재대 상에 움직이지 않도록 고정 유지하고, 처리해야 할 기판을 공급용 카세트중에서 골라내어, 이것을 처리부로 차례차례 반송하고, 처리한 후에 기판을 회수용 카세트내에 수납한다.
그러나, 카세트가 반입/반출부의 탑재대에 있어서, 정확한 위치에 세트되지 않은 경우나, 처리 도중에 카세트가 움직여진 경우, 카세트의 유지가 충분하지 않아 카세트의 위치가 어긋난 경우에, 기판 반송에 지장이 생겨 처리의 속행이 불가능하게 되는 경우가 있다. 또한, 카세트의 위치 정보가 부정확하기 때문에, 기판 반송기나 타 부재에 기판이 충돌하여, 기판이 손상되는 경우가 있다. 이와 같은 사고가 발생하기 때문에, 종래의 장치에서는 처리 효율 및 양품률이 안정적이지 못하다.
또한, 웨이퍼 표면의 박막층에 고집적도의 회로 패턴을 형성하기 위하여, 반응성 가스를 고(高) 진공하에서 플라즈마화하고, 그 플라즈마중의 활성종에 의해 박막층을 드라이 에칭하는 에칭 처리 시스템이 사용되고 있다. 이 에칭 처리 시스템에 있어서도, 기판 반송기에 의해 반입/반출부의 공급용 카세트로부터 웨이퍼를 꺼내어, 이것을 처리부에서 차례대로 에칭하고, 다시 애싱(ashing) 및 라이트 에칭 하여, 반입/반출부의 회수용 카세트에 수납한다.
여기에서, 처리중에 문제가 생겨 기판 반송기나 처리 장치가 갑자기 정지한 경우에, 처리의 재개를 위해, 또는 문제의 원인을 규명하기 위해, 반송중 또는 처리중인 기판을 처리부로부터 반입/반출부로 회수할 필요가 있다. 종래의 방법에 있어서, 장치를 리세트한 후에, 유닛 번호가 작은 순서대로, 즉, 처리 공정이 빠른 순서대로 기판을 회수하고 있다.
그러나, 종래의 방법에서는, 각 기판의 처리가 어느 공정의 어느 단계까지 진행되었는지가 부정확하기 때문에, 재이용이 가능한 기판을, 재이용할 수 없는 기판과 구별할 수 없다. 이 때문에, 재이용할 수 없는 기판과 함께 재이용이 가능한 기판까지도 폐기되어 버려, 제품의 양품률이 낮아진다.
본 발명의 목적은, 기판의 처리 효율 및 제품 효율을 향상시킬 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는데 있다.
또한, 본 발명이 목적하는 하는 것은, 어떠한 문제로 인해 처리가 중단된 경우라도, 처리 도중의 기판(중도 기판)을 재이용할 수 있는 기판 처리 방법 및 기판 처리 장치를 제공하는데 있다.
본 발명에서의 기판 처리 방법은, (a) 처리 개시전에 카세트 및 기판의 초기 조건을 설정하는 공정과, (b) 이 초기 조건에 기초하여, 기판이 수납된 카세트를 각각 반입/반출부에 세트하는 공정과, (c) 반입/반출부에 세트된 카세트의 상태를 각각 검출하고, 이들의 검출 결과에 기초하여 각 카세트가 상기 공정(a)에서 설정된 상태에 있는지 여부를 각각 판정하는 공정과, (d) 상기 공정(c)에서 적어도 1개 카세트가 초기 조건 설정 상태가 아니라고 판정된 경우에, 그 카세트의 상태를 표시하는 공정과, (e) 상기 공정(d)의 표시에 기초하여, 그 카세트를 상기 공정(a)에서 설정된 상태로 다시 세트하는 공정과, (f) 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하고, 이들의 검출 결과에 기초하여 맵핑 데이터를 얻는 공정과, (g) 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 반입/반출부에 세트된 카세트내로부터 기판을 선출하는 공정과, (h) 선출한 기판을 카세트로부터 꺼내어, 이것을 처리부에 반송하고, 상기 초기 조건에 따라 처리하는 공정과, (i) 처리된 기판을 반입/반출부에 세트된 카세트내에 수납하는 공정을 갖는 것을 특징으로 한다.
본 발명에서의 기판 처리 방법은, (A) 처리 개시전에 공급용 카세트, 회수용 카세트 및 기판의 초기 조건을 각각 설정하는 공정과, (B) 이 초기 조건에 기초하여 상기 공급용 카세트 및 회수용 카세트를 각각 반입/반출부에 세트하는 공정과, (C) 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하고, 이들의 검출 결과에 기초하여 맵핑 데이터를 얻는 공정과, (D) 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 상기 공급용 카세트내로부터 기판을 선출하는 공정과, (E) 선출한 기판을 상기 공급용 카세트로부터 꺼내어, 이것을 처리부에 반송하고, 상기 초기 조건에 따라 처리하는 공정과, (F) 상기 처리부의 동작이 정지되어 기판의 처리가 중단된 경우에, 처리중인 기판, 처리된 기판 및 반송중인 기판의 상태를 각각 검출하여 표시하는 공정과, (G) 상기 공정(F)의 표시, 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 처리중인 기판, 처리된 기판 및 반송중인 기판을 각각 어느 카세트에 수납할 것인지를 판정하는 공정과, (H) 상기 공정(G)의 판정에 따라서, 처리중인 기판, 처리된 기판 및 반송중인 기판을 상기 회수용 카세트 또는 공급용 카세트에 각각 수납하는 공정을 갖는 것을 특징으로 한다.
본 발명에서의 기판 처리 장치는, 처리 개시전에 카세트 및 기판의 초기 조건을 설정하는 수단과, 카세트가 장착되는 탑재대를 갖는 반입/반출부와, 기판을 처리하기 위한 복수의 처리 유닛을 구비하는 처리부와, 상기 초기 조건에 기초하여 카세트를 상기 반입/반출부에 세트하는 수단과, 상기 반입/반출부에 세트된 카세트로부터 기판을 꺼내고, 상기 처리부에 기판을 반송하는 기판 반송기와, 상기 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하는 제 1 센서와, 이 제 1센서의 검출 결과에 기초하여 상기 카세트내 기판의 맵핑 데이터를 작성하고, 이 맵핑 데이터를 저장하는 수단과, 상기 데이터 저장 수단으로부터 맵핑 데이터를 불러내고, 이 맵핑 데이터와 상기 초기 조건에 기초해 상기 기판 반송기를 제어하는 제어 수단과, 상기 반입/반출부에 세트된 카세트의 상태를 검출하는 제 2 센서와, 이 제 2 센서에 의해 검출한 카세트의 상태를 표시하는 표시 수단을 구비하고, 상기 제어 수단과, 상기 제 2 센서에 의해 검출한 카세트의 상태가 상기 초기 조건으로부터 벗어나 있다고 판정한 경우에, 상기 세트 수단에 대해서 상기 초기 조건에 따라 카세트를 상기 탑재대에 다시 세트하는 것을 특징으로 한다.
여기서, 「카세트 및 기판의 초기 조건」이란, 처리 개시전에 호스트 컴퓨터의 데이터 베이스에 미리 화일된 처리 계획 정보를 말한다. 예를 들면, 반입/반출부의 2번 포트의 탑재대에는 식별번호 7번 카세트가 세트되고, 또한 그 7번 카세트중에는 식별번호가 A1001 ~ A1025의 기판이 수납되며, 그 중에서 A1001 기판을 최초에 처리한다라고 하는 것과 같은 계획 정보이다. 이와 같은 초기 조건(처리 계획 정보)을 처리 개시후에 맵핑 데이터와 비교 조합함으로써, 계획과 실행의 엇갈림이 확실하게 방지된다.
또한, 기판의 처리중에 처리부가 갑자기 급정지한 경우에, 처리가 중단된 기판(중도 기판)의 상태를 처리부내의 센서로 검출하기 때문에, 이 검출 정보에 기초하여 중도 기판을 회수용 카세트에 수납할 것인지, 공급용 카세트에 수납할 것인지를 고정밀도로 판정할 수 있다. 이에 따라 폐기 처분되는 기판의 수량이 저감되어, 양품률이 향상된다.
이하, 첨부된 도면을 참조하면서 본 발명의 여러가지 바람직한 실시예에 대하여 설명한다.
우선, 제 1 도 내지 제 4 도를 참조하면서 본 발명의 제 1 실시예에 관하여 설명한다. 본 제 1 실시예에서는 반도체 웨이퍼 W에 레지스터를 도포하고, 현상하는 레지스트 처리 시스템에 본 발명을 이용하고 있다.
제 1 도에 도시하는 바와 같이, 반도체 웨이퍼용 레지스트 처리 시스템(1)은 반입/반출부(2)와, 처리부(3)와, 핀셋 방식의 기판 반송기(4)와, 수수부(5)와, 두개의 메인 암(10, 10a)을 구비하고 있다. 반입/반출부(2)는 처리 시스템(1)의 일단측에 마련되며, 여러개의 웨이퍼 카세트(6)가 탑재되는 탑재대를 구비하고 있다.
제 2 도에 도시하는 바와 같이, 반입/반출부(2)의 전면측에는 카세트 반송장치(20)가 마련되고, 카세트 반송 장치(20)에 의해 카세트(6)가 반입/반출부(2)에 반입 또는 반출되도록 되어 있다. 카세트(6)에는, 예를 들면, 25장의 반도체 웨이퍼 W가 수납되어 있다. 카세트(6)는 웨이퍼 W가 수평이 되도록 반입/반출부(2)의 탑재대 상에 탑재된다. 또한, 수수부(5)는 반입/반출부(2)와 처리부(3) 사이에 마련되어 있다. 수수부(5)는 기판 반송기(4)를 구비하며, 기판 반송기(4)에 의해 웨이퍼 W가 카세트(6)로부터 한장씩 꺼내어지도록 되어 있다.
처리부(3)는 제 1 처리부(31), 제 2 처리부(32) 및 노광(露光) 처리부(40)를 구비하고 있다. 제 1 처리부(31)는 여러개의 처리 유닛(34~37a), 공통 반송로(33), 기판 반송기(메인 암)(10)를 가진다. 처리 유닛(34~37a)은 공통 반송로(33)의 양측에 배열되고, 공통 반송로(33)쪽을 향해서 반입 반출구를 가진다. 메인 암(10)은 공통 반송로(33)를 따라 주행할 수 있도록 마련되고, 핀셋(4) 및 각처리 유닛(34~37a) 사이에서 웨이퍼 W를 수수할 수(주고 받을 수) 있도록 되어 있다. 제 2 처리부(32)도, 마찬가지로 여러개의 처리 유닛(38~39), 공통 반송로(33), 메인 암(10a)을 가진다.
처리 유닛(34)은 웨이퍼 W를 브러시 세정(brush 洗淨)하는 브러시 세정 장치를 구비하고 있다, 처리 유닛(35)은 웨이퍼 W를 고압 제트수(jet 水)로 세정하는 제트수 세정 장치를 구비하고 있다. 처리 유닛(36)은 웨이퍼 W의 표면을 소수화 처리(疎水化 處理)하는 점착(adhesion) 처리 장치를 구비하고 있다. 처리 유닛(37)은 웨이퍼 W에 레지스트를 도포하는 레지스트 도포 장치를 구비하고 있다. 처리 유닛(37a)은 웨이퍼 W로부터 도포 레지스트를 제거하는 레지스트 제거 장치를 구비하고 있다. 처리 유닛(38)은 웨이퍼 W를 가열하는 베이킹(baking) 장치 및 웨이퍼 W를 냉각하는 쿨링(cooling) 장치를 구비하고 있다. 처리 유닛(39)은 도포 레지스트를 현상하는 현상 장치를 구비하고 있다.
제 1 처리부(31)와 제 2 처리부(32) 사이에는 제 1 인터페이스부(30)가 마련되며, 제 1 인터페이스부(30)를 통하여 웨이퍼 W가 수수되도록 되어 있다. 또한, 제 2 처리부(32)와 노광 처리부(40) 사이에는 제 2 인터페이스부(30a)가 설치되며, 제 2 인터페이스부(30a)를 통하여 웨이퍼 W가 수수되도록 되어 있다.
카세트 센서(7)가 반입/반출부(2)의 적소에 마련되며, 탑재대 상에 카세트(6)가 있는지 여부가 검출되도록 되어 있다. 카세트 센서(7)에는, 예를 들면, 발광 소자와 수광 소자를 구비하는 포토 센서나, 정전 용량형 센서 또는 마이크로 스위치 등을 채용할 수 있다. 이 카세트 센서(7)는 중앙 연산 처리 장치(CPU)(8)의 입력측에 접속되어 있다. CPU(8)는 카세트 검출 신호를 수신하면, 호스트 컴퓨터(92)와 교신하면서 연산을 실행하고, 기판 반송기(4), 알람 시스템(9), 메인 암(10, 10a), 처리 유닛(34~39) 각각에 지령 신호를 보내도록 되어 있다. 알람 시스템(9)은 부저 또는 벨 등의 경보기 및 점등식 램프에 의한 표시 또는 모니터에 의한 화면 표시 등을 구비하고 있다.
제 3 도에 도시하는 바와 같이, 기판 반송기(4)의 상부 구동부(14)는 수직축(13)을 통하여 하부 구동부(12)에 연결되어 있다. 하부 구동부(12)는 볼 나사 기구를 갖는 Y축 이동 기구를 내장하고 있으며, 하부 구동부(12)는 레일(11)을 따라 Y축 방향으로 슬라이드 이동 가능하도록 되어 있다. 또한, 하부 구동부(12)는 스테핑 모터 등을 갖는 승강 기구 및 θ회전 기구를 내장하고 있으며, 하부 구동부(12)를 Z축 방향으로 승강시킬 수 있음과 동시에, Z축과 둘레에 θ회전할 수 있도록 되어 있다. 또한, 상부 구동부(14)는 스테핑 모터 등을 갖는 X축 이동 기구를 내장하고 있으며, 핀셋(15)과 유지 암(16)을 개별적으로 각각 XY면내에서 전진 또는 후퇴시킬 수 있도록 되어 있다.
핀셋(15)은 카세트(6)내에 삽입 가능한 폭을 갖는 직사각형의 판부재로 이루어진다. 핀셋(15)의 상면에는 진공 펌프에 연통되는 구멍(도시하지 않음)이 개구되어, 웨이퍼 W가 진공 흡착 유지되도록 되어 있다. 또한, 유지 암(16)에는 선단이 절결된 링 형상의 부재로 이루어진다. 유지 암(16)의 안쪽을 향하여, 여러개의 지지 핀(도시하지 않음)이 각각 돌출되며, 이들 지지 핀에 의해 웨이퍼 W가 지지되도록 되어 있다. 핀셋(15)의 기부(基部)에는 센서(17)가 마련되어 있다. 이 센서(17)는 예를 들면, 광전 타입의 검출 소자를 가지며, 각 처리 장치에 대한 웨이퍼 W의 위치를 확인하기 위하여 이용된다.
또한, 상부 구동부(14)의 선단측에는 맵핑 센서(18)가 장착되어, 카세트(6)내의 웨이퍼 W의 유무 및 웨이퍼 W의 종류가 검출되도록 되어 있다. 여기에서, 웨이퍼 W의 종류에는 웨이퍼 W의 사이즈가 6인치 또는 8인치인지를 판별하는 것, 웨이퍼 W가 미처리인지 처리 완료인지를 판별하는것이 포함된다. 이 맵핑 센서(18)에는 발광부 및 수광부를 갖는 포토센서가 채용된다. 또한, 맵핑 센서(18)에는 자신의 오동작을 검출할 수 있는 기능을 구비하고 있다.
또한, 카세트 센서(7)에 자기 자신의 동작 상태를 검출할 수 있는 타이머 기능을 추가해도 무방하다. 이와 같은 기능의 추가에 의해, 타이머 설정 시간을 초과하여 센서(7)가 카세트(6)를 계속하여 검출한 경우에, 알람 시스템(9)을 작동시켜, 센서(7)에 오동작이 생긴 것을 작동자에게 알려줄 수 있다. 예를 들면, 반송 로보트(AGV)가, 자동적으로 카세트(6)를 탑재 또는 반출하고, 그 때를 수수 완료로서 완료 신호를 발신한 후에, 일정 시간 카세트가 있다 또는 없다라고 오동작을 계속하는 경우에는 감시를 필요로 한다. 또한, 카세트가 없다는 검출 신호에 따라서, 카세트의 반송 장치(20)는 카세트(6)의 세트 위치를 수정한다. 또한, 카세트(6)가 재 세트되면, 다시 기판 반송기(4)에 의해 카세트(6)내의 웨이퍼 W의 유무를 검출하여, 웨이퍼 W의 위치를 검출(맵핑)하도록 되어 있다.
한편, 맵핑 센서(18)가 이미 프로그래밍된 정보와 다른 정보를 검출하거나, 서로 다른 종류의 웨이퍼 W의 존재를 검출한 경우에도, 알람 시스템(9)을 작동시켜, 이상이 발생한 것을 작동자에게 알릴 수 있다. 또한, 이 검출 신호에 따라서 핀셋(15)이 카세트(6)내로부터 물러나고, 기판 반송기(4)를 원래의 위치로 복귀시킨다. 또한, 이 검출 신호에 따라서 카세트 반송 장치(20)는 카세트(6)의 세트 위치를 수정한다. 따라서, 카세트(6)가 재 세트되면, 다시 기판 반송기(4)에 의해 카세트(6)내의 웨이퍼 W의 유무를 검출하여, 웨이퍼 W의 위치를 검출하도록 되어 있다.
다음에, 제 4 도에 도시하는 플로우챠트를 참조하면서 상기의 처리 시스템(1)을 이용하여 반도체 웨이퍼 W를 레지스트 처리하는 경우에 대하여 설명한다.
우선, 처리 개시전에 호스트 컴퓨터의 데이터 베이스에 카세트 및 기판의 초기 조건을 미리 화일(file)한다. 이 카세트 및 기판의 초기 조건은 이전 공정 및 이후 공정을 고려한 일련의 처리 계획에 따라서 작성된 소정의 정보이다.
반입/반출부(2)에 카세트(6)를 반입하여, 이것을 탑재대 상에 세트한다(공정 S1). 카세트(6)내에는 25장의 미처리(레지스트 처리전) 반도체 웨이퍼 W가 수용되어 있다. 이어서, 센서(7)에 의해 탑재대 상의 카세트(6)를 검출하여, 검출 신호를 CPU(8)로 전송한다. CPU(8)는 검출 신호와 초기 조건에 근거하여, 탑재대 상에 카세트(6)가 있는지를 우선 판정한다(공정 S2). 공정 S2의 판정 결과가 NO일 때에는 알람 시스템(9)을 작동시켜(공정 S11), 탑재대 상에 카세트(6)가 없다는 것을 작동자 및 호스트 컴퓨터(92)에 알린다. 작동자 또는 카세트 반송기(20)는 카세트(6)를 탑재대 상에 세트시킨다(공정 S1). 한편, 공정 S2의 판정 결과가 YES일 때에는, CPU(8)는 검출 신호에 근거하여 카세트(6)의 세트 상태가 정상인지 여부를 판정한다(공정 S3). 이 공정 S3의 판정 결과가 NO일 때에는, 알람 시스템(9)을 작동시켜(공정 S12), 카세트(6)가 소정 위치로 놓여지지 않은 것을 작동자 및 호스트 컴퓨터(92)에 알린다. 작동자 또는 카세트 반송기(20)는 카세트(6)를 탑재대 상의 소정 위치에 다시 세트시킨다(공정 S13).
또한, 카세트 센서(7)에 의해 탑재대 상에 카세트(6)가 없다고 검지된 경우, 또는 처음에는 카세트(6)가 있다고 검지되었으나, 그 후에 카세트(6)가 없다고 타이머 설정 시간 경과후에도 계속하여 검출되는 경우에도, 그 신호가 CPU(8)에 보내진다. CPU(8)는 이 신호에 따라서 알람 시스템(9)을 동작시킨다(공정 S11, 공정 S12).
한편, 공정 S3의 판정 결과가 YES일 때에는 맵핑 센서(18)에 의해 카세트(6)내의 웨이퍼 W를 위치 검출하여, 이 위치 검출 정보를 맵핑 데이터로서 CPU(8) 및 호스트 컴퓨터(92) 각각에 저장한다(공정 S4). 이 맵핑 데이터와 미리 기억 시켜둔 소정의 레시피(recipe)에 근거하여 CPU(8)는 카세트(6)내의 웨이퍼 W중에서 처리 대상으로 될 웨이퍼 Wt를 선정하고, 핀셋(15)에 의해 선정된 웨이퍼 Wt를 카세트(6)내로부터 꺼낸다(공정 S5).
또한, 핀셋(15)은 선정 웨이퍼 Wt를 제 1 메인 암(10)에 수수한다. 웨이퍼 Wt는 제 1 메인 암(10)에 의해 처리 유닛(34~37a)에 각각 반입되고, 제 2 메인 암(10a)에 의해 처리 유닛(38~39)으로 차례차례로 반입된 후, 다시 노출 장치(40)에 반입되며, 이들 처리 유닛 및 장치에서 이미 프로그래밍된 순서에 따라 차례차례 처리된다(공정 S6). 즉, 웨이퍼 Wt는 세정 처리되어, 점착 처리되고, 냉각되고, 레지스트 도포하고, 프리 베이크(pre-bake)되고, 냉각되고, 노광 처리되고, 현상 처리되고, 포스트 베이크(post-bake)된 후, 냉각된다.
일련의 레지스트 처리가 종료하면, 센서(7)에 의해 카세트(6)의 위치를 검출하고, 이 위치 검출 신호에 근거하여 CPU(8)는 카세트(6)의 상태가 정상인지 여부를 판정한다(공정 S7). 이 공정 S7의 판정 결과가 YES일 때에는 핀셋(15)에 의해 처리 완료 웨이퍼 Wt를 카세트(6)의 소정 장소에 삽입한다(공정 S8). 또한, 처리 완료된 웨이퍼 Wt의 어드레스 정보는 CPU(8)로 보내지고, 이에 따라 맵핑 데이터가 갱신된다.
또한, 상술한 맵핑 데이터에 근거하여 CPU(8)는 카세트(6)내에 미처리(레지스트 처리전)의 웨이퍼 W가 존재하는지를 판정한다(공정 S9). 이 공정 S9의 판정 결과가 YES일 때에는, 미처리의 웨이퍼 W를 카세트(6)로부터 꺼내어(공정 S5), 소정의 레시피에 따라 웨이퍼 W를 차례대로 처리한다(공정 S6). 한편, 공정 S9의 판정 결과가 NO일 때에는 그 카세트(6)를 반입/반출부(2)로부터 반출한다(공정 S10). 이에 따라, 일련의 레지스트 처리는 모두 종료되고, 처리 완료된 웨이퍼 W는 카세트(6)마다 다음 공정으로 이송된다.
한편, 상기의 공정 S7의 판정 결과가 NO일 때에는 알람 시스템(9)을 작동시켜, 카세트(6)의 세트 상태에 이상이 있다는 것을 작동자 및 호스트 컴퓨터(92)에 알린다(공정 S14). 작동자 및 호스트 컴퓨터(92)는 카세트(6), 웨이퍼 W 및 기판 반송기(4)의 상태를 각각 파악하여, 이것에 근거해 처리를 계속 수행할 것인가를 판정한다(공정 S15). 이 공정 S15의 판정 결과가 NO일 때에는 반입/반출부(2)가 정상 상태로 회복할 때까지 웨이퍼 W의 처리를 중단 또는 정지한다.
한편, 공정 S15의 판정 결과가 YES일 때에는 기판 반송기(4)를 홈 위치(home position)로 복귀시켜(공정 S16), 기판 반송기(4)를 리세트한다(공정 S17). 그리고, 반입/반출부(2)가 정상 상태로 회복하면, 기판 반송기(4)를 홈 위치로부터 카세트(6)의 전면으로 이동시키고, 센서(18)를 이용하여 재차 맵핑한다(공정 S4). 맵핑 데이터에 변경이 없는 경우에는 핀셋(15)에 의해 카세트(6)내의 소정 장소로 부터 웨이퍼 W를 꺼내어, 처리부(3)로 반송한다.
카세트(6)내의 웨이퍼 W의 위치가 이상 발생전과 다를 경우에는, 얻어진 정보를 CPU(8)로 보내어, 맵핑 데이터를 갱신한다. 맵핑 데이터를 갱신했을 때에는, 카세트(6)의 세트 상황이나, 기판 반송기(4)의 동작이 적정한지 여부를 작동자 또는 호스트 컴퓨터(92) 및 CPU(8)에 의해 감시한다. 또한, 이와 같은 재 맵핑 동작은 작동자가 고의로 카세트(6)를 들어 올려서 탑재대에서 분리하고, 다시 탑재대상에 탑재한 경우에도 적용된다.
이와 같이, 카세트내의 웨이퍼 W를 재차 맵핑함으로써 얻어진 최신의 맵핑 데이터에 근거하여 처리 대상 웨이퍼 Wt를 선정하고, 이것을 카세트(6)로부터 꺼낸다(공정 S5). 또한, 웨이퍼 Wt에 대하여 일련의 레지스트 처리를 실행한다(공정 S6). 미처리 웨이퍼 W가 카세트(6)내에서 없어질 때까지 공정 S5~S9를 반복한다.
상기와 같이, 미처리의 웨이퍼 W를 수용하는 카세트(6)의 세트 상태 감시, 핀셋(15)의 동작의 감시를 자동적으로 수행함으로써, 웨이퍼 W의 반송 실수를 방지할 수 있고, 이미 프로그래밍된 순서로 웨이퍼 W를 차례대로 반송하여, 소정의 처리를 실행할 수 있다.
다음에, 제 5 도 내지 제 7 도를 참조하면서, 본 발명의 제 2 실시예를 설명한다. 이 제 2 실시예에서는 LCD기판에 레지스트를 도포하고, 현상하는 레지스트 처리 시스템에 본 발명을 이용하고 있다.
제 5 도에 도시하는 바와 같이, LCD기판용의 레지스트 처리 시스템(1A)은 반입/반출부(2A)와, 처리부(3A)와, 핀셋 방식의 기판 반송기(4A)와, 수수부(5A)와, 두개의 메인 암(10A, 10B)을 구비하고 있다. 반입/반출부(2A)는 처리 시스템(1A)의 일단측에 마련되며, 여러개의 웨이퍼 카세트(6A)가 탑재되는 탑재대(2a)를 구비하고 있다.
반입/반출부(2A)의 전면(前面)측에는 카세트 반송 장치(도시하지 않음)가 마련되며, 반송 장치에 의해 카세트(6A)가 반입/반출부(2A)로 반입 또는 반출되도록 되어 있다. 카세트(6A)내에는, 예를 들면, 25장의 LCD기판 G가 수납되어 있다. 카세트(6A)는 LCD기판 G가 수평으로 되도록 반입/반출부(2A)의 탑재대(2a) 상에 탑재된다. 또한, 수수부(5A)는 반입/반출부(2A)와 처리부(3A) 사이에 마련되어 있다. 수수부(5A)는 기판 반송기(4A)를 구비하며, 기판 반송기(4A)에 의해 LCD기판 G가 카세트(6A)로부터 한장씩 꺼내어지도록 되어 있다.
처리부(3A)는 제 1 처리부(31A), 제 2 처리부(32A) 및 노광 처리부(40)를 구비하고 있다. 제 1 처리부(31A)는 여러개의 처리 유닛(234~237a), 공통 반송로(33), 기판 반송기(메인 암)(10A)를 갖는다. 처리 유닛(234~237a)은 공통 반송로(33)의 양측에 배열되며, 공통 반송로(33)쪽으로 반입 반출구를 갖는다. 메인 암(10A)은 공통 반송로(33)를 따라 주행할 수 있도록 마련되며, 핀셋(4A) 및 각 처리 유닛(234~237a) 사이에서 기판 G를 수수할 수 있도록 되어 있다. 제 2 처리부(32A)도, 마찬가지로 여러개의 처리 유닛(238~239), 공통 반송로(33), 메인 암(10B)을 갖는다.
처리 유닛(234)은 기판 G를 브러시 세정하는 브러시 세정 장치를 구비하고 있다. 처리 유닛(235)은 기판 G를 고압 제트수로 세정하는 제트 세정 장치를 구비하고 있다. 처리 유닛(236)은 기판 G의 표면을 소수화 처리하는 점착 처리 장치를 구비하고 있다. 처리 유닛(237)은 기판 G에 레지스트를 도포하는 레지스트 도포 장치를 구비하고 있다. 처리 유닛(237a)은 기판 G에서 도포 레지스트를 제거하는 레지스트 제거 장치를 구비하고 있다. 처리 유닛(238)은 기판 G를 가열하는 베이킹 장치 및 기판 G를 냉각하는 쿨링 장치를 구비하고 있다. 처리 유닛(239)은 도포 레지스트를 현상하는 현상 장치를 구비하고 있다.
제 1 처리부(31A)와 제 2 처리부(32A) 사이에는 인터페이스부(30A)가 마련되며, 인터페이스부(30A)를 통하여 웨이퍼 W가 수수되도록 되어 있다. 또한, 제 2 처리부(32A)와 노광 처리부(40) 사이에도 인터페이스부(30A)가 마련되며, 인터페이스부(30A)를 통하여 웨이퍼 W가 수수되도록 되어 있다.
제 6 도에 도시하는 바와 같이, 기판 반송기(4A)의 상부 구동부(74)는 수직축(73) 및 가동(可動)부(76)를 통하여 하부 구동부(72)에 연결되어 있다. 하부 구동부(72)는 볼 나사 기구를 갖는 Y축 이동 기구를 내장하고 있으며, 하부 구동부(72)는 레일(71)을 따라 Y축 방향으로 슬라이드 이동 가능하게 되어 있다. 가동부(76)는 스테핑 모터 등을 갖는 승강 기구 및 θ회전 기구를 내장하고 있어, 상부 구동부(74)를 Z축 방향으로 승강시킬 수 있으며, Z축 주위를 θ회전할 수 있도록 되어 있다. 또한, 가동부(76)는 스테핑 모터 등을 갖는 X축 이동 기구를 내장하고 있어, 핀셋(75)을 XY축면내에서 전진 또는 후퇴시킬 수 있도록 되어 있다.
핀셋(75)은 카세트(6A)내에 삽입 가능한 폭을 갖는 직사각형의 판부재로 이루어진다. 핀셋(75)의 상면에는 진공 펌프(도시하지 않음)에 연결된 흡인홈(75a)이 형성되어, LCD기판 G가 진공 흡착 유지되도록 되어 있다. 이와 같은 돌기(75b)를 유리 기판 G의 뒷면에 접촉시킴으로써, 유리 기판 G가 정전기를 띠게 되는 것이 방지된다.
가동부(76)에는 맵핑 센서(18A)가 장착되어, 맵핑 센서(18A)에 의해 카세트(6A)내에 수용된 기판 G의 유무, 위치, 매수(枚數)가 검출된다. 맵핑 센서(18A)는 가이드 바(77)를 따라 이동 가능하게 설치되어, 카세트(6A)에 근접시키거나 멀어지게 할 수 있다. 이 맵핑 센서(18A)는 발광부(18c)및 수광부(18d)를 갖는 반사형 포토 센서이다. 수광부(18d)는 기판 G로부터 반사된 빔광을 받아 이것을 전기 신호로 변환하여, CPU(8)로 보내도록 되어 있다.
중앙 위치 결정 암(80)이 상부 구동부(74)의 양측에 개폐 가능하게 장착되어 있다. 중앙 위치 결정 암(80)은 카세트(6A)내에 수용된 기판 G를 카세트 중앙 위치로 이동 수정하여 위치 결정하는 역할을 담당하는 것이다. 중앙 위치 결정 암(80)은 한쌍의 암 부재(81)와, 나이론 수지로 만들어진 기판 압압(押壓) 부재(82)를 구비하고 있다. 기판 압압 부재(82)는 각 암 부재(81)의 선단에 장착되어 있다. 상부 구동부(74)에 의해 한쌍의 암 부재(81)를 Y축 방향으로 접근시키면, 기판 압압 부재(82)가 기판 G의 측단면을 눌러, 기판 G가 카세트(6A)내에서 센터링(centering)되어 있다.
센서(60)가 반입/반출부(2A)의 적소에 마련되어, 카세트(6A)가 록크 기구(50)에 의해 적절하게 고정 유지되어 있는지 여부가 검출되도록 되어 있다. 센서(60)에는, 예를 들면 발광 소자와 수광 소자를 구비하는 포토 센서나, 정전 용량형의 센서 또는 마이크로스위치 등을 채용할 수 있다. 이 센서(60)는 CPU(8)의 입력측에 접속되어 있다. CPU(8)는 카세트 유지 검출 신호를 수신하면, 호스트 컴퓨터(92)와 교신하면서 연산을 실행하여 록크 기구(50), 기판 반송기(4A), 알람 시스템(9), 메인 암(10A, 10B), 처리 유닛(234~239) 각각에 지령 신호를 보내도록 되어 있다.
제 7b 도에 도시하는 바와 같이, 록크 기구(50)는 반입/반출부(2A)의 탑재대(2a) 상에 설치되며, 구동부(53, 54)에 의해 록크 편(片)(52)인 케이스(51)로부터 돌출되거나 케이스(51)내로 들어가도록 되어 있다. 이 록크 기구(50)의 구동부는 압압 스프링(53) 및 솔레노이드(54)를 구비하고 있다.
솔레노이드(54)에 통전(通電)시키면, 압압 스프링(53)의 탄발력(彈發力)에 저항하여, 록크 편(片)(52)이 케이스(51)로부터 돌출되도록 되어 있다. 이 결과, 제 7a 도에 도시하는 바와 같이, 록크 편(片)에 의해 카세트(6A)의 플랜지(6a)가 탑재대(2a)에 압접되어, 카세트(6A)가 탑재대(2a)에 고정되고, 기판 반송기(4A) 등에 대하여 위치 결정된다.
또한, 반입/반출부(2A)의 소정 위치에 카세트(6A)가 유지 고정되어 있지 않은 것이 센서(60)에 의해 검지되면, 알람 시스템(9)이 작동하여 작동자 및 호스트 컴퓨터(92)로 카세트 유지의 이상(異常)을 알린다. 또한, 검출 신호에 근거하여 록크 기구(50)가 자동적으로 재 구동함으로써, 카세트(6A)가 소정 위치로 고정된다. 따라서, 카세트(6A)가 소정 위치에 설치 고정된 후, 다시 기판 반송기(4A)가 구동하여 카세트(6A)내의 기판 G의 검출(맵핑)이 수행된다.
한편, 맵핑 센서(18A)가 이미 프로그래밍된 정보와 다른 정보를 검지하거나, 다른 종류의 기판 G의 존재를 검지한 경우에는, 그 검출 신호에 따라서 그 상태를 알린다. 또한, 이 검지 신호에 근거하여 반송 기구(4A)가 구동하여 기판 반송기(75)가 카세트(6A)로부터 후퇴하여 일단 초기 위치로 되돌아간다. 그리고, 카세트(6A)가 소정 위치에 설정된 후, 다시 반송 기구(4A)가 구동하여 카세트(6A)내의 기판 G의 검출(맵핑)이 수행된다.
다음에, 제 4 도에 도시하는 플로우챠트를 참조하면서, 상기 장치(1A)를 이용하여 LCD기판 G를 레지스트 처리하는 경우에 관하여 설명한다.
반입/반출부(2A)에 카세트(6A)를 반입하고, 이것을 탑재대 상에 세트한다(공정 S1). 카세트(6A)내에는 25장의 미처리(레지스트 처리전)의 LCD기판 G가 수용되어 있다. 이어서, 센서(60)에 의해 탑재대 상의 카세트(6A)를 검출하여, 검출 신호를 CPU(8)로 보낸다. CPU(8)는 검출 신호에 따라서 탑재대 상에 카세트(6A)가 있는지 여부를 우선 판정한다(공정 S2). 공정 S2의 판정 결과가 NO일 때에는 알람 시스템(9)을 작동시켜(공정 S11), 탑재대 상에 카세트(6A)가 없는 것을 작동자 및 호스트 컴퓨터(92)에 알린다. 작동자 및 호스트 컴퓨터(92)는 카세트(6A)를 탑재대 상에 세트시킨다(공정 S1).
한편, 공정 S2의 판정 결과가 YES일 때에는, 다시 CPU(8)는 검출 신호에 근거하여, 카세트(6A)의 세트 상태가 정상인지 여부를 판정한다(공정 S3). 이 공정 S3의 판정 결과가 NO일 때에는 알람 시스템(9)을 작동시켜(공정 S12), 카세트(6A)가 소정 위치에 놓여져 있지 않은 것을 작동자 및 호스트 컴퓨터(92)에 알린다. 작동자 및 호스트 컴퓨터(92)는 카세트(6A)를 탑재대 상의 소정 위치에 다시 세트한다(공정 S13). 이 경우, 호스트 컴퓨터(92)로부터의 지령 신호에 근거하여 록크 기구(50)를 작동시켜, 록크(50)에 의해 카세트(6A)를 탑재대 상의 소정 위치에 고정 유지해도 좋다. 또는, 작동자가 수동으로 카세트(6A)를 소정 위치에 놓도록 해도 좋다.
제 7a 도에 도시하는 바와 같이, 솔레노이드(54)에 전기를 통하게 하면, 스프링(53)의 탄발력에 저항하여 록크 편(52)이 카세트(6A)의 플랜지부(6a)의 윗쪽으로 돌출되어, 록크 편(52)에 의해 플랜지부(6a)가 탑재대(2a)에 압접된다. 이에 따라, 카세트(6A)는 탑재대(2a)에 고정 유지된다. 한편, 제 7b 도에 도시하는 바와 같이, 솔레노이드(54)의 전기 도통을 정지시키면, 스프링(53)의 탄발력에 의해 록크 편(52)이 케이스(51)내로 인입되어, 카세트(6A)의 유지가 해제된다. 또한, CPU(8)는 센서(60)로부터의 검출 신호에 근거하여 록크 기구(50)가 정상 동작하고 있는지 여부를 판별한다.
한편, 공정 S3의 판정 결과가 YES일 때에는 맵핑 센서(18A)에 의해 카세트(6A)내의 기판 G를 위치 검출하고, 이 위치 검출 정보를 맵핑 데이터로서 CPU(8) 및 호스트 컴퓨터(92) 각각에 저장한다(공정 S4). 이 맵핑 데이터와 이미 기억시켜둔 소정의 레시피에 근거하여 CPU(8)는 카세트(6A)내의 LCD기판 G중에서 처리 대상으로 되는 LCD기판 Gt를 선정하고, 핀셋(4A)에 의해 선정 기판 Gt를 카세트(6A)로부터 꺼낸다(공정 S5).
또한, 핀셋(4A)은 기판 Gt를 제 1 메인 암(10A)에 수수한다. 기판 Gt는 제 1 메인 암(10A)에 의해 처리 유닛(234~237a)에 차례대로 반입되고, 또한 제 2 메인 암(10B)에 의해 처리 유닛(238~239)으로 차례대로 반입되며, 또 노광 장치(40)로 반입되고, 이들의 처리 유닛 및 장치에서 이미 프로그래밍된 순서에 따라 차례대로 처리된다(공정 S6). 즉, 기판 Gt는 세정되어, 점착 처리되고, 냉각되고, 레지스트 도포되고, 프리 베이크되고, 노광 처리되고, 현상 처리되고, 포스트 베이크 된다.
일련의 레지스트 처리가 종료되면, 센서(60)에 의해 카세트(6A)의 위치를 검출하고, 이 위치 검출 신호에 근거하여, CPU(8)는 카세트(6A)의 세트 상태가 정상인지 여부를 판정한다(공정 S7). 이 공정 S7의 판정 결과가 YES일 때에는 핀셋(4A)에 의해 처리 완료된 기판 Gt를 카세트(6A)의 소정 슬롯(slot)에 삽입한다(공정 S8). 또한, 처리 완료된 기판 Gt의 어드레스 정보는 CPU(8)로 보내져, 이에 따라 맵핑 데이터가 갱신된다.
또한 이 때, 다시 맵핑 센서(18A)에 의해 카세트(6A)내의 기판 G를 검출한다. 이 검출 정보와 상기 서술한 맵핑 데이터에 근거하여 CPU(8)는 카세트(6A)내에 미처리(레지스트 처리전)의 기판 G가 있는지 여부를 판별한다(공정 S9). 이 공정 S9의 판정 결과가 YES일 때에는, 미처리의 기판 G를 카세트(6A)내로부터 꺼내어(공정 S5), 소정의 레시피에 따라 기판 G을 차례대로 처리한다(공정 S6). 한편, 공정 S9의 판정 결과가 NO일 때에는 그 카세트(6A)를 반입/반출부(2A)로부터 반출한다(공정 S10). 이에 따라, 일련의 레지스트 처리는 모두 종료되며, 처리 완료된 기판 G는 카세트마다 다음의 공정으로 이송된다.
한편, 상기의 공정 S7의 판정 결과가 NO일 때에는, 알람 시스템(9)을 작동시켜, 카세트(6A)의 세트 상태에 이상이 있다는 것을 작동자 및 호스트 컴퓨터(92)에 알린다(공정 S14). 작동자 및 호스트 컴퓨터(92)는 카세트(6A), 기판 G 및 기판 반송기(4A)의 상태를 각각 파악하고, 이에 의거하며 처리를 계속할 것인지 여부를 판정한다(공정 S15). 이 공정 S15의 판정 결과가 NO일 때에는, 반입/반출부(2A)가 정상 상태로 회복할 때까지 기판 G의 처리를 중단 또는 정지한다.
한편, 공정 S15의 판정 결과가 YES일 때에는 기판 반송기(4A)를 홈 위치로 복귀시켜(공정 S16), 기판 반송기(4A)를 리세트시킨다(공정 S17). 그리고, 반입/반출부(2A)가 정상 상태로 회복되면, 기판 반송기(4A)를 홈 위치로부터 카세트(6A)의 전면(前面)으로 이동시키고, 센서(18A)를 이용하여 다시 맵핑한다(공정 S4). 얻어진 정보를 CPU(8)로 보내어, 맵핑 데이터를 갱신한다. 이와 같이, 다시 맵핑함으로써 얻어진 최신의 맵핑 데이터에 근거하여 처리 대상 기판 Gt를 선정하고, 이것을 카세트(6A)로부터 꺼낸다(공정 S5). 그리고, 기판 Gt에 대하여 일련의 레지스트 처리를 실행한다(공정 S6). 미처리 기판 G가 카세트(6A)내로부터 없어질 때까지 공정 S5~S9를 반복한다.
상기의 방법에 의하면, 기판 G의 반송 실수를 방지할 수 있음과 동시에 기판 G의 손상을 효과적으로 방지할 수 있으므로, 처리 효율의 향상 및 양품률의 향상을 아울러 도모할 수 있다.
다음에, 제 8 도 내지 제 10 도를 참조하여 본 발명의 다른 실시예에 대하여 설명한다. 또한, 본 실시예의 장치(1B)가 상기 설명한 제 1 실시예의 장치(1)와 실질적으로 공통되는 부분에 대한 설명은 생략한다.
반도체 웨이퍼용 레지스트 처리 시스템(1B)에서는, 반입/반출부(2B)에 두개의 공급용 카세트(6F)및 두개의 회수용 카세트(6G)가 놓여져 있다. 공급용 카세트(6F)내에는 미처리(레지스트 처리전)의 웨이퍼 W가 수납되고, 회수용 카세트(6G)내에는 처리가 완료된(레지스트 처리후) 웨이퍼 W가 수납되도록 되어 있다.
CPU(8)는 모니터용 디스플레이(91)가 접속되어 있다. 디스플레이(91)의 표시 화면을 봄으로써, 작동자는 장치(1B)에 있어서의 웨이퍼 W의 상황을 파악할 수 있도록 되어 있다.
각 처리 유닛마다 센서(50)가 마련되어, 이 센서(50)에 의해 웨이퍼 W의 식별 부호나 장치의 종류 등이 검출되도록 되어 있다. 각 센서(50)는 CPU(8)로 검출신호를 보내도록 되어 있다.
다음에, 제 9 도 내지 제 10 도의 플로우챠트를 참조하면서, 레지스트 처리 시스템에 문제가 발생하여 처리를 중단했을 때에, 처리 도중의 웨이퍼(중도 웨이퍼)를 재이용하는 경우에 대하여 설명한다.
반입/반출부(2B)에 카세트(6F, 6G)를 각각 반입하여, 이것을 탑재대(2a) 상에 세트한다(공정 S21). 카세트(6F)내에는 25장의 미처리(레지스트 처리전)의 반도체 웨이퍼 W가 수용되어 있다. 카세트(6G)는 처리 개시전에는 비어 있는 상태이다.
탑재대(2a) 상의 카세트(6F, 6G)를 각각 검출하고, 검출 신호를 CPU(8)로 보낸다. CPU(8)는 검출 신호에 근거하여 탑재대(2a) 상에 카세트(6F, 6G)가 있는지 여부를 우선 판별한다(공정 S22). 공정 S22의 판정 결과가 NO일 때에는 알람 시스템(9)을 작동시켜(공정 S31), 탑재대(2a) 상에 카세트(6F, 6G)가 없다는 것을 작동자 및 호스트 컴퓨터(92)에 알린다. 작동자 또는 카세트 반송기(20)는 카세트(6F, 6G)를 탑재대(2a) 상에 세트한다(공정 S21).
한편, 공정 S22의 판정 결과가 YES일 때에는, CPU(8)는 검출 신호에 근거하여 카세트(6F, 6G)의 세트 상태가 정상인지 여부를 판정한다(공정 S23). 이 공정 S23의 판정 결과가 NO일 때에는 알람 시스템(9)을 작동시켜(공정 S32), 카세트(6F, 6G)가 소정 위치에 놓여져 있지 않다는 것을 작동자 및 호스트 컴퓨터(92)에 알린다. 작동자 또는 카세트 반송기(20)는 카세트(6F, 6G)를 탑재대(2a) 상의 소정 위치에 세트한다(공정 S33).
또한, 탑재대(2a) 상에 카세트(6F, 6G)가 없다고 검지된 경우나, 또는 처음에는 카세트(6F, 6G)가 있다고 검지하고, 그 후에 카세트(6F, 6G)가 없다고 타이머 설정 시간 경과후에도 계속하여 검출하는 경우에도, 이 신호가 CPU(8)에 보내어진다. CPU(8)는 이 신호에 근거하여 알람 시스템(9)을 동작시킨다(공정 S31, 공정 S32).
한편, 공정 S23의 판정 결과가 YES일 때에는, 맵핑 센서(18)에 의해 카세트(6F)내의 웨이퍼 W를 위치 검출하여, 이 위치 검출 정보를 맵핑 데이터로서 CPU(8) 및 호스트 컴퓨터(92) 각각에 저장한다(공정 S24). 이 맵핑 데이터와 이미 저장된 소정의 레시피에 근거하여 CPU(8)는 카세트(6F)내의 웨이퍼 W중에서 처리 대상으로 될 웨이퍼 Wt를 선정하고, 핀셋(15)에 의해 선정 웨이퍼 Wt를 카세트(6)내에서 꺼낸다(공정 S25).
또한, 핀셋(15)은 선정 웨이퍼 Wt를 제 1 메인 암(10)에 수수한다. 웨이퍼 Wt는 제 1 메인 암(10)에 의해 처리 유닛(334~337a)으로 차례차례 반입되고, 제 2 메인 암(10a)에 의해 처리 유닛(338~339)으로 차례차례 반입되며, 또한 노광 장치(40)로 반입된 후, 이들의 처리 유닛 및 장치에서 이미 프로그래밍된 순서로 차례 차례 처리된다(공정 S26). 즉, 웨이퍼 Wt는 세정 처리되어, 점착 처리되고, 레지스트 도포되고, 프리 베이크되고, 냉각되고, 노광 처리되고, 현상 처리되고, 포스트 베이크된 후, 냉각된다.
CPU(8)는 처리부(3B) 및 반입/반출부(2B)에 이상이 있는지 여부를 판정한다(공정 S27). 이 공정 S27의 판정 결과가 NO일 때에는, 회수용 카세트(6G)의 위치를 검출하고, 이 위치 검출 신호에 따라서 CPU(8)는 기판 반송기(4)에 지령 신호를 보내어, 핀셋(15)에 의해 처리 완료된 웨이퍼 Wt를 회수용 카세트(6G)의 소정 장소에 수납한다(공정 S28).
또한, 상기 서술한 맵핑 데이터에 근거하여 CPU(8)는 카세트(6F)내에 미처리(레지스트 처리전)의 웨이퍼 W가 있는지 여부를 판정한다(공정 S29). 이 공정 S29의 판정 결과가 YES일 때에는 미처리의 웨이퍼 W를 카세트(6F)내로부터 꺼내어(공정 S25), 소정의 레시피에 따라 웨이퍼 W를 차례차례 처리한다(공정 S26). 공정S26에서는 소정의 레시피(타임 테이블)에 따라서, CPU(8)가 일련의 처리 프로를 시간 제어(시퀀셜 제어)한다. 이 시간 제어의 대상은 임의의 소정 처리에서 다음 처리까지의 기판 이동 시간이나 처리 자체에 소요되는 처리 소요 시간이다.
한편, 공정 S29의 판정 결과가 NO일 때에는, 그 카세트(6F)를 반입/반출부(2B)로부터 반출한다(공정 S30). 이에 따라, 일련의 레지스트 처리를 모두 종료하는 한편, 처리가 완료된 웨이퍼 W는 카세트(6G)마다 다음의 공정으로 이송된다.
한편, 상기 공정 S27의 판정 결과가 YES일 때에는, 알람 시스템(9)을 작동시켜, 처리부(3B), 노광부(40) 및 반입/반출부(2B)에 이상이 발생한 것을 작동자 및 호스트 컴퓨터(92)에 알린다(공정 S34). 예를 들면, 타임 테이블로부터 벗어난 기판이 검출되거나, 반송기의 구동계의 과(過)전류가 흐른 것이 검출되거나 하면, CPU(8)는 처리부(3)에 이상이 있다고 판정한다(공정 S27).
다음에, 작동자 및 호스트 컴퓨터(92)는 처리부(3B), 노광부(40) 및 반입/반출부(2B)의 상태를 각각 파악하고, 이것에 근거하여 처리를 계속할 것인지 여부를 판정한다(공정 S35). 이 공정 S35의 판정 결과가 YES일 때에는, 기판 반송기(4)를 홈(home) 위치로 되돌려(공정 S36), 기판 반송기(4)를 리세트한다(공정 S37). 그리고, 반입/반출부(2B)가 정상 상태로 회복하면, 기판 반송기(4)를 홈 위치에서 카세트(6F, 6G)의 전면으로 이동시키고, 센서(18)를 이용하여 다시 맵핑한다(공정 S24). 맵핑 데이터에 변경이 없는 경우에는, 핀셋(15)에 의해 카세트(6F)내의 소정 장소로부터 웨이퍼 W를 꺼내어, 처리부(3)로 반송한다.
한편, 공정 S35의 판정 결과가 NO일 때에는, 정상 상태로 회복할 때까지, 처리부(3B), 노광부(40) 및 반입/반출부(2B)의 동작을 정지시킨다(공정 S41). 센서(50)를 이용하여 처리 도중의 웨이퍼 W의 유무 및 종류를 각각 검출하여, 이들 검출 신호를 CPU(8)로 보낸다. CPU(8)는 호스트 컴퓨터(92)와 교신하여, 처리 도중의 웨이퍼 W마다 종료 포트로 되는 카세트(6F, 6G)를 지정한다(공정 S42). 이어서, 카세트(6F, 6G)내의 웨이퍼 W를 맵핑하고(공정 S43), 도중의 웨이퍼 W를 지정 카세트(6F, 6G)로 각각 회수한다(공정 S44). 공정 S44에서는, 전혀 처리되지 않은 웨이퍼 W는 공급용 카세트(6F)내로 그대로 복귀시킨다. 또한, 처리 도중의 중도 웨이퍼 W는 공급용 카세트(6F)로 회수된다. 그리고, 처리가 완료된 웨이퍼 W는 회수용 카세트(6G)에 회수된다.
또한, CPU(8)는 처리 진척 상황의 데이터를 중도 웨이퍼 W마다 호스트 컴퓨터(92)로 보낸다(공정 S45). 또한, CPU(8)는 디스플레이(91)에 장치(1B)내의 상황을 표시한다(공정 S46). 예를 들면, 1번의 웨이퍼 W는 도포중에 정지, 2번의 웨이퍼 W는 메인 암(10)으로 반송중 정지, 3번의 웨이퍼 W는 브러시 세정중에 정지, 4번의 웨이퍼 W는 처리부(3)로의 반송전 미처리 상태 등의 상태가 문자 또는 결정된 숫자등으로 디스플레이(91)의 화면 상에 표시된다.
작동자는 디스플레이(91)의 표시 화면을 보면서, 호스트 컴퓨터(92)로부터 전송되어 오는 데이터를 해석한다(공정 S47). 그리고, 데이터의 해석에 근거하여 회수한 중도 웨이퍼 W마다 재이용할 수 있는지 여부를 판정한다(공정 S48).
공정 S48의 판정 결과가 NO일 때에는 그 중도 웨이퍼 W는 폐기한다(공정 S50). 한편, 공정 S48의 판정 결과가 YES일 때에는 그 중도 웨이퍼 W에 대하여 미처리 공정을 실행한다(공정 S49). 예를 들면, 레지스트 도포가 중단된 회수 웨이퍼 W의 경우에는 도포 레지스트를 웨이퍼 W로부터 제거하여, 세정, 건조한다. 그리고, 이 웨이퍼 W에 재차 레지스트를 도포한다. 그리고, 재도포한 레지스트를 노광하여, 현상한다.
상기 장치 및 방법에 따르면, 디스플레이(91) 상에 각 웨이퍼 W의 처리 상태가 실시간(real time)으로 화면 표시되므로, 작업자 등은 각 처리 장치의 구동이 정지하였을 때의 처리중인 웨이퍼 W의 처리 상황을 정확히 파악할 수 있다.
다음에, 제 11 도를 참조하면서, 본 발명의 다른 실시예에 관하여 설명한다. 본 실시예에서는 반도체 웨이퍼를 에칭하는 에칭 처리 시스템에 적용한 경우에 관하여 설명한다. 또한, 본 실시예에 있어서 상술한 실시예와 공통되는 부분에 대한 설명은 생략한다.
에칭 처리 시스템(IC)은 반입/반출부(2C)와, 처리부(3C)와, 기판 반송기(4C)와, 수수부(5C)를 구비하고 있다. 기판 반송기(4C)의 양측에는 카세트(6F, 6G)내의 웨이퍼 W의 상태를 검출하는 맵핑 센서(도시하지 않음)가 장착되어 있다.
수수부(5C)에는 반입/반출부(2C)로부터 반송되어 온 웨이퍼 W의 위치 정합을 위한 얼라인먼트부(alignment 部)(470)가 마련되어 있다.
한편, 처리부(3C)는 진공하에서 웨이퍼 W의 주(主) 에칭을 수행하는 제 1 에칭 장치(481)와, 에칭후 처리로서의 애싱(ashing) 처리 및 라이트 에칭 처리를 수행하는 제 2 에칭 장치(482)를 구비하고 있다. 제 1 에칭 장치(481) 및 제 2 에칭 장치(482)는 제 1 및 제 2 로드 록실(load lock 室)(483, 484)에 각각 연결되어 있다. 또한, 제 1 에칭 장치(481)와 제 2 에칭 장치(482) 사이에도, 제 3 로드 록실(485)이 연결되어 있다.
수수 스테이지(487)는 제 1 내지 제 3 로드 록 실(483, 484, 485)의 주위를 둘러싸도록 배치되어 있다. 이 수수 스테이지(487)는 웨이퍼 W를 일시적으로 탑재하기 위한 승강 가능한 탑재대(486)를 구비하고 있다. 이들 각 로드 록실(483~485)의 대기측(大氣側) 및 에칭 장치측에는 각각 게이트 밸브(488)가 마련되어 있다.
제 1 및 제 2 에칭 장치(481, 482)내, 제 1 내지 제 3 로드 록실(483~485) 내 및 수수 스테이지(487)의 근방 위치에는, 각각 웨이퍼 W의 처리 상태의 위치를 검출하기 위한 센서(450)가 각각 마련되어 있다. 이 센서(450)는 CPU(8)에 접속되어 있다.
다음에, 상기와 같이 구성되는 에칭 처리 시스템의 동작에 대하여 설명한다.
우선, 기판 반송기(4C)의 핀셋(415)에 의해 공급용 카세트(6F)내로부터 소정의 웨이퍼 W를 꺼내어, 얼라인먼트부(470)에서 위치 정합(오리엔테이션 플랫(orientation flat)의 위치 정합)을 수행한 후, 이것을 수수 스테이지(487)로 전달한다.
다음에, 제 1 로드 록실(483)과 제 1 에칭 장치(481) 내부를 거의 동일한 진공도, 예를 들면, 1x10-3Torr 이하로 되도록 설정해 두고, 제 1 로드 록실(483)의 게이트 밸브(488)를 열어 제 1 로드 록실(483)로부터 제 1 에칭 장치(481)내로 웨이퍼 W를 반입하고, 그 후 제 1 로드 록실(483)과 제 1 에칭 장치(481)간의 게이트 밸브(88)를 닫는다.
또한, 제 1 에칭 장치(481)내에 에칭 가스로서 (CF4+CHF3+Ar)가스를 도입함과 동시에, 장치 내부를 300mTorr로 될 때까지 진공 배기한다. 이어서, 도시하지 않은 전극 사이에 1300W의 고주파 전력을 인가하면, 장치 내부에 가스 플라즈마가 생성되고, 이에 따라 웨이퍼 W의 박막층이 에칭된다.
에칭 처리후, 제 3 로드 록실(485)을 통하여 웨이퍼 W를 제 2 에칭 장치(482)내로 반입하여, 애싱 처리 및 라이트 에칭을 수행한다. 이 경우, 우선 제 2 에칭 장치(482) 내부를 약 1 Torr로 함과 동시에, 장치내의 온도를 약 250℃로 설정한다. 그리고, 애싱 처리 가스로서 O2가스를 약 3000Sccm의 유량으로 공급함과 동시에, 700W의 고주파 전력을 전극간에 인가해 플라즈마화하여, 웨이퍼 W를 애싱 처리한다.
애싱 처리후, 웨이퍼 W는 제 2 로드 록실(484)에 반입된 다음, 수수 스테이지(487)를 통하여 반송 기구(4C)에 의해 수취되고, 회수용의 카세트(6G) 내부에 반입되어, 일련의 처리가 완료된다.
또한, 에칭 처리 시스템(1C)이 어떤 문제에 의해 정지하면, 알람 시스템(9)이 작동하여, 작업자는 그것을 알 수 있다. 작업자는 시스템(1C)의 리세트를 수행한 후에 스위치를 ON으로 하면, 각각의 개소에 마련된 센서(450)에 의해 처리중인 웨이퍼 W의 처리 상황이 검출되어 디스플레이(91)의 화면 상에 표시된다. 또한, 기판 반송기(4C)의 맵핑 센서(418)에 의해 카세트(6F)내의 웨이퍼 W의 상태 및 회수용 카세트(6G)내의 웨이퍼 W의 상태가 검출된다. 이에 따라, 예를 들어, 1번의 웨이퍼 W는 제 2 에칭 장치(482)중에서 정지, 2번의 웨이퍼 W는 제 3 로드 록실(485) 중에서 정지, 3번의 웨이퍼 W는 제 1 에칭 장치(481)중에서 정지, 4번의 웨이퍼 W는 처리부(3C)로의 반송전의 미처리 상태 등의 상태가 문자 또는 결정된 숫자 등으로 디스플레이(91)의 화면상에 표시된다. 또한, 미처리된 웨이퍼 W는 카세트(6F)로 복귀되고, 처리 도중의 웨이퍼 W과 처리 완료된 웨이퍼 W는 회수용 카세트(6G) 내부로 수납된다. 이렇게 하여, 미처리 또는 처리 도중(레지스트 도포 등의 각각의 처리는 완료)의 웨이퍼 W를 회수한 후에, 작업자가 나머지의 처리중(레지스트 도포 등의 개개의 처리가 완료되지 않음)인 중도 웨이퍼 W를 제거하여, 에칭 처리 시스템(1C)을 기동시켜서, 이후의 처리를 계속 수행할 수 있다.

Claims (21)

  1. 반입/반출부의 복수의 카세트로부터 기판을 꺼내어, 꺼낸 기판을 처리부에 반입하고, 이것을 차례대로 처리하여, 처리된 기판을 반입/반출부의 복수의 카세트에 수납하는 기판 처리 방법에 있어서,
    (a) 처리 개시전에 카세트 및 기판의 초기 조건을 설정하는 공정과,
    (b) 이 초기 조건에 기초하여, 기판이 수납된 카세트를 각각 반입/반출부에 세트하는 공정과,
    (c) 반입/반출부에 세트된 카세트의 상태를 각각 검출하고, 이들의 검출 결과에 기초하여 각 카세트가 상기 공정(a)에서 설정된 상태에 있는지 여부를 각각 판정하는 공정과,
    (d) 상기 공정(c)에서 적어도 1개의 카세트가 NO라고 판정된 경우에, 그 카세트의 상태를 표시하는 공정과,
    (e) 상기 공정(d)의 표시에 기초하여, 그 카세트를 상기 공정(a)에서 설정된 상태로 다시 세트하는 공정과,
    (f) 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하고, 이들의 검출 결과에 기초하여 맵핑 데이터를 얻는 공정과,
    (g) 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 반입/반출부에 세트된 카세트내로부터 기판을 선출하는 공정과,
    (h) 선출한 기판을 카세트로부터 꺼내어, 이것을 처리부에 반송하고, 상기 초기 조건에 따라 처리하는 공정과,
    (i) 처리된 기판을 반입/반출부에 세트된 카세트내에 수납하는 공정을 갖는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 공정(c)에서는, 반입/반출부에 있어서의 카세트 유무를 검출하고, 상기 공정(d)에서는, 상기 공정(c)에 있어서 카세트가 초기 조건 설정 위치에 없다고 판정된 경우에, 이것을 표시하며, 상기 공정(e)에서는, 상기 공정(a)에서 설정된 초기 조건 설정 위치에 카세트를 다시 세트하는 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서, 상기 공정(c)에서는, 카세트의 상태를 검출하기 위한 동작이 잘못되었다고 판정하고, 상기 공정(d)에서는, 상기 검출 동작이 오동작인 것을 표시하고, 또한 카세트의 상태를 검출하기 위한 동작을 정상화한 후에, 상기 공정(c)로 되돌아오는 것을 특징으로 하는 기판 처리 방법.
  4. 제1항에 있어서, 상기 공정(h)에서는, 기판 반송 수단의 동작에 이상이 생긴 경우, 이 기판 반송 수단을 초기화한 후에, 상기 공정(f)으로 되돌아가는 것을 특징으로 하는 기판 처리 방법.
  5. 제4항에 있어서, 상기 공정(f)에서는, 반입/반출부에 세트된 카세트내에 존재하는 기판의 종류를 검출하는 것을 특징으로 하는 기판 처리 방법.
  6. 제1항에 있어서, 상기 공정(b)에서는, 카세트를 반송/반출부의 설정 위치에 움직이지 않도록 고정 유지하고, 상기 공정(c)에서는, 카세트의 고정 유지가 적절하게 이루어져 있는지 여부를 판정하고, 상기 공정(d)에서는, 카세트의 고정 유지가 적절하게 이루어져 있지 않은 것을 표시하고, 또한 카세트를 고정 유지하기 위한 동작을 정상화한 후에, 상기 공정(b)로 되돌아가는 것을 특징으로 하는 기판 처리 방법.
  7. 제1항에 있어서, 상기 공정(d)에서는, 상기 공정(c)에서 적어도 1개의 카세트 상태가 NO라고 판정된 경우에, 경보를 울리는 것을 특징으로 하는 기판 처리 방법.
  8. 제1항에 있어서, 상기 공정(d)에서는, 처리부, 반입/반출부 및 기판 반송 수단 중의 적어도 1개에 이상이 발생했을 때에, 경보를 울리는 것을 특징으로 하는 기판 처리 방법.
  9. 제1항에 있어서, 상기 공정(a)에서는, 전회(前回)의 처리에 있어서 공정(f)에서 얻어진 맵핑 데이터를 이용하여 카세트 및 기판의 초기 조건을 설정하는 것을 특징으로 하는 기판 처리 방법.
  10. 반입/반출부의 복수의 카세트로부터 기판을 꺼내어, 꺼낸 기판을 처리부에 반입하고, 이것을 차례대로 처리하여, 처리된 기판을 반입/반출부의 회수용 카세트에 수납하는 기판 처리 방법에 있어서,
    (A) 처리 개시전에 공급용 카세트, 회수용 카세트 및 기판의 초기 조건을 각각 설정하는 공정과,
    (B) 이 초기 조건에 기초하여 상기 공급용 카세트 및 회수용 카세트를 각각 반입/반출부에 세트하는 공정과,
    (C) 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하고, 이들의 검출 결과에 기초하여 맵핑 데이터를 얻는 공정과,
    (D) 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 상기 공급용 카세트내로부터 기판을 선출하는 공정과,
    (E) 선출한 기판을 상기 공급용 카세트로부터 꺼내어, 이것을 처리부에 반송하고, 상기 초기 조건에 따라 처리하는 공정과,
    (F) 상기 처리부의 동작이 정지하여 기판의 처리가 중단된 경우에, 처리중인 기판, 처리된 기판 및 반송중인 기판의 상태를 각각 검출하여 표시하는 공정과,
    (G) 상기 공정(F)의 표시, 상기 맵핑 데이터 및 상기 초기 조건에 기초하여, 처리중인 기판, 처리된 기판 및 반송중인 기판을 각각 어느 카세트에 수납할 것인지를 판정하는 공정과,
    (H) 상기 공정(G)의 판정에 따라서, 처리중인 기판, 처리된 기판 및 반송중인 기판을 상기 회수용 카세트 또는 공급용 카세트에 각각 수납하는 공정을 갖는 것을 특징으로 하는 기판 처리 방법.
  11. 제10항에 있어서, 상기 공정(E)에서는, 기판 반송 수단의 동작에 이상이 생긴 경우에, 이 기판 반송 수단을 초기화한 후에, 상기 공정(C)로 되돌아가는 것을 특징으로 하는 기판 처리 방법.
  12. 제11항에 있어서, 상기 공정(C)에서는, 반입/반출부에 세트된 카세트내에 존재하는 기판의 종류를 검출하는 것을 특징으로 하는 기판 처리 방법.
  13. 제10항에 있어서, 상기 공정(B)에서는, 카세트를 반입/반출부의 설정 위치에 움직이지 않도록 고정 유지하고, 또한 카세트의 고정 유지가 적절하게 이루어져 있는지 여부를 판정하며, 카세트의 고정 유지가 적절하게 이루어져 있지않은 경우에는 그것을 표시하고, 또한 카세트를 고정 유지하기 위한 동작을 정상화하는 것을 특징으로 하는 기판 처리 방법.
  14. 제10항에 있어서, 상기 공정(F)에서는, 처리부, 반입/반출부 및 기판 반송 수단중의 적어도 1개에 이상이 발생했을 때에, 경보를 울리는 것을 특징으로 하는 기판 처리 방법.
  15. 반입/반출부의 공급용 카세트로부터 기판을 꺼내고, 꺼낸 기판을 처리부에 반입하고, 이것을 차례대로 처리하여, 처리된 기판을 반입/반출부의 회수용 카세트에 수납하는 기판 처리 장치에 있어서, 처리 개시전에 카세트 및 기판의 초기 조건을 설정하는 수단과, 공급용 카세트 및 회수용 카세트가 탑재된 탑재대를 갖는 반입/반출부와, 기판을 처리하기 위한 복수의 처리 유닛을 갖는 처리부와, 상기 초기 조건에 기초하여 공급용 카세트 및 회수용 카세트를 상기 반입/반출부에 세트하는 수단과, 상기 반입/반출부에 세트된 공급용 카세트로부터 기판을 꺼내고, 상기 처리부에 기판을 반송하는 기판 반송기와, 상기 반입/반출부에 세트된 카세트내에 존재하는 기판을 각각 검출하는 제 1 센서와, 이 제 1 센서의 검출 결과에 기초하여 상기 카세트내의 기판의 맵핑 데이터를 작성하고, 이 맵핑 데이터를 저장하는 수단과, 상기 데이터 저장 수단으로부터 맵핑 데이터를 불러내어, 이 맵핑 데이터와 상기 초기 조건에 기초해 상기 기판 반송기를 제어하는 제어 수단과, 상기 반입/반출부에 세트된 공급용 카세트 및 회수용 카세트의 상태를 검출하는 제 2 센서와, 이 제 2 센서에서 검출한 카세트의 상태를 표시하는 표시 수단을 포함하고, 상기 제어 수단은, 상기 제 2 센서에서 검출한 카세트의 상태가 상기 초기 조건으로부터 벗어나 있는 경우에, 상기 카세트의 세트 수단에 대하여 상기 초기 조건에 따라서 공급용 카세트 및 회수용 카세트를 상기 탑재대에 다시 세트시킬 수 있는 것을 특징으로 하는 기판 처리 장치.
  16. 제15항에 있어서, 상기 제 2 센서는, 상기 반입/반출부의 카세트에 빔광을 출사하는 발광 소자와, 카세트로부터의 반사광을 수광하는 수광 소자를 포함하고, 각 탑재대에 카세트가 있는지 여부를 검출하는 것을 특징으로 하는 기판 처리 장치.
  17. 제15항에 있어서, 상기 제 1 및 제 2 센서의 동작을 각각 검출하고, 이들의 검출 신호를 상기 제어 수단으로 보내는 수단을 더 포함하고, 이 수단으로부터의 검출 신호에 기초하여 상기 제 1 및 제 2 센서중 적어도 한쪽은 오동작하고 있다고 상기 제어 수단이 판정한 경우에, 이것을 상기 표시 수단에 표시하는 것을 특징으로 하는 기판 처리 장치.
  18. 제15항에 있어서, 상기 기판 검출 수단과 기판을 선출하는 검출 수단을 일체적으로 마련함과 더불어, 기판 종류의 검출 기능을 더 갖는 것을 특징으로 하는 기판 처리 장치.
  19. 제15항에 있어서, 상기 카세트는 플랜지부를 갖고 있고, 상기 세트 수단은, 케이스내에 마련된 록크 편과, 이 록크 편을 케이스로부터 돌출시키는 솔레노이드 구동부와, 상기 록크 편을 케이스내로 되돌려 당기는 스프링을 포함하고, 상기 록크 편을 케이스로부터 돌출시키면, 탑재대 상에 놓여진 카세트의 플렌지부가 록크 편에 의해서 탑재대에 압착되는 것을 특징으로 하는 기판 처리 장치.
  20. 제15항에 있어서, 상기 처리부내에 존재하는 기판을 검출하는 제 3 센서와, 기판의 처리중에 상기 처리부를 정지시킨 경우에, 상기 제 3 센서로부터 얻어진 검출 정보와 상기 초기 조건 및 맵핑 데이터에 기초하여, 처리가 중단된 기판의 상태를 판정하는 수단을 더 포함하고, 처리가 중단된 기판의 상태 판정 결과를 상기 표시 수단에 표시함과 동시에, 이 판정 결과에 기초하여 상기 제어 수단은 상기 처리가 중단된 기판을 상기 공급용 카세트 또는 회수용 카세트중 어느 하나로 상기 기판 반송기에 의해 수납시키는 것을 특징으로 하는 기판 처리 장치.
  21. 제15항에 있어서, 처리부, 반입/반출부 및 기판 반송기중 적어도 1개에 이상이 발생했을 때에, 경보를 울리는 알람 시스템을 더 포함하고 있는 것을 특징으로 하는 기판 처리 장치.
KR1019960024035A 1995-06-27 1996-06-26 기판처리 방법 및 기판처리 장치 KR100286182B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18353995A JP3328869B2 (ja) 1995-06-27 1995-06-27 処理方法及び処理装置
JP95-183540 1995-06-27
JP95-183539 1995-06-27
JP18354095A JP3350840B2 (ja) 1995-06-27 1995-06-27 処理方法及び処理装置

Publications (2)

Publication Number Publication Date
KR970003393A KR970003393A (ko) 1997-01-28
KR100286182B1 true KR100286182B1 (ko) 2001-04-16

Family

ID=26501940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024035A KR100286182B1 (ko) 1995-06-27 1996-06-26 기판처리 방법 및 기판처리 장치

Country Status (3)

Country Link
US (1) US5700127A (ko)
KR (1) KR100286182B1 (ko)
TW (1) TW309503B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321331B1 (ko) 2012-05-21 2013-10-23 주식회사 엔씨디 태양전지용 박막 증착 시스템

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0776035A4 (en) * 1995-06-08 2003-02-12 Kokusai Electric Co Ltd SUBSTRATE TRANSPORT DEVICE
JPH0936198A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd 真空処理装置およびそれを用いた半導体製造ライン
JP3364390B2 (ja) * 1995-12-30 2003-01-08 東京エレクトロン株式会社 検査装置
US6203582B1 (en) * 1996-07-15 2001-03-20 Semitool, Inc. Modular semiconductor workpiece processing tool
US6752584B2 (en) * 1996-07-15 2004-06-22 Semitool, Inc. Transfer devices for handling microelectronic workpieces within an environment of a processing machine and methods of manufacturing and using such devices in the processing of microelectronic workpieces
US6672820B1 (en) * 1996-07-15 2004-01-06 Semitool, Inc. Semiconductor processing apparatus having linear conveyer system
US6749391B2 (en) 1996-07-15 2004-06-15 Semitool, Inc. Microelectronic workpiece transfer devices and methods of using such devices in the processing of microelectronic workpieces
US6091498A (en) * 1996-07-15 2000-07-18 Semitool, Inc. Semiconductor processing apparatus having lift and tilt mechanism
US6645355B2 (en) 1996-07-15 2003-11-11 Semitool, Inc. Semiconductor processing apparatus having lift and tilt mechanism
US6749390B2 (en) * 1997-12-15 2004-06-15 Semitool, Inc. Integrated tools with transfer devices for handling microelectronic workpieces
US6921467B2 (en) 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
JP3202929B2 (ja) * 1996-09-13 2001-08-27 東京エレクトロン株式会社 処理システム
TW466579B (en) * 1996-11-01 2001-12-01 Tokyo Electron Ltd Method and apparatus for processing substrate
JPH10144599A (ja) * 1996-11-11 1998-05-29 Tokyo Electron Ltd 回転処理装置およびその洗浄方法
US5803696A (en) * 1997-05-16 1998-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Safety interlock device for a standard manufacturing interface arm and equipment
US6280134B1 (en) 1997-06-17 2001-08-28 Applied Materials, Inc. Apparatus and method for automated cassette handling
JPH1111663A (ja) * 1997-06-27 1999-01-19 Tokyo Electron Ltd 基板搬送装置
US6099596A (en) * 1997-07-23 2000-08-08 Applied Materials, Inc. Wafer out-of-pocket detection tool
US6197117B1 (en) 1997-07-23 2001-03-06 Applied Materials, Inc. Wafer out-of-pocket detector and susceptor leveling tool
US6034000A (en) * 1997-07-28 2000-03-07 Applied Materials, Inc. Multiple loadlock system
JPH1154588A (ja) * 1997-07-30 1999-02-26 Tokyo Electron Ltd 基板搬送装置およびそれを用いた基板処理装置
KR100238251B1 (ko) * 1997-08-20 2000-01-15 윤종용 하나의 도포 및 현상을 수행하는 장치에 복수의 정렬 및 노광장치를 병렬적으로 인-라인시킨 포토리쏘그래피장치
US6053687A (en) * 1997-09-05 2000-04-25 Applied Materials, Inc. Cost effective modular-linear wafer processing
US5801634A (en) * 1997-09-08 1998-09-01 Sony Corporation Signal tower controller
JP3468056B2 (ja) * 1997-09-23 2003-11-17 東京エレクトロン株式会社 基板検出装置
US6071055A (en) * 1997-09-30 2000-06-06 Applied Materials, Inc. Front end vacuum processing environment
US6257827B1 (en) * 1997-12-01 2001-07-10 Brooks Automation Inc. Apparatus and method for transporting substrates
TW444275B (en) * 1998-01-13 2001-07-01 Toshiba Corp Processing device, laser annealing device, laser annealing method, manufacturing device and substrate manufacturing device for panel display
JP3741401B2 (ja) * 1998-02-27 2006-02-01 キヤノン株式会社 基板搬送装置、半導体製造装置および液晶プレート製造装置
DE19910478C2 (de) 1998-03-12 2002-02-28 Tokyo Electron Ltd Substrattransportverfahren und Substratbearbeitungssystem
US6203617B1 (en) * 1998-03-26 2001-03-20 Tokyo Electron Limited Conveying unit and substrate processing unit
US5952670A (en) * 1998-04-09 1999-09-14 Cypress Semiconductor Corp. Anti-wafer breakage detection system
US6065128A (en) * 1998-04-09 2000-05-16 Cypress Semiconductor Corp. Anti-wafer breakage detection system
KR100265287B1 (ko) * 1998-04-21 2000-10-02 윤종용 반도체소자 제조용 식각설비의 멀티챔버 시스템
KR20010014319A (ko) * 1998-05-01 2001-02-26 히가시 데츠로 막 두께 측정 장치, 기판 처리 방법 및 기판 처리 장치
US6215897B1 (en) 1998-05-20 2001-04-10 Applied Komatsu Technology, Inc. Automated substrate processing system
US6517303B1 (en) 1998-05-20 2003-02-11 Applied Komatsu Technology, Inc. Substrate transfer shuttle
US20040075822A1 (en) * 1998-07-03 2004-04-22 Nikon Corporation Exposure apparatus and its making method, substrate carrying method, device manufacturing method and device
US6450755B1 (en) * 1998-07-10 2002-09-17 Equipe Technologies Dual arm substrate handling robot with a batch loader
TW510840B (en) * 1998-07-14 2002-11-21 Siemens Ag Device for the automatic processing of workpiece
US6468814B1 (en) * 1998-07-24 2002-10-22 Leybold Inficon, Inc. Detection of nontransient processing anomalies in vacuum manufacturing process
JP3517121B2 (ja) * 1998-08-12 2004-04-05 東京エレクトロン株式会社 処理装置
US6672358B2 (en) * 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
JP2000150611A (ja) * 1998-11-06 2000-05-30 Canon Inc 試料の処理システム
TW484184B (en) * 1998-11-06 2002-04-21 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
TW490564B (en) * 1999-02-01 2002-06-11 Mirae Corp A carrier handling apparatus for module IC handler, and method thereof
US6086678A (en) * 1999-03-04 2000-07-11 Memc Electronic Materials, Inc. Pressure equalization system for chemical vapor deposition reactors
DE19921244A1 (de) * 1999-05-07 2000-11-16 Siemens Ag Anlage zur Bearbeitung von Wafern
JP3616275B2 (ja) 1999-05-31 2005-02-02 東京エレクトロン株式会社 液処理装置、それに用いる処理液供給ノズル、および液処理方法
US6623609B2 (en) 1999-07-12 2003-09-23 Semitool, Inc. Lift and rotate assembly for use in a workpiece processing station and a method of attaching the same
DE19945648C2 (de) * 1999-09-23 2001-08-02 Steag Hamatech Ag Vorrichtung zum Be- und Entladen von Substraten
DE19952194A1 (de) 1999-10-29 2001-05-17 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
US6298685B1 (en) 1999-11-03 2001-10-09 Applied Materials, Inc. Consecutive deposition system
US6949143B1 (en) * 1999-12-15 2005-09-27 Applied Materials, Inc. Dual substrate loadlock process equipment
KR100701578B1 (ko) * 2000-02-01 2007-04-02 동경 엘렉트론 주식회사 기판처리장치 및 기판처리방법
JP4054159B2 (ja) * 2000-03-08 2008-02-27 東京エレクトロン株式会社 基板処理方法及びその装置
JP4021125B2 (ja) * 2000-06-02 2007-12-12 東京エレクトロン株式会社 ウェハ移載装置の装置ユニット接続時に用いられるレールの真直性保持装置
US6709522B1 (en) * 2000-07-11 2004-03-23 Nordson Corporation Material handling system and methods for a multichamber plasma treatment system
TW512421B (en) 2000-09-15 2002-12-01 Applied Materials Inc Double dual slot load lock for process equipment
KR100701997B1 (ko) * 2000-11-27 2007-03-30 삼성전자주식회사 스핀 드라이어
US6945258B2 (en) * 2001-04-19 2005-09-20 Tokyo Electron Limited Substrate processing apparatus and method
JP3862514B2 (ja) * 2001-05-02 2006-12-27 キヤノン株式会社 ワーク搬送装置及びワーク搬送方法
US7316966B2 (en) 2001-09-21 2008-01-08 Applied Materials, Inc. Method for transferring substrates in a load lock chamber
US6991710B2 (en) 2002-02-22 2006-01-31 Semitool, Inc. Apparatus for manually and automatically processing microelectronic workpieces
US7114903B2 (en) 2002-07-16 2006-10-03 Semitool, Inc. Apparatuses and method for transferring and/or pre-processing microelectronic workpieces
JP4712379B2 (ja) * 2002-07-22 2011-06-29 ブルックス オートメーション インコーポレイテッド 基板処理装置
US20070183871A1 (en) * 2002-07-22 2007-08-09 Christopher Hofmeister Substrate processing apparatus
US8960099B2 (en) * 2002-07-22 2015-02-24 Brooks Automation, Inc Substrate processing apparatus
US7988398B2 (en) 2002-07-22 2011-08-02 Brooks Automation, Inc. Linear substrate transport apparatus
US7959395B2 (en) * 2002-07-22 2011-06-14 Brooks Automation, Inc. Substrate processing apparatus
KR200319645Y1 (ko) * 2003-04-28 2003-07-12 이규옥 웨이퍼 캐리어 고정 장치
JP4137750B2 (ja) * 2003-09-17 2008-08-20 株式会社Ｓｏｋｕｄｏ 熱処理装置、熱処理方法および基板処理装置
JP4279102B2 (ja) * 2003-09-22 2009-06-17 大日本スクリーン製造株式会社 基板処理装置及び基板処理方法
US7207766B2 (en) 2003-10-20 2007-04-24 Applied Materials, Inc. Load lock chamber for large area substrate processing system
US10086511B2 (en) 2003-11-10 2018-10-02 Brooks Automation, Inc. Semiconductor manufacturing systems
US20070269297A1 (en) 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
KR20070008533A (ko) * 2003-11-10 2007-01-17 블루쉬프트 테크놀로지스, 인코포레이티드. 진공-사용 반도체 핸들링 시스템에서 작업 편을 핸들링하기위한 방법 및 시스템
US7458763B2 (en) 2003-11-10 2008-12-02 Blueshift Technologies, Inc. Mid-entry load lock for semiconductor handling system
KR100578134B1 (ko) * 2003-11-10 2006-05-10 삼성전자주식회사 멀티 챔버 시스템
US20050230525A1 (en) * 2004-03-30 2005-10-20 Paterro Von F C Craft with magnetically curved space
US7497414B2 (en) 2004-06-14 2009-03-03 Applied Materials, Inc. Curved slit valve door with flexible coupling
US20060011475A1 (en) * 2004-06-30 2006-01-19 Hung-Hsiang Lin In-situ monitoring and controlling system for chemical vessels or tanks
JP4401879B2 (ja) * 2004-07-07 2010-01-20 東京エレクトロン株式会社 基板の回収方法及び基板処理装置
KR100656182B1 (ko) * 2004-08-16 2006-12-12 두산디앤디 주식회사 유기박막 소자의 양산 제작용 선형의 증착 공정 장치와 기판 이송 장치
TWI278416B (en) * 2004-12-09 2007-04-11 Au Optronics Corp Cassette stocker
JP4577886B2 (ja) * 2005-01-21 2010-11-10 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
JP4502127B2 (ja) * 2005-04-01 2010-07-14 株式会社ダイフク カセット保管及び被処理板の処理設備
JP4444154B2 (ja) * 2005-05-02 2010-03-31 大日本スクリーン製造株式会社 基板処理装置
KR20070004230A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 반도체 웨이퍼 이송용 로봇
US7508583B2 (en) * 2005-09-14 2009-03-24 Cytyc Corporation Configurable cytological imaging system
JP4884801B2 (ja) * 2005-10-06 2012-02-29 東京エレクトロン株式会社 処理システム
US7845891B2 (en) 2006-01-13 2010-12-07 Applied Materials, Inc. Decoupled chamber body
US8398355B2 (en) * 2006-05-26 2013-03-19 Brooks Automation, Inc. Linearly distributed semiconductor workpiece processing tool
US7665951B2 (en) 2006-06-02 2010-02-23 Applied Materials, Inc. Multiple slot load lock chamber and method of operation
JP4763527B2 (ja) * 2006-06-22 2011-08-31 大日本スクリーン製造株式会社 基板処理装置
US7845618B2 (en) 2006-06-28 2010-12-07 Applied Materials, Inc. Valve door with ball coupling
US8124907B2 (en) 2006-08-04 2012-02-28 Applied Materials, Inc. Load lock chamber with decoupled slit valve door seal compartment
US8057153B2 (en) * 2006-09-05 2011-11-15 Tokyo Electron Limited Substrate transfer device, substrate processing apparatus and substrate transfer method
KR101157157B1 (ko) * 2007-03-28 2012-06-20 삼성테크윈 주식회사 인쇄회로기판 얼라인 유니트 및 이를 갖는 표면 실장장치
US20080279658A1 (en) * 2007-05-11 2008-11-13 Bachrach Robert Z Batch equipment robots and methods within equipment work-piece transfer for photovoltaic factory
TW200919117A (en) 2007-08-28 2009-05-01 Tokyo Electron Ltd Coating-developing apparatus, coating-developing method and storage medium
JP4828503B2 (ja) * 2007-10-16 2011-11-30 東京エレクトロン株式会社 基板処理装置、基板搬送方法、コンピュータプログラムおよび記憶媒体
US9214372B2 (en) * 2008-08-28 2015-12-15 Tokyo Ohka Kogyo Co., Ltd. Substrate processing system, carrying device and coating device
US8919756B2 (en) * 2008-08-28 2014-12-30 Tokyo Ohka Kogyo Co., Ltd. Substrate processing system, carrying device, and coating device
WO2010055851A1 (ja) * 2008-11-14 2010-05-20 東京エレクトロン株式会社 基板処理システム
DE102008058805B4 (de) * 2008-11-24 2013-11-21 Asys Automatic Systems Gmbh & Co. Kg Bearbeitungssystem für flächige Substrate sowie Umsetzvorrichtung hierfür
JP5059054B2 (ja) * 2009-05-25 2012-10-24 東京エレクトロン株式会社 基板処理システム、基板検出装置および基板検出方法
US8602706B2 (en) * 2009-08-17 2013-12-10 Brooks Automation, Inc. Substrate processing apparatus
TWI373872B (en) * 2009-11-06 2012-10-01 Iner Aec Executive Yuan Transmitting system for planar sofc stack
JP5168300B2 (ja) * 2010-02-24 2013-03-21 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5557061B2 (ja) * 2012-01-04 2014-07-23 株式会社ダイフク 物品保管設備
JP6003859B2 (ja) * 2013-09-18 2016-10-05 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
US9082447B1 (en) 2014-09-22 2015-07-14 WD Media, LLC Determining storage media substrate material type
JP6697984B2 (ja) 2016-08-31 2020-05-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム
JP7261786B2 (ja) * 2018-02-16 2023-04-20 東京エレクトロン株式会社 加工装置
JP6851348B2 (ja) * 2018-08-15 2021-03-31 日本電子株式会社 真空装置及び復旧支援方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3851972A (en) * 1973-10-18 1974-12-03 Coulter Electronics Automatic method and system for analysis and review of a plurality of stored slides
JPS62145831A (ja) * 1985-12-20 1987-06-29 Mitsubishi Metal Corp ウエハの移載装置
JPH0719827B2 (ja) * 1985-12-23 1995-03-06 株式会社東芝 ウエ−ハ移替装置
US5030057A (en) * 1987-11-06 1991-07-09 Tel Sagami Limited Semiconductor wafer transferring method and apparatus and boat for thermal treatment of a semiconductor wafer
US4954721A (en) * 1988-03-30 1990-09-04 Tel Sagami Limited Apparatus for detecting an array of wafers
US5024570A (en) * 1988-09-14 1991-06-18 Fujitsu Limited Continuous semiconductor substrate processing system
JP2825618B2 (ja) * 1990-06-26 1998-11-18 東京エレクトロン株式会社 ウエハ搬送方法およびウエハ搬送装置
US5319216A (en) * 1991-07-26 1994-06-07 Tokyo Electron Limited Substrate detector with light emitting and receiving elements arranged in staggered fashion and a polarization filter
JPH0541442A (ja) * 1991-08-02 1993-02-19 Kokusai Electric Co Ltd ウエーハ計数方法及びその装置
JPH0582632A (ja) * 1991-09-19 1993-04-02 Nec Kyushu Ltd 半導体ウエーハ保管・運搬容器
JP3594090B2 (ja) * 1992-09-09 2004-11-24 株式会社日立国際電気 縦型拡散／ｃｖｄ装置及びウェーハ移載方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321331B1 (ko) 2012-05-21 2013-10-23 주식회사 엔씨디 태양전지용 박막 증착 시스템

Also Published As

Publication number Publication date
US5700127A (en) 1997-12-23
KR970003393A (ko) 1997-01-28
TW309503B (ko) 1997-07-01

Similar Documents

Publication Publication Date Title
KR100286182B1 (ko) 기판처리 방법 및 기판처리 장치
US7147166B2 (en) Substrate transfer apparatus, semiconductor manufacturing apparatus, and semiconductor device manufacturing method
JP2003045947A (ja) 基板処理装置及び露光装置
JP3328869B2 (ja) 処理方法及び処理装置
WO2004064134A1 (ja) 基板処理システム、基板処理装置、プログラムおよび記録媒体
JP4068404B2 (ja) 基板処理システム、基板処理装置、基板処理方法、プログラム及び記録媒体
JPH07153818A (ja) 半導体ウエハ認識装置
US6945258B2 (en) Substrate processing apparatus and method
KR102628421B1 (ko) 반송 로봇의 정상 여부 판단 시스템, 반송 로봇의 정상 여부 판단 방법 및 기판 처리 장치
US7591600B2 (en) Method and system for monitoring photolithography processing based on a batch change in light sensitive material
KR101927698B1 (ko) 이송 로봇, 기판 처리 장치 및 기판 처리 방법
JP3350840B2 (ja) 処理方法及び処理装置
US6990380B2 (en) Substrate processing apparatus and information storage apparatus and method
JP2002064057A (ja) 処理装置
JP3167089B2 (ja) 露光装置及び方法
CN115458437A (zh) 基板处理装置和基板处理方法
JP2003031644A (ja) 半導体製造装置
KR20060011671A (ko) 파티클 감지수단을 갖는 노광설비의 얼라인장치
JPH09260261A (ja) リソグラフィー装置
JP3711237B2 (ja) 基板処理装置
KR102222457B1 (ko) 토출 확인 지그 및 이를 이용한 토출 확인 방법
JPH02170520A (ja) 塗布現像装置
KR100495419B1 (ko) 반도체제조장치
KR20060030678A (ko) 반도체 제조 장비
JPH10189684A (ja) キャリア検出装置および基板処理装置、基板移替装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 16

EXPY Expiration of term