KR100186259B1 - 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법 - Google Patents

표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법 Download PDF

Info

Publication number
KR100186259B1
KR100186259B1 KR1019950012159A KR19950012159A KR100186259B1 KR 100186259 B1 KR100186259 B1 KR 100186259B1 KR 1019950012159 A KR1019950012159 A KR 1019950012159A KR 19950012159 A KR19950012159 A KR 19950012159A KR 100186259 B1 KR100186259 B1 KR 100186259B1
Authority
KR
South Korea
Prior art keywords
wafer
polishing
surface roughness
abrasive
polishing liquid
Prior art date
Application number
KR1019950012159A
Other languages
English (en)
Other versions
KR950034571A (ko
Inventor
크리쉬나 베파
에스. 위스니스키 마이클
일링 로이스
Original Assignee
헬렌 에프. 헤넬리
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헬렌 에프. 헤넬리, 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 헬렌 에프. 헤넬리
Publication of KR950034571A publication Critical patent/KR950034571A/ko
Application granted granted Critical
Publication of KR100186259B1 publication Critical patent/KR100186259B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

웨이퍼를 최종 연마하기 전에 웨이퍼의 표면 거칠기릍 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법은 연마액을 연마재에 인가하는 단계와, 웨이퍼의 저주파 표면 거칠기를 감소시키기 위해 웨이퍼를 연마재에 대해 상대적으로 움직이면서 상기 연마재와 연마액울 웨이퍼 표면에 접촉시키는 단계와, 제2 연마액을 상기 연마재에 인가하는 단계, 및 저주파 표면 거칠기를 추가로 감소시키기 위해 상기 웨이퍼를 연마재에 대해 상대적으로 움직이면서 상기 연마재와 연마액울 웨이퍼 표면에 접촉시키는 단계릍 포함하며, 상기 웨이퍼를 초벌연마후에 광간섭계로써 1mm×1mm 스캔으로 측정할 때 상기 웨이퍼가 1.0nm Ra 이하의 평균 표면 거칠기를 갖는다.

Description

표면 거칠기를 감소시키기 위한 반도제 웨이퍼의 초벌 연마방법
제1도는 연마된 웨이퍼의 각 로트(lot)의 평균 거칠기를 도시하고 있으며, 1A-8A 로 지시되는 것이 본 발명에 의하여 연마된 웨이퍼이고, 1B-8B 로 표시된 것은 종래기술에 의한 것이다.
제2도는 0.15㎛ 보다 큰 웨이퍼 당 LPD(light point defect)량을 도시하며, 여기서 □ 는 종래기술에 의해 연마된 웨이퍼를 가리키고, ■ 는 본 발명에 의해 초벌 연마된 것을 가리킨다.
제3도는 0.15㎛ 보다 큰 웨이퍼 당 LPD 의 수를 도시하며, 여기서 웨이퍼는 에피택셜 층으로써 코팅되고 ■는 종래기술에 의해 연마된 웨이퍼를 가리키고 □ 는 본 방법발명에 의해 초벌연마된 웨이퍼를 가리킨다.
본 발명은 반도체 웨이퍼의 초벌연마(rough polishing)에 관한 것이다. 특히, 본 발명은 웨이퍼의 표면 거칠기를 감소시키기 위한 실리콘 웨이퍼의 초벌 연마 방법에 관한 것이다.
연마되는 반도체 웨이퍼는 개별 웨이퍼로 잉곳을 슬라이싱하기 전에 트리밍과 배향 편평작업을 받게 되는 단결정 잉곳으로부터 준비된다. 웨이퍼의 에지는 추가의 공정중에 웨이퍼 손상을 피하기 위해 둥글게 된다. 그런다음, 웨이퍼는 슬라이스 처리에 의해 야기되는 표면 손상을 제거하고 각 웨이퍼의 반대면을 편평하고 평행하게 만들기 위해 연마용 슬러리로 처리된다(랩핑됨, lapped). 랩핑처리후에, 웨이퍼는 이전의 성형 (shaping) 공정에 의해 발생한 기계적인 손상을 제거하기 위해 화학적 에칭처리를 하게된다. 적어도 각 웨이퍼의 한 표면은 웨이퍼가 높은 반사도와 무손상 표면을 갖도록 콜로이드 실리카 슬러리와 화학 에칭액(etchant)에 의해 연마된다. 그런다음, 웨이퍼는 세정되고 포장되기 전에 검사를 받게 된다.
일반적으로 실리콘 웨이퍼는 스톡(stock)을 제거하기 위한 2 단계법초벌연마를 하고 이어서 비경면 헤이즈(haze)를 제거하기 위한 최종연마(final polishing)를 하게 된다. 연마되지 않은 웨이퍼는 그의 표면상에서 거칠기(roughness)의 고 및 저 주파수 성분을 갖는다. 고주파 거칠기는 헤이즈로 인한 표면으로부터 높은 광산란을 초래한다. 초벌연마와 이에 이은최종 연마 단계는 고 및 저 주파수 표면 거칠기를 최소화 하고 헤이즈를 감소시킨다.
실리콘 웨이퍼는 연마기의 아암상에 탑재되는 세라믹 연마 블럭에 웨이퍼를 왁스 본딩함으로써 연마되기 위한 준비가 된다. 연마기는 팰트(felt)패드에 함침된 하드 폴리우레탄으로 도금되는 세라믹 턴테이블을 포함한다. 종래의 2 단계 연마처리에서는 연마기 아암이 패드상으로 낮추어져 있으며 턴테이블은 나트륨 안정화 콜로이드 실리카 슬러리와 알칼리 에칭액이 상기 패드 표면상으로 투여되는 동안 회전한다. 웨이퍼의 표면은 이 표면으로부터 실리콘을 15-20㎛(Si 100)제거하기 위해 8 에서 10 분간 초벌 연마된다.
연마는 압력, 온도, 기계적 연마력 및 화학반응의 조합을 통하여 얻어진다. 웨이퍼에 인가되는 압력(노출된 실리콘 표면의 약 9 lb/in2)과 콜로이드 연마제는 화학반응이 용이하도록 온도를 50 내지 55℃ 로 상승시키는 반면, 알칼리 에칭액은 스톡제거를 가속화시킨다.
스톡제거가 완료될 때, 콜로이드 실리카 슬러리와 알칼리 에칭액의 흐름이 정지된다. 그런다음, 웨이퍼가 산성 담금질(quench)용액으로 처리된 다음 물세정 및 린스된다. 다음에, 연마기 아암은 들어올려지고 세라믹 블럭이 탈착되며, 물 린스 되고 최종 연마기로 이송된다.
최종 연마처리중에는, 세라믹 블럭은 세라믹 턴테이블상의 소프트 폴리우레탄 패드상으로 낮추어지는 최종 연마기 아암상에 탑재된다.
턴테이블은 암모니아 안정화 콜로이드 실리카 슬러리 및 알칼리 에칭액이 상기 패드상으로 투입되는 동안 회전한다. 웨이퍼의 표면은 이 표면으로부터 실리콘의 0.2-0.5㎛(Si 100)를 제거하기 위해 4 에서 6 분간, 30-37℃ 의 온도, 실리콘의 약 5 1b/in2압력에서 최종 연마된다. 그리고 나서, 콜로이드 실리카 슬러리 및 알칼리 에칭액이 중단된다. 웨이퍼는 전술한 산성 담금질 용액으로 처리되고 물로 린스된다. 연마기 아암이 들어올려지고 세라믹 블럭이 탈착된다. 웨이퍼는 테플론 카세트에 저장되고 클리닝을 위해 이송되기 전에, 물로 린스되고 블럭으로부터 탈착된다.
상기 2 단계법을 사용하여 연마된 실리콘 웨이퍼는 3 단계법을 사용하여 연마된 웨이퍼보다 큰 표면 거칠기와 헤이즈를 갖는다. 3 단계법에서는, 웨이퍼가 최종 연마전에 중간 연마를 행한다. 중간연마는 거칠기의 저주파성분을 더 제거함으로써 더욱 스무드(smooth)한 웨이퍼를 제공하기 위해 수행된다. 15 - 20㎛ 실리콘 100 의 스톡은 35-45℃ 및 4.3-5.7 lb/in2에서 20 분간, 턴테이블이 회전하고 나트륨 안정화 콜로이드 실리카 슬러리가 웨이퍼에 인가되어 제거된다. 웨이퍼가 담금질되고 물 린스된 후에, 세라믹블럭이 탈착되고 중간 스톡제거용의 또다른 연마기로 이송된다. 중간연마는 2-4㎛ 실리콘 100 의 제거를 위해 28-32℃ 의 낮은 온도와 2.1-2.8 lb/in2의 낮은 압력에서 더 부드러운 패드를 사용하여 10 분간 이루어진다. 웨이퍼는 세라믹 블럭이 탈착되고 최종연마기로 이송되기 전에 담금질되고 물 린스된다. 헤이즈가 없는 웨이퍼 표면이 되도록 암모니아 안정화 콜로이드 실리카 슬러리를 사용하여 높은 냅(nap)패드(28-32℃, 1.4 lb/in2, 30 rpm)상에서 8-10 분간 웨이퍼에 대한 최종연마가 행하여진다. 그리고나서, 웨이퍼는 산성 담금질 용액으로 처리되고 물 린스된다. 연마기 아암이 들어올려지고 세라믹 블럭이 탈착된후에, 웨이퍼는 물 린스되고 블럭으로부터 탈착되며 클리닝을 위해 저장되고 이송된다.
3단계 연마법은 연마된 웨이퍼의 표면 거칠기와 헤이즈를 개선시킨다. 그러나, 이 3 단계법과 관련된 단점은 중간 연마기에 대한 추가비용과 공정에 부가되는 연마동작의 복잡함이다.
낮은 표면 거칠기를 갖는 웨이퍼를 제공할 수 있는 간단하고, 경적인 초벌 연마법의 필요성이 있다.
본 발명의 주목적은 산출량을 감소시키지 않으면서 웨이퍼의 표면 거칠기를 개선시키는 반도체 웨이퍼의 초벌 연마법을 제공하는 것이다.
이와 관련하여, 본 발명의 목적은 스톡의 제거가 완료되었을 때 반도체 웨이퍼의 표면 거칠기를 개선시키고 최종연마가 되었을 때 감소된 헤이즈를 보여주는 웨이퍼를 제공하는 것이다.
본 발명의 또다른 목적은 스톡제거를 완료시키기 위해 웨이퍼를 또다른 연마기로 이송할 필요가 없는 반도체 웨이퍼의 간단하고 경제적인 초벌연마법을 제공하는 것이다.
본 발명의 다른 목적과 장점은 이하의 상세한 설명을 통하여 명확해질 것이다.
본 발명에 의해서, 상기의 목적들은 웨이퍼를 최종연마하기 전에 웨이퍼 표면상의 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌연마법을 제공하는 것과, 연마재(polishing material)에 연마액을 인가시키는 것과, 웨이퍼의 저주파 표면 거칠기를 제거하기 위해 웨이퍼가 연마재에 대해 움직이면서 연마재와 연마액을 웨이퍼 표면에 접촉시키는 것과, 제2 연마액을 연마재에 인가시키는 것 및 웨이퍼의 저주파 표면 거칠기를 더 제거하기 위해 웨이퍼가 연마재에 대해 움직이면서 연마재와 제2 연마액을 웨이퍼 표면에 접촉시키는 것에 의해 달성되며, 여기서, 웨이퍼는 초벌연마후에 광간섭계로 1mm × 1mm 스캔으로 측정하였을 때 1.0nm Ra 보다 크지 않는 평균 표면 거칠기를 갖게 된다.
바람직한 실시예에서, 반도체 웨이퍼는 실리콘으로 이루어진다. 연마액은 나트륨 안정화 콜로이드 실리카 슬러리 및 알칼리 에칭액을 포함한다. 암모니아 안정화 콜로이드 실리카 슬러리 및 알칼리 에칭액은 제2 연마액에 포함된다. 패드에 함침된 하드 폴리우례탄이 연마재로서 사용된다. 저주파 표면 거칠기가 제1 연마단계에서 2.0nm Ra 이하로 감소되고 제2 연마단계에서 1.0nm Ra 이하로 추가 감소되는 것이 좋다.
상기 방법은 산성용액을 웨이퍼에 인가하는 단계와 다음에 웨이퍼를 초벌 연마한 후에 제 2 연마액을 담금질하기 위해 상기 웨이퍼를 물로써 린스하는 단계를 포함한다. 웨이퍼는 제2 연마액이 안마재에 인가되기 전에는 산성용액으로 처리되거나 물 린스되지 않는 것이 바람직하다.
알칼리 에칭액은 약 11 내지 14 의 pH 를 갖는 아민 강화 부식용액이 좋다. 바람직한 에칭액은 수산화 칼륨 및 에틸렌 디아민을 포함한다. 바람직한 산성 용액은 유기 또는 무기산과 폴리에테르 폴리올을 함유한다.
본 발명에 의해서, 반도체 웨이퍼는 최종연마전에 동일한 연마기에서 2단계 스톡제거과정을 사용하여 연마될 수 있음을 알게 되었다. 얻어지는 연마 반도체 웨이퍼는 종래의 웨이퍼보다 낮은 표면 거칠기를 가지며 신속하게 연마가 가능하다. 본 방법발명에 의해 초벌 연마되는 웨이퍼는 광간섭계로 1mm x 1mm 스캔으로 측정하였을 때 1.0nm Ra 미만의 평균 표면거칠기를 나타낸다.
이하에서 표시된 연마시간은 100 결정방향을 갖는 실리콘으로 이루어진 p 형 반도체 웨이퍼에 적당하다. 만약 111 결정방향을 갖는 실리콘이 사용된다면, 실리콘은 연마되기가 더 힘들고 보다 긴 연마시간이 필요로하게 될 것이다. 110 결정방향을 갖는 실리콘은 100 실리콘보다 더 쉽게 연마되어 짧은 연마시간이 소요될 것이다. n-형 웨이퍼도 p 형 웨이퍼보다 빨리 에칭되기 때문에 더 짧은 연마시간을 필요로 할 것이다. 그러나, n+형 웨이퍼는 더 느리게 에칭되기 때문에 연마시간이 더 걸리게 될 것이다.
본 발명은 웨이퍼 연마를 마치기 전에 실리콘 웨이퍼와 같은 반도에 웨이퍼를 초벌 연마하는 방법에 관한 것이다. 실리콘 웨이퍼를 초벌 연마하기 전에, 웨이퍼는 초벌연마기의 아암상에 장착되는 세라믹 연마블릭에 왁스 본드된다. 초벌연마가 시작할 때, 연마기 아암은 연마기의 세라믹 턴테이블상의 하드 패드와 접촉할 때까지 낮추어진다. 그리고나서 턴테이블은 나트륨 안정화 콜로이드 실리카 슬러리와 알칼리 에칭액이 패드 표면상으로 투여되는 동안 회전한다. 웨이퍼 표면은 p 형 웨이퍼에 대한 약 9 lb/in2, 50-55℃ 로 약 400 에서 600 초동안 초벌 연마된다. 이러한 처음의 초벌연마는 웨이퍼의 표면으로부터 약 16 내지 18㎛ 의 실리콘(Si 100)을 제거하고 웨이퍼의 저주파 표면 거칠기를 2.0nm Ra 이하로 감소시킨다. 이 연마단계에서, 저주파 표면 거칠기가 약 1.2 내지 2.0nm Ra 로 감소되는 것이 바람직하다. 본 발명의 목적을 위해, 50 배율의 노마스키(Nomarski)현미경이나 10 배율헤드를 장착한 위코(Wyko)-2D 현미경로 관찰한 저주파 표면 거칠기는 수직으로 산-골(peak to valley)측정은 15nm 를 초과하지 않으면서 측대역폭(lateral bandwidth)은 100㎛ 에서 1mm 이다. 고주파 표면 거칠기는 수직으로 산-골 측정은 3nm 를 초과하지 않으면서 측대역폭은 1㎛ 내지 10㎛인 광산란 측정기나 AFM 에 의해 측정되는 헤이즈이다.
나트륨 안정화 콜로이드 실리카 슬러리는 공지된 것이고, 미합중국 특허 제 3,170,273호에서 개시되어 있다. Syton HT-50(E.I. duPont de Nemours Company 가 시판하는 바람직한 나트륨 안정화 슬러리)는 49.2-50.5 % 의 실리카 성분과 35-50㎛의 입자크기를 갖는다. 나트륨 안정화 콜로이드 실리카 슬러리는 약 50-80ml/min 의 유동율(flow rate)로 투여된다.
알칼리 에칭액은 pH 11 내지 14 를 갖는 아민 강화 부식용액이 바람직하다. 적합한 에칭용액은 약 1.0 - 1.5 중량% 의 수산학 칼륨, 약 0.5-1.3 중량%의 에틸렌 디아민 및 나머지는 증류수를 포함할 수 있다. 일반적으로 알칼리 에칭액의 흐름은 콜로이드 실리카 슬러리 흐름이 시작되고 나서 약 12 초후에 시작하여 콜로이드 실리카 슬러리 흐름이 중단된 후 약 60초간 계속된다. 알칼리 에칭액은 약 80-120 m1/min 의 유등율로서 제공된다. 비록 스톡제거후에 알칼리 에칭액의 사용이 불 필요하지만, 알칼리 에칭액이 없이 동일한 초벌 연마기상에서 연마되는 웨이퍼사이에서 높은 스톡제거 편차가 있다.
나트륨 안정화 콜로이드 실리카 슬러리와 알칼리 에칭액은 아리조나주의 스코츠데일에 위치한 Rodel 사가 시판하는 Suba H2 와 같은 하드 폴리우레탄 함침 펠트(felt)패드상에 투여되는 것이 바람직하다. 초벌 연마나 최종 연마시에 사용되는 적당한 연마패드는 공지되어 있다.
나트룸 안정학 콜로이드 실리카 슬러리가 중단될 때, 암모니아 안정화 콜로이드 실리카 슬러리가 9 lb/in2, 약 59-60℃ 에서 약 60-150 초간 하드패드상으로 즉시 도입된다. 이 제2 초벌 연마단계는 웨이퍼 표면으로부터 약 2-4㎛의 실리콘 100 을 제거하고 1.0nm Ra 이하의 저주파 표면 거칠기를 추가로 감소시킨다. 저주파 표면 거칠기는 약 0.5-0.8nm Ra로 감소되는 것이 좋다.
제2 단계의 초벌 연마과정에서 사용되는 슬러리는 알칼리 에칭액과 함께 약 60초간 웨이퍼에 인가된다. 그리고 나서 에칭액의 흐름은 에칭액에 의해 야기될 수 있는 웨이퍼 표면의 열화를 최소화하기 위해 중지된다. 슬러리는 약 90 초까지 계속 투여될 수 있다. p+형 웨이퍼에 대해서는 보다 긴 슬러리 인가시간이 바람직한 반면, p-형 웨이퍼에 대해서는 중간 정도의 인가시간이 좋다. 만약 슬러리가 60초 미만으로 투여된다면, 웨이퍼의 거칠기에 대해 사소한 효과를 가질 것이다.
제2 단계 초벌 연마 중에 동일한 하드 패드의 계속사용은 패드의 열화를 가속화시키거나 연마된 웨이퍼의 품질을 감소시키지 않는다. 제2 단계 초벌 연마는 종래의 2단계법의 초벌 연마 단계에 수행되는 웨이퍼에 비해 더 스무드한 웨이퍼를 제공하기 위해 표면 거칠기의 저주파 성분을 감소시킨다.
암모니아 안정화 콜로이드 실리카 슬러리는 일본국 452 아이찌현의 Fujimi Incorporated 사가 시판하는 Glanzox 3900이 바람직하다. Glanzox3900은 약 8-10 중량% 의 실리카 성분과 약 0.025-0.035㎛의 입자크기를 갖는다. 만약 암모니아 안정화 실리카 슬러리가 사용되기 전에 희ㄱ석되지 않는다면, 연마된 웨이퍼는 희석된 슬러리로 처리된 웨이퍼만큼 스무드하게되지 않을 것이다.
그러나, 상기 웨이퍼는 종래의 2 단계법을 사용하여 초벌 연마된 웨이퍼보다는 스무드해진다. 만약 슬러리가 너무 희석되면, 웨이퍼표면을 기계적으로 연마시킬 수 없게 된다. 증류수 10에 대해 실리카 슬러리 1의 희석이 바람직하다. 슬러리는 증류수 10에 대한 실리카 슬러리 1의 용액으로서 약 150-250 ml/min 의 유동율로 투여되는 것이 바람직하다.
암모니아 안정화 슬러리의 인가가 완료되었을 때, 초벌 연마 과정은 종결된다. 그리고 나서 웨이퍼는 알칼리 에칭액과 웨이퍼에 인가되었던 슬러리를 중성화시키기 위해 산성 담금질 용액으로써 약 10-40초간 처리된다. 또한 웨이퍼는 물로써 약 100-1000 ml/min 의 유동율로 린스된다. 산성 담금질 용액과 물 린스는 동시에 또는 순서대로 인가될 수 있다. 그리고 나서, 연마기 아암은 들어올려지고 세라믹 블럭이 탈착되며, 물 린스되어 최종 연마기로 이송된다.
산성 담금질 용액은 약 100,000-1,000,000의 평군 분자량과 유기나무기산 또는 혼합체를 갖는 폴리에테르 폴리올을 포함한다. 대표적인 담금질 용액은 증류수내에 약 0.01-0.1 중량%의 폴리에테르 폴리올, 약 0.2-0.5중량 % 의 이소프로판올, 약 0.5-5.0 중량% 의 과산화수소로 구성되고, 아세트산이나 황산으로써 pH 가 약 3.4-3.6 으로 조정된다.
폴리에테르 폴리올은 Union Carbide 사가 시판하는 약 400,000의 분자량을 가지는 Polyox WSR N-3000이 적합하다. 산성 담금질 용액은 약 400-800 ml/min 의 유동율로 투여된다.
그리고나서 초벌 연마된 웨이퍼는 전술한 종래의 2단계법을 사용하여 최종 연마된다. 그러나, 초벌 연마 과정의 제2단계에서 소요되는 추가의 연마시간을 보상하기 위해 최종 연마시간을 단축시키는 것이 바람직하다. 일반적으로 p+형 웨이퍼는 약 300초 동안 최종 연마되고 다음에 담금질 된다. p-형 웨이퍼에는 약 240초의 최종연마 시간이 걸리는 것이 관례적이다.
실리콘 웨이퍼는 처음에 최종 연마기 아암상으로 세라믹 블럭을 장착하고, 상기 아암을 세라믹 턴테이블위의 소프트 패드상으로 낮추고, 암모니아 안정화 콜로이드 실리카 슬러리와 알칼리 에칭액을 상대적인 저온과 저압에서 투여되는 동안 상기 턴테이블을 회전 시키는 것에 의해 최종연마된다. 웨이퍼 표면으로부터 약0.2-0.5㎛의 실리콘 100을 제거하기 위하여 웨이퍼의 표면이 약 5 1b/in2및 30-37℃ 에서 최종연마되는 것이 일반적이다. 최종 연마 과정은 산성 담금질 용액과 물 린스 용액을 웨이퍼에 인가함으로써 완료된다. 연마기 아암은 들어올려지고 세라믹 블럭은 탈착된다. 웨이퍼는 테플론 카세트내에 저장되고 클리닝을 위해 이송된다.
반도체 산업에서 전통적으로 사용되는 임의의 연마기가 본 발명의 실시에 사용가능하다. 시판되는 적합한 연마기는 Speedfam, R.H. Strausburgh 및 Westech Systems에 의해 제조된다. 연마시간, 압력 및 온도와 같은 동작조건은 사용되는 연마기에 따라 변화된다.
이하에서 본 발명의 바람직한 실시예 및 유틸리티에 대하여 설명하는데, 이러한 예들은 첨부된 특허청구범위에서 특히 지적하지 않는한 본 발명을 제한하는 의미가 아니다.
실시예 1
5 로트(lot)의 p-형 웨이퍼와 3 로트의 p+형 웨이퍼를 MEMC Mark IX 연마기상에 종래의 2단계 연마법을 사용하여 연마시켰다. 웨이퍼(200mm)를 두개의 초벌 연마기와 한개의 최종연마기로 연마시켰다. 본 방법 발명에 사용하기 위해 이러한 연마기를 개조시켰으며 5로트의 p+형 웨이퍼와 3 로트의 p+형 웨이퍼를 연마시켰다. 초벌 연마기와 종결 연마기에 대한 유동율의 설정은 종래의 방법과 본 발명에 의한 방법에서 동일하게 하였다. 다음 표는 초벌 연마에 사용된 유체들의 유동율 설정치이다.
종래의 2단계법을 사용하여 연마된 웨이퍼를 약 9 bl/in2, 50-55℃ 하에서 Syton HT-50을 사용하여 8분간 초벌 연마하였다. 그런다음, 웨이퍼를 약 40초간 담금질하고 동시에 최종 연마기로 이송하기 전에 약 30초간 물 린스하였다. p+형 웨이퍼를 Glanzox 3900 을 사용하여 약 300초간 최종연마하고 p-형 웨이퍼를 5 lb/in2, 30-37℃의 동작조건하에서 약 240초간 연마시켰다. 이 웨이퍼를 약 60초간 담금질하고 동시에 약 30초간 물 린스하였다. Suba H2 와 Politex 패드를 초벌연마와 최종연마에 각각 사용하였다.
본 방법발명을 사용하여 연마되는 웨이퍼는 약 9 lb/in2, 50-55℃에서 Syton HT-50을 사용하여 약 400초간 초벌연마되었다. 그런다음, Syton HT-50 의 흐름을 중지시키고 Glanzox 3900을 흘렸다. 동일한 압력과 연마패드를 사용하고 59-60℃ 에서 Glanzox 3900으로써 120초간 웨이퍼를 연마시켰다. 초벌연마후에, 약 40초간 웨이퍼를 담금질하고 동시에 웨이퍼가 최종 연마기로 이송되기 전에 약 30초간 물 린스시켰다. 종래의 연마되는 웨이퍼에 대한 동일한 절차로써 웨이퍼를 최종 연마시켰다.
10배율 헤드를 장착한 Wyko-2D 현미경을 사용하여 각 로트로부터 6개의 웨이퍼의 거칠기를 측정하였다. 각 웨이퍼의 다섯 영역을 측정하였는데, 4개는 웨이퍼 가장자리로부터 약 2-3cm인 주변이고, 하나는 웨이퍼의 중심이었다.
제1도는 연마된 웨이퍼의 각 로트의 평균 거칠기를 도시하며, 여기서 본 방법 발명에 의해 연마된 웨이퍼는 1A-8A 로 표시하고 종래의 기술에 의한 것을 1B-8B 로 지시하였다. 로트(5,6,8)는 p+형 웨이퍼이고 나머지 로트는 p-형 웨이퍼이다. 제1도는 본 방법 발명에 의해 연마된 웨이퍼가 종래의 연마된 웨이퍼보다 더 스무드하였음을 가리킨다. 본 발명의 웨이퍼의 평군 거칠기는 종래기술에 의한 연마된 웨이퍼의 평군 거칠기(약 1.3nm Ra)의 거의 반인 0.72nm Ra 정도였다. 이러한 몇개의 웨이퍼를 에픽택셜층으로 코팅할 때, 에픽택셜 층도 본 방법발명에 의해 연마된 웨이퍼를 따라서 스무드하였다.
한 로트내의 p+형 웨이퍼를 표면의 입자손상을 결정하기 위해 Tencor 6200으로써 측정하여 검사하였다. 제2도는 0.15㎛ 보다 크고 0.2㎛ 미만의 크기 범위인 웨이퍼당 LPD 량을 도시하고 있다. 본 방법 발명에 의해 연마된 웨이퍼의 평균은 종래 연마된 웨이퍼당 약 175 LPD에 비해 약 33 LPD 였다. 에픽택셜층으로 코팅된 웨이퍼를 제3도에 나타난 LPD 테스트에도 수행시켰다.
종래의 연마된 웨이퍼에 대한 평균은 약 웨이퍼당 9 LPD 였다.
본 방법발명에 의해 연마된 웨이퍼는 웨이퍼당 약 7 LPD 를 갖는다.
본 방법에 의해 연마되는 웨이퍼에 대한 평균 LPD 는 이하의 표 1 에서 나타나는 입자 손상 크기의 범위에서 종래의 연마된 웨이퍼의 LPD 보다작다.
[표 1]
이러한 테스트에서, 본 발명에 의한 133 웨이퍼와 종래기술에 의해 연마된 637 개의 웨이퍼를 다루었다. 헤이즈는 양쪽 방법 모두 비슷하였다.
이상에서 본 발명의 실시예를 들어서 설명을 하였는바 이것으로 본발명의 범위가 제한되는 것이 아니고 당업자는 본 발명의 범위를 벗어나지 아니하면서 다양한 변형, 수정 및 등가예등을 실시할 수도 있을 것이다.

Claims (10)

  1. (a)나트륨 안정학 콜로이드 실리카 슬러리를 포함하는 제1연마액을 연마재에 인가하는 단계; (b)웨이퍼의 저주파 표면 거칠기를 감소시키기 위해 웨이퍼를 연마재에 대해 상대적으로 움직이면서 상기 연마재와 상기 제1연마액을 웨이퍼 표면에 접촉시키는 단계; (c)암모니아 안정학 콜로이드 실리카 슬러리를 포함하는 제2연마액을 상기 연마재에 인가하는 단계; 및 (d)저주파 표면 거칠기를 추가로 감소시키기위해 상기 웨이퍼를 연마재에 대해 상대적으로 움직이면서 상기 연마재와 상기 제2연마액을 웨이퍼 표면에 접촉시키는 단계를 포함하며, 상기 웨이퍼를 초벌연마후에 광간섭계로써 1mm × 1mm 스캔으로 측정할 때 상기 웨이퍼가 1.0nm Ra 이하의 평균 표면 거칠기를 갖는 것을 특징으로 하는 웨이퍼를 최종 연마하기 전에 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초빌 연마방법.
  2. 제1항에 있어서, 상기 저주파 표면 거칠기가 단계(b)에서 2.0nm Ra 이하로 감소되고 단계(d)에서 1.0nm Ra 이하로 더 감소되는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  3. 제1항에 있어서, 상기 제1연마액은 알칼리 에칭액을 포함하는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  4. 제1항에 있어서, 상기 제2 연마액은 알칼리 에칭액을 포함하는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  5. 제1 내지 제4항중 어느 한 항에 있어서, 웨이퍼의 초벌 연마후에 제2 연마액을 담금질하기 위해 산성용액을 웨이퍼에 인가하고 웨이퍼를 물 린스하는 단계를 추가로 포함하는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  6. 제1항 내지 제4항중 어느 한 항에 있어서, 제2 연마액이 연마재에 인가되기 전에는 웨이퍼를 산성용액으로 처리하거나 물 린스하지 않는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  7. (정정) 제3항 또는 제4항에 있어서, 상기 알칼리 에칭액은 pH 약 11 내지 14를 갖는 아민 강화 부식용액인 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초빌 연마방법.
  8. 제5항에 있어서, 산성용액은 유기 또는 무기산 및 폴리에테르 폴리올을 함유하는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  9. (2회정정) 제1내지 4항 중 어느 한 항에 있어서, 상기 반도체 웨이퍼는 실리콘 웨이퍼이고, 단계(b)에서 약 16 내지 18㎛ 의 실리콘을 제거하고, 단계(d)에서 약 2 내지 4㎛의 실리콘을 제거하는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
  10. (2회 정정) 제1 내지 4항 중 어느 한 항에 있어서, 상기 저주파 표면 거칠기는 단계(b)에서 약 1.2 내지 2.0nm Ra 로 감소되고, 단계(d)에서 약 0.5 내지 0.8nm Ra 로 더 감소되는 것을 특징으로 하는 웨이퍼의 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법.
KR1019950012159A 1994-05-18 1995-05-16 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법 KR100186259B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/245,592 1994-05-18
US08/245,592 US5571373A (en) 1994-05-18 1994-05-18 Method of rough polishing semiconductor wafers to reduce surface roughness

Publications (2)

Publication Number Publication Date
KR950034571A KR950034571A (ko) 1995-12-28
KR100186259B1 true KR100186259B1 (ko) 1999-04-15

Family

ID=22927312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012159A KR100186259B1 (ko) 1994-05-18 1995-05-16 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법

Country Status (7)

Country Link
US (1) US5571373A (ko)
EP (1) EP0684634A3 (ko)
JP (1) JP3004891B2 (ko)
KR (1) KR100186259B1 (ko)
CN (1) CN1048118C (ko)
MY (1) MY130639A (ko)
TW (1) TW277143B (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4420024C2 (de) * 1994-06-09 1996-05-30 Heraeus Quarzglas Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement
JP2736869B2 (ja) * 1994-11-16 1998-04-02 株式会社オハラ 磁気ディスク基板の製造方法
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
JPH09186116A (ja) * 1995-12-27 1997-07-15 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US6367146B1 (en) 1996-04-17 2002-04-09 Headway Technologies, Inc. Photoresist frame plating method for forming planarized magnetic pole layer
JP2000315665A (ja) 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
EP0807492B1 (en) * 1996-05-16 2003-03-19 Ebara Corporation Method for polishing workpieces and apparatus therefor
US6413156B1 (en) 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
US5968843A (en) * 1996-12-18 1999-10-19 Advanced Micro Devices, Inc. Method of planarizing a semiconductor topography using multiple polish pads
DE19708652C2 (de) * 1997-02-21 1999-01-07 Siemens Ag Schleifmittel und Verfahren zum Polieren von Lichtwellenleiter-Endflächen
US6083419A (en) * 1997-07-28 2000-07-04 Cabot Corporation Polishing composition including an inhibitor of tungsten etching
KR20010030567A (ko) * 1997-08-21 2001-04-16 헨넬리 헬렌 에프 반도체 웨이퍼의 가공방법
US6149696A (en) * 1997-11-06 2000-11-21 Komag, Inc. Colloidal silica slurry for NiP plated disk polishing
US5948699A (en) * 1997-11-21 1999-09-07 Sibond, L.L.C. Wafer backing insert for free mount semiconductor polishing apparatus and process
US6019806A (en) * 1998-01-08 2000-02-01 Sees; Jennifer A. High selectivity slurry for shallow trench isolation processing
JPH11260769A (ja) * 1998-03-10 1999-09-24 Komatsu Electronic Metals Co Ltd 半導体ウェハの研磨クロスの評価方法およびそれを用いた製造方法
US6159076A (en) * 1998-05-28 2000-12-12 Komag, Inc. Slurry comprising a ligand or chelating agent for polishing a surface
US6162368A (en) * 1998-06-13 2000-12-19 Applied Materials, Inc. Technique for chemical mechanical polishing silicon
US6863593B1 (en) 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP4257687B2 (ja) * 1999-01-11 2009-04-22 株式会社トクヤマ 研磨剤および研磨方法
US6358128B1 (en) 1999-03-05 2002-03-19 Ebara Corporation Polishing apparatus
US6354922B1 (en) 1999-08-20 2002-03-12 Ebara Corporation Polishing apparatus
US6589872B1 (en) * 1999-05-03 2003-07-08 Taiwan Semiconductor Manufacturing Company Use of low-high slurry flow to eliminate copper line damages
US6227949B1 (en) * 1999-06-03 2001-05-08 Promos Technologies, Inc. Two-slurry CMP polishing with different particle size abrasives
JP3097913B1 (ja) 1999-07-01 2000-10-10 日本ミクロコーティング株式会社 ガラス基板の鏡面仕上げ方法
DE19938340C1 (de) * 1999-08-13 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP2001068477A (ja) * 1999-08-27 2001-03-16 Komatsu Electronic Metals Co Ltd エピタキシャルシリコンウエハ
DE19949578C2 (de) * 1999-10-14 2003-04-30 Wacker Siltronic Halbleitermat Verfahren zur Kontrolle einer Oberflächenbearbeitung
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
DE19960823B4 (de) 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
US6189546B1 (en) 1999-12-29 2001-02-20 Memc Electronic Materials, Inc. Polishing process for manufacturing dopant-striation-free polished silicon wafers
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
US6479386B1 (en) 2000-02-16 2002-11-12 Memc Electronic Materials, Inc. Process for reducing surface variations for polished wafer
JP3846706B2 (ja) * 2000-02-23 2006-11-15 信越半導体株式会社 ウエーハ外周面取部の研磨方法及び研磨装置
DE10012840C2 (de) * 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
WO2001078125A1 (fr) * 2000-04-12 2001-10-18 Shin-Etsu Handotai Co.,Ltd. Procede de production de tranches de semi-conducteur et tranches ainsi obtenues
US6294472B1 (en) * 2000-05-23 2001-09-25 Advanced Micro Devices, Inc. Dual slurry particle sizes for reducing microscratching of wafers
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
US6361407B1 (en) 2000-08-02 2002-03-26 Memc Electronic Materials, Inc. Method of polishing a semiconductor wafer
DE10046933C2 (de) * 2000-09-21 2002-08-29 Wacker Siltronic Halbleitermat Verfahren zur Politur von Siliciumscheiben
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
US6830976B2 (en) * 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2002261058A (ja) * 2001-03-06 2002-09-13 Sumitomo Electric Ind Ltd 化合物半導体ウエハの製造方法
JP3530158B2 (ja) * 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
FR2842755B1 (fr) * 2002-07-23 2005-02-18 Soitec Silicon On Insulator Rincage au moyen d'une solution de tensioactif apres planarisation mecano-chimique d'une tranche
US20040077295A1 (en) * 2002-08-05 2004-04-22 Hellring Stuart D. Process for reducing dishing and erosion during chemical mechanical planarization
SG124265A1 (en) * 2002-12-02 2006-08-30 Tadahiro Ohmi Semiconductor device and method of manufacturing the same
JP4234991B2 (ja) * 2002-12-26 2009-03-04 Ｈｏｙａ株式会社 情報記録媒体用ガラス基板の製造方法及びその製造方法によって製造される情報記録媒体用ガラス基板
EP1602125B1 (en) 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
ATE504941T1 (de) * 2003-12-03 2011-04-15 Soitec Silicon On Insulator Prozess zum verbessern der oberflächenrauigkeit eines halbleiterwafers
JP3950868B2 (ja) * 2004-04-28 2007-08-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
US20060089095A1 (en) 2004-10-27 2006-04-27 Swisher Robert G Polyurethane urea polishing pad
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
JP4524643B2 (ja) * 2005-05-18 2010-08-18 株式会社Ｓｕｍｃｏ ウェーハ研磨方法
JP5060755B2 (ja) 2006-09-29 2012-10-31 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの粗研磨方法、及び半導体ウェハの研磨装置
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
US8017524B2 (en) * 2008-05-23 2011-09-13 Cabot Microelectronics Corporation Stable, high rate silicon slurry
US8697576B2 (en) * 2009-09-16 2014-04-15 Cabot Microelectronics Corporation Composition and method for polishing polysilicon
US8883034B2 (en) * 2009-09-16 2014-11-11 Brian Reiss Composition and method for polishing bulk silicon
US8815110B2 (en) * 2009-09-16 2014-08-26 Cabot Microelectronics Corporation Composition and method for polishing bulk silicon
US8440541B2 (en) * 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
US9156705B2 (en) 2010-12-23 2015-10-13 Sunedison, Inc. Production of polycrystalline silicon by the thermal decomposition of dichlorosilane in a fluidized bed reactor
CN103537974B (zh) * 2012-07-11 2016-09-14 永嘉县迈利达钮扣研发中心有限公司 不饱和树脂纽扣的抛光工艺
CN103042463A (zh) * 2013-01-22 2013-04-17 万向硅峰电子股份有限公司 一种ic级重掺砷硅抛光片表面粗糙度的控制方法
DE102013205448A1 (de) 2013-03-27 2014-10-16 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
JP2014216464A (ja) 2013-04-25 2014-11-17 日本キャボット・マイクロエレクトロニクス株式会社 スラリー組成物および基板研磨方法
DE102013213838A1 (de) 2013-07-15 2014-09-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
JP6259723B2 (ja) * 2014-06-18 2018-01-10 株式会社フジミインコーポレーテッド シリコンウェーハの研磨方法、研磨用組成物および研磨用組成物セット
CN104175211B (zh) * 2014-08-20 2016-08-24 上海华力微电子有限公司 一种防止化学机械研磨时微观刮伤的研磨方法
KR101734390B1 (ko) * 2015-05-06 2017-05-24 삼일이엔지 주식회사 시인성이 향상된 에너지 절약형 간판
JP6858763B2 (ja) 2015-09-30 2021-04-14 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 多結晶仕上げを有する半導体ウエハを処理する方法
JP7031491B2 (ja) * 2018-05-22 2022-03-08 株式会社Sumco ワークの両面研磨装置および両面研磨方法
CN109648451B (zh) * 2018-12-29 2020-12-01 徐州鑫晶半导体科技有限公司 硅晶圆的最终抛光方法和最终抛光装置
CN112454017A (zh) * 2020-11-25 2021-03-09 西安奕斯伟硅片技术有限公司 硅片抛光方法和硅片抛光设备
CN116454174B (zh) * 2023-06-16 2023-09-08 福建金石能源有限公司 一种背接触电池的背面抛光方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3170273A (en) * 1963-01-10 1965-02-23 Monsanto Co Process for polishing semiconductor materials
JPS62199352A (ja) * 1986-02-21 1987-09-03 Seitetsu Kagaku Co Ltd 半導体ウエハの表面研磨法およびそれに使用する研磨剤
JPH01103261A (ja) * 1987-10-15 1989-04-20 Mitsubishi Metal Corp 表面研磨方法
DE3735158A1 (de) * 1987-10-16 1989-05-03 Wacker Chemitronic Verfahren zum schleierfreien polieren von halbleiterscheiben
JPH01187930A (ja) * 1988-01-22 1989-07-27 Nippon Telegr & Teleph Corp <Ntt> 研磨剤及び研磨方法
JP2873310B2 (ja) * 1989-04-17 1999-03-24 住友金属工業株式会社 半導体ウェーハの研摩方法
JP2893717B2 (ja) * 1989-05-30 1999-05-24 旭硝子株式会社 半導体ウェハーの加工方法
JPH0386468A (ja) * 1989-08-30 1991-04-11 Sony Corp 半導体基板の研磨方法
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
JP3290189B2 (ja) * 1991-04-11 2002-06-10 旭電化工業株式会社 シリコンウェハーの研磨方法
FR2677276B1 (fr) * 1991-06-06 1995-12-01 Commissariat Energie Atomique Machine de polissage a table porte-echantillon perfectionnee.
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
JPH05177536A (ja) * 1991-10-30 1993-07-20 Sumitomo Electric Ind Ltd ＣｄＴｅウェハーの鏡面研磨方法
JP3001535U (ja) 1994-02-28 1994-08-30 株式会社ナニワ炉機研究所 溶解炉

Also Published As

Publication number Publication date
TW277143B (ko) 1996-06-01
EP0684634A3 (en) 1998-11-11
KR950034571A (ko) 1995-12-28
EP0684634A2 (en) 1995-11-29
JP3004891B2 (ja) 2000-01-31
CN1048118C (zh) 2000-01-05
US5571373A (en) 1996-11-05
MY130639A (en) 2007-07-31
CN1117203A (zh) 1996-02-21
JPH07314324A (ja) 1995-12-05

Similar Documents

Publication Publication Date Title
KR100186259B1 (ko) 표면 거칠기를 감소시키기 위한 반도체 웨이퍼의 초벌 연마방법
US5827781A (en) Planarization slurry including a dispersant and method of using same
US7037838B2 (en) Method for polishing a substrate surface
US5320706A (en) Removing slurry residue from semiconductor wafer planarization
US6595832B2 (en) Chemical mechanical polishing methods
US6361407B1 (en) Method of polishing a semiconductor wafer
KR101862139B1 (ko) 반도체 웨이퍼의 제조 방법
EP1852899A1 (en) Method for manufacturing semiconductor wafer and method for mirror chamfering semiconductor wafer
KR101103415B1 (ko) 반도체 웨이퍼 양면 연마 방법
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
US20040055998A1 (en) Method for providing a smooth wafer surface
US8500516B2 (en) Method for polishing a semiconductor wafer
US6189546B1 (en) Polishing process for manufacturing dopant-striation-free polished silicon wafers
JP4414433B2 (ja) ＳｉＣ薄膜におけるエピ前表面処理方法
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
US6391779B1 (en) Planarization process
JPH02208931A (ja) 化合物半導体基板の研磨方法
CN113192823B (zh) 一种soi键合工艺后衬底片的再生加工方法
TW426584B (en) Method of polishing semiconductor wafers
KR101086966B1 (ko) 반도체 웨이퍼 연마방법
WO1998044541A1 (en) Flattening process for semiconductor wafers
KR100883511B1 (ko) 반도체 웨이퍼 연마 방법 및 장치
CN114121637A (zh) 一种用于多晶硅层的研磨工艺及晶圆
JP2000015571A (ja) 半導体ウェーハの研磨方法
KR20030042858A (ko) 실리콘 웨이퍼 연마 장치 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee