JP4414433B2 - SiC薄膜におけるエピ前表面処理方法 - Google Patents

SiC薄膜におけるエピ前表面処理方法 Download PDF

Info

Publication number
JP4414433B2
JP4414433B2 JP2006520864A JP2006520864A JP4414433B2 JP 4414433 B2 JP4414433 B2 JP 4414433B2 JP 2006520864 A JP2006520864 A JP 2006520864A JP 2006520864 A JP2006520864 A JP 2006520864A JP 4414433 B2 JP4414433 B2 JP 4414433B2
Authority
JP
Japan
Prior art keywords
polishing
roughness
annealing
annealing step
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006520864A
Other languages
English (en)
Other versions
JP2006528423A (ja
Inventor
リシュタルシュ,クレール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006528423A publication Critical patent/JP2006528423A/ja
Application granted granted Critical
Publication of JP4414433B2 publication Critical patent/JP4414433B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Surface Treatment Of Glass (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Description

本発明は、一般に、マイクロエレクトロニクスおよび/またはオプトエレクトロニクス用途を対象とした半導体材料の処理に関する。
特に、本発明は、1ナノメートル(nm)または数10nmから、100nmまたは数100nm、例えば400nmまたは500nmといった範囲の厚さの薄膜の表面を製造する方法に関する。
特に、本発明は、エピタキシャル成長を実施するための炭化珪素単結晶膜に関する。
上記膜は、他の材料(酸化物または堆積された酸化物や窒化物等の他の膜で被覆された、シリコン、SiC単結晶または多結晶)の上に移された炭化珪素膜であってもよい。
特に、本発明は、エレクトリックパワーコンポーネントを製造する目的で行うエピタキシャル成長のために使用される、例えばポリタイプが4HのSiC基板に適用できる。
良質なエピタキシーを得るためには、出発表面は、無欠陥かつ可能な限り滑らかでなければならない。
薄膜を移す方法、特にSiC薄膜を移すことに関する方法が、“スマートカット”法(または基板分割法)として知られている。それは、例えば、A.J.Auberton-Herveらによる論文“Why can Smart-Cut Change the future of microelectronics?”,Int. Journal of High Speed Electronics and Systems, Vol.10, No1,2000, p.131-146で述べられている。その方法によれば、分割後、約5nm rms(root mean square)の粗さが残るが、そうした粗さはエピタキシャル成長とあまり相性がよくない。
その粗さは、熱酸化型処理(アニールとして知られている)および/またはイオンエッチングを適用することによって、約1nm〜2nm rmsまで減じなければならない。しかしながら、それらの技術では、望ましい最終的な粗さ(0.1nm〜0.2nm rms)を得ることができない。
SiCの熱酸化は、特にシリコン面で極めて緩やかであるため、アニール工程を行ったとしても、粗さを大幅に減ずるには材料消費が不十分となる。
さらに、シリコンのような材料に比して、研磨された表面の化学反応性が低いので、SiCの化学機械研磨(CMP)は、実施することが困難である。それに加えて、シリコンの研磨の毎分50nmに対して、毎時10nmのオーダーと除去速度が非常に遅い。
さらに、SiCの機械的な硬さは極めて高く、“ダイヤモンド”研磨剤、またはシリコンを研磨するためのものとして知られている研磨剤の使用は、研磨痕を付けるだけに終わる可能性がある。
このように、上記研磨痕および欠陥を生じさせることなく、十分に高い除去速度を達成できる研磨剤を使用することは困難である。それゆえに、SiC研磨方法は、しばしば長時間(数時間)を要し、尚かつダイヤモンド粒子に基づく研磨剤では、1nm rms未満の粗さを生じさせることができない。
これら2つの理由のために、SiC研磨技術は、極めて特殊なものとなっている。現在のところ、SiC基板の研磨方法は、ほとんど知られていない。
米国公報US-A-5895583には、連続した研磨方法、すなわち、各研磨工程によって生ずる加工硬化領域を除去するためにいくつかの工程を必須とする、研磨方法が記載されている。その方法は、直径を減じたダイヤモンド含有粒子に基づく研磨剤を使用する。
2002年8月2日付けのフランス特許出願02/09869号には、分子結合と相性がよい粗さを生じさせることができる、混合研磨剤(ダイヤモンド/シリカ)を使用した方法が記載されている。
研磨以外の技術が、小さい粗さを生じさせるために存在する。その大多数は、プラズマ(RIE)またはビーム(例えばガスクラスターイオンビーム)からのイオンで表面を攻撃することに基づいており、1つの技術が、US-2002 0014407に記載されている。それらの技術は、除去速度に関しては興味深いが、表面状態は、エピタキシーにとってあまりに粗く、特に、表面を滑らかにすることができない。
このように、膜(特に炭化珪素膜)の表面を処理する、または製造する新しい方法を開発することに関して課題が存在する。
さらなる課題は、小さい粗さを生じさせることができ、および/または、研磨痕や欠陥を生じさせることなく十分な除去速度を達成できる、膜、特に炭化珪素膜を処理する方法を見出すことにある。
さらなる課題、すなわち、好ましくは15オングストローム(Å)または10Å rmsまたは5Å rmsまたは1Å rms未満であり、エピタキシャル成長と相性のよい、小さい粗さを生じさせることができる、膜、特に炭化珪素膜を処理する方法を開発する、という課題がある。
本発明は、炭化珪素ウェーハの表面を製造する方法であって、前記ウェーハの表面における粗さを減ずるために、研磨を予定している表面の全体を酸化雰囲気に曝しつつ、前記ウェーハを酸化雰囲気中でアニールする工程と、前記アニール工程を経て粗さが減じられた前記表面を、コロイダルシリカ粒子に基づく研磨剤を用いて研磨する工程と、を含む方法を提供する。
特に炭化珪素の場合には、これら2工程の組み合わせは、満足できる表面状態を生じさせることができる。
アニール工程は、20Å rmsのオーダーか、それより小さい粗さを生じさせることを可能にする。それは、例えば、1000℃〜1300℃の範囲の温度、1.5時間〜2.5時間の期間、実施することができる。
アニール工程の後、例えば、フッ化水素酸のような化学薬品を用いた形式で、表面脱酸素工程を実施することができる。イオンエッチングを行う場合には、RCA(SC1,SC2)形式の化学洗浄工程をアニール工程の後で実施することができる。
研磨は、例えば、SYTON W30型コロイダルシリカを用い、研磨ヘッドの回転速度を10〜100回転/分(rpm)の範囲内として実施する。
化学洗浄工程は、研磨後に、例えばフッ化水素酸を用いて実施することができる。
最後に、例えばアニール工程の前に、イオンエッチング工程も実施することができる。
SiC膜のシリコン面に関して、実施形態を以下に記す。SiCは極性材料であり、したがって、異なる原子によって構成される2つの面(シリコン面と炭素面)を含む、ということを想起すべきである。
上記薄膜は、例えば、A.J.Auberton-Herveらによる前述の論文で述べられているような、基板分割方法(“スマートカット”)によって得られる。
まず、酸化雰囲気中、例えば1100℃または1150℃から1300℃までの範囲の温度で、1時間〜3時間の期間、上記薄膜の熱処理を実施する。酸化雰囲気中におけるこのアニール工程は、2nm rmsのオーダーの粗さを生じさせることができる。上記アニール工程を実施するための装置の一例は、“Thermal and Dopant Processes”,Chapter 4,Advanced Semiconductor Fabrication Handbook,ICE,1998に記載されている。
処理された表面は、例えば10%のフッ化水素酸を用いた化学エッチングによって脱酸素処理することができる。
その後、例えばIC1000パッド(RODELによって販売、圧縮性=3%)およびSYTON W30(またはLuDox)型コロイダルシリカ粒子に基づく研磨剤(pH=10.2、粘度=2(mPa・s)、平均粒径=125nm、30重量%のSiOを含有)を用い、CMP(化学機械研磨)を実施する。
研磨すべき基板12が装着された研磨ヘッド10が図1Aに示されている。図1Bは、研磨ヘッド、研磨すべき基板12とともに、定盤16および研磨パッド14を示している。液体研磨剤は、例えば側部の導管18を経由して、ヘッドに導入される。圧力20および矢印22によって表される動作が、研磨を実施するために、ヘッド10に加えられる。
場合によっては、フッ化水素酸を用いた化学洗浄を行い、表面上における研磨剤の結晶化を防いでもよい。
このような方法は、良質なホモエピタキシー(SiC上のSiCエピタキシー)、および場合によってはヘテロエピタキシー(SiC上のAlN、AlGaNまたはGaN)のために使用されることを可能にする粗さを有する表面を生じさせることができる。
4H型SiC薄膜(“スマートカット”法によって得られる)に関する例において:
・酸化雰囲気中でアニール工程を実施し(例えば1150℃で2時間)、その後、10%HF中で表面の脱酸素処理を行った。
・続いてCMPにより表面を研磨した。研磨は、次の条件にて実施した。
*研磨ヘッドを上に配置した回転研磨定盤を使用し、60rpm(この速度は10rpm〜100rpmの範囲内とすることができる)のオーダーの回転速度を適用するとともに、0.75bars(0.1bar〜1barの範囲内とすることができる)の圧力を加えた。
*使用したパッドは、RODELによって販売されている“ハード”型IC1000であり、SYTON W30型コロイダルシリカであるスラリーを用いた。
研磨時間は、15分〜30分とした。
研磨後に得られた粗さは、3Å rmsのオーダーであった。
最終洗浄は、10%のHFを含む脱イオン水浴を用いて、10分間実施した。
下記の表1は、異なる条件下でSiC薄膜に関して得られた結果をまとめたものである。
Figure 0004414433
表において、欄Iは、試験番号を示しており、欄IIは、CMP研磨の前に実施した処理の種類を示している。試験2および3は、イオンエッチングに続いて1150℃で2時間のアニールを受けたものであり、試験No.5に関しては、1150℃で2時間のアニールに続いてイオンエッチングを行った処理である。
試験4,6および8〜10に関しては、1150℃で2時間のアニールを行っただけである。
欄IIIは、CMP研磨の実施条件、時間、回転速度、適用圧力を与える。
欄IVは、パッドおよび混合研磨剤の種類を示している。
欄Vは、5μm×5μmの表面領域における粗さ寸法を示している。
欄VIに備考を示している。
この表は、アニール工程に続いて研磨を行うという組み合わせが、初期の膜の粗さを、2nm rms未満(試験3〜5および7〜11)、1.5nm未満(試験3〜5,8〜11)、1nm rms未満(試験3,8〜11)、0.5nm rms未満(試験8〜11)、または0.1nm rms未満(試験11)にまで、十分減じることができることを示している。
このように、本発明によれば、2nm rms未満、1nm rms未満、0.5nm rms未満、または0.1nm rms未満の粗さを持った炭化珪素薄膜を作製することができる。
イオンエッチングを予め行えば、試験No.3のように、この結果は改善する。
最も良い結果は、IC1000パッドおよびSyton W30研磨液で得られるようである。
表2は、試験No.10と11に関して、より詳細な条件を示している。
試験No.10は“S107”定盤を用いて実施したのに対し、試験No.11は“S126”定盤を用いて実施した。
表2は、定盤S126とS107を使用したときの粗さを比較している。
2種類の測定を実施、具体的には、特定の表面領域(欄S、平方マイクロメートル(μm)で表される表面領域)の走査、および点測定(欄B、μm×μmで表される表面測定)を実施した。
後ろ3つの欄は、根二乗平均値(rms)としての粗さ、平均粗さ(Ra)、および最大粗さ(Rmax)を、オングストロームで示している。
表1において試験10および11に関して示す値は、それぞれ表2の第3行および第7行に示すものと一致する(rms欄)。
Figure 0004414433
これらの表に示す結果は、本発明の方法が、マイクロエレクトロニクスで標準となっている工程および機械を採用した急速技術の使用により、SiC薄膜上のエピタキシーのための準備ができている(“epiready”)表面の作製を可能にすることを意味する。SiC表面を滑らかにすればするほど、およびSiC表面の粗さを減ずれば減ずるほど、エピタキシーの品質が良化し、これにより薄膜上に作製されるエレクトリックコンポーネントの歩留まりを相当高めることが可能となる。
アニール工程に続く研磨を含む、本発明のこの表面製造方法は、このように、粗く無く、かつ滑らかである良質な表面を生じさせることを可能にする。
ポリタイプ4HのSiC基板の例を示したが、本発明は、ポリタイプ6Hまたは3CのSiC基板にも適用できる。
図1Aは、研磨装置を示す図である。 図1Bは、研磨装置を示す図である。

Claims (16)

  1. 炭化珪素ウェーハの表面を製造する方法であって、
    前記ウェーハの表面における粗さを減ずるために、研磨を予定している表面の全体を酸化雰囲気に曝しつつ、前記ウェーハを酸化雰囲気中でアニールする工程と、
    前記アニール工程を経て粗さが減じられた前記表面を、コロイダルシリカ粒子に基づく研磨剤を用いて研磨する工程と、
    を含む、方法。
  2. 前記アニール工程を、1000℃〜1300℃の範囲の温度で実施する、請求項1記載の方法。
  3. 前記アニール工程を、1時間〜2.5時間の期間実施する、請求項1または請求項2記載の方法。
  4. 前記アニール工程と前記研磨工程との間に、前記表面の脱酸素工程をさらに含む、請求項1ないし請求項3のいずれか1項に記載の方法。
  5. 前記脱酸素工程を、フッ化水素酸中で実施する、請求項4記載の方法。
  6. 研磨後、化学洗浄工程を実施する、請求項1ないし請求項5のいずれか1項に記載の方法。
  7. 前記洗浄工程を、フッ化水素酸を用いて実施する、請求項6記載の方法。
  8. 前記アニール工程の前に、前記表面に対してイオンエッチング工程をさらに実施する、請求項1ないし請求項3のいずれか1項に記載の方法。
  9. 前記アニール工程と前記研磨工程との間に、前記表面に対してイオンエッチング工程をさらに実施する、請求項1ないし請求項3のいずれか1項に記載の方法。
  10. 前記アニール工程と前記イオンエッチング工程との間に、前記表面に対してRCA(SC1,SC2)形式の化学洗浄工程をさらに実施する、請求項9記載の方法。
  11. 前記研磨を、10rpm〜100rpmの範囲の速度で研磨ヘッドを回転させて実施する、請求項1ないし請求項10のいずれか1項に記載の方法。
  12. 0.1bar〜1barの範囲内の圧力を前記研磨ヘッドに加える、請求項1ないし請求項11のいずれか1項に記載の方法。
  13. 前記研磨を、15分〜30分の期間実施する、請求項1ないし請求項12のいずれか1項に記載の方法。
  14. 前記研磨を、IC1000型研磨パッドを用いて実施する、請求項1ないし請求項13のいずれか1項に記載の方法。
  15. 前記表面が前記ウェーハのシリコン面である、請求項1ないし請求項14のいずれか1項に記載の方法。
  16. 前記アニール工程で前記表面の粗さを20Årmsまたはそれ未満まで減らし、
    前記研磨工程で前記表面の粗さを3Årmsまたはそれ未満までさらに減らす、請求項1ないし請求項15のいずれか1項に記載の方法。
JP2006520864A 2003-07-23 2004-07-22 SiC薄膜におけるエピ前表面処理方法 Expired - Fee Related JP4414433B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0308969A FR2857895B1 (fr) 2003-07-23 2003-07-23 Procede de preparation de surface epiready sur films minces de sic
PCT/FR2004/001949 WO2005009684A1 (fr) 2003-07-23 2004-07-22 Procede de preparation de surface epiready sur films minces de sic

Publications (2)

Publication Number Publication Date
JP2006528423A JP2006528423A (ja) 2006-12-14
JP4414433B2 true JP4414433B2 (ja) 2010-02-10

Family

ID=33561010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520864A Expired - Fee Related JP4414433B2 (ja) 2003-07-23 2004-07-22 SiC薄膜におけるエピ前表面処理方法

Country Status (9)

Country Link
US (1) US7060620B2 (ja)
EP (1) EP1646478B9 (ja)
JP (1) JP4414433B2 (ja)
KR (1) KR100792057B1 (ja)
CN (1) CN100496893C (ja)
AT (1) ATE353269T1 (ja)
DE (1) DE602004004658T4 (ja)
FR (1) FR2857895B1 (ja)
WO (1) WO2005009684A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 SiCモニタウェハ製造方法
WO2005099388A2 (en) * 2004-04-08 2005-10-27 Ii-Vi Incorporated Chemical-mechanical polishing of sic surfaces using hydrogen peroixde or ozonated water solutions in combination with colloidal abrasive
US7459702B2 (en) * 2004-10-26 2008-12-02 Jayant Neogi Apparatus and method for polishing gemstones and the like
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
JP5277722B2 (ja) * 2008-05-21 2013-08-28 新日鐵住金株式会社 炭化珪素単結晶ウェハ表面の研磨方法
EP2172967A1 (en) 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
JP5772635B2 (ja) * 2012-02-02 2015-09-02 三菱電機株式会社 炭化珪素単結晶基板の製造方法
JP5990444B2 (ja) * 2012-11-01 2016-09-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
ES2869275T3 (es) 2015-04-24 2021-10-25 Int Flavors & Fragrances Inc Sistemas de suministro y procedimientos de preparación del mismo
ES2950434T3 (es) 2016-09-16 2023-10-10 Int Flavors & Fragrances Inc Composiciones de microcápsula estabilizadas con agentes de control de la viscosidad
CN117202986A (zh) 2021-04-16 2023-12-08 国际香精香料公司 水凝胶封装物及其制造方法
WO2024026225A1 (en) 2022-07-26 2024-02-01 International Flavors & Fragrances Inc. Robust flavor emulsions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
JP3975047B2 (ja) * 2000-04-21 2007-09-12 泰弘 谷 研磨方法
JP4902088B2 (ja) * 2000-07-10 2012-03-21 ティーイーエル エピオン インク. ガスクラスターイオンビーム処理による薄膜を改良するためのシステムおよび方法
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 SiCモニタウェハ製造方法
FR2843061B1 (fr) 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau

Also Published As

Publication number Publication date
FR2857895A1 (fr) 2005-01-28
FR2857895B1 (fr) 2007-01-26
DE602004004658T2 (de) 2007-11-22
ATE353269T1 (de) 2007-02-15
EP1646478B1 (fr) 2007-02-07
DE602004004658D1 (de) 2007-03-22
WO2005009684A1 (fr) 2005-02-03
US20050020084A1 (en) 2005-01-27
US7060620B2 (en) 2006-06-13
CN100496893C (zh) 2009-06-10
DE602004004658T4 (de) 2008-08-21
EP1646478B9 (fr) 2008-07-16
EP1646478A1 (fr) 2006-04-19
CN1826210A (zh) 2006-08-30
KR100792057B1 (ko) 2008-01-04
JP2006528423A (ja) 2006-12-14
KR20060033806A (ko) 2006-04-19

Similar Documents

Publication Publication Date Title
JP4414433B2 (ja) SiC薄膜におけるエピ前表面処理方法
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP5516424B2 (ja) エピタキシャル成長用炭化珪素単結晶基板の製造方法
US7323414B2 (en) Method for polishing a substrate surface
Li et al. Electro-chemical mechanical polishing of silicon carbide
TWI285924B (en) Method for manufacturing silicon wafer
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP2007053178A (ja) シリコンウェーハの製造方法
US20070051301A1 (en) Method of manufacturing sic single crystal wafer
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2005534516A (ja) ウエハ材の研磨方法
US8048769B2 (en) Method for producing bonded wafer
JP2013175736A (ja) 平滑なウェハの製造方法
KR20180016394A (ko) Soi웨이퍼의 제조방법
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JP6094541B2 (ja) ゲルマニウムウェーハの研磨方法
JP2002043257A (ja) ワークの研磨方法
JP2004247609A (ja) 基板の製造方法
JP2023177967A (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
JP3581145B6 (ja) 窒化物半導体基板の加工方法
Williams et al. Planarization of GaN by the Etch-Back Method
Hayashi et al. Processing issues for wafer bonded III-V on insulator structures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091029

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees