DE602004004658T2 - Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten - Google Patents

Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten Download PDF

Info

Publication number
DE602004004658T2
DE602004004658T2 DE602004004658T DE602004004658T DE602004004658T2 DE 602004004658 T2 DE602004004658 T2 DE 602004004658T2 DE 602004004658 T DE602004004658 T DE 602004004658T DE 602004004658 T DE602004004658 T DE 602004004658T DE 602004004658 T2 DE602004004658 T2 DE 602004004658T2
Authority
DE
Germany
Prior art keywords
polishing
roughness
rms
sic
annealing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004004658T
Other languages
English (en)
Other versions
DE602004004658T4 (de
DE602004004658D1 (de
Inventor
Claire Richtarch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE602004004658D1 publication Critical patent/DE602004004658D1/de
Publication of DE602004004658T2 publication Critical patent/DE602004004658T2/de
Application granted granted Critical
Publication of DE602004004658T4 publication Critical patent/DE602004004658T4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Surface Treatment Of Glass (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Description

  • TECHNISCHES GEBIET UND STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft allgemein die Behandlung von Halbleiterwerkstoffen, die für Anwendungen in der Mikroelektronik und/oder Optoelektronik bestimmt sind.
  • Sie betrifft vor allem ein Verfahren zum Präparieren einer Oberfläche eines dünnen Films mit einer Dicke zwischen 1 nm oder einigen Zehn nm und 100 nm oder einigen Hundert nm, beispielsweise 400 nm oder 500 nm.
  • Insbesondere handelt es sich um einen Film aus monokristallinem Siliziumkarbid, um daraus ein epitaxiales Wachstum zu realisieren.
  • Dies kann ein Siliziumkarbidfilm sein, der auf einen anderen Werkstoff (Silizium, monokristallines oder polykristallines SiC, das mit einer Oxidschicht oder anderen Schicht: abgeschiedenes Oxid, Nitird etc., überzogen ist) übertragen wird.
  • Die Erfindung findet vor allem auf Substrate aus SiC, beispielsweise vom Polytyp 4H Anwendung, die für das epitaxiale Wachstum im Hinblick auf die Herstellung von leistungsstarken elektronischen Bauteilen verwendet werden.
  • Um eine Epitaxie guter Qualität zu erhalten, bedarf es einer fehlerfreien und möglichst glatten Ausgangsfläche.
  • Es ist ein Verfahren zum Übertragen von dünnen Schichten und insbesondere von dünnen SiC-Schichten bekannt, das als "Smart-Cut" (oder Substratbruch-Verfahren) bezeichnet wird und das beispielsweise in dem Artikel "Why can Smart-Cut change the future of microelectronics" von A.J. Auberton-Hervé et al., Int. Journal of High Speed Electronics and Systems, Band 10, Nr. 1, 2000, S. 131-146 beschrieben ist. Bei diesem Verfahren verbleibt nach dem Bruch eine Rauhigkeit von etwa 5 nm RMS (RMS = Root Mean Square oder quadratischer Mittelwert), die mit einem epitaxialen Wachstum unvereinbar ist.
  • Diese Rauhigkeit kann durch die Anwendung von Behandlungen vom Typ thermische Oxidation (als Glühen bezeichnet) und/oder Ionenätzen bis auf etwa 1 bis 2 nm RMS verringert werden. Jedoch ermöglichen diese Techniken nicht, eine gewünschte Endrauhigkeit (0,1 bis 0,2 nm RMS) zu erzielen.
  • Denn der Schritt des Glühens verbraucht nicht genügend Material, um die Rauhigkeit signifikant zu verringern, da die thermische Oxidation des SiC, vor allem auf der Siliziumfläche, sehr langsam vonstatten geht.
  • Darüber hinaus ist das CMP (chemisch-mechanische Polieren) des SiC schwer durchzuführen, da die polierten Flächen im Vergleich zu Werkstoffen wie Silizium eine geringe chemische Reaktivität aufweisen. Des weiteren ist der Grad des Abtragens sehr gering, er liegt in der Größenordnung von 10 nm pro Stunde, gegenüber 50 nm/mn beim Polieren von Silizium.
  • Auf der anderen Seite weist SiC eine extrem hohe mechanische Härte auf und können die Verwendung von "Diamant-"Schleifmitteln oder von einigen für das Polieren von Silizium bekannten Schleifmitteln zur Bildung von Riefen oder Kratzern führen.
  • Es ist folglich schwierig, ein Schleifmittel zu verwenden, das einen ausreichenden Abtragungsgrad ermöglicht, ohne derartige Riefen sowie Fehler zu erzeugen. Die Verfahren zum Polieren von SiC sind aus diesem Grund sehr langwierig (mehrere Stunden), und die Schleifmittel auf der Basis von Diamantpartikeln ermöglichen nicht den Erhalt einer Rauhigkeit von unter 1 nm RMS.
  • Die Techniken zum Polieren von SiC sind aus diesen zwei Gründen sehr besonders. Es sind heutzutage wenig Verfahren zum Polieren eines SiC-Substrats bekannt.
  • Das Dokument US 5 895 583 beschreibt ein Verfahren durch sukzessive Poliervorgänge; denn es sind mehrere Schritte erforderlich, um die durch jeden Polierschritt erzeugten kaltverfestigten Bereiche zu beseitigen. Dieses Verfahren verwendet Schleifmittel auf der Basis von Diamantpartikeln mit abnehmendem Durchmesser.
  • Die Anmeldung FR 0 209 869 vom 2. August 2002 ( FR 2 843 061 ) beschreibt ein Verfahren, das eine Mischung aus Schleifmitteln (Diamant/Siliziumdioxid) verwendet, die ermöglicht, eine Rauhigkeit zu erzielen, welche mit einem Verkleben durch molekulare Adhäsion vereinbar ist.
  • Es gibt andere Techniken als das Polieren, um eine geringe Rauhigkeit zu erhalten; die meisten von ihnen basieren auf dem Beschuß der Oberfläche mit Ionen aus einem Plasma (RIE) oder einem Strahl (beispielsweise einem Gas Cluster Ion Beam), eine Technik, die in dem Dokument US 2002 0014407 beschrieben ist. Diese Techniken sind hinsichtlich der Abtragsgeschwindigkeiten von Interesse, sie hinterlassen jedoch einen für eine Epitaxie oftmals zu rauhen Oberflächenzustand und ermöglichen vor allem nicht, die Oberfläche zu ebnen.
  • Es stellt sich somit die Aufgabe, ein neues Verfahren zum Behandeln oder Präparieren der Oberfläche eines Films, insbesondere eines Films aus Siliziumkarbid, zu finden.
  • Eine weitere Aufgabe besteht darin, ein Verfahren zur Behandlung von Filmen, insbesondere aus Siliziumkarbid, zu finden, das ermöglicht, eine gute Rauhigkeit zu erhalten und/oder das einen ausreichenden Abtragungsgrad ermöglicht, ohne Riefen oder Fehler zu erzeugen.
  • Es stellt sich auch eine weitere Aufgabe, die darin besteht, ein Verfahren zur Behandlung von Filmen, insbesondere aus Siliziumkarbid, zu finden, das ermöglicht, eine gute Rauhigkeit, vorzugsweise von weniger als 15 oder 10 Angström RMS oder von weniger als 5 Angström RMS oder von weniger als 1 Angstrom RMS zu erzielen, die mit einem epitaxialen Wachstum vereinbar ist.
  • DARLEGUNG DER ERFINDUNG
  • Die Erfindung betrifft ein Verfahren zum Präparieren einer Oberfläche eines Siliziumkarbid-Wafers gemäß Patentanspruch 1.
  • Die Kombination aus diesen zwei Schritten ermöglicht, einen zufriedenstellen Oberflächenzustand des Siliziumkarbids zu schaffen.
  • Der Schritt des Glühens ermöglicht den Erhalt einer Rauhigkeit, die geringer als 20 Å RMS ist oder in der Größenordnung von 20 Å RMS liegt. Er kann bei einer Temperatur zwischen 1100°C und 1300°C und beispielsweise über eine Zeitdauer von 1,5 Stunden bis 2,5 Stunden durchgeführt werden.
  • Nach dem Glühschritt kann ein Schritt zum Desoxidieren der Oberfläche durchgeführt werden, beispielsweise vom Typ dessen, beim dem ein chemisches Bad, wie Fluorwasserstoffsäure eingesetzt wird. Im Falle eines Ionenätzens kann im Anschluß an den Glühschritt ein Schritt zur chemischen Reinigung vom Typ RCA (SC1, SC2) durchgeführt werden.
  • Das Polieren erfolgt beispielsweise mit einem kolloidalen Siliziumdioxid vom Typ SYTON W30 und mit einem sich mit einer Geschwindigkeit von 10 bis 100 Umdrehungen/Minute drehenden Polierkopf.
  • Nach dem Polieren kann ein Schritt zur chemischen Reinigung vorgesehen werden, beim dem beispielsweise ein Bad aus Fluorwasserstoffsäure eingesetzt wird.
  • Schließlich kann auch ein Ionenätz-Schritt, beispielsweise vor dem Glühschritt vorgesehen werden.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die 1A und 1B zeigen schematisch eine Polieranlage.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Es wird nun ein Ausführungsbeispiel gegeben, das die Siliziumfläche eines SiC-Films betrifft. Es sei daran erinnert, daß SiC ein polarer Werkstoff ist, es umfaßt demnach zwei aus unterschiedlichen Atomen bestehende Flächen (eine Siliziumfläche und eine Kohlenstofffläche).
  • Ein solcher dünner Film wird beispielsweise durch das Substratbruch- (oder "Smart-Cut-") Verfahren erhalten, wie es in dem oben erwähnten Artikel von A.J. Auberton-Hervé et al. beschrieben ist.
  • Zunächst wird eine Wärmebehandlung unter oxidierender Atmosphäre dieses dünnen Films, beispielsweise bei einer Temperatur zwischen 1100°C oder 1150°C und 1300°C und über eine Zeitdauer von 1 Stunde bis 3 Stunden durchgeführt. Dieser Schritt des Glühens unter oxidierender Atmosphäre ermöglicht, eine Rauhigkeit in der Größenordnung von 2 nm RMS zu erzielen. Ein Beispiel für eine Vorrichtung, welche die Durchführung eines solchen Glühens ermöglicht, ist in Thermal and Dopant Process, Kapitel 4, Advanced Semiconductor Fabrication Handbook, ICE, 1998 beschrieben.
  • Ein chemisches Ätzen, beispielsweise mit 10-prozentiger Fluorwasserstoffsäure ermöglicht, die so behandelte Oberfläche zu desoxidieren.
  • Anschließend wird eine CMP-Bearbeitung (chemisch-mechanisches Polieren) durchgeführt, zum Beispiel mit einem Tuch IC1000 (das durch die Gesellschaft RODEL vertrieben wird, Verdichtbarkeit = 3 %) und einem Schleifmittel auf der Basis von Partikeln aus kolloidalem Siliziumdioxid vom Typ SYTON W30 (oder LuDox) (mit einem pH-Wert = 10,2, einer Viskosität = 2 mPs·sec, einer mittleren Teilchengröße = 125 nm und mit 30 Gew-% SiO2).
  • Ein Polierkopf 10, in den ein zu polierendes Substrat 12 eingefügt ist, ist in 1A dargestellt. 1B zeigt den Polierkopf, das zu polierende Substrat 12 sowie einen Teller 16 und ein Poliertuch 14. Eine Schleifflüssigkeit wird beispielsweise über eine Seitenleitung 18 in den Kopf eingespritzt. Ein Druck 20 sowie eine durch den Pfeil 22 symbolisch dargestellte Bewegung werden an den Kopf 10 angelegt, um das Polieren zu vollziehen.
  • Eventuell ermöglicht ein chemisches Reinigen mittels Fluorwasserstoffsäure, die Kristallisierung des Schleifmittels an der Oberfläche zu vermeiden.
  • Ein solches Verfahren ermöglicht, eine Oberfläche zu erhalten, deren Rauhigkeit eine Wiederaufnahme der Homoepitaxie (Epitaxie von SiC auf SiC) von guter Qualität und eventuell auch eine Wiederaufnahme der Heteroepitaxie (AlN, AlGaN oder GaN auf SiC) ermöglicht.
  • Bei einem Beispiel, das einen dünnen SiC-Film vom Typ 4H (welcher durch "Smart-Cut" erhalten wird) betrifft:
    • – wird ein Glühschritt unter oxidierender Atmosphäre (2 Stunden bei 1150°C beispielsweise) durchgeführt, an den sich eine Desoxidation der Oberfläche in einem 10 prozentigen HF-Bad anschließt,
    • – wonach ein Polieren der Oberfläche durch CMP erfolgt. Dieses Polieren wird unter den folgenden Bedingungen durchgeführt:
    • – Verwendung eines umlaufenden Poliertellers, an den ein ebenfalls umlaufender Polierkopf angelegt wird, wobei die Drehungen in der Größenordnung von 60 U/Min. liegen (diese Geschwindigkeit kann auch zwischen 10 und 100 U/Min. liegen); an den Kopf wird ein Druck von 0,75 bar angelegt (der auch zwischen 0,1 und 1 bar liegen kann),
    • – das verwendete Tuch ist ein durch RODEL vertriebenes "hartes" Tuch vom Typ IC1000, mit einem Slurry, das kolloidales Siliziumdioxid vom Typ SYTON W30 ist.
  • Die Dauer des Polierens beträgt zwischen 15 Minuten und 30 Minuten.
  • Die nach dem Polieren erzielte Rauhigkeit liegt in der Größenordnung von 3 Å RMS.
  • Für 10 Minuten wird eine Endreinigung mit entionisiertem Wasser und mit einem 10-prozentigen HF-Bad durchgeführt.
  • In der nachstehenden Tabelle I sind Ergebnisse zusammengefaßt, die auf dünnen SiC-Filmen unter verschiedenen Bedingungen erzielt wurden.
  • Figure 00060001
  • Figure 00070001
    Tabelle I
  • In dieser Tabelle zeigt Spalte I die Versuchsnummer, und Spalte II gibt die Art der vor dem CMP durchgeführten Behandlung an. Bei den Versuchen 2 und 3 handelt es sich um ein Ionenätzen, an das sich ein zweistündiges Glühen bei 1150°C anschließt, bei Versuch Nr. 5 um ein zweistündiges Glühen bei 1150°C mit einem nachfolgenden Ionenätzen.
  • Bei den Versuchen 4, 6 und 8 bis 10 wird lediglich ein zweistündiges Glühen bei 1150°C durchgeführt.
  • Spalte III gibt die Durchführungsbedingungen des CMP an, nämlich die Dauer, die Rotationsgeschwindigkeit, den angelegten Druck.
  • In Spalte IV sind die Art des Tuches (oder "Pads") sowie der Schleifmischung angegeben.
  • Spalte V gibt die Rauhigkeitsmessungen auf einer Fläche von 5 × 5 μm2 an.
  • In Spalte VI sind eventuell Anmerkungen enthalten.
  • Diese Tabelle zeigt gut, daß die Kombination aus einem Glühschritt, dann einem Polieren ermöglicht, die Rauhigkeit des Anfangsfilms auf weniger als 2 nm RMS (Versuche 3-5 und 7-11), 1,5 (Versuche 3-5, 8-11) oder 1 nm RMS (Versuche 3, 8-11) oder 0,5 nm RMS (Versuche 8-11) oder 0,1 nm RMS (Versuch 11) deutlich zu verbessern.
  • Die Erfindung ermöglicht demnach, einen Film aus Siliziumkarbid mit einer Rauhigkeit von unter 2 nm RMS oder von unter 1 nm RMS oder von unter 0,5 nm RMS oder von unter 0,1 nm RMS zu erhalten.
  • Die Verwendung eines vorherigen Ionenätzens, wie in Versuch Nr. 3, verbessert dieses Ergebnis ebenfalls.
  • Die besten Ergebnisse scheinen mit einem Tuch vom Typ IC1000 und mit einer Schleiflösung vom Typ Syton W30 erhalten zu werden.
  • In Tabelle II sind detailliertere Bedingungen bezüglich der Versuche Nr. 10 und 11 angegeben.
  • Versuch Nr. 10 wird auf einer als "S107" bezeichneten Scheibe durchgeführt, während Versuch Nr. 11 auf der Scheibe "S126" durchgeführt wird.
  • In Tabelle II sind verglichene Rauhigkeiten der Scheiben S126 und S107 angegeben.
  • Es wurden zwei Arten von Messungen durchgeführt, nämlich die Messung mit einem Überstreichen einer gewissen Fläche (Spalte S, Fläche angegeben in μm2) und punktuell durchgeführte Messungen (Spalte B, Meßflächen angegeben in μm × μm).
  • In den drei letzten Spalten sind nacheinander in Angström folgende Werte angegeben: die Rauhigkeit im quadratischen Mittelwert (RMS), die durchschnittliche Rauhigkeit (Ra) und die maximale Rauhigkeit (Rmax).
  • Die in Tabelle I aufgeführten Werte für die Versuche 10 und 11 entsprechen jeweils denjenigen, die in der dritten und siebten Zeile der Tabelle II (Spalte RMS) angegeben sind.
  • Figure 00090001
    Tabelle II
  • Die Ergebnisse dieser Tabellen zeigen, daß die Erfindung ermöglicht, eine für die Epitaxie bereite Oberfläche (sogenannte "epiready"-Oberfläche) auf dünnen SiC-Filmen mittels einer schnellen Technik zu erhalten, die Schritte und Maschinen einsetzt, welche in der Mikroelektronik Standard sind. Je glatter und weniger rauh die SiC-Oberfläche ist, um so besser wird die Qualität der Epitaxie sein, wodurch es möglich ist, den Leistungsgrad der auf dem dünnen Film realisierten elektronischen Bauteile deutlich zu erhöhen.
  • Dieses erfindungsgemäße Verfahren zum Präparieren einer Oberfläche mit einem Glühschritt und einem anschließenden Polierschritt ermöglicht folglich, eine nicht rauhe sowie geebnete Oberfläche von guter Qualität zu erhalten.
  • Es wurde das Beispiel eines SiC-Substrats vom Polytyp 4H gegeben, die Erfindung ist jedoch auch auf ein SiC-Substrat vom Polytyp 6H oder 3C anwendbar.

Claims (12)

  1. Verfahren zum Präparieren einer Oberfläche eines Werkstoff-Wafers, bei dem folgendes durchgeführt wird: – ein Glühschritt unter oxidierender Atmosphäre, um die Rauhigkeit an der Oberfläche des Wafers zu verringern, – an den sich ein Polierschritt mit einem Schleifmittel auf der Basis von Partikeln aus kolloidalem Siliziumdioxid anschließt.
  2. Verfahren nach Anspruch 1, wobei der Glühschritt bei einer Temperatur zwischen 1000°C und 1300°C durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Glühschritt über eine Zeitdauer von 1 Stunde bis 2,5 Stunden durchgeführt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin einen Ionenätz-Schritt umfaßt.
  5. Verfahren nach einem der Ansprüche 1 bis 3, das ferner – im Anschluß an den Glühschritt – einen Schritt zum Desoxidieren der Oberfläche umfaßt.
  6. Verfahren nach Anspruch 4, welches ferner im Falle eines Ionenätzens – im Anschluß an den Glühschritt – einen Schritt zur chemischen Reinigung vom Typ RCA (SC1, SC2) umfaßt.
  7. Verfahren nach Anspruch 5, wobei bei dem Schritt des Desoxidierens ein chemisches Bad aus Fluorwasserstoffsäure eingesetzt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem im Anschluß an das Polieren ein Schritt zur chemischen Reinigung durchgeführt wird.
  9. Verfahren nach Anspruch 8, wobei bei dem Reinigungsschritt ein Bad aus Fluorwasserstoffsäure eingesetzt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Polieren mit einem sich mit einer Geschwindigkeit von 10 bis 100 Umdrehungen/Minute drehenden Polierkopf durchgeführt wird.
  11. Verfahren nach Anspruch 10, wobei ein Druck zwischen 0,1 bar und 1 bar an den Polierkopf angelegt wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Polieren über eine Zeitdauer von 15 Min. bis 30 Min. vollzogen wird.
DE602004004658T 2003-07-23 2004-07-22 Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten Active DE602004004658T4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0308969A FR2857895B1 (fr) 2003-07-23 2003-07-23 Procede de preparation de surface epiready sur films minces de sic
FR0308969 2003-07-23
PCT/FR2004/001949 WO2005009684A1 (fr) 2003-07-23 2004-07-22 Procede de preparation de surface epiready sur films minces de sic

Publications (3)

Publication Number Publication Date
DE602004004658D1 DE602004004658D1 (de) 2007-03-22
DE602004004658T2 true DE602004004658T2 (de) 2007-11-22
DE602004004658T4 DE602004004658T4 (de) 2008-08-21

Family

ID=33561010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004004658T Active DE602004004658T4 (de) 2003-07-23 2004-07-22 Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten

Country Status (9)

Country Link
US (1) US7060620B2 (de)
EP (1) EP1646478B9 (de)
JP (1) JP4414433B2 (de)
KR (1) KR100792057B1 (de)
CN (1) CN100496893C (de)
AT (1) ATE353269T1 (de)
DE (1) DE602004004658T4 (de)
FR (1) FR2857895B1 (de)
WO (1) WO2005009684A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
WO2005099388A2 (en) * 2004-04-08 2005-10-27 Ii-Vi Incorporated Chemical-mechanical polishing of sic surfaces using hydrogen peroixde or ozonated water solutions in combination with colloidal abrasive
WO2006047611A2 (en) * 2004-10-26 2006-05-04 Jayant Neogi Apparatus and method for polishing gemstones and the like
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
US7528040B2 (en) * 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
JP5277722B2 (ja) * 2008-05-21 2013-08-28 新日鐵住金株式会社 炭化珪素単結晶ウェハ表面の研磨方法
EP2172967A1 (de) 2008-08-04 2010-04-07 Siltronic AG Verfahren zur Herstellung von Siliciumcarbid
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
JP5772635B2 (ja) * 2012-02-02 2015-09-02 三菱電機株式会社 炭化珪素単結晶基板の製造方法
JP5990444B2 (ja) * 2012-11-01 2016-09-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
US10993466B2 (en) 2015-04-24 2021-05-04 International Flavors & Fragrances Inc. Delivery systems and methods of preparing the same
EP3512625B1 (de) 2016-09-16 2023-04-26 International Flavors & Fragrances Inc. Mit viskositätskontrollmittel stabilisierte mikrokapselzusammensetzungen
CN117202986A (zh) 2021-04-16 2023-12-08 国际香精香料公司 水凝胶封装物及其制造方法
WO2024026225A1 (en) 2022-07-26 2024-02-01 International Flavors & Fragrances Inc. Robust flavor emulsions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP3975047B2 (ja) * 2000-04-21 2007-09-12 泰弘 谷 研磨方法
JP4902088B2 (ja) 2000-07-10 2012-03-21 ティーイーエル エピオン インク． ガスクラスターイオンビーム処理による薄膜を改良するためのシステムおよび方法
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
FR2843061B1 (fr) 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau

Also Published As

Publication number Publication date
EP1646478A1 (de) 2006-04-19
KR100792057B1 (ko) 2008-01-04
EP1646478B9 (de) 2008-07-16
EP1646478B1 (de) 2007-02-07
CN100496893C (zh) 2009-06-10
FR2857895A1 (fr) 2005-01-28
JP2006528423A (ja) 2006-12-14
US7060620B2 (en) 2006-06-13
FR2857895B1 (fr) 2007-01-26
DE602004004658T4 (de) 2008-08-21
KR20060033806A (ko) 2006-04-19
JP4414433B2 (ja) 2010-02-10
WO2005009684A1 (fr) 2005-02-03
ATE353269T1 (de) 2007-02-15
DE602004004658D1 (de) 2007-03-22
US20050020084A1 (en) 2005-01-27
CN1826210A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
DE69627613T2 (de) Verfahren zur Rückgewinnung von Substraten
DE3335116C2 (de)
DE60009546T2 (de) Verwendung von cäsiumhydroxyd für dielektrische aufschlämmung
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
DE102005024073A1 (de) Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
EP0627764A2 (de) Verfahren zur Vereinzelung von Chips auf einem Wafer
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112011101813T5 (de) Glättungsverfahren für Halbleitermaterial und von daraus hergestellten Wafern
DE102009025243A1 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102014010808A1 (de) Chemisch-mechanische Polierzusammensetzung zum Polieren einer Saphiroberfläche und Verfahren, bei denen diese eingesetzt wird
EP1146551A1 (de) Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
EP0742583B1 (de) Verfahren zum Entfernen beschädigter Kristallbereiche von Siliziumscheiben
DE10164379A1 (de) Verfahren zur Herstellung eines epitaktischen kohlenstoffdotierten Wafers und eines epitaktischen Halbleiter-Wafers
DE112010005467T5 (de) Poliermittel und Polierverfahren damit
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE19932829C2 (de) Zweistufiges chemisch-mechanisches Polierverfahren
EP1570951A2 (de) Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer and damit erhaltene elektronische Bauteile
DE102019218879A1 (de) Waferbearbeitungsverfahren
DE102006053942A1 (de) Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
DE102013213839A1 (de) Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1646478

Country of ref document: EP

Representative=s name: CBDL PATENTANWAELTE, DE

R081 Change of applicant/patentee

Ref document number: 1646478

Country of ref document: EP

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES S.A., BERNIN, FR

Effective date: 20120905

R082 Change of representative

Ref document number: 1646478

Country of ref document: EP

Representative=s name: CBDL PATENTANWAELTE, DE

Effective date: 20120905