EP1570951A2 - Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer and damit erhaltene elektronische Bauteile - Google Patents

Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer and damit erhaltene elektronische Bauteile Download PDF

Info

Publication number
EP1570951A2
EP1570951A2 EP05004484A EP05004484A EP1570951A2 EP 1570951 A2 EP1570951 A2 EP 1570951A2 EP 05004484 A EP05004484 A EP 05004484A EP 05004484 A EP05004484 A EP 05004484A EP 1570951 A2 EP1570951 A2 EP 1570951A2
Authority
EP
European Patent Office
Prior art keywords
polishing
wafer
wafers
substrate
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP05004484A
Other languages
English (en)
French (fr)
Other versions
EP1570951A3 (de
Inventor
Peter Blaum
Burkhardt Speit
Ingo Köhler
Bernd Ruedinger
Wolfram Beier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of EP1570951A2 publication Critical patent/EP1570951A2/de
Publication of EP1570951A3 publication Critical patent/EP1570951A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Definitions

  • the invention relates to low-voltage substrate wafer with a defect-poor, active surface, a method too their preparation and their use and thus obtained electronic components, such as LEDs, transistors and chips.
  • Electronic and electro-optical semiconductor elements such as lasers, high-speed transistors, LDs, LEDs and other complex components usually include a thin carrier or wafer substrate on which in particular terraced superimposed functional layers lie.
  • Such functional layers are usually semiconductor or insulation or Leveling layers.
  • the procedure is usually such that the wafer wafer from a block, cylinder or rod of the sawn out of respective substrate and then ground, lapped and polished to a possible to get even and smooth surface, the one Maximum elasticity or flatness and minimal roughness having.
  • the grinding and polishing of the wafers is normally performed in such a way that the Wafer substrate is mounted in a holder, preferably rotated about its longitudinal axis and thereby optionally its direction of rotation changes, d. H.
  • the wafer substrate is also used on one changing direction of rotation rotating grinding or polishing plate pressed, which equipped with a polishing pad is. In this way, the substrate surface to be coated becomes as evenly as possible and removed Smoothed, resulting in good to very good surfaces receive. Only then will those beforehand said functional layers on the solid, as a rule applied very thin substrate wafer.
  • MOCVD organometallic Gas phase epitaxy
  • MOCVPE metal organic chemical vapor phase epitaxy
  • defects in the surface be it disturbances of the crystal structure, Impurities or even unevenness in the surface as well as other defects to faulty Jobs in the layer structure can lead, which the desired electrical, insulating and / or electro-optical Affect the function of the layers.
  • a particularly suitable method for detecting this typical Defects is the interference microscopy (eg. using a Leica interference microscope, 160 times (16x10) magnification, resolution max. 0.8 ⁇ m).
  • the invention therefore has the object of wafer substrates for the Production of electronic and / or electro-optical To provide semiconductor elements which oppose Temperature fluctuations in the coating with Epitaxy are insensitive and make up of semiconductor elements let that win in their semiconductor layers at least low in defects and in particular the surface are "pit" -free.
  • this is achieved ensures that the substrates to be coated freely movable are arranged between polishing elements. On In this way, wafer substrates are obtained, which at a Coating, in particular in the epitaxy process, sometimes insensitive to temperature changes are, but also low-defect and in particular result in defect-free components.
  • the Wafer substrates preferably on a support (support table with a support surface) and with a Pressed counter element on the support. It can either the support, the counter element or both as Polierwerkmaschine be formed. Preferably both are prepared as polishing tools. Between these Both elements (support element and counter element) can The substrates during polishing relatively move freely to the polishing tool in any direction. This free movement includes both two-dimensional linear as well as curved movements and rotations about one perpendicular to the wafer surface standing axis with a.
  • the edition points preferably a boundary or an edge, the the pad limits on which the wafer substrate rests and on which the wafers are free during polishing can move without falling off the support.
  • the pad preferably has one possible flat surface and is in particular completely planar.
  • a preferred embodiment comprises one, at least a flat, holey recess having Guide disc, wherein the recess has a larger Diameter than the wafer to be processed.
  • that forms Recess a the thickness of the plate penetrating hole Conveniently, such a guide plate several such recesses or holes, which means Punching or sawing are available. In these Recess or hole of the wafer to be treated is introduced.
  • the hole in the guide disc acts as a cage or "carrier" within which the wafer or wafers are freely movable.
  • the guide disc on the Edition loose, freely movable arranged, so too this in the polishing and grinding process in all Move and rotate spatial directions.
  • the guide disc usually consists of metal and / or a Plastic.
  • the wafer is in Polished form of a laminate. This is done by the wafer glued on a carrier. Preferably then lies at Polishing the carrier freely moving, sliding on the Edition and the pressure forces of the polishing tools act in a more or less vertical direction the wafer surface to be treated. In principle however, it is also readily possible that when polishing the wafer with its to be polished and later to Coating active surface sliding down freely is arranged on the carrier. In a special preferred embodiment is inventively as Carrier used another wafer, so that both the on the support adjacent (outer) surface of the one Wafers (carrier wafer) as well as the opposite outer surface of the other (second) wafer at the same time to be polished.
  • the wafer laminates are guided freely movable in so-called cages or "carriers", the movements, which are constantly rotating as well as the requirements complete.
  • both the edition works as well as the overlying counter element as a polishing tool in the polishing device.
  • the polishing is preferably carried out with the aid of a polishing agent or polishing medium performed.
  • a polish In principle, all common polishing media can be used as long as there are no scratches or other mechanical Cause damage in the wafer surface and a sufficient surface smoothness or minimum Create surface roughness while maintaining a flatness (flatness) of the wafer surface, which Grinding and lapping the wafer was not achieved destroy again, but improve.
  • polishing are those induced by the grinding or lapping steps Deep damage, also SSD (Sub Surface Damage) called, worked out without disturbing new others Create damage. Beyond that the depth damage generated from the prepolishing process steps removed and an optimal germ density for ensured epitaxial coating.
  • Polishing agents to be used in the process according to the invention preferably contain polishing bodies. These polishing bodies preferably have an average particle size with a diameter of 10-1000 nm, with particles having a diameter of 50-500 nm, in particular 150-300 nm, being particularly preferred. Such average diameters or particle sizes are usually determined optically in a known manner in the scattered light method. For example, a device of the company " Lambda Physics” (Göttingen, DE) offers the device “ Lambda 900 UV / Vis / IR " with integrating sphere as a measuring device.
  • Preferred polishing agents are those used for treating silicon wafers, semiconductors, microchips, optical elements, and clock crystals and glass components.
  • the polishing according to the invention is performed abrasive by means of the respective grinding bodies, whereby a desired layer thickness is removed at the surface.
  • Preferred abrasive articles are colloidal silica, which is available as a slurry in standard industry standards.
  • Such a product is, for example, from the company "Eminess Technologies, Inc.” under the designation “Ultra-Sol” ( www.eminess.com/products/us_slurry.html ) or also offered by the company “Rodel” with the trade name “NALCO” of the “Ondeo NALCO Company” (Naperville, IL, USA) ( www.rodel.com/rodel/products/Substrates ).
  • these abrasives are used as a sol.
  • the particle sizes vary between 20 and 300 nm.
  • the abrasive usually has a pH of 5-11, preferably 6.5-11, and especially 8.5-10.5.
  • a preferred buffer for adjusting the pH is bicarbonate.
  • the polishing is usually carried out under pressure.
  • the polishing tool is pressed onto the surface to be polished.
  • Such pressures are usually 0.05-1 kg / cm 2 , in particular 0.1-0.6 kg / cm 2 , with 0.15-0.35 kg / cm 2 being particularly preferred.
  • the polishing is usually done with a possibly oscillating Rotation speed of 5 - 200 rpm, in particular 10 to 80 rpm, whereby 20 to 50 RPM are particularly preferred. Usual polishing times can last up to 10 hours, with polishing times up to 4, especially up to 2.5 hours, particularly preferred are.
  • Abtragsdicken of 0.5 - 5 microns / h, in particular 0.8-3 ⁇ m / h, and in particular removal rates of 1 - 2 ⁇ m / h.
  • the polishing according to the invention is preferably at Temperatures of below 100 ° C, preferably below 50 ° C, with temperatures below 25 ° C are particularly preferred. Especially preferred is to perform the polishing at room temperature of 20 ° C, with deviations of +/- 8 ° C, in particular +/- 5 ° C and preferably +/- 2 ° C are quite possible.
  • the temperature at which the wafers are polished is critical once the consistency of the abrasive, for example, by agglomeration of the abrasive particles and / or increasing the viscosity, substantially changes.
  • Substrates become a wafer on a freely movable Carrier, in particular a polishing plate or else releasably connected to another wafer.
  • an adhesive It is the Adhesive layer thickness preferably 0.5-5 ⁇ m, wherein 0.8 - 3 microns, and especially 1 - 2 microns particularly preferred is.
  • the adhesive is preferably softenable by heating, so that the wafers bonded for polishing or wafer and carrier by increasing the temperature let solve again.
  • the adhesive preferably a softening temperature below 150 ° C, especially below 120 ° C, in particular of ⁇ 100 ° C.
  • the glue should be selected in the method according to the invention such that this has a softening temperature, at least 10 ° C, preferably at least 20 ° C above the temperature at which the surface is polished.
  • a preferred adhesive shows pressure, shear and / or elastic properties.
  • wax and / or rosin are particularly preferred.
  • Mixtures thereof are particularly preferred.
  • usable waxes can be both herbal as well as animal and / or mineral waxes, if necessary also mixtures thereof.
  • Useful vegetable waxes Candelila, Cornauba, Japan, Esparto, Cork, guaruma, rice germ oil waxes etc are preferred animal waxes are especially beeswax, spermaceti, Lanolin as well as raffia fat.
  • Useful mineral waxes are ceresin, petrolatum, paraffin and microwaxes as well as fossil waxes. Such waxes can both of course, as well as chemically altered or completely be synthetic.
  • Beeswax which has a melting point of 60-70 ° C or 63 - 65 ° C, as well as similar waxes with a similar composition or similar properties.
  • wax esters the contain as alcohol component in particular 1-triacontanol, which in particular with palmitic and cerotic acid is esterified.
  • Wax esters of hydroxy fatty acids such as ceryl hydroxypalmitate and derivatives thereof verwenbar.
  • the adhesive to be used according to the invention is preferably removable from the wafer substrate.
  • the removal For example, by liquefying the Heating can be achieved and / or through use more suitable the wafer or the properties of the Wafer's non-damaging solvent.
  • preferred wafer substrates are crystalline wafer substrates, with crystalline Al 2 O 3 (sapphire) and SiC crystals being particularly preferred.
  • Al 2 O 3 crystals are usually obtained by the known cultivation methods such as, for example, the Czochralskitechnik.
  • the method according to the invention is independent of its preparation and the preceding treatment steps for any wafer substrates and leads to the desired good results.
  • the method according to the invention it is possible to produce wafer substrates which are suitable for the production of electrical and / or electro-optical components with semiconductor layer systems, which are extremely low in defects and in particular a pit density of ⁇ 1000 / cm 2 , especially ⁇ 500 / cm 2 , where ⁇ 100 / cm 2 is particularly preferred.
  • a particularly preferred polishing method according to the invention is carried out by means of CMP (chemical-mechanical polishing).
  • CMP chemical-mechanical polishing
  • silicon colloids which were hydrolyzed by a sol-gel method of methyl silicates and 100-200 ppm ammonium salts in an alcohol / water solution to finely dispersive colloid, are preferably used.
  • a common solution contains 25% of such colloids, the particle size being between 550 nm, in particular between 250 nm.
  • Bacterial formation can be prevented for example by the addition of hydrogen peroxide.
  • colloids are commercially available. It is important to ensure that agglomeration, for example by dehydration or condensation of the silicon colloids is avoided, which can lead to the formation of scratches on the substrate surfaces.
  • the SiO 2 reacts with Al 2 O 3 to form an Al 2 Si 2 O 7 aluminosilicate, which is softer than the sapphire (Al 2 O 3 ).
  • Al 2 O 3 aluminosilicate
  • it is easy to remove by polishing with mechanical pressure.
  • the invention also relates to the substrate wafer obtained by means of the method according to the invention and its use for the production of electronic components in high-temperature and high-power electronics, in lasers and in high-intensity light-emitting diodes.
  • the invention also relates to the use of such wafers for the production of solar cells.
  • the invention also relates to electronic Semiconductor components, one or more of each other arranged on a substrate low-defect layers includes semiconducting materials and by means of the process according to the invention is available. This includes in particular the production of a single crystal and optionally annealing the single crystal such a single crystal to wafer substrate discs, Grinding and / or lapping and polishing the discs including the final polishing and cleaning according to the invention at least one of the disc surfaces.
  • FIG. 1 An inventive method is in the accompanying Figure 1 shown.
  • the resulting laminate 10, 20, 30 has outer surfaces 12, 22 and inner surfaces glued together 14, 24, and lies on one about an axis 48 rotating polishing plate 40 on.
  • the polishing plate is at its outer edge with walls 44 which provide a Falling out of the wafer laminate and / or the guide disc prevent. This is done through a targeted Fixation and guidance of the wafers on the plate and will preferably by plastic discs, so-called cages or "Carrier" reached (not shown).
  • On its inner surface 42 contains the polishing plate a polishing agent 50 containing fine particles.
  • the polishing plate may possibly also have an eccentric rotation perform, but with alternating rotations Turning directions, d. H. oscillatory rotations preferred are.
  • a pressure plate acts on the wafer laminate 60, which at its lower side 62 likewise an abrasive 50.
  • the pressure plate 60 rotates or also oscillates about a longitudinal axis 66.
  • the polishing agents are preferably applied to a cloth (not shown) applied. Such polishing cloths For example, consist of commercially available polyurethane towels.
  • the CMP process is preferably as a multi-level Procedure carried out, the grain size is reduced.
  • a common reduction in grain size ranges from 100 - 10 nm, with a reduction of 600 - 40, in particular 500 - 50 nm is particularly preferred.
  • the polishing process according to the invention the grain size in at least two stages, preferably reduced to three levels.
  • Figure 2a shows the surface of a LED (Light Emitting Diode) structure processed according to the invention Wafer surface (see Table 2)
  • Figure 2b the in Table 2 described surface of a LED coated commercially available comparative wafer (Comparative wafer No. 3).
  • FIG. 3 shows interference microscopy Recordings of those described in Table 3 HEMT (High Electron Mobility Transistor) structures, the epitaxially processed on sapphire substrates according to the invention (Fig. 3a) and commercial comparison material (Fig. 3b-c) at temperatures of 50 K. above the optimum process temperature specified by the manufacturer have grown up.
  • HEMT High Electron Mobility Transistor
  • FIG. 4 a shows the respective surface quality of a commercially available sapphire substrate after carrying out a standard polishing process, as is commercially available, and FIG. 4 b of the same wafer after polishing according to the invention has been carried out.
  • the sapphire substrate polished according to the invention shows the homogeneous-symmetrical surface structure which is particularly preferred for an epitaxial coating.
  • the surface of the inventively polished substrate not only has a much lower roughness of 0.2 nm, but also a much greater flatness of 5 microns over the entire diameter of 2 or 4 "on.
  • a sapphire crystal with a diameter of 55 mm and a length of 200 mm was grown by means of the Czochralskimethode and then annealed, as described in the unpublished DE-A 103 06 801.5 of the same applicant. Subsequently, the monocrystal thus obtained was sawed in a manner known per se, into thin disks of thickness 0.5 mm and ground and lapped according to the usual methods used for the production of sapphire wafers, as described, for example, in F. Schmid et al. US Pat 6,418,921 B1 . Thereafter, the wafers were subjected to a polishing method of the present invention as follows.
  • Two wafer substrates each were attached to one Glued side together.
  • As an adhesive was a Rosin beeswax blend with a softening point used by 80 ° C, in an adhesive thickness of about 2 microns.
  • This laminate was then prepolished in a silicon suspension with particle sizes of 250-300 nm for 1.5 hours chemical-mechanical and then polished in a further polishing machine with the colloidal silicon suspension with particle sizes of 80 nm chemical-mechanical with variable polishing time. Both processes took place at process pressures of 0.1-0.3 kg / cm 2 and rotational speeds of the polishing plates of 50-150 rpm. In this case, the wafer substrates were bonded together by means of different mixing ratios, which have different softening temperatures. The adhesives were adjusted so that their softening temperature for the separation required a force of not more than 1 Kp (per 5 cm wafer [equivalent to 20 cm 2 ]).
  • the wafer substrates obtained according to the invention were coated with HEMT functional layers by means of a conventional process under the same conditions in a multiwafer MOCVD plant, wherein, however, the process temperature was varied during the coating time.
  • Table 3 It was found that in wafers which were treated by the method according to the invention, the process temperature in a wide range, ie can fluctuate up to 50 ° C, without causing growth errors. In the wafers of the prior art, even slight changes in the coating lead to a large number of growth defects, as documented in FIGS. 3a-3c and Table 3. This surprising difference is achieved exclusively by means of the polishing method according to the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Lasers (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

Es wird ein Verfahren zur Herstellung von insbesonders spannungsarmen Waferscheiben mit mindestens einer auf an sich bekannte Weise zu beschichtenden aktiven Oberfläche beschrieben, wobei die aktive Oberfläche arm an Beschichtungsfehler erzeugenden Defekten ist. Das Verfahren umfasst ein Glätten der Oberfläche mittels eines Polierschritts, bei dem die aktive Oberfläche mittels eines Polierelements poliert wird. Dabei wird die Waferoberfläche mit einer sich ändernden Polierrichtung vom Polierwerkzeug derart überstrichen, dass jede Stelle der Oberfläche in jeder Richtung eines 360°Vollwinkels statistisch gleichmäßig überstrichen wird.

Description

Die Erfindung betrifft spannungsarme Substratwafer mit einer defektarmen, aktiven Oberfläche, ein Verfahren zu ihrer Herstellung sowie ihre Verwendung und damit erhaltene elektronische Bauteile, wie LEDs, Transistoren und Chips.
Elektronische und elektrooptische Halbleiterelemente, wie Laser, Hochgeschwindigkeitstransistoren, LDs, LEDs und andere komplexe Bauelemente umfassen üblicherweise einen dünnen Träger bzw. Wafersubstrat, auf dem insbesondere terassenförmig übereinander angeordnete Funktionsschichten liegen. Derartige Funktionsschichten sind üblicherweise Halbleiter- bzw. auch Isolations- oder Ausgleichsschichten. Zur Herstellung derartiger Elemente wird üblicherweise derart vorgegangen, dass die Waferscheibe aus einem Block, Zylinder bzw. Stange des jeweiligen Substrats herausgesägt und anschließend geschliffen, geläppt und poliert werden, um eine möglichst ebene und glatte Oberfläche zu erhalten, die ein Maximum an Elastizität bzw. Ebenheit und minimale Rauhigkeit aufweist. Das Schleifen sowie Polieren der Wafer wird normalerweise derart durchgeführt, dass das Wafersubstrat in einem Halter befestigt wird, der vorzugsweise um seine Längsachse rotiert und dabei ggf. seine Drehrichtung wechselt, d. h. oszilliert. Dabei wird das Wafersubstrat auf einen ebenfalls ggf. mit wechselnder Drehrichtung rotierenden Schleif- oder Polierteller gedrückt, der mit einem Polierpad ausgestattet ist. Auf diese Weise wird die zu beschichtende Substratoberfläche möglichst gleichmäßig abgetragen und dabei geglättet, wodurch sich gute bis sehr gute Oberflächen erhalten lassen. Erst danach werden die zuvor genannten Funktionsschichten auf den festen, in der Regel sehr dünnen Substratwafer aufgebracht.
Eine Möglichkeit derartige Schichten aufzutragen ist die sogenannte Epitaxie, insbesonders die metallorganische Gasphasenepitaxie (MOCVD = metal organic chemical vapor deposition oder auch MOCVPE = metal organic chemical vapor phase epitaxy). Bei derartigen Verfahren werden die Halbleiterschichten durch Abscheiden von miteinander reagierenden gasförmigen Ausgangsmaterialien auf dem erhitzten Substrat abgeschieden. Dabei sind die Substrat- bzw. Waferscheiben hohen Temperaturen ausgesetzt, welche zu Verwerfungen und zum Verziehen der dünnen Schichten oder Plättchen führen, so dass im ungünstigen Fall kein gleichmäßiges Beschichten mehr möglich ist.
Es hat sich außerdem gezeigt, dass das Abscheiden von Halbleiterschichten auf Wafer sehr temperaturempfindlich ist und insbesonders bei der Herstellung von LEDs bereits geringe Temperaturdifferenzen von 1°C zu einer Wellenlängenverschiebung von ca. 1 nm führen können.
Darüber hinaus hat es sich gezeigt, dass sich Defekte in der Oberfläche, sei es Störungen der Kristallstruktur, Verunreinigungen oder auch Unebenheiten in der Oberfläche sowie auch andere Defekte zu fehlerhaften Stellen im Schichtaufbau führen können, welche die gewünschte elektrische, isolierende und/oder elektrooptische Funktion der Schichten beeinträchtigen. Ein einzelner derartiger oberflächlich sichtbarer Defekt, der auf die Existenz strukturimmanenter, kristallographischer Defekte hinweist, wird als "Pit" bezeichnet. Eine besonders geeignete Methode zum Nachweis dieser typischen Defekte ist die Interferenzmikroskopie (z. B. mittels eines Leica Interferenzmikroskops, 160-fache (16x10) Vergrößerung, Auflösung max. 0,8 µm).
Die Erfindung hat daher zum Ziel Wafersubstrate für die Herstellung von elektronischen und/oder elektrooptischen Halbleiterelementen bereitzustellen, welche gegenüber Temperaturschwankungen bei der Beschichtung mit Epitaxie unempfindlich sind und aus denen sich Halbleiterelemente gewinnen lassen, die in ihren Halbleiterschichten zumindest defektarm und insbesonders an der Oberfläche "Pit"-frei sind.
Dieses Ziel wird mit den in den Ansprüchen definierten Merkmalen erreicht.
Es hat sich nämlich gezeigt, dass mittels einer Endpolitur der zu beschichtenden aktiven Substratoberfläche die Bildung von Pits zumindest drastisch verringert, meist sogar völlig verhindert werden kann. Dabei wird erfindungsgemäß die zu behandelnde bzw. zu polierende Oberfläche einer sich laufend ändernden Polierrichtung unterworfen, und zwar so, dass jede Stelle der Oberfläche im wesentlichen aus jeder Richtung eines 360°Vollwinkels überstrichen wird. Dabei erfolgt der Richtungswechsel so, dass jede Stelle statistisch gesehen aus jeder dieser Richtungen gleichmäßig oft polierend überstrichen wird.
In einer bevorzugten Ausführungsform wird dies dadurch erreicht, dass die zu beschichtenden Substrate frei beweglich zwischen Polierelementen angeordnet sind. Auf diese Weise werden Wafersubstrate erhalten, die bei einer Beschichtung, insbesonders im Epitaxieverfahren, gegenüber Temperaturänderungen mitunter äußerst unempfindlich sind, sondern darüber hinaus auch defektarme und insbesonders defektfreie Bauteile ergeben.
Bei dem erfindungsgemäßen Polierverfahren werden die Wafersubstrate vorzugsweise auf eine Auflage (Auflagetisch mit einer Auflagenfläche) gelegt und mit einem Gegenelement auf die Auflage gedrückt. Dabei kann entweder die Auflage, das Gegenelement oder auch beide als Polierwerkzeug ausgebildet sein. Vorzugsweise sind beide als Polierwerkzeuge hergerichtet. Zwischen diesen beiden Elementen (Auflageelement und Gegenelement) können sich die Substrate während des Polierens relativ zum Polierwerkzeug in jeder Richtung frei gleitend bewegen. Diese freie Bewegung schließt sowohl zweidimensionale lineare als auch kurvenförmig verlaufende Bewegungen sowie Rotationen um eine senkrecht zur Waferoberfläche stehende Achse mit ein. Die Auflage weist vorzugsweise eine Begrenzung bzw. einen Rand auf, der die Auflagenfläche begrenzt, auf der das Wafersubstrat aufliegt und auf der sich die Wafer beim Polieren frei bewegen können ohne dabei von der Auflage herunterzufallen. Die Auflage weist vorzugsweise eine möglichst ebene Fläche auf und ist insbesonders vollkommen planar. Eine bevorzugte Ausführungsform umfasst eine, mindestens eine flächige, löchrige Ausnehmung aufweisende Führungsscheibe, wobei die Ausnehmung einen größeren Durchmesser aufweist als der zu bearbeitende Wafer. Üblicherweise, jedoch nicht notwendigerweise, bildet die Ausnehmung ein die Scheibendicke durchdringendes Loch. Zweckmäßigerweise weist eine solche Führungsscheibe mehrere solcher Ausnehmungen bzw. Löcher auf, die mittels Ausstanzen bzw. Aussägen erhältlich sind. In diese Ausnehmung bzw. Loch wird der zu behandelnde Wafer eingebracht. Dabei wirkt das Loch in der Führungsscheibe als Käfig oder "Carrier" innerhalb dem der oder die Wafer frei beweglich sind. In einer weiteren bevorzugten Ausführungsform ist auch die Führungsscheibe auf der Auflage lose, frei beweglich angeordnet, so dass auch diese sich beim Polier- und Schleifprozess in alle Raumrichtungen bewegen und rotieren kann. Die Führungsscheibe besteht üblicherweise aus Metall und/oder einem Kunststoff.
Erfindungsgemäß wurde nun gefunden, dass durch eine solche Vorgehensweise nicht nur besonders planare Wafersubstratoberflächen erhalten werden, sondern dass dadurch offenbar auch Spannungen im Wafermaterial, insbesondere im oberflächennahen Kristallgefüge beseitigt werden, wie sie z.B. durch mechanische Beanspruchung beim Anfertigen der Wafer, insbesonders beim Zerteilen und Schleifen der Scheibenrohlinge, entstehen und die durch Tempern allein offensichtlich nicht entfernbar sind.
In einer bevorzugten Ausführungsform wird der Wafer in Form eines Laminates poliert. Dazu wird der Wafer auf einen Träger aufgeklebt. Vorzugsweise liegt dann beim Polieren der Träger freibeweglich, gleitend auf der Auflage und die Andruckkräfte der Polierwerkzeuge wirken in einer mehr oder weniger senkrechten Richtung auf die zu behandelnde Waferoberfläche ein. Prinzipiell ist es jedoch auch ohne Weiteres möglich, dass beim Polieren der Wafer mit seiner zu polierenden und später zu beschichtenden aktiven Oberfläche nach unten frei gleitend auf dem Träger angeordnet ist. In einer besonders bevorzugten Ausführungsform wird erfindungsgemäß als Träger ein weiterer Wafer verwendet, so dass sowohl die auf der Auflage angrenzende (äußere) Oberfläche des einen Wafers (Trägerwafer) als auch die gegenüberliegende äußere Oberfläche des anderen (zweiten) Wafers gleichzeitig poliert werden. Geführt werden die Waferlaminate freibeweglich in sogenannten Käfigen oder "Carriern", die ebenso wie die Auflagen ständig rotierende Bewegungen absolvieren. In diesem Fall wirkt sowohl die Auflage als auch das darüber liegende Gegenelement als Polierwerkzeug in der Poliervorrichtung.
Das Polieren wird vorzugsweise mit Hilfe eines Poliermittels oder Poliermediums durchgeführt. Als Poliermittel sind prinzipiell alle üblichen Poliermedien verwendbar solange sie keine Kratzer oder andere mechanische Schädigungen in der Waferoberfläche verursachen und eine ausreichende Oberflächenglätte bzw. minimale Oberflächenrauhigkeit erzeugen und dabei eine Ebenheit (flatness) der Waferoberfläche, die beim Zerteilen, Schleifen und Läppen des Wafers erreicht wurde, nicht wieder zerstören, sondern verbessern. Durch das Polieren werden die aus den Schleif- bzw. Läppschritten induzierten Tiefenschädigungen, auch SSD (Sub Surface Damage) genannt, herausgearbeitet ohne störende neue weitere Schädigungen zu erzeugen. Darüber hinaus werden die aus dem Vorpolierprozessschritten erzeugten Tiefenschädigungen entfernt und eine optimale Keimdichte für das epitaktische Beschichten sichergestellt. Dabei beträgt eine zweckmäßige Oberflächenrauhigkeit üblicherweise maximal 0,3 nm und eine zweckmäßige Ebenheit üblicherweise bis zu maximal 10 µm, vorzugsweise bis zu 5 µm, wobei maximal 2 µm über die gesamte aktive Waferoberfläche von üblicherweise 2" bis 4" Wafern besonders bevorzugt sind.
Im erfindungsgemäßen Verfahren zu verwendende Poliermittel enthalten vorzugsweise Polierkörper. Diese Polierkörper weisen vorzugsweise eine mittlere Teilchengröße mit einem Durchmesser von 10 - 1000 nm auf, wobei Teilchen mit einem Durchmesser von 50 - 500 nm, insbesondere 150 - 300 nm besonders bevorzugt sind. Derartige mittlere Durchmesser bzw. Teilchengrößen werden üblicherweise auf an sich bekannte Weise optisch im Streulichtverfahren bestimmt. Als Messapparatur bietet sich beispielsweise ein Gerät der Firma "Lambda Physics" (Göttingen, DE), das Gerät "Lambda 900 UV/Vis/IR" mit integrierender Kugel an.
Bevorzugte Poliermittel sind solche, wie sie auch zum Behandeln von Siliziumwafern, Halbleitern, Mikrochips, optischen Elementen sowie Uhrenkristallen und Glaskomponenten verwendet werden. Das erfindungsgemäße Polieren wird abrasiv mittels den jeweiligen Schleifkörpern durchgeführt, wodurch eine gewünschte Schichtdicke an der Oberfläche abgetragen wird. Bevorzugte Schleifkörper sind kolloidales Siliziumdioxid, welches in üblichen Industriestandards als Aufschlämmung erhältlich ist. Ein derartiges Produkt wird beispielsweise von der Firma "Eminess Technologies, Inc." unter der Bezeichnung "Ultra-Sol" (www.eminess.com/products/us_slurry.html)oder auch von der Firma "Rodel" mit dem Markennamen "NALCO" der "Ondeo NALCO Company" angeboten (Naperville, IL, USA) (www.rodel.com/rodel/products/Substrates). In einer besonders bevorzugten Ausführungsform werden diese Schleifmittel als Sol verwendet. Die Teilchengrößen variieren zwischen 20 und 300 nm. Das Schleifmittel weist üblicherweise einen pH-Wert von 5 - 11, vorzugsweise 6,5 -11, und insbesondere 8,5-10,5 auf. Ein bevorzugter Puffer zur Einstellung de pH-Wertes ist Bicarbonat.
Das Polieren wird üblicherweise unter Druck durchgeführt. Dabei wird das Polierwerkzeug auf die zu polierende Oberfläche gepresst. Derartige Drücke betragen üblicherweise 0,05 - 1 kg/cm2, insbesondere 0,1 - 0,6 kg/cm2, wobei 0,15 - 0,35 kg/cm2 besonders bevorzugt ist.
Das Polieren wird üblicherweise mit einer ggf. oszillierenden Rotationsgeschwindigkeit von 5 - 200 U/min, insbesondere 10 - 80 U/min durchgeführt, wobei 20 - 50 U/min besonders bevorzugt sind. Übliche Polierzeiten betragen bis zu 10 Stunden, wobei Polierzeiten bis zu 4, insbesondere bis zu 2,5 Stunden besonders bevorzugt sind. Dabei werden Abtragsdicken von 0,5 - 5 µm/h, insbesonders 0,8 - 3 µm/h, und insbesondere Abtragsraten von 1 - 2 µm/h erreicht. Auf diese Weise ist es möglich, Tiefenschädigungen bis zu 6 µm, insbesondere bis zu 5 µm Tiefe, insbesonders bis zu 4 µm Tiefe abzutragen, ohne dabei einen merklichen Spannungseintrag in den Wafer zu erzeugen was beispielsweise durch Ebenheits- bzw. Planaritätsmessungen mittels handelsüblichen Interferometern nachgewiesen werden kann. Überaschenderweise hat es sich gezeigt, dass mit dem erfindungsgemäßen Verfahren auch Poliermittel verwendet werden können, die sonst nicht für eine Endpolitur für Waferoberflächen empfohlen werden, wie dies beispielsweise beim Poliermittel NALCO 2354 der Fall ist.
Das erfindungsgemäße Polieren wird vorzugsweise bei Temperaturen von unterhalb 100 °C, vorzugsweise unterhalb 50°C durchgeführt, wobei Temperaturen von unterhalb 25°C besonders bevorzugt sind. Besonders bevorzugt ist es, das Polieren bei Raumtemperatur von 20°C durchzuführen, wobei Abweichungen von +/- 8°C, insbesondere +/- 5°C und vorzugsweise +/- 2°C durchaus möglich sind. Die Temperatur, bei der die Wafer poliert werden, ist kritisch, sobald sich die Konsistenz des Schleifmittels, beispielsweise durch Agglomeration der Schleifpartikel und/oder Erhöhung der Viskosität, wesentlich ändert.
Zur Herstellung der erfindungsgemäß bevorzugt zu polierenden Substrate wird ein Wafer auf einen frei beweglichen Träger, insbesondere einen Polierteller oder auch einen weiteren Wafer lösbar verbunden. Dies geschieht üblicherweise mittels eines Klebers. Dabei beträgt die Klebeschichtdicke vorzugsweise 0,5 - 5 µm, wobei 0,8 - 3 µm, und insbesondere 1 - 2 µm besonders bevorzugt ist. Der Kleber ist vorzugsweise durch Erwärmen erweichbar, so dass die zum Polieren verklebten Wafer bzw. Wafer und Träger sich mittels Erhöhung der Temperatur wieder lösen lassen. Dabei weist der Kleber vorzugsweise eine Erweichungstemperatur von unterhalb 150°C, insbesondere unterhalb von 120°C, insbesondere von < 100°C auf. Ganz besonders bevorzugt sind Erweichungstemperaturen unterhalb 80°C, wobei Temperaturen unterhalb 70°C und insbesondere unterhalb 50°C ganz besonders bevorzugt sind. Prinzipiell sollte der Kleber dem erfindungsgemäßen Verfahren derart ausgewählt werden, dass dieser eine Erweichungstemperatur aufweist, die mindestens 10°C, vorzugsweise mindestens 20°C oberhalb der Temperatur aufweist, mit der die Oberfläche poliert wird. Ein bevorzugtes Klebemittel zeigt druck-, scher- und/oder zugelastische Eigenschaften.
Besonders bevorzugt ist Wachs und/oder Kolofonium, wobei Mischungen davon besonders bevorzugt sind. Dabei läßt sich durch das Mischungsverhältnis der Erweichungspunkt der Klebemasse einstellen, wobei der Erweichungspunkt umso niedriger ist, desto mehr Wachs, vorzugsweise Bienenwachs, enthalten ist. Prinzipiell ist es jedoch möglich, sämtliche Wachse zu verwenden, und zwar solange sie die zuvor beschriebenen Eigenschaften der Wiederlösbarkeit duch Erwärmung aufweisen. Erfindungsgemäß verwendbare Wachse können sowohl pflanzliche als auch tierische und/oder Mineralwachse sein, ggf. auch Mischungen hiervon. Zweckmäßige pflanzliche Wachse können Candelila-, Cornauba-, Japan-, Espartogras-, Kork-, Guaruma-, Reiskeimölwachse sein etc.. Bevorzugte tierische Wachse sind insbesondere Bienenwachs, Walrat, Lanolin sowie Bürzelfett. Zweckmäßige Mineralwachse sind Ceresin-, Petrolatum-, Paraffin- und Mikrowachse sowie fossile Wachse. Derartige Wachse können sowohl natürlich als auch chemisch verändert oder auch vollkommen synthetisch sein. Besonders bevorzugt ist jedoch Bienenwachs, welches einen Schmelzpunkt von 60 - 70°C bzw. 63 - 65°C aufweist, sowie ähnliche Wachse mit einer ähnlichen Zusammensetzung oder ähnlichen Eigenschaften. Hierunter fallen insbesondere Wachsester, die als Alkoholkomponente insbesonders 1-Triacontanol enthalten, welches insbesondere mit Palmitin- und Cerotinsäure verestert ist. Darüber hinaus sind vorzugsweise Wachsester von Hydroxyfettsäuren wie Cerylhydroxypalmitat sowie Derivate hiervon verwenbar.
Der erfindungsgemäß zu verwendende Kleber ist vorzugsweise von dem Wafersubstrat wieder entfernbar. Das Entfernen kann beispielsweise durch ein Verflüssigen beim Erwärmen erreicht werden und/oder auch durch die Verwendung geeigneter den Wafer bzw. die Eigenschaften des Wafers nicht schädigender Lösungsmittel.
Bevorzugte Wafersubstrate sind insbesondere kristalline Wafersubstrate, wobei kristallines Al2O3 (Saphir) und SiC-Kristalle besonders bevorzugt sind. Al2O3-Kristalle werden üblicherweise mit den an sich bekannten Züchtungsverfahren wie beispielsweise der Czochralskitechnik gewonnen. Es hat sich jedoch gezeigt, dass das erfindungsgemäße Verfahren für jegliche beliebige Wafersubstrate unabhängig von seiner Herstellung und den vorhergehenden Behandlungsschritten ist und zu den gewünschten guten Ergebnissen führt. Mit dem erfindungsgemäßen Verfahren ist es möglich, Wafersubstrate zu erzeugen, die zur Herstellung von elektrischen und/oder elektrooptischen Bauteilen mit Halbleiterschichtsystemen verwendbar sind, welche äußerst defektarm sind und insbesondere eine Pitdichte von < 1000/cm2, insbesonders < 500/cm2, wobei < 100/cm2 besonders bevorzugt ist. In vielen Fällen ist es auch möglich, derartige Bausteine mit Pitdichten von < 60/cm2, insbesonders < 50/cm2 und vorzugsweise < 30/cm2, insbesondere < 20/cm2 herzustellen. In den meisten Fällen ist es auch möglich, derartige Bausteine mit Pitdichten <10/cm2 und insbesonders defektarm, d. h. < 1 - 2 /cm2 zu erzeugen.
Ein besonders bevorzugtes erfindungsgemäßes Polierverfahren wird mittels der CMP (chemisch-mechanisches Polieren) durchgeführt. Dabei werden Siliziumkolloide, die nach einer Sol-gel-methode aus Methylsilikaten und 100 - 200 ppm Ammoniumsalzen in einer Alkohol/Wasserlösung zu fein dispersivem Kolloid hydrolisiert wurden, bevorzugt eingesetzt. Eine übliche Lösung enthält 25% derartiger Kolloide, wobei die Partikelgröße zwischen 550 nm, insbesondere zwischen 250 nm liegt. Eine Bakterienbildung kann beispielsweise durch Zusatz von Wasserstoffperoxid verhindert werden. Derartige Kolloide sind handelsüblich erwerbbar. Dabei ist darauf zu achten, dass eine Agglomeration, beispielsweise durch eine Dehydratation oder Kondensation der Siliziumkolloide vermieden wird, was zur Ausbildung von Kratzern auf den Substratoberflächen führen kann. Bei der Anwendung des CMP-Verfahrens auf Aluminiumoxid reagiert das SiO2 mit Al2O3 zu einem Al2Si2O7 Aluminosilikat, welches weicher ist als der Saphir (Al2O3). Darüber hinaus ist es leicht mittels mechanischem Druck beim Polieren wieder zu entfernen. Die Erfindung betrifft auch die mittels dem erfindungsgemäßen Verfahren erhaltenen Substratwafer sowie deren Verwendung zu Herstellung von elektronischen Bauteilen in der Hochtemperatur- und Hochleistungselektronik, in Lasern und in lichtstarken Leuchtdioden. Die Erfindung betrifft auch die Verwendung derartiger Wafer zur Herstellung von Solarzellen.
Schließlich betrifft die Erfindung auch elektronische Halbleiterbauteile, die eine oder mehrere übereinander auf einem Substrat angeordnete defektarme Schichten aus halbleitenden Materialien umfasst und die mittels dem erfindungsgemäßen Verfahren erhältlich ist. Dies umfasst insbesonders das Herstellen eines Einkristalles sowie gegebenenfalls Tempern des Einkristalles Zerteilen eines solchen Einkristalles zu Wafersubstratscheiben, Schleifen und/oder Läppen und Polieren der Scheiben inklusive der erfindungsgemäßen Endpolitur und Reinigen mindestens einer der Scheibenoberflächen.
Es zeigen
  • Figur 1 eine Vorrichtung, mit der das erfindungsgemäße Polieren durchführbar ist.
  • Figur 2 ein Vergleich von MOCVD beschichteten LED-(Light Emitting Diodes) Oberflächen, die auf erfindungsgemäß erhaltenen Substraten (Fig. 2a) und handelsüblichen Substraten (Fig. 2b) aufgebracht wurden.
  • Figur 3 zeigt die Oberflächenqualität einer HEMT- (High Electron Mobility Transistor) Funktionsschicht auf einem erfindungsgemäß erhaltenen Substrat (Fig. 3a), sowie zweier handelsüblicher kommerziell erhältlicher Vergleichssubstrate (Fig. 3b, 2c).
  • Figur 4 zeigt die Oberflächenqualität bzw. Rauhigkeit eines handelsüblichen Saphirsubstrates nach Durchführung eines Standardpolierprozesses gemäß dem Stand der Technik (Fig. 4a) und des Wafers nach Durchführung des erfindungsgemäßen Verfahrens (Fig. 4b) als Vergleich.
    • Eine erfindungsgemäße Vorgehensweise wird in der beiliegenden Figur 1 gezeigt. Dabei wird ein Wafer 10 mit einem Träger 20 mittels eines Klebers 30 verbunden. Das so entstandene Laminat 10, 20, 30 weist äußere Oberflächen 12, 22 sowie innere miteinander verklebte Oberflächen 14, 24 auf, und liegt auf einem um eine Achse 48 rotierenden Polierteller 40 auf. Der Polierteller ist an seinem äußeren Rand mit Wänden 44 versehen die ein Herausfallen des Waferlaminates und/oder der Führungsscheibe verhindern. Dies erfolgt durch eine gezielte Fixierung und Führung der Wafer auf dem Teller und wird vorzugsweise durch Kunststoffscheiben, sogenannte Käfige oder "Carrier" erreicht (nicht dargestellt). Auf seiner inneren Oberfläche 42 enthält der Polierteller ein Poliermittel 50, welches feine Partikel enthält. Der Polierteller kann ggf. auch eine exzentrische Rotation ausführen, wobei jedoch Rotationen mit wechselnden Drehrichtungen, d. h. oszillierende Rotationen bevorzugt sind. Von oben wirkt auf das Waferlaminat eine Anpressplatte 60, die an ihrer unteren Seite 62 ebenfalls ein Schleifmittel 50 aufweist. Die Anpressplatte 60 rotiert bzw. oszilliert ebenfalls um eine Längsachse 66. Die Poliermittel werden vorzugsweise auf ein Tuch (nicht dargestellt) aufgetragen. Derartige Poliertücher bestehen beispielsweise aus handelsüblichen Polyurethantüchern. Zwischen der Anpress- bzw. Polierscheibe 60 und dem Polierteller 40 ist das Laminatkonstrukt 10, 20, 30 innnerhalb der Begrenzungswand 44 frei beweglich. Der CMP-Prozess wird vorzugsweise als ein mehrstufiges Verfahren durchgeführt, wobei die Korngröße reduziert wird. Eine übliche Reduzierung der Korngröße reicht von 100 - 10 nm, wobei eine Reduzierung von 600 - 40, insbesondere 500 - 50 nm besonders bevorzugt ist. Üblicherweise wird die beim erfindungsgemäßen Polierverfahren die Korngröße in mindestens zwei Stufen, vorzugsweise drei Stufen reduziert.
    Die positiven Auswirkungen o.a. erfindungsgemäßen Polierprozesses bzw. die Ergebnisse nach erfolgter LED- bzw- HEMT-Beschichtung sind in den beiliegenden Figuren 2 und 3 dokumentiert.
    Dabei zeigt Figur 2a die Oberfläche einer LED- (Light Emitting Diode)Struktur auf erfindungsgemäß prozessierter Waferoberfläche(vgl. Tabelle 2), Figur 2b die in Tabelle 2 beschriebene Oberfläche eines LEDbeschichteten handelsüblichen Vergleichswafers (Vergleichswafer Nr.3). Figur 3 zeigt interferenzmikroskopische Aufnahmen der in Tabelle 3 beschriebenen HEMT-(High Electron Mobility Transistor) Strukturen, die epitaktisch auf erfindungsgemäß prozessierten Saphirsubstraten (Fig. 3a) und handelsüblichem Vergleichsmaterial (Fig. 3b-c)bei Temperaturen von 50 K oberhalb der vom Hersteller angegebenen optimalen Prozesstemperatur aufgewachsen sind.
    Figur 4a zeigt die jeweilige Oberflächenqualität eines handelsüblichen Saphirsubstrats nach Durchführung eines Standard-Polierprozesses, wie dies handelsüblich angeboten wird und Figur 4b des gleichen Wafers nach erfolgtem erfindungsgemäßen Polieren.
    Das erfindungsgemäß polierte Saphirsubstrat zeigt hierbei die für eine epitaktische Beschichtung besonders bevorzugte, homogen-symmetrische Oberflächenstruktur. Dabei weist die Oberfläche des erfindungsgemäß polierten Substrates nicht nur eine wesentlich geringere Rauhigkeit von 0,2 nm, sondern auch eine wesentlich größere Ebenheit von 5 µm über den gesamten Durchmesser von 2 bzw. 4" auf. Demgegenüber zeigt ein Vergleich mit dem Stand der Technik (Spezifikation handelsübliche Substrate) eine Rauhigkeit von ca. 0,3 nm und eine Ebenheit von 7-8 µm bei 2" Wafern bzw. bis zu 10 µm bei 4" Wafern über den gesamten Durchmesser.
    Die Erfindung soll nun anhand der beiliegenden Beispiele erläutert werden.
    Es wurde mittels der Czochralskimethode ein Saphirkristall mit einem Durchmesser von 55 mm und einer Länge von 200 mm gezüchtet und anschließend getempert, wie dies in der nicht vorveröffentlichten DE-A 103 06 801.5 der gleichen Anmelderin beschrieben ist. Anschließend wurde der so erhaltene Einkristall auf an sich bekannte Weise, zu dünnen Scheiben mit einer Dicke von 0,5 mm gesägt und gemäß den üblichen für die Herstellung von Saphirwafern angewandten Verfahren geschliffen und geläppt wie dies z.B. in F. Schmid et al, US Patent 6,418,921 B1 beschrieben ist. Danach wurden die Wafer einem erfindungsgemäßen Polierverfahren wie folgt unterzogen.
    Jeweils zwei Wafersubstrate wurden an jeweils einer Seite miteinander verklebt. Als Klebstoff wurde eine Kolofonium-Bienenwachs-Mischung mit einem Erweichungspunkt von 80°C verwendet, in einer Klebedicke von ca. 2 µm.
    Dieses Laminat wurde anschließend in einer Siliziumsuspension mit Korngrößen von 250-300 nm für 1,5 Stunden chemisch-mechanisch vorpoliert und danach in einer weiteren Poliermaschine mit der kolloidalen Siliziumsuspension mit Korngrößen von 80 nm chemisch-mechanisch bei variabler Polierzeit endpoliert. Beide Prozesse fanden bei Prozessdrucken von 0,1 - 0,3kg/cm2 und Umdrehungsgeschwindigkeiten der Polierteller von 50 - 150 U/min statt. Dabei wurden die Wafersubstrate mittels verschiedenen Mischungsverhältnissen, die verschiedene Erweichungstemperaturen aufweisen, miteinander verklebt. Die Kleber wurden so eingestellt, dass bei ihrer Erweichungstemperatur für die Trennung eine Kraft von nicht mehr als 1 Kp (pro 5cm-Wafer[entsprechend 20cm2]) benötigt wurde.
    Als chemisch-mechanisches Poliermittel wurden dabei handelsübliche CMP-Lotionen verwendet, wie sie beispielsweise von Cabot Microelectronics Corporation unter der Bezeichnung NALCO mit den Produktklassifizierungen 2350, 2371 und SS-25 vertrieben werden. Die Polierzeiten für beide Prozesse betrugen dabei bis zu vier Stunden, wobei mittels Abtragsraten von 0,2 - 2,5 µm/h auch noch Tiefenschädigungen bis zu 2 µm Tiefe entfernt wurden, ohne dass dabei ein wesentlicher Spannungseintrag der zur Verformung führt, in den Wafern zu beobachten war, was mittels handelsüblicher Interferometer überprüft wurde. Der tatsächliche Abtrag wurde mittels eines handelsüblichen Weisslichtinterferometers (WLJ) der Firma "Spectra/Physics" solange verfolgt, bis der zweite Polierprozess nach Abtrag von mindestens 2 µm beendet war. Die mittels des erfindungsgemäßen Verfahrens erhaltenen Substrate wurden nach MOCVD-Beschichtung mit LED-Schichten bzgl. ihrer Pitdichte charakterisiert.
    Die Ergebnisse sind in der folgenden Tabelle 1 angegeben.
    Erweichungstemperatur (°C) des Klebstoffes Polierdruck (kg/cm2) Polierzeit (h) für Abtrag von 2 µm Pitdichte (Anzahl/cm2 im Zentrum)
    60 0,1 2,5 250
    80 0,2 1 15
    100 0,25 0,75 750
    120 0,3 0,5 3500
    120 0,25 0,75 3000
    50 0,1 2,5 215
    Anschließend wurden die erfindungsgemäß prozessierten Wafer mit handelsüblichen Wafern verglichen. Dabei wurden beschichtete Saphirsubstrate mit einer Defektdichte erhalten, wie sie in Tabelle 2 bzw. Fig. 2a - 2b beschrieben sind.
    Herstellungsverfahren Pits/cm2 im Zentrum
    Vergleichswafer 1 (handelsüblich) 2300
    Vergleichswafer 2 (handelsüblich) 1800
    Vergleichswafer 3 (handelsüblich) 2000
    Erfindungsgemäßer Wafer 0
    In einem weiteren Versuch wurden die erfindungsgemäß erhaltenen Wafersubstrate mittels einem üblichen Verfahren unter gleichen Bedingungen in einer Multiwafer - MOCVD Anlage mit HEMT-Funktionsschichten beschichtet, wobei jedoch während der Beschichtungszeit die Prozesstemperatur variiert wurde. Die Ergebnisse sind in der Tabelle 3 angegeben. Dabei zeigte sich, dass bei Wafern die mittels dem erfindungsgemäßen Verfahren behandelt wurden die Prozesstemperatur in einem weiten Bereich, d. h. bis zu 50°C schwanken kann, ohne dass dabei Wachstumsfehler entstehen. Bei den Wafern des Standes der Technik führen bereits geringe Änderungen bei der Beschichtung zu einer starken Anzahl von Wachstumsfehlern wie anhand Fig. 3a - 3c und Tabelle 3 dokumentiert. Dieser überraschende Unterschied wird ausschließlich mittels dem erfindungsgemäßen Polierverfahren erreicht. Werden nämlich handelsüblich und kommerziell erhältliche Wafer des Standes der Technik ebenfalls dem erfindungsgemäßen Polierverfahren unterworfen, dann zeigen auch sie eine erfindungsgemäße homogen-symmetrische Oberflächenbeschaffenheit (vgl. Fig. 4a - 4b) und eine ebenso große Unempfindlichkeit gegenüber Temperaturschwankungen wie die für die spezielle Ausführung gezüchteten und getemperten Wafersubstrate
    Prozessfenster [K] Wachstumsfehler/cm2 erfindungsgemäß Wachstumsfehler/cm2 Vergleichsbeispiel 1 Wachstumsfehler/cm2 Vergleichsbeispiel 2 Wachstumsfehler/cm2 Vergleichsbeispiel 3
    50 0 300 330 303
    30 0 200 220 230
    20 0 100 107 104
    10 0 50 20 50
    0 0 0 0 0

    Claims (12)

    1. Verfahren zur Herstellung von insbesonders spannungsarmen Waferscheiben mit mindestens einer auf an sich bekannte Weise zu beschichtenden aktiven Oberfläche, wobei die aktive Oberfläche arm an Beschichtungsfehler erzeugenden Defekten ist, umfassend ein Glätten der Oberfläche mittels eines Polierschritts, bei dem die aktive Oberfläche mittels eines Polierelements poliert wird, dadurch gekennzeichnet, dass die Waferoberfläche mit einer sich ändernden Polierrichtung vom Polierwerkzeug derart überstrichen wird, dass jede Stelle der Oberfläche in jeder Richtung eines 360°Vollwinkels statistisch gleichmäßig überstrichen wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Polieren der Wafer, bezogen auf das Polierwerkzeug, frei beweglich angeordnet ist.
    3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wafer beim Polieren frei beweglich in zweidimensionaler Richtung und frei drehbar angeordnet ist.
    4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wafer ein Saphirkristall, oder ein Siliziumcarbidkristall ist.
    5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mit einem Druck von 0,05 bis 1,0 kg/cm2 poliert wird.
    6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wafer an dem frei beweglichen Träger mittels einem Adhäsiv befestigt wird.
    7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Adhäsiv eine Dicke von 1 bis 2 µm aufweist.
    8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Träger ein zweiter mit seiner Rückseite verklebter Wafer ist und beide an ihren Oberflächen gemeinsam poliert werden.
    9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Poliermittel ein kolloidales Silikasol mit einer Teilchengröße von 500 bis 50 nm verwendet wird.
    10. Substratwafer für defektfreie Halbleiterbauelemente, erhältlich nach dem Verfahren nach einem der Ansprüche 1 bis 9.
    11. Verwendung des Wafers nach Anspruch 10 zur Herstellung von elektronischen Bauteilen in der Hochtemperatur- und Hochenergietechnik, in Lasern und in lichtstarken Leuchtdioden.
    12. Elekronisches Halbleiterbauteil, umfassend ein Substrat sowie eine oder mehrere übereinanderliegende darauf angeordnete defektarme Schichten aus halbleitenden Materialien erhältlich durch Herstellen eines Einkristalles und ggf. Tempern des Einkristalles, Zerteilen des Einkristalles zu Scheiben, Schleifen und/oder Läppen und Polieren sowie Tempern der so erhaltenen Scheiben, Endpolieren und Reinigen mindestens einer Scheibenoberfläche, sowie anschließende Beschichtung der Oberfläche mit halbleitenden Materialien, dadurch gekennzeichnet, dass das defektarme Halbleiterelement durch ein Polierverfahren nach einem der Ansprüche 1 - 9 erhältlich ist.
    EP05004484A 2004-03-03 2005-03-01 Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer and damit erhaltene elektronische Bauteile Withdrawn EP1570951A3 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE102004010379 2004-03-03
    DE102004010379A DE102004010379A1 (de) 2004-03-03 2004-03-03 Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer und damit erhaltene elektronische Bauteile

    Publications (2)

    Publication Number Publication Date
    EP1570951A2 true EP1570951A2 (de) 2005-09-07
    EP1570951A3 EP1570951A3 (de) 2006-04-05

    Family

    ID=34745363

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP05004484A Withdrawn EP1570951A3 (de) 2004-03-03 2005-03-01 Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer and damit erhaltene elektronische Bauteile

    Country Status (5)

    Country Link
    US (1) US7367865B2 (de)
    EP (1) EP1570951A3 (de)
    JP (1) JP5105711B2 (de)
    CN (1) CN1684234B (de)
    DE (1) DE102004010379A1 (de)

    Families Citing this family (3)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US8207539B2 (en) 2009-06-09 2012-06-26 Epistar Corporation Light-emitting device having a thinned structure and the manufacturing method thereof
    DE102009052744B4 (de) * 2009-11-11 2013-08-29 Siltronic Ag Verfahren zur Politur einer Halbleiterscheibe
    CN112720247B (zh) * 2020-12-30 2022-04-19 合肥晶合集成电路股份有限公司 一种化学机械平坦化设备及其应用

    Family Cites Families (30)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    JPS5531582A (en) * 1978-08-15 1980-03-05 Ibm Free polishing device
    JPH06762A (ja) * 1992-06-17 1994-01-11 Sumitomo Electric Ind Ltd ウエハの片面研磨方法
    JPH07161667A (ja) * 1993-12-13 1995-06-23 Sony Corp 半導体ウェハの研磨方法及びそれに用いるウェハホルダ
    JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
    US6395613B1 (en) * 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
    US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
    JPH11277413A (ja) * 1998-03-27 1999-10-12 Kyocera Corp ウェハ研磨盤
    US6464571B2 (en) * 1998-12-01 2002-10-15 Nutool, Inc. Polishing apparatus and method with belt drive system adapted to extend the lifetime of a refreshing polishing belt provided therein
    JP2001093867A (ja) * 1999-09-21 2001-04-06 Rodel Nitta Kk ウエハ外周部の保護部材及びウエハの研磨方法
    JP4028163B2 (ja) * 1999-11-16 2007-12-26 株式会社デンソー メカノケミカル研磨方法及びメカノケミカル研磨装置
    EP1439246B1 (de) * 2000-04-07 2008-06-25 Hoya Corporation Verfahren zur Herstellung von Siliziumkarbideinkristall
    KR20030024834A (ko) * 2000-08-07 2003-03-26 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 양측 폴리싱을 이용한 반도체 웨이퍼 처리 방법
    US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
    US6753954B2 (en) * 2000-12-06 2004-06-22 Asml Masktools B.V. Method and apparatus for detecting aberrations in a projection lens utilized for projection optics
    US6418921B1 (en) * 2001-01-24 2002-07-16 Crystal Systems, Inc. Method and apparatus for cutting workpieces
    WO2002091495A2 (en) * 2001-05-07 2002-11-14 Coatue Corporation Molecular memory device
    US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
    US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
    JP2003273049A (ja) * 2002-03-18 2003-09-26 Toshiba Ceramics Co Ltd ウエハの真空貼付装置
    JP4206233B2 (ja) * 2002-07-22 2009-01-07 旭硝子株式会社 研磨剤および研磨方法
    TWI257126B (en) * 2002-07-25 2006-06-21 Hitachi Chemical Co Ltd Slurry and polishing method
    FR2843061B1 (fr) * 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau
    US6770905B1 (en) * 2002-12-05 2004-08-03 Advanced Micro Devices, Inc. Implantation for the formation of CuX layer in an organic memory device
    US6686263B1 (en) * 2002-12-09 2004-02-03 Advanced Micro Devices, Inc. Selective formation of top memory electrode by electroless formation of conductive materials
    DE10306801A1 (de) * 2003-02-18 2004-09-02 Schott Glas Verfahren zur Herstellung von hexagonalen Einkristallen und deren Verwendung als Substrat für Halbleiterbauelemente
    US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
    US6825060B1 (en) * 2003-04-02 2004-11-30 Advanced Micro Devices, Inc. Photosensitive polymeric memory elements
    US6803267B1 (en) * 2003-07-07 2004-10-12 Advanced Micro Devices, Inc. Silicon containing material for patterning polymeric memory element
    US6787458B1 (en) * 2003-07-07 2004-09-07 Advanced Micro Devices, Inc. Polymer memory device formed in via opening
    US6852586B1 (en) * 2003-10-01 2005-02-08 Advanced Micro Devices, Inc. Self assembly of conducting polymer for formation of polymer memory cell

    Non-Patent Citations (1)

    * Cited by examiner, † Cited by third party
    Title
    None

    Also Published As

    Publication number Publication date
    DE102004010379A1 (de) 2005-09-22
    US7367865B2 (en) 2008-05-06
    JP2005260225A (ja) 2005-09-22
    JP5105711B2 (ja) 2012-12-26
    EP1570951A3 (de) 2006-04-05
    US20050233679A1 (en) 2005-10-20
    CN1684234A (zh) 2005-10-19
    CN1684234B (zh) 2012-08-01

    Similar Documents

    Publication Publication Date Title
    DE69723338T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
    DE10132504C1 (de) Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
    DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
    DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
    DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
    DE2702261A1 (de) Verfahren und vorrichtung zum schleifen der kanten eines zerbrechlichen werkstuecks
    DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
    DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
    DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
    DE112015001512T5 (de) Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung derselben
    DE112011101813T5 (de) Glättungsverfahren für Halbleitermaterial und von daraus hergestellten Wafern
    DE102008059044A1 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
    DE112014003787T5 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
    DE112010003306B4 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers
    DE10344602A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
    DE19828477A1 (de) Verfahren und Vorrichtung zum chemischen mechanischen Ebnen unter Einsatz einer mikroreplizierten Oberfläche
    DE69938510T2 (de) Verfahren zur herstellung eines einkristallsiliziumkarbids
    DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
    DE102006022089A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit einr profilierten Kante
    EP0857542A1 (de) Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
    DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
    EP1570951A2 (de) Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer and damit erhaltene elektronische Bauteile
    DE112012002597T5 (de) Verfahren zur Herstellung eines Siliciumcarbidsubstrats
    DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
    DE112010002274B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    17P Request for examination filed

    Effective date: 20050301

    AK Designated contracting states

    Kind code of ref document: A2

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

    AX Request for extension of the european patent

    Extension state: AL BA HR LV MK YU

    PUAL Search report despatched

    Free format text: ORIGINAL CODE: 0009013

    AK Designated contracting states

    Kind code of ref document: A3

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

    AX Request for extension of the european patent

    Extension state: AL BA HR LV MK YU

    AKX Designation fees paid

    Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

    17Q First examination report despatched

    Effective date: 20100517

    GRAP Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOSNIGR1

    RIC1 Information provided on ipc code assigned before grant

    Ipc: B24B 37/30 20120101AFI20150817BHEP

    Ipc: B24B 37/04 20120101ALI20150817BHEP

    INTG Intention to grant announced

    Effective date: 20150911

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

    18D Application deemed to be withdrawn

    Effective date: 20160122