KR20060033806A - 탄화 규소 박막 상의 에피레디 표면 처리 방법 - Google Patents

탄화 규소 박막 상의 에피레디 표면 처리 방법 Download PDF

Info

Publication number
KR20060033806A
KR20060033806A KR1020067001210A KR20067001210A KR20060033806A KR 20060033806 A KR20060033806 A KR 20060033806A KR 1020067001210 A KR1020067001210 A KR 1020067001210A KR 20067001210 A KR20067001210 A KR 20067001210A KR 20060033806 A KR20060033806 A KR 20060033806A
Authority
KR
South Korea
Prior art keywords
polishing
silicon carbide
wafer
annealing
roughness
Prior art date
Application number
KR1020067001210A
Other languages
English (en)
Other versions
KR100792057B1 (ko
Inventor
끌레르 리치타치
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20060033806A publication Critical patent/KR20060033806A/ko
Application granted granted Critical
Publication of KR100792057B1 publication Critical patent/KR100792057B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Surface Treatment Of Glass (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Abstract

본 발명은 마이크로 전자공학 또는 광전자공학 응용을 위한 반도체 재료로 된 웨이퍼를 준비하는 방법에 관한 것이다. 상기 방법은 상기 재료를 산화 분위기에서 어닐링하는 단계 및 콜로이드 실리카 입자들에 기초한 연마재로 연마하는 단계를 포함한다. 상기 연마 단계는, 반도체 재료 기판(12)으로 삽입되는 연마 헤드(10)를 이용하여 수행될 수 있다. 액체 연마제는 상기 헤드에, 예를 들어, 측면 도관(18)을 통하여 삽입된다. 압력(20) 및 화살표 22에 의해 지시된 움직임이 연마 패드(14)에 대해 연마를 수행하기 위해 상기 헤드(10)로 인가된다. 이러한 두 단계들의 조합은 만족스러운 표면 조건, 특히 탄화 규소의 경우에 있어서 만족스러운 표면 조건을 생성한다.

Description

탄화 규소 박막 상의 에피레디 표면 처리 방법{METHOD FOR EPIREADY SURFACE TREATMENT ON SIC THIN FILMS}
본 발명은 일반적으로 마이크로 전자공학 또는 광전자공학 응용을 위한 반도체 재료의 취급에 관한 것이다.
특히, 1 나노미터(nm), 수십 나노미터 내지 100 나노미터 또는 수백 나노미터, 예를 들어, 400 나노미터 또는 500 나노미터 범위의 두께의 박막의 표면을 준비하는 방법에 관한 것이다.
특히, 본 발명은 단결정 탄화 규소(monocrystalline silicon carbide) 박막(film)상에서의 에피텍시 성장(epitaxial growth)을 수행하기 위한 단결정 탄화 규소 박막에 관한 것이다.
상기 박막은 다른 재료(산화막 또는 다른 박막: 증착된 산화막, 질화막 등으로 덮인 단결정 또는 다결정 탄화 규소, 실리콘)로 전이된(transferred) 탄화 규소 박막일 수 있다.
특히, 본 발명은 전력 성분(electronic power components)을 제조할 목적으로 에피텍시 성장을 위해 이용되는, 예를 들어 폴리타입 4H, 탄화 규소 기판에 적용될 수 있다.
양질의 에피텍시를 얻기 위해서, 시작 표면은 결점이 없어야 하며, 가능한 한 부드러워야 한다.
박막 전이 방법(thin layer transfer method), 특히 얇은 탄화 규소 막의 이동을 위한 방법이 알려져 있으며, "스마트-컷" 방법(또는, 기판 분리(fracture) 방법)으로 알려져 있다. 상기 방법은, 예를 들어, 2000년 출판된 국제 저널인 고속 전자공학 및 시스템, 볼륨 10, 제1호, 131페이지 내지 146페이지에 실린, "왜 스마트 컷이 마이크로전자공학의 미래를 변화시킬 수 있는가?"라는 제목으로 기재된 에이. 제이. 오버튼-허브 등의 논문에 기술되어 있다. 분리 후에, 그 방법은 에피텍시 성장과 그다지 호환적이지 않은 약 5 나노미터(실효치)의 거칠기를 남긴다.
상기 거칠기는, (어닐링(annealing)으로 알려진) 열 산화 타입 처리 또는 이온 에칭을 적용함에 의해, 약 1 나노미터 내지 2 나노미터(실효치)로 감소되어야만 한다. 그러나, 그러한 기술들은 상기 바람직한 최종 거칠기(0.1 나노미터 내지 0.2 나노미터(실효치))를 생성할 수 없다.
상기 어닐링 단계는, 열 탄화 규소 산화(thermal SiC oxidation)가 실리콘 표면에서 특히 매우 느리기 때문에, 상기 거칠기를 실질적으로 감소시키기에 충분한 재료를 소비하지는 않는다.
더욱이, 연마된 표면들의 화학적 반응성이 실리콘과 같은 재료들과 비교할 때 작기 때문에, 탄화 규소의 CMP(chemical-mechanical polishing)는 수행되기 어렵다. 또한, 제거율이, 실리콘 연마용의 분당 50 나노미터와 반대로, 시간당 10 나노미터 급으로 매우 낮다.
더욱이, 탄화 규소의 기계적 경도(hardness)는 극도로 높으며, 실리콘 연마용으로 알려진 특정 연마재 또는 "다이아몬드" 연마재의 이용은 긁힘을 발생시킬 수 있다.
따라서, 그러한 긁힘이나 결점들을 생성함이 없이 충분히 높은 제거율을 생성할 수 있는 연마재를 이용하는 것이 힘들다. 따라서, 탄화 규소 연마 방법들은 종종 매우 길며(수 시간), 다이아몬드 입자들에 기초한 연마재는 1 나노미터(실효치) 이하의 거칠기를 생성할 수 없다.
이러한 두 이유로, 탄화 규소 연마 기술은 매우 구체적이다. 현재, 탄화 규소 기판 연마 방법은 거의 알려져 있지 않다.
미국 문서 US-A-5 895 583은 연속적인 연마 방법을 기술한다: 각 연마 단계에 의해 생성된 일 경화 영역(work hardened zones)을 제거하기 위해 몇몇 단계들이 필수적이다. 상기 방법은 감소되는 직경의 다이아몬드 함유 입자들에 기초한 연마재를 이용한다.
2002년 8월 2일자 프랑스 특허 출원 제02/09869호는 분자 본딩(molecular bonding)과 호환하는 거칠기를 생성할 수 있는 연마재 혼합물(다이아몬드/실리카)을 채용하는 방법을 기술한다.
연마 외의 기술들이 낮은 거칠기를 생성하기 위해 존재한다: 그들의 대부분은 플라즈마 (RIE) 또는 빔(예를 들어, 가스 클러스터 이온 빔)으로부터의 이온들로 상기 표면을 퍼붓는 데 기초하며, 문서 US-2002 0014407에 기재되어 있다. 제 거율에 관하여 그러한 기술들이 관심이 있으나, 표면 조건은 종종 에피텍시를 위해서는 너무 거칠며, 특히 상기 표면은 부드러워질 수 없다.
따라서, 박막의 표면, 특히 탄화 규소 박막을 취급하거나 준비하는 새로운 방법을 개발하는데 문제가 있다.
또, 다른 문제는 낮은 거칠기를 생성할 수 있거나 긁힘 또는 흠을 생성함이 없이 충분한 제거율을 생성할 수 있는 박막 특히 탄화 규소 박막을 취급하는 방법을 발견하는 것이다.
또한, 낮은 거칠기, 바람직하게는 에피텍시 성장과 호환가능하게, 1 옹그스트롬(Å)(실효치), 5 옹그스트롬(실효치), 10 옹그스트롬(실효치), 또는 15 옹그스트롬(실효치) 미만의 낮은 거칠기를 생성할 수 있는 박막, 특히 탄화 규소 박막을 취급하는 방법을 개발하여야 하는 문제가 있다.
본 발명은 웨이퍼 재료 표면을 준비하는 방법을 제공하는데, 상기 방법은 산화 분위기에서 어닐링하는 단계; 및 콜로이드 실리카(colloidal silica) 입자들에 기초한 연마재로 연마하는 단계를 포함한다.
이들 두 단계의 조합은, 특히 탄화 규소의 경우에 만족스러운 표면 조건을 생성할 수 있다.
상기 어닐링 단계는 20 옹그스트롬(실효치) 이하의 거칠기를 생성할 수 있다. 그것은 예를 들어, 1.5 시간 내지 2.5 시간의 범위에 대해, 1100℃ 내지 1300℃의 범위의 온도에서 수행될 수 있다.
상기 어닐링 단계 이후에, 표면 환원(deoxidation) 단계는 예를 들어 플루오르화 수소산(hydrofluoric acid)과 같은 화학물질을 채용하는 타입으로 수행될 수 있다. 이온 에칭의 경우, RCA(SC1, SC2) 타입 화학적 세척 단계가 상기 어닐링 단계 이후에 수행될 수 있다.
연마는, 예를 들어 콜로이드 사이톤(SYTON) W30 타입 콜로이드 실리카 및 분당 10회전(revolutions per minute, rpm)에서 100rpm 범위의 속도에서 회전하는 연마 헤드로 수행된다.
화학적 세정 단계는 연마 이후에 수행될 수 있으며, 예를 들어, 플루오르화 수소산을 이용하여 수행될 수 있다.
최종적으로, 이온 에칭 단계는 또한, 예를 들어 상기 어닐링 단계 이전에 수행될 수 있다.
도 1a 및 1b는 연마 장치의 다이어그램이다.
실시예가 탄화 규소 박막의 실리콘 면과 관련하여 아래에 기술된다. 탄화 규소는 극성 재료이며, 따라서 다른 원자들로 구성된 두 면들(실리콘 면과 탄소 면)을 포함하는 것을 상기하여야 한다.
상기 박막은, 예를 들어, 앞서 언급된 에이. 제이. 오버튼-허브 등의 논문에 기술된 바와 같은 기판 분리 방법("스마트-컷")에 의해 얻어진다.
첫째로, 열처리는 산화 분위기에서, 예를 들어, 100℃ 또는 1150℃에서 1300℃까지의 범위의 온도에서 1시간 내지 3시간의 기간에 걸쳐, 상기 박막 상에서 수행된다. 산화 분위기 하에서의 이러한 어닐링 단계는 2 나노미터(실효치) 급의 거칠기를 생성할 수 있다. 상기 어닐링 단계를 수행하기 위한 장치의 한 예가 "열 및 도펀트 프로세스"(진보된 반도체 제작 핸드북, ICE, 1998) 4장에 기술되어 있다.
상기 처리된 표면은 화학적 에칭, 예를 들어 10%의 플루오르화 수소산을 이용하여 환원될 수 있다.
그 결과로서, CMP는 예를 들어, (로델(RODEL)사에 의해 공급된) IC1000 패드(압축률= 3%), 및 콜로이드 실리카 사이톤 W30 (또는, 루독스) 타입 입자들(pH=10.2, 점도=2 메가파스칼.세컨즈(mPs.s), 평균 입자 크기=125 나노미터, 이산화규소의 중량의 30%를 포함하는)에 기초한 연마재를 이용하여 수행된다.
상기 기판(12)을 연마할 연마 헤드(10)가 도 1a에 도시되어 있다. 도 1b는 상기 연마 헤드, 연마될 기판(12) 및 플레이트(16) 및 연마 패드(14)를 도시한다. 액체 연마제가, 예를 들어, 측면 도관(side conduit)(18)을 통해 상기 헤드로 삽입된다. 압력(20) 및 화살표 22에 의해 나타낸 움직임은 연마를 수행하기 위해 상기 헤드에 적용된다.
선택적으로, 플루오르화 수소산을 이용한 화학적 세정은 상기 표면상에 연마재의 결정화를 방지할 수 있다.
그러한 방법은 양질의 호모에피텍시(homoepitaxy)(탄화 규소 에피텍시 상의 탄화 규소) 및 선택적으로 또한 헤테로에피텍시(heteroepitaxy)(탄화 규소 상의 질화 갈륨 또는 질화 알루미늄 갈륨(AlGaN), 질화알루미늄)를 위해 이용될 수 있도록 하는 거칠기를 갖는 표면을 생성할 수 있다.
("스마트-컷" 방법에 의해 얻어진) 4H 타입 탄화규소의 박막과 관련된 예에서:
·어닐링 단계가 10% HF내의 표면 환원에 뒤따른 산화 분위기 내에서 수행되었다(예를 들어, 2시간 동안 1150℃);
·CMP에 의한 상기 표면의 연마에 뒤따름. 연마는 다음의 조건 하에서 수행되었다:
◆ 연마 헤드가 적용되고 회전하는 회전 연마 플레이트를 이용하며, 회전의 속도는 60rpm급이다(상기 속도는 10rpm 내지 100rpm의 범위 내에 있을 수 있다); 0.75바(bar)의 압력(0.1바 내지 1바의 범위에 있을 수 있는)이 상기 헤드에 적용되었다;
◆ 상기 패드는 로델사에 의해 공급된 "하드" 타입 IC1000 패드이었으며, 사이톤 W30 타입 콜로이드 실리카였던 슬러리와 함께이다.
연마 시간은 15분 내지 30분이었다.
연마 후에 얻어진 거칠기는 3 옹그스트롬(실효치)이었다.
최종 세정이 10분 동안 10% HF 용액과 이온제거수를 이용하여 수행되었다.
표 1은 아래에 다른 조건하에서 탄화 규소 박막에 대해 얻은 결과들을 요약한다.
Figure 112006003748811-PCT00001
상기 표에서, I열(column)은 테스트 수를 나타내며, II열은 CMP 연마 이전에 수행된 처리의 성격을 나타낸다. 테스트 2 및 3은 2시간 동안 1150℃ 에서의 어닐링에 뒤따른 이온 에칭을 경험한다; 테스트 5에 대해, 상기 처리는 이온 에칭에 뒤따른 2시간 동안의 1150℃ 에서의 어닐링이었다.
테스트 4, 6 및 8 내지 10에 있어서, 두 시간 동안의 1150℃ 에서의 어닐링만이 수행되었다.
III열은 CMP 연마를 수행하기 위한 조건: 시간, 회전 속도 및 인가된 압력을 제공한다.
IV열은 상기 패드의 성격 및 연마재 혼합(abrasive mixture)을 나타낸다.
V열은 5마이크로미터 × 5마이크로미터의 표면 영역에 걸친 거칠기 측정치들을 나타낸다.
VI열에 코멘트들이 나타내어져 있다.
이 표는, 연마에 뒤따른 어닐링 단계의 조합이 초기 박막의 거칠기를 2 나노미터(실효치)(테스트 3-5 및 7-11), 1.5 나노미터(실효치)(테스트 3-5, 8-11), 1 나노미터(실효치)(테스트 3, 8-11), 0.5 나노미터(실효치)(테스트 8-11), 또는 0.1 나노미터(실효치)(테스트 11)로 실질적으로 감소시킬 수 있음을 나타낸다.
따라서, 본 발명은 2 나노미터(실효치), 1 나노미터(실효치), 0.5 나노미터(실효치) 또는 0.1 나노미터(실효치) 미만의 거칠기를 갖는 탄화 규소 박막을 생성할 수 있다.
이전의 이온 에칭의 이용은, 테스트 3에서와 같이, 또한 이 결과를 개선시킨다.
최상의 결과들이 IC1000 패드 및 사이톤 W30 연마 용액으로 얻어지는 것으로 보인다.
표 2는 테스트 10 및 11에 관하여 보다 상세한 조건을 나타낸다.
테스트 10은 "S107" 플레이트를 이용하여 수행되었으나, 테스트 11은 "S126" 플레이트를 이용하여 수행되었다.
표 2는 플레이트들(S126, S107)을 이용하여 거칠기를 비교한다.
두 종류의 측정이 수행되었다: 특정 표면 영역을 스캐닝함(S열, 마이크로미터의 제곱으로 나타내어진 표면 넓이) 및 점 측정(B열, 마이크로미터 × 마이크로미터로 나타내어진 표면 측정치들).
마지막 세 열은 옹그스트롬 단위로, 실효치로서의 거칠기, 평균 거칠기(Ra) 및 최대 거칠기(Rmax)를 나타낸다.
테스트 10 및 11을 위한 표 1에 나타내어진 값들은 각각 표 2의 제3 및 제7 행(rms 열)에 도시된 것들에 해당한다.
Figure 112006003748811-PCT00002
이러한 표들에 나타난 결과들은, 본 발명에 따른 방법이, 마이크로 전자공학에서 표준인 단계들 및 기계들을 채용한 빠른 기술을 이용하여, 탄화 규소 박막 상에서의 에피텍시를 위해 준비된("에피레디(epiready)") 표면을 생성할 수 있다는 것을 나타낸다. 상기 탄화 규소 표면을 부드럽게 하고 거칠기를 낮출수록, 상기 에피텍시의 품질이 더욱 좋게 하여, 상기 박막 상에 생성된 전자 부품(electronic components)의 수율을 실질적으로 증가시킬 수 있다.
연마에 뒤따른 어닐링 단계를 포함하는, 본 발명에 따른 이러한 표면 준비 방법은, 따라서, 거칠지 않고 부드러운 양질의 표면을 생성할 수 있다.
폴리타입 4H 탄화 규소 기판의 예가 주어졌으나, 본 발명은 또한 폴리타입 6H 또는 3C 탄화 규소 기판에도 적용된다.

Claims (14)

  1. 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법으로서,
    상기 웨이퍼의 표면에서의 거칠기를 감소시키기 위해, 산화 분위기에서 어닐링하는 단계; 및
    콜로이드 실리카의 입자들에 기초한 연마재로 연마하는 단계를 포함하는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  2. 제1항에 있어서,
    상기 어닐링 단계는 1000℃ 내지 1300℃의 범위의 온도에서 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 어닐링 단계는 1시간 내지 2.5시간의 범위의 기간 동안 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 어닐링 단계 이후에, 이온 에칭의 경우의 RCA (SC1, SC2) 타입의 화학적 세정 단계 또는 상기 표면의 환원 단계를 더 포함하는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  5. 제4항에 있어서,
    상기 환원 단계는 플루오르화 수소산 내에서 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    연마 이후에, 화학적 세정 단계가 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  7. 제6항에 있어서,
    상기 세정 단계는 플루오르화 수소산을 채용하는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 재료가 반도체 재료인 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    연마가 사이톤 W30 타입 콜로이드 실리카로 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    연마가 10 rpm에서 100 rpm 범위의 속도로 회전하는 연마 헤드로 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    0.1바 내지 1바 범위의 압력이 상기 연마 헤드에 인가되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    연마가 15분 내지 30분 범위의 기간 동안 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    연마가 IC1000 타입 연마 패드로 수행되는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    이온 에칭 단계를 더 포함하는 것을 특징으로 하는 탄화 규소로 된 웨이퍼의 표면을 준비하는 방법.
KR1020067001210A 2003-07-23 2004-07-22 탄화 규소 박막 상의 에피레디 표면 처리 방법 KR100792057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/08969 2003-07-23
FR0308969A FR2857895B1 (fr) 2003-07-23 2003-07-23 Procede de preparation de surface epiready sur films minces de sic

Publications (2)

Publication Number Publication Date
KR20060033806A true KR20060033806A (ko) 2006-04-19
KR100792057B1 KR100792057B1 (ko) 2008-01-04

Family

ID=33561010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001210A KR100792057B1 (ko) 2003-07-23 2004-07-22 탄화 규소 박막 상의 에피레디 표면 처리 방법

Country Status (9)

Country Link
US (1) US7060620B2 (ko)
EP (1) EP1646478B9 (ko)
JP (1) JP4414433B2 (ko)
KR (1) KR100792057B1 (ko)
CN (1) CN100496893C (ko)
AT (1) ATE353269T1 (ko)
DE (1) DE602004004658T4 (ko)
FR (1) FR2857895B1 (ko)
WO (1) WO2005009684A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
JP2007533141A (ja) * 2004-04-08 2007-11-15 トゥー‐シックス・インコーポレイテッド コロイド状研磨材と組み合わせて過酸化水素またはオゾン化水溶液を用いたＳｉＣ表面の化学機械的研磨
US7459702B2 (en) * 2004-10-26 2008-12-02 Jayant Neogi Apparatus and method for polishing gemstones and the like
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
JP5277722B2 (ja) * 2008-05-21 2013-08-28 新日鐵住金株式会社 炭化珪素単結晶ウェハ表面の研磨方法
EP2172967A1 (en) 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
JP5772635B2 (ja) * 2012-02-02 2015-09-02 三菱電機株式会社 炭化珪素単結晶基板の製造方法
JP5990444B2 (ja) * 2012-11-01 2016-09-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
WO2016172699A1 (en) 2015-04-24 2016-10-27 International Flavors & Fragrances Inc. Delivery systems and methods of preparing the same
WO2018053356A1 (en) 2016-09-16 2018-03-22 International Flavors & Fragrances Inc. Microcapsule compositions stabilized with viscosity control agents
WO2022221710A1 (en) 2021-04-16 2022-10-20 International Flavors & Fragrances Inc. Hydrogel encapsulations and methods of making the same
WO2024026225A1 (en) 2022-07-26 2024-02-01 International Flavors & Fragrances Inc. Robust flavor emulsions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895583A (en) * 1996-11-20 1999-04-20 Northrop Grumman Corporation Method of preparing silicon carbide wafers for epitaxial growth
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP3975047B2 (ja) * 2000-04-21 2007-09-12 泰弘 谷 研磨方法
US6537606B2 (en) 2000-07-10 2003-03-25 Epion Corporation System and method for improving thin films by gas cluster ion beam processing
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
FR2843061B1 (fr) 2002-08-02 2004-09-24 Soitec Silicon On Insulator Procede de polissage de tranche de materiau

Also Published As

Publication number Publication date
EP1646478B1 (fr) 2007-02-07
ATE353269T1 (de) 2007-02-15
EP1646478B9 (fr) 2008-07-16
CN100496893C (zh) 2009-06-10
WO2005009684A1 (fr) 2005-02-03
DE602004004658T2 (de) 2007-11-22
DE602004004658T4 (de) 2008-08-21
CN1826210A (zh) 2006-08-30
JP2006528423A (ja) 2006-12-14
EP1646478A1 (fr) 2006-04-19
FR2857895A1 (fr) 2005-01-28
US7060620B2 (en) 2006-06-13
KR100792057B1 (ko) 2008-01-04
FR2857895B1 (fr) 2007-01-26
US20050020084A1 (en) 2005-01-27
DE602004004658D1 (de) 2007-03-22
JP4414433B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
US11208719B2 (en) SiC composite substrate and method for manufacturing same
KR100792057B1 (ko) 탄화 규소 박막 상의 에피레디 표면 처리 방법
Li et al. Electro-chemical mechanical polishing of silicon carbide
US7323414B2 (en) Method for polishing a substrate surface
KR100978305B1 (ko) 표면질이 우수한 ｇａｎ 웨이퍼 및 이의 제조 방법
US6146979A (en) Pressurized microbubble thin film separation process using a reusable substrate
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
JP4835069B2 (ja) シリコンウェーハの製造方法
EP1189266B1 (en) Production method for silicon wafer and soi wafer, and soi wafer
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
US20060108325A1 (en) Polishing process for producing damage free surfaces on semi-insulating silicon carbide wafers
US8562849B2 (en) Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
JP2004311526A (ja) 半導体基板およびその製造方法
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
CN109659221B (zh) 一种碳化硅单晶薄膜的制备方法
US20040055998A1 (en) Method for providing a smooth wafer surface
EP2097923A1 (en) Methods for producing smooth wafers
Deng et al. Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing
JP2003109918A (ja) 化学機械研磨（ｃｍｐ）を用いてボンディングのためにウェハを平滑化する装置およびその方法
Toh et al. Fabrication of YAG ceramics surface without damage and grain boundary steps using catalyzed chemical wet etching
Williams et al. Planarization of GaN by the Etch-Back Method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee