JPWO2011155165A1 - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2011155165A1
JPWO2011155165A1 JP2011543751A JP2011543751A JPWO2011155165A1 JP WO2011155165 A1 JPWO2011155165 A1 JP WO2011155165A1 JP 2011543751 A JP2011543751 A JP 2011543751A JP 2011543751 A JP2011543751 A JP 2011543751A JP WO2011155165 A1 JPWO2011155165 A1 JP WO2011155165A1
Authority
JP
Japan
Prior art keywords
lead
resin
die pad
lead frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011543751A
Other languages
English (en)
Other versions
JP5478638B2 (ja
Inventor
南尾　匡紀
匡紀 南尾
井島　新一
新一 井島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011543751A priority Critical patent/JP5478638B2/ja
Publication of JPWO2011155165A1 publication Critical patent/JPWO2011155165A1/ja
Application granted granted Critical
Publication of JP5478638B2 publication Critical patent/JP5478638B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

樹脂封止型半導体装置は、パワー素子（１）及び制御素子（４）と、パワー素子（１）を保持する第１ダイパッド部（３Ａ）を含む第１リードフレーム（３）と、制御素子（４）を保持する第２ダイパッド部（５Ａ）を含む第２リードフレーム（５）と、パワー素子、第１ダイパッド部、第２素子及び第２ダイパッド部を封止する樹脂材からなる外装体（６）とを有している。第２ダイパッド部の下面は、パワー素子の上面よりも高く配置され、第１ダイパッド部の少なくとも一部と第２ダイパッド部の少なくとも一部とは、平面視で互いに重なっている。複数の第１リードのうちの１つのリードと、複数の第２リードのうちの１つのリードとは、外装体の内部で直接に接合された接合部（２３）により、互いに電気的に接続されている。

Description

本発明は、樹脂封止型半導体装置及びその製造方法に関する。
近年、例えばインバータ制御機器においては、さらなる小型化及び軽量化が要望されている。その要望に応え、インバータ制御機器の内部に実装される樹脂封止型半導体装置（パワーモジュール）も、小型化及び軽量化を図っている。
具体的には、パワー素子を搭載した第１リードフレームと、パワー素子を制御する制御素子を搭載した第２リードフレームとを３次元的に配置して、樹脂材からなる外装体に封入する。このように構成することにより、樹脂封止型半導体装置の小型化及び軽量化を図っている（例えば、特許文献１を参照。）。
特許文献１に記載された従来の樹脂封止型半導体装置は、パワーチップとそれを制御する制御チップとが、パッドを介することなくワイヤにより直接に接続され、さらにモールド樹脂材により封止されている。制御チップを保持するリードのダイパッド部は、パワーチップを保持するリードのダイパッド部よりも高くなるように、立体的に配置されている。これにより、ワイヤの長さの短縮化を図っている。
従って、パワーチップと制御チップとは、ワイヤにより直接に接続されることから、信頼性が向上する。さらに、両者のダイパッド部は、上方から見て（平面視で）互いの縁部が重なるように配置されることから、樹脂封止型半導体装置の小型化を図ることができる。
特開２００５−１５０５９５号公報
ところで、上述した樹脂封止型半導体装置のさらなる小型化を図ろうとすると、立体的に配置された制御チップとパワーチップとを、平面視で互いに重なるように配置する必要が生じる。
しかしながら、制御チップとパワーチップとが平面視で互いに重なるように配置されると、制御チップとパワーチップとをワイヤで直接に接続することができなくなる。すなわち、従来の樹脂封止型半導体装置の構成では、これ以上の小型化は不可能であるという問題が生じる。
本発明は、前記の問題を解決し、複数のチップを封止する樹脂封止型半導体装置及びその製造方法において、立体構造を採用しながら、半導体装置のさらなる小型化を図ることを目的とする。
前記の目的を達成するため、本発明の樹脂封止型半導体装置は、第１素子及び第２素子と、上面に第１素子を保持する第１ダイパッド部及び複数の第１リードを有する第１リードフレームと、上面に第２素子を保持する第２ダイパッド部及び複数の第２リードを有する第２リードフレームと、第１素子、第１ダイパッド部及び第１リードの少なくとも一部、並びに第２素子、第２ダイパッド部及び第２リードの少なくとも一部を封止する樹脂材からなる外装体とを備え、第１リードと第２リードとは、外装体の内部において、第１接合部で直接に接合して電気的に接続されたことを特徴とする。
また、前記の目的を達成するため、本発明の樹脂封止型半導体装置の製造方法は、予め、第１リードフレームにおける複数の第１リードのうちの１つのリードに第１凸部を形成すると共に、第２リードフレームにおける複数の第２リードのうちの１つのリードに第１孔部を形成した後、下金型に第１リードフレームを載置し、第１凸部が第１孔部に嵌入するように、第１リードフレームに第２リードフレームを載置し、上金型に設けられた挿入ピンにより、第１孔部に嵌入された第１凸部に加重を印加して、第１凸部と第１孔部とを接合し、下金型と上金型との間に封止樹脂材を注入することにより、封止樹脂材からなる外装体を形成することを特徴とする。
本発明に係る樹脂封止型半導体装置及びその製造方法によると、立体構造を採用しながら、半導体装置のさらなる小型化を図ることができる。
図１は本発明の第１の実施形態に係る樹脂封止型半導体装置を示す平面図である。 図２は本発明の第１の実施形態に係る樹脂封止型半導体装置を示す底面図である。 図３は図１のIII−III線における断面図である。 図４は図３の領域Ｂを拡大した部分断面図である。 図５は本発明の第１の実施形態に係る樹脂封止型半導体装置における内部構造を示す平面図である。 図６は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図７は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図８は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図９は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図１０は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図１１は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図１２は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図１３は本発明の第１の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。 図１４は本発明の第２の実施形態に係る樹脂封止型半導体装置を示す断面図である。 図１５は本発明の第２の実施形態に係る樹脂封止型半導体装置における内部構造を示す平面図である。 図１６は本発明の第３の実施形態に係る樹脂封止型半導体装置を示す断面図である。 図１７は本発明の第３の実施形態に係る樹脂封止型半導体装置における内部構造を示す平面図である。 図１８は本発明の第３の実施形態に係る樹脂封止型半導体装置の製造方法を示す一工程の断面図である。
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は、本明細書に記載された特徴に基づく限り、以下に記載した内容に限定されない。
（第１の実施形態）
本発明の第１の実施形態について、図１〜図５を参照しながら説明する。
図１〜図５に示すように、本実施形態に係る樹脂封止型半導体装置は、第１素子であるパワー素子１を第１ダイパッド部３Ａの上に保持する第１リードフレーム３と、第２素子である制御素子４を第２ダイパッド部５Ａの上に保持する第２リードフレーム５と、第１リードフレーム３の下面に絶縁シート１０を介在して固着された放熱板２と、封止樹脂材からなる外装体６とから構成されている。
外装体６は、パワー素子１を含む第１リードフレーム３の一方の端部と、制御素子４を含む第２リードフレーム５の一方の端部とを覆うと共に、放熱板２の下面を露出するように形成される。
図３及び図５に示すように、第１ダイパッド部３Ａの少なくとも一部と第２ダイパッド部５Ａとは、樹脂封止型本半導体装置の小型化を図るべく、平面視で互いに重なっている。さらに、パワー素子１の少なくとも一部と制御素子４とは、平面視で互いに重なるように配置されている。
このため、本実施形態においては、パワー素子１と制御素子４とは、例えば金（Ａｕ）からなるワイヤ３２では直接に接続することができない。そこで、本実施形態に係る樹脂封止型半導体装置では、第１リードフレーム１においては、複数のリードのうちの１つをパワー素子用中継リード２１としている。また、第２リードフレーム５においては、複数のリードのうちの１つを制御素子用中継リード２２としている。これらパワー素子用中継リード２１及び制御素子用中継リード２２の端部同士を接合部２３（第１接合部）により接合している。
なお、図５において、パワー素子１とその上の制御素子４とは、１個ずつが対を成している。図示はしていないが、本実施形態に係る樹脂封止型半導体装置は、パワー素子１と制御素子４との対を２対以上含む構成を採る。但し、パワー素子１と制御素子４との１対のみの構成であっても、本発明は有効である。また、１対の素子は、パワー素子と制御素子との組み合わせに限られないことはいうまでもない。
以下、本実施形態に係る樹脂封止型半導体装置の詳細を説明する。
図５に示すように、第１リードフレーム３は、例えば銅（Ｃｕ）等の導電性が高い金属からなる。第１リードフレーム３は、第１ダイパッド部３Ａを含む複数のリードを有している。
パワー素子１は、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はパワーＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）を用いることができる。
図３に示すように、パワー素子１は、第１リードフレーム３の第１ダイパッド部３Ａの上面にろう材８により固着されている。パワー素子１におけるボンディングパッド（図示せず）と第１リードフレーム３の複数のリードとは、図３及び図５に示すように、ワイヤ３１により相互に且つ電気的に接続されている。ワイヤ３１には、例えばアルミニウム（Ａｌ）を用いることができる。また、ワイヤ３１は、ワイヤに代えて、Ａｌからなるリボン又は銅（Ｃｕ）からなるクリップを用いてもよい。アルミニウムからなるリボン及び銅（Ｃｕ）からなるクリップは、ワイヤと比べて断面積を大きくすることができるため、配線抵抗値を小さくでき、パワー損失を低減することができる。
放熱板２は、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）等の熱伝導性が高い金属を用いることができる。放熱板２と第１ダイパッド部３Ａとの間に設けられる絶縁シート１０は、熱伝導性を有する絶縁性材料からなる。絶縁シート１０は、例えば、絶縁層を接着層により上下から挟む３層構造を有している。この絶縁シート１０により、放熱板２と第１ダイパッド部３Ａとを電気的に絶縁しつつ、パワー素子１が発生する熱を放熱板２に効果的に伝達することができる。
図３及び図５に示すように、第２リードフレーム５は、例えば銅（Ｃｕ）又は４２アロイ（Ｆｅ−４２％Ｎｉ）等の導電性が高い金属からなる。第２リードフレーム５は、第２ダイパッド部５Ａを含む複数のリードを有している。
制御素子４は、パワー素子１を制御する素子（チップ）であり、駆動回路及び過電流防止回路等を含む。該制御素子４は、第２リードフレーム５の第２ダイパッド部５Ａの上面に、例えば銀（Ａｇ）ペースト材により固着されている。制御素子４のボンディングパッド（図示せず）と第２リードフレーム５の複数のリードとは、金（Ａｕ）からなるワイヤ３２によって互いに電気的に接続されている。
図３に示すように、制御素子４を保持する第２ダイパッド部５Ａは、パワー素子１の上方と間隔を空け、且つパワー素子１の上面とほぼ平行に配置されている。また、第２ダイパッド部５Ａは、パワー素子１と接続されたワイヤ３１の少なくとも一部を覆っている。これにより、パワー素子１の上面に対して垂直な方向（平面視）において、パワー素子１と接続されたワイヤ３１と制御素子４との間に、第２ダイパッド部５Ａが配置される。このため、パワー素子１の出力信号線であるワイヤ３１により生じて制御素子４に伝播する電磁波ノイズの少なくとも一部を、第２ダイパッド部５Ａによって遮蔽することができる。その結果、制御素子４の電磁波ノイズによる誤動作を防ぐことができる。
なお、第２ダイパッド部５Ａの少なくとも一部、好ましくは第２ダイパッド部５Ａの下面にニッケル（Ｎｉ）等の磁性材料によるメッキ層を形成してもよい。このようにメッキ層を形成すると、該メッキ層によって、パワー素子１から発生する電磁波ノイズを吸収することができる。そのため、メッキ層を形成することにより、制御素子４への電磁波ノイズの影響をより一層小さくすることができる。
ところで、制御素子４は、パワー素子１を制御するために、パワー素子１と電気的に接続される必要がある。しかしながら、本実施形態においては、パワー素子１の上方に、制御素子４を保持する第２ダイパッド部５Ａを立体的に配置している。このため、パワー素子１の制御素子４からの入力信号用ボンディングパッド（以下、パワー素子電極という）と、制御素子４のパワー素子１への出力信号用ボンディングパッド（以下、制御素子電極という）とをワイヤ等により直接に接続することは困難である。素子を立体的に配置している場合、パワー素子１と制御素子４とをワイヤにより接続するためには、別途設けた中継部材を介して、パワー素子電極と制御素子電極とを接続する必要がある。このような接合方法は、不安定で且つ複雑な構成となるため、ワイヤによる接続信頼性を確保することができない。
そこで、図３〜図５に示すように、本実施形態においては、第１リードフレーム３にパワー素子用中継リード２１を設けると共に、第２リードフレーム５に制御素子用中継リード２２を設け、該パワー素子用中継リード２１と該制御素子用中継リード２２とを接合部２３によって互いに接合している。このリード同士の接合により、本実施形態では、パワー素子１と制御素子４とを電気的に接続している。
具体的には、パワー素子電極と、第１リードフレーム３の複数のリードの１つであるパワー素子用中継リード２１とは、ワイヤ３２により電気的に接続されている。パワー素子用中継リード２１は、図４に示すように、端部に曲げ加工が施されており、上面が突出する凸部２１ａ（第１凸部）を有している。凸部２１ａの表面には例えばニッケル（Ｎｉ）又は金（Ａｕ）等の接触抵抗が小さい金属による金属メッキ層が形成されている。また、パワー素子用中継リード２１は、絶縁シート１０を介在して放熱板２の上面に固着されている。
一方、制御素子電極と、第２リードフレーム５の複数のリードの１つである制御素子用中継リード２２とは、ワイヤ３２により電気的に接続されている。制御素子用中継リード２２の端部には孔部２２ａ（第１孔部）が形成されている。該孔部２２ａの内壁及び上面の周縁部には、例えばニッケル（Ｎｉ）又は金（Ａｕ）等の接触抵抗が小さい金属による金属メッキ層が形成されている。
ここで、図４に示すように、パワー素子用中継リード２１の凸部２１ａは、制御素子用中継リード２２の孔部２２ａに嵌入され、凸部２１ａの頂部が孔部２２ａの周縁部の外方に向かって押しつぶされている。この押しつぶされた凸部２１ａと孔部２２ａとによって、接合部２３が形成されている。すなわち、パワー素子用中継リード２１と制御素子用中継リード２２との接合部２３は、押圧によるカシメ接合により形成されている。
パワー素子用中継リード２１の凸部２１ａの表面、並びに制御素子用中継リード２２の孔部２２ａの内壁及び上面周縁部には、Ｎｉメッキ等の接触抵抗が小さい金属メッキ層が形成されている。このため、パワー素子用中継リード２１と制御素子用中継リード２２とは、機械的に接続されるだけでなく、電気的にも確実に接続される。この構成により、パワー素子１と制御素子４とは、ワイヤ３２、パワー素子用中継リード２１及び制御素子用中継リード２２を介して相互に電気的に接続される。
このように、第１ダイパッド部と第２ダイパッド部とが立体構造に、すなわち平面視で重なるように配置されて、第１素子と第２素子とが互いにワイヤで接続できない配置となる場合であっても、本発明は、複数の第１リードのうちの１つのリードと、複数の第２リードのうちの１つのリードとが、外装体の内部で直接に接合された第１接合部により、互いに電気的に接続される。このため、第１素子と第２素子とが互いにワイヤで接続できない程度にまで、樹脂封止型半導体装置を十分に小型化することができる。
なお、制御素子用中継リード２２に設ける孔部２２ａは、下方から上方に向けてプレスによって打ち抜いて形成されることが好ましい。なぜなら、この方向に打ち抜いて形成すると、孔部２２ａの下面の外縁部が丸みを帯びると共に、孔部２２ａの下面の外延部にバリが形成されないため、パワー素子用中継リード２１に設けた凸部２１ａを嵌入させ易くなるからである。
また、パワー素子電極とパワー素子用中継リード２１とを接続するワイヤ３１の接続距離と、制御素子電極と制御素子用中継リード２２とを接続するワイヤ３２の接続距離とは、できる限り短くすることが望ましい。ワイヤ３２の接続距離を短くすると、パワー素子１と制御素子４とのゲートループ長が短くなるため、インダクタンス（Ｌ）値が小さくなって、ノイズの影響を低減することができる。その結果、制御素子４の誤動作を防止することができる。
外装体６は、例えばエポキシ等の熱硬化型の樹脂材（封止樹脂材）からなる。外装体６は、パワー素子１及び第１ダイパッド部３Ａ、パワー素子用中継リード２１を含む第１リードフレーム３の少なくとも一部（例えば、端部）、並びに制御素子４及び第２ダイパッド部５Ａ、制御素子用中継リード２２を含む第２リードフレーム５の少なくとも一部（例えば、端部）、さらに放熱板２の側面を覆っている。このように覆うことにより、外装体６は、第１リードフレーム３及び第２リードフレーム５の一体化と、パワー素子１と制御素子４との保護を図っている。
上述のように、銅又はアルミニウムからなる放熱板２の下面は、外装体６の下面から露出している。このため、パワー素子１から生じる熱を外部に効率的に伝達することができる。また、放熱板２の側面は外装体６によって覆われているため、該放熱板２と第１リードフレーム３との接合が強固となる。
外装体６からそれぞれ露出する第１リードフレーム３及び第２リードフレーム５の他の端部は、樹脂封止型半導体装置の実装端子として、インバータ制御機器等の回路と接続される。
また、パワー素子用中継リード２１と制御素子用中継リード２２との他の端部を外装体６から露出させることにより、パワー素子用中継リード２１と制御素子用中継リード２２との接合部２３の接続状態を、外装体６の外部から検査することができる。
また、第２ダイパッド部５Ａに、パンチングによる打ち抜き孔（貫通孔）を形成してもよい。外装体６を構成する封止樹脂材が打ち抜き孔の内部にも充填されるため、第２リードフレーム５が外装体６とより強固に接続される。
（製造方法）
以下、本実施形態に係る樹脂封止型半導体装置の製造方法について、図６〜図１３を参照しながら説明する。
まず、パワー素子１を保持するための第１リードフレーム３を構成する複数のリードのうち、パワー素子用中継リード２１の内側（ダイパッド部側）の端部に、例えば曲げ加工により凸部２１ａを形成する。続いて、第１リードフレーム３の第１ダイパッド部３Ａの上に、ろう材８によりパワー素子１を固着する。その後、ワイヤ３１、３２によって第１リードフレーム３におけるパワー素子用中継リード２１を含む複数のリードとパワー素子１のパワー素子電極とをそれぞれ接続する。
一方、制御素子４を保持するための第２リードフレーム５を構成する複数のリードのうち、制御素子用中継リード２２の内側（ダイパッド部側）の端部に、例えばプレス加工により孔部２２ａを形成する。続いて、第２リードフレーム５の第２ダイパッド部５Ａの上に、銀ペースト材により制御素子４を固着する。その後、ワイヤ３２によって第２リードフレーム５における制御素子用中継リード２２を含む複数のリードと制御素子４の制御素子電極とを、それぞれ接続する。
次に、図６に示すように、上金型１３と下金型１２との間において、絶縁シート１０を仮接着した放熱板２を下金型１２に絶縁シート１０を上にして載置する。続いて、第１リードフレーム３を、該第１リードフレーム３の第１ダイパッド部３Ａの下面及びパワー素子用中継リード２１の下面が絶縁シート１０とそれぞれ接するように下金型１２に載置する。その後、第２リードフレーム５における制御素子用中継リード２２の孔部２２ａと、第１リードフレーム３におけるパワー素子用中継リード２１の凸部２１ａとが互いに対向するように、第２リードフレーム５を第１リードフレーム３の上に載置する。
次に、図７の矢印５１ａで示す方向に第２リードフレーム５を押下して、制御素子用中継リード２２の孔部２２ａに、パワー素子用中継リード２１の凸部２１ａを嵌入する。
なお、ここで、パワー素子用中継リード２１及びパワー素子１を保持する第１リードフレーム１の厚さは、制御素子用中継リード２２及び制御素子４を保持する第２リードフレーム１の厚さよりも厚い方が好ましい。このようにすると、プレスによる打ち抜きで形成された凸部２１ａの強度を高くでき、孔部２２ａへの凸部２１ａの嵌入を安定させることができる。その上、パワー素子用中継リード２１の凸部２１ａの頂部が、制御素子用中継リード２２の孔部２２ａから確実に突き出すことができる。
次に、図８の矢印５１ｂで示す方向に上金型１３を下金型１２に近づけることで、第１リードフレーム３及び第２リードフレーム５を、上金型１３と下金型１２とによってクランプする。ここで、上金型１３には、第１金型挿入ピン１４がパワー素子用中継リード２１の凸部２１ａと対向するように配置されている。一方、第２金型挿入ピン１５は、第１ダイパッド部３Ａの一部と対向するように配置されている。
次に、図９の矢印５１ｃで示す方向に第１金型挿入ピン１４を下降させて、制御素子用中継リード２２の孔部２２ａから突き出したパワー素子用中継リード２１の凸部２１の頂面を、下方に押圧する。これと同時に、図９の矢印５１ｄで示す方向に第２金型挿入ピン１５を下降させて、第１ダイパッド部３Ａの上面を下方に押圧する。このとき、第１リードフレーム３における第１ダイパッド部３Ａ及びパワー素子用中継リード２１の各下面には、絶縁シート１０が貼り合わされている。このため、各金型挿入ピン１４、１５によって押圧されると、絶縁シート１０が変形して、第１リードフレーム３における第１ダイパッド部３Ａの厚さのばらつき、及びパワー素子用中継リード２１の凸部２１ａの高さのばらつきを、吸収することができる。
さらに、図１０の矢印５１ｅで示す方向に第１金型挿入ピン１４を下降させることにより、制御素子用中継リード２２の孔部２２ａから突き出したパワー素子用中継リード２１の凸部２１ａの頂部を、押しつぶす。ここで、第１金型挿入ピン１４の先端部は、下方を頂部とする円錐形状をしている。第１金型挿入ピン１４が円錐形状であるため、押しつぶされたパワー素子用中継リード２１の凸部２１ａの頂面は、図４に示すように、制御素子用中継リード２２の孔部２２ａの上面の周囲に拡がるように変形する。
次に、図１１に示すように、トランスファモールド法により、上金型１３と下金型１２との間に、エポキシ等の封止樹脂材６Ａを、矢印５１ｆの方向に注入する。第１リードフレーム３と第２リードフレーム５とは、パワー素子用中継リード２１の凸部２１ａと制御素子用中継リード２２の孔部２２ａとが嵌合することにより一体化されている。このため、封止工程中において、各リードフレーム３、５は、ばたついたり、撓んだりすることがない。その結果、ワイヤ３２等が断線するという不具合を回避することができる。なお、封止工程中は、放熱板２が第２金型挿入ピン１５により下金型１２に押圧されているため、封止樹脂材６Ａが放熱板２の下面側に漏れ出すことはない。従って、樹脂封止後の放熱板２の下面側は、封止樹脂材６Ａが回り込むことはない。その結果、放熱板２の下面側からの放熱は効果的に行われる。
次に、図１２に示すように、注入された封止樹脂材６Ａの硬化が始まる前に、各金型挿入ピン１４、１５を、矢印５１ｇ及び５１ｈの方向に上昇させる。このとき、各金型挿入ピン１４、１５の下端面が上金型１３の内面と揃う位置で、所定の時間だけ放置する。これにより、下金型１２及び上金型１３から伝播する熱により、封止樹脂材６Ａの硬化が促進される。これと同時に、第１リードフレーム３の第１ダイパッド部３Ａと放熱板２との間に設けた絶縁シート１０を構成する接着層（図示せず）が溶融して硬化する。これにより、絶縁シート１０と第１ダイパッド部３Ａの下面及び放熱板２との接着が強固となる。
次に、上金型１３を上昇させた後、図１３に示すように、下金型１２から、封止樹脂材６Ａからなる外装体６を取り出す。ここで、取り出された外装体６からは、第１リードフレーム３と第２リードフレーム５とのそれぞれの外側の端部が、突き出している。
この後は、第１リードフレーム３と第２リードフレーム５とのそれぞれのフレームを切断し、さらに、各リードを上方に屈曲させることにより、図３に示す樹脂封止型半導体装置を得る。
このように、本実施形態によると、第１ダイパッド部３Ａの上にパワー素子１を保持する第１リードフレーム３と、第２ダイパッド部５Ａの上に制御素子４を保持する第２リードフレーム５とは、互いのダイパッド部３Ａ、５Ａが平面視で重なっている。さらに、第２ダイパッド部５Ａは、その下方に位置するパワー素子１のほぼ全面を覆っているため、第２ダイパッド部５Ａの上に保持される制御素子４は、パワー素子１からの電磁波ノイズが第２ダイパッド部５Ａによって遮蔽される。なお、第２ダイパッド部５Ａは、パワー素子１の上方の全面を覆う構成とする方が、パワー素子１からの電磁波ノイズの制御素子４に対する遮蔽効果が高くなる。
また、本実施形態では、第１リードフレーム３の複数のリードの１つであるパワー素子用中継リード２１と、第２リードフレーム５の複数のリードの１つである制御素子用中継リード２２とを、接合部２３により直接的且つ電気的に接合している。この構成を採ることにより、パワー素子１を保持する第１ダイパッド部３Ａと制御素子４を保持する第２ダイパッド部５Ａとが平面視で互いに重なるまでの立体配置とすることが可能となる。よって、該樹脂封止型半導体装置の大幅な小型化を図ることができる。
なお、装置の小型化を図るという観点及び電磁波ノイズを遮蔽するという観点からは、第１素子であるパワー素子１を第２ダイパッド５Ａに保持し、第２素子である制御素子４を第１ダイパッド３Ａに保持する構成も可能である。但し、放熱性の観点からは、放熱板２と放熱経路を持つ第１ダイパッド５Ａにパワー素子１を保持するという構成が好ましい。すなわち、第１素子及び第２素子の電気的特性及び物理的特性によって、それらを保持するダイパッド部３Ａ、５Ａ（リードフレーム３、５）を決定すればよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る樹脂封止型半導体装置について、図１４及び図１５を参照しながら説明する。なお、第２の実施形態において、前述の第１の実施形態と同一の構成部材には同一の符号を付すことにより、説明を簡略化している。
図１４及び図１５に示すように、本実施形態に係る第２リードフレーム５は、第２ダイパッド部５Ａがパワー素子１の上方を覆うと共に、該第２ダイパッド部５Ａにおける第１リードフレーム３側の側面が該第１リードフレーム３側に延びる突出部４１を有している。突出部４１は、第１リードフレーム３の第１ダイパッド部３Ａに向かって屈曲して、第１ダイパッド部３Ａと接合されている。
第２ダイパッド部５Ａの突出部４１には、孔部４１ａ（第２孔部）が設けられている。一方、第１リードフレーム３には、パワー素子１を保持するための第１ダイパッド部３Ａの周辺部（近傍）に、曲げ加工によって上面が上方に突出する凸部３ｃ（第２凸部）が形成されている。
第１ダイパッド部３Ａの凸部３ｃと第２ダイパッド部５Ａの突出部４１の孔部４１ａとを、これらが対向するように下金型１２に載置し、金型挿入ピンによって凸部３ｃの頂面を押圧する。これにより、第２ダイパッド部５Ａの突出部４１と第１ダイパッド部３Ａとを機械的且つ電気的に接合して、接合部２４（第２接合部）を形成する。本実施形態に係る接合部２４は、前述の第１の実施形態に係る接合部２３と同様に形成されるため、詳しい形成方法の説明は省略する。
なお、第１ダイパッド部３Ａの凸部３ｃは、パワー素子用中継リード２１の凸部２１ａを形成する曲げ工程で、同時に形成すればよい。また、第２ダイパッド部５Ａの突出部４１の孔部４１ａは、制御素子用中継リード２２の孔部２２ａを形成するプレス工程で、同時に形成すればよい。
また、本実施形態においては、第１ダイパッド部３Ａ自体に凸部３ｃを設けたが、これに限られず、第１ダイパッド部３Ａの側面から平行に突き出すリード部（図示せず）に凸部を設け、第２ダイパッド部５Ａの突出部４１の孔部４１ａと接合してもよい。
以上のように、本実施形態によると、パワー素子１は、第２リードフレーム５の第２ダイパッド部５Ａに覆われるため、パワー素子１が発生する電磁波ノイズが第２ダイパッド部５Ａにより遮蔽される。
その上、パワー素子１が発生する電磁波ノイズの一部が第２ダイパッド部５Ａを介して第１リードフレーム３に流れる。このため、制御素子４に達する電磁波ノイズの量が減少し、制御素子４の誤動作の発生が抑制されて、該制御素子４の動作の信頼性を高めることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る樹脂封止型半導体装置について、図１６〜図１８を参照しながら説明する。なお、第３の実施形態において、前述の第１及び第２の実施形態と同一の構成部材には同一の符号を付すことにより、説明を簡略化している。
図１６及び図１７に示すように、本実施形態においては、第１リードフレーム３を構成する複数のリードのうちのＧＮＤ端子リード３Ｂに、接合部２５（第３接合部）を形成する凸部３ｄ（第３凸部）を設けている。
本実施形態においては、ＧＮＤ端子リード３Ｂに設けられた凸部３ｄと、第２ダイパッド部５Ａの突出部４１に設けられた孔部４１ｂ（第３孔部）とから、接合部２５を形成している。前述の第２の実施形態と比較すると、第２ダイパッド部５Ａに設けられた突出部４１が第１ダイパッド部３Ａに向かって屈曲していないため、突出部４１の折り曲げ部の長さを短くすることができる。このため、第２ダイパッド部５Ａの面積を大きくすることができる。その結果、さらに大面積の第２ダイパッド部５Ａでパワー素子１を覆うことができるので、パワー素子１から制御素子４に達する電磁波ノイズの量がさらに減少する。これにより、制御素子４の誤動作の発生が抑制されて、該制御素子４の動作の信頼性をさらに高めることができる。
なお、第２ダイパッド部５Ａの突出部４１における接合部２５を形成する部分が、上方に屈曲しているのは、ＧＮＤ端子リード３Ｂの上面と第２ダイパッド部５Ａの上面との高さを一致させるためである。このようにすれば、第１リードフレーム３と第２リードフレーム５とのそれぞれの外装体６からの側方への突き出し部分の上面の高さを、互いに等しくすることができる。
以下、本実施形態に係る樹脂封止型半導体装置の製造方法の要部について、図１８を参照しながら説明する。
矢印５１ｋの方向に第３金型挿入ピン１６を挿入して、凸部３ｄが形成されたＧＮＤ端子リード３Ｂの下面に、第３金型挿入ピン１６を配置する。続いて、第２ダイパッド部５Ａの突出部４１に形成された孔部４１ｂにＧＮＤ端子リード３Ｂに形成された凸部３ｄを嵌入する。続いて、孔部４１ｂの上方から第４金型挿入ピン１７を矢印５１ｊの方向に下降させて、凸部３ｄの先端部を押しつぶす。これにより、ＧＮＤ端子リード３Ｂと第２ダイパッド部５Ａを機械的且つ電気的に接合して、接合部２５を形成する。
なお、ＧＮＤ端子リード３Ｂの凸部３ｄは、パワー素子用中継リード２１の凸部２１ａを形成する曲げ工程により形成すればよい。また、第２ダイパッド部５Ａの突出部４１の孔部４１ｂは、制御素子用中継リード２２の孔部２２ａを形成するプレス工程により形成すればよい。
ところで、各実施形態においては、パワー素子用中継リード２１の凸部２１ａと制御素子用中継リード２２の孔部２２ａとを、放熱板２の上側の領域で接合したが、本発明は、この構成に限られない。例えば、外装体６の内部であって、放熱板２の上側部分を除く領域で接合しても構わない。このようにすると、中継リード２１、２２等の各リードの設計の自由度を上げることができる。
また、各実施形態において、凸部２１ａ、凸部３ｃ及び凸部３ｄは、それぞれ曲げ加工により形成したが、加工法は曲げ加工に限られない。すなわち、凸部形状であればよく、例えば、半切断加工等により形成しても構わない。半切断加工とは、例えばパワー素子用中継リード２１の下面からのプレスによる打ち抜き加工を途中で停止し、円形に打ち抜く直前の半切断状態であり、円形部分がリードに接続された状態とする加工法をいう。
また、各実施形態において、接合部２３、２４及び２５を形成する際に、制御素子用中継リード２２及び第２ダイパッド５Ａの突出部４１には、それぞれ孔部２２ａ、４１ａ及び４１ｂを形成したが、いずれも孔部を設ける構成に限られない。例えば、制御素子用中継リード２２及び第２ダイパッド５Ａの突出部４１の下面に、半切断加工又はコイニング等により、凹部を形成しても構わない。また、該凹部と凸部２１ａ、３ｃ及び３ｄとのそれぞれの接合は、押圧によるカシメ接合に限られず、Ａｇペースト等を用いて接合してもよい。
本発明に係る樹脂封止型半導体装置及びその製造方法は、立体構造を採用しながら、さらなる小型化を図ることができ、大電力用の半導体装置等に有用である。
１ パワー素子
２ 放熱板
３ 第１リードフレーム
３Ａ 第１ダイパッド部
３Ｂ ＧＮＤ端子リード
３ｃ 凸部
３ｄ 凸部
４ 制御素子
５ 第２リードフレーム
５Ａ 第２ダイパッド部
６ 外装体
６Ａ 封止樹脂材
８ ろう材
１０ 絶縁シート（絶縁部材）
１２ 下金型
１３ 上金型
１４ 第１金型挿入ピン
１５ 第２金型挿入ピン
１６ 第３金型挿入ピン
１７ 第４金型挿入ピン
２１ パワー素子用中継リード
２１ａ 凸部
２２ 制御素子用中継リード
２２ａ 孔部
２３ 接合部
２４ 接合部
３１ ワイヤ
３２ ワイヤ
４１ 突出部
４１ａ 孔部
４１ｂ 孔部

Claims (19)

  1. 第１素子及び第２素子と、
    上面に前記第１素子を保持する第１ダイパッド部及び複数の第１リードを有する第１リードフレームと、
    上面に前記第２素子を保持する第２ダイパッド部及び複数の第２リードを有する第２リードフレームと、
    前記第１素子、第１ダイパッド部及び前記第１リードの少なくとも一部、並びに前記第２素子、第２ダイパッド部及び前記第２リードの少なくとも一部を封止する樹脂材からなる外装体とを備え、
    前記第１リードと、前記第２リードとは、前記外装体の内部において、第１接合部で直接に接合して電気的に接続された樹脂封止型半導体装置。
  2. 請求項１において、
    前記第１リードと前記第２リードとをカシメ接合して前記第１接合部が形成された樹脂封止型半導体装置。
  3. 請求項１又は２において、
    前記第２ダイパッド部の下面は、前記第１素子の上面よりも高く配置され、
    前記第１ダイパッド部の少なくとも一部と前記第２ダイパッド部の少なくとも一部とは、平面視で互いに重なる樹脂封止型半導体装置。
  4. 請求項１〜３のいずれか１項において、
    前記第１孔部は、前記第２素子を保持する面とは反対側の面から打ち抜いて形成された樹脂封止型半導体装置。
  5. 請求項１〜４のいずれか１項において、
    前記第１素子の少なくとも一部と前記第２素子の少なくとも一部とは、平面視で互いに重なるように配置されている樹脂封止型半導体装置。
  6. 請求項１〜５のいずれか１項において、
    下面が前記外装体から露出すると共に、前記第１リードフレームの下面に絶縁部材を介在して設けられた放熱板をさらに備えた樹脂封止型半導体装置。
  7. 請求項１〜６のいずれか１項において、
    前記第１接合部は、前記第１リードに形成された凸部が、前記第２リードに形成された孔部に嵌合され、且つ前記凸部の頂面が前記孔部の周囲に拡がるように形成された樹脂封止型半導体装置。
  8. 請求項１〜７のいずれか１項において、
    前記第１リードフレームの厚さは、前記第２リードフレームの厚さよりも厚い樹脂封止型半導体装置。
  9. 請求項１〜８のいずれか１項において、
    前記第２素子を保持するための前記第２ダイパッド部の周辺部に貫通孔が形成されている樹脂封止型半導体装置。
  10. 請求項１〜９のいずれか１項において、
    前記第２ダイパッド部の少なくとも下面にメッキ層が形成された樹脂封止型半導体装置。
  11. 請求項１０において、
    前記メッキ層は磁性材料からなる樹脂封止型半導体装置。
  12. 請求項１〜１１のいずれか１項において、
    前記第２リードフレームは、前記第２ダイパッド部の側面から延びる突出部を有し、
    前記第２リードフレームの突出部と前記第１ダイパッド部とは、前記外装体の内部において、第２接合部で直接に接合して電気的に接続された樹脂封止型半導体装置。
  13. 請求項１〜１１のいずれか１項において、
    前記第２リードフレームは、前記第２ダイパッド部の側面から延びる突出部を有し、
    前記第２リードフレームの突出部と前記第１リードとは、前記外装体の内部において、第３接合部で直接に接合して電気的に接続された樹脂封止型半導体装置。
  14. 予め、第１リードフレームにおける複数の第１リードのうちの１つのリードに第１凸部を形成すると共に第２リードフレームにおける複数の第２リードのうちの１つのリードに第１孔部を形成した後、
    下金型に前記第１リードフレームを載置し、
    前記第１凸部が前記第１孔部に嵌入するように、前記第１リードフレームに前記第２リードフレームを載置し、
    上金型に設けられた挿入ピンにより、前記第１孔部に嵌入された前記第１凸部に加重を印加して、前記第１リードと前記第２リードとを直接に接合し、
    前記下金型と前記上金型との間に封止樹脂材を注入することにより、前記封止樹脂材からなる外装体を形成する樹脂封止型半導体装置の製造方法。
  15. 請求項１４において、
    前記第１凸部を押しつぶすことにより、前記第１リードと前記第２リードとをカシメ接合する樹脂封止型半導体装置の製造方法。
  16. 請求項１４又は１５において、
    第２素子を保持する前記第２リードの面と反対側の面から打ち抜いて前記第１孔部を形成する樹脂封止型半導体装置の製造方法。
  17. 請求項１４〜１５のいずれか１項において、
    前記下金型に前記第１リードフレームを載置する前に、前記下金型に金属からなる放熱板を載置し、
    前記下金型に前記第１リードフレームを載置する際に、前記第１リードフレームを、前記放熱板の上に絶縁部材を介在させて載置する樹脂封止型半導体装置の製造方法。
  18. 請求項１４〜１７のいずれか１項において、
    予め、第２素子を保持する前記第２リードの第２ダイパッド部の周辺部に第２孔部を形成すると共に、前記第１素子を保持する前記第１リードの第１ダイパッド部の周辺部に第２凸部を形成した後、
    前記第１リードフレームに前記第２リードフレームを載置する際に、前記第１リードに形成された前記第１凸部及び第２凸部が、前記第２リードに形成された前記第１孔部及び第２孔部にそれぞれ陥入するように前記第２リードフレームを載置し、
    前記上金型に設けられた複数の挿入ピンにより、前記第１孔部及び第２孔部にそれぞれ嵌入された前記第１凸部及び第２凸部にそれぞれ加重を印加して、前記第１凸部を前記第１孔部に接合すると共に、前記第２凸部を前記第２孔部に接合する樹脂封止型半導体装置の製造方法。
  19. 請求項１８において、
    前記第１リードに前記第１凸部と前記第２凸部とを同時に形成し、前記第２リードに前記第１孔部と前記第２孔部とを同時に形成する樹脂封止型半導体装置の製造方法。
JP2011543751A 2010-06-11 2011-06-03 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP5478638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011543751A JP5478638B2 (ja) 2010-06-11 2011-06-03 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010133638 2010-06-11
JP2010133638 2010-06-11
PCT/JP2011/003135 WO2011155165A1 (ja) 2010-06-11 2011-06-03 樹脂封止型半導体装置及びその製造方法
JP2011543751A JP5478638B2 (ja) 2010-06-11 2011-06-03 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011155165A1 true JPWO2011155165A1 (ja) 2013-08-01
JP5478638B2 JP5478638B2 (ja) 2014-04-23

Family

ID=45097782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011543751A Expired - Fee Related JP5478638B2 (ja) 2010-06-11 2011-06-03 樹脂封止型半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8471373B2 (ja)
EP (1) EP2581937B1 (ja)
JP (1) JP5478638B2 (ja)
CN (1) CN102473700B (ja)
WO (1) WO2011155165A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581610B1 (ko) * 2012-03-22 2016-01-11 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US8946880B2 (en) * 2012-03-23 2015-02-03 Texas Instruments Incorporated Packaged semiconductor device having multilevel leadframes configured as modules
JP5975789B2 (ja) * 2012-08-20 2016-08-23 日立オートモティブシステムズ株式会社 パワー半導体モジュール
US8836092B2 (en) * 2012-10-29 2014-09-16 Freescale Semiconductor, Inc. Semiconductor device with thermal dissipation lead frame
US8884414B2 (en) * 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
CN104658984A (zh) * 2013-11-19 2015-05-27 西安永电电气有限责任公司 塑封式智能功率模块
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
EP3018710B1 (en) * 2014-11-10 2020-08-05 Nxp B.V. Arrangement of semiconductor dies
DE102015104995B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
WO2017138092A1 (ja) * 2016-02-09 2017-08-17 三菱電機株式会社 電力用半導体装置及びその製造方法
JP6692449B2 (ja) 2016-11-08 2020-05-13 三菱電機株式会社 半導体モジュールおよび半導体装置
WO2019038876A1 (ja) * 2017-08-24 2019-02-28 新電元工業株式会社 半導体装置
JP7006024B2 (ja) * 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US11270969B2 (en) * 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
CN116631989A (zh) * 2019-06-14 2023-08-22 华为数字能源技术有限公司 一种封装模块及金属板
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
US20210335689A1 (en) * 2020-04-24 2021-10-28 Vitesco Technologies USA, LLC Semiconductor power device with press-fit mounting
JP7463909B2 (ja) * 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法
US11652030B2 (en) * 2020-12-29 2023-05-16 Semiconductor Components Industries, Llc Power module and related methods
WO2024108369A1 (en) * 2022-11-22 2024-05-30 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor packaged device and method for manufacturing the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JP3970377B2 (ja) * 1997-04-25 2007-09-05 沖電気工業株式会社 光半導体装置およびその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JPH11307721A (ja) * 1998-04-23 1999-11-05 Toshiba Corp パワーモジュール装置およびその製造方法
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US6677665B2 (en) * 1999-01-18 2004-01-13 Siliconware Precision Industries Co., Ltd. Dual-die integrated circuit package
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US6396129B1 (en) * 2001-03-05 2002-05-28 Siliconware Precision Industries Co., Ltd. Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
JP2004241757A (ja) * 2003-01-17 2004-08-26 Sharp Corp 光結合半導体装置とその製造方法
JP2005019948A (ja) * 2003-06-03 2005-01-20 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品
US6919625B2 (en) * 2003-07-10 2005-07-19 General Semiconductor, Inc. Surface mount multichip devices
JP4100332B2 (ja) 2003-11-12 2008-06-11 株式会社デンソー 電子装置およびその製造方法
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
KR100630741B1 (ko) * 2005-03-04 2006-10-02 삼성전자주식회사 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US8022522B1 (en) * 2005-04-01 2011-09-20 Marvell International Ltd. Semiconductor package
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
KR100814433B1 (ko) * 2006-11-22 2008-03-18 삼성전자주식회사 리드 프레임 유닛, 이를 갖는 반도체 패키지 및 이의 제조방법, 이를 포함하는 반도체 스택 패키지 및 이의 제조방법
US7642638B2 (en) * 2006-12-22 2010-01-05 United Test And Assembly Center Ltd. Inverted lead frame in substrate
JP2008300672A (ja) 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
JP5147295B2 (ja) 2007-05-31 2013-02-20 オンセミコンダクター・トレーディング・リミテッド 半導体装置
KR101418397B1 (ko) * 2007-11-05 2014-07-11 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
KR101561934B1 (ko) * 2007-11-16 2015-10-21 페어차일드코리아반도체 주식회사 반도체 패키지 및 그의 제조방법
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
US8722466B2 (en) * 2010-03-12 2014-05-13 Alpha & Omega Semiconductor, Inc. Semiconductor packaging and fabrication method using connecting plate for internal connection

Also Published As

Publication number Publication date
CN102473700B (zh) 2015-05-20
US20120112332A1 (en) 2012-05-10
EP2581937A4 (en) 2014-10-01
JP5478638B2 (ja) 2014-04-23
CN102473700A (zh) 2012-05-23
US8471373B2 (en) 2013-06-25
EP2581937A1 (en) 2013-04-17
EP2581937B1 (en) 2017-09-06
WO2011155165A1 (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
JP5478638B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5683600B2 (ja) 半導体装置およびその製造方法
JP5339800B2 (ja) 半導体装置の製造方法
CN1790697B (zh) 强大的功率半导体封装
JP2005191240A (ja) 半導体装置及びその製造方法
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
JPWO2012011210A1 (ja) 半導体装置及びその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
KR102199360B1 (ko) 반도체 패키지
WO2022054550A1 (ja) 半導体装置
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
US20100123243A1 (en) Flip-chip chip-scale package structure
JP5271778B2 (ja) 半導体装置の製造方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP5553766B2 (ja) 半導体装置とその製造方法
JP2006222471A (ja) 樹脂封止型半導体装置
CN110892526B (zh) 半导体装置的制造方法
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP4277168B2 (ja) 樹脂封止型半導体装置及びその製法
JP2013187268A (ja) 半導体モジュール
JP5512845B2 (ja) 半導体装置
JP4283137B2 (ja) 半導体装置
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP2009259961A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5478638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees