JPWO2011001737A1 - 電気部品の製造方法及び電気部品 - Google Patents

電気部品の製造方法及び電気部品 Download PDF

Info

Publication number
JPWO2011001737A1
JPWO2011001737A1 JP2011520822A JP2011520822A JPWO2011001737A1 JP WO2011001737 A1 JPWO2011001737 A1 JP WO2011001737A1 JP 2011520822 A JP2011520822 A JP 2011520822A JP 2011520822 A JP2011520822 A JP 2011520822A JP WO2011001737 A1 JPWO2011001737 A1 JP WO2011001737A1
Authority
JP
Japan
Prior art keywords
layer
tin
palladium
electrical component
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011520822A
Other languages
English (en)
Other versions
JP5679216B2 (ja
Inventor
政男 高見沢
政男 高見沢
俊秀 仲
俊秀 仲
仁志 剣持
仁志 剣持
宜幸 西村
宜幸 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OM SANGYO CO Ltd
Original Assignee
OM SANGYO CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OM SANGYO CO Ltd filed Critical OM SANGYO CO Ltd
Priority to JP2011520822A priority Critical patent/JP5679216B2/ja
Publication of JPWO2011001737A1 publication Critical patent/JPWO2011001737A1/ja
Application granted granted Critical
Publication of JP5679216B2 publication Critical patent/JP5679216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/30Electroplating: Baths therefor from solutions of tin
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/50Electroplating: Baths therefor from solutions of platinum group metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/60Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/03Contact members characterised by the material, e.g. plating, or coating materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

基材上にパラジウム又はパラジウム合金からなる中間メッキ層を形成する工程と、前記中間メッキ層上にスズ又はパラジウム以外の金属を含有するスズ合金からなる表面メッキ層を形成する工程とを有する製造方法により、電気部品を製造する。これにより、主としてスズからなる表面層を有する電気部品において、応力がかかった状態でも長期にわたってウィスカの発生を抑制することができる電気部品を提供することができる。

Description

本発明は、基材の表面にスズ又はスズ合金からなるメッキ層を有する電気部品、及びその製造方法に関する。特には、端子、コネクタ、フリップチップ実装がなされるフレキシブル基板などの電気部品であって、上記メッキ層からのウィスカの発生を抑制することができる電気部品及びその製造方法に関する。
端子、コネクタ、半導体集積回路のリードフレームなどの電気部品には、酸化防止、接触抵抗の低減、及びはんだ濡れ性の向上を目的として、その表面にスズを主成分とする合金のメッキ処理がなされていた。このようなメッキ用の合金としては、従来、スズ−鉛合金メッキが好適に用いられてきた。しかしながら、電気・電子部品の鉛フリー化の要求から、スズ単独又はスズ−銀、スズ−ビスマス、スズ−銅などの、鉛を含まないスズ合金によるメッキ処理が検討されている。ところが、このような鉛を含まないスズ又はスズ合金はメッキ皮膜からウィスカを発生しやすく、成長したウィスカによって回路の短絡が引き起こされるという問題があった。
このようなウィスカの発生を抑制するために、スズ合金からなるメッキ皮膜を形成した後に、リフローを行う方法が知られている(例えば、特許文献1及び2参照)。しかしながら、従来の熱処理方法では、表面のスズメッキ皮膜とその下地層との間に形成される拡散層が広くなりすぎ、得られる電気部品の品質のばらつきが大きくなることがあった。また、熱処理によりスズメッキ皮膜のはんだ濡れ性が低下することがあった。
このようなウィスカの発生を抑制する目的で、被メッキ物上にビスマス、銀、ニッケルなどの下地用の金属薄膜を形成した後、この下地用の金属薄膜上にスズ又はスズ合金のメッキ皮膜を形成する方法がある(例えば、特許文献3参照)。また、銅又は銅合金の微細パターンをソルダレジストで被覆した形態のフィルムキャリア等において、上記微細パターン上のスズメッキのウィスカ発生を防止する方法として、ビスマス、銀、ニッケルなどからなる単一金属の下地皮膜を形成し、加熱処理を行った後に、スズ皮膜を形成する方法も開示されている(例えば、特許文献4参照)。しかしながら、上記のような金属を下地皮膜として用いた場合、外部応力がかかった状態においてウィスカ発生を長期に抑制することが困難であり、また熱処理によって特性が大きく変化するという問題があった。
また、ウィスカの成長を抑制する目的で、スズ又はスズ合金皮膜において、スズ又はスズ合金の結晶の粒界にスズと他の金属との金属間化合物を形成する方法がある(例えば、特許文献5参照)。更に、公知のエッチング剤に銅よりも電位が貴である金属イオンを含有させた前処理液に被メッキ素材を浸漬させ、その後スズ又はスズ合金のメッキを施す方法もある(例えば、特許文献6参照)。しかし、これらの従来技術のような方法を用いた場合、スズ又はスズ合金の結晶粒界に他の金属が点在したり、被メッキ素材のエッチングを行ったりすることで、得られる電気部品の品質にばらつきが生じることが懸念される。また、電気部品に外部応力がかかった状態でのウィスカ発生を充分に抑制することが困難であった。
特開2002−69688号公報 特開2003−193289号公報 特開2003−129278号公報 特開2003−332391号公報 国際公開第WO2006/134665号 特開2006−213938号公報
本発明は上記課題を解決するためになされたものであり、主としてスズからなる表面層を有する電気部品において、応力がかかった状態でも長期にわたってウィスカの発生を抑制することができる電気部品を提供することを目的とする。
本発明者らは、上記課題を解決すべく検討した結果、基材の表面にスズ又はスズ合金からなる表面層を有する電気部品において、該表面層の下層に、主としてパラジウムからなる中間層を形成することにより、応力がかかった状態でも長期にわたってウィスカの発生を抑制することができることを見出し、本発明を完成させた。
即ち、本発明は、基材上にパラジウム又はパラジウム合金からなる中間メッキ層を形成する工程と、前記中間メッキ層上にスズ又はパラジウム以外の金属を含有するスズ合金からなる表面メッキ層を形成する工程とを有する、電気部品の製造方法である。このとき、前記中間メッキ層の厚さが0.02〜2μmであることが好ましい。また、前記中間メッキ層を電解メッキ法により形成することが好ましい。更に、前記基材が銅を含む材料からなることも好ましい。
また、本発明の製造方法が、前記表面メッキ層を形成した後に、加熱処理を行う工程を更に有することが好ましい。このとき、前記加熱処理はリフロー処理であることが好ましく、アニール処理であることも好ましい。また、前記中間メッキ層の形成に先立って、基材上にニッケル又は銅を主成分とする下地メッキ層を形成する工程を更に有することが好ましい。
また、本発明は、基材と、該基材上に形成されたパラジウム又はパラジウム合金からなる中間層と、該中間層上に形成されたスズ又はパラジウム以外の金属を含有するスズ合金からなる表面層とを有する、電気部品である。本発明の電気部品において、前記中間層の厚さが0.02〜2μmであることが好ましい。上記本発明の電気部品は、更に、ニッケル又は銅を主成分とする下地層を前記中間層の下層に有することも好ましい。
また、本発明は、基材と、該基材上に形成された表面層とを有し、前記表面層は、スズ又はパラジウム以外の金属を含有するスズ合金からなる相と、スズとパラジウムを含有する合金相とを有する、電気部品である。上記本発明の電気部品は、更に、パラジウム又はパラジウム合金からなる中間層を前記表面層の下層に有することが好ましい。また、前記中間層の厚さが0.02〜2μmであることも好ましい。上記本発明の電気部品は、更に、ニッケル又は銅を主成分とする下地層を前記表面層の下層に有することが好ましい。
また、本発明の電気部品において、前記基材が銅を含む材料からなることが好ましい。更に、前記表面層の前記基材表面に直交する断面の、電子後方散乱回折像法(EBSD法)により測定されるスズの結晶方位分布において、粒子間の結晶方位差が15°以内の領域が10μm以上連続して存在することが好ましい。
本発明によれば、主としてスズからなる表面層を有する電気部品において、応力がかかった状態でも長期にわたってウィスカの発生を抑制することができる電気部品を提供することができる。
本発明の電気部品の第1の態様を示す部分断面図である。 本発明の電気部品の第2の態様を示す部分断面図である。 実施例1で得られたテープ断面のSIM観察像である。 実施例2で得られたテープ断面のSIM観察像である。 実施例3で得られたテープ断面のSIM観察像(a)及びX線回折チャート(b)である。 実施例15で得られたテープの結晶方位マップである。 実施例16で得られたテープの結晶方位マップである。
まず、本発明の電気部品の製造方法を、図面を用いて説明する。図1は、本発明の製造方法により得られる電気部品の一態様の部分断面図である。図1に示す電気部品10は、基材11と、該基材上に形成された下地層12と、中間層13と、表面層14とを有する。本発明の電気部品の製造方法は、基材上にパラジウム又はパラジウム合金からなる中間メッキ層を形成する工程と、この中間メッキ層上にスズ又はパラジウム以外の金属を含有するスズ合金からなる表面メッキ層を形成する工程とを有する。
基材は、目的とする製品に応じた任意の材料を用いることができる。電気部品に用いられる基材としては、導電性金属材料が一般的である。端子、コネクタ、IC用リードフレームなどの電気部品の場合、基材として銅又は銅を主成分とする合金が好適に利用される。また、フレキシブルプリント基板のように、ガラスエポキシやポリイミドなどからなる薄膜状のベースフィルム上に形成された、銅又は銅を主成分とする合金などからなる導体箔を、基材として用いてもよい。なお、ここで、「主成分とする」とはその成分を50重量%以上含有するという意味である。
まず、基材上にパラジウム又はパラジウム合金からなる中間メッキ層を形成するが、この中間メッキ層の形成に先立ち、必要に応じて基材上に下地メッキ層を形成してもよい。下地メッキ層の材料は電気部品の使用目的等に応じて適宜選択されるが、銅、ニッケル、銀からなる少なくとも1種の金属又はそれらの金属を主成分とする合金が好ましい。ここで、「主成分とする」とは50重量%以上含有するという意味である。下地メッキ層は、単層のものであってもよいし、2層以上が積層されてなるものであってもよい。
下地メッキ層の形成時における厚さ(メッキ厚)は、他のメッキ層の厚さや電気部品に求める電気的特性等によって適宜決定され、特に限定されない。下地層に求められる機能を発揮しつつ材料コストを抑えるためには、下地メッキ層の厚さは0.5〜3μmの範囲とすることが好ましい。
中間メッキ層は、パラジウム単体からなるものであってもパラジウム合金からなるものであってもよいが、後述する表面メッキ層において、スズとパラジウムが合金を形成してスズ相中に均一に分散するためには、パラジウム単体からなるものであることが好ましい。中間メッキ層に用いられるパラジウム合金は、パラジウムを主成分として他の金属成分を1種又は2種以上含む合金を示す。パラジウム合金中のパラジウム含有量は通常50重量%以上であり、好ましくは60重量%以上、より好ましくは70重量%以上である。
中間メッキ層のメッキ厚は、表面層の厚さや熱処理条件、電気部品に求める電気的特性等によって適宜決定されるが、0.02〜2μmの範囲とすることが好ましい。中間メッキ層のメッキ厚を上記範囲とすることにより、ウィスカ発生を十分抑制できる程度に、パラジウムを表面メッキ層中に分散させることができる。中間メッキ層のメッキ厚が上記範囲より薄すぎると表面メッキ層においてスズと合金を形成すべきパラジウムの量が少なすぎて、十分なウィスカ発生の抑制効果が得られない場合がある。このような観点から、中間メッキ層のメッキ厚は、0.03μm以上であることがより好ましく、0.04μm以上であることが更に好ましい。一方、中間メッキ層のメッキ厚を上記範囲より厚くしてもウィスカ発生の抑制効果の更なる向上は期待できず、中間メッキ層形成の際のパラジウム使用量が多くなるためコスト面で好ましくない。このような観点から、中間メッキ層のメッキ厚は1μm以下であることがより好ましく、0.5μm以下であることが更に好ましい。
上記中間メッキ層上に、スズ、又はパラジウム以外の金属を含有するスズ合金からなる表面メッキ層を形成する。表面メッキ層に用いられるスズ合金は、スズを主成分として他の金属成分を1種又は2種以上含む合金を示す。好適には、スズ−銀、スズ−ビスマス、スズ−銅などの系が用いられるが、これらに限定されるものではない。スズ合金中のスズ含有量は通常50重量%以上であり、好ましくは60重量%以上、より好ましくは70重量%以上である。なお、ここで、「パラジウム以外の金属を含有する」とは、該合金の組成として実質的にパラジウムを含有しないことを示すが、パラジウムを不純物として微量に含むものであってもよい。また、近年、人体及び自然環境への悪影響の懸念から、電気・電子機器への鉛の使用が規制されており、本発明は鉛を含まないスズメッキ皮膜におけるウィスカ発生を抑制することを目的としているため、上記スズ合金は鉛を実質的に含まないことが好ましい。
表面メッキ層の厚さは、電気部品の大きさ、使用目的、求められる性能等によって適宜選択されるが、好ましくは0.2〜15.0μmである。表面メッキ層の厚さが薄すぎると、後述するようなスズ−パラジウム合金相を含む表面層の形成が困難になる場合があったり、加熱処理によって形成される拡散層が表面層の表面まで達してしまい、所望の電気的性質を得られない場合があったりするため、好ましくない。表面メッキ層の厚さはより好ましくは0.5μm以上であり、更に好ましくは1.0μm以上である。一方、表面メッキ層の厚みが厚すぎると、表面層におけるスズ−パラジウム合金相の割合が小さくなるため、ウィスカ発生抑制効果が得られにくくなる。また、得られる電気部品の小型化に対応できなくなることもあり、好ましくない。表面メッキ層の厚さはより好ましくは10.0μm以下であり、更に好ましくは5.0μm以下である。
下地メッキ層、中間メッキ層及び表面メッキ層を形成する際のメッキ方法は特に限定されず、電解メッキ法や無電解メッキ法など公知の方法を用いることができる。また、各メッキ層形成の前後において、脱脂、洗浄、エッチング、乾燥などの操作を適宜行ってもよい。
本発明の電気部品の製造方法では、表面メッキ層の形成後、加熱処理を行うことが好ましい。加熱処理方法としては、表面メッキ層が形成された基材をリフロー炉などの加熱炉内に導入してスズを溶融させるリフロー処理及びスズの融点未満の温度で加熱するアニール処理、並びに表面メッキ層表面にレーザー光線を照射するレーザーリフローなどが挙げられる。コネクタやICチップのリードフレーム等の製造など、はんだ付け工程を伴う場合には、該工程内においてリフロー処理を同時に行うことができる。なお、本発明における「リフロー処理」は、はんだ付工程を伴わずに加熱炉内で表面メッキ層のスズを溶融させるものも含む。また、フレキシブル配線基板の製造の場合、導体箔に屈曲性を持たせるために行うアニール処理によって、表面メッキ層のアニール処理を同時に行ってもよい。
上記加熱処理を行うことにより、中間メッキ層のパラジウム元素の表面メッキ層中への拡散が促進されるため、スズ−パラジウム合金相を含む表面層を効率的に形成することができる。また、詳細は後述するが、加熱処理を行うことにより、表面層におけるスズ粒子の結晶方位をある程度揃えることができる。これにより、表面層の結晶粒子内及び結晶粒界におけるエネルギー勾配を緩和することができるため、ウィスカ発生の抑制効果がより一層期待できる。
なお、加熱処理条件は、加熱処理の方法、得られる電気部品の種類や形状、各メッキ層の厚さ等により適宜選択される。例えば、リフロー処理の場合には、スズ又は上記スズ合金の融点以上の温度で加熱することが好ましい。このときの加熱温度の上限は、通常400℃程度である。また、リフロー処理を行う際の加熱時間は、0.3〜120秒であることが好ましい。リフロー温度が低すぎたり、加熱時間が短すぎたりすると、パラジウム元素が表面メッキ層中に十分に拡散することができず、本発明における表面層又は中間層が得られにくい。また、リフロー温度が高すぎたり、加熱時間が長すぎたりすると、下地メッキ層や基材を構成する金属が表面層の表面にまで拡散し、得られる電気部品の電気的性質に悪影響を及ぼすことがある。また、エネルギーコストの面からも好ましくない。
また、アニール処理を用いる場合には、スズ又は上記スズ合金の融点未満で加熱することが好ましい。このときの加熱温度の下限は、通常80℃程度である。また、アニール処理を行う際の加熱時間は、30秒〜180分であることが好ましい。アニール温度が低すぎたり、加熱時間が短すぎたりすると、パラジウム元素が表面メッキ層中に十分に拡散することができず、本発明における表面層又は中間層が得られにくい。また、リフロー温度が高すぎたり、加熱時間が長すぎたりすると、得られる電気部品の電気的性質に悪影響を及ぼすことがある。また、エネルギーコストの面からも好ましくない。
このように、中間メッキ層上に表面メッキ層を形成し、必要に応じて加熱処理を行うことにより、本発明における表面層が得られる。以下、上記製造方法により得られる本発明の電気部品について説明する。
本発明の電気部品の第1の態様を図1に示す。本発明の電気部品10は、基材11と、この基材上に形成されたパラジウム又はパラジウム合金からなる中間層13と、この中間層13上に形成されたスズ又はスズとパラジウム以外の金属を含有するスズ合金からなる表面層14をこの順に積層して有している。また、本発明の電気部品10は、中間層13の下層に上述の下地メッキ層からなる下地層12を有していてもよい。
中間層13は、層の形成直後はパラジウム又はパラジウム合金からなる中間メッキ層に等しい。しかしながら、時間の経過や加熱処理によって、中間メッキ層のパラジウム原子と表面メッキ層のスズ原子が相互拡散することにより、上記中間層13がスズ−パラジウム合金からなる拡散層となる場合もある。ここで、拡散層は、スズとパラジウムの金属間化合物からなる層でもよく、スズとパラジウムの固溶体からなる層でもよく、またこれらの両方を含む層であってもよい。また、拡散層は、表面メッキ層に含有されるスズ以外の金属元素、基材を構成する金属元素、下地メッキ層を構成する金属元素、及び中間メッキ層を構成するパラジウム以外の金属元素から選ばれる1種以上の金属元素を、更に含んでいてもよい。また、製造時に形成される中間メッキ層の厚さ、加熱処理条件、又は電気部品が製造されてからの経過時間によっては、電気部品中の中間層13は、パラジウム又はパラジウム合金からなる層と拡散層の両方を有する層であってもよい。
主としてスズからなる表面メッキ層を有する本発明の電気部品においては、基材11と表面メッキ層14との間にこのような中間層13を有することにより、基材11又は下地層12を構成する金属が表面メッキ層に拡散してスズと合金を形成することを抑制することができると考えられる。例えば、基材又は下地層に銅を含む場合、スズ結晶の粒界に銅が拡散して合金(CuSn)を生成するが、この合金がスズ粒子の結晶粒界に応力を発生させることが知られている。ところが、本発明においては、中間層13中に主としてスズ及びパラジウムからなる拡散層が存在することによりCuSnの生成が抑制されると考えられるため、基材11又は下地層12に銅を含む場合においてもウィスカ発生を抑制することができる。このような理由からも、中間層13は拡散層を有するものであることが好ましい。
電気部品の製造方法において、中間メッキ層及び表面メッキ層を形成した後、リフロー処理やアニール処理などの加熱処理を行うことにより、上記拡散層を有する中間層13を得ることができる。このときの加熱処理の条件は、製造される電子部品の種類、並びに中間メッキ層及び表面メッキ層の材料や厚さによって適宜選択することができ、特に限定されない。例えば厚さ0.05μmのパラジウム中間メッキ層上に厚さ3μmのスズ表面メッキ層を形成してなるコネクタ用コンタクトの場合、80℃以上232℃未満で30秒〜180分アニール処理することにより、上記拡散層を有する中間層13を得ることができる。また、表面メッキ層の形成後、加熱処理を行わない場合においても、中間メッキ層中のパラジウム原子と表面メッキ層中のスズ原子が相互拡散することにより、経時的に拡散層が形成されることもある。
また、ウィスカ発生の抑制効果をより発揮させるためには、本発明の電気部品10中における中間層13の厚さは、0.02μm以上であることが好ましく、0.03μm以上であることがより好ましく、0.04μm以上であることが更に好ましい。また、パラジウム使用におけるコストの観点から、中間層13の厚さは2μm以下であることが好ましく、1μm以下であることがより好ましく、0.5μm以下であることが更に好ましい。
このような中間層13上に形成された表面層14は上述の表面メッキ層からなるものである。上述したように、本発明の電気部品10は、パラジウムを含む中間層13を表面層14と基材11又は下地層12との間に有することにより、基材11又は下地層12を構成する金属が表面層14内に拡散することを防止することができる。特に、基材11又は下地層12が銅を含む場合、中間層13が上記拡散層を有することにより、表面層14において、スズ皮膜におけるウィスカ発生の大きな要因であるCuSnの生成を抑制することができる。このため、表面層14からのウィスカ発生を抑制することができる。
図2は、上記製造方法により得られる本発明の電気部品の第2の態様の部分断面図である。図2に示す本発明の電気部品20は、基材11と、この基材上に形成された表面層24を有している。本実施形態において、上記表面層24は、スズ又はパラジウム以外の金属を含有するスズ合金からなる相25(以下、「スズ相」と表記することもある)と、スズとパラジウムを含有する合金相26(以下、「スズ−パラジウム合金相」と表記することもある)とを有する。また、本発明の電気部品20は、表面メッキ層24の下層に、中間層13及び/又は下地層12を有していてもよい。
表面層24におけるスズ相25は、本発明の製造方法において用いられる表面メッキ層と同様の材料からなるものである。また、スズ−パラジウム合金相26は、主としてスズとパラジウムの2元合金からなる相を示す。本発明におけるスズ−パラジウム合金相26は、該2元合金のみからなる相であってもよいし、1種又は2種以上の他の元素を更に含む3元以上の合金であってもよい。このとき、スズ−パラジウム合金相26に含有される他の金属元素は特に限定されないが、通常は、表面メッキ層に含有されるスズ以外の金属元素、基材を構成する金属元素、下地層12を構成する金属元素、及び中間層13を構成するパラジウム以外の金属元素から選ばれる。
本発明者らの検討によると、スズ−パラジウム合金相26を構成するスズとパラジウムの2元合金は、斜方晶系のPdSnの結晶構造を有していると推測される。表面層24中にこのようなスズ−パラジウム合金相26が形成されることで、基材11又は下地層12と表面層24との界面に起きる応力、表面層24中のスズ粒子の結晶内及び結晶粒界におけるエネルギー勾配、並びに表面層24の表面応力を緩和させることができるため、ウィスカ発生を抑制することができると考えられる。
また、このようなスズ−パラジウム合金相26が表面層24中に存在することで、上記第1態様における拡散層と同様に、基材11又は下地層12を構成する金属とスズが合金を形成することを抑制する効果が得られると考えられる。特に、基材11又は下地層12が銅を含む場合に、ウィスカ発生の抑制効果をより顕著に発揮することができる。
本発明における表面層24は、スズ相25中にスズ−パラジウム合金相26が分散してなるものであることが好ましい。すなわち、表面層24が、スズ相25を海とし、スズ−パラジウム合金相26を島とする海島構造を有していることが好ましい。スズ−パラジウム合金相26がスズ相25中に分散して存在することにより、スズの結晶粒界におけるエネルギー勾配をより緩和させることができるため、ウィスカの発生をより効果的に抑制できると考えられる。このような本発明特有の効果は、中間層の金属としてパラジウム又はパラジウム合金を採用することにより得られるものである。例えば、銀を中間層に用いた場合、銀はスズメッキ層内で拡散し、スズの結晶粒界にのみ点在すると考えられている。このため、スズの結晶粒界におけるエネルギー勾配を充分に緩和させることができず、長期の使用においてウィスカが発生することがあった。また、電気部品の性能にばらつきが生じることもあった。
なお、本実施形態における表面層24を得るためには、上記製造方法の説明において述べたように、中間メッキ層及び表面メッキ層をこの順に形成し、その後加熱処理を行う。この時の加熱処理の条件(方法、温度及び時間)を適宜選択することにより、中間メッキ層中のパラジウム元素が表面メッキ層中に拡散してスズと合金を形成する。この合金がスズとパラジウムを含有する合金相26として、スズ又はパラジウム以外の金属を含有するスズ合金からなる相25中に分散することにより、本態様における表面層24を形成することができる。
上記海島構造を有する表面層24を得るための加熱処理の条件は、製造される電子部品の種類、並びに中間メッキ層及び表面メッキ層の材料や厚さによって適宜選択することができ、特に限定されないが、例えば厚さ0.05μmのパラジウム中間メッキ層上に厚さ3μmのスズ表面メッキ層を形成してなるコネクタ用コンタクトの場合、232℃以上400℃以下で1〜120秒リフロー処理することにより、図2に示すような海島構造を有する表面層24を得ることができる。
また、本第2態様の電気部品20は、中間層13を有していてもよい。本発明の製造方法において基材上に形成される中間メッキ層は、パラジウム原子が表面メッキ層に拡散するため、加熱処理や時間の経過に伴い通常は消失するが、中間メッキ層のメッキ厚が大きい場合などには残留していてもよい。また、表面メッキ層形成後の加熱処理条件や製造後の経過時間によっては、この中間層13が上述したような拡散層として存在する場合もある。本発明の電気部品が中間層13を有する場合、その厚さは通常2μm以下である。
また、本発明において、表面層14及び24の基材11表面に直交する断面の、電子後方散乱回折像法(EBSD法)により測定されるスズの結晶分布において、粒子間の結晶方位差が15°以内の領域が10μm以上連続して存在することが好ましい。本発明において、「粒子間の結晶方位差が15°以内の領域が10μm以上連続して存在する」とは、EBSD法によって得られた表面層の断面のスズ粒子の結晶方位マップ(IPF)中の任意の1点と、この点を始点として長さ10μmの線分を形成する他の1点をそれぞれ選択し、これら2点を結ぶ線分上の各点の結晶方位を求めた時に、それらの差の最大値が15°以内となるような2点が少なくとも1組存在することを示す。上記領域は、20μm以上連続して存在することがより好ましく、50μm以上連続して存在することが更に好ましい。表面メッキ層がこのような特定の結晶配向を有する場合、従来のメッキにより形成されたスズ皮膜と比較して、スズの結晶粒界におけるエネルギー勾配及び皮膜(表面層)の表面応力を緩和させることができると考えられる。即ち、本発明における表面層が上記のような結晶配向を有することによって、より一層のウィスカ発生の抑制効果を期待することができる。
なお、上記したようなスズの結晶方位差が15°以内の領域が10μm以上連続して存在する表面層は、上記パラジウム又はパラジウム合金からなる中間メッキ層及び表面メッキ層をそれぞれ形成した後に、リフロー処理やアニール処理などの加熱処理を行うことにより形成することができる。このように、メッキ後に加熱処理を行うことにより、特定の結晶配向を有する表面層が得られることは、本発明者らによって初めて見いだされたものである。ここでは、パラジウム又はパラジウム合金からなる中間メッキ層上にスズ又はスズ合金からなる表面メッキ層を形成して得られる表面層について言及しているが、これに限らず、表面層がそのような特定の結晶配向を有しさえすれば、同様の現象が起こりうると考えられる。
スズメッキ皮膜のウィスカ発生を抑制する目的で、リフロー等の加熱処理を行うことは従来一般的に用いられているが、加熱処理により電気部品の特性が変化したり、スズメッキ皮膜のはんだ濡れ性が低下したりする問題があった。しかしながら、中間メッキ層にパラジウム又はパラジウム合金を用いることにより、スズ相中にスズ−パラジウム合金相が分散されてなる表面層が形成される本発明の電気部品は、加熱処理によってもその特性の変化が極めて小さく、またはんだ濡れ性も良好に保つことができる。
また、本発明における表面層は、外部圧力がかけられた状態においても、長期にわたってウィスカの発生を抑制することができるため、端子、コネクタ、IC用リードフレームなど、他の部品に圧入されたり製造工程において変形が加えられたりする電気部品にも好適に用いることができる。
以下、実施例を用いて本発明を更に具体的に説明する。
〈実施例1〉
基材として、コネクタ用コンタクトとなるべき部分が接続部分を介して多数連結されてなるリン青銅製のテープを用いた。このリン青銅製テープの脱脂及び酸洗浄を行った後に、銅ストライクメッキ(メッキ厚0.1μm)を施し、この上にニッケルメッキ(メッキ厚2.0μm)を施して合計厚さ約2μmの下地メッキ層を得、該下地メッキ層上にパラジウムメッキを施して厚さ0.05μmの中間メッキ層を得た。得られた中間メッキ層上に厚さ3μmのスズメッキを施すことにより、厚さ約3μmの表面メッキ層を得た。なお、これらの各メッキ工程はフープメッキにより行い、パラジウムメッキ液としてエヌ・イー ケムキャット(株)製のPD−LF−800を、スズメッキ液としてユケン工業(株)製のSBS−Mを用いた。このようにして、本発明の電気部品としてのコネクタ用コンタクトを多数連結された状態で有するテープ1を得た。即ち、テープ1は、基材上にニッケル下地層、パラジウム中間層及びスズ表面層をこの順に積層して有している。
テープ1を、25℃、相対湿度50%RH±25%RHの環境下で2000時間放置した後に、下記の要領で断面観察を行った。テープ1上に銅メッキにより保護層を形成した後、この上に更にタングステンのデポジション膜を形成した。FIB(集積イオンビーム)により、このテープ表面の一部を加工することにより、テープの断面を得た。SIM(走査イオン顕微鏡)により、得られた断面に対して斜め上方から観察を行った。観察部位の断面の顕微鏡写真を図3に示す。図3において、31はニッケル下地層を、32はスズ表面層を、それぞれ示す。なお、中間層は厚さが0.05μmと薄いため、図3中では確認できないが、ニッケル下地層31とスズ表面層32の間に存在していると考えられる。
〈実施例2〉
実施例1において得られたテープ1を簡易リフロー炉に導入し、ピーク温度225℃で2分間アニール処理することにより、テープ2を得た。得られたテープ2について、実施例1と同様の方法により断面観察を行った。観察部位の断面の顕微鏡写真を図4に示す。図4において、41はニッケル下地層を、42は中間層としての拡散層を、43はスズ表面層を、それぞれ示す。
〈実施例3〉
実施例1において得られたテープ1を簡易リフロー炉に導入し、ピーク温度310℃で2秒間リフロー処理することにより、テープ3を得た。得られたテープ3について、実施例1と同様の方法により断面観察を行った。観察部位の断面の顕微鏡写真を図5(a)に示す。図5(a)において、51はニッケル下地層を、52は中間層としてのスズ−パラジウム拡散層を、53は表面層を、それぞれ示す。また、表面層53中において、54はスズ相であり、55はスズ−パラジウム合金相である。更に、テープ3の表面をX線回折装置に観察した。得られたX線回折パターンを図5(b)に示す。これより、PdSnに相当するピークの存在が確認された。
実施例2より、各メッキ層の形成後にアニール処理を行うことで、表面層43と下地層41との間に拡散層42が形成されることが確認された。また、実施例2ではスズ表面層43の下層に拡散層42が形成されているのに対し、加熱処理条件を変えた実施例3においては、拡散層52が形成されるとともに、スズ相54を海とし、スズ−パラジウム相55を島とする海島構造を有する表面層53が形成されていることが確認された。
〈実施例4〉
基材として、コネクタ用コンタクトとなるべき部分が接続部分を介して多数連結されてなるリン青銅製のテープを用いた。このリン青銅製テープの脱脂及び酸洗浄を行った後に、銅ストライクメッキ(メッキ厚0.1μm)を施し、この上に銅メッキ(メッキ厚1.5μm)を施して合計厚さ約1.5μmの下地層を得、この下地層上にパラジウムメッキを施して厚さ0.01μmの中間層を得た。得られた中間層上にスズメッキを施すことにより、厚さ3μmの表面層を得た。なお、これらの各メッキ工程はフープメッキにより行い、パラジウムメッキ液としてエヌ・イー ケムキャット(株)製のPD−LF−800を、スズメッキ液としてユケン工業(株)製のSBS−Mを用いた。このようにして、本発明の電気部品としてのコネクタを多数連結された状態で有するテープ4を得た。
得られたテープ4について、自然放置試験を以下のように行った。テープ4を25℃、相対湿度50%RH±25%RHの環境下で放置し、250時間、500時間、1000時間、2000時間、4000時間、5000時間の経過毎にテープを電界放射型走査型電子顕微鏡(FE−SEM)により観察してウィスカ発生の有無を観察した。ウィスカが観察された場合にはその長さを測定し、最も長いウィスカの長さを最大ウィスカ長さとした。結果を表1に示す。なお、表1中の最大ウィスカ長さの欄において「0」と記載されているものはウィスカの発生が確認されなかったことを示す。
〈実施例5、6〉
実施例4において、パラジウム中間層の厚さを表1に示すよう変更した以外は、実施例4と同様の方法を用いてテープ5及び6を作製した。得られたテープ5及び6について、実施例4と同様に自然放置試験を行った。結果を表1に示す。
〈実施例7〉
実施例5において得られたテープ5を簡易リフロー炉に導入し、ピーク温度290℃で2秒間リフロー処理してテープ7を得た。得られたテープ7について、実施例4と同様に自然放置試験を行った。結果を表1に示す。
〈実施例8、9〉
実施例5において、下地メッキ層として銅メッキの代わりにニッケルメッキを施す以外は、実施例5と同様の方法を用い、ニッケル下地層を有するテープ8を得た。また、このテープ8を、実施例7と同様の方法により加熱処理してテープ9を得た。得られたテープ8及び9について、実施例4と同様に自然放置試験を行った。結果を表1に示す。
〈比較例1〉
実施例4において、パラジウムメッキを行わなかった以外は実施例4と同様の方法を用い、比較テープ1を得た。得られた比較テープ1について、実施例4と同様に自然放置試験を行った。結果を表1に示す。
Figure 2011001737
表1から分かるように、中間層を有さない比較テープ1は、時間の経過とともにウィスカが長くなっているのに対し、パラジウムからなる中間層を有する本発明のテープ4〜9は、時間の経過によってもウィスカが発生しにくく、また発生したとしてもウィスカの成長が抑えられている。また、パラジウム中間層を厚くすることにより、ウィスカ発生の抑制効果がより発揮されていることが分かる。
〈実施例10〉
実施例5で作製したテープ5を用い、JEITA RC−5241 7.2.1に記載された球圧子法に準拠して荷重試験を行った。テープに対して直径1mmのジルコニア球圧子で300gfの荷重をかけ、その状態で96時間保持した。その後、テープに生じた圧痕周辺をFE−SEMにより観察し、ウィスカ及びノジュール発生の有無を調べた。また、ウィスカが観察された場合には、その長さを測定した。結果を表2に示す。
また、上記テープ5のはんだ濡れ性試験を次の通り行った。EIAJ ET−7401に記載の平衡法による表面実装部品のはんだ付け性試験方法に基づき、以下の条件でゼロクロスタイムを測定した。
[試験条件]
前処理条件:85℃、85%RH、飽和4時間
測定器:タルチンケスター製 SWET 2100e
はんだ:Sn−3Ag−0.5Cu
フラックス :CF-110VH−2A
測定条件:速度=2mm/sec、浸漬深さ=0.2mm、浸漬時間=5sec
温度:245℃、測定レンジ=10mN
〈実施例11、12〉
実施例7で作製したテープ7及び実施例8で作製したテープ8を用い、実施例10と同様の方法により荷重試験を行った。結果を表2に示す。
〈比較例2〉
実施例4において、パラジウムメッキの代わりに銀メッキを施す以外は、実施例4と同様の方法を用い、厚さ0.3μmの銀中間層を有する比較テープ2を得た。このとき、銀メッキ液として無光沢シアン銀メッキ液を用いた。得られた比較テープ2について、実施例10と同様の方法により荷重試験を行った。結果を表2に示す。
〈比較例3〉
比較例2において、銀中間層の厚さを0.15μmとし、スズメッキ後に実施例7と同様の方法により加熱処理したこと以外は比較例2と同様の方法を用いて、比較テープ3を得た。得られた比較テープ3について、実施例10と同様の方法により荷重試験を行った。結果を表2に示す。
〈比較例4〉
比較例2において、下地メッキ層として銅メッキの代わりにニッケルメッキを施す以外は、比較例2と同様の方法を用い、ニッケル下地層及び銀中間層を有する比較テープ4を得た。得られた比較テープ4について、実施例10と同様の方法により荷重試験を行った。結果を表2に示す。
Figure 2011001737
表2より、パラジウム中間層を用いた実施例10〜12では、中間層として銀を用いた比較例2〜4よりもウィスカの発生が抑制されていることがわかる。この効果は、下地層に銅を用いた場合に、より顕著に現われている。これより、パラジウムからなる中間層を有する本発明の電気部品は応力がかかった状態においてもウィスカの発生を抑制することができることが分かる。また、下地層に銅を用いた場合に、このようなウィスカ発生の抑制効果をより発揮できることも分かる。また、実施例10〜12のいずれにおいても、ゼロクロスタイムが1秒以下であったことから、本発明の電気部品は、優れたはんだ濡れ性を有していることが分かる。
〈実施例13〉
実施例8で作製したテープ8からコネクタ用コンタクトを切断し、これをコネクタのハウジングに装着することにより、フレキシブルプリント基板(FPC)用コネクタ1を得た。得られたコネクタ1について、JEITA RC−5241に記載の方法に準拠して、コネクタの嵌合試験を行った。コネクタ1を、金メッキを施したFPCに嵌合させ、この状態で250時間及び500時間保持した後のコネクタからのウィスカ発生の有無を走査型電子顕微鏡(SEM)により観察した。これより、ウィスカが発生したコネクタの数量と、ウィスカ発生率を算出した。結果を表3に示す。
〈比較例5〜7〉
比較例1、2及び4で作製した比較テープ1、2及び4を用いた以外は実施例13と同様の方法を用いて、FPC用比較コネクタ1〜3を得た。得られた比較コネクタ1〜3について、実施例13と同様の方法により嵌合試験を行った。結果を表3に示す。
〈比較例8〉
比較例2において、銀中間層の厚さを0.05μmに変更した以外は比較例2と同様の方法を用いてテープを作製し、コネクタ用コンタクトを得た。これをコネクタのハウジングに装着することにより、FPC用比較コネクタ4を得た。得られた比較コネクタ4について、実施例13と同様の方法により嵌合試験を行った。結果を表3に示す。
Figure 2011001737
〈実施例14〉
基材として、ポリイミドベースのフィルム上に厚さ10μmの硫酸銅箔が積層されてなるFPC用銅張板を用いた。このFPC用銅張板の整面研磨、化学研磨、ソフトエッチング及び酸洗浄を行った後に、パラジウムメッキを施して厚さ0.05μmの中間層を得た。得られた中間層上にスズメッキを施すことにより、厚さが最大で5μmの表面層を得た。なお、これらの各メッキ工程はフープメッキにより行い、パラジウムメッキ液としてエヌ・イー ケムキャット(株)製のPD−LF−800を、スズメッキ液として日本マクダーミッド(株)製のIF−433を用いた。このようにして、本発明の電気部品としてのFPC1を得た。
得られたFPC1について、JEITA RC−5241に記載の方法に準拠して、嵌合試験を行った。FPC1を、金メッキを施したFPC用コネクタに嵌合させ、この状態で250時間保持した後のFPCからのウィスカ発生の有無を実施例13と同様の方法により観察した。これより、ウィスカが発生したFPCサンプルの数量と、ウィスカ発生率を算出した。結果を表4に示す。
〈比較例9〉
実施例14において、パラジウムメッキの代わりに銀メッキを施したこと以外は実施例14と同様の方法を用いて、厚さ0.05μmの銀中間層を有する比較FPC1を得た。得られた比較FPC1について、実施例14と同様の方法により嵌合試験を行った。結果を表4に示す。
〈比較例10〉
比較例9において、中間層としての銀メッキを施さなかったこと以外は比較例9と同様の方法を用いて、中間層を有さない比較FPC2を得た。得られた比較FPC2について、実施例13と同様の方法により嵌合試験を行った。結果を表4に示す。
Figure 2011001737
表3及び表4より、本発明の電気部品は、コネクタの嵌合時などの応力がかかった状態においてもウィスカの発生を抑制することができることが分かる。
〈実施例15〉
実施例8で製造したテープ8の表面メッキ層の断面及び表面におけるスズの結晶方位を、EDAX社製 結晶方位解析装置 TSL OIMシリーズを用いて測定した。テープの断面測定に際しては、ライカ社製ウルトラミクロトーム EM UC6を用いて断面観察サンプルを作製した。テープ8は、基材上に、ニッケル下地メッキ層、パラジウム中間メッキ層(0.05μm)、及びスズ表面メッキ層が形成されたものである。テープ8の断面におけるスズの結晶方位マップ(IPF)を図6(a)に、表面におけるスズのIPFを図6(b)に、それぞれ示す。図6(a)において、61はニッケル下地層を、62はスズ表面層を、それぞれ示している。
〈実施例16〉
実施例9で製造したテープ9の表面層の断面及び表面におけるスズの結晶方位を、EBSD装置を用いて実施例15と同様の方法により測定した。テープ8は、基材上に、ニッケル下地メッキ層、パラジウム中間メッキ層(0.05μm)、及びスズ表面メッキ層をこの順に形成した後、加熱処理を行ったものである。テープ9の断面におけるスズの結晶方位マップ(IPF)を図7(a)に、表面におけるスズのIPFを図7(b)に、それぞれ示す。図7(a)において、71はニッケル下地層を、72はスズ表面層を、それぞれ示している。
図6(a)より、加熱処理を行わないテープ8では、粒径が5μm以下のスズ粒子によって表面層が構成されており、結晶粒界も明確に観察することができる。従って、表面層の断面のIPFにおける粒子間の結晶方位差が15°以内の領域の長さは、最長でもスズ粒子の粒径程度に留まり、10μm以上連続して存在する領域は観察されない。なお、図6(b)の表面におけるIPFから、表面層のどの断面においても、図6(a)と同様の結晶配向を有していると推測することができる。
これに対し、図7(a)に示すように、加熱処理を行ったテープ9の表面層は、明確な結晶粒界は図6に比べて極めて少なく、IPF中の広い範囲にわたって、結晶方位がなだらかに変化している。また、図7(a)の長手方向両端での結晶方位差は11.5°であった。これより、加熱処理を行ったテープ9の表面層の断面において、結晶粒子間の結晶方位差が15°以内の領域が50μm以上連続して存在していることが分かる。なお、図7(b)の表面におけるIPFから、表面層のどの断面においても、図7(a)と同様の結晶配向を有していると推測することができる。このように、加熱処理を行うことにより、粒子間の結晶方位差が15°以内の領域が10μm以上連続して存在する表面層を得ることができる。
10、20 電気部品
11 基材
12、31、41、51、61、71 下地層
13、42、52 中間層
14、24、32、43、53、62、72 表面層
25、54 スズ又はスズとパラジウム以外の金属を含有するスズ合金からなる相
26、55 スズとパラジウムを含有する合金相

Claims (17)

  1. 基材上にパラジウム又はパラジウム合金からなる中間メッキ層を形成する工程と、
    前記中間メッキ層上にスズ又はパラジウム以外の金属を含有するスズ合金からなる表面メッキ層を形成する工程とを有する、電気部品の製造方法。
  2. 前記中間メッキ層の厚さが0.02〜2μmである、請求項1記載の電気部品の製造方法。
  3. 前記中間メッキ層を電解メッキ法により形成する、請求項1又は2記載の電気部品の製造方法。
  4. 前記基材が銅を含む材料からなる、請求項1〜3のいずれか1項記載の電気製品の製造方法。
  5. 前記表面メッキ層を形成した後に、加熱処理を行う工程を更に有する、請求項1〜4のいずれか1項記載の電気部品の製造方法。
  6. 前記加熱処理はリフロー処理である、請求項5記載の電気部品の製造方法。
  7. 前記加熱処理はアニール処理である、請求項5記載の電気部品の製造方法。
  8. 前記中間メッキ層の形成に先立って、基材上にニッケル又は銅を主成分とする下地メッキ層を形成する工程を更に有する、請求項1〜7のいずれか1項記載の電気部品の製造方法。
  9. 基材と、該基材上に形成されたパラジウム又はパラジウム合金からなる中間層と、該中間層上に形成されたスズ又はパラジウム以外の金属を含有するスズ合金からなる表面層とを有する、電気部品。
  10. 前記中間層の厚さが0.02〜2μmである、請求項9記載の電気部品。
  11. 更に、ニッケル又は銅を主成分とする下地層を前記中間層の下層に有する、請求項9又は10記載の電気部品。
  12. 基材と、該基材上に形成された表面層とを有し、
    前記表面層は、スズ又はパラジウム以外の金属を含有するスズ合金からなる相と、スズとパラジウムを含有する合金相とを有する、電気部品。
  13. 更に、パラジウム又はパラジウム合金からなる中間層を前記表面層の下層に有する、請求項12記載の電気部品。
  14. 前記中間層の厚さが0.02〜2μmである、請求項13記載の電気部品。
  15. 更に、ニッケル又は銅を主成分とする下地層を前記表面層の下層に有する、請求項12記載の電気部品。
  16. 前記基材が銅を含む材料からなる、請求項9〜15のいずれか1項記載の電気部品。
  17. 前記表面層の前記基材表面に直交する断面の、電子後方散乱回折像法(EBSD法)により測定されるスズの結晶方位分布において、粒子間の結晶方位差が15°以内の領域が10μm以上連続して存在する、請求項9〜16のいずれか1項記載の電気部品。
JP2011520822A 2009-06-29 2010-04-30 電気部品の製造方法 Active JP5679216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011520822A JP5679216B2 (ja) 2009-06-29 2010-04-30 電気部品の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009154356 2009-06-29
JP2009154356 2009-06-29
PCT/JP2010/057697 WO2011001737A1 (ja) 2009-06-29 2010-04-30 電気部品の製造方法及び電気部品
JP2011520822A JP5679216B2 (ja) 2009-06-29 2010-04-30 電気部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011001737A1 true JPWO2011001737A1 (ja) 2012-12-13
JP5679216B2 JP5679216B2 (ja) 2015-03-04

Family

ID=43410821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011520822A Active JP5679216B2 (ja) 2009-06-29 2010-04-30 電気部品の製造方法

Country Status (4)

Country Link
US (1) US20120107639A1 (ja)
JP (1) JP5679216B2 (ja)
CN (1) CN102575369B (ja)
WO (1) WO2011001737A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217308B1 (ko) * 2011-05-27 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 리드 프레임
JP5086485B1 (ja) * 2011-09-20 2012-11-28 Jx日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
JP5284526B1 (ja) 2011-10-04 2013-09-11 Jx日鉱日石金属株式会社 電子部品用金属材料及びその製造方法
TWI493798B (zh) * 2012-02-03 2015-07-21 Jx Nippon Mining & Metals Corp Push-in terminals and electronic parts for their use
JP5696811B2 (ja) 2012-05-11 2015-04-08 株式会社オートネットワーク技術研究所 コネクタ用めっき端子および端子対
JP5427945B2 (ja) * 2012-06-27 2014-02-26 Jx日鉱日石金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
JP6050664B2 (ja) 2012-06-27 2016-12-21 Jx金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
JP6029435B2 (ja) 2012-06-27 2016-11-24 Jx金属株式会社 電子部品用金属材料及びその製造方法、それを用いたコネクタ端子、コネクタ及び電子部品
US10373730B2 (en) * 2012-07-25 2019-08-06 Jx Nippon Mining & Metals Corporation Metallic material for electronic components and method for producing same, and connector terminals, connectors and electronic components using same
TWI488733B (zh) 2012-10-04 2015-06-21 Jx Nippon Mining & Metals Corp Metal material for electronic parts and manufacturing method thereof
JP6186802B2 (ja) * 2013-03-28 2017-08-30 Tdk株式会社 電子デバイス用の接合構造及び電子デバイス
US8907225B1 (en) * 2013-04-11 2014-12-09 The United States Of America As Represented By The Secretary Of The Navy Structures and methods related to detection, sensing, and/or mitigating undesirable structures or intrusion events on structures
JP6085536B2 (ja) * 2013-08-05 2017-02-22 株式会社Shカッパープロダクツ 銅条、めっき付銅条、リードフレーム及びledモジュール
JP6060875B2 (ja) * 2013-11-11 2017-01-18 株式会社オートネットワーク技術研究所 基板用端子および基板コネクタ
CN103695977A (zh) * 2014-01-08 2014-04-02 苏州道蒙恩电子科技有限公司 一种令镀锡层平整且预防长锡须的电镀方法
CN106165203B (zh) * 2014-04-03 2019-02-15 株式会社自动网络技术研究所 端子对以及具备端子对的连接器对
JP6282205B2 (ja) * 2014-09-12 2018-02-21 株式会社オートネットワーク技術研究所 電気接点材料の製造方法
JP6451385B2 (ja) * 2014-10-30 2019-01-16 株式会社オートネットワーク技術研究所 端子金具及びコネクタ
WO2016067935A1 (ja) 2014-10-30 2016-05-06 株式会社オートネットワーク技術研究所 端子金具及びコネクタ
JP2016211031A (ja) * 2015-05-07 2016-12-15 Dowaメタルテック株式会社 Snめっき材およびその製造方法
US20170100916A1 (en) * 2015-10-12 2017-04-13 Tyco Electronics Corporation Electronic Component and Process of Producing Electronic Component
JP5939345B1 (ja) * 2015-11-06 2016-06-22 株式会社オートネットワーク技術研究所 端子金具およびコネクタ
JP6376168B2 (ja) * 2016-04-13 2018-08-22 住友電気工業株式会社 コネクタ端子用線材およびこれを用いたコネクタ
JP6839952B2 (ja) * 2016-10-05 2021-03-10 Dowaメタルテック株式会社 Snめっき材およびその製造方法
JP6733491B2 (ja) * 2016-10-20 2020-07-29 株式会社オートネットワーク技術研究所 接続端子および接続端子の製造方法
CN109267119B (zh) * 2018-11-05 2020-06-23 深圳和而泰智能控制股份有限公司 磷青铜工件及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103342A (en) * 1981-11-02 1982-06-26 Nec Corp Semiconductor device
US4959278A (en) * 1988-06-16 1990-09-25 Nippon Mining Co., Ltd. Tin whisker-free tin or tin alloy plated article and coating technique thereof
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6083633A (en) * 1997-06-16 2000-07-04 Olin Corporation Multi-layer diffusion barrier for a tin coated electrical connector
US6183886B1 (en) * 1998-04-03 2001-02-06 Olin Corporation Tin coatings incorporating selected elemental additions to reduce discoloration
JP2002076229A (ja) * 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
EP1352993B1 (en) * 2001-01-19 2011-05-11 The Furukawa Electric Co., Ltd. A method for preparation of metal-plated material
JP3513709B2 (ja) * 2001-10-16 2004-03-31 石原薬品株式会社 前処理によるスズホイスカーの防止方法
US7368326B2 (en) * 2004-01-12 2008-05-06 Agere Systems Inc. Methods and apparatus to reduce growth formations on plated conductive leads
JP2005264261A (ja) * 2004-03-19 2005-09-29 Oriental Mekki Kk 電子部品材料
JP4639701B2 (ja) * 2004-09-03 2011-02-23 パナソニック株式会社 錫めっき皮膜を有する金属板及びそれを備えた電子部品並びに錫めっき皮膜の製造方法
KR20060030356A (ko) * 2004-10-05 2006-04-10 삼성테크윈 주식회사 반도체 리이드 프레임과, 이를 포함하는 반도체 패키지와,이를 도금하는 방법
JP2007046150A (ja) * 2005-04-06 2007-02-22 Misuzu:Kk 電子部品用リード線及び該リード線よりなるフラットケーブル
JP4817095B2 (ja) * 2005-10-03 2011-11-16 上村工業株式会社 ウィスカ抑制表面処理方法
JP4934456B2 (ja) * 2006-02-20 2012-05-16 古河電気工業株式会社 めっき材料および前記めっき材料が用いられた電気電子部品
JP4740814B2 (ja) * 2006-09-29 2011-08-03 Jx日鉱日石金属株式会社 耐ウィスカー性に優れた銅合金リフローSnめっき材
EP2175052A1 (en) * 2007-07-06 2010-04-14 DDK Ltd. Process for producing electronic component, and electronic component produced by the process
JP2009120910A (ja) * 2007-11-15 2009-06-04 Autonetworks Technologies Ltd めっき条材の製造方法およびリフロー処理装置

Also Published As

Publication number Publication date
JP5679216B2 (ja) 2015-03-04
CN102575369A (zh) 2012-07-11
US20120107639A1 (en) 2012-05-03
CN102575369B (zh) 2015-08-05
WO2011001737A1 (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5679216B2 (ja) 電気部品の製造方法
JP4956997B2 (ja) フラットケーブル
WO2006006534A1 (ja) フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
JP5578301B1 (ja) 鉛フリーはんだ合金
JP5679094B1 (ja) 鉛フリーはんだ合金
US20070117475A1 (en) Prevention of Sn whisker growth for high reliability electronic devices
WO2007040191A1 (ja) ウィスカ抑制表面処理方法
JP2801793B2 (ja) 錫めっき銅合金材およびその製造方法
JP2007299722A (ja) 配線用導体及びその製造方法並びに端末接続部並びにPbフリーはんだ合金
JP2007031826A (ja) 接続用端子、およびこれを有する半導体搭載用基板
JP2011192652A (ja) 配線用導体及び端末接続部並びにPbフリーはんだ合金
JP2006009039A (ja) ウィスカー成長が抑制されたスズ系めっき皮膜及びその形成方法
JP2006127939A (ja) 電気導体部品及びその製造方法
JP2008166645A (ja) めっき部材およびその製造方法
TWI479052B (zh) Tin plating materials
JP2005314749A (ja) 電子部品及びその表面処理方法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
JPH11350190A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
EP3235588B1 (en) Solder alloy for plating and electronic component
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP6025259B2 (ja) めっき物
JP4324032B2 (ja) 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法
WO2021166641A1 (ja) めっき積層体
JP2011001630A (ja) コネクタ
JP2010007111A (ja) 銅或いは銅合金平角導体及びフレキシブルフラットケーブル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5679216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250