CN102575369A

CN102575369A - 电气元件的制造方法和电气元件

Info

Publication number: CN102575369A
Application number: CN2010800338821A
Authority: CN
Inventors: 高见泽政男; 仲俊秀; 剑持仁志; 西村宜幸
Original assignee: Om Industry Limited-Liability Co
Current assignee: Om Industry Limited-Liability Co; OM SANGYO CO Ltd
Priority date: 2009-06-29
Filing date: 2010-04-30
Publication date: 2012-07-11
Anticipated expiration: 2030-04-30
Also published as: CN102575369B; US20120107639A1; WO2011001737A1; JP5679216B2; JPWO2011001737A1

Abstract

通过包括在基材上形成包含钯或钯合金的中间镀层的工序；和在上述中间镀层上形成包含锡或含有钯以外的金属的锡合金的表面镀层的工序的制造方法制造电气元件。由此能够提供一种电气元件，该电气元件具有主要包含锡的表面层，即使在施加应力的状态下，也能够长期抑制金属须的发生。

Description

电气元件的制造方法和电气元件

技术领域

本发明涉及在基材表面具有含有锡或锡合金的镀层的电气元件及其制造方法。特别涉及一种电气元件及其制造方法，该电气元件为安装有端子、接线柱、倒装片的柔性基板等的电气元件，能够抑制金属须从上述镀层发生。

背景技术

在端子、接线柱、半导体集成电路的引线框等电气元件中，以防止氧化、减少接触电阻和提高焊锡润湿性为目的，在其表面进行以锡为主要成分的合金镀处理。作为这样的镀用合金，以往一直适合使用锡-铅合金镀。但是，从电气-电子元件的无铅化的要求出发，研究了单独通过锡或通过锡-银、锡-铋、锡-铜等不含铅的锡合金的镀处理。但是，这样不含铅的锡或锡合金，有容易从镀膜产生金属须，由生长的金属须引起电路短路的问题。

为了抑制这样的金属须发生，已知有在形成由锡合金构成的镀膜后，进行再流平的方法(例如，参照专利文献1和2)。但是，在以往的热处理方法中，在表面的锡镀膜和其底层之间形成的扩散层过宽，而有得到的电气元件的品质偏差大的情况。还有由热处理导致锡镀膜的焊锡润湿性下降的情况。

以抑制这样的金属须发生为目的，有在被镀物上形成铋、银、镍等底层用的金属薄膜后，在该底层用金属薄膜上形成锡或锡合金的镀膜的方法(例如，参照专利文献3)。另外，在以阻焊剂覆盖铜或铜合金的微细图案的形态的膜形载体等中，作为防止上述微细图案上镀锡金属须发生的方法，也公开了形成由铋、银、镍等构成的单一金属底膜，进行加热处理后，形成锡膜的方法(例如，参照专利文献4)。但是，在将上述那样的金属作为底膜使用时，在施加外部应力的状态下难以长期抑制金属须的发生，还有由热处理而特性发生较大变化的问题。

另外，以抑制金属须生长为目的，有在锡或锡合金膜中，在锡或锡合金结晶的晶界形成锡与其它金属的金属间化合物的方法(例如，参照专利文献5)。还有在公知的蚀刻剂含有比铜电位高的金属离子的前处理液中使被镀材料浸渍，然后实施锡或锡合金镀的方法(例如，参照专利文献6)。但是，在使用这些以往技术的方法时，通过在锡或锡合金晶界中散布其它金属或通过进行被镀材料的蚀刻，得到的电气元件的品质上可能会产生偏差。还难以充分抑制在电气元件上施加外部应力状态下金属须的发生。

现有技术文献

专利文献

专利文献1：日本特开2002-69688号公报

专利文献2：日本特开2003-193289号公报

专利文献3：日本特开2003-129278号公报

专利文献4：日本特开2003-332391号公报

专利文献5：国际公开第WO2006/134665号

专利文献6：日本特开2006-213938号公报

发明内容

发明所要解决的课题

本发明是为了解决上述课题而做出的发明，其目的在于提供一种电气元件，该电气元件具有主要含有锡的表面层，即使在施加应力的状态，也能够长期抑制金属须的发生。

用于解决课题的方法

本发明的发明者们为了解决上述课题进行了研究，结果发现在基材的表面具有包含锡或锡合金的表面层的电气元件中，通过在该表面层的下层形成主要包含钯的中间层，即使在施加应力的状态下也能够长期抑制金属须的发生，从而完成了本发明。

即，本发明是一种电气元件的制造方法，其包括：在基材上形成包含钯或钯合金的中间层的工序；和在上述中间镀层上形成包含锡或含有钯以外的金属的锡合金的表面镀层的工序。此时，上述中间镀层的厚度优选为0.02～2μm。另外，优选由电镀法形成上述中间镀层。还优选上述基材也由含铜材料构成。

另外，本发明的制造方法优选还包括在形成上述表面镀层后，进行加热处理的工序。此时，上述加热处理优选是再流平处理，也优选是退火处理。另外，优选还包括在上述中间镀层形成之前，在基材上形成以镍或铜为主要成分的底镀层的工序。

另外，本发明是一种电气元件，其具有：基材、在该基材上所形成的包含钯或钯合金的中间层和在该中间层上所形成的包含锡或含有钯以外的金属的锡合金的表面层。在本发明的电气元件中，优选上述中间层的厚度为0.02～2μm。上述本发明的电气元件也优选在上述中间层的下层还具有以镍或铜为主要成分的底层。

另外，本发明是一种电气元件，其具有：基材和在该基材上所形成的表面层，上述表面层具有由锡或含有钯合金以外的金属的锡合金构成的相、与含有锡和钯的合金相。上述本发明的电气元件还优选在上述表面层的下层具有包含钯或钯合金的中间层。另外，上述中间层的厚度也优选为0.02～2μm。上述本发明的电气元件还优选在上述表面层的下层具有以镍或铜为主要成分的底层。

另外，在本发明的电气元件中，优选上述基材由含铜材料构成。还优选在由电子背散射衍射图像法(EBSD法)所测得的、上述表面层的与上述基材表面正交的截面的锡的结晶方位分布中，颗粒之间的结晶方位差为15°以内的区域连续存在10μm以上。

发明的效果

根据本发明，能够提供一种电气元件，该电气元件具有主要包含锡的表面层，即使在施加应力的状态，也能够长期抑制金属须的发生。

附图说明

图1是表示本发明电气元件的第1方式的局部剖面图。

图2是表示本发明电气元件的第2方式的局部剖面图。

图3是在实施例1中得到的带截面的SIM观察图像。

图4是在实施例2中得到的带截面的SIM观察图像。

图5是在实施例3中得到的带截面的SIM观察图像(a)和X射线衍射图谱(b)。

图6是在实施例15中得到的带的结晶方位图。

图7是在实施例16中得到的带的结晶方位图。

具体实施方式

首先，使用附图说明本发明的电气元件的制造方法。图1是由本发明的制造方法得到的电气元件的一个方式的局部剖面图。图1中表示的电气元件10具有基材11、在该基材上所形成的底层12、中间层13和表面层14。本发明的电气元件的制造方法包括在基材上形成包含钯或钯合金的中间镀层的工序；和在该中间镀层上形成包含锡或含有钯以外的金属的锡合金的表面镀层的工序。

基材能够根据作为目的的制品使用任意材料。作为可以在电气元件中使用的基材，一般为导电性金属材料。在为端子、接线柱、IC用引线框等的电气元件时，作为基材，适合利用铜或以铜为主要成分的合金。另外，作为基材也可以使用如柔性印刷电路基板那样的、在由环氧玻璃和聚酰亚胺等构成的薄膜状基膜上形成有由以铜或铜作为主要成分的合金等构成的导体箔。另外，其中，“作为主要成分”是指含有50重量％以上的该成分的意思。

首先，在基材上形成由钯或钯合金构成的中间镀层，但在该中间镀层形成前，根据需要，也可以在基材上形成底镀层。底镀层的材料可以根据电气元件的使用目的等适当选择，优选选自铜、镍、银中的至少1种金属或以这些中的金属作为主要成分的合金。其中，“作为主要成分”是指含有50重量％以上的意思。底镀层既可以是单层，也可以是叠层2层以上的层。

在底镀层形成时的厚度(镀厚)根据其它镀层的厚度和电气元件所要求的电特性等适当决定，不受特别限定。为了发挥底层所要求的功能并且抑制材料成本，底镀层的厚度优选设为0.5～3μm的范围。

中间镀层既可以由钯单体构成，也可以由钯合金构成，但为了在后述的表面镀层中，锡和钯形成合金使钯在锡相中均匀地分散，优选为由钯单体构成的中间镀层。在中间镀层中使用的钯合金表示以钯为主要成分、包含1种或2种以上其它金属成分的合金。钯合金中钯含量通常为50重量％以上，优选为60重量％以上，更优选为70重量％以上。

中间镀层的镀厚根据表面层厚度和热处理条件、电气元件所要求的电特性等适当决定，但优选设为0.02～2μm的范围。通过将中间镀层的镀厚设为上述范围，就能够以能够充分抑制金属须发生的程度使钯分散在表面镀层中。中间镀层的镀厚如果比上述范围过薄，则在表面镀层中用于与锡形成合金的钯量过少，就会有得不到充分抑制金属须发生的效果的情况。从这样的观点出发，中间镀层的镀厚更优选为0.03μm以上，更加优选为0.04μm以上。另一方面，即使将中间镀层的镀厚设得比上述范围厚，也不能期待金属须发生的抑制效果进一步提高，而且中间镀层形成时的钯使用量增多，因此，在成本方面并不优选。从这样的观点出发，中间镀层的镀厚更优选为1μm以下，更加优选为0.5μm以下。

在上述中间镀层上形成由锡、或含有钯以外的金属的锡合金构成的表面镀层。在表面镀层中使用的锡合金表示以锡为主要成分、包含1种或2种以上其它金属成分的合金。可以优选使用锡-银、锡-铋、锡-铜等的体系，但不限定于这些。锡合金中锡含量通常为50重量％以上，优选为60重量％以上，更优选为70重量％以上。另外，其中，“含有钯以外的金属”表示作为该合金的组成实质上不含钯，但也可以作为杂质含有微量的钯。另外，近年来从对人体和自然环境带来不良影响的担忧考虑，限制在电气-电子设备中使用铅，因为本发明以抑制在不含铅的镀锡膜中发生金属须为目的，所以上述锡合金优选实质上不含铅。

表面镀层的厚度可以根据电气元件的大小、使用目的、所要求的性能等适当选择，优选为0.2～15.0μm。如果表面镀层的厚度过薄，就有难以形成后述那样的包含锡-钯合金相的表面层的情况，或有由加热处理所形成的扩散层达到表面层的表面，从而不能得到所希望的电性质的情况，故而不优选。表面镀层的厚度更优选为0.5μm以上，更加优选为1.0μm以上。另一方面，如果表面镀层的厚度过厚，则由于在表面层中锡-钯合金相的比例变小，所以变得难以得到抑制金属须发生的效果。另外，也会变得不能对应得到的电气元件小型化，故而不优选。表面镀层的厚度更优选为10.0μm以下，更加优选为5.0μm以下。

形成底镀层、中间镀层和表面镀层时的镀方法没有特别限定，能够使用电镀法和无电镀法等公知的方法。另外，在各镀层形成的前后，可以适当进行脱脂、清洗、蚀刻、干燥等操作。

在本发明的电气元件的制造方法中，优选在表面镀层形成后，进行加热处理。作为加热处理的方法，可以列举在再流平炉等加热炉内导入形成有表面镀层的基材而使锡熔融的再流平处理，以低于锡熔点的温度进行加热的退火处理，及在表面镀层表面照射激光光线的激光再流平等。在接线柱和IC芯片的引线框等的制造等伴随焊锡的工序时，能够在该工序内同时进行再流平处理。另外，在本发明中的“再流平处理”也包含不伴随焊锡工序在加热炉内使表面镀层的锡熔融的处理。另外，在柔性配线基板的制造时，通过用于使导体箔具有屈挠性而进行的退火处理，也可以同时进行表面镀层的退火处理。

因为通过进行上述加热处理，促进了中间镀层的钯元素向表面镀层中的扩散，所以能够有效地形成包含锡-钯合金相的表面层。另外，详细内容后述，通过进行加热处理，可以在某种程度地使表面层中的锡颗粒的结晶方位一致。由此，可以缓和表面层的结晶颗粒内和在晶界中的能量梯度，因此能够进一步期待抑制金属须发生的效果。

另外。加热处理条件可以根据加热处理的方法、得到的电气元件种类和形状、各镀层的厚度等适当选择。例如，在再流平处理时，优选在锡或上述锡合金熔点以上的温度加热。此时的加热温度上限通常为400℃左右。另外，进行再流平处理时的加热时间优选为0.3～120秒。如果再流平温度过低或加热时间过短，则钯元素就不能在表面镀层中充分扩散，而难以得到本发明中的表面层或中间层。另外，如果再流平温度过高或加热时间过长，则构成底镀层或基材的金属就扩散到表面层的表面，就会给得到的电气元件的电性质带来不良影响。另外，从能量成本方面考虑也不优选。

另外，在使用退火处理时，优选在低于锡或上述锡合金的熔点进行加热。此时的加热温度下限通常为80℃左右。另外，进行退火处理时的加热时间优选为30秒～180分钟。如果退火温度过低或加热时间过短，钯元素就不能在表面镀层中充分扩散，而难以得到本发明中的表面层或中间层。另外，如果再流平温度过高或加热时间过长，则会给得到的电气元件的电性质带来不良影响。另外，从能量成本方面考虑也不优选。

这样，通过在中间镀层上形成表面镀层，根据需要进行加热处理，就可以得到本发明中的表面层。以下，说明可以由上述制造方法得到的本发明的电气元件。

在图1中表示本发明电气元件的第1方式。本发明电气元件10依次叠层并具有基材11、在该基材上所形成的包含钯或钯合金的中间层13、以及在该中间层13上所形成的包含锡或含有锡和钯以外金属的锡合金的表面层14。另外，本发明电气元件10也可以在中间层13的下层中具有由上述底镀层构成的底层12。

中间层13在刚形成层后，相当于由钯或钯合金构成的中间镀层。但是，随着时间和加热处理，也有随着中间镀层的钯原子和表面镀层的锡原子相互扩散，上述中间层13变为由锡-钯合金构成的扩散层的情况。其中，扩散层既可以是由锡和钯的金属间化合物构成的层，也可以是由锡和钯的固溶体构成的层，还可以是包含它们两者的层。另外，扩散层还可以包含选自表面镀层所含有的锡以外的金属元素、构成基材的金属元素、构成底镀层的金属元素和构成中间镀层的钯以外的金属元素中的1种以上的金属元素。另外，通过在制造时所形成的中间镀层的厚度、加热处理条件或电气元件所制造后的经过时间，电气元件中的中间层13也可以是具有由钯或钯合金构成的层和扩散层两者的层。

在具有主要包含锡的表面层的本发明的电气元件中，可以认为通过在基材11和表面镀层14之间具有这样的中间层13，就能够抑制基材11或构成底层12的金属在表面镀层中扩散从而抑制与锡形成合金。例如，在基材或底层中含铜时，已知铜在锡结晶的晶界扩散，生成合金(Cu₆Sn₅)，但该合金在锡颗粒的晶界产生应力。但是，在本发明中，因为可以认为通过在中间层13中存在主要包含锡和钯的扩散层，而抑制Cu₆Sn₅的生成，所以即使在基材11或底层12中含铜时，也能够抑制金属须的发生。从这样的理由出发，也优选中间层13具有扩散层。

在电气元件的制造方法中，在形成中间镀层和表面镀层后，通过进行再流平处理或退火处理等的加热处理，就能够得到具有上述扩散层的中间层13。此时的加热处理条件能够根据所制造的电子元件种类、中间镀层与表面镀层的材料和厚度适当选择，没有特别限定。例如，在厚度为0.05μm的钯中间镀层上形成有厚度为3μm的锡表面镀层的接线柱用触点时，通过在80℃以上、低于232℃，进行退火处理30秒～180分钟，就能够得到具有上述扩散层的中间层13。另外，即使在形成表面镀层后，不进行加热处理的情况下，通过中间镀层中的钯原子和表面镀层中的锡原子相互扩散，也会随时间而形成扩散层。

另外，为了使抑制金属须发生的效果进一步发挥，本发明的电气元件10中的中间层13的厚度优选为0.02μm以上，更优选为0.03μm以上，更加优选为0.04μm以上。另外，从使用钯的成本的观点考虑，中间层13的厚度优选为2μm以下，更优选为1μm以下，更加优选为0.5μm以下。

这样的在中间层13上所形成的表面层14是由上述表面镀层构成的。如上所述，本发明的电气元件10通过在表面层14与基材11或底层12之间具有包含钯的中间层13，就能够防止构成基材11或底层12的金属在表面层14内扩散。特别是在基材11或底层12包含铜时，通过中间层13具有上述扩散层，就能够抑制在表面层14中作为在锡膜中的金属须发生的一大主要因素的Cu₆Sn₅的生成。因此，能够抑制金属须从表面层14的发生。

图2是由上述制造方法得到的本发明电气元件的第2方式的局部剖面图。在图2中表示的本发明电气元件20具有基材11和在该基材上所形成的表面层24。在本实施方式中，上述表面层24具有由含有锡或钯以外金属的锡合金构成的相25(以下，有时也记为“锡相”)和含有锡和钯的合金相26(以下，有时也记为“锡-钯合金相”)。另外，本发明电气元件20也可以在表面镀层24的下层具有中间层13和/或底层12。

在表面层24中的锡相25是由与本发明的制造方法中使用的表面镀层同样的材料构成的。另外，锡-钯合金相26表示主要由锡和钯的2元合金构成的相。在本发明中的锡-钯合金相26既可以是只由该2元合金构成的相，也可以是再包含1种或2种以上其它元素的3元以上的合金。此时，在锡-钯合金相26中所含有的其它金属元素没有特别限定，通常选自表面镀层中所含有的锡以外的金属元素、构成基材的金属元素、构成底层12的金属元素和构成中间层13的钯以外的金属元素。

根据本发明的发明者们的研究，推测构成锡-钯合金相26的锡和钯的2元合金具有斜方晶系的PdSn₄的结晶结构。可以认为通过在表面层24中形成这样的锡-钯合金相26，因为能够缓和基材11或底层12与表面层24的界面发生的应力、在表面层24中的锡颗粒结晶内和晶界中的能量梯度及表面层24的表面应力，所以能够抑制金属须发生。

另外，可以认为与在上述第1方式中的扩散层同样，通过在表面层24中存在这样的锡-钯合金相26，就可以得到抑制构成基材11或底层12的金属与锡形成合金的效果。特别是在基材11或底层12包含铜时，能够更显著地发挥抑制金属须发生的效果。

本发明中的表面层24优选在锡相25中分散有锡-钯合金相26。即，表面层24优选具有以锡相25为海、以锡-钯合金相26为岛的海岛结构。可以认为因为通过锡-钯合金相26在锡相25中分散存在，可以使锡晶界中的能量梯度进一步缓和，所以就能够更有效地抑制金属须的发生。这样的本发明特有的效果是通过采用钯或钯合金作为中间层的金属而得到的效果。例如，在中间层中使用银时，可以认为银在锡镀层内扩散，仅散布存在于锡的晶界。因此，不能使锡的晶界中的能量梯度充分缓和，在长期使用中会发生金属须。另外，在电气元件的性能上也会产生偏差。

另外，为了得到本实施方式中的表面层24，如在上述制造方法的说明中所述，依次形成中间镀层和表面镀层，然后进行加热处理。通过适当选择此时的加热处理条件(方法、温度和时间)，中间镀层中的钯元素在表面镀层中扩散、与锡形成合金。通过该合金作为含有锡和钯的合金相26，分散在由锡或含有钯以外的金属的锡合金构成的相25中，就能够形成本方式中的表面层24。

用于得到具有上述海岛结构的表面层24的加热处理条件，能够根据所制造的电子元件种类、及中间镀层和表面镀层的材料和厚度来适当选择，没有特别限定，例如，在厚度为0.05μm的钯中间镀层上形成有厚度为3μm的锡表面镀层的接线柱用触点的情况下，通过在232℃以上400℃以下进行再流平处理1～120秒，就能够得到具有图2所示的海岛结构的表面层24。

另外，本第2方式的电气元件20也可以具有中间层13。在本发明的制造方法中，在基材上形成的中间镀层，因为钯原子在表面镀层中扩散，所以，通常伴随加热处理和时间而消失，但在中间镀层的镀厚大时等也可以残留。另外，根据表面镀层形成后的加热处理条件和制造后的经过时间，也有该中间层13作为上述那样的扩散层存在的情况。本发明的电气元件具有中间层13时，其厚度通常为2μm以下。

另外，在本发明中，优选在由电子背散射衍射图像法(EBSD法)测得的、表面层14和24的与基材11表面正交的截面的锡的结晶分布中，颗粒之间的结晶方位差为15°以内的区域连续存在10μm以上。在本发明中，所谓“颗粒之间的结晶方位差为15°以内的区域连续存在10μm以上”表示分别选择由EBSD法得到的表面层截面的锡颗粒的结晶方位图(IPF)中的任意1点、和以该点为起点形成长度为10μm的线段的另1点，求出连接这2点的线段上各点的结晶方位时，至少存在1组其结晶方位差的最大值在15°以内的2点。上述区域更优选连续存在20μm以上，更加优选连续存在50μm以上。在表面镀层具有这样特定的结晶取向时，可以认为相比于由以往的镀法所形成的锡膜，能够使在锡晶界中的能量梯度和膜(表面层)的表面应力缓和。即，通过本发明中的表面层具有上述那样的结晶取向，能够期待进一步抑制金属须发生的效果。

另外，如上所述的锡结晶方位差为15°以内的区域连续存在10μm以上的表面层，能够在分别形成上述包含钯或钯合金的中间镀层和表面镀层后，通过进行再流平处理或退火处理等的加热处理而形成。这样，通过在镀后进行加热处理得到具有特定的结晶取向的表面层，是由本发明的发明者们首次发现的。在这里，提及在包含钯或钯合金的中间镀层上形成包含锡或锡合金的表面镀层而得到的表面层，但不限于此，可以认为只要表面层具有那样的特定结晶取向，就可以发生同样的现象。

出于抑制镀锡膜发生金属须的目的，以往一般使用进行再流平等的加热处理的方法，但由于加热处理，有电气元件的特性变化、或锡镀膜的焊锡润湿性下降的问题。然而，通过在中间镀层中使用钯或钯合金，形成了在锡相中分散有由锡-钯合金相构成的表面层的本发明的电气元件，即使通过加热处理。其特性变化也极小，还能够良好地保持焊锡润湿性。

另外，本发明中的表面层，因为即使在施加有外部压力的状态，也能够在长时间内抑制金属须的发生，所以在端子、接线柱、IC用引线框等的、被压入其它元件中或在制造工序中施加形变的电气元件中也能够合适地使用。

以下，使用实施例，更具体地说明本发明。

<实施例1>

作为基材，使用经由连接部分将多处应该成为接线柱用触点的部分连接而构成的磷青铜带。在进行了该磷青铜带的脱脂和酸清洗后，实施铜触击镀(镀厚0.1μm)，在其上实施镀镍(镀厚2.0μm)，得到合计厚度约为2μm的底镀层，在该底镀层上实施镀钯，得到厚度为0.05μm的中间镀层。通过在得到的中间镀层上实施厚度为3μm的镀锡，得到厚度约为3μm的表面镀层。另外，这些各个镀工序通过带镀进行，作为钯镀液使用N.E.Chemcat(株)生产的PD-LF-800，作为锡镀液使用油研工业株式会社生产的SBS-M。这样进行操作，得到以接线柱用触点被多处连接的状态、具有接线柱用触点的作为本发明电气元件的带1。即，带1在基材上依次叠层并具有镍底层、钯中间层和锡表面层。

将带1在25℃、相对湿度50％RH±25％RH的环境下放置2000小时后，以下述要领进行截面观察。通过镀铜在带1上形成保护层后，再在其上形成钨的沉积膜。通过由FIB(聚焦离子束)加工该带表面的一部分，得到带的截面。由SIM(扫描离子显微镜)对得到的截面从斜上方进行观察。在图3中表示观察部位截面的显微镜照片。在图3中，分别为31表示镍底层，32表示锡表面层。另外，因为中间层的厚度为0.05μm很薄，所以，在图3中不能确认，但可以认为在镍底层31和锡表面层32之间存在。

<实施例2>

在简易再流平炉中导入在实施例1中得到的带1，通过在峰值温度225℃进行退火处理2分钟得到带2。对于得到的带2，由与实施例1同样的方法进行截面观察。在图4中表示观察部位截面的显微镜照片。在图4中，分别为41表示镍底层，42表示作为中间层的扩散层，43表示锡表面层。

<实施例3>

在简易再流平炉中导入在实施例1中得到的带1，通过在峰值温度310℃进行再流平处理2秒钟得到带3。对于得到的带3，由与实施例1同样的方法进行截面观察。在图5(a)中表示观察部位截面的显微镜照片。在图5(a)中，分别为51表示镍底层，52表示作为中间层的锡-钯扩散层、53表示表面层。另外，在表面层53中，54是锡相，55是锡-钯合金相。另外，由X射线衍射装置观察带3的表面。在图5(b)中表示得到的X射线衍射图谱。由此确认到相当于PdSn₄的峰存在。

由实施例2，确认了通过在各镀层形成后进行退火处理，在表面层43和底层41之间形成扩散层42。另外，相对于在实施例2中在锡表面层43的下层形成扩散层42，在改变了加热处理条件的实施例3中，确认到形成了扩散层52，并且形成了具有以锡相54为海，以锡-钯相55为岛的海岛结构的表面层53。

<实施例4>

作为基材，使用经由连接部分将多处应该成为接线柱用触点的部分连接而构成的磷青铜带。在进行该磷青铜带的脱脂和酸清洗后，实施铜触击镀(镀厚0.1μm)，在其上实施镀铜(镀厚1.5μm)，得到合计厚度约为1.5μm的底层，在该底层上实施镀钯，得到厚度为0.01μm的中间层。通过在得到的中间层上实施锡镀，得到厚度约为3μm的表面层。另外，这些各个镀工序通过带镀进行，作为钯镀液使用N.E.Chemcat(株)生产的PD-LF-800，作为锡镀液使用油研工业株式会社生产的SBS-M。这样进行操作，得到以接线柱被多处连接的状态、具有接线柱的作为本发明电气元件的带4。

对于得到的带4，如下进行自然放置试验。在25℃、相对湿度50％RH±25％RH的环境下放置带4，每经过250小时、500小时、1000小时、2000小时、4000小时、5000小时，通过电场放射型扫描型电子显微镜(FE-SEM)对带进行观察，观察有无金属须发生。在观察到金属须时测定其长度，以最长的金属须长度作为最大金属须长度。在表1中表示结果。另外，在表1中的最大金属须长度栏中记载为“0”表示没有确认到金属须的发生。

<实施例5、6>

除了在实施例4中，如表1所示改变中间钯层的厚度以外，使用与实施例4同样的方法制作带5和6。对于得到的带5和6，进行与实施例4同样的自然放置试验。在表1中表示结果。

<实施例7>

在简易再流平炉中导入在实施例5中得到的带5，在峰值温度290℃进行再流平处理2秒钟，得到带7。对于得到的带7，进行与实施例4同样的自然放置试验。在表1中表示结果。

<实施例8、9>

除了在实施例5中，作为底镀层，取代镀铜而实施镀镍以外，使用与实施例5同样的方法，得到具有镍底层的带8。另外，由与实施例7同样的方法对该带8进行加热处理，得到带9。对于得到的带8和9，进行与实施例4同样的自然放置试验。在表1中表示结果。

<比较例1>

除了在实施例4中，不进行镀钯以外，使用与实施例4同样的方法，得到比较带1。对于得到的比较带1，进行与实施例4同样的自然放置试验。在表1中表示结果。

[表1]

从表1可知，相对于没有中间层的比较带1，随着时间延长而金属须变长，具有由钯构成的中间层的本发明带4～9，即使随着时间延长，也难以发生金属须，另外，即使发生，金属须的生长也被抑制。另外可知，通过加厚钯中间层，可以进一步发挥金属须发生的抑制效果。

<实施例10>

使用在实施例5中制作的带5，根据在JEITA RC-52417.2.1中记载的球压法进行负荷试验。对带以直径1mm的氧化锆球压头施加300gf负荷，以该状态保持96小时。然后，由FE-SEM观察在带上产生的压痕周边，调查有无金属须和节瘤(nodule)的发生。另外，在观察到金属须时，测定其长度。在表2中表示结果。

另外，如下进行上述带5的焊锡润湿性试验。基于根据在EIAJET-7401中记载的平衡法的表面安装元件的焊锡附着性试验方法，在以下条件测定过零时间。

[试验条件]

前处理条件：85℃，85％RH，饱和4小时

测定器：TARUTIN KESTER生产，SWET 2100e

焊锡：Sn-3Ag-0.5Cu

焊剂：CF-110VH-2A

测定条件：速度＝2mm/sec，浸渍深度＝0.2mm，浸渍时间＝5sec

温度：245℃，测定范围＝10mN

<实施例11、12>

使用在实施例7中制作的带7和在实施例8中制作的带8，由与实施例10同样的方法进行负荷试验。在表2中表示结果。

<比较例2>

除了在实施例4中，取代镀钯实施银镀以外，使用与实施例4同样的方法，得到具有厚度为0.3μm的银中间层的比较带2。此时，作为镀银液使用无光泽的氰化银镀液。对于得到的比较带2，由与实施例10同样的方法进行负荷试验。在表2中表示结果。

<比较例3>

除了在比较例2中，将银中间层的厚度制成0.15μm，在锡镀后，由与实施例7同样的方法进行加热处理以外，使用与比较例2同样的方法，得到比较带3。对于得到的比较带3，由与实施例10同样的方法进行负荷试验。在表2中表示结果。

<比较例4>

除了在比较例2中，作为底镀层，取代镀铜实施镀镍以外，使用与比较例2同样的方法，得到具有镍底层和银中间层的比较带4。对于得到的比较带4，由与实施例10同样的方法进行负荷试验。在表2中表示结果。

[表2]

由表2可知，使用了钯中间层的实施例10～12，比作为中间层使用银的比较例2～4更加抑制金属须的发生。该效果在底层使用铜时更显著地出现。由此可知，具有由钯构成的中间层的本发明的电气元件即使在施加应力的状态下，也能够抑制金属须的发生。另外也可知在底层中使用铜时，可以更发挥这样的抑制金属须发生的效果。另外，因为在实施例10～12的任意1个中，过零时间为1秒以下，所以可知本发明的电气元件具有优异的焊锡润湿性。

<实施例13>

通过从实施例8中制作的带8上切断接线柱用触点，将该触点安装在接线柱的壳体中，得到柔性印刷基板(FPC)用接线柱1。对于得到的接线柱1，根据在JEITARC-5241中记载的方法进行接线柱的嵌合试验。使接线柱1嵌合在实施了镀金的FPC上，由扫描型电子显微镜(SEM)观察以该状态保持250小时和500小时后有无从接线柱的金属须发生。由此，算出发生金属须的接线柱数量和金属须发生率。在表3中表示结果。

<比较例5～7>

除了使用在比较例1、2和4中制作的比较带1、2和4以外，使用与实施例13同样的方法，得到FPC用比较接线柱1～3。对于得到的比较接线柱1～3，由与实施例13同样的方法进行嵌合试验。在表3中表示结果。

<比较例8>

除了在比较例2中，将银中间层的厚度变更为0.05μm以外，使用与比较例2同样的方法制作带，得到接线柱用触点。通过将其安装在接线柱的壳体中，得到FPC用比较接线柱4。对于得到的比较接线柱4，由与实施例13同样的方法进行嵌合试验。在表3中表示结果。

[表3]

<实施例14>

作为基材，使用在聚酰亚胺基底的膜上叠层有厚度为10μm的硫酸铜箔形成的FPC用覆铜板。在进行该FPC用覆铜板的整面研磨、化学研磨、软蚀刻和酸清洗后，实施镀钯，得到厚度为0.05μm的中间层。通过在得到的中间层上实施镀锡，得到最大厚度为5μm的表面层。另外，这些各个镀工序由带镀进行，作为钯镀液使用N.E.Chemcat(株)生产的PD-LF-800，作为锡镀液使用日本MacDermid(株)生产的IF-433。这样进行操作，得到作为本发明电气元件的FPC1。

对于得到的FPC1，按照在JEITARC-5241中记载的方法进行嵌合试验。使FPC1嵌合在实施了镀金的FPC用接线柱上，由与实施例13同样的方法观察从以该状态保持250小时后的FPC有无金属须的发生。由此，算出发生金属须的FPC样品数量和金属须发生率。在表4中表示结果。

<比较例9>

除了在实施例14中，取代镀钯而实施镀银以外，使用与实施例14同样的方法，得到具有厚度为0.05μm的银中间层的比较FPC1。对于得到的比较FPC1，由与实施例14同样的方法进行嵌合试验。在表4中表示结果。

<比较例10>

除了在比较例9中，不实施作为中间层的镀银以外，使用与比较例9同样的方法，得到不具有中间层的比较FPC2。对于得到的比较FPC2，由于实施例13同样的方法进行嵌合试验。在表4中表示结果。

[表4]

由表3和表4可知，本发明的电气元件即使在接线柱嵌合时等的施加应力状态下，也能够抑制金属须的发生。

<实施例15>

使用EDAX公司生产的结晶方位解析装置TSL OIM系列测定在实施例8中制造的带8的表面镀层截面和表面中的锡的结晶方位。在带截面测定时，使用Leica公司生产的ultramicrotome EM UC6制作截面观察的样品。带8是在基材上形成有镍底镀层、钯中间镀层(0.05μm)和锡表面镀层的带。分别在图6(a)中表示带8的截面中锡的结晶方位图(IPF)，在图6(b)中表示表面中锡的IPF。在图6(a)中，分别为61表示镍底层，62表示锡表面层。

<实施例16>

使用EBSD装置，由与实施例15同样的方法测定在实施例9中制造的带9的表面层截面和表面中锡的结晶方位。带8是在基材上顺次形成镍底镀层、钯中间镀层(0.05μm)和锡表面镀层后，进行加热处理的带。分别在图7(a)中表示在带9的截面中锡的结晶方位图(IPF)，在图7(b)中表示表面中锡的IPF。在图7(a)中，分别为71表示镍底层，72表示锡表面层。

由图6(a)，在未进行加热处理的带8中，由粒径为5μm以下的锡颗粒构成表面层，还能够清晰地观察晶界。因此，在表面层截面的IPF中颗粒之间的结晶方位差为15°以内的区域长度，最长也不过为锡颗粒的粒径程度，观察不到10μm以上连续存在的区域。另外，从图6(b)表面的IPF能够推测在表面层的任意一个截面中都具有与图6(a)同样的结晶取向。

相对于此，如图7(a)所示，进行了加热处理的带9的表面层，相比于图6，清晰的晶界极少，遍及IPF中的宽范围，结晶方位平稳地变化。另外，在图7(a)的长度方向两端的结晶方位差为11.5°。由此可知，在进行了加热处理的带9的表面层截面中，结晶颗粒之间的结晶方位差为15°以内的区域连续存在50μm以上。另外，从图7(b)表面的IPF能够推测在表面层任意一个截面中都具有与图7(a)同样的结晶取向。这样，通过进行加热处理，能够得到颗粒之间的结晶方位差为15°以内的区域连续存在10μm以上的表面层。

符号说明

10、20 电气元件

11 基材

12、31、41、51、61、71 底层

13、42、52 中间层

14、24、32、43、53、62、72 表面层

25、54 由锡或含有锡和钯以外的金属的锡合金构成的相

26、55 含有锡和钯的合金相

Claims

1.一种电气元件的制造方法，其特征在于，包括：

在基材上形成包含钯或钯合金的中间镀层的工序；和

在所述中间镀层上形成包含锡或含有钯以外的金属的锡合金的表面镀层的工序。

2.如权利要求1所述的电气元件的制造方法，其特征在于：

所述中间镀层的厚度为0.02～2μm。

3.如权利要求1或2所述的电气元件的制造方法，其特征在于：

由电镀法形成所述中间镀层。

4.如权利要求1～3中任一项所述的电气元件的制造方法，其特征在于：所述基材由含铜的材料构成。

5.如权利要求1～4中任一项所述的电气元件的制造方法，其特征在于：还包括在形成所述表面镀层后，进行加热处理的工序。

6.如权利要求5所述的电气元件的制造方法，其特征在于：

所述加热处理是再流平处理。

7.如权利要求5所述的电气元件的制造方法，其特征在于：

所述加热处理是退火处理。

8.如权利要求1～7中任一项所述的电气元件的制造方法，其特征在于：还包括在形成所述中间镀层之前，在基材上形成以镍或铜为主要成分的底镀层的工序。

9.一种电气元件，其特征在于，具有：

基材、在该基材上所形成的包含钯或钯合金的中间层、和在该中间层上所形成的包含锡或含有钯以外的金属的锡合金的表面层。

10.如权利要求9所述的电气元件，其特征在于：

所述中间层的厚度为0.02～2μm。

11.如权利要求9或10所述的电气元件，其特征在于：

在所述中间层的下层还具有以镍或铜为主要成分的底层。

12.一种电气元件，其特征在于：

其具有基材和在该基材上所形成的表面层，

所述表面层具有由锡或含有钯以外的金属的锡合金构成的相、与含有锡和钯的合金相。

13.如权利要求12所述的电气元件，其特征在于：

在所述表面层的下层还具有包含钯或钯合金的中间层。

14.如权利要求13所述的电气元件，其特征在于：

所述中间层的厚度为0.02～2μm。

15.如权利要求12所述的电气元件，其特征在于：

在所述表面层的下层还具有以镍或铜为主要成分的底层。

16.如权利要求9～15中任一项所述的电气元件，其特征在于：

所述基材由含铜的材料构成。

17.如权利要求9～16中任一项所述的电气元件，其特征在于：

在由电子背散射衍射图像法(EBSD法)所测得的、所述表面层的与所述基材表面正交的截面的锡的结晶方位分布中，颗粒之间的结晶方位差为15°以内的区域连续存在10μm以上。