JPWO2003077291A1 - 半導体製造方法及びその装置 - Google Patents
半導体製造方法及びその装置 Download PDFInfo
- Publication number
- JPWO2003077291A1 JPWO2003077291A1 JP2003575412A JP2003575412A JPWO2003077291A1 JP WO2003077291 A1 JPWO2003077291 A1 JP WO2003077291A1 JP 2003575412 A JP2003575412 A JP 2003575412A JP 2003575412 A JP2003575412 A JP 2003575412A JP WO2003077291 A1 JPWO2003077291 A1 JP WO2003077291A1
- Authority
- JP
- Japan
- Prior art keywords
- image data
- inspection
- semiconductor wafer
- semiconductor
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70991—Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
Abstract
Description
本発明は、例えば液晶ディスプレイやプラズマディスプレイなどのフラットパネルディスプレイ、半導体ウエハなどの半導体製造方法及びその装置に関する。
背景技術
図21A〜図21Gは、半導体製造の前工程を示す。半導体ウエハ1の表面上に酸化膜(SiO2)を形成し、この酸化膜上にシリコン窒化膜の薄膜2を堆積する。
次に、フォトリソグラフィー工程に移り、半導体ウエハ1の表面上にフォトレジスト(感光性樹脂)3の薄膜を塗布する。フォトレジスト3の塗布は、コータ(塗布機)によってフォトレジスト3の液を半導体ウエハ1の表面上に滴下し、半導体ウエハ1を高速回転することにより半導体ウエハ1の表面上にフォトレジスト3の薄膜を塗布する。
次に、ステッパなどの露光機において、紫外線をフォトマスク基板(以下、マスクと省略する)4を通して半導体ウエハ1上のフォトレジスト3に照射する。これにより、マスク4に描かれた半導体パターンがフォトレジスト3に転写(露光)される。
次に、現像を行なうことにより、露光部のフォトレジスト3を溶剤により溶かされて、未露光部のレジストパターン3aを残す(ポジ型)。逆に、露光部のフォトレジスト3を残し、未露光部のレジストパターン3aを溶かすのがネガ型である。
現像が終了すると、半導体ウエハ1の表面上に形成されたレジストパターン3aの外観検査が行なわれる。
次に、半導体ウエハ1の表面上に残ったレジストパターン3aをマスクにして半導体ウエハ1の表面上の酸化膜とシリコン窒化膜とが連続的に選択除去(エッチング)される。
次に、半導体ウエハ1の表面上のレジストパターン3aがアッシングにより除去される(レジスト剥離)。次に、半導体ウエハ1の洗浄が行われ、不純物が取り除かれる。
これ以降、フォトレジスト3の塗布から半導体ウエハ1の洗浄までの工程が繰り返されて、半導体ウエハ1の表面上に複数層のパターンが形成される。
フォトレジスト3の塗布から現像までは、コータ/デベロッパー及び露光機を一体的にシステム化したフォトリソグラフィ装置により行われる。
しかしながら、フォトリソグラフィ装置におけるコータでは、異物の付着やフォトレジスト粘度、回転条件により半導体ウエハ1の表面上へのフォトレジスト3の成膜の不均一を発生する。
露光機では、デフォーカス、マスクを間違えて他の回路パターンを転写する。又、マスキングブレードが大きすぎたり小さすぎたりする。マスク4上の欠陥の影響を受ける。マスク4に付着した異物の影響を受ける。半導体ウエハ1に対して二重露光をしたり、又は未露光のままとなる。
デベロッパーでは、現像液の温度や現像時間により現像不良が起こる。
ところが、このような不具合を検査する半導体ウエハ1の外観検査は、半導体ウエハ1をフォトリソグラフィ装置外に一担搬出し、フォトリソグラフィ装置外の外観検査装置に搬入して行う。
このため、コータ、露光機及びデベロッパーの各動作条件に起因する不具合を即時に検出することが困難である。この結果、不良品を大量に発生させ、半導体を安定して製造することができない。
そこで本発明は、半導体製造工程中に配置された各製造装置の動作条件に関連する欠陥を検出して各製造装置の動作条件を可変設定することにより安定した半導体製造を行う半導体製造方法及び装置を提供することを目的とする。
発明の開示
本発明の主要な観点によれば、半導体製造ラインの各製造工程で半導体基板を加工処理する半導体製造方法において、各製造工程に配置された製造装置に搬入される半導体基板を加工処理前と加工処理後にそれぞれ画像データを取得し、加工処理前の画像データ又は良品のマスタ画像データと加工処理後の画像データから製造装置の処理条件に起因する欠陥を検出し、この検出結果に基づいて製造装置の処理条件を変更制御して半導体基板を加工処理する半導体製造方法及びその装置が提供される。
発明を実施するための最良の形態
以下、本発明の第1の実施の形態について図面を参照して説明する。
図1Aはフォトリソグラフィ工程中に配置される半導体製造装置の構成図である。半導体製造装置は、コータ/デベロッパー10と露光機11とを備える。コータ/デベロッパー10の投入口にカセット12が設けられている。カセット12は、フォトリソグラフィー処理前の複数の半導体ウエハ1を収納する。コータ/デベロッパー10の取出口にカセット13が設けられている。カセット13は、フォトリソグラフィー処理を終了した複数の半導体ウエハ1を収納する。
コータ/デベロッパー10内には、コータ14とデベロッパー15とリワーク装置16と第1〜第3の検査部60〜62とを備える。
なお、半導体製造装置の外部には、図1Bに示すように良品の複数の半導体ウエハ1を収納するカセットC1と、リワーク不可能なNGの半導体ウエハ1を収納するカセットC2と、リワーク装置16とを設け、かつコータ/デベロッパー10内に搬出ロボットRbを設けてもよい。カセットC1内には、フォトリソグラフィー処理前の複数の半導体ウエハ1と、フォトリソグラフィー処理を終了した良品の複数の半導体ウエハ1を収納する。搬出ロボットRbは、各カセットC1、C2とリワーク装置16との間に移動可能であり、デベロッパー15による現像後の半導体ウエハ1が良品であれば、この半導体ウエハ1をカセットC1に収納し、リワーク可能な半導体ウエハ1であればリワーク装置16に送り、リワーク不可能なNGの半導体ウエハ1であればカセットC2に収納する。
図2はコータ14の構成図である。コータ本体容器14aの内部にモータ17が設けられている。モータ17の軸18に真空チャック19が設けられている。真空チャック19は、半導体ウエハ1を吸着保持する。
半導体ウエハ1の上方にレジストノズル20が配置されている。レジストノズル20は、接続管21を介してフォトレジストタンク22に接続されている。フォトレジストタンク22内にフォトレジスト3の液が収容されている。フォトレジストタンク22にヒータ23が設けられている。フォトレジストタンク22は、フォトレジスト3の温度を検出する温度計24を内設する。ヒータ23は、温度計24により検出されるフォトレジスト3の液温度を設定温度(定温)にするように通電制御される。
フォトレジスト3の粘度は温度に応じて変化する。半導体ウエハ1の表面上に形成されるフォトレジスト3の膜厚は、図3に示すようにコータ14におけるモータ17の回転数とフォトレジスト3の粘度との関係から設定膜厚となるようにタ14の回転数をフォトレジストの液温度が制御される。
接続管21にポンプ25と流量計26とが接続されている。ポンプ25は、フォトレジストタンク22内のフォトレジスト液をレジストノズル20へ送り出す。流量計26は、レジストノズル20に送られるフォトレジスト3の液量を計測する。ポンプ25により送り出されるフォトレジスト3の液量は、流量計26により検出された液量に基づいて制御される。これにより、レジストノズル20から半導体ウエハ1の表面上に滴下されるフォトレジスト3の液量は、所定の量に制御される。
真空チャック19により吸着保持される半導体ウエハ1の周囲には、半導体ウエハ1を囲うようにカップ27が設けられている。コータ本体容器14aにはヒータ28が設けられている。コータ本体容器14a内には、温度計29及び湿度計30が設けられている。ヒータ28は、温度計29により検出された温度に基づいてコータ本体容器14a内の温度を所定の温度(例えば20〜25°)にするように通電制御される。コータ本体容器14a内の湿度は、湿度計30により検出された湿度に基づいて所定の湿度(例えば相対湿度40%以下)に保たれる。湿度制御によりフォトレジスト3の薄膜の接着性の低下が防止される。
モータ17に回転数センサ31が取り付けられている。モータ17は、回転数センサ31によって検出された回転数に基づいて所定の回転数になるように制御される。モータ17の回転制御により半導体ウエハ1の表面上のフォトレジスト3の膜厚は、所定の膜厚に形成される。
コータ14は、図4Aに示すエッジリンスカット機47を備える。エッジリンスカット機47は、図5に示すようにフォトレジスト3を塗布した後の半導体ウエハ1の外周縁のフォトレジスト3をカットする。
具体的にリンスノズル47aが半導体ウエハ1の外周縁の上方に設けられている。リンスノズル47aは、リンス液32をフォトレジスト3の外周縁に対して適量滴下する。これにより、半導体ウエハ1の外周縁のフォトレジスト3は、図4Bに示すように所定のエッジリンスカット幅Eだけカットされる。
コータ14は、コータ制御部14aによりコータ14の動作条件、例えば温度、湿度、フォトレジスト3の滴下量、半導体ウエハ1の回転数及びその回転時間が制御される。
図6はデベロッパー15の構成図である。デベロッパー容器15a内にモータ33が設けられている。モータ33の軸34に真空チャック35が設けられている。真空チャック35は、半導体ウエハ1を吸着保持する。
半導体ウエハ1の上方に現像ノズル36が配置されている。現像ノズル36は、接続管37を介して現像液タンク38に接続されている。現像液タンク38に現像液が収容されている。現像液タンク38にヒータ39が設けられている。現像液タンク38内に現像液の温度を検出する温度計40が設けられている。現像液タンク38においてヒータ39は、温度計40により検出される現像液の温度を設定温度にするように通電制御される。
接続管37にポンプ41と流量計42とが接続されている。ポンプ41は、現像液タンク38内の現像液を現像ノズル36へ送り出す。流量計42は、現像ノズル36に送られる現像液の液量を計測する。ポンプ41により送り出される現像液の量は、流量計42により検出された液量に基づいて制御される。これにより、現像ノズル36から半導体ウエハ1の表面上に滴下される現像液の量は、所定の量に制御される。
真空チャック35の下部には、カップ43が設けられている。デベロッパー容器32にはヒータ43が設けられている。デベロッパー容器15a内には、温度計44及び湿度計45が設けられている。ヒータ43は、温度計44により検出された温度に基づいて通電制御される。これにより、デベロッパー容器15a内の温度は、所定の温度に制御される。デベロッパー容器15a内の湿度は、湿度計45により検出される湿度に基づいて所定の湿度に保たれる。
モータ33に回転数センサ46が取り付けられている。モータ33は、回転数センサ46によって検出された回転数に基づいて所定の回転数になるように回転数制御される。モータ33の回転制御により現像液は、半導体ウエハ1の表面上を均一に流れる。
デベロッパー15は、デベロッパー制御部15aにより半導体ウエハ1の表面上に滴下される現像液の量、温度などが制御される。
図7は露光機1,1の概略構成図である。露光機11は、例えばステッパー(縮小投影露光装置)である。光源50は、例えば水銀灯が用いられる。光源50の光軸51上にコンデンサレンズ52、半導体パターンが形成されたフォトマスク基板(以下、マスクと省略する)53、投影レンズ54が設けられている。光軸51上に半導体ウエハ1を載置するステージ55が設けられている。ステージ55は、XYZチルト機構56によってXYZ方向に移動可能で、かつZ方向に対する傾き角も可変可能である。露光機11は、マスク53に形成されているパターンを例えば10分の1、5分の1、4分の1などに縮小して半導体ウエハ1に投影する。
露光機11は、露光制御部11aにより光源50による露光量、露光光学系によるフォーカス量、ステージ55の傾きなどが制御される。
リワーク装置16は、コータ14によるレジスト塗布、露光機11によるパターン転写、及びデベロッパー15による現像の行なわれた半導体ウエハ1に不具合を生じた場合に、半導体ウエハ1上に形成された薄膜2によるパターンを除去する。
第1の検査部60がカセット12を配置する搬入ライン側に設けられている。第1の検査部60は、フォトレジスト3を塗布される前の半導体ウエハ1を撮像して画像データIm1を取得する。
第2の検査部61がコータ14と露光機11との間に設けられている。第2の検査部61は、フォトレジスト3の塗布された後の半導体ウエハ1を撮像して画像データIm2を取得する。
第3の検査部62がカセット13を配置する搬出ライン側に設けられている。第3の検査部62は、露光・現像が終了した後の半導体ウエハ1を撮像して画像データIm3を取得する。
図8は第1〜第3の検査部60〜62の構成図である。第1〜第3の検査部60〜62は同一構成である。ステージ65上に半導体ウエハ1が載置される。ステージ65の上方にライン状の照明部66とラインセンサカメラなどからなる撮像部67とが配置されている。照明部66は、半導体ウエハ1の表面に対して光軸を所定角度θ1だけ傾けて配置されている。照明部66は、ライン状の照明光を半導体ウエハ1の表面に照射する。照明部66は、回動可能に設けられ、半導体ウエハ1の表面に対する傾き角度θ1を所定の範囲内で調整可能である。照明部66は、電気的又は機械的ストッパにより所望の傾き角度θ1に固定できる。
撮像部67は、半導体ウエハ1の表面に対して光軸を所定角度θ2だけ傾けて配置されている。撮像部67は、照明部66からの照明により生じる半導体ウエハ1の表面からの回折光を1ラインずつ撮像する。撮像部67は、光軸を所定角度θ2傾いた状態で固定されている。
干渉フィルタ68が撮像部67の撮像光路に対して挿脱可能に設けられている。干渉フィルタ68は、半導体ウエハ1の表面の干渉画像を撮像するときに撮像部67の撮像光路に挿入する。
コータ/デベロッパー10内には、搬送ロボットRaが備えられている。搬送ロボットRaは、コータ14によりレジスト塗布された半導体ウエハ1を取り出して露光機11に渡し、露光機11により露光処理された半導体ウエハ1を取り出してデベロッパー15に渡す。又、搬送ロボットRaは、フォトレジスト塗布の前、フォトレジスト塗布の後、露光・現像の後において、コータ/デベロッパー10、露光機11から半導体ウエハ1を取り出して第1〜第3の検査部60〜62のステージ65上に載置し、表面欠陥検査の後にステージ65上から半導体ウエハ1を取り出してラインに戻す。
搬出ロボットRbは、コータ/デベロッパー10外に設けられ、破棄すると判定された半導体ウエハ1をリワーク装置16から取り出して破棄用のカセットに納める。
図9は表面欠陥検査装置63の構成図である。ホストコンピュータ70に第1〜第3の検査部60〜62における各撮像部67が接続されている。ホストコンピュータ70は、CRTディスプレイ又は液晶ディスプレイなどの画像表示部71、入力部72、ステージ移送回転制御部73、光学系制御部74、照明角度制御部75、基板搬送部76及び設計情報解析部77に対して各動作指令を発する。設計情報解析部77は、チップ設計工程に用いられる設計情報を保有するCAD(Computer Aided Design)部78に接続されている。
ホストコンピュータ70は、図10に示すような照明部66の傾き角度θ1に対する輝度値との関係を示すグラフを生成し、このグラフに基づいて撮像部67の撮像により取得される画像データIm1〜Im3から回折光で最も観察に適しているn次光(1次光、2次光)の位置を判定する。
ホストコンピュータ70は、記憶部80と検査処理部81とを有する。記憶部80は、撮像部67の撮像により取得された各画像データIm1〜Im3、検査処理部81により得られた検査結果の情報(欠陥情報)を記憶する。
検査処理部81は、第1〜第3の検査部60〜62の各撮像部67の撮像により取得される画像データ、すなわちフォトレジスト3を塗布する前の半導体ウエハ1の画像データIm1と、フォトレジスト3を塗布した後の半導体ウエハ1の画像データIm2と、現像後の半導体ウエハ1の画像データIm3とをそれぞれ受け取り、各画像データIm1〜Im3を解析処理してレジスト塗布後、露光処理後、現像後の半導体ウエハ1に対する検査を行う。
検査処理部81は、半導体ウエハ1に対する検査結果としてレジスト塗布後、露光処理後、現像後における各欠陥情報、例えば欠陥の種類、数、位置、面積などの情報を求め、欠陥情報を画像表示部71に表示する。
検査処理部81は、図11に示すようにレジスト処理部82、露光・現像処理部83、工程処理部84、カット幅処理部85及びマスタ画像処理部86を有する。
レジスト処理部82は、記憶部80に記憶されている各画像データIm1とIm2とを比較して差画像データ(Im2−Im1)を求め、差画像データ(Im2−Im1)から半導体ウエハ1の表面上の異物を検出すると共に、差画像データ(Im2−Im1)からフォトレジスト3の塗布状態を検出する。
露光・現像処理部83は、記憶部80に記憶されている画像データIm3と予め記憶されている現像後の良品の半導体ウエハ1の画像データ(以下、マスタ画像データと称する)IRef3とを比較して差画像データ(IRef3−Im3)を求め、差画像データ(IRef3−Im3)から製造直後の半導体ウエハ1に対して外観検査を行う。
露光・現像処理部83は、半導体ウエハ1に対して外観検査の結果から露光機11におけるデフォーカス、マスク違い、マスキングブレードが大きすぎたり小さすぎたりすること、マスク53上の欠陥又は異物の検出、半導体ウエハ1に対する二重露光、未露光、デベロッパー15での現像不良を検出する。
工程処理部84は、記憶部80に記憶されている画像データIm3とIm1とを比較して差画像データ(Im3−Im1)を求め、差画像データ(Im3−Im1)から1回目のフォトリソグラフィ工程(フォトレジスト塗布、露光・現像)での処理状態を検査する。
工程処理部84は、フォトリソグラフィ工程を終了して不良と検査された半導体ウエハ1をリワーク装置16に投入し、修正した半導体ウエハ1を再度コータ14に投入する。工程処理部84は、再度コータ14に投入した半導体ウエハ1の製品番号を記憶し、不良と検査された回数をカウントする。
工程処理部84は、不良と検査された回数が所定の不良回数以上になると、当該半導体ウエハ1をNGと判断し、フォトリソグラフィ工程ラインから取り外すと判断する。
カット幅処理部85は、記憶部80に記憶されている画像データIm2から図4Bに示すエッジリンスカット幅Eを半導体ウエハ1の周縁部の複数箇所、例えば図12に示すように4箇所P1〜P4で検出し、エッジリンスカット幅Eが予め設定された許容幅を満たしているか否かを判定する。
カット幅処理部85は、画像データIm2から半導体ウエハ1の周縁部全周のエッジ画像からエッジ部の欠け、クラックなどの欠陥を検出する。
マスタ画像処理部86は、予め記憶部80に記憶されているフォトレジスト3を塗布する前の良品の半導体ウエハ1のマスタ画像データIRef1と、フォトレジスト3を塗布した後の良品の半導体ウエハ1のマスタ画像データIRef2と、現像後の良品の半導体ウエハ1のマスタ画像データIRef3とを読み込む。
マスタ画像処理部86は、各マスタ画像データIRef2とIRef1とのマスタ差画像データ(IRef2−IRef1)を求め、マスタ差画像データ(IRef2−IRef1)と差画像データ(Im2−Im1)との差画像データ(IRef2−IRef1)−(Im2−Im1)からフォトレジスト3の塗布状態を検出する。
又、マスタ画像処理部86は、各マスタ画像データIRef3とIRef1とのマスタ差画像データ(IRef3−IRef1)を求め、マスタ差画像データ(IRef3−IRef1)と差画像データ(Im3−Im1)との差画像データ(IRef3−IRef1)−(Im3−Im1)から1回目のフォトリソグラフィ工程での処理状態を検査し、1回目のフォトリソグラフィ工程を終了した半導体ウエハ1から不良品を検出する。
工程制御装置87は、検査処理部81の検査結果を受け取り、この検査結果とコータ14とデベロッパー15と露光機11との各動作条件との比較結果に基づいてコータ14とデベロッパー15と露光機11とを各フィードバック制御する。工程制御装置87は、図13に示すように記憶部88、レジスト制御部89、露光・現像制御部90、工程制御部91、カット幅制御部92及びマスタ画像制御部93を有する。
記憶部88は、検査処理部81の検査結果に対応してフィードバック制御されるコータ14とデベロッパー15と露光機11との各動作条件を記憶する。コータ14の動作条件は、例えば温度、湿度、フォトレジスト3の滴下量、半導体ウエハ1の回転数及びその回転時間などである。デベロッパー15の動作条件は、例えば半導体ウエハ1の表面上に滴下される現像液の量、温度などである。露光機11の動作条件は、例えば光源50による露光量、露光光学系によるフォーカス量、ステージ55の傾き、マスク基板の番号などである。
レジスト制御部89は、レジスト処理部82による半導体ウエハ1の表面上のフォトレジスト3の塗布状態の検査結果に応じてコータ14の動作条件、例えば温度、湿度、フォトレジスト3の半導体ウエハ1への滴下量、半導体ウエハ1の回転数及びその回転時間のうち少なくとも1つを変更するフィードバック制御信号をコータ制御部14aに送出する。
露光・現像制御部90は、露光・現像処理部83による半導体ウエハ1の外観検査結果に応じて露光機11又はデベロッパー15のいずれか一方又は両方の動作条件を変更するフィードバック制御信号を露光制御部11a又はデベロッパー制御部15aに送出する。
露光・現像制御部90は、例えば露光機11の動作条件としての光源50による露光量、露光光学系によるフォーカス量、ステージ55の傾きを制御するXYZチルト機構56へのチルディングのうち少なくとも1つを制御するフィードバック制御信号を露光制御部11aに送出する。
露光・現像制御部90は、露光・現像処理部83によりデベロッパー15での現像不良を検出すると、デベロッパー15の動作条件として半導体ウエハ1の表面上に滴下する現像液の量、温度のうち少なくとも1つを制御するフィードバック制御信号をデベロッパー15に送出する。
工程制御部91は、工程処理部84からの1回目のフォトリソグラフィ工程を終了した半導体ウエハ1の検査結果を受け、この検査結果から半導体ウエハ1の不良品を検出するとこの半導体ウエハ1をリワーク装置16に投入し、さらにコータ14に再投入させる制御信号をリワーク装置16に送出する。
工程制御部91は、検査処理部81によりリワーク不能と判断されたNG基板や工程処理部84により所定のリワーク回数を越えた不良と判断されたNG基板をフォトリソグラフィ工程ラインから取り外すため、搬出ロボットRbに対して半導体ウエハ1を破棄用のカセットに納める指令を送出する。
カット幅制御部92は、図12に示すようにカット幅処理部85により検出された4箇所P1〜P4での各エッジリンスカット幅Eをそれぞれ許容範囲内になるようにリンス液の滴下量を調整するカット幅制御信号をコータ制御部14aに送出する。
カット幅制御部92は、エッジリンスカット幅Eが予め設定された許容幅を満たしていないと判断した場合、不良の半導体ウエハ1をリワーク装置16に再投入する。
マスタ画像制御部93は、マスタ画像処理部86により検出されたフォトレジスト3の塗布状態を受け、フォトレジスト3の塗布状態に応じてコータ14の動作条件、例えば温度、湿度、フォトレジスト3の半導体ウエハ1への滴下量、半導体ウエハ1の回転数及びその回転時間のうち少なくとも1つ変更するフィードバック制御信号をコータ制御部14aに送出する。
マスタ画像制御部93は、マスタ画像処理部86により検出された1回目のフォトリソグラフィ工程の最終検査結果によりリワーク可能な不良品と判断すると、この半導体ウエハ1をリワーク装置16に投入し、再度コータ14に投入する指令をリワーク装置16及びコータ制御部14aに送出する。
なお、各検査部60〜62は、コータ14、露光機11、デベロッパー15の前後にそれぞれ配置されているが、1つの検査部をコータ/デベロッパー10内に配置し、この検査部を搬送ロボット等によってコータ14、露光機11、デベロッパー15間に搬送してもよい。
露光機11とデベロッパー15との間に第4の検査部94を配置してもよい。第4の検査部94は、露光処理後の半導体ウエハ1の画像データIm4を取得する。
検査処理部81は、画像データIm4とIm2との差画像データ(Im4−Im2)を求め、差画像データ(Im4−Im2)から露光機11におけるデフォーカス、マスク違い、マスク53のマスキングブレードが大きすぎたり小さすぎたりすること、マスク53上の欠陥又は異物、半導体ウエハ1に対する二重露光、未露光のうち少なくとも1つを検出する。
ステージ移送回転制御部73は、半導体ウエハ1を載置したステージ65を、撮像部67での撮像に同期したピッチで、かつ照明部66によるライン照明の長手方向に対して交差する方向に移動制御する。
ステージ移送回転制御部73は、ステージ65を回転制御及び位置決め制御する。半導体ウエハ1を回転するには、ステージ65自体を回転させる。又、一軸移動可能なステージ65上に回転ステージを設け、この回転ステージを回転させることが好ましい。そして、回転中の半導体ウエハ1のオリフラ又はノッチをセンサにより検出し、このオリフラ又はノッチの位置に基づいて回転ステージなどを停止して半導体ウエハ1を所定の姿勢に位置決めする。
光学系制御部74は、干渉画像を取得する際、干渉フィルタ68の挿入や、照明部66の光量を制御する。
照明角度制御部75は、ホストコンピュータ70の指示に応じて照明部66による照明の半導体ウエハ1の表面に対する傾き角度を制御する。
基板搬送部76は、搬送ロボットRaを動作制御し、フォトレジスト塗布の前、フォトレジスト塗布の後、露光・現像の後において、半導体ウエハ1を受け取ってステージ65上に載置し、表面欠陥検査の後、ステージ65上の半導体ウエハ1を受け取ってラインに戻す。
次に、上記の如く構成された装置の作用について説明する。
図21Bに示すように薄膜2を堆積された半導体ウエハ1は、複数枚カセット12に収納される。カセット12は、図1に示すコータ/デベロッパー10の投入口にセットされる。カセット12に収納されている半導体ウエハ1が1枚ごとにコータ/デベロッパー10に投入されると、半導体ウエハ1は、搬送ロボットRaにより図2に示すコータ14に搬入される。
コータ14内において、半導体ウエハ1は真空チャック19上に吸着保持される。ポンプ25の動作によりフォトレジストタンク22に収容されているフォトレジスト3の液が所定量だけレジストノズル20に送られ、半導体ウエハ1の表面上の略中央部に滴下される。
次に、モータ17の駆動によって半導体ウエハ1が高速回転すると、フォトレジスト3の薄膜が半導体ウエハ1の表面上に塗布される。
次に、エッジリンスカット機47は、図4Aに示すようにリンスノズル47aからリンス液32をフォトレジスト3の外周縁に適量滴下する。これにより、半導体ウエハ1の外周縁のフォトレジスト3は、図4Bに示すように所定幅だけカットされる。
次に、半導体ウエハ1は、搬送ロボットRaにより露光機11に搬入され、図7に示すようにステージ55上に載置される。光源50から露光光が放射されると、マスク53に形成されたパターンが半導体ウエハ1の表面上に、例えば10分の1、5分の1、4分の1などで縮小投影される。露光の終了した半導体ウエハ1は、搬送ロボットRaにより図6に示すデベロッパー15に搬入される。
デベロッパー15において、半導体ウエハ1は真空チャック35により吸着保持される。ポンプ41の動作により現像液タンク38に収容されている現像液が所定量だけ現像ノズル36に送り出されて半導体ウエハ1の表面上の略中央部に滴下される。これと共にモータ33の駆動によって半導体ウエハ1が高速回転すると、半導体ウエハ1の表面上に現像液が流されて現像処理される。これにより、ポジ型であれば、露光部のフォトレジスト3が溶かされ、未露光部のレジストパターン3が残る。ネガ型であれば、露光部のフォトレジスト3が残り、未露光部のレジストパターン3が溶かされる。
コータ/デベロッパー10及び露光機11での一連の工程処理中に、図8に示す第1〜第3の検査部60〜62は、それぞれフォトレジスト塗布の前、フォトレジスト塗布の後、露光・現像の後において半導体ウエハ1の各画像データIm1〜Im3を取得する。
図9に示す基板搬送部76は、ストッカから回折光の角度設定用の半導体ウエハを取り出してステージ1上に載置する。ステージ移送回転制御部73は、角度設定用の半導体ウエハを載置したステージ1の位置決めを行なう。
ホストコンピュータ70は、照明部66の半導体ウエハ上における照射位置を設定する。照明角度制御部75は、照明部66の半導体ウエハ表面に対する傾き角度を初期設定角度(回動開始位置)に設定し、初期設定角度から照明部66の傾き角度を順に変える。
撮像部67は、各傾き角度ごとに半導体ウエハ表面からの回折光を取り込み、回折光のデータをホストコンピュータ70に送る。
ホストコンピュータ70は、照明部66の傾き角度ごとに撮像部67から取り込んだ回折光データの輝度値の平均値を求め、これら平均輝度値を各傾き角度に対応する輝度値を求める。そして、ホストコンピュータ70は、回折光データから図10に示す輝度値と角度との関係を示すグラフを生成し、このグラフから撮像部67により撮像される回折光で最も観察に適しているn次光の位置を判定する。
照明角度制御部75は、ホストコンピュータ70により判定された角度θgを、照明部66の半導体ウエハに対する傾き角度θgして設定する。照明部66の傾き角度の設定は、半導体ウエハ1の各品種ごと、さらに半導体ウエハ1の各製造工程ごとに行なわれる。そして、同品種の半導体ウエハ1に対して同工程で表面欠陥検査を行なう場合は、記憶部80に記憶されている傾き角度を用いる。
照明部66を最適な傾き角度θgに設定した状態で、フォトレジスト塗布の前、フォトレジスト塗布の後、露光・現像の後においてそれぞれ半導体ウエハ1に対する表面欠陥検査が行われる。
第1の検査部60において基板搬送部76は、半導体ウエハ1をステージ65上に載置する。ステージ移送回転制御部73は、ステージ65を一方向(X方向)に一定速度で移動する。これに同期して撮像部67は、ステージ1の移動方向に直交する方向の1ラインずつの回折光を撮像する。撮像部67により撮像された回折画像データは、半導体ウエハ1全面の走査が終了するまで検査処理部81に転送される。
半導体ウエハ1全面について回折画像の撮像が終了すると、光学系制御部74は、図8に示すように干渉フィルタ68を撮像光路中に挿入すると共に、照明部66の光量を最適に制御する。照明角度制御部75は、照明部66の半導体ウエハ1表面に対する傾き角度を干渉画像を撮像するのに最適な角度に設定する。ステージ移送回転制御部73は、ステージ65を回折画像を撮像したときと反対の方向に一定速度で移動制御する。これに同期して撮像部67は、ステージ65の移動方向に直交する方向の1ラインずつの干渉光を撮像する。撮像部67で撮像された干渉画像データは、半導体ウエハ1全面の走査が終了するまで画像解析部79に転送される。
フォトレジスト塗布の前に取得された回折画像データと干渉画像データとは、画像データIm1として記憶部80に記憶される。
半導体ウエハ1全面について回折画像と干渉画像との撮像が終了すると、検査処理部81は、回折画像データと干渉画像データとをそれぞれ解析処理し、フォトレジスト工程前の半導体ウエハ1の表面上における膜厚むら、塵埃、傷などの欠陥を抽出し、欠陥の種類、数、位置、面積などの欠陥情報を画像表示部71に表示する。検査処理部81は、抽出した欠陥情報を欠陥の種類等ごとに分類し、記憶部80に記憶する。
第2の検査部61においても同様に、フォトレジスト塗布された半導体ウエハ1全面について回折画像データと干渉画像データとが取得され、画像データIm2として記憶部80に記憶される。検査処理部81は、画像データIm2を解析処理してフォトレジスト塗布された半導体ウエハ1の表面上における膜厚むら、塵埃、傷などの欠陥を抽出する。
第3の検査部62においても同様に、現像後の半導体ウエハ1全面について回折画像データと干渉画像データとが取得され、画像データIm3として記憶部80に記憶される。検査処理部81は、画像データIm3を解析処理して露光・現像処理された半導体ウエハ1の表面上におけるレジストパターン、塵埃、傷などの欠陥を抽出する。
次に、レジスト処理部82は、各画像データIm1とIm2との差画像データ(Im2−Im1)からフォトレジスト3の塗布状態の良否を判断する。
フォトレジスト3の塗布状態が不良であれば、例えば図14に示すようにフォトレジスト3の塗布されない部分s1、フォトレジスト膜厚が所定の膜厚よりも厚い部分s2、フォトレジスト膜厚が所定の膜厚よりも薄い部分s3などが現われる。フォトレジスト3の塗布されない部分s1において、異物Gによってフォトレジスト3の液が流れず、フォトレジスト3を塗布されない部分s1が生じるものもある。
レジスト制御部89は、レジスト処理部82からのフォトレジスト3の塗布状態の良否を受け取り、フォトレジスト3の塗布状態に応じてコータ14の動作条件、例えば温度、湿度、フォトレジスト3の半導体ウエハ1への適下量、半導体ウエハ1の回転数及びその回転時間のうち少なくとも1つを変更する。
次に、エッジリンスカット機47は、リンス液32をフォトレジスト3の外周縁に対して適量滴下し、図4Bに示すようにフォトレジスト3を所定のエッジリンスカット幅Eだけカットする。
カット幅処理部85は、画像データIm2から図4Bに示すエッジリンスカット幅Eを図12に示すように4箇所P1〜P4で検出する。カット幅制御部92は、エッジリンスカット幅Eが許容範囲内になければ、4箇所P1〜P4での各エッジリンスカット幅Eがそれぞれ許容範囲内になるようにエッジリンスカット機47でのリンス液の滴下量を調整する。
次に、露光・現像処理部83は、現像後の画像データIm3と予め記憶されている現像後の良品の半導体ウエハの画像データIRef3との差画像データ(IRef3−Im3)を画像処理することでデフォーカスを検出する。
又、露光・現像処理部83は、差画像データ(IRef3−Im3)からマスク違い、マスキングブレード、マスク53上の欠陥又は異物、二重露光、未露光を検出する。
露光・現像制御部90は、露光・現像処理部83の検査結果を受けて、例えば露光機11の光源50による露光量、露光光学系によるフォーカス量のうち少なくとも1つを制御するフィードバック制御信号を露光制御部11aに送出する。
又、露光・現像制御部90は、露光・現像処理部83からデベロッパー15での現像不良の結果を受けると、デベロッパー15における半導体ウエハ1の表面上に滴下する現像液の量、温度のうち少なくとも1つを制御するフィードバック制御信号をデベロッパー制御部15aに送出する。
又、露光・現像処理部83は、差画像データ(IRef3−Im3)を画像処理し、図15に示すように半導体ウエハ1上の各1チップごとの露光の状態が一律に露光量の多い部分Q1と少ない部分Q2との現われることを検出すると、ステージ55と共に半導体ウエハ1が傾いていると判断する。
露光・現像制御部90は、露光・現像処理部83から半導体ウエハ1の傾いていることの判断結果を受けると、XYZチルト機構56のチルティングを制御する制御信号を露光機制御部11aに送出する。
又、露光・現像処理部83は、差画像データ(IRef3−Im3)を画像処理し、図16に示すデベロッパー15での現像不良の部分e1、e2を検出する。露光・現像制御部90は、露光・現像処理部83から現像不良の部分e1、e2を受けると、デベロッパー15における半導体ウエハ1の表面上に滴下する現像液の量、温度のうち少なくとも1つのフィードバック制御信号をデベロッパー制御部15aに送出する。
工程処理部84は、差画像データ(Im3−Im1)から1回のフォトリソグラフィ工程の処理状態を検査し、この検査結果又はマスタ画像処理部86による1回目のフォトリソグラフィ工程での処理状態の検査結果(マスタ差画像データ)を受け、これら検査結果から半導体ウエハ1に対する良品、リワーク可能な不良品、又はリワーク不可能なNG基板を検出する。半導体ウエハ1からリワーク可能な不良品を検出すると、工程処理部84は、リワーク装置16に対して不良の半導体ウエハ1を修正する指示を送出する。
リワーク装置16は、リワーク可能な不良の半導体ウエハ1上に形成されたレジストパターン3aを除去し、半導体ウエハ1を再びコータ14に投入する。
工程処理部84は、コータ14に再投入した半導体ウエハ1の製品番号を記憶し、不良と判断された回数をカウントし、不良と判断された回数が所定の不良回数以上になると、当該半導体ウエハ1をNGと判断し、フォトリソグラフィ工程ラインから取り外すと判断する。そうすると、搬出ロボットRbは、破棄すると判定された半導体ウエハ1を破棄用のカセットに納める。
マスタ画像処理部86は、上記同様に差画像データ(IRef3−IRef1)−(Im2−Im1)からフォトレジスト3の塗布状態を検出する。マスタ画像制御部93は、マスタ画像処理部86により検出された塗布状態に応じてコータ14の動作条件、例えば温度、湿度、フォトレジスト3の半導体ウエハ1への滴下量、半導体ウエハ1の回転数及びその回転時間のうち少なくとも1つ変更する。
又、マスタ画像処理部86は、上記同様に差画像データ(IRef3−IRef1)−(Im3−Im1)から1回目のフォトリソグラフィ工程での処理状態の検査結果を出力する。
次に、本発明装置の校正について説明する。
装置校正は、定期的に標準の半導体ウエハを1枚〜数枚流す。標準の半導体ウエハがフォトレジスト塗布、露光、現像の各工程に流れると、フォトレジスト塗布前、フォトレジスト塗布後、露光・現像後の各画像データIm1〜Im3が取得される。
レジスト処理部82は、各画像データIm1とIm2との比較結果からフォトレジスト3の塗布状態を検出し、この検出結果をレジスト制御部89に送る。レジスト制御部89は、塗布状態に応じてコータ14の動作条件のうち少なくとも1つ変更してフィードバック制御する。これによりコータ14は校正される。
カット幅処理部85は、画像データIm2からエッジリンスカット幅Eを4箇所P1〜P4で検出する。カット幅制御部92は、4箇所P1〜P4での各エッジリンスカット幅Eをそれぞれ許容範囲内になるようにコータ14でのリンス液の滴下量を制御する。これにより、エッジリンスカット幅Eの校正が行なわれる。
露光・現像制御部90は、上記同様に差画像データ(IRef3−Im3)から半導体ウエハ1の外観検査を行う。露光・現像制御部90は、露光・現像処理部83の外観検査結果に応じて露光機11又はデベロッパー15のいずれか一方又は両方の動作条件をフィードバック制御する。これにより、露光機11は、光源50による露光量、光学系によるフォーカス量などが校正される。デベロッパー15は、現像液の容量、温度などが校正される。
又、露光・現像処理部83は、差画像データ(IRef3−Im3)を画像処理することで、図14に示すように露光量の多い部分Q1と少ない部分Q2との現われることを検出すると、ステージ55と共に半導体ウエハ1が傾いていると判断する。露光・現像制御部90は、ステージ55の傾きを制御するためのXYZチルト機構56へのチルティングを露光機11にフィードバック制御してXYZチルト機構56を校正する。
このように上記第1の実施の形態によれば、第1〜第3、(第4)の検査部60〜62、(69)により取得された各画像データIm1〜Im3、(Im4)からフォトレジスト塗布前、フォトレジスト塗布後、露光・現像後における各処理結果を検査し、この検査結果に応じてコータ14、露光機11又はデベロッパー15の動作条件を個別にフィードバック制御する。これにより、フォトレジスト塗布、露光、現像の各工程の条件を可変設定することにより安定した半導体製造ができる。
フォトレジスト塗布前、フォトレジスト塗布後、露光・現像後における各検査は、画像データIm1とIm2との差画像データ(Im2−Im1)と、画像データIm3とマスタ画像データIRef3との差画像データ(IRef3−Im3)と、画像データIm3とIm1との差画像データ(Im3−Im1)と、差画像データ(IRef2−IRef1)−(Im2−Im1)と、差画像データ(IRef3−IRef1)−(Im3−Im1)とに基づいて行なう。これにより、コータ/デベロッパー(C/D)10内でのフォトレジスト塗布、現像の各処理状態が余すところなく的確に検査でき、この検査結果に応じてコータ/デベロッパー(C/D)10に対する最適なフィードバック制御ができる。
工程処理部84は、1回目のフォトリソグラフィ工程での処理状態の検査結果から半導体ウエハ1の良品又はリワーク可能な不良品を検出し、この不良品の半導体ウエハ1をリワーク装置16で修復する。これにより、1回目のフォトリソグラフィ工程での処理で不良品となった半導体ウエハ1を再びフォトリソグラフィ処理して良品の半導体ウエハ1にすることができ、無駄にする半導体ウエハ1を減少できる。
さらに、不良と検査された回数が所定の不良回数以上になると、当該不良の半導体ウエハ1をNGと判断し、半導体ウエハ1自体に問題があるとして破棄できる。
フォトレジスト塗布前、フォトレジスト塗布後、露光・現像後における半導体ウエハ1の表面欠陥検査がコータ/デベロッパー(C/D)10と露光機11とからなる半導体製造装置内においてインラインでできる。そして、半導体ウエハ1の表面欠陥検査結果に基づいてコータ14、露光機11及びデベロッパー15の動作条件をフィードバック制御できる。
又、画像データIm3とIm1との差画像データ(Im3−Im1)から1回のフォトリソグラフィ工程全体での処理状態を検査できる。
フォトレジスト塗布後の検査結果と露光・現像後の検査結果とを比較することにより、フォトレジスト塗布後の検査結果から不良が検出されず、露光・現像後の検査結果から不良が検出されれば、露光・現像の工程において不良発生の原因があることが判明する。
各画像データIm1〜Im3を画像解析処理することにより、フォトレジスト塗布、露光・現像の各工程における半導体ウエハ1の表面上における膜厚むら、塵埃、傷などの欠陥をインラインで検出でき、かつ欠陥の種類、数、位置、面積などの情報をインラインで取得できる。
定期的に標準の半導体ウエハを1枚〜枚数流すことにより、コータ14における温度、湿度、フォトレジストタンク22内のフォトレジスト3の液温度、フォトレジスト3の滴下量、モータ17の回転数及びその回転時間を校正できる。又、エッジリンスカット機47におけるリンス液の滴下量、露光機11における光源50による露光量、光学系によるフォーカス量、XYZチルト機構56へのチルティング、デベロッパー15における現像液の容量、温度なども自動的に校正できる。
次に、本発明の第2の実施の形態について図面を参照して説明する。なお、図1と同一部分には同一符号を付してその詳しい説明は省略する。
図17は半導体製造装置の構成図である。欠陥抽出部100は、第1〜第3の検査部60〜62によりそれぞれ取得された各画像データIm1〜Im3を取り込み、各画像データIm1〜Im3に基づいてフォトレジスト塗布前、フォトレジスト塗布後、露光・現像後における半導体ウエハ1上の欠陥を抽出する。
欠陥分類部101は、以下に列挙する欠陥抽出部100により抽出された半導体ウエハ1上の欠陥部の特徴量を求める。
a:露光機11において露光光の1ショットをマスク53を通して半導体ウエハ1の表面上に縮小投影したときのショットに依存する特徴量、
b:露光機11において1ショットの露光光を半導体ウエハ1の表面上に縮小投影したときのショットの傾きに依存する特徴量、
c:露光機11において露光光を連続して照射した場合に依存する特徴量、半導体ウエハ1の表面上に照射する露光光の抜けに依存する特徴量、
d:露光機11において半導体ウエハ1の全面に露光光を照射しなかった場合に依存する特徴量、
e:露光機11において半導体ウエハ1の表面上に露光光を照射したときのショットの周辺における異常例えばパターン欠けに依存する特徴量、
f:露光機11において半導体ウエハ1の表面上に縮小投影したマスクパターンが異なる場合に依存する特徴量、
g:現像処理におけるパターンだれに依存する特徴量、
h:第1〜第3の検査部60〜62において、回折画像データを取得するときの半導体ウエハ1からの回折光の変化を示す特徴量、
i:第1〜第3の検査部60〜62において、回折画像データを取得するときの半導体ウエハ1からの回折光の異常を示す特徴量、
j:第1〜第3の検査部60〜62において、干渉画像データを取得するときの半導体ウエハ1からの干渉光の異常を示す特徴量、
k:半導体ウエハ1の円周縁上のむら、凹凸形状に依存する特徴量、
l:半導体ウエハ1の表面に現れる円心状の形状に依存する特徴量、
m:半導体ウエハ1の表面に現れる細長い形状に依存する特徴量、
n:半導体ウエハ1の表面に現れる斜方状の形状に依存する特徴量、
o:露光後や現像後における半導体ウエハ1の表面上の正常なパターンに依存する特徴量、
p:コータ14での回転むらに依存する特徴量、
q:半導体ウエハ1の全面が良品の半導体ウエハ1の全面と異なる全面異常に依存する特徴量、などである。
欠陥解析部102は、欠陥分類部101により求められた欠陥部の特徴量を受け取り、特徴量から欠陥部の種類を解析する。以下、欠陥部の種類の解析の一例を列挙する。
a:ショットに依存、回折光変化、パターンだれ、露光量などの依存する各特徴量から欠陥部は、デフォーカスであると判定する。
b:ショットに依存、ショットの傾き、露光光の連続性などの依存する各特徴量から欠陥部は、チルト異常であると判定する。
c:ショット抜け、全面エラーなどの依存する各特徴量から欠陥部は、未露光であると判定する。
d:ショット周辺異常、パターン欠けなどの依存する各特徴量から欠陥部は、マスキングプレートミスであると判定する。
e:ショットに依存、干渉異常、回折異常などの依存する各特徴量から欠陥部は、アライメントミスであると判定する。
f:パターンが異なる、全面異常などの依存する各特徴量から欠陥部は、マスク違いであると判定する。
g:半導体ウエハ1の円周縁上のむら、凹凸形状に依存する各特徴量から欠陥部は、塗布むらであると判定する。
h:半導体ウエハ1の円周縁上のむら、表面に現れる円心状の形状に依存する各特徴量から欠陥部は、レジスト塗布過少であると判定する。
i:半導体ウエハ1の表面に現れる円心状の形状、細長い形状に依存する各特徴量から欠陥部は、異常むらであると判定する。
j:半導体ウエハ1の表面に現れる斜方状の形状、全面異常に依存する各特徴量から欠陥部は、現像不良であると判定する。
k:全面異常、パターン正常に依存する各特徴量から欠陥部は、ベーク過多であると判定する。
l:全面異常に依存する特徴量から欠陥部は、レジスト違いであると判定する。
m:回転状むらに依存する特徴量から欠陥部は、レジストの粘度過多であると判定する、などである。
欠陥解析部102は、解析した欠陥部の種類を詳細に測定するために最適な検査方法を図18に示す検査方法選定テーブル103を用いて選定する。検査方法選定テーブル93には、エッジ検査、膜厚検査、分光検査、線幅検査、重ね合わせ検査及びミクロ検査に対してそれぞれ欠陥部の種類が書き込まれている。
エッジ検査は、例えば塗布むら、塗布過少、マスキングプレートミスなどの欠陥部を記載する。膜厚検査は、例えばアライメントミス、塗布むら、塗布過少、塗布過多などの欠陥部を記載する。従って、欠陥解析部102は、欠陥部の種類が例えば塗布むらであれば、検査方法選定テーブル103からエッジ検査を選定する。
欠陥解析部102は、欠陥分類部101から受け取った欠陥部の特徴量を測定データベース104に格納し、かつ解析結果である欠陥部の種類や選定した検査方法を測定データベース104に格納する。又、欠陥解析部102は、エッジ検査、膜厚検査、分光検査、線幅検査、重ね合わせ検査及びミクロ検査により得られた各測定データを測定データベース104に格納する。
検査管理部105は、欠陥解析部92により選定された検査方法を受け取り、検査方法を実行する検査装置、例えばエッジ検査装置106、膜厚検査装置107、分光検査装置108、線幅検査装置109、重ね合わせ検査装置110又はミクロ検査装置111を選択して検査動作する。なお、検査管理部105は、1台の検査装置に限らず、複数台の検査装置を組み合わさて検査動作する。
エッジ検査装置106は、半導体ウエハ1の円周縁におけるエッジリンスカット幅E、欠け、クラックなどを検査する。
膜厚検査装置107は、半導体ウエハ1表面上に形成される膜厚、例えばレジストの膜厚を検査する。
分光検査装置108は、半導体ウエハ1表面上に照明光を照射したときの反射光の分光を測定する。
線幅検査装置109は、半導体ウエハ1表面上に形成されている例えば微細なパターンの線幅などを検査する。
重ね合わせ検査装置110は、半導体ウエハ1表面上にパターンを転写したり、半導体ウエハ1表面上に形成されたパターンのアライメントを測定する。
ミクロ検査装置111は、半導体ウエハ1表面上における特定の領域を顕微鏡を用いて拡大し、拡大像から半導体ウエハ1表面上における欠陥部を検査する。
又、検査管理部105は、エッジ検査装置106、膜厚検査装置107、分光検査装置108、線幅検査装置109、重ね合わせ検査装置110又はミクロ検査装置111により得られた各測定データを欠陥解析部102を通して測定データベース104に格納し、かつプロセス制御部112に送る。
プロセス制御部102は、エッジ検査装置96、膜厚検査装置97、分光検査装置98、線幅検査装置99、重ね合わせ検査装置100及びミクロ検査装置101からの各測定データを受け取り、各測定データに基づいてコータ14、露光機11及びデベロッパー15の動作条件をフィードバック制御する。
次に、上記の如く構成された装置の動作について説明する。
欠陥抽出部100は、第1〜第3の検査部60〜62によりそれぞれ取得された各画像データIm1〜Im3に基づいてフォトレジスト塗布前、フォトレジスト塗布後、露光・現像後における上記各差画像データから半導体ウエハ1上の欠陥部を抽出する。
欠陥部は、例えば塵埃、傷、図14に示すようにフォトレジスト3の塗布されない部分s1やフォトレジスト膜厚が所定の膜厚よりも厚い部分s2、フォトレジスト膜厚が所定の膜厚よりも薄い部分s3、図4Bに示すエッジリンスカット幅Eが許容範囲内にない部分である。
欠陥分類部101は、欠陥抽出部100により抽出された欠陥部の特徴量を求める。
欠陥解析部102は、欠陥分類部101により求められた欠陥部の特徴量を受け取り、特徴量から欠陥部の種類を解析する。そして、欠陥解析部102は、欠陥部の種類の解析結果から当該欠陥部の種類を詳細に測定するために最適な検査方法を図18に示す検査方法選定テーブル103から選定する。
これと共に欠陥解析部102は、欠陥分類部101から受け取った欠陥部の特徴量を測定データベース104に格納し、かつ解析結果である欠陥部の種類や選定した検査方法を測定データベース104に格納する。
次に、検査管理部105は、欠陥解析部102により選定された検査方法を受け取り、この検査方法を実行する少なくとも1台の検査装置106〜111を選択して検査動作させる。
エッジ検査装置106、膜厚検査装置107、分光検査装置108、線幅検査装置109、重ね合わせ検査装置110又はミクロ検査装置111により測定が行われると、各検査装置106〜111から出力される各測定データは、検査管理部105に送られる。
検査管理部105は、各検査装置106〜111からの各測定データを欠陥解析部102を通して測定データベース104に格納すると共に、プロセス制御部112に送る。
プロセス制御部112は、各検査装置106〜111からの各測定データを受け取り、各測定データに基づいてコータ14、露光機11及びデベロッパー15の動作条件をフィードバック制御する。例えば、プロセス制御部102は、エッジ検査装置96や膜厚検査装置97などの各測定データに基づいてフォトレジスト3の塗布状態に応じてコータ14の動作条件を変更する。又、プロセス制御部102は、例えば分光検査装置98や線幅検査装置99などの各測定データに基づいて露光機11の動作条件を変更する。
このように上記第2の実施の形態においては、各画像データIm1〜Im3に基づいて抽出された半導体ウエハ1上の欠陥部の特徴量から半導体ウエハ1の欠陥部を詳細に検査する方法を選定し、選定された検査方法を実行する各検査装置106〜111を動作させて各測定データを取得し、各測定データに基づいてコータ14、露光機11及びデベロッパー15の動作条件をフィードバック制御する。
これにより、半導体ウエハ1の欠陥部の種類に応じて最適な検査の方法を選定でき、欠陥部に対する詳細な検査な測定ができる。そして、検査により取得される測定データに基づいてコータ14、露光機11及びデベロッパー15の動作条件を適正にフィードバック制御できる。この結果、フォトレジスト塗布、露光、現像の各工程の処理条件を適正に設定して、より安定した半導体製造ができる。
次に、本発明の第3の実施の形態について図面を参照して説明する。第3の実施の形態は、第1又は第2の実施の形態を図19に示す半導体製造装置に適用したものである。
六角形の装置筐体120の内部には、搬送ロボット121を中心として放射状にカセット122、検査装置123、コータ124、露光機125、デベロッパ126、リワーク装置127及びエッチング装置128が設けられている。
カセット122は、半導体ウエハ1を収納する。カセット122は、装置筐体120の出入口129を通して搬入・搬出される。
検査装置123は、第1の実施の形態における第1〜第3(第4)の検査部60〜62(69)と、表面欠陥検査装置63と、工程制御装置87とを組み込んでいる。
表面欠陥検査装置63は、第2の実施の形態で説明したのと同様に、欠陥抽出部100、欠陥分類部101、欠陥解析部102、検査方法選定テーブル103、測定データベース104、検査管理部105、エッジ検査装置106、膜厚検査装置107、分光検査装置108、線幅検査装置109、重ね合わせ検査装置110、ミクロ検査装置111及びプロセス制御部112を組み込んでいる。
搬送ロボット121は、半導体ウエハ1をカセット122から取り出し、フォトリソグラフィ工程の処理順序に従って検査装置123、コータ124、検査装置123、露光機125、検査装置123、デベロッパ126、検査装置123の順に搬送する。
検査装置123により半導体ウエハ1の不良品が判定された場合、搬送ロボット121は、半導体ウエハ1をリワーク装置118に搬送し、再度フォトリソグラフィ工程に投入する。
このような構成の装置であっても、第1又は第2の実施の形態で説明した装置と同様に、検査装置123によりコータ124、露光機125、デベロッパ126、エッチング装置128での各処理結果を検査し、各検査結果に応じてコータ124、露光機125、デベロッパ126、エッチング装置128に対して個別に各動作条件をフィードバック制御できる。
エッチング装置128を組み込んだので、1つの装置筐体120内でパターニングができる。
図20は第3の実施の形態に示す装置の応用例を示す構成図である。各装置筐体120は、六角形の各壁が相互に嵌め合うように配置されている。各装置筐体120の各出入口129は、相対向するように設けられ、半導体ウエハ1の搬送路f1、f2を確保している。
各装置筐体120は、半導体ウエハ1上に形成する第1層目の膜形成工程〜第n層目の膜形成工程の順に複数配置されている。各装置筐体120内では、半導体ウエハ1の表面上に1層の膜を形成するためにフォトリソグラフィ工程とエッチングの処理とを行う。
そして、半導体ウエハ1は、各装置筐体120に順次搬送されて複数回のフォトリソグラフィ工程とエッチング処理とが行なわれる。
多品種少量生産の半導体ウエハ1を製造する場合は、1つの装置筐体120内でフォトリソグラフィ工程とエッチング処理とを複数回繰り返すことにより半導体ウエハ1の表面上に第1層〜第n層の膜を順次形成すればよい。
このように半導体ウエハ1に対して複数回フォトリソグラフィ工程を繰り返して処理する装置であっても、コータ124、露光機125及びデベロッパー126の動作条件を適正にフィードバック制御でき、より安定した半導体製造ができる。
なお、本発明は、第1乃至第3の実施の形態に限定されるものでない。
例えば、第1〜第3の検査部60〜62は、図8に示す構成に限定されるものでない。例えば、照明部66から照射される照明光をライン状とせず、半導体ウエハ1の表面全体を一括して照明するか、又は半導体ウエハ1の表面を部分的にスポット照明するようにしてもよい。
一括照明の場合は、面状の照明光により半導体ウエハ1の表面全体を平均的に照明する。これにより、半導体ウエハ1の全領域が一括して撮像できる。スポット照明の場合は、点状の照明光により半導体ウエハ1上の所望の領域のみ照明する。これにより、半導体ウエハ1の所望の領域のみが撮像できる。
半導体ウエハ1の外観検査は、半導体ウエハ1の表面上における互いに隣接する所定サイズの各領域の画像データを取得し、これら画像データ同士を比較して欠陥部を検出してもよい。又、半導体ウエハ1の外観検査は、半導体ウエハ1の表面全体の画像データを取得し、画像データから互いに隣接する各領域の各画像データを抽出し、各画像データ同士を比較して欠陥部を検出してもよい。
このような外観検査は、良品の半導体ウエハを入手しにくいライン立ち上げ時に有効である。ラインの安定した後は、良品の半導体ウエハと比較する良品比較方式に切り換える。
コータ14、デベロッパー15、露光機11の各フィードバック制御は、コータ14、デベロッパー15、露光機11における半導体ウエハ1の搬入口と搬出口にそれぞれ第1〜第3の検査部60〜62と同様の各検査部を配置し、各検査部の検査結果に応じて個別にフィードバック制御してもよい。
第2の実施の形態に用いる検査装置106〜111は、コータ14、デベロッパー15、露光機11などの各種半導体製造装置で発生する各種欠陥、及び動作条件による特有の現象を検出できるものであれば、パターン検査装置や走査型電子顕微鏡やエッジ検査装置等の各種検査装置を用いてもよい。
産業上の利用可能性
本発明は、例えば液晶ディスプレイや有機ELディスプレイなどのフラットパネルディスプレイに用いられるガラス基板の表面欠陥検査、ガラス基板上に形成される各画素の各表示電極の線幅検査やパターン検査などに用いられる。
【図面の簡単な説明】
図1Aは本発明に係わる半導体製造装置の第1の実施の形態を示す構成図。
図1Bは同装置におけるカセット、リワーク装置及び搬出ロボットの配置例を示す図。
図2は同装置におけるコータの構成図。
図3はレジストの粘度をパラメータとしたコータの回転数とレジスト膜厚との関係を示す図。
図4Aはエッジリンスカット機の構成図。
図4Bはエッジリンスカット幅を示す図。
図5は半導体ウエハ外周縁のフォトレジストのカットを示す図。
図6は本発明に係わる半導体製造装置の第1の実施の形態におけるデベロッパーの構成図。
図7は同装置における露光機の構成図。
図8は同装置における第1〜第3の検査部の構成図。
図9は同装置における表面欠陥検査装置の構成図。
図10は同装置における照明部の傾き角度に対する輝度値との関係を示す図。
図11は同装置における検査処理部の構成図。
図12は同装置におけるエッジリンスカット幅の検出箇所を示す図。
図13は同装置における工程制御装置の構成図。
図14は同装置におけるフォトレジスト塗布の不良を示す模式図。
図15は同装置における半導体ウエハが傾いたときの露光状態を示す模式図。
図16は同装置における現像不良を示す模式図。
図17は本発明に係わる半導体製造装置の第2の実施の形態を示す構成図。
図18は同装置における欠陥データベースの模式図。
図19は本発明に係わる半導体製造装置の第3の実施の形態を示す構成図。
図20は同装置の応用例を示す構成図。
図21Aは半導体製造工程におけるフォトリソグラフィー工程を示す図。
図21Bは半導体製造工程におけるフォトリソグラフィー工程を示す図。
図21Cは半導体製造工程におけるフォトリソグラフィー工程を示す図。
図21Dは半導体製造工程におけるフォトリソグラフィー工程を示す図。
図21Eは半導体製造工程におけるフォトリソグラフィー工程を示す図。
図21Fは半導体製造工程におけるフォトリソグラフィー工程を示す図。
図21Gは半導体製造工程におけるフォトリソグラフィー工程を示す図。
Claims (14)
- 半導体製造ラインの各製造工程で半導体基板を加工処理する半導体製造方法において、
前記各製造工程に配置された製造装置に搬入される前記半導体基板を加工処理前と加工処理後にそれぞれ画像データを取得し、前記加工処理前の画像データ又は良品のマスタ画像データと前記加工処理後の画像データから前記製造装置の処理条件に起因する欠陥を検出し、この検出結果に基づいて前記製造装置の処理条件を変更制御して前記半導体基板を加工処理することを特徴とする半導体製造方法。 - 半導体製造ラインの各製造工程で半導体基板を加工処理する半導体製造方法において、
前記半導体製造ラインのフォトリソグラフィ工程に搬入される前記半導体基板を少なくとも加工処理前と加工処理後にそれぞれ画像データを取得し、これらの画像データから前記フォトリソグラフィ工程に配置されるレジストを塗布するコータ、パターンを焼き付ける露光機、現像するデベロッパーの各処理条件に起因する欠陥を検出し、この検出結果に基づき前記コータ、前記露光機、前記デベロッパーの少なくとも一つの処理条件を変更制御して前記半導体基板を加工処理することを特徴とする半導体製造方法。 - 前記フォトリソグラフィ工程は、前記半導体基板に対してレジストを塗布するレジスト塗布工程と、
前記レジストに対して露光を行なってパターンを焼き付ける露光工程と、
前記レジストを現像する現像工程とからなり、
前記レジスト塗布工程においてレジスト塗布前と塗布後の画像データとの差画像データからレジスト工程に配置されるコータの処理条件に起因する欠陥を検出し、また、前記露光・現像工程後の画像データと予め記憶された現像後の良品画像データとの差画像データから露光機とデベロッパーのいづれか一方の処理条件に起因する欠陥を検出することを特徴とする請求項2記載の半導体製造方法。 - 前記各工程で前記半導体基板が不良品で再生可能と判断されると、当該半導体基板はリワーク工程を介して不良レジストを剥離した後、前記レジスト塗布工程に投入されることを特徴とする請求項2記載の半導体製造方法。
- 前記各工程で前記半導体基板が複数回不良品と判断されたとき、当該半導体基板を前記工程中から排出することを特徴とする請求項2記載の半導体製造方法。
- 半導体製造ラインの各製造工程に配置され半導体基板に種々の加工を施す各種の半導体製造システムにおいて、
前記各製造工程に配置された前記各半導体製造装置の少なくとも一つに搬入される半導体基板に対して搬入前と搬入後の画像データを取得する欠陥検査部と、
前記欠陥検査部で取得された画像データから前記対象となる半導体製造装置の処理条件に起因する欠陥を求め、当該半導体製造装置の処理条件を制御する制御手段と、
を具備したことを特徴とする半導体製造システム。 - 前記各種の半導体製造装置は、前記半導体製造ラインのフォトリソグラフィ工程に配置されるレジストを塗布するコータ、パターンを焼き付ける露光機、現像処理するデベロッパーからなり、
前記欠陥検査部は、前記レジストが塗布される前とその後前記制御手段は、前記第1と第2の検査部の画像データの差画像データから前記コータの処理条件に起因する欠陥を検出し、また、前記第3の検出部の画像データと予め記録された現像後の良品画像データとの差画像データから前記露光機及び前記デベロッパーのいずれか一方の動作条件に起因する欠陥を検出し、前記コータ、前記露光機、前記デベロッパーの処理条件を変更制御することを特徴とする請求項6記載の半導体製造システム。 - 前記欠陥検査部は、前記レジストが塗布される前の前記半導体基板の画像を取得する第1の検査部、及び前記デベロッパーの現像処理後の前記半導体基板の画像を取得する第3の検査部とからなり、
前記制御手段は、前記第1の検査部で取得された前記レジストが塗布される前の画像データと前記第3の検査部で取得された前記現像処理後の画像データ又は予め記憶された現像後のマスタ画像データから1回目の前記フォトリソグラフィ工程での処理結果を検査し、この検査結果から前記コータ、前記露光機及び前記デベロッパーの処理条件を変更制御することを特徴とする請求項7記載の半導体製造システム。 - 前記制御手段は、前記コータの処理条件として温度、前記レジストの前記半導体基板への滴下量、前記半導体基板の回転速度、レジストカット幅の少なくとも一つをフィードバック制御し、
前記露光機の処理条件として露光量、デフォーカス、マスク違い、前記マスクにおけるマスキングブレード、前記マスク上の欠陥、二重露光、未露光、アライメントの少なくとも一つをフィードバック制御し、
前記デベロッパーの処理条件として現像液の容量、温度をフィードバック制御することを特徴とする請求項7記載の半導体製造システム。 - 前記第1の検査部と第3の検査部との間に不良と判断された前記半導体基板のレジストを剥離処理するリワーク装置を配置し、不良品の半導体基板のレジストをリワーク装置で剥離した後に、前記第1の検査部を介して前記コータに再投入することを特徴とする請求項7記載の半導体製造システム。
- 前記各種の半導体製造装置は、前記半導体製造ラインのフォトリソグラフィ工程を構成するレジストを塗布するコータ、パターンを焼き付ける露光機、現像処理するデベロッパー、不良品の半導体基板のレジストを剥離するリワーク装置からなり、
前記検査部は半導体基板全面を検査できるマクロ検査と詳細な検査を行なう検査結果からなるもので、搬送ロボットを中心に前記半導体基板を収納するカセットと前記コータ、前記露光機、前記デベロッパー、前記リワーク装置を放射状に配置したことを特徴とする請求項6記載の半導体製造システム。 - 前記各種の半導体装置に、前記デベロッパーで現像処理された半導体基板をエッチング処理するエッチング装置をさらに加えたことを特徴とする請求項11記載の半導体製造システム。
- 前記半導体製造ラインに前記半導体製造を代えて校正用の半導体基板を定期的に投入することにより、前記制御手段は、半導体製造ラインの各製造工程に配置された半導体製造装置に対して自動メンテナンスを行なうことを特徴とする請求項6記載の半導体製造システム。
- 前記制御手段は、前記欠陥検査部で取得された画像データから前記対象となる半導体製造装置の処理条件に起因する欠陥を特定できないときに、この欠陥の特徴量から詳細な検査を行なう検査方法を選定し、ライン外に配置されたエッジ検査装置、膜厚検査装置、分光検査装置、線幅測定装置、重ね合わせ検査装置およびミクロ検査装置のいずれかにより詳細検査することを特徴とする請求項6記載の半導体製造システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003575412A JP4842513B2 (ja) | 2002-03-12 | 2003-03-12 | 半導体製造方法及びその装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002067374 | 2002-03-12 | ||
JP2002067374 | 2002-03-12 | ||
JP2003575412A JP4842513B2 (ja) | 2002-03-12 | 2003-03-12 | 半導体製造方法及びその装置 |
PCT/JP2003/002939 WO2003077291A1 (fr) | 2002-03-12 | 2003-03-12 | Procede de fabrication de semi-conducteurs et dispositif d'usinage associe |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003077291A1 true JPWO2003077291A1 (ja) | 2005-07-07 |
JP4842513B2 JP4842513B2 (ja) | 2011-12-21 |
Family
ID=27800282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003575412A Expired - Fee Related JP4842513B2 (ja) | 2002-03-12 | 2003-03-12 | 半導体製造方法及びその装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20050037272A1 (ja) |
JP (1) | JP4842513B2 (ja) |
KR (1) | KR20040101289A (ja) |
CN (1) | CN1656601A (ja) |
AU (1) | AU2003220830A1 (ja) |
WO (1) | WO2003077291A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219746A (ja) * | 2015-05-26 | 2016-12-22 | 株式会社Screenホールディングス | 検査装置および基板処理装置 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3787123B2 (ja) * | 2003-02-13 | 2006-06-21 | 株式会社東芝 | 検査方法、プロセッサ及び半導体装置の製造方法 |
JP3882840B2 (ja) * | 2004-03-01 | 2007-02-21 | オムロン株式会社 | はんだ印刷検査方法、およびこの方法を用いたはんだ印刷検査機ならびにはんだ印刷検査システム |
DE102004029012B4 (de) * | 2004-06-16 | 2006-11-09 | Leica Microsystems Semiconductor Gmbh | Verfahren zur Inspektion eines Wafers |
JP3972941B2 (ja) | 2004-06-30 | 2007-09-05 | オムロン株式会社 | 部品実装基板用のはんだ印刷検査方法およびはんだ印刷検査用の検査機 |
JP4295175B2 (ja) * | 2004-08-05 | 2009-07-15 | 東京エレクトロン株式会社 | 塗布成膜装置及び塗布成膜方法 |
WO2006023612A2 (en) * | 2004-08-19 | 2006-03-02 | Zetetic Institute | Sub-nanometer overlay, critical dimension, and lithography tool projection optic metrology systems based on measurement of exposure induced changes in photoresist on wafers |
JP4449697B2 (ja) | 2004-10-26 | 2010-04-14 | 株式会社ニコン | 重ね合わせ検査システム |
JP4449698B2 (ja) | 2004-10-26 | 2010-04-14 | 株式会社ニコン | 重ね合わせ検査システム |
US20060129265A1 (en) * | 2004-12-11 | 2006-06-15 | Ouchi Norman K | Directed defective item repair system and methods |
JP2006222284A (ja) * | 2005-02-10 | 2006-08-24 | Toshiba Corp | パターン形成方法、及び半導体装置の製造方法 |
US8647538B2 (en) | 2005-04-08 | 2014-02-11 | Transitions Optical, Inc. | Photochromic compounds having at least two photochromic moieties |
US20060228557A1 (en) * | 2005-04-08 | 2006-10-12 | Beon-Kyu Kim | Photochromic materials having extended pi-conjugated systems and compositions and articles including the same |
US7556750B2 (en) | 2005-04-08 | 2009-07-07 | Transitions Optical, Inc. | Photochromic materials with reactive substituents |
US9037280B2 (en) | 2005-06-06 | 2015-05-19 | Kla-Tencor Technologies Corp. | Computer-implemented methods for performing one or more defect-related functions |
TWI430040B (zh) * | 2005-09-09 | 2014-03-11 | 尼康股份有限公司 | Analytical method, exposure method and component manufacturing method |
US8111374B2 (en) | 2005-09-09 | 2012-02-07 | Nikon Corporation | Analysis method, exposure method, and device manufacturing method |
JP2007212230A (ja) * | 2006-02-08 | 2007-08-23 | Tokyo Electron Ltd | 欠陥検査方法,欠陥検査システム及びコンピュータプログラム |
WO2007102484A1 (ja) * | 2006-03-07 | 2007-09-13 | Nikon Corporation | デバイス製造方法、デバイス製造システム及び測定検査装置 |
US7553678B2 (en) * | 2006-03-17 | 2009-06-30 | United Microelectronics Corp. | Method for detecting semiconductor manufacturing conditions |
JP2007266074A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 半導体装置の製造方法及び液浸リソグラフィーシステム |
CN101385125B (zh) * | 2006-05-22 | 2011-04-13 | 株式会社尼康 | 曝光方法及装置、维修方法、以及组件制造方法 |
US7856939B2 (en) * | 2006-08-28 | 2010-12-28 | Transitions Optical, Inc. | Recirculation spin coater with optical controls |
JP4813322B2 (ja) * | 2006-10-17 | 2011-11-09 | シャープ株式会社 | 基板修復システム、基板修復方法、プログラム及びコンピュータ読み取り可能な記録媒体 |
KR100846960B1 (ko) * | 2006-12-28 | 2008-07-17 | 동부일렉트로닉스 주식회사 | 반도체 소자의 포토레지스트 제거 공정의 안정화 방법 |
US20080186481A1 (en) * | 2007-02-06 | 2008-08-07 | Chien-Lung Chen | Optical vision inspection apparatus |
US8435593B2 (en) * | 2007-05-22 | 2013-05-07 | Asml Netherlands B.V. | Method of inspecting a substrate and method of preparing a substrate for lithography |
JP5067049B2 (ja) * | 2007-07-12 | 2012-11-07 | 株式会社ニコン | 端部検査装置、及び被検査体の端部検査方法 |
CN102288138A (zh) * | 2011-06-27 | 2011-12-21 | 上海卓晶半导体科技有限公司 | 半导体基片自动测试设备 |
CN102446337A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种缺陷通报系统 |
US8948494B2 (en) | 2012-11-12 | 2015-02-03 | Kla-Tencor Corp. | Unbiased wafer defect samples |
TW201422401A (zh) * | 2012-12-03 | 2014-06-16 | Hon Hai Prec Ind Co Ltd | 成品取出的檢測系統及檢測方法 |
JP6022431B2 (ja) * | 2013-10-17 | 2016-11-09 | 東京エレクトロン株式会社 | 基板液処理装置及び基板液処理方法 |
KR102238648B1 (ko) * | 2014-06-03 | 2021-04-09 | 삼성전자주식회사 | 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법 |
TWI627588B (zh) | 2015-04-23 | 2018-06-21 | 日商思可林集團股份有限公司 | 檢查裝置及基板處理裝置 |
JP6329923B2 (ja) * | 2015-06-08 | 2018-05-23 | 東京エレクトロン株式会社 | 基板の検査方法、コンピュータ記憶媒体及び基板検査装置 |
JP6680040B2 (ja) * | 2016-03-30 | 2020-04-15 | 東京エレクトロン株式会社 | 基板処理装置、液処理方法、及び記憶媒体 |
JP6752638B2 (ja) * | 2016-06-27 | 2020-09-09 | 株式会社ディスコ | 内部クラック検出方法、および内部クラック検出装置 |
US10109046B2 (en) * | 2016-07-19 | 2018-10-23 | Globalfoundries Inc. | Methods of detecting faults in real-time for semiconductor wafers |
JP2019036634A (ja) * | 2017-08-15 | 2019-03-07 | 東京エレクトロン株式会社 | 基板処理装置 |
WO2019047244A1 (zh) * | 2017-09-11 | 2019-03-14 | 深圳市柔宇科技有限公司 | 机械手臂、曝光机前单元和温度控制方法 |
US11048163B2 (en) * | 2017-11-07 | 2021-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inspection method of a photomask and an inspection system |
KR102247828B1 (ko) * | 2018-07-23 | 2021-05-04 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
US11430677B2 (en) * | 2018-10-30 | 2022-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer taping apparatus and method |
CN110045582B (zh) * | 2019-04-19 | 2020-12-18 | 东莞市多普光电设备有限公司 | 一种基于数字微镜ldi的装置及倾斜扫描方法 |
KR102277979B1 (ko) * | 2019-07-18 | 2021-07-15 | 세메스 주식회사 | 기판 처리 방법 |
WO2021065951A1 (ja) * | 2019-09-30 | 2021-04-08 | 太陽インキ製造株式会社 | 配線基板用基材の再利用方法 |
JP7028285B2 (ja) * | 2020-07-13 | 2022-03-02 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法及び記憶媒体 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230516A (ja) * | 1990-02-06 | 1991-10-14 | Mitsubishi Electric Corp | レジスト塗布装置 |
JPH1070069A (ja) * | 1996-08-28 | 1998-03-10 | Canon Inc | 半導体露光装置におけるごみ検出装置 |
JPH10261692A (ja) * | 1997-03-19 | 1998-09-29 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2000114166A (ja) * | 1998-07-14 | 2000-04-21 | Nova Measuring Instruments Ltd | 所定のフォトリソグラフィ工程に従って基板を加工する装置及びその方法 |
JP2000235949A (ja) * | 1998-12-17 | 2000-08-29 | Tokyo Electron Ltd | 塗布現像処理装置及び塗布現像処理方法 |
JP2001118781A (ja) * | 1999-10-20 | 2001-04-27 | United Microelectronics Corp | ビデオセンサ利用のレジストコーティング状況検査方法及び装置 |
JP2003031488A (ja) * | 2001-07-19 | 2003-01-31 | Dainippon Screen Mfg Co Ltd | 現像装置および基板処理方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1909318A3 (en) * | 1996-03-19 | 2009-12-09 | Hitachi, Ltd. | Process management system |
KR0172801B1 (ko) * | 1996-06-24 | 1999-03-20 | 김주용 | 공정 마진 테스트용 포토 마스크와 테스트 방법 |
EP0930498A3 (en) * | 1997-12-26 | 1999-11-17 | Nidek Co., Ltd. | Inspection apparatus and method for detecting defects |
EP0932194A1 (en) * | 1997-12-30 | 1999-07-28 | International Business Machines Corporation | Method and system for semiconductor wafer fabrication process real-time in-situ interactive supervision |
US5985497A (en) * | 1998-02-03 | 1999-11-16 | Advanced Micro Devices, Inc. | Method for reducing defects in a semiconductor lithographic process |
US6281962B1 (en) * | 1998-12-17 | 2001-08-28 | Tokyo Electron Limited | Processing apparatus for coating substrate with resist and developing exposed resist including inspection equipment for inspecting substrate and processing method thereof |
JP2002373843A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | 塗布装置及び塗布膜厚制御方法 |
JP3904419B2 (ja) * | 2001-09-13 | 2007-04-11 | 株式会社日立製作所 | 検査装置および検査システム |
CN1260800C (zh) * | 2001-09-19 | 2006-06-21 | 奥林巴斯光学工业株式会社 | 半导体晶片检查设备 |
JP3916468B2 (ja) * | 2002-01-11 | 2007-05-16 | 東京エレクトロン株式会社 | 基板処理装置および基板処理方法 |
US6724476B1 (en) * | 2002-10-01 | 2004-04-20 | Advanced Micro Devices, Inc. | Low defect metrology approach on clean track using integrated metrology |
-
2003
- 2003-03-12 WO PCT/JP2003/002939 patent/WO2003077291A1/ja active Application Filing
- 2003-03-12 JP JP2003575412A patent/JP4842513B2/ja not_active Expired - Fee Related
- 2003-03-12 CN CN03805802.2A patent/CN1656601A/zh active Pending
- 2003-03-12 KR KR10-2004-7014173A patent/KR20040101289A/ko not_active Application Discontinuation
- 2003-03-12 AU AU2003220830A patent/AU2003220830A1/en not_active Abandoned
-
2004
- 2004-09-07 US US10/935,467 patent/US20050037272A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230516A (ja) * | 1990-02-06 | 1991-10-14 | Mitsubishi Electric Corp | レジスト塗布装置 |
JPH1070069A (ja) * | 1996-08-28 | 1998-03-10 | Canon Inc | 半導体露光装置におけるごみ検出装置 |
JPH10261692A (ja) * | 1997-03-19 | 1998-09-29 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
JP2000114166A (ja) * | 1998-07-14 | 2000-04-21 | Nova Measuring Instruments Ltd | 所定のフォトリソグラフィ工程に従って基板を加工する装置及びその方法 |
JP2000235949A (ja) * | 1998-12-17 | 2000-08-29 | Tokyo Electron Ltd | 塗布現像処理装置及び塗布現像処理方法 |
JP2001118781A (ja) * | 1999-10-20 | 2001-04-27 | United Microelectronics Corp | ビデオセンサ利用のレジストコーティング状況検査方法及び装置 |
JP2003031488A (ja) * | 2001-07-19 | 2003-01-31 | Dainippon Screen Mfg Co Ltd | 現像装置および基板処理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219746A (ja) * | 2015-05-26 | 2016-12-22 | 株式会社Screenホールディングス | 検査装置および基板処理装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20040101289A (ko) | 2004-12-02 |
AU2003220830A1 (en) | 2003-09-22 |
US20050037272A1 (en) | 2005-02-17 |
CN1656601A (zh) | 2005-08-17 |
JP4842513B2 (ja) | 2011-12-21 |
WO2003077291A1 (fr) | 2003-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4842513B2 (ja) | 半導体製造方法及びその装置 | |
US6593045B2 (en) | Substrate processing apparatus and method | |
US6313903B1 (en) | Resist coating and developing unit | |
KR100811964B1 (ko) | 레지스트 패턴 형성장치 및 그 방법 | |
JP4722244B2 (ja) | 所定のフォトリソグラフィ工程に従って基板を加工する装置 | |
US7289661B2 (en) | Apparatus and method for inspecting a substrate | |
JP4069081B2 (ja) | 位置調整方法及び基板処理システム | |
JP6880364B2 (ja) | 基板処理装置および基板処理方法 | |
US20030030050A1 (en) | Apparatus and method of inspecting semiconductor wafer | |
US8941809B2 (en) | Substrate processing apparatus and substrate processing method | |
US6281962B1 (en) | Processing apparatus for coating substrate with resist and developing exposed resist including inspection equipment for inspecting substrate and processing method thereof | |
JP2008198820A (ja) | 基板処理方法及び基板処理装置 | |
JP4295175B2 (ja) | 塗布成膜装置及び塗布成膜方法 | |
KR20130007503U (ko) | 기판 검사 장치 | |
WO2021015010A1 (ja) | 基板処理装置及び処理条件調整方法 | |
JP2009064934A (ja) | 処理装置の異常検出方法、処理装置及びコンピュータ読み取り可能な記憶媒体 | |
JP2003158056A (ja) | パターン形成システム | |
JP2006128572A (ja) | 露光条件補正方法、基板処理装置およびコンピュータプログラム | |
JP4422000B2 (ja) | 基板処理方法、制御プログラム、およびコンピューター記憶媒体 | |
JP5283714B2 (ja) | 塗布膜除去方法及びその装置 | |
JP3523819B2 (ja) | 基板処理装置 | |
JP2010147360A (ja) | 基板処理装置および基板処理方法 | |
JP3811409B2 (ja) | 処理装置 | |
TWI839541B (zh) | 基板處理裝置及處理條件調整方法 | |
JP2007311469A (ja) | 基板の処理方法、プログラム及び基板処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |