JP4422000B2 - 基板処理方法、制御プログラム、およびコンピューター記憶媒体 - Google Patents

基板処理方法、制御プログラム、およびコンピューター記憶媒体 Download PDF

Info

Publication number
JP4422000B2
JP4422000B2 JP2004331747A JP2004331747A JP4422000B2 JP 4422000 B2 JP4422000 B2 JP 4422000B2 JP 2004331747 A JP2004331747 A JP 2004331747A JP 2004331747 A JP2004331747 A JP 2004331747A JP 4422000 B2 JP4422000 B2 JP 4422000B2
Authority
JP
Japan
Prior art keywords
substrate
inspection
defect
processing
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004331747A
Other languages
English (en)
Other versions
JP2006147628A (ja
Inventor
和夫 澤井
明弘 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004331747A priority Critical patent/JP4422000B2/ja
Publication of JP2006147628A publication Critical patent/JP2006147628A/ja
Application granted granted Critical
Publication of JP4422000B2 publication Critical patent/JP4422000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板処理方法、基板検査方法、制御プログラムおよびコンピューター記憶媒体に関し、詳細には、例えば半導体ウエハ等の基板上にフォトリソグラフィー等の処理を行なう基板処理方法、制御プログラムおよびコンピューター記憶媒体に関する。
半導体デバイスの製造においては、半導体ウエハ等の基板にレジスト液を塗布し、フォトマスクを用いてレジスト膜を露光し、さらに現像を行うことによって、所望のレジストパターンを基板上に形成するフォトリソグラフィー技術が用いられている。フォトリソグラフィーの一連の処理を行なうには、一般にレジスト塗布/現像処理システムが使用されている。そして、このレジスト塗布/現像処理システムに、基板の状態を検査/測定する検査/測定ユニットを備えたものが提案されている(例えば、特許文献1)。
従来、上記検査/測定ユニットにおける欠陥等の検査/測定は、ADI(現像後パターン検査)と呼ばれており、マクロインスペクション装置を用いて現像処理後の基板の検査を行なうものである。このADIの検査結果として出力される欠陥数や欠陥分布(位置)に基づき、次工程への出荷判断を行なっていた。
しかし、フォトレジストは検査光を透過させるため、検査結果にフォトリソグラフィー工程より前に生じた基板の下地欠陥が含まれてしまい、そのため下地欠陥が多い場合には、フォトリソグラフィー工程で発生した欠陥だけを抽出する作業が必要であった。この作業では、欠陥がどの工程で発生したかの把握や、欠陥の重要度、影響度などの判断が求められることから、手間と時間がかかる上、作業者の経験に負うところが大きいため、検査内容にばらつきが生じやすいという課題があった。
特開2003−209154号公報(図1など)
本発明は、上記実情に鑑みてなされたものであって、下地欠陥等の予め基板に存在していた欠陥と、フォトリソグラフィー等の任意の処理において発生した欠陥との区別を容易に行うことを目的とする。
上記課題を解決するため、本発明の第1の観点によれば、基板を検査して欠陥を検出する前検査工程と、
前記前検査工程後の基板にレジスト液を塗布してレジスト膜を形成するレジスト塗布工程と、
フォトマスクを用いて露光することにより前記レジスト膜にマスクパターンを転写する露光工程と、
転写されたマスクパターンを元に基板上にレジストパターンを形成する現像工程と、
前記現像工程の後に、基板を検査して欠陥を検出する後検査工程と、
を含み、
前記前検査工程で、以後の処理を続けても半導体製品として正常に製品化することができない欠陥が検出された基板に対し、以降の工程では、前記正常に製品化することができない欠陥が検出されない正常な基板に対する処理とは異なるダミー処理を行ない
前記レジスト塗布工程に対応するダミー処理として、基板に対しレジスト液を塗布しないダミー塗布処理が行われ、
前記露光工程に対応するダミー処理として、基板に対し光を照射しないダミー露光処理が行われ、
前記現像工程に対応するダミー処理として、基板に対し現像液を供給しないダミー現像処理が行なわれることを特徴とする、基板処理方法が提供される。
上記第1の観点の基板処理方法においては、前記レジスト塗布工程後の基板を検査して欠陥を検出する露光前検査工程をさらに含み、
前記露光前検査工程で前記正常に製品化することができない欠陥が検出された基板に対し、以降の工程では、前記正常に製品化することができない欠陥が検出されない正常な基板に対する処理とは異なる前記ダミー露光処理、及び前記ダミー現像処理を行なうことが好ましい。
また、 前記露光工程後の基板を検査して欠陥を検出する現像前検査工程をさらに含み、
前記現像前検査工程で前記正常に製品化することができない欠陥が検出された基板に対し、以降の工程では、前記正常に製品化することができない欠陥が検出されない正常な基板に対する処理とは異なる前記ダミー現像処理を行なうことが好ましい。
また、前記前検査工程により検出された欠陥と、前記後検査工程により検出された欠陥と、を比較することにより、フォトリソグラフィー工程における欠陥のみを抽出するようにしてもよい。
本発明の第2の観点によれば、コンピューター上で動作し、実行時に、上記第1の観点の基板処理方法が行なわれるように基板処理装置を制御することを特徴とする、制御プログラムが提供される。
本発明の第3の観点によれば、コンピューター上で動作する制御プログラムが記憶されたコンピューター記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点の基板処理方法が行なわれるように、基板処理装置を制御するものであることを特徴とする、コンピューター記憶媒体が提供される。
本発明によれば、半導体ウエハ等の基板の下地欠陥を除外し、フォトリソグラフィー工程で生じた欠陥だけを自動的に把握できるので、基板に下地欠陥が多い場合でもフォトリソグラフィー工程での出荷判断を迅速に、かつ正確に行なうことができる。また、作業者の経験に頼らず、誰にでも正確な判断が可能になるため、検査内容にばらつきが生じることなく、信頼性の高い半導体製品を提供できる。
以下、本発明の実施の形態について図面を参照しながら説明する。図1は、本発明の基板処理方法を実施可能なレジスト塗布/現像処理システム1の概略平面図、図2はその概略正面図、図3はその概略背面図である。なお、図1には、レジスト塗布/現像処理システム1と露光装置15とを組み合わせた構成を示すとともに、制御ステーション50を図示している。
このレジスト塗布/現像処理システム1は、搬送ステーションであるカセットステーション11と、複数の処理ユニットを有する処理ステーション13と、カセットステーション11と処理ステーション13との間で半導体ウエハ(以下、単に「ウエハ」と記す)Wの搬送を行い、かつ、処理ステーション13で処理されたウエハWの検査を行う検査ステーション12と、処理ステーション13に隣接して設けられる露光装置15との間でウエハWを受け渡すためのインターフェースステーション14と、これらの各構成部を制御する制御ステーション50を具備している。
カセットステーション11においては、複数枚(例えば、25枚)のウエハWが収容されたウエハカセット(CR)の搬入出が行われる。カセット載置台21上には、ウエハカセット(CR)を載置するための位置決め突起21aが、X方向に沿って1列に複数(図1では5個)設けられている。ウエハカセット(CR)はウエハ搬入出口を検査ステーション12側に向けて載置される。
カセットステーション11は、ウエハ搬送用ピック22aを有するウエハ搬送機構22を備えている。このウエハ搬送用ピック22aは、いずれかのウエハカセット(CR)に対して選択的にアクセスでき、また、後述する検査処理ステーション12に設けられたトランジションユニット(TRS−I)にアクセスできるようになっている。
検査ステーション12には、レジスト塗布/現像処理システム1の使用時にウエハWの処理状態を検査する検査モジュール31と、第1主搬送部A1とが配置されている。この第1主搬送部A1は、ウエハWを保持する3本のアームを備えており、これらのアームは、一体的にZ軸回りに回転し、Z軸方向に昇降し、別々に水平方向(X−Y面内)で伸縮自在である。
検査モジュール31には、現像線の線幅を測定する線幅測定ユニット(ODP;Optical Digital Profilometry)と、図示しないマクロインスペクション装置により、ウエハ下地の傷や、レジスト膜の表面の傷(スクラッチ検出)やレジスト液の塗布時に混入する異物(コメット検出)、現像ムラ、現像処理後の現像欠陥等を検査する欠陥検査ユニット(INS)と、線幅測定ユニット(ODP)および欠陥検査ユニット(INS)を制御し、かつ、これら各検査ユニットにおいて得られた情報を保存し、解析処理するコンピュータ(PC)が設けられている。
欠陥検査ユニット(INS)や線幅測定ユニット(ODP)における検査/測定は、例えば、ウエハWの表面がCCDカメラによって観察され、その撮像をコンピュータ(PC)によって解析することによって行われる。欠陥検査ユニット(INS)や線幅測定ユニット(ODP)の構造としては、筐体内にウエハWを載置するステージとCCDカメラが設けられ、(1)そのステージは回転自在であり、CCDカメラはX/Y/Z方向に移動自在となっているもの、(2)ステージは固定されており、CCDカメラはX/Y/Z方向に移動自在かつX−Y面内で回転自在であるもの、(3)ステージはX/Y/Z方向に移動可能かつX−Y面内で回転自在であり、CCDカメラは固定されているもの、等を挙げることができる。
線幅測定ユニット(ODP)による測定は、例えば、全てのウエハWまたは2枚〜14枚毎に抜き出された測定用ウエハWについて行うことができるようになっている。また、欠陥検査ユニット(INS)による検査は、例えば、全てのウエハWまたは2枚に1枚の割合で行うことができるようになっている。
処理ステーション13は、システム背面側(図1上方)に、検査ステーション12側から順に、第3処理ユニット群G3、第4処理ユニット群G4および第5処理ユニット群G5を備えている。また第3処理ユニット群G3と第4処理ユニット群G4との間に第2主搬送部A2が設けられ、第4処理ユニット群G4と第5処理ユニット群G5との間に第3主搬送部A3が設けられている。さらにシステム前面側(図1の下側)に、検査ステーション12側から順に、第1処理ユニット群G1と第2処理ユニット群G2が設けられている。
第3処理ユニット群G3では、ウエハWに加熱処理を施す高温度熱処理ユニット(BAKE)、高精度でウエハWの温調を行う高精度温調ユニット(CPL−G3)、温調ユニット(TCP)、第1主搬送部A1と第2主搬送部A2との間でのウエハWの受け渡し部となるトランジションユニット(TRS−G3)が、例えば10段に重ねられている。
第4処理ユニット群G4では、例えば、レジスト塗布後のウエハWに加熱処理を施すプリベークユニット(PAB)、現像処理後のウエハWに加熱処理を施すポストベークユニット(POST)、高精度温調ユニット(CPL−G4)、第2主搬送部A2と第3主搬送部A3との間でのウエハWの受け渡し部となるトランジションユニット(TRS−G4)が、例えば10段に重ねられている。第5処理ユニット群G5では、例えば、露光後現像前のウエハWに加熱処理を施すポストエクスポージャーベークユニット(PEB)、高精度温調ユニット(CPL−G5)、第3主搬送部A3と第1ウエハ搬送体19との間でのウエハWの受け渡し部となるトランジションユニット(TRS−G5)が、例えば10段に重ねられている。
第2主搬送部A2の背面側には、アドヒージョンユニット(AD)と、ウエハWを加熱する加熱ユニット(HP)とを有する第6処理ユニット群G6が設けられている。また、第3主搬送部A3の背面側には、ウエハWのエッジ部を選択的に露光する周辺露光装置(WEE)と、レジスト膜厚を測定する膜厚測定装置(FTI)とを有する第7処理ユニット群G7が設けられている。
第1処理ユニット群G1では、レジスト膜を成膜する3つのレジスト塗布ユニット(COT)と、反射防止膜を成膜するボトムコーティングユニット(BARC)が計5段に重ねられている。なお、図1に示される‘CP’はコーターカップを、‘SP’はスピンチャックを示している。第2処理ユニット群G2では、現像ユニット(DEV)が5段に重ねられている。
第2主搬送部A2には第2主ウエハ搬送装置17が設けられている。この第2主ウエハ搬送装置17は、ウエハWを保持する3本のアームを備えており、これらのアームは、一体的にZ軸回りに回転し、Z軸方向に昇降し、別々に水平方向(X−Y面内)で伸縮自在である。これにより第2主ウエハ搬送装置17は、第1処理ユニット群G1、第3処理ユニット群G3、第4処理ユニット群G4と第6処理ユニット群G6の各ユニットに選択的にアクセス可能である。第3主搬送部A3には、第2主ウエハ搬送装置17と同様の構造を有する第3主ウエハ搬送装置18が設けられており、第3主ウエハ搬送装置18は、第2処理ユニット群G2、第4処理ユニット群G4、第5処理ユニット群G5、第7処理ユニット群G7の各ユニットに選択的にアクセス可能である。
第1処理ユニット群G1と検査ステーション12との間および第2処理ユニット群G2とインターフェースステーション14との間にはそれぞれ、第1,第2処理ユニット群G1,G2に処理液を供給する液温調ポンプ25,26と、レジスト塗布/現像処理システム1外の空調器からの清浄な空気を各処理ユニット群G1〜G5の内部に供給するためのダクト29,30が設けられている。
第1および第2処理ユニット群G1,G2のそれぞれの最下段には、これらに薬液を供給するケミカルユニット(CHM)27,28が設けられている。
処理ステーション13の背面側のパネルおよび第1処理ユニット群G1〜第7処理ユニット群G7は、メンテナンスのために取り外しが可能となっている。
インターフェースステーション14は、処理ステーション13側の第1インターフェースステーション14aと、露光装置15側の第2インターフェースステーション14bとから構成されている。第1インターフェースステーション14aには第5処理ユニット群G5の開口部と対面するように第1ウエハ搬送体19が配置され、第2インターフェースステーション14bにはX方向に移動可能な第2ウエハ搬送体20が配置されている。
第1ウエハ搬送体19の背面側には、上から順に、周辺露光装置(WEE)、露光装置15に搬送されるウエハWを一時収容するイン用バッファカセット(INBR)、露光装置15から搬出されたウエハWを一時収容するアウト用バッファカセット(OUTBR)が積み重ねられた、第8処理ユニット群G8が設けられている。第1ウエハ搬送体19の正面側には、上から順に、トランジションユニット(TRS−G9)と、2段の高精度温調ユニット(CPL−G9)が積み重ねられた、第9処理ユニット群G9が設けられている。
第1ウエハ搬送体19は、ウエハ受け渡し用のフォーク19aを有している。このフォーク19aは、第5処理ユニット群G5、第8処理ユニット群G8、第9処理ユニット群G9の各ユニットに対してアクセスし、各ユニット間でウエハWを搬送する。また、第2ウエハ搬送体20は、ウエハ受け渡し用のフォーク20aを有している。このフォーク20aは、第9処理ユニット群G9の各ユニットと、露光装置15のインステージ15aおよびアウトステージ15bに対してアクセス可能であり、これら各部の間でウエハWを搬送する。
レジスト塗布/現像処理システム1の各構成部は、制御ステーション50により制御される構成となっている。制御ステーション50は、CPUを備えたプロセスコントローラ51と、ユーザーインターフェース52と、記憶部53とを備えている。プロセスコントローラ51には、工程管理者がレジスト塗布/現像処理システム1を管理するためにコマンドの入力操作等を行うキーボードや、レジスト塗布/現像処理システム1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース52が接続されている。
また、プロセスコントローラ51には、レジスト塗布/現像処理システム1で実行される各種処理をプロセスコントローラ51の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部53が接続されている。
そして、必要に応じて、ユーザーインターフェース52からの指示等にて任意のレシピを記憶部53から呼び出してプロセスコントローラ51に実行させることで、プロセスコントローラ51の制御下で、レジスト塗布/現像処理システム1の所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピューター読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、不揮発性メモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
このように構成されるレジスト塗布/現像処理システム1においては、ウエハカセット(CR)から取り出された1枚のウエハWは、例えば、検査ステーション12のトランジションユニット(TRS−I)に搬送され、欠陥検査ユニット(INS)で前検査工程としての処理前検査が行なわれた後、処理ステーション13のトランジションユニット(TRS−G3)に搬送され、温調ユニット(TCP)での温調、アドヒージョンユニット(AD)でのアドヒージョン処理、ボトムコーティングユニット(BARC)での反射防止膜の形成、加熱ユニット(HP)における加熱処理、高温度熱処理ユニット(BAKE)におけるベーク処理、高精度温調ユニット(CPL−G3)での温調、レジスト塗布ユニット(COT)でのレジスト液の塗布処理、プリベークユニット(PAB)でのプリベーク処理、周辺露光装置(WEE)での周辺露光処理を経て、露光装置15内に搬送される。そして、ウエハWは、露光装置15での露光後、トランジションユニット(TRS−G9)への搬送、ポストエクスポージャーベークユニット(PEB)でのポストエクスポージャーベーク処理、現像ユニット(DEV)での現像処理、ポストベークユニット(POST)でのポストベーク処理を経て、再度検査ステーション12に搬入され、欠陥検査ユニット(INS)で後検査工程としての処理後検査が行なわれた後、ウエハカセット(CR)へ戻される。
なお、以上の図1〜3では、欠陥検査ユニット(INS)を一つのみ図示しているが、例えばレジスト塗布処理、露光処理、現像処理などの処理毎にウエハWの検査を実施する場合には、各処理ユニットの近傍にそれぞれ欠陥検査ユニット(INS)を設けることもできる。
<第1実施形態>
図4は、本発明の第1実施形態にかかる基板処理方法の工程例を示すフロー図である。本実施形態の基板処理方法は、レジスト塗布/現像処理システム1を用いウエハに対してフォトリソグラフィー工程を実施するものであり、図4では主要な工程のみを示している。
まず、ステップS101では、ウエハWに対して前検査工程としての処理前検査を実施する。処理前検査は、検査ステーション12の欠陥検査ユニット(INS)において実施される。処理前検査で検出された欠陥に関する情報、例えばウエハW上の欠陥の位置、大きさ、形状、個数などは、コンピュータ(PC)に保存される。
ステップS102では、レジスト塗布ユニット(COT)においてウエハWに対してレジスト塗布処理が行なわれ、引き続きステップS103では露光装置15における露光処理、ステップS104では現像ユニット(DEV)における現像処理が行なわれる。
現像処理後、ステップS105で後検査工程としての現像後検査が行なわれる。現像後検査は、ステップS101の処理前検査と同様に検査ステーション12の欠陥検査ユニット(INS)において実施され、検出された欠陥に関する情報は、コンピュータ(PC)に保存される。
続くステップS106では、処理前検査で検出された欠陥と現像後検査で検出された欠陥とを、コンピュータ(PC)により照合し、解析処理が行なわれる。この解析処理では、欠陥の位置や大きさ、形状、数などの欠陥情報を元に、ステップS105の現像後検査の欠陥からステップS101の処理前検査の欠陥が除外される。
図5に、欠陥検査ユニット(INS)において撮影されたウエハ像W’に現れた欠陥の様子を模式的に示す。図5(a)は、処理前検査(ステップS101)で検出されたマクロ欠陥を示している。一方、図5(b)は現像後検査(ステップS105)で検出されたマクロ欠陥を示している。この現像後検査で検出されたマクロ欠陥には、ウエハWの下地に元々存在していたマクロ欠陥と、フォトリソグラフィー工程で生じたマクロ欠陥とが含まれていることになる。
従って、図5(b)の結果と同図(a)の結果とを比較し、現像後検査で検出されたマクロ欠陥から、ウエハWに元々存在していたマクロ欠陥を差引くことにより、同図(c)に示すように、フォトリソグラフィー工程で生じたマクロ欠陥のみを抽出することができる。図5(b)の結果と同図(a)の結果との比較は、画像解析により、例えば欠陥の座標(位置)、大きさ(X方向、Y方向)などを元に同一欠陥であるかどうかを識別することによって行なうことが出来る。このフォトリソグラフィー工程で生じた欠陥の抽出作業は、例えばコンピューター(PC)上で自動的に実施できる。
このように解析処理を行なうことによって、ステップS102〜S104までのフォトレジスト工程で発生した欠陥を抽出することができる。従って、ウエハWの下地欠陥を除き、フォトリソグラフィー工程で生じた欠陥だけを自動的に把握できるので、ウエハWに下地欠陥が多い場合でもフォトリソグラフィー工程での出荷判断を迅速に、かつ正確に行なうことができる。また、作業者の経験に頼らず、誰にでも正確な判断が可能になるため、検査内容にばらつきが生じることなく、信頼性の高い半導体製品を提供できる。
また、図1に示すレジスト塗布/現像処理システム1のように欠陥検査ユニット(INS)がインラインで組み込まれている装置では、下地欠陥の識別や分類に要する時間が必要なくなるので、装置の停止時間を大幅に短縮でき、生産性向上が期待できる。また、欠陥検査装置を外部に連結して検査を行なう方法では、検査のため、レジスト塗布/現像処理システムからウエハWを一旦搬出する必要があるが、欠陥検査ユニット(INS)をインライン化することにより、外部への搬出による新たなパーティクル付着の危険がなくなり、外置の欠陥検査装置を用いる場合のように空きを待つ必要も無くなるので、生産性向上が期待できる。
<第2実施形態>
図6は、本発明の第2実施形態にかかる基板処理方法における処理ルーチン例を示すフロー図である。本実施形態では、ある1枚のウエハWに対し、レジスト塗布/現像処理システム1を用いフォトリソグラフィー工程を実施する通常処理フロー(ステップS201〜ステップS211)と、重大な欠陥が検出された場合にダミー処理を行なうダミー処理フロー(ステップS221〜S226)が設けられている。
まず、ステップS201では、ウエハWに対して前検査工程としての処理前検査を実施し、解析する。処理前検査は、検査ステーション12の欠陥検査ユニット(INS)において実施される。
処理前検査で検出された欠陥に関する情報を元に、ステップS202では、解析を行い、これらの欠陥が重大な欠陥であるか否かが判断される。なお、本発明において「重大な欠陥」とは、それ以後の処理を続けても半導体製品として正常に製品化することができないような欠陥を意味する。欠陥が重大か否かの判断は、ウエハWの下地欠陥の情報、例えばウエハW上の欠陥の位置、大きさ、形状、個数などを指標として、軽微な欠陥から重大な欠陥までを分類したマスタテーブルを予め作製しておき、このマスタテーブルとステップS201で得られた検査結果をコンピューター(PC)上で照合することにより行なうことができる。
ステップS202で重大な欠陥ではない(No)と判断された場合、ウエハWは、欠陥検査ユニット(INS)から搬出され、例えば、温調ユニット(TCP)での温調、アドヒージョンユニット(AD)でのアドヒージョン処理、ボトムコーティングユニット(BARC)での反射防止膜の形成、加熱ユニット(HP)における加熱処理、高温度熱処理ユニット(BAKE)におけるベーク処理、高精度温調ユニット(CPL−G)での温調が行なわれた後、レジスト塗布ユニット(COT)まで搬送され、ステップS203でレジスト塗布処理が行なわれ、さらにプリベークユニット(PAB)でのプリベーク処理が行なわれる。
その後、ウエハWは、再び欠陥検査ユニット(INS)に搬送され、ステップS204で露光前検査が実施される。なお、欠陥検査ユニット(INS)を複数設け、ステップS201で使用した欠陥検査ユニット(INS)とは別の欠陥検査ユニット(INS)を用いてステップS204の露光前検査をおこなってもよい。
ステップS205では、露光前検査で検出された欠陥に関する情報を元に解析を行い、これらの欠陥が重大な欠陥であるか否かが判断される。なお、下地欠陥が重大か否かについては、すでにステップS202で判断されているため、ここでは、主にステップS203のレジスト塗布処理で生じた欠陥について判断を行なうことができる。この判断は、前記ステップS202の場合と同様に、例えばレジスト塗布処理で起こりえる軽微な欠陥から重大な欠陥までを分類したマスタテーブルを用いて実施できる。
ステップS205で重大な欠陥ではない(No)と判断された場合、ウエハWは、欠陥検査ユニット(INS)から搬出され、例えば、周辺露光装置(WEE)での周辺露光処理を経て、露光装置15内に搬送され、ステップS206で露光処理が実施される。さらに、露光処理後のウエハWには、ポストエクスポージャーベークユニット(PEB)でのポストエクスポージャーベーク処理が施される。
次に、ウエハWは、再び欠陥検査ユニット(INS)に搬送され、ステップS207で現像前検査が実施される。なお、このステップS207の現像前検査は、ステップS201やステップS204で使用した欠陥検査ユニット(INS)とは異なる欠陥検査ユニット(INS)を用いて実施してもよい。
現像前検査(ステップS207)で検出された欠陥に関する情報を元に、ステップS208では解析を行い、これらの欠陥が重大な欠陥であるか否かが判断される。ここでは、主にステップS206の露光処理で生じた欠陥について判断を行なうことができる。この判断は、例えば露光処理で発生する欠陥、もしくは明らかになる欠陥を、軽微なものから重大なものまで分類したマスタテーブルを用いて実施できる。
ステップS208で重大な欠陥ではない(No)と判断された場合、ウエハWは、欠陥検査ユニット(INS)から搬出され、現像ユニット(DEV)へ搬送されてステップS209で現像処理が行なわれる。現像処理後のウエハWには、さらにポストベークユニット(POST)でのポストベーク処理が施される。
次に、ウエハWは再び欠陥検査ユニット(INS)に搬送され、ステップS210で現像後検査が実施され、その後、ウエハカセット(CR)へ戻される。
そして、ステップS211では、塗布前検査(ステップS201)で検出された欠陥と、現像後検査(ステップS210)で検出された欠陥とを照合し、解析処理が行なわれる。この解析処理では、欠陥の位置や大きさ、形状、数などの欠陥情報を元に、ステップS210の現像後検査の欠陥からステップS201の塗布前検査の欠陥が削除される。これにより、フォトリソグラフィー工程で生じた欠陥を把握することができる(第1実施形態に関する図5参照)。なお、ステップS209の現像処理で生じた重大な欠陥のみを抽出することもできる。
以上の正常なウエハWの処理フローに対し、図6のステップS202で重大な欠陥がある(Yes)と判断されたウエハWは、通常処理フローとは異なるダミー処理フローに基づき、ダミー塗布処理(ステップS221)、ダミー露光処理(ステップS223)、ダミー現像処理(ステップS225)が行なわれる。
また、ステップS205ではじめて重大な欠陥がある(Yes)と判断されたウエハWには、ダミー露光処理(ステップS223)およびダミー現像処理(ステップS225)が行なわれる。
さらに、ステップS208ではじめて重大な欠陥がある(Yes)と判断されたウエハWには、ダミー現像処理(ステップS225)が行なわれる。
また、ダミー処理フローには、欠陥検査ユニット(INS)で画像撮影を行なわないダミー検査工程が設けられている(ステップS222、ステップS224およびステップS226)。すでに重大な欠陥が発見されたウエハWについて再度検査を実施する必要はないが、正常なウエハWとの関係でウエハ処理の順序を維持する観点からダミー検査を行なうものである。ダミー検査は、例えば、重大な欠陥のあるウエハWをトランジションユニット(TRS−I)に待機させることにより行なうことができる。
ダミー処理フローにおける各ダミー処理の詳細は、次に示す通りである。
ステップS202で重大な欠陥(Yes)と判断された場合、ウエハWには、ダミー処理フローに基づき、ステップS221でダミー塗布処理が行なわれる。この場合、重大な欠陥のあるウエハWは、正常なウエハWと同様にレジスト塗布ユニット(COT)まで搬送されるが、ここではレジスト液の塗布は行なわれない。このため、無駄なレジスト液を浪費することが防止される。
また、ステップS202で重大な欠陥が判明した場合、ウエハWを、例えばトランジションユニット(TRS−G3)に待機させることにより、加熱ユニット(HP)における加熱処理、高温度熱処理ユニット(BAKE)におけるベーク処理を行なわないようにしてもよい。このようにすることで、加熱に要するエネルギーと時間の浪費を回避できる。
さらに、ステップS221でダミー塗布処理を行なったウエハWを、例えばトランジションユニット(TRS−G4)に待機させることにより、プリベークユニット(PAB)におけるプリベーク処理を回避することも可能であり、これにより加熱に要するエネルギーと時間の浪費を防止できる。
なお、ステップS221のダミー塗布処理の後は、ステップS222でダミー検査が実施される。
ステップS205で重大な欠陥があると判断された場合、ウエハWには、ダミー処理フローに基づき、ステップS223でダミー露光処理が行なわれる。ダミー露光処理は、露光装置15で行なわれるが、エキシマレーザー光などによる光照射は行なわない。なお、露光処理については、重大な欠陥があるウエハWについても、正常なウエハWと同様に光照射を実施してもよい。また、重大な欠陥のあるウエハWをトランジションユニット(TRS−G9)に待機させることにより、露光装置15への搬入出自体を省略するともできる。
また、ダミー露光処理後のウエハWは、例えばトランジションユニット(TRS−G5)に待機させることにより、ポストエクスポージャーベークユニット(PEB)でのポストエクスポージャーベーク処理を行なわないようにしてもよい。このようにすることで、加熱に要するエネルギーと時間の浪費を回避できる。
なお、ステップS223のダミー露光処理の後は、ステップS224でダミー検査が実施される。
ステップS208で重大な欠陥(Yes)と判断された場合には、ダミー処理フローに基づき、ステップS225でダミー現像処理が行なわれる。この場合、重大な欠陥のあるウエハWは、正常なウエハWと同様に現像ユニット(DEV)まで搬送されるが、ダミー現像処理では現像液の供給は行なわれない。このため、無駄な現像液を浪費することが防止される。
また、ダミー現像処理後のウエハWを、例えばトランジションユニット(TRS−G4)に待機させることにより、ポストベークユニット(POST)でのポストベーク処理を行なわないようにしてもよい。このようにすることで、加熱に要するエネルギーと時間の浪費を回避できる。
なお、ステップS225のダミー現像処理の後は、ステップS226でダミー検査が実施され、ウエハカセット(CR)へ戻される。重大な欠陥があるウエハWについては、廃棄もしくは再生処理される。
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではない。上記実施の形態においては、検査ステーション12をカセットステーション11と処理ステーション13の間に設けた場合について説明したが、検査ステーション12を別の位置に設けることも可能であり、また、検査ステーション12を複数箇所に設けることもできる。
さらに、検査ステーション12におけるウエハWの検査/測定は、欠陥検査ユニット(INS)と線幅測定ユニット(ODP)による検査/測定に限定されるものではなく、例えば、検査ステーション12に、膜厚測定装置(FTI)や、露光により生じるパターンの位置ズレを検査するデフォーカス検査装置、ウエハに付着したパーティクル数を検出するパーティクル検査装置、ウエハの表面から飛び出したレジスト液の溶剤がウエハに再付着しているか否かを検査するスプラッシュバック検査装置、ウエハ表面の同一場所に同一の形状で現れる共通欠陥を検出する共通欠陥検出装置、現像処理後のウエハに残るレジスト残査を検出するスカム検出装置、その他クランプリング検査装置やNO RESIST検査装置、NO DEVLOP検査装置等を組み込むことも可能である。
上記実施の形態においては、処理される基板として半導体ウエハを取り上げたが、基板は、液晶表示装置(LCD)に使用されるガラス基板や、フォトマスクに使われるレチクル基板であってもよい。また、基板の処理についてレジスト塗布/現像処理を取り上げたが、洗浄処理や層間絶縁膜塗布処理、エッチング処理等の各処理を行う基板処理装置にも本発明を適用することができる。この場合には、検査ステーションには基板の処理に対応する検査/測定装置が設けられる。
本発明の実施に用いられるレジスト塗布/現像処理システムの概略平面図。 図1に示すレジスト塗布/現像処理システムの概略正面図。 図1に示すレジスト塗布/現像処理システムの概略背面図。 本発明の第1実施形態の基板処理方法の工程例を示すフロー図。 フォトリソグラフィー工程の前後の基板の欠陥を模式的に示す図面。 本発明の第2実施形態の基板処理方法の工程例を示すフロー図。
符号の説明
1;レジスト塗布/現像処理システム
11;カセットステーション
12;検査ステーション
13;処理ステーション
14;インターフェースステーション
15;露光装置
16;第1主ウエハ搬送装置
17;第2主ウエハ搬送装置
18;第3主ウエハ搬送装置
22;ウエハ搬送機構
31;検査モジュール
INS;欠陥検査ユニット
ODP;線幅測定ユニット
G1〜G9;第1処理ユニット群〜第9処理ユニット群
W…半導体ウエハ

Claims (7)

  1. 基板を検査して欠陥を検出する前検査工程と、
    前記前検査工程後の基板にレジスト液を塗布してレジスト膜を形成するレジスト塗布工程と、
    フォトマスクを用いて露光することにより前記レジスト膜にマスクパターンを転写する露光工程と、
    転写されたマスクパターンを元に基板上にレジストパターンを形成する現像工程と、
    前記現像工程の後に、基板を検査して欠陥を検出する後検査工程と、
    を含み、
    前記前検査工程で、以後の処理を続けても半導体製品として正常に製品化することができない欠陥が検出された基板に対し、以降の工程では、前記正常に製品化することができない欠陥が検出されない正常な基板に対する処理とは異なるダミー処理を行ない
    前記レジスト塗布工程に対応するダミー処理として、基板に対しレジスト液を塗布しないダミー塗布処理が行われ、
    前記露光工程に対応するダミー処理として、基板に対し光を照射しないダミー露光処理が行われ、
    前記現像工程に対応するダミー処理として、基板に対し現像液を供給しないダミー現像処理が行なわれることを特徴とする、基板処理方法。
  2. 前記レジスト塗布工程後の基板を検査して欠陥を検出する露光前検査工程をさらに含み、
    前記露光前検査工程で前記正常に製品化することができない欠陥が検出された基板に対し、以降の工程では、前記正常に製品化することができない欠陥が検出されない正常な基板に対する処理とは異なる前記ダミー露光処理、及び前記ダミー現像処理を行なうことを特徴とする、請求項1に記載の基板処理方法。
  3. 前記露光工程後の基板を検査して欠陥を検出する現像前検査工程をさらに含み、
    前記現像前検査工程で前記正常に製品化することができない欠陥が検出された基板に対し、以降の工程では、前記正常に製品化することができない欠陥が検出されない正常な基板に対する処理とは異なる前記ダミー現像処理を行なうことを特徴とする、請求項1または請求項2のいずれか1項に記載の基板処理方法。
  4. 前記前検査工程により検出された欠陥と、前記後検査工程により検出された欠陥と、を比較することにより、フォトリソグラフィー工程における欠陥のみを抽出するようにしたことを特徴とする、請求項1から請求項3のいずれか1項に記載の基板処理方法。
  5. さらに基板を加熱する熱処理工程を含み、該熱処理工程に対応する前記ダミー処理として、待機位置に基板を待機させて加熱を行なわないダミー熱処理を行なうことを特徴とする、請求項1から請求項4のいずれか1項に記載の基板処理方法。
  6. コンピューター上で動作し、実行時に、請求項1から請求項5のいずれか1項に記載された基板処理方法が行なわれるように基板処理装置を制御することを特徴とする、制御プログラム。
  7. コンピューター上で動作する制御プログラムが記憶されたコンピューター記憶媒体であって、
    前記制御プログラムは、実行時に、請求項1から請求項5のいずれか1項に記載された基板処理方法が行なわれるように、基板処理装置を制御するものであることを特徴とする、コンピューター記憶媒体。
JP2004331747A 2004-11-16 2004-11-16 基板処理方法、制御プログラム、およびコンピューター記憶媒体 Active JP4422000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331747A JP4422000B2 (ja) 2004-11-16 2004-11-16 基板処理方法、制御プログラム、およびコンピューター記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331747A JP4422000B2 (ja) 2004-11-16 2004-11-16 基板処理方法、制御プログラム、およびコンピューター記憶媒体

Publications (2)

Publication Number Publication Date
JP2006147628A JP2006147628A (ja) 2006-06-08
JP4422000B2 true JP4422000B2 (ja) 2010-02-24

Family

ID=36626997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331747A Active JP4422000B2 (ja) 2004-11-16 2004-11-16 基板処理方法、制御プログラム、およびコンピューター記憶媒体

Country Status (1)

Country Link
JP (1) JP4422000B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789133A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 一种显影后检查方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244329B2 (ja) 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP6642362B2 (ja) * 2016-09-27 2020-02-05 トヨタ自動車株式会社 半導体の製造方法
KR101964974B1 (ko) * 2017-05-22 2019-04-03 세메스 주식회사 기판 처리 장치 및 방법
JP6524185B2 (ja) * 2017-11-13 2019-06-05 東京エレクトロン株式会社 基板処理システム
JP6423064B2 (ja) * 2017-11-13 2018-11-14 東京エレクトロン株式会社 基板処理システム
JP7074176B2 (ja) * 2020-10-30 2022-05-24 東京エレクトロン株式会社 基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667407A (ja) * 1992-08-17 1994-03-11 Fujitsu Ltd レチクル・マスク表面の異物の比較検査方法
JPH10246951A (ja) * 1997-03-04 1998-09-14 Sony Corp レチクルの欠陥検査方法及びその装置
JP3916468B2 (ja) * 2002-01-11 2007-05-16 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2003218022A (ja) * 2002-01-28 2003-07-31 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2004193318A (ja) * 2002-12-11 2004-07-08 Toppan Printing Co Ltd 電荷粒子線露光用マスクの検査方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789133A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 一种显影后检查方法
CN102789133B (zh) * 2011-05-16 2014-09-03 中芯国际集成电路制造(上海)有限公司 一种显影后检查方法

Also Published As

Publication number Publication date
JP2006147628A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
KR100937083B1 (ko) 기판처리장치 및 기판처리방법
JP4842513B2 (ja) 半導体製造方法及びその装置
US6593045B2 (en) Substrate processing apparatus and method
US6313903B1 (en) Resist coating and developing unit
JP4494332B2 (ja) リンス処理方法、現像処理装置、および制御プログラム
KR101400654B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능한 저장 매체, 및 기판 처리 시스템
KR20090094802A (ko) 액침 노광용 도포막 형성 장치 및 도포막 형성 방법
JP5132920B2 (ja) 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
JP2008198820A (ja) 基板処理方法及び基板処理装置
US6281962B1 (en) Processing apparatus for coating substrate with resist and developing exposed resist including inspection equipment for inspecting substrate and processing method thereof
JP4422000B2 (ja) 基板処理方法、制御プログラム、およびコンピューター記憶媒体
US7733472B2 (en) Method and system for determining condition of process performed for coating film before immersion light exposure
JP4090986B2 (ja) 線幅測定方法,基板の処理方法及び基板の処理装置
JP4342921B2 (ja) 基板処理装置の制御方法及び基板処理装置
US7128481B2 (en) Substrate processing apparatus for inspecting processing history data
JP3801849B2 (ja) 基板処理装置及びその方法
JP2006128572A (ja) 露光条件補正方法、基板処理装置およびコンピュータプログラム
JP2009064934A (ja) 処理装置の異常検出方法、処理装置及びコンピュータ読み取り可能な記憶媒体
JP3523819B2 (ja) 基板処理装置
US7884950B2 (en) Substrate processing method, program, computer-readable storage medium, and substrate processing system
JP4381290B2 (ja) 基板処理装置
JP2006147627A (ja) 露光装置の同期精度検出方法および収差検出方法
JP2016134508A (ja) 基板処理方法、基板処理装置、及びコンピュータ読み取り可能な記録媒体
KR20020023494A (ko) 반도체 제조에서 검사 결과에 의한 공정 제어 방법 및 장치
JP2005191303A (ja) 現像処理方法及び現像処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151211

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250