KR102238648B1 - 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법 - Google Patents

반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법 Download PDF

Info

Publication number
KR102238648B1
KR102238648B1 KR1020140067789A KR20140067789A KR102238648B1 KR 102238648 B1 KR102238648 B1 KR 102238648B1 KR 1020140067789 A KR1020140067789 A KR 1020140067789A KR 20140067789 A KR20140067789 A KR 20140067789A KR 102238648 B1 KR102238648 B1 KR 102238648B1
Authority
KR
South Korea
Prior art keywords
recipe
unit
facility
mutual influence
wafer
Prior art date
Application number
KR1020140067789A
Other languages
English (en)
Other versions
KR20150139334A (ko
Inventor
한동훈
원제형
김도형
김성협
김호준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140067789A priority Critical patent/KR102238648B1/ko
Priority to US14/718,116 priority patent/US9791855B2/en
Publication of KR20150139334A publication Critical patent/KR20150139334A/ko
Application granted granted Critical
Publication of KR102238648B1 publication Critical patent/KR102238648B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/31From computer integrated manufacturing till monitoring
    • G05B2219/31443Keep track of nc program, recipe program
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/50Machine tool, machine tool null till machine tool work handling
    • G05B2219/50139Calibration, setting tool after measurement on tool
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)

Abstract

반도체 공정 관리 시스템은 하나 이상의 공정 설비로부터 공정 레시피를 수신하고, 하나 이상의 계측 설비로부터 샘플링 포인트 별 계측값을 수신하는 통신부와, 상기 공정 레시피 및 상기 샘플링 포인트 별 계측값에 기반하여 상기 공정 레시피 및 상기 샘플링 포인트 별 계측값 간의 상호 영향 모델을 수립하는 제1 판단부를 포함한다.

Description

반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법{Semiconductor process management system, semiconductor manufacturing system including the same and method for manufacturing semiconductor including the same}
본 발명의 기술적 사상은 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법에 관한 것으로, 특히 공정 수율을 높일 수 있는 반도체 공정 관리 시스템에 관한 것이다.
일반적으로 일련의 반도체 제조 공정을 통해 하나의 완성된 반도체 제품을 생산하기 위해서는 수많은 단위 공정을 거쳐야 한다. 이에 따라 반도체 생산라인에는 높은 수준의 정밀도를 만족시키기 위한 복수개의 반도체 제조 설비들(예컨대, CVD 설비, 스퍼터링 설비, 식각 설비, 측정 설비 등)이 배치되며 이들 반도체 제조 설비들은 계획된 공정 순서에 의해 반도체 제조 공정을 진행한다. 최근, 이와 같이 다양한 공정을 수행하는 반도체 공정 설비들의 공정 효율을 극대화시키기 위한 반도체 공정 관리 시스템이 요구되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 반도체 제조 공정에서의 수율을 높이고, 신뢰성 높은 반도체 소자를 제조할 수 있는 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 반도체 제조 시스템은 공정 레시피를 입력 받아 하나 이상의 단위 공정을 수행하는 하나 이상의 공정 설비와, 상기 하나 이상의 단위 공정이 수행된 웨이퍼를 계측하는 하나 이상의 계측 설비와, 상기 하나 이상의 단위 공정을 관리하는 공정 관리 시스템을 포함하고, 상기 공정 관리 시스템은 상기 공정 설비로부터 상기 공정 레시피를 수신하고, 상기 계측 설비로부터 계측값을 수신하는 통신부와, 상기 공정 레시피 및 상기 계측값에 기반하여 상기 공정 레시피 및 상기 계측값 간의 상호 영향 모델을 수립하는 제1 판단부를 포함한다.
상기 공정 관리 시스템은 상기 계측값에 기반하여 상기 단위 공정의 스펙 아웃 여부를 판단하는 제2 판단부와, 상기 단위 공정의 스펙 아웃 원인을 판단하는 제3 판단부를 더 포함할 수 있다.
일부 실시예에서, 상기 제3 판단부는 상기 상호 영향 모델에 기반하여 상기 하나 이상의 공정 설비 중 상기 스펙 아웃 원인을 가지는 결함 설비를 판단하는 결함 설비 판단부를 포함할 수 있다.
나아가, 상기 제3 판단부는 상기 상호 영향 모델에 기반하여 상기 공정 레시피에 포함된 복수의 공정 인자 중 상기 결함 설비에서 상기 스펙 아웃 원인을 가지는 결함 공정 인자를 판단하는 결함 공정 인자 판단부를 더 포함할 수 있다.
상기 공정 관리 시스템은 상기 상호 영향 모델 및 상기 결함 공정 인자 중 적어도 어느 하나에 기반하여 새로운 공정 레시피를 생성하는 레시피 생성부를 더 포함할 수 있다. 상기 공정 관리 시스템의 통신부는 상기 새로운 공정 레시피를 상기 결함 설비로 전송하는 레시피 송신부를 더 포함할 수 있다. 상기 결함 설비는 상기 새로운 공정 레시피를 자동으로 입력 받을 수 있는 레시피 자동 입력부를 더 포함할 수 있다.
일부 실시예에서, 상기 공정 설비는 양산 공정 레시피에 기반하여 양산 공정을 수행하는 양산 공정 설비 및 테스트 공정 레시피에 기반하여 테스트 공정을 수행하는 테스트 공정 설비를 포함하고, 상기 제1 판단부는 상기 양산 공정 레시피, 상기 테스트 공정 레시피, 상기 양산 공정이 수행된 웨이퍼를 계측한 양산 계측값, 및 상기 테스트 공정이 수행된 웨이퍼를 계측한 테스트 계측값에 기반하여 상기 상호 영향 모델을 수립할 수 있다.
일부 실시예에서, 상기 제1 판단부는 상기 하나 이상의 단위 공정에서의 단위 공정 레시피 및 단위 계측값과, 상기 하나 이상의 단위 공정에서 누적된 누적 공정 레시피 및 누적 계측값에 기반하여 상기 공정 레시피 및 상기 계측값 간의 상호 영향 모델을 수립할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 반도체 공정 관리 시스템은 하나 이상의 공정 설비로부터 공정 레시피를 수신하고, 하나 이상의 계측 설비로부터 샘플링 포인트 별 계측값을 수신하는 통신부와, 상기 공정 레시피 및 상기 샘플링 포인트 별 계측값에 기반하여 상기 공정 레시피 및 상기 샘플링 포인트 별 계측값 간의 상호 영향 모델을 수립하는 제1 판단부를 포함한다.
상기 제1 판단부는 상기 공정 레시피에 포함된 복수의 공정 인자 및 상기 샘플링 포인트 별 계측값 간의 임시 상호 영향 모델을 수립하는 임시 판단부와, 상기 임시 상호 영향 모델이 적합한지 판단하는 신뢰도 판단부를 포함할 수 있다.
또한, 상기 제1 판단부는 상기 공정 레시피, 상기 샘플링 포인트 별 계측값 및 상기 상호 영향 모델 중 적어도 어느 하나에 기반하여 상기 임시 상호 영향 모델을 학습시키는 학습부를 더 포함할 수 있다.
일부 실시예에서, 반도체 공정 관리 시스템은 상기 샘플링 포인트 별 계측값에 기반하여 상기 공정 설비에서 수행되는 공정의 스펙 아웃 여부를 판단하는 제2 판단부를 더 포함할 수 있다. 또한, 반도체 공정 관리 시스템은 상기 공정 설비에서 수행되는 공정의 스펙 아웃 원인을 판단하는 제3 판단부를 더 포함할 수 있다.
상기 제3 판단부는 상기 상호 영향 모델에 기반하여 상기 하나 이상의 공정 설비 중 상기 스펙 아웃 원인을 가지는 결함 설비를 판단하는 결함 설비 판단부와, 상기 상호 영향 모델에 기반하여 상기 공정 레시피에 포함된 복수의 공정 인자 중 상기 결함 설비에서 상기 스펙 아웃 원인을 가지는 결함 공정 인자를 판단하는 결함 공정 인자 판단부를 포함할 수 있다.
일부 실시예에서, 반도체 공정 관리 시스템은 상기 상호 영향 모델에 기반하여 새로운 공정 레시피를 생성하는 레시피 생성부를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 또다른 양태에 따른 반도체 제조 시스템은 공정 레시피를 입력 받아 하나 이상의 단위 공정을 수행하는 하나 이상의 공정 설비와, 상기 하나 이상의 단위 공정이 수행된 웨이퍼를 계측하는 하나 이상의 계측 설비와, 상기 하나 이상의 단위 공정을 관리하는 공정 관리 시스템과, 상기 하나 이상의 공정 설비에서의 모든 공정이 완료된 웨이퍼의 불량 여부를 검사하는 수율 검사 설비를 포함하고, 상기 공정 관리 시스템은 상기 공정 설비로부터 상기 공정 레시피를 수신하고, 상기 계측 설비로부터 계측값을 수신하며, 상기 수율 검사 설비로부터 검사 결과를 수신하는 통신부와, 상기 공정 레시피 및 상기 계측값 중 적어도 어느 하나와 상기 검사 결과에 기반하여 상기 공정 레시피 및 상기 계측값 중 적어도 어느 하나와 상기 검사 결과 간의 상호 영향 모델을 수립하는 제1 판단부를 포함한다.
일부 실시예에서, 상기 공정 관리 시스템은 상기 검사 결과 및 상기 상호 영향 모델에 기반하여 상기 하나 이상의 공정 설비에서의 모든 공정이 완료된 웨이퍼의 불량 원인을 판단하는 제2 판단부를 더 포함할 수 있다.
상기 제2 판단부는 상기 상호 영향 모델에 기반하여 상기 하나 이상의 공정 설비 중 상기 불량 원인을 가지는 불량 원인 설비를 판단하는 불량 원인 설비 판단부를 포함할 수 있다.
또한, 상기 제2 판단부는 상기 상호 영향 모델에 기반하여 상기 공정 레시피에 포함된 복수의 공정 인자 중 상기 불량 원인 설비에서 상기 불량 원인을 가지는 불량 원인 공정 인자를 판단하는 불량 원인 공정 인자 판단부를 더 포함할 수 있다.
일부 실시예에서, 상기 공정 관리 시스템은 상기 상호 영향 모델 및 상기 불량 원인 공정 인자 중 적어도 어느 하나에 기반하여 새로운 공정 레시피를 생성하는 레시피 생성부를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 반도체 공정 관리 시스템은 공정 레시피와 웨이퍼의 특정 스펙에 대한 계측값 간의 상호 영향 모델을 수립하여 효율적인 공정 관리를 할 수 있다. 나아가, 공정 레시피 및 샘플링 포인트 별 계측값 간의 상호 영향 모델을 수립하여 웨이퍼의 특정 포인트에서만 발생할 수 있는 인과관계의 분석을 용이하게 할 수 있다.
도 1a 및 도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 제조 시스템을 도시한 개념도이다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 제조 방법을 설명하기 위한 흐름도이다.
도 2b는 상기 반도체 제조 방법에서의 웨이퍼 계측 방법을 구체화한 흐름도이다.
도 2c 및 도 2d는 상기 반도체 제조 방법에서의 상호 영향 모델 수립 방법을 구체화한 흐름도이다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 제조 방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 상호 영향 모델 수립 방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 제조 시스템을 도시한 개념도이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 제조 방법을 설명하기 위한 흐름도이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 공정 관리 시스템에 구비된 사용자 인터페이스의 일부를 나타낸 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1a 및 도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 제조 시스템을 도시한 개념도이다.
도 1a 및 도 1b를 참조하면, 반도체 제조 시스템(1000)은 반도체 웨이퍼(미도시)에 특정 단위 공정을 수행하는 공정 설비(1100), 상기 공정이 완료된 웨이퍼의 특정 스펙(예를 들어, 증착된 층의 두께, 균일도, 전기적 특성, 광학적 특성 등)을 계측하는 계측 설비(1200) 및 반도체 제조 공정을 관리하는 공정 관리 시스템(1300)을 포함한다.
본 명세서에서의 "웨이퍼"는 반도체 제조 공정 단계에서의 웨이퍼 또는 상기 반도체 제조 공정이 완료된 웨이퍼를 의미한다. 즉, 상기 웨이퍼는 기판 상에 형성될 수 있는 하나 이상의 다양한 층들(예를 들어, 레지스트층, 절연층, 도전층 등)을 포함할 수 있다.
본 실시예에서는 각각 하나의 공정 설비(1100) 및 계측 설비(1200)만을 도시하였으나, 공정 관리 시스템(1300)은 도 5에 도시된 바와 같이 복수의 공정 설비(1100) 및 계측 설비(1200)와 통신할 수도 있다.
공정 설비(1100)는 공정 설비(1100)에서 수행될 공정 레시피를 입력받는 레시피 입력부(1120), 공정 관리 시스템(1300)과 통신하여 공정에 수행된 공정 레시피를 송신하거나 공정 관리 시스템(1300)으로부터 생성된 새로운 공정 레시피를 수신하는 레시피 통신부(1140) 및 상기 새로운 공정 레시피를 자동으로 입력 받아 공정에 적용하는 레시피 자동 입력부(1160)를 포함할 수 있다.
여기서, 공정 레시피란 반도체 웨이퍼에 단위 공정을 진행하는 데에 있어서 설비에 필요한 공정 조건 등을 말하는 것이다. 일부 실시예에서, 상기 공정 레시피는 복수의 공정 인자를 포함할 수 있다. 상기 공정 인자는 예를 들면 공정 설비 내부의 온도, 압력, 공정 시간, 공정 가스의 농도 등일 수 있다.
공정 설비(1100)는 상기 공정 레시피를 입력 받아, 반도체 제조에 필요한 개별 단위 공정, 예를 들면 산화 공정, 포토리소그래피 공정, 에칭 공정, 증착 공정, 도핑 공정, 애싱/스트립 공정, 세정 공정 및 평탄화 공정 등을 수행할 수 있다.
레시피 입력부(1120)는 공정 설비(1100)에서 수행될 공정 레시피를 각 공정의 작업자 등으로부터 입력 받아, 공정 설비(1100)의 공정 조건을 설정하는 역할을 수행할 수 있다. 본 실시예에서의 레시피 입력부(1120)는 공정 설비(1100)의 일 구성으로 포함되었으나, 이에 한정되지 않고, 레시피 입력부(1120)는 공정 설비(1100) 외부의 입력 수단 내지 컴퓨터 등에 입력되어, 공정 설비(1100)의 공정 조건을 설정할 수도 있다.
도 3을 참조하여 후술할 바와 같이, 본 발명의 공정 관리 시스템(1300)은 공정 수율을 높이기 위하여 계측 설비(1200)로부터 계측된 계측값을 토대로 새로운 공정 레시피를 생성할 수 있고, 각 공정의 작업자 등은 공정 관리 시스템(1300)에 출력된 새로운 공정 레시피를 공정 설비(1100)의 레시피 입력부(1120)에 입력하여 더 나은 공정 조건을 형성시킬 수 있다.
레시피 통신부(1140)는 웨이퍼(미도시)에 수행된 공정 레시피를 공정 관리 시스템(1300)에 전송하거나, 공정 관리 시스템(1300)에서 생성된 새로운 공정 레시피 또는 결함 정보를 수신하는 역할을 수행할 수 있다(상기 새로운 공정 레시피 및 결함 정보에 대한 자세한 설명은 후술하기로 한다). 이 때, 공정 관리 시스템(1300)에서 생성된 새로운 공정 레시피는 레시피 통신부(1140)로 수신되어 레시피 자동 입력부(1160)로 입력될 수도 있으며, 레시피 통신부(1140)의 경유 없이 공정 관리 시스템(1300)으로부터 직접 레시피 자동 입력부(1160)로 새로운 공정 레시피가 전송될 수도 있다.
계측 설비(1200)는 공정 설비(1100)에서의 단위 공정이 완료된 웨이퍼(미도시)의 특정 스펙을 계측할 수 있다. 예를 들어, 공정 설비(1100)에서 증착 공정이 수행된 경우, 계측 설비(1200)는 증착된 층의 두께(thickness), 균일도(uniformity), 전기적 특성 및 광학적 특성 등의 특정 스펙을 계측할 수 있다. 상기 특정 스펙의 계측값은, 계측 설비(1200)의 통신부(미도시)를 통해 공정 관리 시스템(1300)으로 전송될 수 있다.
일부 실시예에서, 공정 관리 시스템(1300)은 통신부(1320), 데이터베이스(1330), 판단부(1340), 레시피 생성부(1360) 및 출력부(1380)를 포함한다.
통신부(1320)는 레시피 수신부(1322), 계측값 수신부(1324), 결함 정보 송신부(1326) 및 레시피 송신부(1328)를 포함할 수 있다.
통신부(1320)를 통해, 공정 관리 시스템(1300)은 공정 설비(1100) 및 계측 설비(1200)와 통신할 수 있다.
구체적으로, 레시피 수신부(1322)는 공정 설비(1100)에서 사용된 공정 레시피를 수신하고, 계측값 수신부(1324)는 계측 설비(1200)에서 계측된 계측값을 수신하여 데이터베이스(1330)에 저장한다. 결함 정보 송신부(1326)는 공정 관리 시스템(1300)에서 판단한 결함 정보를 공정 설비(1100)로 전송하고, 레시피 송신부(1328)는 공정 관리 시스템(1300)에서 생성된 새로운 공정 레시피를 공정 설비(1100)로 전송하는 역할을 수행할 수 있으며, 이에 대한 자세한 설명은 후술하기로 한다.
데이터베이스(1330)는 공정 설비(1100)로부터 수신된 공정 레시피와 계측 설비(1200)로부터 수신된 계측값을 저장하는 제1 데이터베이스(1332)와, 제1 판단부(1342)에서 수립된 상호 영향 모델을 저장하는 제2 데이터베이스(1334)를 포함한다(상기 상호 영향 모델에 대한 상세한 설명은 도 2를 참조하여 후술하기로 한다).
본 실시예에서의 데이터베이스(1330)는 제1 데이터베이스(1332) 및 제2 데이터베이스(1334)로 구분되어 있으나 이는 설명상 편의를 위한 것이며, 제1 데이터베이스(1332) 및 제2 데이터베이스(1334)는 물리적으로 하나의 데이터베이스로 구성될 수 있음은 물론이다.
한편, 본 실시예에서는 하나의 공정 설비(1100)만 도시되었으나, 도 5와 유사하게 복수의 공정 설비들(미도시)에서 각각의 단위 공정들이 진행될 경우, 대략 20 내지 25매 단위의 웨이퍼가 일개 단위의 롯트(lot)를 이루어 해당 단위 공정이 진행될 수 있다. 이 경우, 상기 복수의 공정 설비들 각각은 공정 레시피 뿐 아니라 상기 웨이퍼의 롯트 번호(또는 웨이퍼 번호)를 추가적으로 공정 관리 시스템(1300)으로 전송할 수 있고, 제1 데이터베이스(1332)는 상기 롯트 번호(또는 웨이퍼 번호)에 대응되는 공정 레시피와 계측값을 저장할 수도 있다.
판단부(1340)는 데이터베이스(1330)에 누적되어 있는 계측값 등의 데이터에 기반하여, 공정 관리에 있어서 필요한 데이터를 생성하는 역할을 수행할 수 있다. 본 실시예에서의 판단부(1340)는 제1 판단부(1342), 제2 판단부(1344) 및 제3 판단부(1346)를 포함하나 이는 설명상 편의를 위한 것이며, 제1 판단부(1342), 제2 판단부(1344) 및 제3 판단부(1346)는 물리적으로 하나의 데이터 처리 장치로 구성될 수 있음은 물론이다.
제1 판단부(1342)는 제1 데이터베이스(1332)에 누적되어 있는 공정 레시피 및 계측값에 기반하여, 공정 레시피 및 계측값 간의 상호 영향 모델을 수립할 수 있다. 제1 판단부(1342)는 공정 레시피 및 계측값 간의 임시 상호 영향 모델을 수립하는 임시 판단부(미도시), 상기 임시 상호 영향 모델이 적합한지 판단하는 신뢰도 판단부(미도시), 공정 레시피, 계측값 및 상호 영향 모델 중 적어도 어느 하나에 기반하여 상기 임시 상호 영향 모델을 학습시키는 학습부(미도시)를 포함할 수 있으며, 이에 대한 상세한 설명은 도 2c 및 도 2d를 참조하여 후술하기로 한다.
제2 판단부(1344)는 제1 데이터베이스(1332)에 저장된 계측값에 기반하여, 각각의 단위 공정의 스펙 아웃(spec out) 여부를 판단한다. 여기서, 스펙 아웃이란 계측값이 목표된 특정 스펙의 관리 상한선(Upper Control Limit, UCL)과 관리 하한선(Lower Control Limit, LCL)의 범위 밖에 있는 경우일 수 있다. 상기 관리 상한선 및 관리 하한선은 필요에 따라 임의로 지정될 수 있으며, 경우에 따라 관리 상한선 및 관리 하한선 중 어느 하나만이 지정될 수도 있다.
제3 판단부(1346)는 특정 단위 공정이 스펙 아웃으로 판단된 경우, 해당 단위 공정의 스펙 아웃 원인을 판단한다. 제3 판단부(1346)는 제2 데이터베이스(1334)에 저장된 상호 영향 모델에 기반하여 공정 레시피에 포함된 복수의 공정 인자(예를 들면 공정 설비 내부의 온도, 압력, 공정 시간, 공정 가스의 농도 등) 중 상기 스펙 아웃 원인을 가지는 결함 공정 인자를 판단하는 결함 공정 인자 판단부(미도시)를 포함할 수 있다. 또한, 복수의 단위 공정이 이루어진 후에 스펙 아웃이 생긴 경우에는 계측이 이루어지기 직전의 단위 공정이 아닌 그 이전에 수행된 단위 공정에서 스펙 아웃의 원인이 발생할 수도 있으므로, 제3 판단부(1346)는 제2 데이터베이스(1334)에 저장된 상호 영향 모델에 기반하여 복수의 공정 설비(미도시) 중 상기 스펙 아웃 원인을 가지는 결함 설비를 판단하는 결함 설비 판단부(미도시)를 더 포함할 수도 있다.
제3 판단부(1346)에서 판단된 상기 결함 공정 인자 및 상기 결함 설비 중 적어도 어느 하나에 대한 정보는 통신부(1320)의 결함 정보 송신부(1326), 레시피 생성부(1360) 및 출력부(1380)의 결함 정보 출력부(1382)에 제공될 수 있다.
결함 정보 송신부(1326)는 상기 제공된 정보를 공정 설비(1100)에 전송할 수 있다.
레시피 생성부(1360)는 제1 판단부(1342)에서 수립된 상호 영향 모델 및 제3 판단부(1346)에서 판단된 결함 공정 인자 중 적어도 어느 하나에 기반하여, 공정 수율을 높일 수 있는 새로운 공정 레시피를 생성하는 역할을 수행할 수 있다.
레시피 생성부(1360)에서 생성된 새로운 공정 레시피는 통신부(1320)의 레시피 송신부(1328) 및 출력부(1380)의 레시피 출력부(1384)에 제공될 수 있다.
출력부(1380)는 제1 판단부(1342)에서 수립된 상호 영향 모델을 출력하는 상호 영향 모델 출력부(1386), 제3 판단부(1346)에서 판단된 결함 설비 및 결함 공정 인자 중 적어도 어느 하나에 대한 정보를 출력하는 결함 정보 출력부(1382), 및 레시피 생성부(1360)에서 생성된 새로운 공정 레시피를 출력하는 레시피 출력부(1384)를 포함할 수 있다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 반도체 제조 방법을 설명하기 위한 흐름도이다. 도 2b는 상기 반도체 제조 방법에서의 웨이퍼 계측 방법을 구체화한 흐름도이다. 도 2c 및 도 2d는 상기 반도체 제조 방법에서의 상호 영향 모델 수립 방법을 구체화한 흐름도이다.
도 2a 내지 도 2d를 참조하여 설명하는 각 단계에서는 도 1a 및 도 1b에 도시된 반도체 제조 시스템(1000)의 일부 구성이 참조될 수 있으며, 이에 대하여는 도 1a 및 도 1b를 상호 참조하여 설명하기로 한다.
도 2a 내지 도 2d를 참조하면, 본 실시예에서의 반도체 제조 방법은 공정 레시피를 입력 받아 웨이퍼에 하나 이상의 단위 공정을 수행하는 단계(S110), 상기 공정이 수행된 웨이퍼를 계측하여 계측값을 획득하는 단계(S120), 상기 공정 레시피 및 상기 계측값 간의 상호 영향 모델을 수립하는 단계(S130), 상기 단위 공정의 스펙 아웃 여부를 판단하는 단계(S140)를 포함한다.
상기 단위 공정이 스펙 아웃으로 판단된 경우에는, 스펙 아웃의 원인을 판단하는 단계(S150), 스펙 아웃의 원인이 된 결함 설비 및 결함 공정 인자에 대한 정보를 출력하는 결함 정보 출력 단계(S152)가 추가적으로 수행될 수 있으며, 결함 정보 출력 단계(S152) 이후 필요에 따라 새로운 공정 레시피를 생성하는 단계(S160) 및 상기 새로운 공정 레시피를 출력하는 단계(S162)가 추가적으로 수행될 수 있다.
나아가, 상기 단위 공정이 스펙 아웃으로 판단되지 않은 경우라도, 공정 트렌드(trend)가 변화하는 등 현재 공정 환경의 변화가 필요한지 여부를 판단하여(S145), 새로운 공정 레시피를 생성하는 단계(S160) 및 상기 새로운 공정 레시피를 출력하는 단계(S162)를 추가적으로 수행할 수도 있다.
공정 레시피를 입력 받아 웨이퍼에 하나 이상의 단위 공정을 수행하는 단계(S110)에서, 공정 설비(1100)는 공정 레시피를 입력 받는다. 상기 공정 레시피는 공정 설비(1100)의 레시피 입력부(1120)를 통해 공정 설비(1100)에 입력될 수 있다.
일부 실시예에서, 상기 공정 레시피는 복수의 공정 인자(예를 들면 공정 설비 내부의 온도, 압력, 공정 시간, 공정 가스의 농도 등)를 포함할 수 있다. 상기 공정 레시피는 반도체 소자를 양산하기 위한 양산용 공정 레시피에 한정되지 않으며, 테스트 웨이퍼에 적용될 수 있는 테스트용 공정 레시피일 수 있다.
공정 설비(1100)는 상기 공정 레시피를 입력 받은 후, 양산용 웨이퍼 또는 테스트 웨이퍼에 각각의 단위 공정을 수행한다. 상기 웨이퍼가 양산용 웨이퍼인 경우, 공정 설비(1100)에 입력되는 공정 레시피는 상기 양산용 공정 레시피일 수 있으며, 상기 웨이퍼가 테스트 웨이퍼인 경우, 공정 설비(1100)에 입력되는 공정 레시피는 상기 테스트용 공정 레시피일 수 있다. 공정 설비(1100)는 해당 공정에서 사용된 공정 레시피를 공정 관리 시스템(1300)으로 전송하고, 공정 관리 시스템(1300)은 상기 공정 레시피를 수신하여, 제1 데이터베이스(1332)에 저장할 수 있다.
웨이퍼를 계측하는 단계(S120)는, 상기 공정이 수행된 웨이퍼가 가지는 특정 스펙(예를 들어, 선 폭, 두께, 균일도 등)을 측정하기 위해 수행될 수 있다.
일부 실시예에서, 상기 공정이 수행된 웨이퍼를 계측하는 단계(S120)는, 상기 웨이퍼 상의 특정 위치를 샘플링 포인트로 선별하는 단계(S122), 상기 샘플링 포인트를 계측하여 계측값을 획득하는 단계(S124) 및 상기 계측값을 공정 관리 시스템(1300)으로 전송하는 단계를 포함할 수 있다. 공정 관리 시스템(1300)은 상기 계측값을 수신하여, 제1 데이터베이스(1332)에 저장할 수 있다.
상호 영향 모델을 수립하는 단계(S130)는, 제1 데이터베이스(1332)에 저장된 공정 레시피 및 샘플링 포인트 별 계측값을 획득하는 단계(S131), 상기 공정 레시피 및 상기 샘플링 포인트 별 계측값 간의 임시 상호 영향 모델을 수립하는 단계(S133), 상기 임시 상호 영향 모델의 신뢰도를 판단하는 신뢰도 판단 단계(S135)를 포함한다.
이하에서, 본 명세서 상의 "모델"이라 함은 신경망((Neural Network) 알고리즘 등의 모델링적 접근법 뿐만 아니라, 의사결정나무(decision tree) 분석 알고리즘 등의 비 모델링적 접근법(non modeling approach)을 포함하는 개념이다.
또한, "상호 영향 모델"이라 함은 신뢰도 판단 단계(S135)에서 적합한 것으로 판단된 상호 영향 모델을 의미하며, "임시 상호 영향 모델"은 신뢰도 판단 단계(S135)보다 앞선 단계에서의 상호 영향 모델을 의미한다.
구체적으로 살펴보면, 신뢰도 판단 단계(S135)에서 적합한 것으로 판단된 경우의 상호 영향 모델은 제2 데이터베이스(1334)에 저장된다. 상기 임시 상호 영향 모델이 부적합한 것으로 판단될 경우에는, 제1 데이터베이스(1332)에 저장된 공정 레시피 및 계측값과, 제2 데이터베이스(1334)에 저장된 상호 영향 모델 중 적어도 어느 하나에 기반하여 상기 임시 상호 영향 모델을 학습시키는 학습 단계(S137)가 추가적으로 수행될 수 있다. 학습된 상호 영향 모델은 신뢰도 판단 단계(S135)를 다시 한번 수행하게 된다. 즉, 신뢰도 판단 단계(S135)에서 적합한 것으로 판단된 경우의 상호 영향 모델만이 제2 데이터베이스(1334)에 저장되게 된다.
일부 실시예에서, 상호 영향 모델을 수립하는 단계(S130)는 도 2d에 도시된 바와 같이 공정 레시피(R) 및 상기 샘플링 포인트 별 계측값(V) 간의 상호 영향 모델(M)을 수립할 수 있다. 구체적인 예를 들면, 공정 레시피(R)에 포함된 복수의 공정 인자(F_1, F_2, ㅇㅇㅇ, F_n)와 제1 포인트의 계측값(V_1)에 기반하여, 공정 레시피(R) 및 제1 포인트의 계측값(V_1) 간의 상호 영향 모델(M_1)을 수립한다. 다른 샘플링 포인트들도 이와 유사하게, 제2 내지 제m 포인트의 계측값(V_2, ㅇㅇㅇ, V_m) 각각에 대한 상호 영향 모델(M_2, ㅇㅇㅇ, M_m)을 수립할 수 있다.
이와 같이, 공정 레시피(R) 및 상기 샘플링 포인트 별 계측값(V) 간의 상호 영향 모델(M)을 수립할 경우, 웨이퍼의 특정 포인트에서만 발생할 수 있는 인과관계의 분석이 용이하고, 이에 따라 보다 효율적인 공정 관리가 가능하다.
임시 상호 영향 모델을 수립하는 단계(S133) 및 학습 단계(S137)는 예를 들면 다중 선형 회기 분석(Multiple Linear Regression) 알고리즘, 다중 비선형 회귀 분석(Multiple Nonlinear Regression) 알고리즘, 신경망(Neural Network) 알고리즘, 지지벡터회귀(Support Vector Regression) 분석 알고리즘, 최근접 이웃(KNN: K Nearest Neighbor) 회기 분석 알고리즘, 실험 계획(DOE: Design Of Experiment) 분석 알고리즘 등의 다양한 알고리즘을 통해 수행될 수 있다.
신뢰도 판단 단계(S135)는 예를 들면 호텔링의 T2(Hotelling's T square) 분석 알고리즘, 가우시안 분포 추정(Gaussian density estimator) 알고리즘, 주성분 분석(PCA: Principal Component Analysis) 알고리즘, 이상치 분석(Novelty Detection) 알고리즘, 스코어 플롯(score plot) 분석 알고리즘, 부분최소자승 판별 분석(PLS-DA: partial least squares-discriminant analysis) 알고리즘, 계층적 동일 분석(HCA: Hierarchiral cluster analysis) 알고리즘, 부분최소제곱(PLS: partial least squares) 회기 분석 알고리즘, SVM(Support Vector Machine) 알고리즘, 퍼지 논리(fuzzy logic) 알고리즘, K-평균 군집화(K-means clustering) 알고리즘, MoG(Mixture of Gaussian) 알고리즘, K-NN(K-Nearest Neighbor) 알고리즘, SVDD(Support Vector Data Description) 알고리즘 등의 다양한 알고리즘을 통해 수행될 수 있다.
스펙 아웃 여부를 판단하는 단계(S140)에서, 각각의 단위 공정의 스펙 아웃 여부는 샘플링 포인트 별 계측값에 기반하여 샘플링 포인트 별로 판단될 수 있다. 특정 단위 공정이 스펙 아웃으로 판단된 경우에는, 해당 단위 공정의 스펙 아웃 원인을 판단(S150)한다.
스펙 아웃 원인을 판단하는 단계(S150)는, 제2 데이터베이스(1334)에 저장된 상호 영향 모델에 기반하여 공정 레시피에 포함된 복수의 공정 인자(예를 들면 공정 설비 내부의 온도, 압력, 공정 시간, 공정 가스의 농도 등) 중 상기 스펙 아웃 원인을 가지는 결함 공정 인자를 판단하는 단계를 포함할 수 있다. 또한, 복수의 단위 공정이 이루어진 후에 스펙 아웃이 생긴 경우에는 계측이 이루어지기 직전의 단위 공정이 아닌 그 이전에 수행된 단위 공정에서 스펙 아웃의 원인이 발생할 수도 있으므로, 제2 데이터베이스(1334)에 저장된 상호 영향 모델에 기반하여 복수의 공정 설비(미도시) 중 상기 스펙 아웃 원인을 가지는 결함 설비를 판단하는 단계를 더 포함할 수도 있다.
스펙 아웃 원인이 판단된 경우에는, 스펙 아웃의 원인이 된 결함 설비 및 결함 공정 인자에 대한 정보는 공정 관리 설비(1300)의 출력부(1380)를 통해 출력(S152)될 수 있다.
새로운 공정 레시피를 생성하는 단계(S160)는 상호 영향 모델 수립 단계(S130)에서 수립된 상호 영향 모델 및 스펙 아웃 원인을 판단하는 단계(S150)에서 판단된 결함 공정 인자 중 적어도 어느 하나에 기반하여, 공정 수율을 높일 수 있는 새로운 공정 레시피를 생성하는 역할을 수행할 수 있다. 상기 새로운 공정 레시피는 공정 관리 설비(1300)의 출력부(1380)를 통해 출력(S162)될 수 있다.
도 3은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 제조 방법을 설명하기 위한 흐름도이다. 도 3에 있어서, 도 1a 내지 도 2e에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다. 또한, 도 3을 참조하여 설명하는 각 단계에서는 도 1a 및 도 1b에 도시된 반도체 제조 시스템(1000)의 일부 구성이 참조될 수 있으며, 이에 대하여는 도 1a 및 도 1b를 상호 참조하여 설명하기로 한다.
도 3을 참조하면, 본 실시예에서의 반도체 제조 방법은 공정 레시피를 입력 받아 웨이퍼에 하나 이상의 단위 공정을 수행하는 단계(S210), 상기 공정이 수행된 웨이퍼를 계측하여 계측값을 획득하는 단계(S220), 상기 공정 레시피 및 상기 계측값 간의 상호 영향 모델을 수립하는 단계(S230), 상기 단위 공정의 스펙 아웃 여부를 판단하는 단계(S240)를 포함한다.
상기 단위 공정이 스펙 아웃으로 판단된 경우에는, 스펙 아웃의 원인을 판단하는 단계(S250), 스펙 아웃의 원인이 된 결함 설비 및 결함 공정 인자에 대한 정보를 출력하는 결함 정보 출력 단계(S252)가 추가적으로 수행될 수 있다. 결함 정보 출력 단계(S252) 이후, 필요에 따라 새로운 공정 레시피를 생성하는 단계(S260), 상기 새로운 공정 레시피를 출력하는 단계(S262) 및 상기 새로운 공정 레시피를 공정 설비(1100)에 전송하는 단계(S264)가 추가적으로 수행될 수 있다.
나아가, 상기 단위 공정이 스펙 아웃으로 판단되지 않은 경우라도, 공정 트렌드가 변화하는 등 현재 공정 환경의 변화가 필요한지 여부를 판단하여(S245), 새로운 공정 레시피를 생성하는 단계(S260), 상기 새로운 공정 레시피를 출력하는 단계(S262) 및 상기 새로운 공정 레시피를 공정 설비(1100)에 전송하는 단계(S264)를 추가적으로 수행할 수도 있다.
도 3을 참조하여 설명하는 웨이퍼 계측 단계(S220), 상호 영향 모델 수립 단계(S230), 스펙 아웃 여부 판단 단계(S240), 스펙 아웃의 원인 판단 단계(S250), 결함 정보 출력 단계(S252), 새로운 공정 레시피 생성 단계(S260) 및 새로운 공정 레시피 출력 단계(S262)는 각각 도 2a 내지 도 2d를 참조하여 설명한 웨이퍼 계측 단계(S120), 상호 영향 모델 수립 단계(S130), 스펙 아웃 여부 판단 단계(S140), 스펙 아웃의 원인 판단 단계(S150), 결함 정보 출력 단계(S152), 새로운 공정 레시피 생성 단계(S160) 및 새로운 공정 레시피 출력 단계(S162)와 유사한 방법에 의하여 수행될 수 있으며, 본 실시예에서는 공정 레시피를 입력 받아 웨이퍼에 하나 이상의 단위 공정을 수행하는 단계(S210) 및 새로운 공정 레시피를 공정 설비(1100)에 전송하는 단계(S264)를 중점적으로 설명하도록 한다.
공정 레시피를 입력 받아 웨이퍼에 하나 이상의 단위 공정을 수행하는 단계(S210)에서, 공정 설비(1100)는 공정 레시피를 입력 받는다.
공정 설비(1100)는 작업자가 레시피 입력부(1120)에 입력한 공정 레시피에 기반하여 각각의 단위 공정을 수행할 수 있다. 또는, 공정 관리 시스템(1300)의 레시피 송신부(1328)가 새로운 공정 레시피를 전송한 경우에는, 공정 설비(1100)의 레시피 자동 입력부(1160)는 상기 새로운 공정 레시피를 자동으로 입력 받아, 상기 새로운 공정 레시피에 기반하여 각각의 단위 공정을 수행할 수도 있다.
스펙 아웃 여부를 판단하는 단계(S240)에서 특정 단위 공정이 스펙 아웃으로 판단된 경우에는, 해당 단위 공정의 스펙 아웃 원인을 판단(S250)하고, 새로운 공정 레시피를 생성(S260)한 후에, 새로운 공정 레시피를 공정 설비(1100)에 전송(S264)할 수 있다. 상술한 바와 같이, 공정 설비(1100)는 전송된 새로운 공정 레시피에 기반하여 각각의 단위 공정을 수행할 수 있다.
도 4는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 상호 영향 모델 수립 방법을 설명하기 위한 흐름도이다. 도 4를 참조하여 설명하는 각 단계에서는 도 1a 및 도 1b에 도시된 반도체 제조 시스템(1000)의 일부 구성이 참조될 수 있으며, 이에 대하여는 도 1a 및 도 1b를 상호 참조하여 설명하기로 한다.
도 4를 참조하면, 본 실시예에서의 상호 영향 모델 수립 방법은 공정 레시피 및 계측값 간의 임시 상호 영향 모델을 수립하는 단계(S431), 실시간으로 공정 레시피 및 계측값을 획득하는 단계(S433), 상기 임시 상호 영향 모델을 학습시키는 학습 단계(S435), 상기 학습된 상호 영향 모델의 신뢰도를 판단하는 신뢰도 판단 단계(S437), 상기 신뢰도 판단 단계에서 적합한 것으로 판단된 상호 영향 모델을 제2 데이터베이스(1334)에 저장하는 저장 단계(S439)를 포함한다.
임시 상호 영향 모델을 수립하는 단계(S431)에서는, 제1 데이터베이스(1332)에 누적되어 있는 공정 레시피 및 계측값에 기반하여, 공정 레시피 및 계측값 간의 임시 상호 영향 모델을 수립한다.
이하에서, "상호 영향 모델"이라 함은 신뢰도 판단 단계(S437)에서 적합한 것으로 판단된 상호 영향 모델을 의미하며, "임시 상호 영향 모델"은 학습 단계(S435)의 수행 전 상호 영향 모델을 의미한다. 나아가, 상기 "임시 상호 영향 모델"은 신뢰도 판단 단계(S437)에서 적합한 것으로 판단된 상호 영향 모델로서, 저장 단계(S439)를 거쳐 학습 단계(S435)로 회귀한 상호 영향 모델 또한 포함한다.
공정 레시피 및 계측값을 획득하는 단계(S433)에서는, 공정 설비(1100)로부터 실시간으로 전송되는 공정 레시피 및 계측 설비(1200)로부터 실시간으로 전송되는 계측값을 획득할 수 있다.
즉, 공정 레시피 및 계측값을 획득하는 단계(S433)에서는 상기 임시 상호 영향 모델을 수립한 이후 공정에 적용된 공정 레시피 및 상기 임시 상호 영향 모델을 수립한 이후 계측된 계측값을 획득한다.
구체적인 예를 들면, 단위 공정을 수행하는 공정 설비(1100)에서 제1 롯트의 웨이퍼들, 제2 롯트의 웨이퍼들에 상기 단위 공정이 순차적으로 수행될 경우, 상기 임시 상호 영향 모델은 상기 제1 롯트의 웨이퍼들에 대응되는 공정 레시피와 계측값에 기반하여 수립된다. 본 실시예에서의 공정 레시피 및 계측값을 획득하는 단계(S433)는, 상기 임시 상호 영향 모델을 수립한 이후, 제2 롯트의 웨이퍼들에 대응되는 공정 레시피와 계측값을 획득하는 것을 의미한다.
학습 단계(S435)에서는, 공정 레시피 및 계측값을 획득하는 단계(S433)에서 획득한 공정 레시피와 계측값에 기반하여 상기 임시 상호 영향 모델을 학습시킨다.
신뢰도 판단 단계(S437)는 상기 학습된 상호 영향 모델의 신뢰도를 판단한다. 상기 학습된 상호 영향 모델이 신뢰도 판단 단계(S437)에서 부적합한 것으로 판단된 경우에는, 제1 데이터베이스(1332)에 누적되어 있는 공정 레시피 및 계측값에 기반하여, 공정 레시피 및 계측값 간의 새로운 임시 상호 영향 모델을 수립할 수 있다.
저장 단계(S439)에서는, 신뢰도 판단 단계(S437)에서 적합한 것으로 판단된 상호 영향 모델을 제2 데이터베이스(1334)에 저장할 수 있다. 상기 상호 영향 모델은 저장 단계(S439)를 거쳐 학습 단계(S435)로 회귀할 수 있다.
임시 상호 영향 모델을 수립하는 단계(S431) 및 학습 단계(S435)는 예를 들면 다중 선형 회기 분석(Multiple Linear Regression) 알고리즘, 다중 비선형 회귀 분석(Multiple Nonlinear Regression) 알고리즘, 신경망(Neural Network) 알고리즘, 지지벡터회귀(Support Vector Regression) 분석 알고리즘, 최근접 이웃(KNN: K Nearest Neighbor) 회기 분석 알고리즘, 실험 계획(DOE: Design Of Experiment) 분석 알고리즘 등의 다양한 알고리즘을 통해 수행될 수 있다.
신뢰도 판단 단계(S437)는 예를 들면 호텔링의 T2(Hotelling's T square) 분석 알고리즘, 가우시안 분포 추정(Gaussian density estimator) 알고리즘, 주성분 분석(PCA: Principal Component Analysis) 알고리즘, 이상치 분석(Novelty Detection) 알고리즘, 스코어 플롯(score plot) 분석 알고리즘, 부분최소자승 판별 분석(PLS-DA: partial least squares-discriminant analysis) 알고리즘, 계층적 동일 분석(HCA: Hierarchiral cluster analysis) 알고리즘, 부분최소제곱(PLS: partial least squares) 회기 분석 알고리즘, SVM(Support Vector Machine) 알고리즘, 퍼지 논리(fuzzy logic) 알고리즘, K-평균 군집화(K-means clustering) 알고리즘, MoG(Mixture of Gaussian) 알고리즘, K-NN(K-Nearest Neighbor) 알고리즘, SVDD(Support Vector Data Description) 알고리즘 등의 다양한 알고리즘을 통해 수행될 수 있다.
도 5는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 제조 시스템을 도시한 개념도이다. 도 5에 있어서, 도 1a 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 5를 참조하면, 반도체 제조 시스템(2000)은 반도체 제조 시스템(1000)은 반도체 웨이퍼(미도시)에 각각의 단위 공정을 수행하는 복수의 공정 설비(2100_1, 2100_2, 2100_3), 각각의 단위 공정이 완료된 웨이퍼의 특정 스펙을 계측하는 복수의 계측 설비(2200_1, 2200_2), 반도체 제조 공정을 관리하는 공정 관리 시스템(2300) 및 수율 검사 설비(2400)를 포함한다.
본 실시예에서는 3개의 공정 설비(2100_1, 2100_2, 2100_3) 및 2개의 계측 설비(2200_1, 2200_2)를 도시하였으나, 공정 설비 및 계측 설비의 개수는 이에 한정되지 않는다.
공정 설비(2100_1, 2100_2, 2100_3), 계측 설비(2200_1, 2200_2) 및 공정 관리 시스템(2300) 각각은 도 1a 및 도 1b를 참조하여 설명한 공정 설비(1100), 계측 설비(1200) 및 공정 관리 시스템(1300)과 유사한 구성을 가질 수 있으므로, 이들의 구성에 대한 상세한 설명은 생략하기로 한다.
이하에서는, 제1 공정 설비(2100_1)는 에칭 설비, 제2 공정 설비(2100_2)는 증착 설비, 제3 공정 설비(2100_3)는 평탄화 설비인 경우로 하여, 본 실시예에 따른 반도체 제조 공정을 예시적으로 설명하도록 한다.
제1 공정 설비(2100_1)는 제1 공정 레시피에 기반하여 에칭 공정을 수행한다. 상기 제1 공정 레시피는 에칭 공정에 필요한 복수의 공정 인자들을 포함할 수 있다. 상기 제1 공정 레시피는 공정 관리 시스템(2300)으로 전송되어, 공정 관리 시스템(2300)의 제1 데이터베이스(미도시)에 저장된다.
제1 공정 설비(2100_1)에서의 에칭 공정이 수행된 웨이퍼는 제2 공정 설비(2100_2)로 이송된다. 제2 공정 설비(2100_2)는 제2 공정 레시피에 기반하여 증착 공정을 수행한다.
제2 공정 설비(2100_2)는, 예를 들면 플라즈마를 이용한 증착 설비일 수 있다. 제2 공정 설비(2100_2)가 플라즈마를 이용한 증착 설비인 경우, 상기 제2 공정 레시피는 반응 챔버(미도시) 내부의 온도 및 압력, 반응 가스의 공급 시간 등의 복수의 공정 인자를 포함할 수 있다. 상기 제2 공정 레시피는 공정 관리 시스템(2300)으로 전송되어, 공정 관리 시스템(2300)의 제1 데이터베이스(미도시)에 저장된다.
제1 계측 설비(2200_1)는 제2 공정 설비(2100_2)에서 증착 공정이 수행된 웨이퍼(미도시)의 특정 스펙을 계측한다. 예를 들어, 제1 계측 설비(2200_1)는 제2 공정 설비(2100_2)에서 증착된 층(미도시)의 두께(이하, 제1 계측값이라고 지칭함)를 계측할 수 있다.
상기 제1 계측값은, 공정 관리 시스템(2300)으로 전송되어, 공정 관리 시스템(2300)의 제1 데이터베이스(미도시)에 저장된다.
공정 관리 시스템(2300)은 상기 제1 공정 레시피 및 제2 공정 레시피 중 적어도 어느 하나의 공정 레시피와 상기 제1 계측값에 기반하여, 제1 공정 레시피 및 제2 공정 레시피 중 적어도 어느 하나의 공정 레시피와 제1 계측값 간의 제1 상호 영향 모델을 수립할 수 있다. 상기 제1 상호 영향 모델은 공정 관리 시스템(2300)의 제2 데이터베이스(미도시)에 저장될 수 있다.
상기 제1 계측값이 스펙 아웃된 경우, 공정 관리 시스템(2300)은 상기 제1 상호 영향 모델에 기반하여 상기 스펙 아웃의 원인을 판단한다.
구체적으로, 제1 공정 설비(2100_1) 및 제2 공정 설비(2100_2) 중 어느 공정 설비가 결함 설비인지 여부 및 상기 제1 공정 레시피 및 제2 공정 레시피에 포함된 복수의 공정 인자 중 어떠한 공정 인자가 결함 공정 인자인지 여부를 판단할 수 있다.
나아가, 상기 제1 계측값이 스펙 아웃된 경우, 공정 관리 시스템(2300)은 상기 제1 상호 영향 모델 및 상기 결함 공정 인자 중 적어도 하나에 기반하여 새로운 공정 레시피를 생성하고, 결함 설비에 상기 새로운 공정 레시피를 전송할 수 있다.
예를 들어, 스펙 아웃된 원인으로서, 제2 공정 설비(2100_2)가 결함 설비로 판단되고, 제2 공정 설비(2100_2)의 반응 챔버(미도시) 내부의 온도(제2 공정 레시피)가 결함 공정 인자로 판단된 경우, 공정 관리 시스템(2300)은 상기 제1 상호 영향 모델에 기반하여, 새로운 반응 챔버 내부의 온도값을 포함하는 새로운 제2 공정 레시피를 생성하여 출력하고, 결함 설비인 제2 공정 설비(2100_2)에 전송할 수 있다.
제3 공정 설비(2100_3)는 제3 공정 레시피에 기반하여 평탄화 공정을 수행한다.
제3 공정 설비(2100_3)는, 예를 들면 CMP(Chemical Mechanical Polishing) 설비일 수 있다.
먼저 CMP 설비에 대해 간략히 설명하면, CMP 설비는 웨이퍼를 흡착하여 고속으로 회전함과 동시에 상하로 유동하여 웨이퍼를 소정 압력으로 압착하는 폴리싱 헤드(Polishing head)와, 이 폴리싱 헤드에 흡착된 웨이퍼가 연마될 수 있도록 웨이퍼를 하측에서 지지하고 저속으로 회전하며 컨디셔너(Conditioner)가 상면에 장착된 플래튼(Platen)을 포함하여 구성될 수 있다.
이 경우, 제3 공정 레시피는 폴리싱 헤드의 RPM(Revolutions Per Minute) 및 압력, 컨디셔너의 RPM 등의 복수의 공정 인자를 포함할 수 있다.
상기 제3 공정 레시피는 공정 관리 시스템(2300)으로 전송되어, 공정 관리 시스템(2300)의 제1 데이터베이스(미도시)에 저장된다.
제2 계측 설비(2200_2)는 제3 공정 설비(2100_3)에서 CMP 공정이 수행된 웨이퍼(미도시)의 특정 스펙을 계측한다. 예를 들어, 제2 계측 설비(2300_2)는 웨이퍼(미도시)의 균일도(이하, 제2 계측값이라고 지칭함)를 계측할 수 있다.
상기 제2 계측값은, 공정 관리 시스템(2300)으로 전송되어, 공정 관리 시스템(2300)의 제1 데이터베이스(미도시)에 저장된다.
공정 관리 시스템(2300)은 상기 제1 공정 레시피 내지 제3 공정 레시피 중 적어도 어느 하나의 공정 레시피와 상기 제2 계측값에 기반하여, 제1 공정 레시피 내지 제3 공정 레시피 중 적어도 어느 하나의 공정 레시피와 제2 계측값 간의 제2 상호 영향 모델을 수립할 수 있다. 상기 제2 상호 영향 모델은 공정 관리 시스템(2300)의 제2 데이터베이스(미도시)에 저장될 수 있다.
상기 제2 계측값이 스펙 아웃된 경우, 공정 관리 시스템(2300)은 상기 제2 상호 영향 모델에 기반하여 상기 스펙 아웃의 원인을 판단한다.
구체적으로, 제1 공정 설비(2100_1) 내지 제3 공정 설비(2100_3) 중 어느 공정 설비가 결함 설비인지 여부 및 상기 제1 공정 레시피 내지 제3 공정 레시피에 포함된 복수의 공정 인자 중 어떠한 공정 인자가 결함 공정 인자인지 여부를 판단할 수 있다.
나아가, 상기 제2 계측값이 스펙 아웃된 경우, 공정 관리 시스템(2300)은 상기 제2 상호 영향 모델에 기반하여 새로운 공정 레시피를 생성하고, 결함 설비에 상기 새로운 공정 레시피를 전송할 수 있다.
예를 들어, 스펙 아웃된 원인으로서, 제3 공정 설비(2100_3)가 결함 설비로 판단되고, 제3 공정 설비(2100_3)의 컨디셔너의 RPM(제3 공정 레시피)이 결함 공정 인자로 판단된 경우, 공정 관리 시스템(2300)은 새로운 컨디셔너의 RPM 값을 포함하는 새로운 제3 공정 레시피를 생성하여 출력하고, 결함 설비인 제3 공정 설비(2100_3)에 전송할 수 있다.
수율 검사 설비(2400)는 반도체 제조에 필요한 모든 공정이 완료된 웨이퍼의 불량 여부를 검사할 수 있다.
일부 실시예에서, 수율 검사 설비(2400)는 상기 웨이퍼의 불량 여부를 검사한 후, 검사 결과를 공정 관리 시스템(2300)으로 전송할 수 있다. 상기 웨이퍼의 불량 여부는 샘플링 포인트 별로 검사될 수 있다.
공정 관리 시스템(2300)은 수율 검사 설비(2400)로부터 전송 받은 상기 검사 결과에 기반하여 공정 레시피 및 검사 결과 간의 상호 영향 모델을 수립할 수 있다.
구체적으로, 공정 관리 시스템(2300)은 상기 제1 공정 레시피 내지 제3 공정 레시피, 상기 제1 계측값 및 제2 계측값 중 적어도 어느 하나와 상기 검사 결과에 기반하여, 제1 공정 레시피 내지 제3 공정 레시피, 제1 계측값 및 제2 계측값 중 적어도 어느 하나와 검사 결과 간의 제3 상호 영향 모델을 수립할 수 있다.
또한, 공정 관리 시스템(2300)은 상기 검사 결과 및 상기 제3 상호 영향 모델에 기반하여 상기 웨이퍼의 불량 원인을 판단할 수 있다. 구체적으로, 제1 공정 설비(2100_1) 내지 제3 공정 설비(2100_3) 중 어느 공정 설비가 불량의 원인이 된 설비인지 여부 및 제1 공정 레시피 내지 제3 공정 레시피에 포함된 복수의 공정 인자 중 어떠한 공정 인자가 불량의 원인이 된 공정 인자인지 여부를 판단할 수 있다.
상기 웨이퍼의 불량 원인을 판단한 후에, 공정 관리 시스템(2300)은 제3 상호 영향 모델에 기반하여 새로운 공정 레시피를 생성하고, 상기 불량의 원인이 된 설비에 상기 새로운 공정 레시피를 전송할 수 있다.
일부 실시예에서, 공정 관리 시스템(2300)은 상기 제3 상호 영향 모델에 기반하여 복수의 계측 설비(2200_1, 2200_2) 각각에서 계측되는 계측값의 관리 상한선 또는 관리 하한선을 재설정 할 수 있다.
예를 들어, 제2 공정 설비(2100_2)에서 상기 제1 계측값이 195 nm 이상일 때 다수의 웨이퍼 불량이 검출되었고, 상기 제1 계측값의 기존 스펙 인(spec in) 범위가 100 nm ~ 200 nm 인 경우에, 공정 관리 시스템(2300)은 상기 제3 상호 영향 모델에 기반하여 상기 제1 계측값의 스펙 인 범위를 100 nm ~ 190 nm 으로 재설정 할 수 있다.
상기와 같이 수율 검사 설비(2400)의 검사 결과를 공정 관리 시스템(2300)에 전송하고, 상기 검사 결과에 기반한 제3 상호 영향 모델을 수립할 경우, 각각의 단위 공정에서의 계측값이 스펙 인 된 경우라도 상기 웨이퍼의 불량 원인을 판단할 수 있고, 이에 따라 효율적인 공정 관리를 꾀할 수 있다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 반도체 제조 방법을 설명하기 위한 흐름도이다. 도 6에 있어서, 도 1a 내지 도 5에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다. 또한, 도 6을 참조하여 설명하는 각 단계에서는 도 1a 및 도 1b에 도시된 반도체 제조 시스템(1000)의 일부 구성이 참조될 수 있으며, 이에 대하여는 도 1a 및 도 1b를 상호 참조하여 설명하기로 한다.
도 6을 참조하여 설명하는 양산 공정 수행 단계(S610_1), 웨이퍼 계측 단계(S620_1), 스펙 아웃 여부 판단 단계(S640), 공정 환경의 변화가 필요한지 여부를 판단하는 단계(S645), 스펙 아웃의 원인 판단 단계(S650), 결함 정보 출력 단계(S652), 새로운 공정 레시피 생성 단계(S660), 새로운 공정 레시피 출력 단계(S662) 및 새로운 공정 레시피를 공정 설비에 전송하는 단계(S664)는 각각 도 3을 참조하여 설명한 공정 레시피를 입력 받아 웨이퍼에 하나 이상의 단위 공정을 수행하는 단계(S210), 웨이퍼 계측 단계(S220), 스펙 아웃 여부 판단 단계(S240), 공정 환경의 변화가 필요한지 여부를 판단하는 단계(S245), 스펙 아웃의 원인 판단 단계(S250), 결함 정보 출력 단계(S252), 새로운 공정 레시피 생성 단계(S260) 및 새로운 공정 레시피 출력 단계(S262) 및 새로운 공정 레시피를 공정 설비에 전송하는 단계(S264)와 유사한 방법에 의하여 수행될 수 있으며, 본 실시예에서는 테스트 공정 수행 여부 판단 단계(S601), 테스트 공정 수행 단계(S610_2), 웨이퍼 계측 단계(S620_1) 및 상호 영향 모델 수립 단계(S630)를중점적으로 설명하도록 한다.
한편, 본 실시예에서의 공정 관리 시스템(1300, 도 1b 참조)이 구비하는 제1 데이터베이스(1332)는, 제1 양산 데이터베이스(미도시) 및 제1 테스트 데이터베이스(미도시)를 포함할 수 있다. 상기 제1 양산 데이터베이스 및 제1 테스트 데이터베이스는 물리적으로 하나의 데이터베이스로 구성될 수도 있으며, 이에 대한 상세한 설명은 후술하기로 한다.
테스트 공정 수행 여부 판단 단계(S601)에서는, 양산 공정(S610_1) 및 테스트 공정(S610_2) 중 어느 공정을 수행할지 여부를 판단한다. 본 실시예에서는 양산 공정(S610_1) 및테스트 공정(S610_2)이 택일적으로 수행되는 것으로 설명하나, 양산 공정(S610_1) 및 테스트 공정(S610_2)이 각각 별개의 공정 설비(미도시)에서 동시에 수행될 수도 있다.
테스트 공정(S610_2)이 수행되는 경우로는 예를 들면, 기존 양산 공정에서 사용되는 공정 레시피가 부적합하다고 판단되는 경우, 신규 공정 설비를 도입한 경우, 신규 제품을 생산할 경우 등일 수 있다.
양산 공정 수행 단계(S610_1)에서, 공정 설비(1100)는 공정 레시피를 입력 받아 양산용 웨이퍼(미도시)에 단위 공정을 수행한다. 공정 설비(1100)는 양산 공정(S610_1)에서 사용된 공정 레시피(이하, 양산 공정 레시피)를 공정 관리 시스템(1300)으로 전송하고, 공정 관리 시스템(1300)은 상기 양산 공정 레시피를 수신하여 상기 제1 양산 데이터베이스에 저장한다.
웨이퍼 계측 단계(S620_1)는, 양산 공정(S610_1)이 수행된 웨이퍼가 가지는 특정 스펙(예를 들어, 선 폭, 두께, 균일도 등)을 측정하기 위해 수행될 수 있다. 웨이퍼 계측 단계(S620_1)에서 획득한 계측값(이하, 양산 계측값)은 공정 관리 시스템(1300)으로 전송되어 상기 제1 양산 데이터베이스에 저장된다.
테스트 공정 수행 단계(S610_2)에서, 테스트 공정(S610_2)을 수행하는 공정 설비는 양산 공정(S610_1)을 수행하는 공정 설비와 동일한 공정 설비일 수 있다. 다만 이에 한정되지 않고, 테스트 공정을 수행하는 공정 설비는 양산 공정을 수행하는 공정 설비와는 별개의 설비일 수 있다.
이하, 설명의 편의상 양산 공정(S610_1) 및 테스트 공정(S610_2)은 동일한 공정 설비에 의해 수행되며, 상기 공정 설비는 도 1a를 참조하여 설명한 공정 설비(1100)인 경우로 설명하도록 한다.
테스트 공정(S610_2)은, 새로운 공정 레시피를 공정 설비(1100)에 전송하는 단계(S664)를 통해 공정 설비(1100)에 전송된 새로운 공정 레시피에 기반하여 수행될 수 있다. 다만 테스트 공정(S610_2)에 사용되는 공정 레시피는 이에 한정되지 않으며, 작업자 등에 의해 공정 인자의 값이 임의로 지정된 테스트용 공정 레시피일 수 있다.
공정 설비(1100)는 테스트 공정(S610_2)에서 사용된 공정 레시피(이하, 테스트 공정 레시피)를 공정 관리 시스템(1300)으로 전송하고, 공정 관리 시스템(1300)은 상기 테스트 공정 레시피를 수신하여 상기 제1 테스트 데이터베이스에 저장한다.
웨이퍼 계측 단계(S620_2)는, 테스트 공정(S610_2)이 수행된 웨이퍼가 가지는 특정 스펙(예를 들어, 선 폭, 두께, 균일도 등)을 측정하기 위해 수행될 수 있다. 웨이퍼 계측 단계(S620_2)에서 획득한 계측값(이하, 테스트 계측값)은 공정 관리 시스템(1300)으로 전송되어 상기 제1 테스트 데이터베이스에 저장된다.
상호 영향 모델 수립 단계(S630)는 도 2a 내지 도 2d를 참조하여 설명한 상호 영향 모델을 수립하는 단계(S130)와 유사한 방법으로 수행될 수 있다.
다만, 상호 영향 모델 수립 단계(S630)에서는, 상기 제1 양산 데이터베이스에 저장된 상기 양산 공정 레시피와 상기 양산 계측값 및 상기 제1 테스트 데이터베이스에 저장된 상기 테스트 공정 레시피와 상기 테스트 계측값에 기반하여 상호 영향 모델을 수립한다.
상기 양산 계측값 뿐만 아니라 상기 테스트 계측값을 상기 상호 영향 모델을 수립하는 데에 사용할 경우, 공정 레시피 및 계측값 간의 상호 영향 모델 수립에 있어서의 정합성 및 예측력을 높을 수 있다.
이는 단순히 상기 상호 영향 모델을 수립하는 데에 기초가 되는 데이터 양이 증가하는 것 때문만이 아니라, 테스트 공정(610_2)에서는 양산 공정(610_2)에서 발생할 수 있는 공정 환경 변화 제한이 적기 때문이다.
구체적인 예로서, 특정 막을 증착하는 공정에서 상기 특정 막이 100 nm의 두께를 가지기 위한 공정 시간이 대략 1 분일 경우로 가정하면, 양산 공정(610_2)에서는 요구되는 100 nm에 근접한 두께를 얻기 위해 공정 시간 변화폭에 제한이 생길 수가 있다. 이와 달리, 테스트 공정(610_2)에서는 공정 결과물에 대한 결과에 구애 받지 않고 공정 환경을 변화시킬 수 있으며, 이에 따라 양산 공정(610_2)에서는 얻을 수 없는 데이터를 획득할 수 있기 때문이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 공정 관리 시스템에 구비된 사용자 인터페이스의 일부를 나타낸 도면이다. 이하, 도 1a 및 도 1b에 도시된 반도체 제조 시스템(1000)의 일부 구성이 참조될 수 있으며, 이에 대하여는 도 1a 및 도 1b를 상호 참조하여 설명하기로 한다.
도 7을 참조하면, 사용자 인터페이스(UI: user interface)는 공정 환경 출력부(1) 및 가상 웨이퍼 표시부(2)를 포함한다.
공정 환경 출력부(1)는 복수의 공정 인자(A1, A2) 및 특정 스펙(B) 간의 복수의 상호 영향 모델(M1, M2)을 나타낼 수 있다.
공정 인자(A1, A2) 각각은 공정 레시피에 포함된 복수의 공정 인자(예를 들면 예를 들면 공정 설비 내부의 온도, 압력, 공정 시간, 공정 가스의 농도 등) 중 어느 하나일 수 있다. 특정 스펙(B)은 단위 공정이 수행된 웨이퍼가 가질 수 있는 스펙(예를 들어, 선 폭, 두께, 균일도 등) 중 어느 하나일 수 있다.
본 실시예에서의 공정 환경 출력부(1)는 두 개의 공정 인자(A1, A2)에 대한 두 개의 상호 영향 모델(M1, M2)만을 나타내고 있으나, 공정 환경 출력부(1)는 공정 레시피에 포함된 복수의 공정 인자 각각에 대한 복수의 상호 영향 모델을 출력할 수 있음은 물론이다.
또한, 공정 환경 출력부(1)는 상호 영향 모델(M1, M2)에 기반하여 생성된 새로운 공정 레시피가 가지는 공정 인자값(x1, x2)을 출력할 수 있다. 즉, 요구되는 특정 스펙의 값(y1) 및 상호 영향 모델(M1, M2)로부터, 상기 새로운 공정 레시피가 가지는 새로운 공정 인자값(x1, x2)을 출력할 수 있다.
본 실시예에서의 공정 환경 출력부(1)는 상호 영향 모델(M1, M2) 및 새로운 공정 인자값(x1, x2)을 그래프 상에 출력하였으나 이에 한정되지 않고, 공정 환경 출력부(1)는 공정 인자값 및 그에 따른 특정 스펙의 값을 표 등을 통해 출력할 수도 있다.
가상 웨이퍼 표시부(2)는 공정 설비(1100)가 공정 인자값(x1, x2)을 가지는 새로운 공정 레시피에 따라 해당 공정을 수행할 경우의 가상 웨이퍼(W)를 예측하여 출력한다.
일부 실시예에서, 가상 웨이퍼(W)는 단위 공정이 수행된 웨이퍼의 전체적 모습을 나타낼 수 있다. 다른 일부 실시예에서, 가상 웨이퍼(W)는 단위 공정이 수행된 웨이퍼의 일부(예를 들면, 해당 공정에서 증착된 막)만을 나타낼 수도 있다.
한편, 가상 웨이퍼 표시부(2)는 레시피 생성부(1360)에서 생성된 새로운 공정 레시피 외에도, 작업자 등이 임의로 입력한 공정 레시피에 따른 가상 웨이퍼(W)를 예측하여 출력할 수도 있다. 예를 들어, 작업자가 공정 인자(A1)에 대한 공정 인자값을 상기 새로운 공정 레시피가 가지는 새로운 공정 인자값(x1)이 아닌, 임의의 공정 인자값을 입력할 경우, 가상 웨이퍼 표시부(2)는 상기 임의의 공정 인자값에 따라 해당 공정을 수행할 경우의 가상 웨이퍼(W)를 예측하여 출력할 수 있다.
상기한 바에 따르면, 입력되는 공정 레시피에 따라 가상 웨이퍼(W)의 모습이 다르게 출력되는 경우를 설명하였으나 이와 반대로, 요구되는 가상 웨이퍼(W)의 모습을 작업자 등이 입력할 경우, 공정 관리 시스템(1300)은 상호 영향 모델(M1, M2)에 기반하여 최적화된 공정 레시피를 생성 및 출력할 수도 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
1000: 반도체 제조 시스템
1100: 공정 설비
1200: 계측 설비
1300: 공정 관리 시스템
1320: 통신부
1330: 데이터베이스
1340: 판단부
1360: 레시피 생성부
1380: 출력부

Claims (10)

  1. 공정 레시피를 입력 받고 입력된 상기 공정 레시피를 기반으로 웨이퍼에 대해 반도체 제조를 위한 적어도 하나의 단위 공정을 수행하는 적어도 하나의 공정 설비와,
    상기 적어도 하나의 단위 공정이 수행된 웨이퍼를 계측하는 적어도 하나의 계측 설비와,
    상기 적어도 하나의 단위 공정을 관리하는 공정 관리 시스템을 포함하고,
    상기 공정 관리 시스템은,
    상기 적어도 하나의 공정 설비로부터 상기 공정 레시피를 수신하고, 상기 적어도 하나의 계측 설비로부터 상기 적어도 하나의 단위 공정이 수행된 상기 웨이퍼에 대한 계측값을 수신하는 통신부와,
    상기 공정 레시피에 포함된 복수의 공정 인자 및 상기 적어도 하나의 단위 공정이 수행된 상기 웨이퍼에 대한 상기 계측값 간의 상호 영향 모델을 수립하도록 구성된 제1 판단부를 포함하는 것을 특징으로 하는 반도체 제조 시스템.
  2. 제 1 항에 있어서,
    상기 공정 관리 시스템은
    상기 적어도 하나의 단위 공정이 수행된 상기 웨이퍼에 대한 상기 계측값에 기반하여 상기 적어도 하나의 단위 공정의 스펙 아웃 여부를 판단하는 제2 판단부와,
    상기 상호 영향 모델을 이용하여, 상기 적어도 하나의 단위 공정의 스펙 아웃 원인을 판단하는 제3 판단부를 더 포함하는 것을 특징으로 하는 반도체 제조 시스템.
  3. 제 2 항에 있어서,
    상기 제3 판단부는
    상기 상호 영향 모델에 기반하여 상기 적어도 하나의 공정 설비 중 상기 스펙 아웃 원인을 가지는 결함 설비를 판단하는 결함 설비 판단부를 포함하는 것을 특징으로 하는 반도체 제조 시스템.
  4. 제 3 항에 있어서,
    상기 제3 판단부는
    상기 상호 영향 모델에 기반하여 상기 공정 레시피에 포함된 복수의 공정 인자 중 상기 결함 설비에서 상기 스펙 아웃 원인을 가지는 결함 공정 인자를 판단하는 결함 공정 인자 판단부를 더 포함하는 것을 특징으로 하는 반도체 제조 시스템.
  5. 제 4 항에 있어서,
    상기 공정 관리 시스템은
    상기 상호 영향 모델 및 상기 결함 공정 인자 중 적어도 어느 하나에 기반하여 새로운 공정 레시피를 생성하는 레시피 생성부를 더 포함하는 것을 특징으로 하는 반도체 제조 시스템.
  6. 웨이퍼에 대해 반도체 제조를 위한 적어도 하나의 단위 공정을 수행하는 적어도 하나의 공정 설비로부터 공정 레시피를 수신하고, 적어도 하나의 계측 설비로부터 상기 적어도 하나의 단위 공정이 수행된 웨이퍼 상의 샘플링 포인트 별 계측값을 수신하는 통신부와,
    상기 공정 레시피에 포함된 복수의 공정 인자 및 상기 적어도 하나의 단위 공정이 수행된 상기 웨이퍼 상의 샘플링 포인트 별 계측값 간의 상호 영향 모델을 수립하도록 구성된 제1 판단부를 포함하는 반도체 공정 관리 시스템.
  7. 제 6 항에 있어서,
    상기 제1 판단부는
    상기 공정 레시피에 포함된 복수의 공정 인자 및 상기 샘플링 포인트 별 계측값 간의 임시 상호 영향 모델을 수립하는 임시 판단부와,
    상기 임시 상호 영향 모델이 적합한지 판단하는 신뢰도 판단부를 포함하는 것을 특징으로 하는 반도체 공정 관리 시스템.
  8. 제 7 항에 있어서,
    상기 제1 판단부는
    상기 공정 레시피, 상기 샘플링 포인트 별 계측값 및 상기 상호 영향 모델 중 적어도 어느 하나에 기반하여 상기 임시 상호 영향 모델을 학습시키는 학습부를 더 포함하는 것을 특징으로 하는 반도체 공정 관리 시스템.
  9. 제 6 항에 있어서,
    상기 샘플링 포인트 별 계측값에 기반하여 상기 적어도 하나의 공정 설비에서 수행되는 상기 적어도 하나의 단위 공정의 스펙 아웃 여부를 판단하는 제2 판단부를 더 포함하는 것을 특징으로 하는 반도체 공정 관리 시스템.
  10. 제 6 항에 있어서,
    상기 상호 영향 모델을 이용하여, 상기 적어도 하나의 공정 설비에서 수행되는 상기 적어도 하나의 단위 공정의 스펙 아웃 원인을 판단하는 제3 판단부를 더 포함하는 것을 특징으로 하는 반도체 공정 관리 시스템.
KR1020140067789A 2014-06-03 2014-06-03 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법 KR102238648B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140067789A KR102238648B1 (ko) 2014-06-03 2014-06-03 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법
US14/718,116 US9791855B2 (en) 2014-06-03 2015-05-21 Semiconductor process management system, semiconductor manufacturing system including the same, and method of manufacturing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140067789A KR102238648B1 (ko) 2014-06-03 2014-06-03 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20150139334A KR20150139334A (ko) 2015-12-11
KR102238648B1 true KR102238648B1 (ko) 2021-04-09

Family

ID=54701621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140067789A KR102238648B1 (ko) 2014-06-03 2014-06-03 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법

Country Status (2)

Country Link
US (1) US9791855B2 (ko)
KR (1) KR102238648B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6795444B2 (ja) * 2017-04-06 2020-12-02 ルネサスエレクトロニクス株式会社 異常検知システム、半導体装置の製造システムおよび製造方法
US10360671B2 (en) * 2017-07-11 2019-07-23 Kla-Tencor Corporation Tool health monitoring and matching
KR102016812B1 (ko) * 2017-11-24 2019-10-21 한국생산기술연구원 데이터 불균형 환경에서 머신러닝 모델을 통해 공정 불량 원인을 도출하고 시각화하는 방법
KR101993655B1 (ko) * 2017-11-29 2019-06-26 주식회사 유라 자동차 부품 제조사에서의 품질 이력 추적시스템 및 그 추적방법
CN110416111B (zh) * 2018-04-28 2022-05-27 北京北方华创微电子装备有限公司 实现多个腔室匹配的方法和实现多个腔室匹配的装置
KR102162590B1 (ko) * 2018-11-26 2020-10-08 세메스 주식회사 챔버 상태 확인 장치 및 방법
JP7287093B2 (ja) * 2019-04-26 2023-06-06 富士通株式会社 学習プログラム、学習方法および学習装置
JP7292125B2 (ja) * 2019-06-21 2023-06-16 株式会社ディスコ 生産システム
JP2021189466A (ja) * 2020-05-25 2021-12-13 株式会社日立製作所 要因推定システムおよび装置
KR102490281B1 (ko) * 2020-12-21 2023-01-19 부산대학교 산학협력단 제품 불량 원인 분석 방법 및 장치
US20220199474A1 (en) * 2020-12-23 2022-06-23 Changxin Memory Technologies, Inc. Process monitoring method and process monitoring system
WO2024034891A1 (ko) * 2022-08-12 2024-02-15 삼성전자주식회사 공정 운영 방법 및 상기 방법을 수행하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020165636A1 (en) * 2001-05-04 2002-11-07 Hasan Talat Fatima Systems and methods for metrology recipe and model generation

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536128A (en) * 1988-10-21 1996-07-16 Hitachi, Ltd. Method and apparatus for carrying a variety of products
US5854746A (en) * 1990-04-28 1998-12-29 Kanebo, Ltd. Flexible production and material resource planning system using sales information directly acquired from POS terminals
DE4139179C2 (de) * 1991-11-28 1994-01-13 Wacker Chemie Gmbh Verfahren zur automatischen Steuerung von Chargenprozessen
KR970051819A (ko) 1995-12-19 1997-07-29
US6684122B1 (en) * 2000-01-03 2004-01-27 Advanced Micro Devices, Inc. Control mechanism for matching process parameters in a multi-chamber process tool
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
US6556884B1 (en) * 2000-06-16 2003-04-29 Advanced Micro Devices, Inc. Method and apparatus for interfacing a statistical process control system with a manufacturing process control framework
JP2002026092A (ja) 2000-07-03 2002-01-25 Matsushita Electric Ind Co Ltd 半導体装置検査方法および半導体装置製造方法
JP2002134377A (ja) 2000-10-27 2002-05-10 Hitachi Ltd 半導体製品の歩留り予測方法およびその装置
US6725121B1 (en) * 2001-05-24 2004-04-20 Advanced Micro Devices, Inc. Method and apparatus for using a dynamic control model to compensate for a process interrupt
US7047099B2 (en) * 2001-06-19 2006-05-16 Applied Materials Inc. Integrating tool, module, and fab level control
AU2003220830A1 (en) * 2002-03-12 2003-09-22 Olympus Corporation Semiconductor manufacturing method and device thereof
US6790686B1 (en) * 2002-12-18 2004-09-14 Advanced Micro Devices, Inc. Method and apparatus for integrating dispatch and process control actions
US7684887B2 (en) * 2003-04-30 2010-03-23 Infineon Technologies Ag Advanced process control method and advanced process control system for acquiring production data in a chip production installation
US8014991B2 (en) 2003-09-30 2011-09-06 Tokyo Electron Limited System and method for using first-principles simulation to characterize a semiconductor manufacturing process
TW200516686A (en) * 2003-11-10 2005-05-16 Renesas Tech Corp Manufacturing method for semiconductor integrated circuit device
KR100578487B1 (ko) 2004-01-28 2006-05-10 홍운식 효율적인 웨이퍼 노광상태 감시시스템
US7356176B2 (en) * 2004-02-26 2008-04-08 Omron Corporation Mounting-error inspecting method and substrate inspecting apparatus using the method
JP4384093B2 (ja) * 2004-09-03 2009-12-16 株式会社東芝 プロセス状態管理システム、管理サーバ、プロセス状態管理方法及びプロセス状態管理用プログラム
US7242995B1 (en) * 2004-10-25 2007-07-10 Rockwell Automation Technologies, Inc. E-manufacturing in semiconductor and microelectronics processes
KR20060085290A (ko) 2005-01-21 2006-07-26 삼성전자주식회사 반도체 제조설비의 제어 방법
US7127304B1 (en) * 2005-05-18 2006-10-24 Infineon Technologies Richmond, Lp System and method to predict the state of a process controller in a semiconductor manufacturing facility
JP4462437B2 (ja) * 2005-12-13 2010-05-12 オムロン株式会社 モデル作成装置及びモデル作成システム並びに異常検出装置及び方法
KR20070104073A (ko) 2006-04-21 2007-10-25 삼성전자주식회사 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법
KR20090001148A (ko) * 2007-06-29 2009-01-08 삼성전자주식회사 가상 계측 시스템 및 가상 계측 방법
KR101145804B1 (ko) 2010-04-26 2012-05-16 주식회사 미라콤아이앤씨 반도체 설비 이벤트 오류 검출 방법 및 이를 이용한 반도체 설비 제어 시스템
JP2012018955A (ja) * 2010-07-06 2012-01-26 Toshiba Corp 半導体装置の不良解析方法
KR20140011064A (ko) * 2012-07-17 2014-01-28 서울과학기술대학교 산학협력단 이상치 탐지 기법을 이용한 가상 계측 결과의 신뢰도 추정 방법
US9129715B2 (en) * 2012-09-05 2015-09-08 SVXR, Inc. High speed x-ray inspection microscope

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020165636A1 (en) * 2001-05-04 2002-11-07 Hasan Talat Fatima Systems and methods for metrology recipe and model generation

Also Published As

Publication number Publication date
KR20150139334A (ko) 2015-12-11
US20150346709A1 (en) 2015-12-03
US9791855B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
KR102238648B1 (ko) 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법
TWI794451B (zh) 結合整合式半導體處理模組的自我察知及修正異質平台及其使用方法
KR102295211B1 (ko) 탐색 장치 및 탐색 방법
KR102039394B1 (ko) 탐색 장치 및 탐색 방법
US20200043764A1 (en) Self-aware and correcting heterogenous platform incorporating integrated semiconductor processing modules and method for using same
TWI604544B (zh) 用於半導體製造的自動化工具參數影響識別系統的方法和裝置
TW202225873A (zh) 使用機器學習偵測及校正基板處理漂移
US20220026817A1 (en) Determining substrate profile properties using machine learning
US20230195061A1 (en) Manufacturing equipment parts quality management system
US20230195071A1 (en) Methods and mechanisms for generating a data collection plan for a semiconductor manufacturing system
TWI381468B (zh) 線上微影及蝕刻系統
US11585764B1 (en) Multi-level RF pulse monitoring and RF pulsing parameter optimization at a manufacturing system
US20240037442A1 (en) Generating indications of learning of models for semiconductor processing
US20230260767A1 (en) Process control knob estimation
US20230222394A1 (en) Predictive modeling for chamber condition monitoring
US20230062206A1 (en) Determining substrate profile properties using machine learning
TW202340885A (zh) 用於在評估系統與製造系統之間進行介接的通訊節點
CN118020083A (zh) 使用缺陷模型估计缺陷风险并优化处理配方
KR20230151494A (ko) 모델 성능 튜닝을 위한 가상 노브들을 생성하기 위한 방법들 및 메커니즘들
KR20240067834A (ko) 피처 모델들을 사용한 프로세스 레시피 생성 및 매칭
KR20230164607A (ko) 머신 러닝 모델 성능의 변동을 방지하기 위한 방법들 및 메커니즘들
TW202407484A (zh) 使用機器學習在製造系統處進行運行間控制
CN117836922A (zh) 用于无接触处理腔室表征的方法及机制

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant