KR20070104073A - 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법 - Google Patents

반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법 Download PDF

Info

Publication number
KR20070104073A
KR20070104073A KR1020060036215A KR20060036215A KR20070104073A KR 20070104073 A KR20070104073 A KR 20070104073A KR 1020060036215 A KR1020060036215 A KR 1020060036215A KR 20060036215 A KR20060036215 A KR 20060036215A KR 20070104073 A KR20070104073 A KR 20070104073A
Authority
KR
South Korea
Prior art keywords
lot
progress
equipment
suspected
similarity
Prior art date
Application number
KR1020060036215A
Other languages
English (en)
Inventor
문재윤
이창언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060036215A priority Critical patent/KR20070104073A/ko
Publication of KR20070104073A publication Critical patent/KR20070104073A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

본 발명은 반도체 제조 설비의 공정 분석 시스템 및 그 방법에 관한 것이다. 공정 분석 시스템은 공정 진행이 완료된 로트들 중 불량이 발생된 로트를 처리한 제조 설비 및 공정 진행 시점을 비교하여 유사성을 계산하고, 불량 발생된 로트를 처리한 혐의를 갖는 제조 설비 및 공정 스텝을 판별하도록 공정 설비 및 공정 스텝의 유사성을 이미지 정보로 표시하는 알고리즘을 구비한다. 따라서 공정 분석 시스템은 반복성 불량을 발생시키는 공정 설비 및 공정 스텝과, 공정 불량 원인을 용이하게 검출할 수 있다.
반도체 제조 설비, 공정 분석, 알고리즘, 도식화, 유사성, 로트

Description

반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법{SYSTEM AND METHOD FOR ANALYZING PROCESS OF SEMICONDUCTOR MANUFACTURING EQUIPMENT}
도 1은 본 발명에 따른 반도체 제조 설비의 공정 분석 시스템의 구성을 도시한 블럭도;
도 2는 본 발명에 따른 공정 분석 진행을 나타내는 개념도;
도 3은 본 발명에 따른 시차 분석의 혐의도 산출 방식을 나타내는 개념도;
도 4는 본 발명에 따른 공정 분석 시스템의 공정 분석 수순을 나타내는 흐름도; 그리고
도 5는 본 발명의 실시예에 따른 공정 분석 상태를 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 공정 분석 시스템
102 ~ 108 : 공정 설비
110 : 테스트 설비
120 : 제어 시스템
122 : 공정 분석 알고리즘
본 발명은 반도체 제조 설비에 관한 것으로, 좀 더 구체적으로는 반도체 제조 설비의 공정 진행에 대한 시차 유의 정도를 시각화하는 공정 분석 시스템 및 그의 분석 방법에 관한 것이다.
반도체 소자를 제조하는 과정은 다양한 공정들의 연속적인 진행으로 이루어 진다. 각 공정마다 여러 종류의 공정 설비를 사용하며, 같은 종류의 공정 설비인 경우에도 다수의 공정 설비가 동시에 가동된다. 반도체 제조 공정은 설비에 대한 민감성이 크며, 작은 설비 문제도 제품 생산에 많은 영향을 미치게 된다. 이러한 것은 반도체 소자의 수율 뿐만 아니라, 제품의 신뢰도까지도 결정하는 중요한 문제이다.
일반적으로 반도체 제조 공정을 모두 마친 웨이퍼는 일정 순서의 테스트를 거쳐서 불량 유무를 판별하게 되는데, 이 때 페일 비트맵(fail bit map)이라는 이미지와 빈 맵(bin map)을 이용하여 불량 유형의 특징을 규정한다. 특정 유형의 불량을 가진 로트들이 반복적으로 발생하게 되면, 그 원인을 규명하고 조치해야 한다. 이러한 반복적인 불량 로트의 상당수는 설비 의존적이거나, 특정 공정이 동일한 시기에 진행되어 발생되는 경우가 많다.
기존에는 특정 불량이 발생한 로트에 대한 리스트를 만들고, 각 로트들의 공정 시작 시점을 주요 공정 스텝 별로 일일이 비교, 조사하는 방법으로 공정 불량 원인을 찾는 것이 일반적이었다. 이러한 방법은 많은 시간과 인력을 필요로 한다는 점과, 공정의 모든 스텝에서 비교하기에는 역부족이라는데 문제점이 있다. 즉, 수 백 개의 공정 스텝에 대해서 데이터를 일일이 비교하는 것은 매우 힘든 일이기 때문에, 대개는 주요 공정 스텝을 기준으로 진행 설비를 확인하게 된다. 그러므로, 경우에 따라서는 전혀 예상하지 못한 공정 및 설비의 문제가 발생될 수도 있기 때문에 불량 분석 가능성이 떨어질 수 밖에 없다.
또한, 다른 분석 방법으로 VSEM 등과 같은 계측 설비에 의한 분석을 통해서 문제 공정을 추정하는 방법을 사용하는데, 만약 설비 문제인 경우에 분석 결과를 확인하는 시점까지는 많은 시간이 소요되므로 설비 지연을 감수해야만 한다.
따라서, 일반적인 공정 분석 방법은 동일한 불량이 발생된 로트에 대한 불량 원인을 파악하기 위한 공정 설비 및 공정 진행 시점의 일치성을 확인하는데 많은 시간과 인력이 소요되는 문제점이 있다.
본 발명의 목적은 공정 분석 결과를 도식화하여 반복성 불량을 발생시킨 혐의 설비 및 혐의 공정을 용이하게 판별하는 공정 분석 시스템 및 그 방법을 제공하는 것이다.
본 발명의 다른 목적은 공정 분석에 따른 소요 시간 및 인력을 최소화하는 공정 분석 시스템 및 그 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 공정 진행에 따른 불량 원인을 용이하게 판별하는 공정 분석 시스템 및 그 방법을 제공하는 것이다.
상기 목적들을 달성하기 위한, 본 발명의 반도체 제조 설비의 공정 분석 시 스템은 공정 분석 결과를 도식화하는데 그 한 특징이 있다. 이와 같이 공정 분석 시스템은 도식화된 정보를 확인함으로써, 반복성 불량을 발생시킨 공정 설비 및 공정 스텝을 용이하게 검출 가능하다.
본 발명의 공정 분석 시스템은, 반도체 제조 공정을 처리하는 다수의 제조 설비들과; 상기 제조 설비들의 공정 진행에 따른 로트 단위의 웨이퍼들을 테스트하는 테스트 설비 및; 상기 테스트 설비로부터 상기 로트 단위의 웨이퍼에 대한 테스트 데이터를 받아서 특정 로트에서 반복성 불량이 발생되면, 상기 불량이 발생된 로트를 처리하는 제조 설비 및 공정 진행 시점을 비교하여 유사성을 도식화하고, 상기 도식화된 정보를 이용하여 상기 불량 발생된 로트의 반복성 불량을 발생시키는 혐의를 갖는 제조 설비 및 공정을 판별하도록 하는 제어 시스템을 포함한다.
한 실시예에 있어서, 상기 제어 시스템은; 상기 불량이 발생된 로트를 처리하는 제조 설비 및 공정 진행 시점을 비교하여 유사성을 계산하여 수치화하고, 상기 불량 발생된 로트의 혐의를 갖는 제조 설비 및 공정을 판별하도록 상기 수치화된 유사성을 이미지 데이터로 표시하는 공정 분석 알고리즘을 구비한다.
다른 실시예에 있어서, 상기 제어 시스템은; 상기 이미지 데이터를 X-상위 축은 공정들의 진행 순서에 따라 각 공정의 시작 시점을 나타내고, X-하위 축은 공정들의 진행 순서에 따라 공정의 종료 시점을 나타내며, 특정 로트들에 대한 특정 공정의 진행 시점을 하나의 라인으로 표시하되, 상기 제어 시스템은 상기 라인의 기울기 및 위치에 의해 일치성을 판별하여 상기 혐의를 갖는 제조 설비 및 공정을 검출하도록 한다.
또 다른 실시예에 있어서, 상기 제어 시스템은; 상기 이미지 데이터를 공정들의 시작 시점을 X 축으로 하고, 공정들의 종료 시점을 Y 축으로 하며, 공정 진행 시점의 일치성을 나타내는 2 차원의 점들로 표시하되, 상기 제어 시스템은 상기 점들간 거리 및 분산을 이용해서 상기 일치성을 판별하여 상기 혐의를 갖는 제조 설비 및 공정을 검출하도록 한다.
본 발명의 다른 특징에 따르면, 반도체 제조 설비의 공정 분석 방법이 제공된다. 이 방법에 의하면, 반복성 불량을 발생시키는 공정 설비 및 공정 스텝의 유사성을 도식화함으로써, 반복성 불량을 발생시키는 공정 설비 및 공정 스텝을 용이하게 검출할 수 있다.
본 발명의 분석 방법은, 로트 단위의 웨이퍼를 공정 처리한다. 상기 공정 처리 완료된 로트들을 불량인지 테스트한다. 상기 로트들 중 특정 로트가 반복성 불량이 발생되었는지를 판별한다. 반복성 불량이 발생되면, 상기 특정 로트의 제조 설비 및 공정 진행 시점의 유사성을 계산한다. 이어서 상기 유사성을 도식화한다.
한 실시예에 있어서, 상기 분석 방법은; 상기 도식화된 유사성으로부터 상기 제조 설비 및 공정 진행 시점이 일치하는지를 판별하여 상기 불량 발생된 로트의 혐의를 갖는 제조 설비 및 공정을 검출하는 것을 더 포함한다.
다른 실시예에 있어서, 상기 도식화하는 것은; 상기 로트에 대한 공정의 진행 시점의 시작 시점과 종료 시점을 라인로 표시하되, 상기 라인의 기울기 및 위치에 따른 일치성을 판별하여 상기 혐의를 갖는 제조 설비 및 공정을 검출하도록 한다.
또 다른 실시예에 있어서, 상기 도식화하는 것은; 하나의 로트에 대응하여 점 좌표로 표시하고, 동일 설비 및 동일 공정을 나타내는 점들로 공정 진행 시점을 표시하되, 상기 점들의 동일 그룹 내에서 중간값을 취한 기준값과 상기 각각의 점들 간의 거리 평균 및 분산을 계산하여 상기 혐의를 갖는 제조 설비 및 공정을 일치성을 검출하도록 한다.
본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 서술하는 실시예들로 인해 한정되어지는 것으로 해석되어서는 안된다. 본 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 도면에서의 구성 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다.
이하 첨부된 도 1 내지 도 5를 참조하여 본 발명의 실시예들을 상세히 설명한다.
도 1은 본 발명에 따른 반도체 제조 설비를 위한 공정 분석 시스템의 개략적인 구성을 도시한 도면이다.
도 1을 참조하면, 공정 분석 시스템(100)은 네트워크와, 반도체 제조 설비(102 ~ 108)와, 테스트 설비(110) 및 제어 시스템(120)을 포함한다. 이들 구성 요소들(102 ~ 120)은 데이터 통신을 위하여 상호 네트워크를 통해 연결된다. 물론 반도체 제조 설비(102 ~ 108)와 제어 시스템(120), 테스트 설비(110)와 제어 시스템(120)은 각각 독립적인 네트워크를 통해 연결될 수도 있다.
반도체 제조 설비(102 ~ 108)는 서로 다른 공정 및/또는 동일한 공정을 처리 하는 다수의 공정 설비들을 포함한다. 예를 들어, 각 공정 설비(102 ~ 108)들은 각각 서로 다른 공정을 처리하며, 또 특정 공정 설비(106)는 동일 공정을 처리하는 다수가 구비된다. 테스트 설비(110)는 공정 설비(102 ~ 108)들로부터 로트 단위의 웨이퍼가 공정 완료되면, 불량 여부를 검출하기 위해 로트 단위로 테스트한다.
그리고 제어 시스템(120)은 예컨대, 입출력 장치, 디스플레이 장치, 데이터 베이스 및 네트워크 장치 등의 구성 요소들을 갖는 전형적인 컴퓨터 시스템으로, 반도체 제조 설비(102 ~ 108)의 제반 동작을 제어 및 모니터링하고, 공정 결과에 따른 데이터를 수집, 저장하는 서버로서의 기능을 수행한다. 구체적으로 제어 시스템(120)은 본 발명에 따른 공정 분석 알고리즘(122)을 구비한다.
구체적으로 공정 분석 알고리즘(122)은 공정 완료 후, 동일한 불량이 발생된 로트 간의 공정 스텝별로 공통의 공정 설비를 찾고, 그 공정 설비로 공정이 진행된 시기의 유의한 정도를 기준으로 하여 혐의을 갖는 공정 설비 및 공정 스텝을 검출하기 위한 소프트웨어 시스템이다.
즉, 공정 분석 알고리즘은 혐의 설비 분석 방법을 이용한다.
이는 공정 처리가 완료된 로트들을 테스트 한 결과, 특정 로트에서 반복성 불량이 발생하는 경우, 불량 로트를 확인한 후, 해당 로트들의 각 공정 스텝들의 진행 시점과 해당 공정 설비 등을 비교하여 유사성을 검출한다. 검출된 유사성은 수치적으로 환산하고 이미지 데이터로 나타냄으로써, 이를 토대로 반복성 불량을 발생시키는 혐의의 공정 설비 및 공정을 도출하는 방법이다.
도 2를 참조하면, 그래프는 특정 로트들에 대한 특정 공정 스텝에서의 진행 시점을 표현하는 방식을 나타내고 있다. 그래프의 X-상위 축은 공정들의 진행 순서에 따라 각 공정의 시작 시점(TKIN TIME)을 나타내고, X-하위 축은 공정들의 진행 순서에 따라 공정의 종료 시점(TKOUT TIME)을 나타낸다. 하나의 라인(A 또는 B)은 한 개의 특정 로트를 표현한다. 이 때, 라인(A 또는 B)의 기울기가 클수록, 진행 시간이 길다는 의미이며, 여러 라인이 겹쳐 있다는 의미는 진행 설비가 동일하다는 의미이다. 따라서 겹쳐진 라인들은 그 공정의 진행 시점이 동일하다는 의미이다.
또한, 도 3은 본 발명에 따른 공정의 동일 시점 여부를 수치적으로 변환하는 방법을 나타내고 있다.
도 3을 참조하면, 그래프에서 X 축은 공정의 시작 시점(TKIN TIME)을, Y 축은 공정의 종료 시점(TKOUT TIME)을 나타내며, 하나의 점은 하나의 로트를 나타낸다. 그러므로 이 방법은 동일 공정 설비를 사용한 공정 스텝들 중, 동일한 공정을 나타내는 점들을 동일 그룹(C, D)을 나타내고, 각 그룹(C, D)의 중간값을 취한 기준점(C1, D1)과 각 점간의 거리 평균과 분산을 계산한다. 따라서 각 공정의 진행 시점의 일치 정도를 용이하게 확인할 수 있도록 수치적으로 표현하여 공정 설비의 동일성 및 공정 진행 시점의 일치성을 확인한다. 그 결과, 공정 설비의 동일성 및 설비 진행 시점의 일치성을 기준으로 혐의 설비 및 공정을 판별한다.
예를 들어, 제어 시스템(120)은 2 개 이상의 반복성 불량이 발생된 로트들의 리스트를 입력한 후, 공정 분석 알고리즘(122)을 이용하여 혐의 공정 분석을 실행한다. 그 결과, 도 5에 나타낸 바와 같이, 공정 분석 알고리즘(122)은 공정 분석 결과에 대한 정보(150)를 표시한다. 이 때, 정보(150)는 유사성을 계산한 결과에 대한 불량 발생된 로트들들의 각 공정 스텝별로 공정 설비와 진행 시간 데이터를 일측에 도식화(152)한다. 즉, 도 2에 도시된 바와 같은 이미지 데이터(152a)를 출력한다. 이는 공정 설비 및 공정 진행 시점에 대한 유사성 및 일치성을 용이하게 판별할 수 있도록 각 공정 스텝별(152b)로 표시한다. 이 때, 입력 로트들의 진행 설비가 동일 설비인 경우, 공정 스텝 명이 색상을 달르게 하여 앞쪽에 표시된다. 이 부분을 통해서 설비 진행 시점 일치 정도를 눈으로 확인할 수 있다.
또 제어 시스템(120)은 도 2의 방법에 의하여 산출된 혐의도를 기준으로 혐의도가 높은 순으로 공정 스텝이 정렬되어 표시되며, 부수적으로 각 공정 스텝을 선택하면, 좌측 아래에 상세 진행 정보(156)를, 우측 아래에는 해당 공정의 설비에 따른 진행률(154)을 표시한다. 이러한, 부수적인 정보들은 엔지니어가 해당 공정이 실제로 불량을 발생시키는 원인을 제공하는 공정인지를 판별하는데 더욱 도움을 줄 수 있다.
계속해서 도 4는 본 발명에 따른 공정 분석 시스템의 처리 수순을 도시한 흐름도이다.
도 4를 참조하면, 단계 S130에서 각 공정 설비에 의해 공정 진행이 완료되면, 단계 S132에서 테스트 설비에서 로트 단위의 웨이퍼를 테스트한다. 단계 S134에서 테스트 결과, 특정 로트에 반복성 불량이 발생되었는지를 판별한다.
판별 결과, 특정 로트에 반복성 불량이 발생되면, 이 수순은 단계 S136으로 진행하여 불량 로트를 확인하고, 단계 S138에서 불량 로트의 공정 설비 및 공정 스텝의 진행 시점을 비교한다. 단계 S140에서 불량 로트의 공정 설비 및 공정 스텝 진행 시점을 유사성을 계산하여 수치적으로 변환하고 단계 S142에서 도 5에 도시된 바와 같이, 수치적으로 변환된 유사성에 대한 정보를 이미지 데이터로 표시한다.
이어서 단계 S144에서 이미지 데이터를 확인하여 특정 로트에 대한 반복성 불량이 발생된 혐의의 공정 설비 및 공정 스텝을 검출한다.
따라서 본 발명의 공정 분석 시스템은 반복성 불량을 발생시키는 혐의 공정 설비 및 공정을 검출하기 위하여, 각 공정의 진행 정보를 도식화한다. 이를 위해 먼저, 그래프의 X-상위 축과 X-하위 축을 각각 공정 진행의 시작 시간(TKIN TIME), 종료 시간(TKOUT TIME)으로 표현하여 로트들의 진행 시점의 전후 관계, 진행 시간에 대한 정보 및 그룹의 진행 시점 일치 정도를 효과적으로 시각화한다.
또 공정 진행 시점의 일치 정도를 수치적으로 표현하고, 혐의 순서를 결정할 수 있는 개념을 적용하여, 2 차원의 좌표 내에 X, Y 축을 각 공정의 시작 시점과 종료 시점으로 정의하고, 공간 내의 점들간 거리를 바탕으로 일치성 정도를 수치화하고 순서화한다.
그 결과, 생성된 그래프 및 정보 즉, 이미지 데이터를 이용하여 공정 진행 일치도를 시각화하고, 혐의 공정 설비 및 공정과, 불량 원인을 용이하게 검출할 수 있다.
이상에서, 본 발명에 따른 반도체 제조 설비의 공정 분석 시스템의 구성 및 작용을 상세한 설명과 도면에 따라 도시하였지만, 이는 실시예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다.
상술한 바와 같이, 본 발명에 따른 반도체 제조 설비의 공정 분석 시스템은 반복성 불량을 발생시키는 공정 설비 및 공정 스텝의 유사성을 도식화함으로써, 반복성 불량을 발생시키는 공정 설비 및 공정 스텝을 용이하게 검출할 수 있다.
따라서 반복성 불량을 발생시키는 공정 설비 및 공정 스텝의 유사성을 도식화에 의한 이미지 데이터를 확인함으로써, 다양한 공정 설비 및 공정 스텝에 대한 공정 불량 원인을 용이하게 판별할 수 있다.

Claims (8)

  1. 공정 분석 시스템에 있어서:
    반도체 제조 공정을 처리하는 다수의 제조 설비들과;
    상기 제조 설비들의 공정 진행에 따른 로트 단위의 웨이퍼들을 테스트하는 테스트 설비 및;
    상기 테스트 설비로부터 상기 로트 단위의 웨이퍼에 대한 테스트 데이터를 받아서 특정 로트에서 반복성 불량이 발생되면, 상기 불량이 발생된 로트를 처리하는 제조 설비 및 공정 진행 시점을 비교하여 유사성을 도식화하고, 상기 도식화된 정보를 이용하여 상기 불량 발생된 로트의 반복성 불량을 발생시키는 혐의를 갖는 제조 설비 및 공정을 판별하도록 하는 제어 시스템을 포함하는 것을 특징으로 하는 공정 분석 시스템.
  2. 제 1 항에 있어서,
    상기 제어 시스템은;
    상기 불량이 발생된 로트를 처리하는 제조 설비 및 공정 진행 시점을 비교하여 유사성을 계산하여 수치화하고, 상기 불량 발생된 로트의 혐의를 갖는 제조 설비 및 공정을 판별하도록 상기 수치화된 유사성을 이미지 데이터로 표시하는 공정 분석 알고리즘을 구비하는 것을 특징으로 하는 공정 분석 시스템.
  3. 제 2 항에 있어서,
    상기 제어 시스템은;
    상기 이미지 데이터를 X-상위 축은 공정들의 진행 순서에 따라 각 공정의 시작 시점을 나타내고, X-하위 축은 공정들의 진행 순서에 따라 공정의 종료 시점을 나타내며, 특정 로트들에 대한 특정 공정의 진행 시점을 하나의 라인으로 표시하되,
    상기 제어 시스템은 상기 라인의 기울기 및 위치에 의해 일치성을 판별하여 상기 혐의를 갖는 제조 설비 및 공정을 검출하도록 하는 것을 특징으로 하는 공정 분석 시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 시스템은;
    상기 이미지 데이터를 공정들의 시작 시점을 X 축으로 하고, 공정들의 종료 시점을 Y 축으로 하며, 공정 진행 시점의 일치성을 나타내는 2 차원의 점들로 표시하되,
    상기 제어 시스템은 상기 점들간 거리 및 분산을 이용해서 상기 일치성을 판별하여 상기 혐의를 갖는 제조 설비 및 공정을 검출하도록 하는 것을 특징으로 하는 공정 분석 시스템.
  5. 공정 분석 시스템의 분석 방법에 있어서:
    로트 단위의 웨이퍼를 공정 처리하는 단계와;
    상기 공정 처리 완료된 로트들을 불량인지 테스트하는 단계와;
    상기 로트들 중 특정 로트가 반복성 불량이 발생되었는지를 판별하는 단계와;
    반복성 불량이 발생되면, 상기 특정 로트의 제조 설비 및 공정 진행 시점의 유사성을 계산하는 단계 및;
    상기 유사성을 도식화하는 단계를 포함하는 것을 특징으로 하는 공정 분석 시스템의 분석 방법.
  6. 제 5 항에 있어서,
    상기 분석 방법은;
    상기 도식화된 유사성으로부터 상기 제조 설비 및 공정 진행 시점이 일치하는지를 판별하여 상기 불량 발생된 로트의 혐의를 갖는 제조 설비 및 공정을 검출하도록 하는 단계를 더 포함하는 것을 특징으로 하는 공정 분석 시스템의 분석 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 도식화하는 단계는;
    상기 로트에 대한 공정의 진행 시점의 시작 시점과 종료 시점을 라인로 표시하되,
    상기 라인의 기울기 및 위치에 따른 일치성을 판별하여 상기 혐의를 갖는 제조 설비 및 공정을 검출하도록 하는 것을 특징으로 하는 공정 분석 시스템의 분석 방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 도식화하는 단계는;
    하나의 로트에 대응하여 점 좌표로 표시하고, 동일 설비 및 동일 공정을 나타내는 점들로 공정 진행 시점을 표시하되,
    상기 점들의 동일 그룹 내에서 중간값을 취한 기준값과 상기 각각의 점들 간의 거리 평균 및 분산을 계산하여 상기 혐의를 갖는 제조 설비 및 공정을 일치성을 검출하도록 하는 것을 특징으로 하는 공정 분석 시스템의 분석 방법.
KR1020060036215A 2006-04-21 2006-04-21 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법 KR20070104073A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060036215A KR20070104073A (ko) 2006-04-21 2006-04-21 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060036215A KR20070104073A (ko) 2006-04-21 2006-04-21 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법

Publications (1)

Publication Number Publication Date
KR20070104073A true KR20070104073A (ko) 2007-10-25

Family

ID=38818259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060036215A KR20070104073A (ko) 2006-04-21 2006-04-21 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법

Country Status (1)

Country Link
KR (1) KR20070104073A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791855B2 (en) 2014-06-03 2017-10-17 Samsung Electronics Co., Ltd. Semiconductor process management system, semiconductor manufacturing system including the same, and method of manufacturing semiconductor
CN108227250A (zh) * 2017-12-25 2018-06-29 武汉华显光电技术有限公司 Lcd质检方法、装置、cim系统及计算机存储介质
US10423669B2 (en) 2016-01-04 2019-09-24 Hanwha Precision Machinery Co., Ltd. Manufacturing process visualization apparatus and method
KR20230033445A (ko) 2021-09-01 2023-03-08 에스케이하이닉스 주식회사 반도체 웨이퍼의 불량 분석 방법 및 그 시스템

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791855B2 (en) 2014-06-03 2017-10-17 Samsung Electronics Co., Ltd. Semiconductor process management system, semiconductor manufacturing system including the same, and method of manufacturing semiconductor
US10423669B2 (en) 2016-01-04 2019-09-24 Hanwha Precision Machinery Co., Ltd. Manufacturing process visualization apparatus and method
CN108227250A (zh) * 2017-12-25 2018-06-29 武汉华显光电技术有限公司 Lcd质检方法、装置、cim系统及计算机存储介质
CN108227250B (zh) * 2017-12-25 2021-03-16 武汉华显光电技术有限公司 Lcd质检方法、装置、cim系统及计算机存储介质
KR20230033445A (ko) 2021-09-01 2023-03-08 에스케이하이닉스 주식회사 반도체 웨이퍼의 불량 분석 방법 및 그 시스템

Similar Documents

Publication Publication Date Title
EP3441836B1 (en) Algorithm and method for detecting faults of a machine based on machine-learning technique
CN109060817B (zh) 人工智能复检系统及其方法
CN109285791B (zh) 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统
JP2012532425A (ja) プラズマ処理システムにおける障害の自動的な検出及び分類、並びにその方法
US7765444B2 (en) Failure diagnosis for logic circuits
CN114093784A (zh) 晶圆封装方法、装置、电子设备及存储介质
KR20070104073A (ko) 반도체 제조 설비의 공정 분석 시스템 및 그의 분석 방법
JP7153142B2 (ja) レシピ情報提示システム、レシピエラー推定システム
JP4658206B2 (ja) 検査結果解析方法および検査結果解析装置、異常設備検出方法および異常設備検出装置、上記検査結果解析方法または異常設備検出方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US20030158679A1 (en) Anomaly detection system
TWI783400B (zh) 誤差因子的推定裝置及推定方法
JP2009145298A (ja) 故障パターン推定方法、故障パターン推定装置及びプログラム
Galetto et al. Robustness analysis of inspection design parameters for assembly of short-run manufacturing processes
CN115468648A (zh) 安装状态检测方法、装置及计算机可读存储介质
Ye et al. Information-theoretic syndrome and root-cause analysis for guiding board-level fault diagnosis
JP2009071230A (ja) 欠陥分布解析システム、方法およびプログラム
Mun et al. Domain-knowledge-informed functional outlier detection for line quality control systems
WO2005093819A1 (ja) 処理装置、表示方法および表示プログラム
US20030200056A1 (en) Semiconductor device analysis system
JP2008078392A (ja) 特性解析方法および装置、異常設備推定方法および装置、上記特性解析方法または異常設備推定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US7076747B2 (en) Analytical simulator and analytical simulation method and program
US20230081224A1 (en) Method and system for evaluating test data, wafer test system, and storage medium
CN116453437B (zh) 显示屏模组的测试方法、装置、设备及存储介质
WO2023002673A1 (ja) 解析装置、解析システム、解析方法、および解析プログラム
JPH10199953A (ja) 歩留まり解析方法及びその装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination