JP2012018955A - 半導体装置の不良解析方法 - Google Patents

半導体装置の不良解析方法 Download PDF

Info

Publication number
JP2012018955A
JP2012018955A JP2010153680A JP2010153680A JP2012018955A JP 2012018955 A JP2012018955 A JP 2012018955A JP 2010153680 A JP2010153680 A JP 2010153680A JP 2010153680 A JP2010153680 A JP 2010153680A JP 2012018955 A JP2012018955 A JP 2012018955A
Authority
JP
Japan
Prior art keywords
information
wafer
chip
manufacturing
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010153680A
Other languages
English (en)
Inventor
Hiroshi Matsushita
宏 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010153680A priority Critical patent/JP2012018955A/ja
Priority to US13/177,127 priority patent/US20120029679A1/en
Publication of JP2012018955A publication Critical patent/JP2012018955A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】不良の原因と考えられる製造条件を的確に抽出可能な半導体装置の不良解析方法を提供する。
【解決手段】ウェーハにおける検査単位ごとの不良率データ及びウェーハの製造条件に関する情報を計算機に読み込み、この不良率データの製造条件に対する統計検定を計算機で行う。そして、製造条件の情報ごとに統計検定の結果を集めて計算機から出力する。統計検定の結果は、例えば、ウェーハの面内の位置に対応したマップデータにして出力される。
【選択図】図1

Description

本発明の実施形態は、半導体装置の不良解析方法に関する。
半導体装置の生産歩留りを向上させるには、歩留りロスを分析し、その原因となっているプロセス、製造装置、設計条件等を早期に解明し、改善することが重要である。しかし、半導体装置は数百の工程、製造装置を経て生産されるため、一旦不良が発生すると、その原因を特定することは一般に非常に困難な作業である。
一般に、半導体装置の製造では、ウェーハプロセス終了後、所望の電気的特性の検査が行われる。検査はウェーハ形状のままチップに電極針を当て行われる。その結果、特定のテストで不良と判定されたチップの位置をウェーハ面内に表示すると、ウェーハのどの位置で不良が発生したかが分かる。これをウェーハマップと呼ぶ。
ウェーハマップに表示される不良チップの分布には、ウェーハ面上の位置に依らず均等に分布するランダム不良と、どこかに偏りを生じるクラスタリング不良と、の2種類に大別される。ここで、特定のプロセスや製造装置に起因する不良は、ウェーハマップ上に特有の分布として現れる。つまり、あるプロセス・製造装置に不具合が発生した場合、そのプロセスや製造装置に固有のクラスタリング不良が発生する。
しかし、不良原因は多岐に渡り、その全てが集積されたウェーハマップ上の不良は、様々な原因を持つものが混在している。このため、ウェーハ全体の不良を捉えた原因調査では、複数の不良原因が同時に含まれ、統計的に原因装置を特定するのは困難である。また、不良パターンのサイズが小さい場合も、その検知及び原因の特定は困難である。
特開2005−284650号公報
本発明の実施形態は、不良の原因と考えられる製造条件を的確に抽出可能な半導体装置の不良解析方法を提供する。
本実施形態に係る半導体装置の不良解析方法では、ウェーハにおける検査単位ごとの不良率データ及びウェーハの製造条件に関する情報を計算機に読み込み、この不良率データの製造条件に対する統計検定を計算機で行う。そして、製造条件の情報ごとに統計検定の結果を集めて計算機から出力する。
第1の実施形態に係る半導体装置の不良解析方法の概略の流れを例示するフローチャートである。 本実施形態に係る半導体装置の不良解析方法を実現するシステム構成の一例を示すブロック図である。 本実施形態に係る半導体装置の不良解析方法の一つの具体的な流れを示すフローチャートである。 チップ不良率をマッピング表示した例を示す図である。 処理履歴情報の例を示す図である。 テスト・処理履歴照合情報の例を示す図である。 統計検定で有意と判定されたチップ座標及び工程、製造装置の一覧の例を示す図である。 ウェーハマップ上への表示例を示す図である。 有意判定された不良チップの座標を例示する図である。 有意判定された不良チップの座標を例示する図である。 有意判定された不良チップの座標を例示する図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、必ずしも現実のものと同一とは限らない。また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体装置の不良解析方法の概略の流れを例示するフローチャートである。
すなわち、本実施形態に係る半導体装置の不良解析方法は、情報の読み込み(ステップS100)、統計検定(ステップS200)、統計検定の結果の出力(ステップS300)、を備える。
情報の読み込み(ステップS100)では、ウェーハにおけるチップ領域と同じまたはチップ領域よりも小さい検査単位ごとの不良率データ及びウェーハの製造条件に関する情報を計算機に読み込む。
ここで、チップ領域とは、ウェーハでの製造及び検査工程が終了した後、ダイシングラインに沿って切断してウェーハが個片化される領域のことをいう。
検査単位は、上記定義したチップ領域と同じまたはチップ領域よりも小さい領域である。なお、本実施形態では、チップ領域を検査単位として説明する。
また、製造条件とは、ウェーハに対する処理を行う製造装置、使用する材料、処理条件、処理日時など、ウェーハに対する処理の履歴に関する情報のことをいう。
統計検定(ステップS200)では、先に読み込んだ不良率データの製造条件に対する統計検定を計算機で行う。
統計検定は、各検査単位での不良率データが特定の工程・製造装置で処理されたときに有意に高くなっているかを判定するために行う統計計算である。本実施形態では、カイ2乗検定値による統計検定が行われる。
統計検定の結果の出力(ステップS300)では、先に行った統計検定の結果を、製造条件の情報ごとに集めて計算機から出力する。
統計検定の結果の出力としては、例えば、統計検定の結果を、製造条件の情報ごとに並べて出力したり、統計検定の結果を、ウェーハの面内の位置に対応したマップデータにして出力したりする。
このような本実施形態に係る半導体装置の不良解析方法では、ウェーハ内での不良が、どの製造条件によって生じたのか、検査単位で解析される。また、製造条件ごとに統計検定の結果が関連付けられているため、製造条件に特有な不良を的確に抽出できるようになる。
図2は、本実施形態に係る半導体装置の不良解析方法を実現するシステム構成の一例を示すブロック図である。
図3は、本実施形態に係る半導体装置の不良解析方法の一つの具体的な流れを示すフローチャートである。
図2に表したように、本実施形態を実現するシステム構成は、生産管理サーバSV1、テスタサーバSV2、不良解析サーバSV3、ユーザ端末UT、を備える。
生産管理サーバSV1は、管理対象である半導体製造ラインの各工程の処理を管理する。図2に例示した半導体製造ラインでは、例えばクリーンルームCR内に複数の製造装置(例えば、A−1、A−2、A−3、…)が配置され、クリーンルームCRの後段に、ウェーハ状態で所定の電気的特性等の検査を行うテスタTSが設けられている。
生産管理サーバSV1は、半導体製造ラインへのロットの投入から、製造工程、テスタTSによる検査工程、組立工程及び出荷に至るまでの管理を行う。例えば、生産管理サーバSV1は、投入されるロットの番号、ロット内のウェーハ番号を管理する。また、製造工程では、ロットやウェーハに対応した製造装置での製造条件や、製造装置を特定する情報の管理などの稼働管理を行う。また、検査工程では、ロット、ウェーハ及びチップ等の検査単位に対応したテスタTSで稼働管理を行う。また、組立工程では、ダイシング、パッケージング、梱包等を管理する。また、出荷工程では、ロット、ウェーハ及びチップに対応した製品(半導体装置)の出荷を管理する。
生産管理サーバSV1は、上記のような各種の管理を、生産管理情報J1を用いて行う。
テスタサーバSV2は、テスタTSによる検査項目の管理、検査結果の管理を行う。テスタTSには、検査対象がウェーハの単位で搬入される。テスタサーバSV2は、ウェーハにおける検査単位の位置に対応付けして、各種の検査の実行及び検査結果の収集を行う。テスタサーバSV2は、検査対象の検査結果を、テスト情報J2として出力する。
不良解析サーバSV3は、生産管理サーバSV1が利用する生産管理情報J1と、テスタサーバSV2が出力するテスト情報J2と、を用いて、不良解析を行い、不良解析情報J3を出力する。不良解析情報J3は、ユーザ端末UTに所望の形式で表示される。
本実施形態では、不良解析サーバで実行されるプログラムによって、製造条件の情報(製造装置、材料、製造日時等)ごとに統計検定の結果を集め、歩留まり異常を引き起こした製造条件を特定する。また、特定した製造条件によって歩留まり異常を引き起こしたウェーハ内の検査単位の位置を特定する。
次に、図2に表した半導体製造ラインによる具体的な製造工程の流れを説明する。
半導体製造工程は、ウェーハをクリーンルームCRに投入するロット投入工程から始まる。ロット投入されたウェーハは、各製造工程(工程A、B、…)を経てクリーンルームCRから払い出される。払い出されたウェーハは、ウェーハ形状のまま所望の電気的特定が検査されるか、検査単位ごとに電気的特定が検査される。検査後のウェーハは、ダイシング工程を経てチップに個片化される。また、所望の電気的特性を有しているチップはパッケージングされ、製品として出荷される。
ここで、各製造工程には同じ処理能力を有した複数の製造装置が配置され、複数のウェーハについて並行処理できるようになっている。ウェーハはロットと呼ばれる通常25枚から構成される単位で処理される。生産管理サーバSV1は、各ロットを、各工程で、いつ、どの製造装置によって処理するか管理し、その処理履歴情報を生産管理情報J1としてデータベースに格納している。
一方、クリーンルームCRから払い出されたウェーハは、テスタTSによって電気的検査が実施される。その検査結果は、テスタサーバSV2によって収集され、テスト情報J2としてデータベースに格納される。
このような半導体製造ラインでの製造工程において、本実施形態では、不良解析サーバSV3が生産管理情報J1とテスト情報J2とを用いた不良解析を行う。これにより、歩留まり異常を引き起こした製造条件を特定し、製造条件による不良の生じた箇所を検査単位で特定する。
次に、不良解析サーバSV3による不良解析の動作アルゴリズムを、図3のフローチャートに沿って説明する。
まず、不良解析サーバSV3は、テスタサーバSV2からテスト情報J2を取得する(図3:ステップS101)。本実施形態ではテストの種別毎に不良率を取得している。不良率はロット単位で取得している。また不良率には、チップ不良率が用いられる。チップ不良率はウェーハ面上の各チップの不良率を表すもので、本実施形態では、ロット内のウェーハを重ね合わせたとして、各チップ位置においてロット内で不良になったウェーハ枚数の比率として求める。例えば、(12、15)のチップ座標において、電気的テストAで不良と判定されたウェーハが1枚あり、そのロットの全ウェーハ枚数が25枚であれば、このロットの(12、15)チップ座標における電気的テストAのチップ不良率は1/25=4%となる。
チップ不良率をウェーハ面上でチップ座標によってマッピング表示すると、そのロットがウェーハ面上のどこで不良が多く発生しているか、傾向を知ることができる。
図4は、チップ不良率をマッピング表示した例を示す図である。
図4では、一例として、ウェーハWf面内の2つのチップCp1、Cp2についての不良率が示されている。例えば、チップCp1の不良率は4%、チップCp2の不良率は16%になっている。このように、チップ不良率は、ウェーハWf面内のチップ座標に対応して求められる。
次に、不良解析サーバSV3は、生産管理サーバSV1から生産管理情報J1を取得する(図3:ステップS102)。生産管理情報J1には、処理履歴情報が含まれる。処理履歴情報は、各ロットが各工程でどの製造装置によって処理されたかを表すものである。
図5は、処理履歴情報の例を示す図である。
なお、図5では、処理履歴情報J11を分かりやすく説明するため、便宜的に表形式で表しているが、情報としては、表の行、列の情報が対応付けされていればよい。
処理履歴情報J11は、行方向がロット番号(#1、#2、#3、…、#n)に対応し、列方向が工程A、工程B、…、工程Mに対応している。各行、各列には、使用された製造装置の情報が記録されている。例えば、ロット番号#1の各ウェーハは、工程Aでは製造装置A−1によって処理され、工程Bでは製造装置B−2によって処理され、…、工程Mでは製造装置M−3によって処理されたことが分かる。
次に、不良解析サーバSV3は、全てのテスト情報J2と処理履歴情報J11に対して統計検定を実施する(図3:ステップS201)。これを行うために、テスト情報J2と処理履歴情報J11とをロット番号ごとに照合した、テスト・処理履歴照合情報を作成する。
図6は、テスト・処理履歴照合情報の例を示す図である。
なお、図6では、テスト・処理履歴照合情報J211を分かりやすく説明するため、便宜的に表形式で表しているが、情報としては、表の行、列の情報が対応付けされていればよい。
テスト・処理履歴照合情報J211は、行方向がロット番号(#1、#2、#3、…、#n)に対応し、列方向がテスト種及び工程に対応している。行の前半には、テスト種とチップ座標が示され、行の後半には、工程が示されている。
テスト種とチップ座標の列の各行には、チップ不良率が示される。また、工程の列の各行には、各工程での処理履歴情報(例えば、処理を行った製造装置名)が示される。
次に、不良解析サーバSV3は、チップ不良率の処理履歴情報J11に対する統計検定を行う。統計検定は各チップのチップ不良率が特定の工程(製造装置)で処理されたときに有意に高くなっているかを判定するために行う。本実施形態では、各チップにおけるチップ不良率のメジアンをmfとすると、mfよりもチップ不良率が高ければそのチップ不良に関しては不良ロットであると判別し、mfよりもチップ不良率が低ければそのチップ不良に関しては正常ロットであると判別する。
ここで、本実施形態で用いる統計検定アルゴリズムを説明する。
ロットの総数をnとする。ある工程Lにおいてme台の製造装置が用いられているとする。製造装置i(i=1,2,…,me)の処理ロット数をpiとする。チップ座標(cx, cy)のチップ不良率に対して、同チップ座標におけるチップ不良率のメジアンmfよりもチップ不良率が高い不良ロットの総数をnfとする。すると製造装置iにおける不良ロット数の期待値Eiは、
Ei=pi×nf/n
となる。
図6に表した、テスト・処理履歴情報より求められる着目工程における製造装置iの不良ロット処理数の実際値をOiとすると、カイ2乗値X2は、
X2=Σ(Oi−Ei)/Ei
で表わされる。ここで、Σは着目工程における全ての製造装置(i=1,2,…,me)に関して和を取る。
X2値は自由度me−1のカイ2乗分布に従う。よって、カイ2乗検定値Pは、
P=Chidist(X2,me−1)
で表わされる。ここで、Chidistは、カイ2乗分布関数を表す。
本実施形態では、処理対象の全てのチップ不良率と、全ての工程と、の組み合わせに対して統計検定を実施した(図3:ステップS201〜ステップS202)。そして、カイ2乗検定値に閾値を設定し、有意なチップ不良率−工程の組み合わせを抽出する(図3:ステップS301〜ステップS304)。本実施形態では、一例として、カイ2乗検定値Pが0.05より小さい場合を有意として抽出した。
図7は、統計検定で有意と判定されたチップ座標及び工程、製造装置の一覧の例を示す図である。
なお、図7では、判定結果を分かりやすく説明するため、便宜的に表形式で表しているが、情報としては、表の行、列の情報が対応付けされていればよい。
図7に表した判定結果では、有意と判定されたテスト種、チップ座標、工程及び製造装置が、カイ2乗検定値Pとともに表示されている。
ここで、本実施形態における統計検定結果は膨大な数に上る。例えば、ウェーハ1枚当たりのチップ総数を100チップ、テストの種類を10とすると、図6に表したチップ不良率の列数は、100×10で1000列になる。さらに、工程総数を100とすると、統計検定の回数は1000×100で10万通りになる。例えばその10%が有意であったとすると、図7に表した判定結果の行は、1万件程度になる。
図7に例示した有意検定結果において、同一の工程(製造装置)が複数のチップ座標に対応した不良率によって抽出されている場合がある。例えば、工程Cの製造装置C−3は、テスト1のチップ座標(3, 4)及びテスト1のチップ座標(3, 6)でチップ不良率が有意に高かったことが分かる。また、工程Dの製造装置D−1は、テスト3のチップ座標(10, 2)でチップ不良率が有意に高かったことが分かる。
そこで、図7に例示した有意検定結果より、工程(製造装置名)が同じチップ不良率のテスト種とチップ座標を抽出し、それらをウェーハマップ上に表示する(図3:ステップS305)。
図8は、ウェーハマップ上への表示例を示す図である。なお、図8では、判定結果を分かりやすく説明するため、便宜的にウェーハ形状のマップ形式で表しているが、情報としては、マップのチップ座標の情報が対応付けされていればよい。ウェーハマップは、ユーザ端末UTの画面に表示される。すなわち、ユーザ端末UTでは、ユーザによる所望の工程や製造装置の選択を受け付ける。ユーザ端末UTは、ユーザが選択した工程や製造装置の選択を不良解析サーバSV3に送る。不良解析サーバSVは、ユーザ端末UTから送られたユーザの選択によって、図7に例示したリストから、その選択に応じた工程や製造装置の情報を抽出する。そして、抽出した結果をウェーハマップとしてユーザ端末UTに出力する。ユーザ端末UTは、不良解析サーバSVから送られたウェーハマップを画面に表示する。
図8は、図7に例示した工程Pの処理を行う製造装置P−1について、有意判定された不良チップの座標を四角形で図示したものである。ここでは、ウェーハWfの面内において、テスト1のチップ不良率がウェーハ中央部に多く、それが1行置きに並んだ不良パターンであることが例示されている。このウェーハマップを参照すると、テスト1において、ウェーハ中央部の周期的な不良の原因装置が工程Pの製造装置P−1であることが分かる。
図9は、工程Qの処理を行う製造装置Q−2について、有意判定された不良チップの座標を四角形で図示したものである。ここでは、ウェーハWfの面内において、テスト1のチップ不良率がウェーハの外周部で多く発生していることが例示されている。このウェーハマップを参照すると、テスト1において、ウェーハ外周部の不良の原因装置が工程Qの製造装置Q−2であることが分かる。
ここで、図8と図9とは同じテスト1についての結果である。実際のロットのチップ不良の分布の一例を図10に示す。図10に示すロットでは、工程Pにおいては製造装置P−1で処理され、工程Qにおいては製造装置Q−2で処理されている。テスト1は、電気的テストの一つであり、図10には、テスト1で不良判定されたチップのウェーハマップが例示されている。図10に例示したウェーハマップでは、ウェーハWf面内において、テスト1の不良であるウェーハ中央の周期的パターンと外周パターンとが混在して現れている。このようなケースでは、ウェーハ面全体の不良情報を用いた統計検定で原因工程(製造装置)を特定することは難しい。
一方、本実施形態では、チップ単位に分解して統計検定が行われる。したがって、ウェーハ中央部と外周部とに不良が混在し、その発生原因が異なる場合でも、それぞれの不良パターンの発生位置をチップ単位に分解して、発生原因を特定することができる。
図11は、別のウェーハマップの例を示す図である。この例では、ウェーハWf面内において、不良が特定の1チップだけで発生している。図7に例示した有意検定の結果から、不良の原因は、工程Rの製造装置R−3であることが特定される。ここでは、工程Rの製造装置R−3を指示したのはこの1チップだけである。このような非常に小さな不良では、ウェーハ面全体の不良情報を用いた統計検定で原因工程(製造装置)を特定することは難しい。一方、本実施形態では、たとえ1チップだけの不良であってもその原因を高感度に特定することができる。
このように、本実施形態によれば、チップ単位の不良率を用いた統計検定により、同じ工程(製造装置)を指示したチップ不良率のチップ座標から不良パターンを特定することができる。したがって、原因が混在した不良パターン、あるいは微小な不良パターンでもその原因工程(製造装置)を精度よく特定することができる。
なお、不良解析サーバSV3は、不良解析情報J3の出力形式として、上記のようなウェーハマップによる形式のほか、図7に例示したような製造条件の情報ごとに並べられたリスト形式で出力してもよい。ユーザ端末UTでは、不良解析サーバSV3から出力された不良解析情報J3を受けて、ウェーハマップ形式やリスト形式で解析結果を表示する。
また、ウェーハマップやリスト形式といった表示形式の変換を、ユーザ端末UTで行ってもよい。すなわち、ユーザ端末UTは、不良解析サーバSV3から不良解析情報J3を受け取り、ユーザからの要求に応じて、必要な情報の抽出、並べ替えを行う。そして、解析しやすい手法で表示する。
また、不良解析情報J3から所望の情報を抽出する方法は、先に説明した方法に限定されない。先に説明した例では、ユーザによって所望の製造条件が選択された場合、図7に例示した一覧の情報からその製造条件のみを抽出し、不良チップの座標をウェーハマップやリストで表示している。
一方、ユーザによって所望のチップ座標が選択された場合、図7に例示した一覧の情報からそのチップ座標に対応した情報のみを抽出し、不良原因となった製造条件をリスト表示するようにしてもよい。
(第2の実施形態)
第2の実施形態に係る半導体装置の不良解析方法は、先に説明した第1の実施形態に係る半導体装置の不良解析方法における、統計検定(図1:ステップS200)と、統計検定の結果の出力(図1:ステップS300)と、を並列的に行う方法である。
すなわち、第1の実施形態では、統計検定(図1:ステップS200、図3:ステップS201〜ステップS202)を、全てのテスト情報と処理履歴情報に対して行い、そのあとで、統計検定の結果の出力(図1:ステップS300、図3:ステップS301〜ステップS305)を行っている。
一方、第2の実施形態では、統計検定において、一つのチップにおけるチップ不良率と工程(製造装置)との組み合わせでカイ2乗検定値Pを求め、これに並行して、カイ2乗検定値Pによる有意か否かを判定、及び有意と判定された場合には、図7に示すリストへの登録、を行う。つまり、統計検定を行っている途中に、その検定結果を用いた有意性の判定と、リストへの登録と、を並列して行うことになる。
このように、統計検定と統計検定の結果の出力とを並列処理することで、不良解析処理にかかる時間の短縮化を図ることができるようになる。
なお、上記説明した実施形態では、検査単位として1チップの場合を例としたが、本発明では1チップよりも小さい検査単位であっても適用可能である。例えば、チップ内の特定の領域を検査単位にする場合、その検査単位のウェーハ面内での座標を規定すれば、同様に有意検定を行って、その検査単位で原因工程(製造装置)を特定することができるようになる。また、上記説明した実施形態では、統計検定の対象として工程(製造装置)を例に説明したが、他の処理条件(使用する材料、処理条件、処理日時など)を対象に統計検定を行ってもよい。
以上説明したように、本実施形態に係る半導体装置の不良解析方法によれば、不良パターンの原因を精度よく特定することができる。すなわち、本実施形態では、検査単位の不良率を用いた統計検定によって、同じ工程、製造条件を指示した不良率の検査単位の座標から不良パターンを特定している。これにより、種々の原因が混在した不良パターン、あるいは微小な不良パターンでもその原因を精度よく特定することができるようになる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
CR…クリーンルーム、J1…生産管理情報、J2…テスト情報、J3…不良解析情報、SV1…生産管理サーバ、SV2…テスタサーバ、SV3…不良解析サーバ、TS…テスタ、UT…ユーザ端末

Claims (6)

  1. ウェーハにおける検査単位ごとの不良率データ及び前記ウェーハの製造条件に関する情報を計算機に読み込み、前記不良率データの前記製造条件に対する統計検定を前記計算機で行い、前記製造条件の情報ごとに前記統計検定の結果を集めて前記計算機から出力する、
    ことを特徴とする半導体装置の不良解析方法。
  2. 前記計算機は、前記統計検定の結果を、前記製造条件に関する情報ごとに並べて出力することを特徴とする請求項1記載の半導体装置の不良解析方法。
  3. 前記計算機は、前記統計検定の結果を、前記ウェーハの面内の位置に対応したマップデータにして出力することを特徴とする請求項1記載の半導体装置の不良解析方法。
  4. 前記計算機により、前記製造条件に関する情報の選択を受け付け、受け付けた前記製造条件に関する情報についての前記統計検定に関する情報を抽出し、出力することを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の不良解析方法。
  5. 前記製造条件に関する情報は、前記ウェーハに処理を施す製造装置を特定する情報であることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の不良解析方法。
  6. ウェーハにおける検査単位ごとの不良率データ及び前記ウェーハの処理を施す製造装置を特定する情報をデータベースから計算機に読み込む工程と、
    前記不良率データの前記製造装置に対する統計検定を前記計算機で行う工程と、
    前記統計検定の結果を、前記製造装置の情報ごとに、前記ウェーハの面内の位置に対応したマップデータにして前記計算機から出力する工程と、
    を備えたことを特徴とする半導体装置の不良解析方法。
JP2010153680A 2010-07-06 2010-07-06 半導体装置の不良解析方法 Pending JP2012018955A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010153680A JP2012018955A (ja) 2010-07-06 2010-07-06 半導体装置の不良解析方法
US13/177,127 US20120029679A1 (en) 2010-07-06 2011-07-06 Defect analysis method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153680A JP2012018955A (ja) 2010-07-06 2010-07-06 半導体装置の不良解析方法

Publications (1)

Publication Number Publication Date
JP2012018955A true JP2012018955A (ja) 2012-01-26

Family

ID=45527536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153680A Pending JP2012018955A (ja) 2010-07-06 2010-07-06 半導体装置の不良解析方法

Country Status (2)

Country Link
US (1) US20120029679A1 (ja)
JP (1) JP2012018955A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099566A (ja) * 2012-11-15 2014-05-29 Sharp Corp 半導体集積回路の識別方法および識別装置
JP2015185592A (ja) * 2014-03-20 2015-10-22 株式会社東芝 製造装置管理システム及び製造装置管理方法
JP2018093042A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ加工装置及びウエーハの加工方法
WO2019013828A1 (en) * 2017-07-11 2019-01-17 Kla-Tencor Corporation MONITORING AND MATCHING TOOL HEALTH

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238648B1 (ko) * 2014-06-03 2021-04-09 삼성전자주식회사 반도체 공정 관리 시스템, 이를 포함하는 반도체 제조 시스템 및 반도체 제조 방법
US10133651B2 (en) * 2016-12-19 2018-11-20 Bank Of America Corporation Software defect analysis tool
CN114603265B (zh) * 2022-05-10 2022-07-26 常州市金锤隆锻造有限公司 一种晶圆精准切割用的硅圆片切割设备及切割方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167853A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp ウェーハマップ解析補助システムおよびウェーハマップ解析方法
US6324481B1 (en) * 1998-10-21 2001-11-27 Texas Instruments Incorporated Method for the calculation of wafer probe yield limits from in-line defect monitor data
JP4399400B2 (ja) * 2005-07-11 2010-01-13 株式会社日立ハイテクノロジーズ 検査データ解析システムと検査データ解析プログラム
US8150140B2 (en) * 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099566A (ja) * 2012-11-15 2014-05-29 Sharp Corp 半導体集積回路の識別方法および識別装置
JP2015185592A (ja) * 2014-03-20 2015-10-22 株式会社東芝 製造装置管理システム及び製造装置管理方法
US9836045B2 (en) 2014-03-20 2017-12-05 Kabushiki Kaisha Toshiba Manufacturing apparatus control system and manufacturing apparatus control method
JP2018093042A (ja) * 2016-12-02 2018-06-14 株式会社ディスコ ウエーハ加工装置及びウエーハの加工方法
WO2019013828A1 (en) * 2017-07-11 2019-01-17 Kla-Tencor Corporation MONITORING AND MATCHING TOOL HEALTH
CN109564422A (zh) * 2017-07-11 2019-04-02 科磊股份有限公司 工具状况监测及匹配
US10360671B2 (en) 2017-07-11 2019-07-23 Kla-Tencor Corporation Tool health monitoring and matching
CN109564422B (zh) * 2017-07-11 2021-03-09 科磊股份有限公司 工具状况监测及匹配

Also Published As

Publication number Publication date
US20120029679A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
JP2012018955A (ja) 半導体装置の不良解析方法
US10151792B2 (en) Manufacturing method and program of semiconductor device
KR100998388B1 (ko) 프로브 재검사 데이터 분석을 사용한 웨이퍼 검사 시의생산성 제고
JP5460662B2 (ja) 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8312401B2 (en) Method for smart defect screen and sample
JP2007287272A (ja) 冗長線所要量算出システムおよびそれを用いた不良解析方法
KR20100044902A (ko) 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들
JP2013545266A (ja) 個別部品後方追跡可能性および半導体装置前方追跡可能性
CN106897477B (zh) 诊断系统、集成电路设计布局及物理集成电路实施的方法
US20140177940A1 (en) Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
JP2010258353A (ja) 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US7474979B1 (en) Integrated circuit device test system and method
CN114093784A (zh) 晶圆封装方法、装置、电子设备及存储介质
US7991497B2 (en) Method and system for defect detection in manufacturing integrated circuits
Huang et al. Advancements in diagnosis driven yield analysis (DDYA): A survey of state-of-the-art scan diagnosis and yield analysis technologies
US20030158679A1 (en) Anomaly detection system
JP2007095953A (ja) 半導体装置の選別方法及び半導体装置の選別装置
US6992499B2 (en) Test method and test apparatus for semiconductor device
US7529994B2 (en) Analysis apparatus and analysis method
JP2007208046A (ja) 半導体装置の試験方法
JP6185492B2 (ja) 個別部品後方追跡可能性および半導体装置前方追跡可能性
JP2006128251A (ja) 半導体装置の製造方法
Yeo et al. A Novel Out-of-Control Action Plan (OCAP) for Optimizing Efficiency and Quality in the Wafer Probing Process for Semiconductor Manufacturing
JP2005044840A (ja) 検査データの解析プログラム、検査装置、レビュー装置、歩留り解析装置