JP2010258353A - 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置 - Google Patents

観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置 Download PDF

Info

Publication number
JP2010258353A
JP2010258353A JP2009109284A JP2009109284A JP2010258353A JP 2010258353 A JP2010258353 A JP 2010258353A JP 2009109284 A JP2009109284 A JP 2009109284A JP 2009109284 A JP2009109284 A JP 2009109284A JP 2010258353 A JP2010258353 A JP 2010258353A
Authority
JP
Japan
Prior art keywords
defect
observation
defects
group
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009109284A
Other languages
English (en)
Other versions
JP5297261B2 (ja
Inventor
Yuji Takagi
裕治 高木
Minoru Harada
実 原田
Yuichi Hamamura
有一 濱村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2009109284A priority Critical patent/JP5297261B2/ja
Priority to US13/266,800 priority patent/US8675949B2/en
Priority to PCT/JP2010/055173 priority patent/WO2010125877A1/ja
Publication of JP2010258353A publication Critical patent/JP2010258353A/ja
Application granted granted Critical
Publication of JP5297261B2 publication Critical patent/JP5297261B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/8851Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854Grading and classifying of flaws
    • G01N2021/8867Grading and classifying of flaws using sequentially two or more inspection runs, e.g. coarse and fine, or detecting then analysing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】半導体検査に係わり、システマティック欠陥を効率的に検出することができる技術を提供する。
【解決手段】本システムでは、予めシミュレーション可能なホットスポット(HS)点と、外観検査の結果得られる欠陥点とを照合する処理(S7,S8)、及び、当該照合されなかった欠陥点に関しては、欠陥点における回路形状の類似性に基づき欠陥点をグループに分類する処理(S6,S9)等により、欠陥が頻度高く発生した回路形状に属する欠陥を特定することにより、システマティック欠陥を確実に検出等する。また、欠陥発生分布のウェハ上の偏在を捉える処理(S11)により、ウェハのトポグラフィーに起因して生じたシステマティック欠陥の検出等も可能とする。
【選択図】図2

Description

本発明は、半導体の製造、検査の技術に関し、特に、半導体ウェハの外観検査で検出される欠陥(検出欠陥)から観察対象とする欠陥(観察欠陥)を選択(サンプリング)する観察欠陥選択処理方法等の技術に関する。更に、露光・マスク等を起因として生じるシステマティック欠陥(回路パターン形状や設計や装置特性等に依存して生じる欠陥)を重点的に観察するための技術に関する。
半導体ウェハの外観検査で検出される欠陥(検出欠陥)は、その詳細を観察するために、その検出欠陥の中から観察対象とする欠陥(観察欠陥)を選択(サンプリング)し、走査型電子顕微鏡等で観察している。
欠陥の種類のうちシステマティック欠陥に関する先行技術例として以下がある。
非特許文献1には、半導体ウェハの外観検査の結果得られるウェハ上の欠陥から、チップ単位で見たときに同一の場所に存在する“位置的繰り返し欠陥”のグループと、検出欠陥点近傍の回路形状を検索し、同一の回路形状上に存在する“回路形状的繰り返し欠陥”のグループとを抽出し、これら2つのグループが露光及びマスク起因のシステマティック欠陥の候補であるとみなして、これら2つのグループから観察欠陥をサンプリングする方法が開示されている。
R.Yen, et al. ,"Lithography Hot Spot Discovery at 70nm DRAM 300mm Fab : Process Window Qualification Using Design Based Binning", PE-O-044 , proc of International Symposium on Semiconductor Manufacturing 2008 渋谷久恵、高木裕治、中川泰夫、「点群分布パターン識別に基づく欠陥分類技術」、電学論C,127、4、pp.521−527(2007−4)
レジスト塗布、現像後あるいはエッチング後に生じる、露光・マスク起因のシステマティック欠陥は、半導体回路パターンの微細化に伴って問題となってきている。これらの微細な欠陥を検出するためには、高感度な外観検査が必要となるが、その高感度検査の結果、システマティック欠陥の他にも、異物やヌイサンス欠陥、虚報など、多数の欠陥が検出される。
このため、露光状態を確認するために上記外観検査を行っても、上記多数の検出欠陥の中に、露光・マスク起因のシステマティック欠陥が埋もれてしまうという問題があった。言い換えれば、外観検査の結果得られる個々の検出欠陥(マップ中の欠陥点)が、システマティック欠陥なのか他の種類の欠陥なのか等(欠陥種類等)を判別、確認することが困難という問題がある。
システマティック欠陥に関して、前記非特許文献1に記載の方法(前記2つのグループを抽出し、システマティック欠陥の候補とみなし、観察欠陥をサンプリングする方法)がある。
(1)しかしながら、上記非特許文献1では、サンプリングされた欠陥点が、ホットスポット(Hot Spot:予めシミュレーション可能な、露光等起因のシステマティック欠陥の発生確率が高い場所)に該当しているかどうかを確認する方法に関しては開示されていない。このため、上記非特許文献1に記載の方法では、予めシミュレーション可能なホットスポットを網羅的には確認できないという問題がある。
(2)また、上記非特許文献1では、ウェハ上の欠陥の分布に応じてウェハ上のサンプリング位置を制御する方法に関しても開示されていない。このため、上記非特許文献1に記載の方法では、ウェハのトポグラフィーに起因して生ずる、システマティック欠陥のウェハ上の偏在を検出できないという問題もある。
上記問題を鑑み、本発明の主な目的、大きな目的としては、システマティック欠陥を網羅的、効率的に検出等することができる技術を提供することである。
(1)詳しくはそのうち、第1の目的として、欠陥の第1の原因(起因)である、局所的な回路パターン形状による欠陥を検出等できることである。(1−1)予めシミュレーション可能な(予期できた)ホットスポットに発生したシステマティック欠陥を確実に検出等できる技術を提供する。(1−2)また併せて、予めのシミュレーションでは予期できなかったホットスポット(対応するシステマティック欠陥)についても検出等できる技術を提供する。
(2)更に第2の目的(第1の目的に次いで重要)として、欠陥の第2の原因(起因)である、ウェハのトポグラフィー(特性)による欠陥(システマティック欠陥)を検出等できる技術を提供することである。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。(1)本発明では、予めシミュレーション可能なホットスポットと、外観検査の結果得られる検出欠陥とを確実に照合する処理手段を備えることにより、ホットスポット(対応するシステマティック欠陥)を網羅的、効率的に検出する処理を行う。即ち、この処理では、予め予期できたホットスポットに対応するシステマティック欠陥(第1種の欠陥)を検出する処理と、予め予期できなかったホットスポットに対応するシステマティック欠陥(第2種の欠陥)を検出する処理とを含む。(2)また本発明では、ウェハ上の欠陥発生分布の偏在についても捕捉する処理手段を備えることにより、ウェハのトポグラフィーに起因して生じたシステマティック欠陥についても検出する処理を行う。
本形態の観察欠陥選択処理方法は、例えば、コンピュータの情報処理を用いて、半導体ウェハを対象とした外観検査を行う外観検査装置(欠陥検出手段)から出力(検出)される複数の検出欠陥(欠陥群)の情報をもとに、当該複数の検出欠陥の中から詳細な観察を行うための1つ以上の観察欠陥(観察対象の欠陥)を選択(サンプリング)する処理を行う観察欠陥選択処理方法である。
本方法は、前記外観検査装置からの複数の検出欠陥の位置(座標等)の情報を入力する処理ステップと、前記ウェハ(チップ、ショット等)に関し、回路基板(チップ等)上の回路形状データを入力する処理ステップと、前記ウェハに関し、リソシミュレータで計算されたホットスポット(適宜HSと略す)の位置を、回路形状の類似性に基づきグループ(例えばA〜D)に分類する第1の処理を行い、当該分類された各グループのHSの位置の情報を入力する処理ステップとを有する。リソシミュレータ(露光・マスク等に関するシミュレータ)では、ホットスポット(システマティック欠陥の発生確率が高いと推定される場所)をシミュレーション計算してその情報を出力する。
そして本方法は、前記複数の検出欠陥を、前記分類されたグループのHSの近傍の欠陥(K1)と非近傍の欠陥(K2)とに弁別(照合、判定等)する処理ステップと、前記HSの近傍の欠陥(K1)を、当該HSの前記分類のグループ毎に、第1のグルーピング(G1)を行い、当該第1のグルーピング(G1)された欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理ステップと、前記HSの非近傍の欠陥(K2)の位置を、回路形状の類似性に基づきグループに分類する第2の処理を行い、当該分類された各グループの欠陥を、当該分類のグループ毎に、第2のグルーピング(G2)を行い、当該第2のグルーピング(G2)された欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理ステップと、を有する。
また本形態は、前記第1及び第2のグルーピング(G1,G2)における各分類のグループ(例えばA〜D)毎に、ウェハ上での欠陥の分布領域を確定する処理ステップと、確定された領域から、観察欠陥を選択する処理ステップと、を有する。
また本形態は、前記第1及び第2のグルーピングにおける各分類のグループ毎に、ウェハにおけるチップもしくはショット上での欠陥の分布領域を確定する処理ステップと、確定された領域から、観察欠陥を選択する処理ステップと、を有する。
また本形態は、前記検出欠陥及び前記HSを、ウェハにおけるチップ座標もしくはショット座標で表し、前記検出欠陥の座標を前記ホットスポットの座標と比較することにより、前記検出欠陥を、前記分類されたグループの前記ホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理ステップを有する。
また本形態の欠陥観察方法では、上記観察欠陥選択処理方法の処理ステップに加えて更に、前記選択された観察欠陥の情報をもとに、当該観察欠陥の詳細な観察を行うための画像を取得する処理ステップを有する。
上記のような構成により、予めシミュレーションで得られたHSと、外観検査の結果得られる欠陥点とを照合することにより、HSで発生したシステマティック欠陥を確実に検出等することができ、また、欠陥発生分布のウェハ上の偏在も捉えることで、ウェハのトポグラフィーに起因して生じたシステマティック欠陥の検出等も可能となる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。本発明によれば、システマティック欠陥を網羅的、効率的に検出等することができる。(1)詳しくはそのうち、欠陥の第1の原因である、局所的な回路パターン形状による欠陥を検出等できる。(1−1)予めシミュレーション可能なホットスポットに発生したシステマティック欠陥を確実に検出等できる。(1−2)また併せて、予めのシミュレーションでは予期できなかったホットスポット(対応するシステマティック欠陥)についても検出等できる。(2)更に、欠陥の第2の原因である、ウェハのトポグラフィー(特性)による欠陥(システマティック欠陥)を検出等できる。
本発明の実施の形態1のシステム構成を示す図である。 実施の形態1における処理フロー(第1の処理フロー)を示す図である。 第1の処理フローのうち、ウェハ座標系における欠陥点のチップ座標系への重畳処理(S3)を説明するための図である。 第1の処理フローのうち、HSを回路形状の類似性に基づきグルーピングする第1の分類の処理(S6)を説明するための図である。 第1の処理フローのうち、HS近傍欠陥点とHS非近傍欠陥点への弁別処理(S7)を説明するための図である。 第1の処理フローのうち、HS非近傍欠陥点を回路形状の類似性に基づきグルーピングする第2の分類の処理(S9)を説明するための図である。 第1の処理フローのうち、ウェハ上の欠陥点の分布領域を確定する処理(S11)を説明するための図である。 実施の形態1における変形例の処理フロー(第2の処理フロー)を示す図である。 実施の形態1における変形例の処理フロー(第3の処理フロー)を示す図である。 本発明の実施の形態2のシステム構成を示す図である。 実施の形態2における、撮像動作シーケンスの概略フローを示す図である。 実施の形態2における、処理結果情報の表示例を示す図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1〜図9を用いて、本発明の実施の形態1のシステムについて説明する。本実施の形態1の観察欠陥選択処理装置及び方法は、図1の情報処理ユニット10及びそれを含んで成るシステム(半導体検査システム)100、及び当該装置により実行される方法である。
<装置構成(1)>
図1において、本システムの装置構成等を示している。本システム100の主な装置は情報処理ユニット10であり、情報処理ユニット10は、外観検査装置101、リソシミュレータ102、回路形状データサーバ103、及びレビュー装置104と接続されている。情報処理ユニット10は、CPU11、メモリ12、情報記憶手段(HDD等)13、バス14、欠陥座標入力I/F15、HS座標入力I/F16、回路形状入力I/F17、データ出力I/F18等を備える。
情報処理ユニット10は、本観察欠陥選択処理方法等の情報処理を、例えばプログラム21の実行や専用回路等により行う。例えば情報記憶手段13には、本プログラム21や関連する各種データ22が格納されている。
外観検査装置101は、検査対象の半導体ウェハの外観検査装置であり、外観検査装置101での外観検査により検出された欠陥の座標等の情報(欠陥座標データ:D1)が、欠陥座標入力I/F15(I/F:インタフェース)を介して情報処理ユニット10に取り込まれる。
リソシミュレータ12は、露光装置の光源、レンズ、マスク等をモデル化し、ウェハ上へのマスクの転写パターン等をシミュレーション(プログラム等による計算処理)するものである。リソシミュレータ12により、プロセス尤度が小さく欠陥を発生させやすい場所を、Hot Spot(HS)として算出し、その位置座標等の情報(HS座標データ:D2)が、HS座標入力I/F16を介して情報処理ユニット10に取り込まれる。
回路形状データサーバ103は、マスクパターンをウェハに転写して得られる理想的なパターン形状に関する情報(設計上のウェハやチップ等の回路(パターン)形状情報)を含むデータ(回路形状データ:D3)を保持するものであり、当該情報データ(D3)が、回路形状入力I/F17を介して情報処理ユニット10に取り込まれる。
上記情報処理ユニット10に取り込まれた、欠陥座標(D1)、HS座標(D2)、回路形状(D3)等の情報データは、メモリ12あるいは情報記憶手段13に格納される。そして、適宜、CPU11により読み出されて図2以降に示す処理(選択処理等)を施された後、その処理結果(即ち選択された観察対象欠陥の座標等)の情報データは、再度、メモリ12あるいは情報記憶手段13に格納される。そして、最終的な処理結果の情報データ(観察欠陥座標データ:D4)は、データ出力I/F18を介してレビュー装置104に転送される。
レビュー装置104は、出力装置(ディスプレイ等)を備え、情報処理ユニット10から読み込んだ情報データ(D4)による、観察対象欠陥の座標位置に、半導体ウェハを位置出しし、該当部位を観察するために適した倍率の画像を取得する処理等を行う。
実施の形態1では、情報処理ユニット10は、例えば、外観検査装置101からの欠陥座標(D1)、リソシミュレータ102からのHS座標(D2)、及び回路形状データサーバ103からの回路パターン形状(D3)を入力とし、欠陥観察点(観察対象欠陥)の座標(D4)をレビュー装置104に出力する機能を備えたサーバと捉えることができる。
<処理フロー(第1の処理フロー)>
図2において、本実施の形態による全体の処理フロー(第1の処理フロー)を示している(Sは処理ステップを表す)。
<処理フロー(外観検査)>
まず、外観検査装置11により、対象のウェハの外観検査を行う(S1)。それにより検出された欠陥座標(D1)を、情報処理ユニット10に読み込む(S2)。続いて、当該欠陥座標(D1)を、チップ単位に重ね合わせ(重畳)する処理を行う(S3)。S3では、対象のウェハにおける複数の全チップについて、欠陥の座標を重ね合わせする。
図3を用いて、S3のウェハ欠陥座標のチップ単位(全チップ)での重畳処理について説明する。図3では、対象のウェハ30上に、チップ(36等)が例えば8個作られていることを模式的に表している。34は、ウェハ30(ウェハ単位)上の位置(座標等)を一意に決定するためのウェハ座標系である。これに対し、35は、チップ36(チップ単位)上の位置(座標等)を一意に決定するためのチップ座標系を表している。チップ座標系35は、各チップに割り当てられている(例えばチップ36のみ図示している)。ここで、ウェハ座標系34を(X,Y)とし、チップ座標系35を(x,y)とする。
ウェハ座標系34における各チップのチップ座標原点を、(xmn0,ymn0)とする。ただし、m,nは、行と列で表されるウェハ上のチップの位置である。これにより、ウェハ座標系34とチップ座標系35は、X=x+xmn0,Y=y+ymn0で関係付けられる。
よって、欠陥点(欠陥座標)がウェハ座標系34(X,Y)で表現されている場合は、各チップのチップ座標原点(xmn0,ymn0)をマイナスすることにより、チップ座標系35(x,y)での表現を得ることができる。即ち、チップ上の欠陥座標は、ウェハ上の欠陥座標を用いて、(x,y)=(X−xmn0,Y−ymn0)である。このような処理を、対象ウェハの各チップの欠陥点に対し行うことにより、S3のウェハ欠陥座標のチップ単位(全チップ)での重畳が実現できる。
図3では、ウェハ30上の2つのチップ、例えばチップ31とチップ32とにおけるチップ座標原点を重ね合わせることにより、ウェハ欠陥座標を重ね合わせた結果を、隣に、チップ37(チップ単位の重畳後の欠陥座標)として示している。なお個別の欠陥座標(欠陥点)をバツ印(×)で表している。図3では2つのチップの重畳結果しか示していないが、これをウェハの全チップのチップ座標原点を重ね合わせることにより、S3の処理結果を得ることができる。当該処理結果は、一旦、情報記憶手段13等に格納される。
上記チップ単位での重畳を説明したが、他の単位での重畳としてもよい。例えば、露光の単位である1ショットで複数チップを一括露光する場合は、上記S3のチップ重畳(チップ単位での重畳処理)に代替して、ショット重畳(ショット単位での重畳処理)としてもよい。この場合、チップ座標系35を、ショット座標系に替えて考えればよい。
<処理フロー(HS検出)>
一方、図2で、前記外観検査装置101から出力される欠陥座標(D1)のチップ重畳(S3)と並行して、リソシミュレータ102によるリソグラフィ(露光、マスク等)のシミュレーション(リソシミュレーション)により、リソグラフィ起因の欠陥が生じやすいHS位置を算出する(S4)。そして、そのHS座標(D2)を、情報処理ユニット10に読み込む(S5)。
続いて、S6では、上記読み込んだHS座標点を、そのHS座標点(当該点付近)における回路形状(D3)(その類似性)に基づいてグループに分類する処理(第1の処理)を行う。この際に用いる回路形状に関するデータ(D3)は、前述のように回路形状データサーバ103から情報処理ユニット10に読み込まれる。
<処理フロー(第1の分類の処理)>
図4において、S6の処理について説明する。図4(a)で、1つのチップ40の例を示す。{41a,42a,43a,44a}のバツ印(×)は、チップ40の中で、シミュレーション(S4)によりHSであると算出(推定)された点(HS座標点)である。
また、図4(b)で、{41b,42b,43b,44b}は、(a)の点{41a,42a,43a,44a}における回路パターンである。例示するように、41bと43b、42bと44bが、それぞれ同一(十分に類似性が高い)回路パターンである。本処理(S6)では、この回路形状の類似性に基づき、当該複数のHS座標点を、{41a,43a}と、{42a,44a}との2つのグループ(回路形状の類似性によるHS座標点の分類)に分ける。
また、図4(c)で、上記グループ分けした結果を、グループ(分類)A,Bとして、グループAの点{41a,43a}を丸印(○)で、{41c,43c}として示している。また、グループBの点{42a,44a}を、四角印(□)で、{42c,44c}として示している。本例では2種類のグループ(分類)A,Bであるが、複数(n)のグループ(分類)があり得る。
上記で用いる回路パターン形状の類似性(同一性)に関する情報は、リソシミュレータ102から得ることができる場合は、それを利用する。一般にリソシミュレータ102内でも回路形状の情報を保持してシミュレーション計算に使用しているので、この場合、当該情報を得ることができる。リソシミュレータ102から得られない場合は、情報処理ユニット10は、前記回路形状データサーバ103からのデータ(D3)を用いて、上記回路パターンの類似性に関する情報を取り出す、もしくは作成する等して、それにより、上記類似性によるグループ分け(S6)を行う。
上記S6の類似性の判定に関する処理では、例えば、当該回路形状(例えばHS座標点41a付近の回路形状)を、(b)の例えば41bの回路パターンに示すような線画(2値(ビットマップ)等の画像情報)に変換する。そして、HS座標点毎に対応付けられるそれらの画像に関して、2枚の画像の画像差分をとる計算を行い、その差分値が予め定めた閾値以下になる場合、当該2枚の画像(対応する2つのHS座標点)を、回路形状に関して同一(類似性が十分に高い)と判定する。各HS点に関して同様に判定することでグループ分けする。当該処理結果は、一旦、情報記憶手段13等に格納される。
<処理フロー(比較照合)>
続いて、図2のS7では、情報処理ユニット10は、上記S3とS6の処理結果の情報データを用いて、重畳(比較照合のための重ね合わせ)の処理を行う。S7では、S3でのウェハ欠陥座標のチップ重畳の結果(チップ単位の大きさの領域の欠陥座標のデータ)に対し、S6でのチップのHS座標点の回路形状(類似性)に基づくグループ分け(分類)したHS座標(チップ単位の大きさの領域の各グループの欠陥座標のデータ)を、重畳する処理を行う。
そして、S8では、S7の結果を用いて、チップ重畳された欠陥座標(S3結果)が、グループ分けされたHS座標点(S6結果)の近傍であるか否かを判定する。S8でHSの近傍であると判定(Y)された欠陥点(HS近傍欠陥点:K1)については、第1のグルーピング(G1)として、S10の処理へ送られる。S8でHSの非近傍であると判定(N)された欠陥点(HS非近傍欠陥点:K2)については、第2のグルーピング(G2)として、S4のシミュレーションで予期(検出)されなかった位置(座標)でもHSが生じていないかを確認するために、S9の処理へ送られる。S7,S8の処理では、2種類のデータ(検出欠陥とHS)を比較照合し、欠陥点を弁別する処理を行っている。
図5において、上記S7,S8の処理の様子を示している。図5(a)は、S7における、チップ重畳された欠陥座標(S3結果)に、グループ分けされたHS座標点(S6結果)を重畳した結果である。例として、チップ重畳された欠陥座標(S3結果)は、図3のチップ37と同じ内容である。また、グループ分けされたHS座標(S6結果)は、図4(c)の内容と同じである。
また、図5(b)には、S8の判定における、図5(a)の座標点(群)に関する、各グループのHS点(グループA(○)やグループB(□))の近傍にある欠陥点(K1のグループ(G1))を示し、図5(c)には、それらのHS点から離れた場所(非近傍)にある欠陥点(K2のグループ(G2))を示す。
<処理フロー(第2の分類の処理)>
図2のS9では、情報処理ユニット10は、S8結果のHS非近傍欠陥点K2の座標における回路形状(その類似性)に基づいてグループ分けする処理(第2の分類の処理)を行う。これにより、S9では、S4のシミュレーションで予期(検出)されなかった位置(座標)で生じているHS(欠陥点)についても、露光等起因のシステマティック欠陥の候補として、確認、検出する。このS9の際に用いる回路形状に関するデータ(D3)は、前述のように回路形状データサーバ13から情報処理ユニット10に読み込まれる。
図6において、S9の処理について説明する。図6(a)の情報で、欠陥点を示す{61a,62a,63a,64a,65a}は、HSの非近傍と判定された欠陥点(K2)であり、図5(c)で示した内容と同一である。また、図6(b)に示す回路パターン(画像)である{61b,62b,63b,64b,65b}は、図6(a)の各点{61a,62a,63a,64a,65a}における回路形状(その類似性)を表している。例示するように、61bと63b、64bと65bが、それぞれ、類似した回路パターンである。これに基づき、HS点(K2)を、{61a,63a}と、{64a,65a}との2つのグループ(分類)に分ける。また、62b(62a)については、他に同様の回路パターン形状を持たないので、S9で検出する候補からは外す。S9でのグループ分け(回路パターンの類似性の判定、評価)については、例えば前述のS6と同様に、線画の差分の閾値比較判定などにより実現できる。
図6(c)に、上記グループ分けした結果を、グループ(分類)C,Dとして、グループCの点{61a,63a}を菱形印(◇)で{61c,63c}として示し、グループDの点{64a,65a}を三角印(△)で{64c,65c}として示す。候補から外す点62aについては、バツ印(×)で62cとして示す。
<処理フロー(マップ展開)>
次に、図2のS10において、情報処理ユニット10は、上記S8,S9の結果、即ちグルーピングされたHS近傍欠陥点K1(G1)、及びグルーピングされたHS非近傍欠陥点K2(G1)について、それらの欠陥点(群)の各分類のグループ(A〜D等)毎に、ウェハマップ(ウェハ上の欠陥座標分布)へ展開する処理を行う。S10で、グルーピングされたHS近傍欠陥点K1(G1)とは、前記図5(a)に示したグループA,Bに各々属する欠陥点(群)である。また、グルーピングされたHS非近傍点K2(G2)とは、前記図6(c)に示したグループC,Dに各々属する欠陥点(群)である。
図7において、71は、上記S10の各グループ(G1(A,B),G2(C,D))の欠陥点(群)をウェハマップ(座標)に展開する処理である。72には、その結果における、前述例のグループG1(A,B)及びグループG2(C,D)の欠陥点(群)を、ウェハマップに展開した模式的な構成を示している。
このマップ展開では、各欠陥点が予めどのチップに属しているかがデータにより分かっているので、前述の各欠陥点のチップ座標(35)にウェハ座標(34)で表されたチップ座標原点をプラスすることで、各欠陥点のウェハ座標を得ることができる。また、前述のように、チップ重畳(チップ単位)の代わりにショット重畳(ショット単位)を適用した場合については、同じく、各欠陥点が予めどのショットに属しているかがデータにより分かっているので、各欠陥点のショット座標にウェハ座標で表されたショット座標原点をプラスすることで、各欠陥点のウェハ座標を得ることができる。
<処理フロー(欠陥分布領域)>
図2のS11では、情報処理ユニット10は、S10の結果(72に示すようなウェハマップの欠陥点(群))から、各グループ(A〜D)について、ウェハ領域(ウェハ単位)における欠陥点の分布の領域(その偏在のパターン)を判定(確定)する処理を行う。図7の73はその処理であり、74は、その結果(確定された各グループ(A〜D)の欠陥分布領域)である。この例のように、グループA,B,C,D毎に、ウェハにおける欠陥の存在している領域が異なること(偏在)が分かる。これは、ウェハの表面のトポグラフィ(特性)の影響により、HSが実際に欠陥となる領域が影響を受けるためである。
74に示す例において、各グループにおけるウェハ領域(円形)における欠陥分布領域の形(偏在のパターン)は以下である。グループAは、円周付近の密度が大きいパターンである。グループB,Dは、全体にわたって分布しているパターンである。グループCは、中心付近の密度が大きいパターンである。
S11(73)における欠陥分布領域の判定の方法としては、密度が大きい箇所を分布領域として確定する方法などがある。例えば、非特許文献2などが適用できる。
<処理フロー(サンプリング)>
そして、図2のS12では、情報処理ユニット10は、S11の結果(74に示すような欠陥分布領域)を対象として、グループ(A〜D)毎に、欠陥(観察対象欠陥)をサンプリングする処理を行う。図7の75はその処理である。
S12(75)における、確定された領域からの欠陥のサンプリングの方法としては、空間的にランダムにサンプリングする方法、あるいは、欠陥情報が記憶されている順番に対してランダムにサンプリングする方法などがある。
次に、S13では、情報処理ユニット10は、S12でサンプリングされた欠陥点(観察対象欠陥)の情報データを、その欠陥点がサンプリングされた分布領域(74等)を示す情報データ(欠陥分布領域情報)と共に、処理結果情報(観察欠陥座標データ:D4)として、レビュー装置104に転送する。レビュー装置104では、その情報データ(D4)を用いて、出力装置105への情報の出力(画面表示等)及び観察等の処理が可能である。
<変形例(第2の処理フロー)>
実施の形態1における変形例として第2の処理フローを説明する。図8に示す第2の処理フローでは、S81,S82に示す処理が特徴であり、グルーピングされたHS近傍欠陥点(K1)及びHS非近傍欠陥点(K2)毎に、直接にサンプリングするものである。図8のS1〜S9は図2と同一の処理内容である。本第2の処理フローの場合、前記S11のような処理(欠陥分布領域判定)は行わず(即ち図7の74のような領域(パターン)は適用せず)にサンプリングする方法であり、サンプリングの対象の欠陥集合が異なる。
S81では、グルーピングされたHS近傍点(K1のグループG1、各分類のグループ)及びHS非近傍点(K2のグループG2、各分類のグループ)毎に、欠陥点をサンプリングする。この際のサンプリングの方法は、前述同様に、空間的にランダムにサンプリングする方法、あるいは、欠陥情報が記憶されている順番に対してランダムにサンプリングする方法などがある。また、予めサンプリングするチップあるいはショットあるいは領域を定めて、その領域内にある欠陥点からサンプリングする方法も考えられる。S82では、S81でサンプリングされた欠陥点の座標などの処理結果情報をレビュー装置104に転送する。
<変形例(第3の処理フロー)>
実施の形態1における変形例として第3の処理フローを説明する。図9に示す第3の処理フローでは、S91,S92に示す処理が特徴であり、グルーピングされたHS近傍点(K1)及びHS非近傍点(K2)毎に、チップ重畳あるいはショット重畳等した状態のまま、欠陥点の分布状態を解析(分布領域を判定)し、サンプリングの対象の領域を確定するものである。図9のS1〜S9は図2と同一の処理内容である。本第3の処理フローでは、前記S11の処理内容が異なり、ウェハを対象ではなく、チップ重畳単位等を対象としている。
チップ単位で欠陥分布解析を行うのは、チップ回路レイアウトの粗密あるいは下層の影響等により表面の凹凸が生じ、これがHSでの欠陥発生に影響を及ばすことを考慮してのことである。また、ショット単位で欠陥分布解析を行うのは、前記理由の他に露光装置における像面湾曲などの収差に起因してHSで欠陥が発生する可能性を考慮してのことである。
S91では、グルーピングされたHS近傍欠陥点(K1のグループG1、各分類のグループ)及びHS非近傍欠陥点(K2のグループG2、各分類のグループ)毎に、欠陥点の分布状態を、チップ単位あるいはショット単位で判定(確定)し、欠陥のサンプリング領域を確定する。続いて、S92では、確定したサンプリング領域内で欠陥点をサンプリングする。この際のサンプリングの方法は、前述同様に、空間的にランダムにサンプリングする方法、あるいは、欠陥情報が記憶されている順番に対してランダムにサンプリングする方法などがある。S93では、サンプリングされた欠陥点の座標等の処理結果情報を、レビュー装置104に転送する。
(実施の形態2)
次に、図10〜図12を用いて、本発明の実施の形態2のシステムを説明する。本実施の形態2の欠陥観察装置及び方法は、前述の観察欠陥選択処理装置及び方法に加えて、選択された欠陥(観察欠陥)を観察する手段及び処理ステップを有し、図10のレビュー装置140及びそれを含んで成るシステム(半導体検査システム)200、及び当該装置により実行される方法である。
<装置構成(2)>
図10は、本システム(半導体検査システム)200の装置構成を示している。本システム200は、主な装置はレビュー装置140であり、レビュー装置140に対し、LAN111を通じて、外観検査装置101、リソシミュレータ102、回路形状データサーバ103、及び歩留まり管理システム110等が接続されている。実施の形態2は、実施の形態1で説明した情報処理ユニット10の機能をその内部に包含するレビュー装置140と捉えることができる。
外観検査装置101、リソシミュレータ102、及び回路形状データサーバ103等の前述(図1)と同様の装置から出力される情報(D1,D2,D3)は、直接、レビュー装置140に入力されるか、または、一度歩留まり管理システム110を経由してからレビュー装置140に入力される。
レビュー装置140は、データ入出力I/F146を介して外部と通信を行う。レビュー装置140の内部には、バス144を介して、CPU141、メモリ142、情報記憶手段(HDD等)143、出力装置145、データ入出力I/F146、電子光学系制御ユニット1011、ステージ制御ユニット1013等が接続されている。電子光学系1012は、電子光学系制御ユニット1011を介してCPU141の命令により作動する。また、ステージ1014は、ステージ制御ユニット1013を介してCPU141の命令により作動する。レビュー装置140は、電子光学系制御ユニット1011〜ステージ1014等を用いて撮像を行う。
歩留まり管理システム110は、欠陥検出データ(D1)を蓄積し、そのデータから予測される歩留まりを人間が推定し、その推定を行うための各種の統計的データ情報を提示・管理する処理等を行う。
外部の各装置(101,102,103)からの情報(D1,D2,D3)を入力としてCPU141で処理する内容は、実施の形態1で示した内容(第1の処理フロー等)と基本的に同様である(対応するプログラム23やデータ24を用いる)。そのCPU141による処理結果である、サンプリングされた欠陥座標等の情報(D4)は、メモリ142あるいは情報記憶手段143等に記録される。レビュー装置140は、記録された欠陥座標を用いて、ステージ1014を位置出しし、欠陥の画像を撮像していく。
<動作シーケンス>
図11において、この撮像(観察欠陥画像の取得等)の動作シーケンスの概略のフローを示す。まず対象のウェハをレビュー装置140に搬入する(S111)。続いて、レビュー装置140では、欠陥座標を読み込み、装置内部の記憶手段(図10の142あるいは143等)に記憶し(S112)、同じく、HS座標を読み込み、同様に記憶し(S113)、最後に回路形状データを読み込み、同様に記憶する(S114)。S112〜S114のデータの読み込む順番はこの通りでなくともよい。以上のデータを読み込んだ後に、実施の形態1で説明した欠陥(観察対象欠陥)のサンプリング処理を実行し(S115)、装置内部の記憶手段に、処理結果であるサンプリングされた欠陥の座標情報等を記憶する(S116)。
次に、レビュー装置140では、記憶された欠陥の順番で欠陥座標を読み出し、ステージ制御ユニット1013を通じてステージ1014を制御し、観察欠陥点を電子光学系制御ユニット1011を通じて電子光学系1012の視野に位置決めする(S117)。位置決め後、欠陥の電子線画像を取得し(S118)、観察すべき欠陥がまだあれば、S117に戻り、無ければウェハを搬出する(S120)。
最後に、(1)上記サンプリングした欠陥点の情報、(2)欠陥分布領域の情報、(3)取得(撮像)した画像(欠陥画像)等の情報データを、歩留まり管理システム110へ送信して(S121)、終了する。
<表示例>
図12において、実施の形態2の装置での表示画面における処理情報の表示例を示している。本例では、レビュー装置140の出力装置145等の表示画面において、上述した(1)サンプリングした欠陥点の情報(例えばチップ(あるいはショット等)内の座標等の位置情報)と、(2)欠陥分布領域の情報と、(3)取得(撮像)した画像(欠陥画像等)の情報と、(4)回路形状情報(回路形状データD3)とを表示する。この情報表示は、レビュー装置140に限らず、歩留まり管理システム110等で行ってもよい。
120は、出力装置145等における表示画面を示す。121は、(4)回路形状情報として、欠陥点における回路形状データD3から検索された理想(設計上)の回路形状の画像(線画)である。122は、(3)取得画像情報として、121の画像に対しての、欠陥画像(欠陥の箇所(例えば短絡)を含んだ回路形状の画像)である。123は、(2)欠陥分布領域情報として、123の欠陥画像に表示された欠陥と同一グループに属する欠陥(群)のウェハ上での分布状態(偏在のパターン)を示す。124は、(1)サンプリング欠陥点位置情報として、チップ(あるいはショット等)内における同一グループの欠陥の発生座標等(丸印)を示す。なお、同一グループとは、前述したように、欠陥位置において同一(類似)の回路形状を持つ欠陥点の集合である。また、124は、チップ重畳(あるいはショット重畳等)した結果である。
<実施の形態の効果等>
以上説明したように、各実施の形態によれば、予めシミュレーションで得られたHS(S4〜S6)と、外観検査の結果得られる欠陥点(S1〜S3)とを照合(S7,S8)することにより、HSで発生したシステマティック欠陥(外観検査結果の多数の検出欠陥の中に埋もれてしまうシステマティック欠陥)を確実に検出することができる。また、欠陥発生分布のウェハ上の偏在も捉えることで(S11等)、ウェハのトポグラフィーに起因して生じたシステマティック欠陥を検出できる。
また、実施の形態1の構成では、特に、図2,図8,図9で示した処理フローに共通の処理ステップであるS9(第2の分類の処理)により、リソシュミレータ102(S4)で予め計算して求めることができなかったHSを、システマティック欠陥の候補として抽出することが可能となる。
また、S9の処理で一度抽出したHSに関する情報データは、次回以降における同一(近似)の回路パターンを持つウェハを処理する時には既知のHSとして扱うことにより、S9の処理のコストが軽減される。即ち、S9でグル−プ毎に類似形状として抽出された回路形状パターンをテンプレートとして、当該ウェハの回路形状データ(D3)から同一の回路形状パターンを持つ位置(座標)を全て探索し、その位置(座標)の集合を一つのHSのグループとする。このグルーピングされたHSを、S4〜S6で得るHS(リソシミュレータ102から読み込んだHS座標点を、該当座標点における回路形状の類似性に基づいてグルーピングされたHS)と同等に扱うことにより、次回以降の処理におけるS9の計算負荷を軽減できる。
上記処理を行う場合、例えば、S9でグループ分けしたHSのデータをメモリ12等に保存しておき、そして、そのHSのデータを、次回以降の同様の回路パターンを持つウェハの処理フローの際、S6(第1の分類の処理)で再利用する。この場合、該当欠陥点については、S8の分岐で、HS近傍欠陥点K1(G1)側の処理に分岐することになるので、S9のような処理は省略され、従って、処理全体の効率化が実現できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体製造・検査システム等に利用可能である。
10…情報処理ユニット、11…CPU、12…メモリ、13…情報記憶手段(HDD等)、14…バス、15…欠陥座標入力I/F、16…Hot Spot座標入力I/F、17…回路形状入力I/F、18…データ出力I/F、21…プログラム、22…データ、23…プログラム、24…データ、30…ウェハ、31,32,36,37…チップ、34…ウェハ座標(系)、35…チップ座標(系)、40…チップ、71,73,75…処理、72…ウェハマップ、74…欠陥分布領域、100,200…半導体検査システム、101…外観検査装置、102…リソシミュレータ、103…回路形状データサーバ、104…レビュー装置、105…出力装置、110…歩留まり管理システム、111…LAN、120…表示画面、121…回路形状情報、122…取得画像情報、123…欠陥分布領域情報、124…サンプリング欠陥点位置情報、140…レビュー装置、141…CPU、142…メモリ、143…情報記憶手段、144…バス、145…出力装置、146…データ入出力I/F、1011…電子光学系制御ユニット、1012…電子光学系、1013…ステージ制御ユニット、1014…ステージ、1201…表示画面。

Claims (18)

  1. コンピュータの情報処理を用いて、半導体ウェハを対象とした外観検査装置から出力される複数の検出欠陥の情報をもとに、当該複数の検出欠陥の中から詳細な観察を行うための1つ以上の観察欠陥を選択する処理を行う観察欠陥選択処理方法であって、
    前記外観検査装置からの複数の検出欠陥の位置の情報を入力する処理ステップと、
    前記ウェハに関し、リソシミュレータで計算されたホットスポットの位置の情報を入力する処理ステップと、
    前記ウェハに関し、回路基板上の回路形状データを入力する処理ステップと、
    前記ホットスポットを、その位置の回路形状の類似性に基づきグループに分類する第1の処理を行い、当該分類された各グループのホットスポットの位置の情報を入力する処理ステップと、
    前記複数の検出欠陥を、前記分類されたグループのホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理ステップと、
    前記ホットスポットの近傍の欠陥を、当該ホットスポットの前記分類のグループ毎に、第1のグルーピングを行い、当該第1のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理ステップと、
    前記ホットスポットの非近傍の欠陥を、その位置の回路形状の類似性に基づきグループに分類する第2の処理を行い、当該分類された各グループの欠陥を、当該分類のグループ毎に、第2のグルーピングを行い、当該第2のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理ステップと、を有することを特徴とする観察欠陥選択処理方法。
  2. 請求項1記載の観察欠陥選択処理方法において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハ上での欠陥の分布領域を確定する処理ステップと、
    前記確定された領域から、観察欠陥を選択する処理ステップと、を有することを特徴とする観察欠陥選択処理方法。
  3. 請求項1記載の観察欠陥選択処理方法において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハにおけるチップもしくはショット上での欠陥の分布領域を確定する処理ステップと、
    前記確定された領域から、観察欠陥を選択する処理ステップと、を有することを特徴とする観察欠陥選択処理方法。
  4. 請求項1〜3のいずれか一項に記載の観察欠陥選択処理方法において、
    前記検出欠陥を、前記ウェハにおけるチップもしくはショット上の座標で表し、前記ホットスポットを、当該チップもしくはショット上の座標で表し、前記検出欠陥の座標を前記ホットスポットの座標と比較することにより、前記検出欠陥を、前記分類されたグループの前記ホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理ステップ、を有することを特徴とする観察欠陥選択処理方法。
  5. コンピュータの情報処理を用いて、半導体ウェハを対象とした外観検査装置から出力される複数の検出欠陥の情報をもとに、当該複数の検出欠陥の中から詳細な観察を行うための1つ以上の観察欠陥を選択して観察する処理を行う欠陥観察方法であって、
    前記外観検査装置からの複数の検出欠陥の位置の情報を入力する処理ステップと、
    前記ウェハに関し、リソシミュレータで計算されたホットスポットの位置の情報を入力する処理ステップと、
    前記ウェハに関し、回路基板上の回路形状データを入力する処理ステップと、
    前記ホットスポットを、その位置の回路形状の類似性に基づきグループに分類する第1の処理を行い、当該分類された各グループのホットスポットの位置の情報を入力する処理ステップと、
    前記複数の検出欠陥を、前記分類されたグループのホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理ステップと、
    前記ホットスポットの近傍の欠陥を、当該ホットスポットの前記分類のグループ毎に、第1のグルーピングを行い、当該第1のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理ステップと、
    前記ホットスポットの非近傍の欠陥を、その位置の回路形状の類似性に基づきグループに分類する第2の処理を行い、当該分類された各グループの欠陥を、当該分類のグループ毎に、第2のグルーピングを行い、当該第2のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理ステップと、
    前記選択された観察欠陥の情報をもとに、当該観察欠陥の詳細な観察を行うための画像を取得する処理ステップと、を有することを特徴とする欠陥観察方法。
  6. 請求項5記載の欠陥観察方法において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハ上での欠陥の分布領域を確定する処理ステップと、
    前記確定された領域から、観察欠陥を選択する処理ステップと、を有することを特徴とする欠陥観察方法。
  7. 請求項5記載の欠陥観察方法において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハにおけるチップもしくはショット上での欠陥の分布領域を確定する処理ステップと、
    前記確定された領域から、観察欠陥を選択する処理ステップと、を有することを特徴とする欠陥観察方法。
  8. 請求項5〜7のいずれか一項に記載の欠陥観察方法において、
    前記検出欠陥を、前記ウェハにおけるチップもしくはショット上の座標で表し、前記ホットスポットを、当該チップもしくはショット上の座標で表し、前記検出欠陥の座標を前記ホットスポットの座標と比較することにより、前記検出欠陥を、前記分類されたグループの前記ホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理ステップ、を有することを特徴とする欠陥観察方法。
  9. 請求項5記載の欠陥観察方法において、
    前記取得した観察欠陥の画像と、当該欠陥の位置における回路形状の情報と、当該欠陥が属する前記分類のグループにおけるウェハもしくはチップもしくはショットでの欠陥の分布領域を示す情報と、を画面に表示する処理ステップ、を有することを特徴とする欠陥観察方法。
  10. コンピュータの情報処理を用いて、半導体ウェハを対象とした外観検査装置から出力される複数の検出欠陥の情報をもとに、当該複数の検出欠陥の中から詳細な観察を行うための1つ以上の観察欠陥を選択する処理を行う観察欠陥選択処理装置であって、
    前記外観検査装置からの複数の検出欠陥の位置の情報を入力する処理手段と、
    前記ウェハに関し、リソシミュレータで計算されたホットスポットの位置の情報を入力する処理手段と、
    前記ウェハに関し、回路基板上の回路形状データを入力する処理手段と、
    前記ホットスポットを、その位置の回路形状の類似性に基づきグループに分類する第1の処理を行い、当該分類された各グループのホットスポットの位置の情報を入力する処理手段と、
    前記複数の検出欠陥を、前記分類されたグループのホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理手段と、
    前記ホットスポットの近傍の欠陥を、当該ホットスポットの前記分類のグループ毎に、第1のグルーピングを行い、当該第1のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理手段と、
    前記ホットスポットの非近傍の欠陥を、その位置の回路形状の類似性に基づきグループに分類する第2の処理を行い、当該分類された各グループの欠陥を、当該分類のグループ毎に、第2のグルーピングを行い、当該第2のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理手段と、を有することを特徴とする観察欠陥選択処理装置。
  11. 請求項10記載の観察欠陥選択処理装置において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハ上での欠陥の分布領域を確定する処理手段と、
    前記確定された領域から、観察欠陥を選択する処理手段と、を有することを特徴とする観察欠陥選択処理装置。
  12. 請求項10記載の観察欠陥選択処理装置において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハにおけるチップもしくはショット上での欠陥の分布領域を確定する処理手段と、
    前記確定された領域から、観察欠陥を選択する処理手段と、を有することを特徴とする観察欠陥選択処理装置。
  13. 請求項10〜12のいずれか一項に記載の観察欠陥選択処理装置において、
    前記検出欠陥を、前記ウェハにおけるチップもしくはショット上の座標で表し、前記ホットスポットを、当該チップもしくはショット上の座標で表し、前記検出欠陥の座標を前記ホットスポットの座標と比較することにより、前記検出欠陥を、前記分類されたグループの前記ホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理手段、を有することを特徴とする観察欠陥選択処理装置。
  14. コンピュータの情報処理を用いて、半導体ウェハを対象とした外観検査装置から出力される複数の検出欠陥の情報をもとに、当該複数の検出欠陥の中から詳細な観察を行うための1つ以上の観察欠陥を選択して観察する処理を行う欠陥観察装置であって、
    前記外観検査装置からの複数の検出欠陥の位置の情報を入力する処理手段と、
    前記ウェハに関し、リソシミュレータで計算されたホットスポットの位置の情報を入力する処理手段と、
    前記ウェハに関し、回路基板上の回路形状データを入力する処理手段と、
    前記ホットスポットを、その位置の回路形状の類似性に基づきグループに分類する第1の処理を行い、当該分類された各グループのホットスポットの位置の情報を入力する処理手段と、
    前記複数の検出欠陥を、前記分類されたグループのホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理手段と、
    前記ホットスポットの近傍の欠陥を、当該ホットスポットの前記分類のグループ毎に、第1のグルーピングを行い、当該第1のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理手段と、
    前記ホットスポットの非近傍の欠陥を、その位置の回路形状の類似性に基づきグループに分類する第2の処理を行い、当該分類された各グループの欠陥を、当該分類のグループ毎に、第2のグルーピングを行い、当該第2のグルーピングされた欠陥から、当該分類のグループ毎に、観察欠陥を選択する処理手段と、
    前記選択された観察欠陥の情報をもとに、当該観察欠陥の詳細な観察を行うための画像を取得する処理手段と、を有することを特徴とする欠陥観察装置。
  15. 請求項14記載の欠陥観察装置において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハ上での欠陥の分布領域を確定する処理手段と、
    前記確定された領域から、観察欠陥を選択する処理手段と、を有することを特徴とする欠陥観察装置。
  16. 請求項14記載の欠陥観察装置において、
    前記第1及び第2のグルーピングにおける各分類のグループ毎に、前記ウェハにおけるチップもしくはショット上での欠陥の分布領域を確定する処理手段と、
    前記確定された領域から、観察欠陥を選択する処理手段と、を有することを特徴とする欠陥観察装置。
  17. 請求項14〜16のいずれか一項に記載の欠陥観察装置において、
    前記検出欠陥を、前記ウェハにおけるチップもしくはショット上の座標で表し、前記ホットスポットを、当該チップもしくはショット上の座標で表し、前記検出欠陥の座標を前記ホットスポットの座標と比較することにより、前記検出欠陥を、前記分類されたグループの前記ホットスポットの近傍の欠陥と非近傍の欠陥とに弁別する処理手段、を有することを特徴とする欠陥観察装置。
  18. 請求項14記載の欠陥観察装置において、
    前記取得した観察欠陥の画像と、当該欠陥の位置における回路形状の情報と、当該欠陥が属する前記分類のグループにおけるウェハもしくはチップもしくはショットでの欠陥の分布領域を示す情報と、を画面に表示する処理手段、を有することを特徴とする欠陥観察装置。
JP2009109284A 2009-04-28 2009-04-28 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置 Active JP5297261B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009109284A JP5297261B2 (ja) 2009-04-28 2009-04-28 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置
US13/266,800 US8675949B2 (en) 2009-04-28 2010-03-25 Reviewed defect selection processing method, defect review method, reviewed defect selection processing tool, and defect review tool
PCT/JP2010/055173 WO2010125877A1 (ja) 2009-04-28 2010-03-25 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、および欠陥観察装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009109284A JP5297261B2 (ja) 2009-04-28 2009-04-28 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置

Publications (2)

Publication Number Publication Date
JP2010258353A true JP2010258353A (ja) 2010-11-11
JP5297261B2 JP5297261B2 (ja) 2013-09-25

Family

ID=43032029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009109284A Active JP5297261B2 (ja) 2009-04-28 2009-04-28 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置

Country Status (3)

Country Link
US (1) US8675949B2 (ja)
JP (1) JP5297261B2 (ja)
WO (1) WO2010125877A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160945A1 (ja) * 2011-05-20 2012-11-29 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥検査方法およびそのシステム
JP2015169588A (ja) * 2014-03-10 2015-09-28 富士通株式会社 故障解析プログラム、故障解析方法、および故障解析装置
JP2017523390A (ja) * 2014-05-12 2017-08-17 ケーエルエー−テンカー コーポレイション 検査のための高解像度フルダイイメージデータの使用
JP2017524963A (ja) * 2014-06-10 2017-08-31 エーエスエムエル ネザーランズ ビー.ブイ. 計算的ウェーハ検査
JP2017216466A (ja) * 2012-01-18 2017-12-07 ケーエルエー−テンカー コーポレイション ビット不良および仮想検査を用いたウェハ検査プロセスの生成
JP2018501646A (ja) * 2014-11-21 2018-01-18 ケーエルエー−テンカー コーポレイション プロセスウィンドウキャラクタライゼーションのための仮想検査システム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269135B2 (en) * 2012-03-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Defect management systems and methods
US9222895B2 (en) * 2013-02-25 2015-12-29 Kla-Tencor Corp. Generalized virtual inspector
US9816939B2 (en) 2014-07-22 2017-11-14 Kla-Tencor Corp. Virtual inspection systems with multiple modes
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
US11119060B2 (en) * 2017-09-01 2021-09-14 Kla-Tencor Corporation Defect location accuracy using shape based grouping guided defect centering
US10599951B2 (en) * 2018-03-28 2020-03-24 Kla-Tencor Corp. Training a neural network for defect detection in low resolution images
US10748271B2 (en) * 2018-04-25 2020-08-18 Applied Materials Israel Ltd. Method of defect classification and system thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063708A (ja) * 2002-07-29 2004-02-26 Hitachi High-Technologies Corp 欠陥発生状態の監視方法およびその装置
JP2008041940A (ja) * 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
US20080147374A1 (en) * 2006-12-18 2008-06-19 Cadence Design Systems, Inc. Modeling and cross correlation of design predicted criticalities for optimization of semiconductor manufacturing
US20080295046A1 (en) * 2007-05-25 2008-11-27 Qing Su Predicting IC manufacturing yield based on hotspots
JP2010102055A (ja) * 2008-10-23 2010-05-06 Sony Corp パターン評価方法、露光用マスク、露光方法、露光用マスクの製造方法および半導体装置の製造方法
JP2011524635A (ja) * 2008-06-11 2011-09-01 ケーエルエー−テンカー・コーポレーション ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904419B2 (ja) * 2001-09-13 2007-04-11 株式会社日立製作所 検査装置および検査システム
DE102005041311B4 (de) * 2005-08-31 2012-04-12 Globalfoundries Inc. Verfahren und System zum automatischen Erkennen belichteter Substrate mit einer hohen Wahrscheinlichkeit für defokussierte Belichtungsfelder
US8280483B2 (en) * 2006-06-14 2012-10-02 Koninklijke Philips Electronics N.V. Multi-modality medical image viewing
JP4791267B2 (ja) * 2006-06-23 2011-10-12 株式会社日立ハイテクノロジーズ 欠陥検査システム
JP4774383B2 (ja) * 2007-05-31 2011-09-14 株式会社日立ハイテクノロジーズ データ処理装置、およびデータ処理方法
JP5081590B2 (ja) * 2007-11-14 2012-11-28 株式会社日立ハイテクノロジーズ 欠陥観察分類方法及びその装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063708A (ja) * 2002-07-29 2004-02-26 Hitachi High-Technologies Corp 欠陥発生状態の監視方法およびその装置
JP2008041940A (ja) * 2006-08-07 2008-02-21 Hitachi High-Technologies Corp Sem式レビュー装置並びにsem式レビュー装置を用いた欠陥のレビュー方法及び欠陥検査方法
US20080147374A1 (en) * 2006-12-18 2008-06-19 Cadence Design Systems, Inc. Modeling and cross correlation of design predicted criticalities for optimization of semiconductor manufacturing
US20080295046A1 (en) * 2007-05-25 2008-11-27 Qing Su Predicting IC manufacturing yield based on hotspots
JP2011524635A (ja) * 2008-06-11 2011-09-01 ケーエルエー−テンカー・コーポレーション ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の1つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
JP2010102055A (ja) * 2008-10-23 2010-05-06 Sony Corp パターン評価方法、露光用マスク、露光方法、露光用マスクの製造方法および半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012160945A1 (ja) * 2011-05-20 2012-11-29 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥検査方法およびそのシステム
JP2012243965A (ja) * 2011-05-20 2012-12-10 Hitachi High-Technologies Corp 半導体デバイスの欠陥検査方法およびそのシステム
JP2017216466A (ja) * 2012-01-18 2017-12-07 ケーエルエー−テンカー コーポレイション ビット不良および仮想検査を用いたウェハ検査プロセスの生成
JP2015169588A (ja) * 2014-03-10 2015-09-28 富士通株式会社 故障解析プログラム、故障解析方法、および故障解析装置
JP2017523390A (ja) * 2014-05-12 2017-08-17 ケーエルエー−テンカー コーポレイション 検査のための高解像度フルダイイメージデータの使用
JP2017524963A (ja) * 2014-06-10 2017-08-31 エーエスエムエル ネザーランズ ビー.ブイ. 計算的ウェーハ検査
US9990462B2 (en) 2014-06-10 2018-06-05 Asml Netherlands B.V. Computational wafer inspection
US10579772B2 (en) 2014-06-10 2020-03-03 Asml Netherlands B.V. Computational wafer inspection
US11080459B2 (en) 2014-06-10 2021-08-03 Asml Netherlands B.V. Computational wafer inspection
JP2018501646A (ja) * 2014-11-21 2018-01-18 ケーエルエー−テンカー コーポレイション プロセスウィンドウキャラクタライゼーションのための仮想検査システム

Also Published As

Publication number Publication date
US8675949B2 (en) 2014-03-18
JP5297261B2 (ja) 2013-09-25
US20120093392A1 (en) 2012-04-19
WO2010125877A1 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP5297261B2 (ja) 観察欠陥選択処理方法、欠陥観察方法、観察欠陥選択処理装置、欠陥観察装置
US10754309B2 (en) Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow
JP4791267B2 (ja) 欠陥検査システム
JP5460662B2 (ja) 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
US8068662B2 (en) Method and system for determining a defect during charged particle beam inspection of a sample
JP3668215B2 (ja) パターン検査装置
US7760347B2 (en) Design-based method for grouping systematic defects in lithography pattern writing system
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
JP6078234B2 (ja) 荷電粒子線装置
US20090290784A1 (en) Methods and systems for binning defects detected on a specimen
US20150110384A1 (en) Image inspection method of die to database
JP5287178B2 (ja) 欠陥レビュー装置
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
US9536299B2 (en) Pattern failure discovery by leveraging nominal characteristics of alternating failure modes
US20160110859A1 (en) Inspection method for contact by die to database
JP2012173017A (ja) 欠陥分類装置
JP2010164333A (ja) 欠陥検査装置および欠陥検査方法
JP4982125B2 (ja) 欠陥検査方法及びパターン抽出方法
JP5175577B2 (ja) 集積回路パターンの欠陥検査方法、及びその装置
JP4074624B2 (ja) パターン検査方法
US20180300872A1 (en) Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas
US8014587B2 (en) Pattern test method of testing, in only specific region, defect of pattern on sample formed by charged beam lithography apparatus
JP4788131B2 (ja) 欠陥解析方法
JP2005136113A (ja) 検査データ解析プログラム
JP2012042390A (ja) 欠陥検査装置および欠陥検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Ref document number: 5297261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350