JPS6345937A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS6345937A JPS6345937A JP61189202A JP18920286A JPS6345937A JP S6345937 A JPS6345937 A JP S6345937A JP 61189202 A JP61189202 A JP 61189202A JP 18920286 A JP18920286 A JP 18920286A JP S6345937 A JPS6345937 A JP S6345937A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bit
- host processing
- communication
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 56
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/18—Automatic changing of the traffic direction
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信制御装置に関し、特に複数のホスト処理
装置と端末装置間の分岐を行う通信制御装置での、処理
時間短縮に好適な切換え回路方式％式％ 〔従来の技術〕 従来、ホスト処理装置と端末装置間のデータの通信を行
う場合、ホスト処理装置側と端末装置側にそれぞれ変復
調装置（モデム）を接続して、その変復調装置でデータ
のディジタル／アナログ変換を行ってから回線にアナロ
グデータを送出することにより行っている。また、回線
からのデータを受信する場合は、変復調装置でそのデー
タのアナログ／ディジタル変換を行ってから端末装置あ
るいはホスト処理装置にディジタルデータとして取込ま
れる。複数台の端末装置を併設させる場合は、１つの入
力を複数個の出力に分岐する分岐回路を通信制御装置内
に設け、その分岐回路を介して接続する方法や、信号線
分岐による分岐回路を、使用する端末装置と同数だけ用
意し連結して接続することによって、遅延時間の許され
る範囲内で、多数の端末装置を１個の変復調装置（モデ
ム）と接続する方法（特開昭５８−２４２５５号公報参
照）が知られている。
装置と端末装置間の分岐を行う通信制御装置での、処理
時間短縮に好適な切換え回路方式％式％ 〔従来の技術〕 従来、ホスト処理装置と端末装置間のデータの通信を行
う場合、ホスト処理装置側と端末装置側にそれぞれ変復
調装置（モデム）を接続して、その変復調装置でデータ
のディジタル／アナログ変換を行ってから回線にアナロ
グデータを送出することにより行っている。また、回線
からのデータを受信する場合は、変復調装置でそのデー
タのアナログ／ディジタル変換を行ってから端末装置あ
るいはホスト処理装置にディジタルデータとして取込ま
れる。複数台の端末装置を併設させる場合は、１つの入
力を複数個の出力に分岐する分岐回路を通信制御装置内
に設け、その分岐回路を介して接続する方法や、信号線
分岐による分岐回路を、使用する端末装置と同数だけ用
意し連結して接続することによって、遅延時間の許され
る範囲内で、多数の端末装置を１個の変復調装置（モデ
ム）と接続する方法（特開昭５８−２４２５５号公報参
照）が知られている。
これらの分岐回路を有する通信制御装置では、端末装置
と伝送制御手順が同じホスト処理装置間の通信について
は開示されている。しかし、上記の通信制御装置（分岐
装置）ではプログラムが介在しないので、伝送制御手順
の異なるホスト処理装置とは接続できないという問題が
あった。そこで、この問題を解決するため、本出願人に
より先に「通信制御装置」を提案している（特願昭６１
−５７７７９号明細書参照）。この通信制御装置では、
端末装置を変更せずに、複数のホスト処理装置との接続
を可能とすると共に、伝送制御手順の同じホスト処理装
置と通信を行う場合は効率的なデータ通信が行える。し
かし、本出願人による通信制御装置において、データ送
信、受信等のモード切替の高速化については配慮されて
いなかった。
と伝送制御手順が同じホスト処理装置間の通信について
は開示されている。しかし、上記の通信制御装置（分岐
装置）ではプログラムが介在しないので、伝送制御手順
の異なるホスト処理装置とは接続できないという問題が
あった。そこで、この問題を解決するため、本出願人に
より先に「通信制御装置」を提案している（特願昭６１
−５７７７９号明細書参照）。この通信制御装置では、
端末装置を変更せずに、複数のホスト処理装置との接続
を可能とすると共に、伝送制御手順の同じホスト処理装
置と通信を行う場合は効率的なデータ通信が行える。し
かし、本出願人による通信制御装置において、データ送
信、受信等のモード切替の高速化については配慮されて
いなかった。
従来の装置のモード切替においては、特公昭６０−３６
１４７号公報に記載のように、送信、受信等のモードを
切替えるために、所定数（８ビット）のＯＩ＋ビットま
たは“°１パビットの連続信号を検出し、キャラクタ長
での正常／異常の判別を行い、モード切替えを行うもの
が知られている。また、半二重通信方式の場合、伝送能
力を向上させるための応答時間の高速化が必要であり、
したがって送信、受信のモード切替を高速化する必要が
ある。
１４７号公報に記載のように、送信、受信等のモードを
切替えるために、所定数（８ビット）のＯＩ＋ビットま
たは“°１パビットの連続信号を検出し、キャラクタ長
での正常／異常の判別を行い、モード切替えを行うもの
が知られている。また、半二重通信方式の場合、伝送能
力を向上させるための応答時間の高速化が必要であり、
したがって送信、受信のモード切替を高速化する必要が
ある。
上記従来技術は、半二重通信方式での送信、受信のモー
ド切替の高速化の点について配慮がされておらず、ホス
ト処理装置と端末装置の間に位置する通信制御装置を介
したデータ通信でのレスポンス時間が大きくなるという
問題があった。
ド切替の高速化の点について配慮がされておらず、ホス
ト処理装置と端末装置の間に位置する通信制御装置を介
したデータ通信でのレスポンス時間が大きくなるという
問題があった。
本発明の目的は、このような従来の問題を解決し、デー
タ通信におけるレスポンス時間を短縮し、データ通信処
理能力の低下を防止できる通信制御装置を提供すること
にある。
タ通信におけるレスポンス時間を短縮し、データ通信処
理能力の低下を防止できる通信制御装置を提供すること
にある。
［問題点を解決するための手段］
上記問題点を解決するため、本発明では、複数の端末装
置と、複数のホスト処理装置間に位置し、同一の伝送制
御手順のホスト処理装置と端末装置間の通信の場合には
、上記ホスト処理装置と通信を行うモデム等からの信号
線を直接複数の端末装置に分岐する分岐回路と、伝送制
御手順の異なるホスト処理装置と端末装置間の通信の場
合には、上記ホスト処理装置と端末装置間の伝送制御手
順の変換を行う伝送制御手順変換論理手段と、該伝送制
御手順変換論理手段から端末装置への送受信データ出力
端子を上記分岐回路に接続するための切換えスイッチと
を備え、半二重通信を制御する通信制御装置において、
上記信号線を切断、接続するスイッチ回路と、上記信号
線を監視し、１ビット長のＯ”ビットを検出する“ｏパ
ビット検出回路とを、ホスト処理装置側回線と、端末装
置側回線とに設け、ホスト処理装置側゛Ｏ”°ビット検
出回路の出力により、端末装置側スイッチ回路を制御す
る手段と、端末装置側“ｏ′°ビット検出回路の出力に
より、ホスト処理装置側スイッチ回路を制御する手段と
を設けることに特徴がある。
置と、複数のホスト処理装置間に位置し、同一の伝送制
御手順のホスト処理装置と端末装置間の通信の場合には
、上記ホスト処理装置と通信を行うモデム等からの信号
線を直接複数の端末装置に分岐する分岐回路と、伝送制
御手順の異なるホスト処理装置と端末装置間の通信の場
合には、上記ホスト処理装置と端末装置間の伝送制御手
順の変換を行う伝送制御手順変換論理手段と、該伝送制
御手順変換論理手段から端末装置への送受信データ出力
端子を上記分岐回路に接続するための切換えスイッチと
を備え、半二重通信を制御する通信制御装置において、
上記信号線を切断、接続するスイッチ回路と、上記信号
線を監視し、１ビット長のＯ”ビットを検出する“ｏパ
ビット検出回路とを、ホスト処理装置側回線と、端末装
置側回線とに設け、ホスト処理装置側゛Ｏ”°ビット検
出回路の出力により、端末装置側スイッチ回路を制御す
る手段と、端末装置側“ｏ′°ビット検出回路の出力に
より、ホスト処理装置側スイッチ回路を制御する手段と
を設けることに特徴がある。
上記” ｏ ”ビット検出回路により“Ｏパビットを検
出した回路側から、上記スイッチ回路と“○”ビット検
出回路を用いて相手回線側への一方向の電気的なパスを
形成し、その間、通信制御装置内で同期化した“０″ビ
ット信を送出することによってデータ通信におけるレス
ポンス時間を短縮できる。
出した回路側から、上記スイッチ回路と“○”ビット検
出回路を用いて相手回線側への一方向の電気的なパスを
形成し、その間、通信制御装置内で同期化した“０″ビ
ット信を送出することによってデータ通信におけるレス
ポンス時間を短縮できる。
［実施例〕
以下、本発明の一実施例を、図面により詳細に説明する
。
。
まず、本発明の詳細な説明をする。
通信制御装置は、通信回線上の信号を受信するレシーバ
回路と、通信回線上に信号を送出するドライバ回路とに
より通信回線に接続されており、半二重通信方式におい
ては、ドライバ回路とレシーバ回路は排他的な動作を行
う。本発明の適用分野での通信制御装置は、上記ドライ
バ回路およびレシーバ回路は、ホスト処理装置側回線と
、端末装置側回線とに接続する２組用意され、一方のレ
シーバ回路で受信した信号を他方側のドライバ回路より
送出する１方向の信号の流れを形成させるため、ホスト
処理装置側ドライバ回路と、端末装置側ドライバ回路と
は排他的に動作させる必要がある。本発明では、一方の
レシーバ回路と他方のドライバ回路とを、スイッチ回路
および°“０”ビット検出回路を介して接続するパスを
、ホスト処理装置から端末装置へのパスと、端末装置か
らホスト処理装置へのパスの２組用意し、“′Ｏパビッ
ト検出をしたパスより他方のパスに対し、スイッチ回路
オフの指示をすることにより、一方向の信号の流れを形
成させる。
回路と、通信回線上に信号を送出するドライバ回路とに
より通信回線に接続されており、半二重通信方式におい
ては、ドライバ回路とレシーバ回路は排他的な動作を行
う。本発明の適用分野での通信制御装置は、上記ドライ
バ回路およびレシーバ回路は、ホスト処理装置側回線と
、端末装置側回線とに接続する２組用意され、一方のレ
シーバ回路で受信した信号を他方側のドライバ回路より
送出する１方向の信号の流れを形成させるため、ホスト
処理装置側ドライバ回路と、端末装置側ドライバ回路と
は排他的に動作させる必要がある。本発明では、一方の
レシーバ回路と他方のドライバ回路とを、スイッチ回路
および°“０”ビット検出回路を介して接続するパスを
、ホスト処理装置から端末装置へのパスと、端末装置か
らホスト処理装置へのパスの２組用意し、“′Ｏパビッ
ト検出をしたパスより他方のパスに対し、スイッチ回路
オフの指示をすることにより、一方向の信号の流れを形
成させる。
第２図は、本発明を適用したデータ通信システムの構成
図である。
図である。
第２図において、１および２はホスト処理装置、３は通
信制御装置、４は端末装置、５は分岐回路、６はプロト
コル変換論理部、２１〜２４は変復調装置（モデム）で
ある。ここで、ホスト処理装置１は端末装置４と伝送制
御手順および伝送速度が同一のホスト処理装置であり、
分岐回路５を介して端末装置４と接続される。２は端末
装置４と伝送制御手順および伝送速度が異なるホスト処
理装置であり、プロトコル変換論理部６および分岐回路
５を介して端末装置４に接続される。端末装置４は、ホ
スト処理装置１もしくは２のいずれか一方とデータ通信
を行っており、ホスト処理装置の障害等の場合、分岐回
路５により他方のホスト処理装置に切替えを行いデータ
通信を行う。
信制御装置、４は端末装置、５は分岐回路、６はプロト
コル変換論理部、２１〜２４は変復調装置（モデム）で
ある。ここで、ホスト処理装置１は端末装置４と伝送制
御手順および伝送速度が同一のホスト処理装置であり、
分岐回路５を介して端末装置４と接続される。２は端末
装置４と伝送制御手順および伝送速度が異なるホスト処
理装置であり、プロトコル変換論理部６および分岐回路
５を介して端末装置４に接続される。端末装置４は、ホ
スト処理装置１もしくは２のいずれか一方とデータ通信
を行っており、ホスト処理装置の障害等の場合、分岐回
路５により他方のホスト処理装置に切替えを行いデータ
通信を行う。
上記のようなデータ通信システムの場合、プロトコル変
換を行わないホスト処理装置１と端末装置４とのデータ
通信は、通信制御装置３を介さない直結システムと同等
の高速処理を要求される。
換を行わないホスト処理装置１と端末装置４とのデータ
通信は、通信制御装置３を介さない直結システムと同等
の高速処理を要求される。
第１図は、本発明の一実施例を示す分岐回路５の構成図
である。これは、第２図の分岐回路５の詳細を示すもの
である。
である。これは、第２図の分岐回路５の詳細を示すもの
である。
第１図において、７，１３はレシーバ回路、８はドライ
バ回路、９ホスト処理装置側のスイッチ回路、１０はホ
スト処理装置側に配置され１ビット長のＯｕビット信号
を検出する°゛Ｏパビット検出回路、１１は端末装置側
に配置され１ビ・ソト長の“０“ビット信号を検出する
°“Ｏ″ビット検出回路、１２は端末装置側のスイッチ
回路、１５は２本用意されたパスである。
バ回路、９ホスト処理装置側のスイッチ回路、１０はホ
スト処理装置側に配置され１ビット長のＯｕビット信号
を検出する°゛Ｏパビット検出回路、１１は端末装置側
に配置され１ビ・ソト長の“０“ビット信号を検出する
°“Ｏ″ビット検出回路、１２は端末装置側のスイッチ
回路、１５は２本用意されたパスである。
以下、第１図により、プロトコル変換を必要としない場
合の分岐回路動作を説明する。
合の分岐回路動作を説明する。
ホスト処理装置１および端末装置４からの信号はレシー
バ回路７，１３で受信され、スイッチ回路９，１２を介
して“Ｏ”ビット検出回路１０゜１１に接続される。ス
イッチ回路９，１２は初期状態においては“オン″状態
であり、スイッチ回路９は、“Ｏ゛′ビット検出回路１
１が“Ｏ″ビット検出したとき、“オフ゛°となり、ス
イッチ回路１２は“Ｏ゛ビット検出回路１０が゛０゛ビ
ットを検出したとき、“オフ゛′となるように動作する
。また、データ通信回線ではデータの送出されていない
状態では信号レベルは“１パ状態である。
バ回路７，１３で受信され、スイッチ回路９，１２を介
して“Ｏ”ビット検出回路１０゜１１に接続される。ス
イッチ回路９，１２は初期状態においては“オン″状態
であり、スイッチ回路９は、“Ｏ゛′ビット検出回路１
１が“Ｏ″ビット検出したとき、“オフ゛°となり、ス
イッチ回路１２は“Ｏ゛ビット検出回路１０が゛０゛ビ
ットを検出したとき、“オフ゛′となるように動作する
。また、データ通信回線ではデータの送出されていない
状態では信号レベルは“１パ状態である。
ホスト処理装置より端末装置にデータ／コマンドを伝送
する場合は、信号はレシーバ回路７で受信され、スイッ
チ回路９を介し゛Ｏ゛ビット検出回路に入力され、一連
のビット列のうち、“Ｏ゛′′ビット間、“Ｏパビット
検出回路１ｏの制御により、スイッチ回路１２はオフ状
態となる。上記の結果、゛Ｏ゛ビット検出回路１１は、
“０パビットを受信することはなく、スイッチ回路９は
“オンパのままであるため、ホスト処理装置より、端末
装置に向う一方向の電気的なパスが形成されることにな
る。プロトコル変換を必要とする場合はプロトコル変換
論理部６でプロトコル変換を行った後、分岐回路５を介
してデータ通信が行われることになる。プロトコル変換
論理部の詳細動作については前述した特願昭６１−５７
７７９号明細書を参照されたい。
する場合は、信号はレシーバ回路７で受信され、スイッ
チ回路９を介し゛Ｏ゛ビット検出回路に入力され、一連
のビット列のうち、“Ｏ゛′′ビット間、“Ｏパビット
検出回路１ｏの制御により、スイッチ回路１２はオフ状
態となる。上記の結果、゛Ｏ゛ビット検出回路１１は、
“０パビットを受信することはなく、スイッチ回路９は
“オンパのままであるため、ホスト処理装置より、端末
装置に向う一方向の電気的なパスが形成されることにな
る。プロトコル変換を必要とする場合はプロトコル変換
論理部６でプロトコル変換を行った後、分岐回路５を介
してデータ通信が行われることになる。プロトコル変換
論理部の詳細動作については前述した特願昭６１−５７
７７９号明細書を参照されたい。
第３図は、第２図における“ＯＩＩビット検出回路１ｏ
とスイッチ回路１２の回路図の一実施例を示す。ここで
、信号ＲＤ−Ｎはホスト処理装置からの受信データ、信
号ＴＸＤ−Ｎはプロトコル変換論理部より送出される送
信データ、信号ＸＤ−Ｎは端末装置に送出する送信デー
タである。
とスイッチ回路１２の回路図の一実施例を示す。ここで
、信号ＲＤ−Ｎはホスト処理装置からの受信データ、信
号ＴＸＤ−Ｎはプロトコル変換論理部より送出される送
信データ、信号ＸＤ−Ｎは端末装置に送出する送信デー
タである。
第３図において、３１はシフトレジスタ、３２はカウン
タ、３３はフリップフロップ、３４ａ〜ｄはＮＯＴゲー
ト、３５ａ〜ｃはＡＮＤゲート、３６はフリップフロッ
プ、３７ａ、ｂはＯＲゲート、３８はプロトコル変換論
理部６内のプロトコル変換回路である。
タ、３３はフリップフロップ、３４ａ〜ｄはＮＯＴゲー
ト、３５ａ〜ｃはＡＮＤゲート、３６はフリップフロッ
プ、３７ａ、ｂはＯＲゲート、３８はプロトコル変換論
理部６内のプロトコル変換回路である。
通信制御装置３がホスト処理装置から端末装置へデータ
を送信する場合について説明する。
を送信する場合について説明する。
通信制御装置３がホスト処理装置よりＲＤ−Ｎ信号（受
信データ）を、レシーバ７を介して受信すると、その受
信データは“Ｏ”ビット検出回路１０に入力される。“
Ｏ”ビット検出回路１０では、ＮＯＴゲート３４ａによ
り極性反転を行い、シフトレジスタ３１とカウンタ３２
を用いてデータのサンプリングを行い、１ビット長の中
点を求める。受信データはＮＯＴゲート３４ａ、シフト
レジスタ３１を経由してＡＮＤゲート３５ａに入力され
る。また、ＮＯＴゲート３４ａで極性反転された受信デ
ータがシフトレジスタ３５を介さずＡＮＤゲート３５ａ
へ入力される。ＡＮＤゲート３５ａではこれらの受信デ
ータのＡＮＤを取り、受信データのノイズサプレスを行
っている。このノイズサプレスされた受信データをフリ
ップフロップ３３で符号化を行い、ＲＸＤ−Ｎ信号（ノ
イズサプレスされた信号）として“Ｏ°°ビット検出回
路１０から出力する。カウンタ３２がらサンプリング信
号（ＲＸＣ−Ｐ信号）を出力する。ＲＸＤ−Ｎ信号はフ
リップフロップ３６へ入力され、そこでサンプリング信
号（ＲＸＣ−Ｐ信号）により同期化された受信データと
して、ＲＤＤＬ信号が出力されＡＮＤゲート３５ｂに入
力される。一方、ＲＸＤ−Ｎ信号もＡＮＤゲート３５ｂ
に入力サレ、これらの信号のＡＮＤを取り、インヒビッ
ト信号（抑止信号）をスイッチ回路内のＯＲゲート３７
ｂに対して出力し、ドライバ回路１４からの送信データ
をレシーバ回路１３を介して分岐装置内に入力しないよ
うにしている。ＮＯＴＯＲゲート３７ａ性反転されたＲ
ＸＤ−Ｎ信号とＲＸＣ−Ｐ信号がＡＮＤゲート３５ｃに
入力され、ＯＲゲート３７ａに入力され、プロトコル変
換回路３８から送出される送信データ（Ｔ Ｘ Ｄ −
Ｎ信号）とＯＲが取られ、送信データＸＤ−Ｎをドライ
バ１４を介して端末装置４へ送信される。この場合、伝
送制御手順が同じ時は、直接送信データを送出すること
ができるので、データ転送速度が低下することがない。
信データ）を、レシーバ７を介して受信すると、その受
信データは“Ｏ”ビット検出回路１０に入力される。“
Ｏ”ビット検出回路１０では、ＮＯＴゲート３４ａによ
り極性反転を行い、シフトレジスタ３１とカウンタ３２
を用いてデータのサンプリングを行い、１ビット長の中
点を求める。受信データはＮＯＴゲート３４ａ、シフト
レジスタ３１を経由してＡＮＤゲート３５ａに入力され
る。また、ＮＯＴゲート３４ａで極性反転された受信デ
ータがシフトレジスタ３５を介さずＡＮＤゲート３５ａ
へ入力される。ＡＮＤゲート３５ａではこれらの受信デ
ータのＡＮＤを取り、受信データのノイズサプレスを行
っている。このノイズサプレスされた受信データをフリ
ップフロップ３３で符号化を行い、ＲＸＤ−Ｎ信号（ノ
イズサプレスされた信号）として“Ｏ°°ビット検出回
路１０から出力する。カウンタ３２がらサンプリング信
号（ＲＸＣ−Ｐ信号）を出力する。ＲＸＤ−Ｎ信号はフ
リップフロップ３６へ入力され、そこでサンプリング信
号（ＲＸＣ−Ｐ信号）により同期化された受信データと
して、ＲＤＤＬ信号が出力されＡＮＤゲート３５ｂに入
力される。一方、ＲＸＤ−Ｎ信号もＡＮＤゲート３５ｂ
に入力サレ、これらの信号のＡＮＤを取り、インヒビッ
ト信号（抑止信号）をスイッチ回路内のＯＲゲート３７
ｂに対して出力し、ドライバ回路１４からの送信データ
をレシーバ回路１３を介して分岐装置内に入力しないよ
うにしている。ＮＯＴＯＲゲート３７ａ性反転されたＲ
ＸＤ−Ｎ信号とＲＸＣ−Ｐ信号がＡＮＤゲート３５ｃに
入力され、ＯＲゲート３７ａに入力され、プロトコル変
換回路３８から送出される送信データ（Ｔ Ｘ Ｄ −
Ｎ信号）とＯＲが取られ、送信データＸＤ−Ｎをドライ
バ１４を介して端末装置４へ送信される。この場合、伝
送制御手順が同じ時は、直接送信データを送出すること
ができるので、データ転送速度が低下することがない。
また、伝送制御手順が異なるデータについてもプロトコ
ル変換回路３８によりプロトコル変換を行うことにより
、データ伝送が可能となる。
ル変換回路３８によりプロトコル変換を行うことにより
、データ伝送が可能となる。
ここでは、ホスト処理装置から端末装置に対してデータ
送信を行う場合について説明したが、その逆の場合も同
様である。また、ＯＲゲート３７ｂの出力は図示されて
いないもう１つのドライバ８（ホスト処理装置側）に接
続されている。
送信を行う場合について説明したが、その逆の場合も同
様である。また、ＯＲゲート３７ｂの出力は図示されて
いないもう１つのドライバ８（ホスト処理装置側）に接
続されている。
第４図は、第３図の動作タイムチャートである。
まず、通信制御装置３内の°“Ｏ”ビット検出回路１０
は、ホスト処理装置からＲＤ−Ｎ信号を受信すると、デ
ータのサンプリング等を行い、ノイズサプレスされたＲ
ＸＤ−Ｎ信号を出力し、ＲＸＣ−Ｐのタイミングにより
フリップフロップ３６からＲＤＤＬ信号を出力し、この
間ＩＮＨビット信号を出力して、送出する信号を再び受
信データとして入力をしないように抑止する。このよう
にして、送信データ（ＸＤ−Ｎ）を出力して端末装置と
のデータ通信を行う。
は、ホスト処理装置からＲＤ−Ｎ信号を受信すると、デ
ータのサンプリング等を行い、ノイズサプレスされたＲ
ＸＤ−Ｎ信号を出力し、ＲＸＣ−Ｐのタイミングにより
フリップフロップ３６からＲＤＤＬ信号を出力し、この
間ＩＮＨビット信号を出力して、送出する信号を再び受
信データとして入力をしないように抑止する。このよう
にして、送信データ（ＸＤ−Ｎ）を出力して端末装置と
のデータ通信を行う。
以上説明したように、本発明によれば、ホスト処理装置
と、端末装置との間にそう人された通信制御装置での信
号遅延時間を１ビット長の時間以下に短縮することがで
きるので、データ通信におけるレスポンス時間の短縮が
行え、データ通信処理能力の低下を防止できる。
と、端末装置との間にそう人された通信制御装置での信
号遅延時間を１ビット長の時間以下に短縮することがで
きるので、データ通信におけるレスポンス時間の短縮が
行え、データ通信処理能力の低下を防止できる。
第１図は本発明の一実施例を示す分岐回路の構成図、第
２図は本発明を適用したデータ通信システムの構成図、
第３図は第１図の分岐回路の回路図の一実施例を示す図
、第４図は第３図の回路の動作タイムチャートである。 １．２：ホスト処理装置、３：通信制御装置、４：端末
装置、５：分岐回路、６：プロトコル変換論理部、７，
１３：レシーバ回路、８，１４：ドライバ回路、１０．
１１ ： ”Ｏ”ビット検出回路、９，１２：スイ
ッチ回路、１５：選択回路。
２図は本発明を適用したデータ通信システムの構成図、
第３図は第１図の分岐回路の回路図の一実施例を示す図
、第４図は第３図の回路の動作タイムチャートである。 １．２：ホスト処理装置、３：通信制御装置、４：端末
装置、５：分岐回路、６：プロトコル変換論理部、７，
１３：レシーバ回路、８，１４：ドライバ回路、１０．
１１ ： ”Ｏ”ビット検出回路、９，１２：スイ
ッチ回路、１５：選択回路。
Claims (1)
- １、複数の端末装置と、複数のホスト処理装置間に位置
し、同一の伝送制御手順のホスト処理装置と端末装置間
の通信の場合には、上記ホスト処理装置と通信を行うモ
デム等からの信号線を直接複数の端末装置に分岐する分
岐回路と、伝送制御手順の異なるホスト処理装置と端末
装置間の通信の場合には、上記ホスト処理装置と端末装
置間の伝送制御手順の変換を行う伝送制御手順変換論理
手段と、該伝送制御手順変換論理手段から端末装置への
送受信データ出力端子を上記分岐回路に接続するための
切換えスイッチとを備え、半二重通信を制御する通信制
御装置において、上記信号線を切断、接続するスイッチ
回路と、上記信号線を監視し、１ビット長の“０”ビッ
トを検出する“０”ビット検出回路とをホスト処理装置
側回線と端末装置側回線とに設け、ホスト処理装置側“
０”ビット検出回路の出力により、端末装置側スイッチ
回路を制御する手段と端末装置側“０”ビット検出回路
の出力により、ホスト処理装置側スイッチ回路を制御す
る手段とを設けることを特徴とする通信制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189202A JPH0659064B2 (ja) | 1986-08-12 | 1986-08-12 | 通信制御装置 |
| US07/083,165 US4924479A (en) | 1986-08-12 | 1987-08-10 | Communication control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61189202A JPH0659064B2 (ja) | 1986-08-12 | 1986-08-12 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345937A true JPS6345937A (ja) | 1988-02-26 |
| JPH0659064B2 JPH0659064B2 (ja) | 1994-08-03 |
Family
ID=16237234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61189202A Expired - Fee Related JPH0659064B2 (ja) | 1986-08-12 | 1986-08-12 | 通信制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4924479A (ja) |
| JP (1) | JPH0659064B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4232922C2 (de) * | 1992-09-28 | 1995-10-05 | Mannesmann Ag | Anordnung zur Datenübertragung in Prozeßleitsystemen |
| US5734643A (en) * | 1995-10-23 | 1998-03-31 | Ericsson Inc. | Method and apparatus for transmitting data over a radio communications network |
| US6393050B1 (en) * | 1998-10-30 | 2002-05-21 | Compaq Information Technologies Group, L.P. | Transmit/receive switch for 10BASE-T home network |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2404351A1 (fr) * | 1977-09-26 | 1979-04-20 | Telediffusion Fse | Systeme de tele-ecriture bidirectionnelle a fonctionnement en alternat automatique sur une seule porteuse |
| US4154978A (en) * | 1977-12-08 | 1979-05-15 | Operating Systems, Inc. | Self-contained bidirectional amplifying repeater |
| JPS5536147A (en) * | 1978-09-04 | 1980-03-13 | Hitachi Zosen Corp | Method of constructing structure on sea-surface |
| NL191374C (nl) * | 1980-04-23 | 1995-06-16 | Philips Nv | Communicatiesysteem met een communicatiebus. |
| DE3029054C2 (de) * | 1980-07-31 | 1986-07-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Übertragen zweier Signale über eine Leitungsverbindung in entgegengesetzter Richtung |
| US4385392A (en) * | 1981-07-31 | 1983-05-24 | Angell Gary W | Modem fault detector and corrector system |
| JPS5824255A (ja) * | 1981-08-04 | 1983-02-14 | Toshiba Corp | 分岐装置 |
| US4622551A (en) * | 1983-10-27 | 1986-11-11 | Otis Elevator Company | Half-duplex industrial communications system |
| US4573168A (en) * | 1984-08-31 | 1986-02-25 | Sperry Corporation | Balanced bidirectional or party line transceiver accommodating common-mode offset voltage |
| JPS61114629A (ja) * | 1984-11-09 | 1986-06-02 | Dainichi Nippon Cables Ltd | 共通バス型伝送系のドライバ離脱回路 |
| IT1184933B (it) * | 1985-03-28 | 1987-10-28 | Olivetti & Co Spa | Circuito di integrazione per la trasmissione e la ricezione di dati |
-
1986
- 1986-08-12 JP JP61189202A patent/JPH0659064B2/ja not_active Expired - Fee Related
-
1987
- 1987-08-10 US US07/083,165 patent/US4924479A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4924479A (en) | 1990-05-08 |
| JPH0659064B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6345937A (ja) | 通信制御装置 | |
| JP2530611B2 (ja) | 通信制御装置 | |
| KR200214405Y1 (ko) | 중계시스템의 입력신호 바이패스 장치 | |
| JPS62269538A (ja) | インタフエ−ス方式 | |
| CN116436489A (zh) | 一种半双工模式下的uart交互系统及其方法 | |
| JP2619652B2 (ja) | データ伝送装置 | |
| JPH0375910B2 (ja) | ||
| JPH0377458A (ja) | 通信方式 | |
| JPH0870295A (ja) | 信号伝送方法 | |
| JPH0193229A (ja) | 双方向リピータ回路 | |
| JPH04142648A (ja) | データ転送処理方式 | |
| JPS63204962A (ja) | 通信制御装置 | |
| JPH01103337A (ja) | 監視装置 | |
| GB2213685A (en) | Microcomputer circuit | |
| JPS6284330A (ja) | デイスク制御装置 | |
| JPS61277243A (ja) | デ−タ回線終端装置 | |
| JPH02192347A (ja) | データ通信回路制御方式 | |
| JPH0336837A (ja) | 共用回線接続方式 | |
| JPH0549141B2 (ja) | ||
| JPS61236243A (ja) | 端末装置 | |
| JPS6041844A (ja) | 伝送路取得制御方式 | |
| JPS58139551A (ja) | 回線制御装置 | |
| JPS60165149A (ja) | デ−タ伝送方式 | |
| JPS62285554A (ja) | 送信装着 | |
| JPS6316362A (ja) | 通信システム評価方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |