JPS5824255A - 分岐装置 - Google Patents
分岐装置Info
- Publication number
- JPS5824255A JPS5824255A JP56122277A JP12227781A JPS5824255A JP S5824255 A JPS5824255 A JP S5824255A JP 56122277 A JP56122277 A JP 56122277A JP 12227781 A JP12227781 A JP 12227781A JP S5824255 A JPS5824255 A JP S5824255A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- connection terminal
- branching
- modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Small-Scale Networks (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は通信回線や構内回＃ｌを通じて中央処理装置と
端末制御装置とを接続するオンラインシステムの分岐装
置に関する。
端末制御装置とを接続するオンラインシステムの分岐装
置に関する。
上記のようなオンラインシステムに於いては、＃１１図
に示すように１つの中央処理装置１（以下ＣＰＵと略記
する）に接続さｎる端末制御装置３（以下ＴＣＵと略記
する）は通常変復調装置２（以下ＭＯＤＥＭと略記する
）を介して回線ｊＫ接続さｎ１ＣＰＵ１とデータの授受
を行なっている。そして１つの建屋、あるいは近接距離
に複数台のＴＣＵが存在する場合には、従来は、１１１
図に示す様に、１つのＴＣＵ３に対して１つのＭＯＤＥ
Ｍ２ ｔ−組合せるか、または、第２図に示す様に、１
つの入力を複数個の出力に分岐する分岐装置（以下ＴＢ
と略記する）４を介して接続していた。
に示すように１つの中央処理装置１（以下ＣＰＵと略記
する）に接続さｎる端末制御装置３（以下ＴＣＵと略記
する）は通常変復調装置２（以下ＭＯＤＥＭと略記する
）を介して回線ｊＫ接続さｎ１ＣＰＵ１とデータの授受
を行なっている。そして１つの建屋、あるいは近接距離
に複数台のＴＣＵが存在する場合には、従来は、１１１
図に示す様に、１つのＴＣＵ３に対して１つのＭＯＤＥ
Ｍ２ ｔ−組合せるか、または、第２図に示す様に、１
つの入力を複数個の出力に分岐する分岐装置（以下ＴＢ
と略記する）４を介して接続していた。
上記第１図の接続方法では、接続は簡単ではあるが、Ｍ
ＯＤＥＭ２及び回４１７の個数が多くなシ、ＭＯＤＥＭ
２の費用及び回線ノの使用料が鳥くなってしまう。一方
、第２図の接続方法では使用するＴｅＯ５０数が用意さ
ｎたＴＢ４の分岐数％を越えた時には新たにＭＯＤ腹２
、 ＴＢ４及び伝送線路！を必要とする。例えば第２
図に図示した様なＴＢ４の分岐数が３で、使用するＴｅ
Ｏ５の数が４個である様な場合には、２個目のＴＢ４の
第２．ｊｌｌ５の分岐出力端子は不使用であるので、無
駄となってしまう。
ＯＤＥＭ２及び回４１７の個数が多くなシ、ＭＯＤＥＭ
２の費用及び回線ノの使用料が鳥くなってしまう。一方
、第２図の接続方法では使用するＴｅＯ５０数が用意さ
ｎたＴＢ４の分岐数％を越えた時には新たにＭＯＤ腹２
、 ＴＢ４及び伝送線路！を必要とする。例えば第２
図に図示した様なＴＢ４の分岐数が３で、使用するＴｅ
Ｏ５の数が４個である様な場合には、２個目のＴＢ４の
第２．ｊｌｌ５の分岐出力端子は不使用であるので、無
駄となってしまう。
またはじめから分岐数１の大きいＴＢ４を用意するとＴ
ＢＪ自体の費用が高くすると同時に、小量の分鋏量しか
使用しない場合に無駄になってしまう。
ＢＪ自体の費用が高くすると同時に、小量の分鋏量しか
使用しない場合に無駄になってしまう。
またモデム、データ回線も新たに増設する必要が出てく
る。
る。
本発明は以上の様な事情に基づいてなさｎ、たもので６
９、要求される分岐量が少量の場合にも大量の場合に４
、分岐装置を組み合わせる事により変復調装置との接続
が可能な分岐装置を提供する仁と１目的とする。
９、要求される分岐量が少量の場合にも大量の場合に４
、分岐装置を組み合わせる事により変復調装置との接続
が可能な分岐装置を提供する仁と１目的とする。
以下本発明の一実施例を図面を参照しながら説明する〇
第３図は本発明の一実施例を示すシステムの接続図であ
り、第４図は本発明によるＴＨの端子を示す図で＃１ｔ
）、１８５図は本実＃４によるＴＢの具体的回路例を示
す回路図である。
り、第４図は本発明によるＴＨの端子を示す図で＃１ｔ
）、１８５図は本実＃４によるＴＢの具体的回路例を示
す回路図である。
第３図に於いて、ＣＰＵ１の出力信号は、ＭＯＤＩｉＭ
２゜回線ｊｔ−介して、第１０ＴＢ４−１の第４図図示
の接続端子Ｊｓ（第１の接続端子）に入力し、該第１の
ＴＢ４−１で、ｊｌｌ１のＴｅＯ２−１に入力する信号
と纂２のＴＢ４−２の接続端子Ｊｓ （ｊ１２の接続端
子）に入力する信号に分岐される。鋏！１１２のＴＢ４
−２の１重端子に入力した信号は、咳ｊｌＩ２のＴＢ４
−２で更に分岐さｎｌ一方の信号は第２のＴｅＯ２−２
に入力し他方の信号は８５のＴＢ４−３のＪｍ端子に入
力する。以下同様に各ＴＢ４で信号が次々と分岐さｎ１
各ＴＢ４に接続さｎたＴｅＯ２と次のＴＢ４ Ｋ送られ
る。本実施例に於−ては、１個のＭＯＤＩｌｌｉ ２か
らの信号を４個のＴＢ４を用いて４個のＴｅＯ５に分岐
する場合上水している０ ｊ８４図に於いて、ＴＢ４の端子Ｊｌ（第１の接続端
１子）は、既に述べた様に、ＭＯＤＥＭ２との一続
端子を示し、例えばＥＩＡ−Ｒ８２３２Ｃ，Ｉｔ格のイ
ンターフエイ八回路を用いている。また端子Ｊ鵞（ｊ１
２の接続端子）はＭＯＤＩｉＭ ２からみて上流側のＴ
Ｂ４との接続端子で、そのインターフェイス回路は、や
はり例えばＥＩｋ−ＲＢ２５２Ｃ規格のインターフェイ
ス回路である。端子ＪｓＣ第３の接続端子）ＦｉＴｃＵ
５との接続端子であり、端子ＪａＣ第４の接続端子）は
ＭＯＤＥＭ ２からみて下流側のＴＢ４に接続する接続
端子である０第４図において＜−＞図はＢＩ［）ＤＩＭ
２からの信号の流れｔ示すもので、ＭＯＤＥＭ２から
の信号を受は九菖１の接続端子Ｊ！と、上流のＴＢ４か
らの信号を受けた第２の接続端子Ｊｘからの信号とＦｉ
ＴＢＪ内の第１の回路５によって第６の接続端子Ｊ１と
第４の接続端子Ｊ４に伝送さｎる。また、（ｈ）図はＴ
ｅＯ３側からの信号の流１１１示すもので、ＴＣＵ！１
からの信号管受け７’ｔｌＤの接続端子Ｊ―と下流のＴ
Ｂ４からＯ信号を受けた纂４の接続端子Ｊ４からの信号
とはＴＢＡ内０１１１２０回路６によってｊｌｌの接続
端子Ｊする。Ｒ５図に於いてＲｒ ｅ Ｒａ ＃ Ｒｓ
ｅは入力信号のレシーバでＴｏ９、例えばＥＩＡ−Ｒ
８２３２Ｃ規格のインターフェイス回路である。ｉた該
レシーバＲ１ａ ８４ ａＲｓはその入力端子がフシ−
ティングの場合であっても後続の論理和ゲートの一方の
入力を否定しな−ように考慮さｎているｏ Ｄｉ −Ｄ
ａ 、Ｄｓ ＩＩｉドライバであり、中は９例えばＥＩ
Ａ−Ｒ８２３２Ｃ規格のインタ−７ｘイス回踏である。
２゜回線ｊｔ−介して、第１０ＴＢ４−１の第４図図示
の接続端子Ｊｓ（第１の接続端子）に入力し、該第１の
ＴＢ４−１で、ｊｌｌ１のＴｅＯ２−１に入力する信号
と纂２のＴＢ４−２の接続端子Ｊｓ （ｊ１２の接続端
子）に入力する信号に分岐される。鋏！１１２のＴＢ４
−２の１重端子に入力した信号は、咳ｊｌＩ２のＴＢ４
−２で更に分岐さｎｌ一方の信号は第２のＴｅＯ２−２
に入力し他方の信号は８５のＴＢ４−３のＪｍ端子に入
力する。以下同様に各ＴＢ４で信号が次々と分岐さｎ１
各ＴＢ４に接続さｎたＴｅＯ２と次のＴＢ４ Ｋ送られ
る。本実施例に於−ては、１個のＭＯＤＩｌｌｉ ２か
らの信号を４個のＴＢ４を用いて４個のＴｅＯ５に分岐
する場合上水している０ ｊ８４図に於いて、ＴＢ４の端子Ｊｌ（第１の接続端
１子）は、既に述べた様に、ＭＯＤＥＭ２との一続
端子を示し、例えばＥＩＡ−Ｒ８２３２Ｃ，Ｉｔ格のイ
ンターフエイ八回路を用いている。また端子Ｊ鵞（ｊ１
２の接続端子）はＭＯＤＩｉＭ ２からみて上流側のＴ
Ｂ４との接続端子で、そのインターフェイス回路は、や
はり例えばＥＩｋ−ＲＢ２５２Ｃ規格のインターフェイ
ス回路である。端子ＪｓＣ第３の接続端子）ＦｉＴｃＵ
５との接続端子であり、端子ＪａＣ第４の接続端子）は
ＭＯＤＥＭ ２からみて下流側のＴＢ４に接続する接続
端子である０第４図において＜−＞図はＢＩ［）ＤＩＭ
２からの信号の流れｔ示すもので、ＭＯＤＥＭ２から
の信号を受は九菖１の接続端子Ｊ！と、上流のＴＢ４か
らの信号を受けた第２の接続端子Ｊｘからの信号とＦｉ
ＴＢＪ内の第１の回路５によって第６の接続端子Ｊ１と
第４の接続端子Ｊ４に伝送さｎる。また、（ｈ）図はＴ
ｅＯ３側からの信号の流１１１示すもので、ＴＣＵ！１
からの信号管受け７’ｔｌＤの接続端子Ｊ―と下流のＴ
Ｂ４からＯ信号を受けた纂４の接続端子Ｊ４からの信号
とはＴＢＡ内０１１１２０回路６によってｊｌｌの接続
端子Ｊする。Ｒ５図に於いてＲｒ ｅ Ｒａ ＃ Ｒｓ
ｅは入力信号のレシーバでＴｏ９、例えばＥＩＡ−Ｒ
８２３２Ｃ規格のインターフェイス回路である。ｉた該
レシーバＲ１ａ ８４ ａＲｓはその入力端子がフシ−
ティングの場合であっても後続の論理和ゲートの一方の
入力を否定しな−ように考慮さｎているｏ Ｄｉ −Ｄ
ａ 、Ｄｓ ＩＩｉドライバであり、中は９例えばＥＩ
Ａ−Ｒ８２３２Ｃ規格のインタ−７ｘイス回踏である。
ＣＤ１Ｒ，Ｒ８，Ｃ８゜ＳＤ、ＲＤｔｉＪｔ、 Ｊｓ−
Ｊｓ−Ｊ４各端子を流ｎる信号を例示したもので、例え
ば、■はキャリア検出信号飄は端末装置レディ信号、Ｒ
５ｌｌ１送信要求信号、ＣＢは送信可信号、ＳＤは送信
データ信号、ＲＤは受信データ信号である。
Ｊｓ−Ｊ４各端子を流ｎる信号を例示したもので、例え
ば、■はキャリア検出信号飄は端末装置レディ信号、Ｒ
５ｌｌ１送信要求信号、ＣＢは送信可信号、ＳＤは送信
データ信号、ＲＤは受信データ信号である。
第５図の回路に於いて、ＴｅＯ５からの信号（Ｊｓ端子
経由）Ｆｉ下流側のＴＢ４からの信号（Ｊ４端子経由）
とそれぞれレシーバ＆、＆を介して論理和がとらｎ、
ＭＯＤＥＭ ２用接続端子Ｊｌと上流１ＩＴＢ４への接
続端子Ｊｌの両方へ、それぞれドライバＤｔ、Ｄｔを介
して送られる。ｔ′ｆｉｃ上Ｒｇ８のＴＢ４からの信号
（Ｊ雪端子経由）はＭＯＤＥＭ ２からの信号（Ｊｓ端
子経由）と、そｎぞれレシーノ’ Ｈａ 、 Ｒｔを介
して、論理和がとらｒＬＳＴＣＵ３ （Ｊｓ端子経由）
と下流側のＴＢ４（Ｊ４端子経由）へ、そｎぞｎドライ
バＤｓ −Ｉｈを介して送られる０ 以上説明した様に、本発明になるＴＢ４ ｔ−第３図の
様に接続すｎば、ＭＯＤＥＭ２から発生した信号はＴＢ
４へ入力さｎ１該ＴＢ４と接続さｎたＴＣＵ３ ヘ送ら
ｎるとと−に、下流側のＴＢ４へ同一の信号が送らｎる
。下流側のＴＢ４のＪｓ入力端子へ入力さｎた信号は＃
ＴＢ４に接続されｆｃＴＣＵ３へ送らｎるとともにさ
らに下Ｒ＠のＴＢ４へ信号が送らｎ７）ｏこの様にして
、必要個数設けらｎたＴＢ４ ′ｔ−経て最下流のＴＣ
Ｕ３’ｔでＭＯＤＥＭ２Ｏ信号が送らｎる〇一方、各Ｔ
Ｃ１Ｊ３よりｔｂ＊信号は該ＴＣＵ３に接続さｎたＴ８
４を経て上ｌＬ＊のＴＢ４へ伝えられ、最終的にＭＯＤ
ＥＭ ２へ到達する０ 以上の様に、本発明によｎば分岐装置を使用する端末装
置と同数だけ用意の数に合わせて用意し連鎖して後続す
ることによって、遅延時間の許さｎる範囲内で、多数の
端末装置を１個の変復調装置と接続することが出来、か
つ分岐装置自体も安価に造りうるので、安価で無駄のな
いオンライン信号分岐システムが可能となる。
経由）Ｆｉ下流側のＴＢ４からの信号（Ｊ４端子経由）
とそれぞれレシーバ＆、＆を介して論理和がとらｎ、
ＭＯＤＥＭ ２用接続端子Ｊｌと上流１ＩＴＢ４への接
続端子Ｊｌの両方へ、それぞれドライバＤｔ、Ｄｔを介
して送られる。ｔ′ｆｉｃ上Ｒｇ８のＴＢ４からの信号
（Ｊ雪端子経由）はＭＯＤＥＭ ２からの信号（Ｊｓ端
子経由）と、そｎぞれレシーノ’ Ｈａ 、 Ｒｔを介
して、論理和がとらｒＬＳＴＣＵ３ （Ｊｓ端子経由）
と下流側のＴＢ４（Ｊ４端子経由）へ、そｎぞｎドライ
バＤｓ −Ｉｈを介して送られる０ 以上説明した様に、本発明になるＴＢ４ ｔ−第３図の
様に接続すｎば、ＭＯＤＥＭ２から発生した信号はＴＢ
４へ入力さｎ１該ＴＢ４と接続さｎたＴＣＵ３ ヘ送ら
ｎるとと−に、下流側のＴＢ４へ同一の信号が送らｎる
。下流側のＴＢ４のＪｓ入力端子へ入力さｎた信号は＃
ＴＢ４に接続されｆｃＴＣＵ３へ送らｎるとともにさ
らに下Ｒ＠のＴＢ４へ信号が送らｎ７）ｏこの様にして
、必要個数設けらｎたＴＢ４ ′ｔ−経て最下流のＴＣ
Ｕ３’ｔでＭＯＤＥＭ２Ｏ信号が送らｎる〇一方、各Ｔ
Ｃ１Ｊ３よりｔｂ＊信号は該ＴＣＵ３に接続さｎたＴ８
４を経て上ｌＬ＊のＴＢ４へ伝えられ、最終的にＭＯＤ
ＥＭ ２へ到達する０ 以上の様に、本発明によｎば分岐装置を使用する端末装
置と同数だけ用意の数に合わせて用意し連鎖して後続す
ることによって、遅延時間の許さｎる範囲内で、多数の
端末装置を１個の変復調装置と接続することが出来、か
つ分岐装置自体も安価に造りうるので、安価で無駄のな
いオンライン信号分岐システムが可能となる。
第１図、第２図は従来の分岐装置の接続図、第３図は本
発明の一実施例の接続図、第４図ｒ−＞ 、ψ）は本実
ＩＪｉＫよる分岐装置の端子を示す図、第５図は本発明
による分岐装置の具体的回路例を示す回路図である。 １・・・中央処理装置、 ２・・・変復調装置、 ３・
・・端末制御装置、 ４・・・分岐装置、Ｒ１−＆−Ｒ
ｓ・・。 レシーバ、Ｄｓ ｅ Ｄ＠ ｅ Ｄｓ・・・ドライバ。
発明の一実施例の接続図、第４図ｒ−＞ 、ψ）は本実
ＩＪｉＫよる分岐装置の端子を示す図、第５図は本発明
による分岐装置の具体的回路例を示す回路図である。 １・・・中央処理装置、 ２・・・変復調装置、 ３・
・・端末制御装置、 ４・・・分岐装置、Ｒ１−＆−Ｒ
ｓ・・。 レシーバ、Ｄｓ ｅ Ｄ＠ ｅ Ｄｓ・・・ドライバ。
Claims (1)
- 変復調装置と端末装置との間を！！続する信号線を分岐
する分岐装置であって、この分岐装置と上記変復調装置
と全接続する第１の接続端子と、この第１の接続端子が
設けらｎる上記分岐装置と上記変復調装置からみて上流
側の分岐装置と全接続する第２の接続端子と、この第２
の接続端子が設けらｎる上記分岐装置と上記端末装置と
１−接続する第６の接続端子と、この第６の４１続端子
が設けらｎる上記分岐装置と上記変復調装置からみて下
流側の分岐装置とを接続する第４の接続端子と、この第
４の接続端子と上記ａ１！５の接続端子とからの入力信
号を上記１８１の接続端子と上記第２０接続端子へ送出
する１１！１の１路と、上記第１の接続端子と上記第２
の接続端子とからの入力信号を上記第３の接続端子と上
記第４の接続端子へ出力するｌ！２０回路とを備えたこ
と′ｆｔ％徴とする分岐装置〇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122277A JPS5824255A (ja) | 1981-08-04 | 1981-08-04 | 分岐装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122277A JPS5824255A (ja) | 1981-08-04 | 1981-08-04 | 分岐装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824255A true JPS5824255A (ja) | 1983-02-14 |
| JPH029741B2 JPH029741B2 (ja) | 1990-03-05 |
Family
ID=14831976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122277A Granted JPS5824255A (ja) | 1981-08-04 | 1981-08-04 | 分岐装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924479A (en) * | 1986-08-12 | 1990-05-08 | Hitachi, Ltd. | Communication control system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654992U (ja) * | 1992-12-28 | 1994-07-26 | ベニックス株式会社 | ダクト |
-
1981
- 1981-08-04 JP JP56122277A patent/JPS5824255A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924479A (en) * | 1986-08-12 | 1990-05-08 | Hitachi, Ltd. | Communication control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029741B2 (ja) | 1990-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5824255A (ja) | 分岐装置 | |
| CN210721160U (zh) | 温控电路及温控装置 | |
| CN205336276U (zh) | 一种基于多绕组耦合电感电力线载波通讯系统 | |
| JPS60236340A (ja) | 通信システム | |
| CN113891537A (zh) | 通过电脑模拟数字调光协议时序逻辑的方法、装置及介质 | |
| CN105515615A (zh) | 一种电力线载波通讯方法 | |
| RU2269154C1 (ru) | Мультиплексор телекоммуникационный многофункциональный | |
| JPS6360937B2 (ja) | ||
| KR890002301Y1 (ko) | 컴퓨터 터미널의 통신 포오트 확장회로 | |
| JPS6328376B2 (ja) | ||
| JPS60151767A (ja) | デイジ−チエ−ン回路 | |
| JPH0355954A (ja) | データ変復調装置 | |
| JPS59231950A (ja) | 通信切断方式 | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JP2000047715A (ja) | 通信装置 | |
| JPS6074841A (ja) | 直列信号伝送系の解列装置 | |
| JPH09181750A (ja) | データ処理システム | |
| JPS6080342A (ja) | 通信制御方式 | |
| JPS6084046A (ja) | 通信制御装置 | |
| JPS625753A (ja) | モデム | |
| JPS62214750A (ja) | 通信制御装置 | |
| JPS6046638A (ja) | デ−タ通信システム | |
| JPH0131738B2 (ja) | ||
| GB2213685A (en) | Microcomputer circuit | |
| JPS62183245A (ja) | 交換回線のｅｒ制御方式 |