JPS60151767A - デイジ−チエ−ン回路 - Google Patents
デイジ−チエ−ン回路Info
- Publication number
- JPS60151767A JPS60151767A JP664984A JP664984A JPS60151767A JP S60151767 A JPS60151767 A JP S60151767A JP 664984 A JP664984 A JP 664984A JP 664984 A JP664984 A JP 664984A JP S60151767 A JPS60151767 A JP S60151767A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- station
- line
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデータ通信における通信制御装置に係り、とく
にディジーチェーン回路に関する。
にディジーチェーン回路に関する。
第1図は従来から使用されているディジーチェーン回路
の主要部を示す構成図である。親局からの送信データを
伝送する線101.1つの子局の受信ュータを伝送する
線102および拡張されるディジーチェーンの親局から
の送信データを伝送する線103とが一点で結合されて
いる。同様にして、子局から親局への送信データを伝送
する緋111は、1つの子局からの送信データを伝送す
るs1+2によひ拡張されたディジーチェーンの他の子
局からの送信データを伝送する線113を入力端に依続
した論理和回路120の出力端に接続されている。
の主要部を示す構成図である。親局からの送信データを
伝送する線101.1つの子局の受信ュータを伝送する
線102および拡張されるディジーチェーンの親局から
の送信データを伝送する線103とが一点で結合されて
いる。同様にして、子局から親局への送信データを伝送
する緋111は、1つの子局からの送信データを伝送す
るs1+2によひ拡張されたディジーチェーンの他の子
局からの送信データを伝送する線113を入力端に依続
した論理和回路120の出力端に接続されている。
すなわち、図示せぬ親局と子局間の通信は、前記親1局
が線101を介してポーリングを行い、指定された前記
子局は、そのポーリングに対し、線111を介して応答
するといり半2重通信のシーケンスを用いているもので
ある。
が線101を介してポーリングを行い、指定された前記
子局は、そのポーリングに対し、線111を介して応答
するといり半2重通信のシーケンスを用いているもので
ある。
しかしながら、このように構成された従来のディジーチ
ェーン回路では、親局は唯1つだけしか設置することが
できなかった。これは、親局が2つ以上設置されていた
場合、子局との通信を確立しようとして独立にポーリン
グを行うと、データの衝突が発生してしまうからである
。
ェーン回路では、親局は唯1つだけしか設置することが
できなかった。これは、親局が2つ以上設置されていた
場合、子局との通信を確立しようとして独立にポーリン
グを行うと、データの衝突が発生してしまうからである
。
本発明は、複数の通信局間をカスケード接続するディジ
ーチェーン回路において、前記各通信局の送信要求信号
を入力としてそのうちの1つの局への送信可信号をON
とする送信優先順位決定回路と、前記各通信局の送信デ
ータ信号を他局に分岐するデータ分岐回路と、カスケー
ド接続された所定の通信局で送信要求信号を送信可信号
として折り返すスイッチとを備え、親局が2つ以上設置
され、独立してポーリングが行われても、データの衝突
が発生しないようにしたものである。
ーチェーン回路において、前記各通信局の送信要求信号
を入力としてそのうちの1つの局への送信可信号をON
とする送信優先順位決定回路と、前記各通信局の送信デ
ータ信号を他局に分岐するデータ分岐回路と、カスケー
ド接続された所定の通信局で送信要求信号を送信可信号
として折り返すスイッチとを備え、親局が2つ以上設置
され、独立してポーリングが行われても、データの衝突
が発生しないようにしたものである。
第2図は本発明の一実施例を示すディジーチェーン回路
の構成図である。なお、このディジー千エーン回路によ
り接続される複数の通信局は図示しない。1は分岐局の
要求信号(以下R8と略称する)を伝送する線、2は優
先順位の高い局(以下高位局と略称する)からの信号几
Sを伝送する線、3は優先順位の低い局(以下低位局と
略称する)への分岐局の信号R8を含めての佃号几Sを
伝送する線である。11は低位局に接続されるディジー
チェーン回路からの送信可信号(以下C8と略称する)
を伝送する線、12は分岐局への信号C8を伝送する線
、13は高位局への信号C8を伝送する線である。20
3はこのディジーチェーン回路がカスケード接続された
低位局の端に存在する場合オンにし、高位局からの信号
)18を低位局からの信号C8として折り返す終端用ス
イッチである。なお、204,205はフリップフロッ
プを構成するNAND回路であり、線11.想1.if
i!2を入力端に接続し、線12.線13を出力端に接
続している。206はOR回路であり、線1.線2を入
力端に接続し、線3を出力端に接続している。
の構成図である。なお、このディジー千エーン回路によ
り接続される複数の通信局は図示しない。1は分岐局の
要求信号(以下R8と略称する)を伝送する線、2は優
先順位の高い局(以下高位局と略称する)からの信号几
Sを伝送する線、3は優先順位の低い局(以下低位局と
略称する)への分岐局の信号R8を含めての佃号几Sを
伝送する線である。11は低位局に接続されるディジー
チェーン回路からの送信可信号(以下C8と略称する)
を伝送する線、12は分岐局への信号C8を伝送する線
、13は高位局への信号C8を伝送する線である。20
3はこのディジーチェーン回路がカスケード接続された
低位局の端に存在する場合オンにし、高位局からの信号
)18を低位局からの信号C8として折り返す終端用ス
イッチである。なお、204,205はフリップフロッ
プを構成するNAND回路であり、線11.想1.if
i!2を入力端に接続し、線12.線13を出力端に接
続している。206はOR回路であり、線1.線2を入
力端に接続し、線3を出力端に接続している。
したがって、線1.線2を介して伝送される信号R8の
遷移状態と線11を介して伝送される信号C8の状態に
よシ、前記フリップフロップの状態が決定され、線12
.線13へ信号C8を出力する。21.22および23
は、それぞれ高位局からのデータ、分岐局からのデータ
および低位局へのデータを伝送する巌であシ、31.3
2および33は、それぞれ尚位局へのデータ、分岐局へ
のデータおよび低位局からのデータ葡伝送する線である
。なお、207,208および209はOR回路であり
、線21.線22を入力端に接続するOR回路207の
出力端は線23に接続され、[22,祿33を入力端に
接続するO R回路208の出力端は線31に接続され
、線21.線33を入力端に接続するOR回路209の
出力端は巌32に接続される。したがって、分岐局から
のデータはOR回路207.0)1.回路208を介し
て送信され、他局のデータはOR回路209を介して受
信さ九る。なお、201は送信優先順位決定回路、20
2は送信受信データ分岐総合回路を示す。
遷移状態と線11を介して伝送される信号C8の状態に
よシ、前記フリップフロップの状態が決定され、線12
.線13へ信号C8を出力する。21.22および23
は、それぞれ高位局からのデータ、分岐局からのデータ
および低位局へのデータを伝送する巌であシ、31.3
2および33は、それぞれ尚位局へのデータ、分岐局へ
のデータおよび低位局からのデータ葡伝送する線である
。なお、207,208および209はOR回路であり
、線21.線22を入力端に接続するOR回路207の
出力端は線23に接続され、[22,祿33を入力端に
接続するO R回路208の出力端は線31に接続され
、線21.線33を入力端に接続するOR回路209の
出力端は巌32に接続される。したがって、分岐局から
のデータはOR回路207.0)1.回路208を介し
て送信され、他局のデータはOR回路209を介して受
信さ九る。なお、201は送信優先順位決定回路、20
2は送信受信データ分岐総合回路を示す。
このように構成した一実施例によると、送信要求のある
通信局は信号R8をオンにし、ついで信号C8がオフか
らオンに遷移すれば送信データを送出l〜、送信を終了
すれば信号R8をオフにずぶ手順にて通信を行うことに
なる。
通信局は信号R8をオンにし、ついで信号C8がオフか
らオンに遷移すれば送信データを送出l〜、送信を終了
すれば信号R8をオフにずぶ手順にて通信を行うことに
なる。
第3図はこの一実施例によるディジーチェーン回路をカ
スケード接続した場合について示した構成図である。3
01,302および303はそれぞれ低位局1分岐局お
よび高位局であシ、401 、402および403はそ
れぞれ婬2図に示した本発明のディジーチェーン回路で
ある。なお、信号RD、信号SDはそれぞれ分岐局への
データ分岐局からのデータを示す。
スケード接続した場合について示した構成図である。3
01,302および303はそれぞれ低位局1分岐局お
よび高位局であシ、401 、402および403はそ
れぞれ婬2図に示した本発明のディジーチェーン回路で
ある。なお、信号RD、信号SDはそれぞれ分岐局への
データ分岐局からのデータを示す。
さて、このように構成した場合の動作について説明する
。いま、低位局3o1.高位局303に送信要求がなく
、線51.線53の信号kL8がオフであシ、分岐局3
02に送信要求がある場合、線52の信号1(Sをオン
にすると、前述の通シ、この信号R8はディジーチェー
ン回路401の終端用スイッチ304で信号C8に折シ
返され、線61の信号C8はオンとなる。線61の信号
csがオンになると、線72の信号C8がオンになシ、
線62の信号C8はオフのままを保持する。一旦線71
の信号C8がオンになると、線52の信号R8をオフに
するまで線51の信号R’Sおよび線53の信号几Sを
オンにしても線71の信号C8および線73の信号C8
はオンにならない。
。いま、低位局3o1.高位局303に送信要求がなく
、線51.線53の信号kL8がオフであシ、分岐局3
02に送信要求がある場合、線52の信号1(Sをオン
にすると、前述の通シ、この信号R8はディジーチェー
ン回路401の終端用スイッチ304で信号C8に折シ
返され、線61の信号C8はオンとなる。線61の信号
csがオンになると、線72の信号C8がオンになシ、
線62の信号C8はオフのままを保持する。一旦線71
の信号C8がオンになると、線52の信号R8をオフに
するまで線51の信号R’Sおよび線53の信号几Sを
オンにしても線71の信号C8および線73の信号C8
はオンにならない。
線51の佃号几Sおよび線53の信号R8がオンしだま
すの状態で緋52の信号几Sがオンからオフに遷移する
と、NAND回路305 、306からなるフリップフ
ロップが反転し、線72の信号C8がオフとなり、線6
2の信号C8がオンとなシ、線72の信号C8がオンと
なる。
すの状態で緋52の信号几Sがオンからオフに遷移する
と、NAND回路305 、306からなるフリップフ
ロップが反転し、線72の信号C8がオフとなり、線6
2の信号C8がオンとなシ、線72の信号C8がオンと
なる。
このようにして、複数の要求償号几Sが独してオンにな
っても、送信可信号C8はただ1局に対してのみオンと
なるのである。
っても、送信可信号C8はただ1局に対してのみオンと
なるのである。
本発明は、ディジーチェーン回路に送信優先順位決定回
路、データ分岐回路および終端用スイッチを設け、独立
に送信要求を出すディジーチェーンの各通信局に対し、
データの衝突がない通信を可能としたものであり、スル
ープットの向上が図れるという効果がある。
路、データ分岐回路および終端用スイッチを設け、独立
に送信要求を出すディジーチェーンの各通信局に対し、
データの衝突がない通信を可能としたものであり、スル
ープットの向上が図れるという効果がある。
第1図は従来のディジーチェーン回路を示す構成図、第
2図は本発明の一実施例を示すディジーチェーン回路の
構成図、第3図は第2図に示したディジーチェーン回路
をカスケード接続した場合の構成図である。 1.2.3−拳9・信号FL8の伝送線、11゜12.
13・・・・信号CSの伝送線、21,22.23,3
1,32.33−・1会データの伝送線、201・Φ・
・送信優先順位決定回路、202・会Φ・送信受信デー
タ分岐回路、203・拳・・スイッチ、204 、20
5・争・、NAND回路、2〃6゜207 、208
、209−−・拳OR回路。 で−≧ ゝ\−ノ
2図は本発明の一実施例を示すディジーチェーン回路の
構成図、第3図は第2図に示したディジーチェーン回路
をカスケード接続した場合の構成図である。 1.2.3−拳9・信号FL8の伝送線、11゜12.
13・・・・信号CSの伝送線、21,22.23,3
1,32.33−・1会データの伝送線、201・Φ・
・送信優先順位決定回路、202・会Φ・送信受信デー
タ分岐回路、203・拳・・スイッチ、204 、20
5・争・、NAND回路、2〃6゜207 、208
、209−−・拳OR回路。 で−≧ ゝ\−ノ
Claims (3)
- (1)複数の通信局間をカスケード接続するディジーチ
ェーン回路において、前記各通信局の送信要求信号を入
力としてそのうちの1つの局への送信可信号をオンとす
る送信優先順位決定回路と、前記各通信局の送信データ
信号を他局に分岐するデータ分岐回路と、カスケード接
続された所定の通信局で送信要求信号を送信可信号とし
て折シ返すスイッチとから構成されることを特徴とする
ディジーチェーン回路。 - (2)送(S優先順位決定回路がフリップフロップ回路
およびオア回路とからなることを特徴とする特許請求の
範囲第1項記載のディジーチェーン回路。 - (3)データ分岐回路がオア回路からなることを特徴と
する特許請求の範囲第1項記載のディジーチェーン回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP664984A JPS60151767A (ja) | 1984-01-18 | 1984-01-18 | デイジ−チエ−ン回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP664984A JPS60151767A (ja) | 1984-01-18 | 1984-01-18 | デイジ−チエ−ン回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60151767A true JPS60151767A (ja) | 1985-08-09 |
JPH0115103B2 JPH0115103B2 (ja) | 1989-03-15 |
Family
ID=11644221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP664984A Granted JPS60151767A (ja) | 1984-01-18 | 1984-01-18 | デイジ−チエ−ン回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60151767A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62267850A (ja) * | 1986-05-15 | 1987-11-20 | Pfu Ltd | シリアルインタフエ−ス衝突検出方式 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5172244A (ja) * | 1974-12-20 | 1976-06-22 | Hitachi Ltd | |
JPS5329463A (en) * | 1976-08-30 | 1978-03-18 | Hitachi Maxell Ltd | Lublicant to be used when manufacturing zinc can for dry battery |
-
1984
- 1984-01-18 JP JP664984A patent/JPS60151767A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5172244A (ja) * | 1974-12-20 | 1976-06-22 | Hitachi Ltd | |
JPS5329463A (en) * | 1976-08-30 | 1978-03-18 | Hitachi Maxell Ltd | Lublicant to be used when manufacturing zinc can for dry battery |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62267850A (ja) * | 1986-05-15 | 1987-11-20 | Pfu Ltd | シリアルインタフエ−ス衝突検出方式 |
Also Published As
Publication number | Publication date |
---|---|
JPH0115103B2 (ja) | 1989-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6324740A (ja) | シリアルデータバス中でのバッファードシリアル周辺インターフェイスspi用の方法 | |
JPH0337221B2 (ja) | ||
JPS60151767A (ja) | デイジ−チエ−ン回路 | |
JPS60236340A (ja) | 通信システム | |
JP2991081B2 (ja) | 非同期式シリアル通信回線網 | |
JPS58107743A (ja) | デ−タ転送方式 | |
JPS6464056A (en) | Information processor for connecting serial interface bus | |
JPS59147555A (ja) | コンテンシヨン形マルチドロツプ接続方式 | |
JP2501450B2 (ja) | ゲ−トウエイ | |
JPS5989051A (ja) | デ−タの直列転送方式 | |
JPS6055755A (ja) | ル−プ伝送装置 | |
JPH0537561Y2 (ja) | ||
JPS59225646A (ja) | 時分割多重伝送方式 | |
CN115562912A (zh) | 一种数据冗余监视方法 | |
JPS6142466B2 (ja) | ||
JPS62208738A (ja) | 多重通信における通信割込方法 | |
JPS59100651A (ja) | ル−プバスによるハンドシエイク伝送方式 | |
JPH04311125A (ja) | 伝送路故障検出回路 | |
JPS61177048A (ja) | デ−タ伝送システムにおける情報の伝送方法 | |
JPH0414339A (ja) | 端末装置 | |
JPS6281826A (ja) | 光信号伝送方式 | |
JPS6174053A (ja) | 信号の授受方式 | |
JPH0795734B2 (ja) | ポ−リング通信用回路 | |
JPS59214351A (ja) | 直列信号送受信装置 | |
JPS6219099B2 (ja) |