JPH0115103B2 - - Google Patents
Info
- Publication number
- JPH0115103B2 JPH0115103B2 JP59006649A JP664984A JPH0115103B2 JP H0115103 B2 JPH0115103 B2 JP H0115103B2 JP 59006649 A JP59006649 A JP 59006649A JP 664984 A JP664984 A JP 664984A JP H0115103 B2 JPH0115103 B2 JP H0115103B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- line
- station
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデータ通信における通信制御装置に係
り、とくにデイジーチエーン回路に関する。
り、とくにデイジーチエーン回路に関する。
第１図は従来から使用されているデイジーチエ
ーン回路の主要部を示す構成図である。親局から
の送信データを伝送する線１０１、１つの子局の
受信データを伝送する線１０２および拡張される
デイジーチエーンの親局からの送信データを伝送
する線１０３とが一点で結合されている。同様に
して、子局から親局への送信データを伝送する線
１１１は、１つの子局からの送信データを伝送す
る線１１２および拡張されたデイジーチエーンの
他の子局からの送信データを伝送する線１１３を
入力端に接続した論理和回路１２０の出力端に接
続されている。
ーン回路の主要部を示す構成図である。親局から
の送信データを伝送する線１０１、１つの子局の
受信データを伝送する線１０２および拡張される
デイジーチエーンの親局からの送信データを伝送
する線１０３とが一点で結合されている。同様に
して、子局から親局への送信データを伝送する線
１１１は、１つの子局からの送信データを伝送す
る線１１２および拡張されたデイジーチエーンの
他の子局からの送信データを伝送する線１１３を
入力端に接続した論理和回路１２０の出力端に接
続されている。
すなわち、図示せぬ親局と子局間の通信は、前
記親局が線１０１を介してポーリングを行い、指
定された前記子局は、そのポーリングに対し、線
１１１を介して応答するという半２重通信のシー
ケンスを用いているものである。
記親局が線１０１を介してポーリングを行い、指
定された前記子局は、そのポーリングに対し、線
１１１を介して応答するという半２重通信のシー
ケンスを用いているものである。
しかしながら、このように構成された従来のデ
イジーチエーン回路では、親局は唯１つだけしか
設置することができなかつた。これは、親局が２
つ以上設置されていた場合、子局との通信を確立
しようとして独立にポーリングを行うと、データ
の衝突が発生してしまうからである。
イジーチエーン回路では、親局は唯１つだけしか
設置することができなかつた。これは、親局が２
つ以上設置されていた場合、子局との通信を確立
しようとして独立にポーリングを行うと、データ
の衝突が発生してしまうからである。
本発明は、複数の通信局間をカスケード接続す
るデイジーチエーン回路において、前記各通信局
の送信要求信号を入力としてそのうちの１つの局
への送信可信号をONとする送信優先順位決定回
路と、前記各通信局の送信データ信号を他局に分
岐するデータ分岐回路と、カスケード接続された
所定の通信局で送信要求信号を送信可信号として
折り返すスイツチとを備え、親局が２つ以上設置
され、独立してポーリングが行われても、データ
の衝突が発生しないようにしたものである。
るデイジーチエーン回路において、前記各通信局
の送信要求信号を入力としてそのうちの１つの局
への送信可信号をONとする送信優先順位決定回
路と、前記各通信局の送信データ信号を他局に分
岐するデータ分岐回路と、カスケード接続された
所定の通信局で送信要求信号を送信可信号として
折り返すスイツチとを備え、親局が２つ以上設置
され、独立してポーリングが行われても、データ
の衝突が発生しないようにしたものである。
第２図は本発明の一実施例を示すデイジーチエ
ーン回路の構成図である。なお、このデイジーチ
エーン回路により接続される複数の通信局は図示
しない。１は分岐局の要求信号（以下RSと略称
する）を伝送する線、２は優先順位の高い局（以
下高位局と略称する）からの信号RSを伝送する
線、３は優先順位の低い局（以下低位局と略称す
る）への分岐局の信号RSを含めての信号RSを伝
送する線である。１１は低位局に接続されるデイ
ジーチエーン回路からの送信可信号（以下CSと
略称する）を伝送する線、１２は分岐局への信号
CSを伝送する線、１３は高位局への信号CSを伝
送する線である。２０３はこのデイジーチエーン
回路がカスケード接続された低位局の端に存在す
る場合オンにし、高位局からの信号RSを低位局
からの信号CSとして折り返す終端用スイツチで
ある。なお、２０４，２０５はフリツプフロツプ
を構成するNAND回路であり、線１１、線１、
線２を入力端に接続し、線１２、線１３を出力端
に接続している。２０６はOR回路であり、線
１、線２を入力端に接続し、線３を出力端に接続
している。したがつて、線１、線２を介して伝送
される信号RSの遷移状態と線１１を介して伝送
される信号CSの状態により、前記フリツプフロ
ツプの状態が決定され、線１２、線１３へ信号
CSを出力する。２１，２２および２３は、それ
ぞれ高位局からのデータ、分岐局からのデータお
よび低位局へのデータを伝送する線であり、３
１，３２および３３は、それぞれ高位局へのデー
タ、分岐局へのデータおよび低位局からのデータ
を伝送する線である。なお、２０７，２０８およ
び２０９はOR回路であり、線２１、線２２を入
力端に接続するOR回路２０７の出力端は線２３
に接続され、線２２、線３３を入力端に接続する
OR回路２０８の出力端は線３１に接続され、線
２１、線３３を入力端に接続するOR回路２０９
の出力端は線３２に接続される。したがつて、分
岐局からのデータはOR回路２０７、OR回路２
０８を介して送信され、他局のデータはOR回路
２０９を介して受信される。なお、２０１は送信
優先順位決定回路、２０２は送信受信データ分岐
総合回路を示す。
ーン回路の構成図である。なお、このデイジーチ
エーン回路により接続される複数の通信局は図示
しない。１は分岐局の要求信号（以下RSと略称
する）を伝送する線、２は優先順位の高い局（以
下高位局と略称する）からの信号RSを伝送する
線、３は優先順位の低い局（以下低位局と略称す
る）への分岐局の信号RSを含めての信号RSを伝
送する線である。１１は低位局に接続されるデイ
ジーチエーン回路からの送信可信号（以下CSと
略称する）を伝送する線、１２は分岐局への信号
CSを伝送する線、１３は高位局への信号CSを伝
送する線である。２０３はこのデイジーチエーン
回路がカスケード接続された低位局の端に存在す
る場合オンにし、高位局からの信号RSを低位局
からの信号CSとして折り返す終端用スイツチで
ある。なお、２０４，２０５はフリツプフロツプ
を構成するNAND回路であり、線１１、線１、
線２を入力端に接続し、線１２、線１３を出力端
に接続している。２０６はOR回路であり、線
１、線２を入力端に接続し、線３を出力端に接続
している。したがつて、線１、線２を介して伝送
される信号RSの遷移状態と線１１を介して伝送
される信号CSの状態により、前記フリツプフロ
ツプの状態が決定され、線１２、線１３へ信号
CSを出力する。２１，２２および２３は、それ
ぞれ高位局からのデータ、分岐局からのデータお
よび低位局へのデータを伝送する線であり、３
１，３２および３３は、それぞれ高位局へのデー
タ、分岐局へのデータおよび低位局からのデータ
を伝送する線である。なお、２０７，２０８およ
び２０９はOR回路であり、線２１、線２２を入
力端に接続するOR回路２０７の出力端は線２３
に接続され、線２２、線３３を入力端に接続する
OR回路２０８の出力端は線３１に接続され、線
２１、線３３を入力端に接続するOR回路２０９
の出力端は線３２に接続される。したがつて、分
岐局からのデータはOR回路２０７、OR回路２
０８を介して送信され、他局のデータはOR回路
２０９を介して受信される。なお、２０１は送信
優先順位決定回路、２０２は送信受信データ分岐
総合回路を示す。
このように構成した一実施例によると、送信要
求のある通信局は信号RSをオンにし、ついで信
号CSがオフからオンに遷移すれば送信データを
送出し、送信を終了すれば信号RSをオフにする
手順にて通信を行うことになる。
求のある通信局は信号RSをオンにし、ついで信
号CSがオフからオンに遷移すれば送信データを
送出し、送信を終了すれば信号RSをオフにする
手順にて通信を行うことになる。
第３図はこの一実施例によるデイジーチエーン
回路をカスケード接続した場合について示した構
成図である。３０１，３０２および３０３はそれ
ぞれ低位局、分岐局および高位局であり、４０
１，４０２および４０３はそれぞれ第２図に示し
た本発明のデイジーチエーン回路である。なお、
信号RD、信号SDはそれぞれ分岐局へのデータ分
岐局からのデータを示す。
回路をカスケード接続した場合について示した構
成図である。３０１，３０２および３０３はそれ
ぞれ低位局、分岐局および高位局であり、４０
１，４０２および４０３はそれぞれ第２図に示し
た本発明のデイジーチエーン回路である。なお、
信号RD、信号SDはそれぞれ分岐局へのデータ分
岐局からのデータを示す。
さて、このように構成した場合の動作について
説明する。いま、低位局３０１、高位局３０３に
送信要求がなく、線５１、線５３の信号RSがオ
フであり、分岐局３０２に送信要求がある場合、
線５２の信号RSをオンにすると、前述の通り、
この信号RSはデイジーチエーン回路４０１の終
端用スイツチ３０４で信号CSに折り返され、線
６１の信号CSはオンとなる。線６１の信号CSが
オンになると、線７２の信号CSがオンになり、
線６２の信号CSはオフのままを保持する。一旦
線７１の信号CSがオンになると、線５２の信号
RSをオフにするまで線５１の信号RSおよび線５
３の信号RSをオンにしても線７１の信号CSおよ
び線７３の信号CSはオンにならない。
説明する。いま、低位局３０１、高位局３０３に
送信要求がなく、線５１、線５３の信号RSがオ
フであり、分岐局３０２に送信要求がある場合、
線５２の信号RSをオンにすると、前述の通り、
この信号RSはデイジーチエーン回路４０１の終
端用スイツチ３０４で信号CSに折り返され、線
６１の信号CSはオンとなる。線６１の信号CSが
オンになると、線７２の信号CSがオンになり、
線６２の信号CSはオフのままを保持する。一旦
線７１の信号CSがオンになると、線５２の信号
RSをオフにするまで線５１の信号RSおよび線５
３の信号RSをオンにしても線７１の信号CSおよ
び線７３の信号CSはオンにならない。
線５１の信号RSおよび線５３の信号RSがオン
したままの状態で線５２の信号RSがオンからオ
フに遷移すると、NAND回路３０５，３０６か
らなるフリツプフロツプが反転し、線７２の信号
CSがオフとなり、線６２の信号CSがオンとな
り、線７２の信号CSがオンとなる。
したままの状態で線５２の信号RSがオンからオ
フに遷移すると、NAND回路３０５，３０６か
らなるフリツプフロツプが反転し、線７２の信号
CSがオフとなり、線６２の信号CSがオンとな
り、線７２の信号CSがオンとなる。
このようにして、複数の要求信号RSが独して
オンになつても、送信可信号CSはただ１局に対
してのみオンとなるのである。
オンになつても、送信可信号CSはただ１局に対
してのみオンとなるのである。
本発明は、デイジーチエーン回路に送信優先順
位決定回路、データ分岐回路および終端用スイツ
チを設け、独立に送信要求を出すデイジーチエー
ンの各通信局に対し、データの衝突がない通信を
可能としたものであり、スループツトの向上が図
れるという効果がある。
位決定回路、データ分岐回路および終端用スイツ
チを設け、独立に送信要求を出すデイジーチエー
ンの各通信局に対し、データの衝突がない通信を
可能としたものであり、スループツトの向上が図
れるという効果がある。
第１図は従来のデイジーチエーン回路を示す構
成図、第２図は本発明の一実施例を示すデイジー
チエーン回路の構成図、第３図は第２図に示した
デイジーチエーン回路をカスケード接続した場合
の構成図である。 １，２，３……信号RSの伝送線、１１，１２，
１３……信号CSの伝送線、２１，２２，２３，
３１，３２，３３……データの伝送線、２０１…
…送信優先順位決定回路、２０２……送信受信デ
ータ分岐回路、２０３……スイツチ、２０４，２
０５……NAND回路、２０６，２０７，２０８，
２０９……OR回路。
成図、第２図は本発明の一実施例を示すデイジー
チエーン回路の構成図、第３図は第２図に示した
デイジーチエーン回路をカスケード接続した場合
の構成図である。 １，２，３……信号RSの伝送線、１１，１２，
１３……信号CSの伝送線、２１，２２，２３，
３１，３２，３３……データの伝送線、２０１…
…送信優先順位決定回路、２０２……送信受信デ
ータ分岐回路、２０３……スイツチ、２０４，２
０５……NAND回路、２０６，２０７，２０８，
２０９……OR回路。
Claims (1)
- 【特許請求の範囲】 １ 複数の通信局間をカスケード接続するデイジ
ーチエーン回路において、前記各通信局の送信要
求信号を入力して、前記送信要求信号を送出して
いる通信局のうち、優先順位の最も高いただ１つ
の局への送信可信号をオンとする送信優先順位決
定回路と、前記各通信局の送信データ信号を他局
に分岐するデータ分岐回路と、カスケード接続さ
れた所定の通信局で送信要求信号を送信可信号と
して折り返すスイツチとから構成されることを特
徴とするデイジーチエーン回路。 ２ 送信優先順位決定回路がフリツプフロツプ回
路およびオア回路とからなることを特徴とする特
許請求の範囲第１項記載のデイジーチエーン回
路。 ３ データ分岐回路がオア回路からなることを特
徴とする特許請求の範囲第１項記載のデイジーチ
エーン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP664984A JPS60151767A (ja) | 1984-01-18 | 1984-01-18 | デイジ−チエ−ン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP664984A JPS60151767A (ja) | 1984-01-18 | 1984-01-18 | デイジ−チエ−ン回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60151767A JPS60151767A (ja) | 1985-08-09 |
| JPH0115103B2 true JPH0115103B2 (ja) | 1989-03-15 |
Family
ID=11644221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP664984A Granted JPS60151767A (ja) | 1984-01-18 | 1984-01-18 | デイジ−チエ−ン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151767A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267850A (ja) * | 1986-05-15 | 1987-11-20 | Pfu Ltd | シリアルインタフエ−ス衝突検出方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172244A (ja) * | 1974-12-20 | 1976-06-22 | Hitachi Ltd | |
| JPS5329463A (en) * | 1976-08-30 | 1978-03-18 | Hitachi Maxell Ltd | Lublicant to be used when manufacturing zinc can for dry battery |
-
1984
- 1984-01-18 JP JP664984A patent/JPS60151767A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5172244A (ja) * | 1974-12-20 | 1976-06-22 | Hitachi Ltd | |
| JPS5329463A (en) * | 1976-08-30 | 1978-03-18 | Hitachi Maxell Ltd | Lublicant to be used when manufacturing zinc can for dry battery |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60151767A (ja) | 1985-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723239A (en) | Serial bus system and method for selection of bus subscribers | |
| US4760571A (en) | Ring network for communication between one chip processors | |
| US4740956A (en) | Linear-space signalling for a circuit-switched network | |
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| JPH0115103B2 (ja) | ||
| JPS60236340A (ja) | 通信システム | |
| JPH04326828A (ja) | 通信システムにおける半二重／単信インタフェース用制御回路 | |
| JPS6464056A (en) | Information processor for connecting serial interface bus | |
| JPS59147555A (ja) | コンテンシヨン形マルチドロツプ接続方式 | |
| JP2501450B2 (ja) | ゲ−トウエイ | |
| EP0169324A1 (en) | Switching protocol with retry | |
| JPS6360937B2 (ja) | ||
| JPH0537562Y2 (ja) | ||
| JPH10290269A (ja) | インタフェース変換回路 | |
| JPS60169257A (ja) | 電力線通信システム用デイジタル・デ−タ・トランシ−バ | |
| KR900004030B1 (ko) | 다중 액세스 네트워크 장치 | |
| JPH0537561Y2 (ja) | ||
| JPS6332299B2 (ja) | ||
| JPS59132256A (ja) | ポ−リング制御方式 | |
| JP2550273Y2 (ja) | 通信装置 | |
| JPS6219099B2 (ja) | ||
| KR19980023437A (ko) | 전 이중으로 전송할 수 있는 패킷전송구조 | |
| JPS60137A (ja) | 伝送装置の送受信デ−タの転送方式 | |
| JPH0365702B2 (ja) | ||
| JPS6142466B2 (ja) |