JPH029741B2 - - Google Patents
Info
- Publication number
- JPH029741B2 JPH029741B2 JP56122277A JP12227781A JPH029741B2 JP H029741 B2 JPH029741 B2 JP H029741B2 JP 56122277 A JP56122277 A JP 56122277A JP 12227781 A JP12227781 A JP 12227781A JP H029741 B2 JPH029741 B2 JP H029741B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- terminal
- signal
- modem
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011144 upstream manufacturing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Small-Scale Networks (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は通信回線や構内回線を通じて中央処理
装置と端末制御装置とを接続するオンラインシス
テムの分岐装置に関する。
装置と端末制御装置とを接続するオンラインシス
テムの分岐装置に関する。
上記のようなオンラインシステムに於いては、
第１図に示すように１つの中央処理装置１（以下
CPUと略記する）に接続される端末制御装置３
（以下TCUと略記する）は通常変復調装置２（以
下MODEMと略記する）を介して回線ｌに接続
され、CPU１とデータの授受を行なつている。
そして１つの建屋、あるいは近接距離に複数台の
TCUが存在する場合には、従来は、第１図に示
す様に、１つのTCU３に対して１つのMODEM
２を組合せるか、または、第２図に示す様に、１
つの入力を複数個の出力に分岐する分岐装置（以
下TBと略記する）４を介して接続していた。
第１図に示すように１つの中央処理装置１（以下
CPUと略記する）に接続される端末制御装置３
（以下TCUと略記する）は通常変復調装置２（以
下MODEMと略記する）を介して回線ｌに接続
され、CPU１とデータの授受を行なつている。
そして１つの建屋、あるいは近接距離に複数台の
TCUが存在する場合には、従来は、第１図に示
す様に、１つのTCU３に対して１つのMODEM
２を組合せるか、または、第２図に示す様に、１
つの入力を複数個の出力に分岐する分岐装置（以
下TBと略記する）４を介して接続していた。
上記第１図の接続方法では、接続は簡単ではあ
るが、MODEM２及び回線ｌの個数が多くなり、
MODEM２の費用及び回線ｌの使用料が高くな
つてしまう。一方、第２図の接続方法では使用す
るTCU３の数が用意されたTB４の分岐数ｎを越
えた時には新たにMODEM２、TB４及び伝送線
路ｌを必要とする。例えば第２図に図示した様な
TB４の分岐数が３で、使用するTCU３の数が４
個である様な場合には、２個目のTB４の第２、
第３の分岐出力端子は不使用であるので、無駄と
なつてしまう。またはじめから分岐数ｎの大きい
TB４を用意するとTB４自体の費用が高くなる
と同時に、小量の分岐量しか使用しない場合に無
駄になつてしまう。またモデム、データ回線も新
たに増設する必要が出てくる。
るが、MODEM２及び回線ｌの個数が多くなり、
MODEM２の費用及び回線ｌの使用料が高くな
つてしまう。一方、第２図の接続方法では使用す
るTCU３の数が用意されたTB４の分岐数ｎを越
えた時には新たにMODEM２、TB４及び伝送線
路ｌを必要とする。例えば第２図に図示した様な
TB４の分岐数が３で、使用するTCU３の数が４
個である様な場合には、２個目のTB４の第２、
第３の分岐出力端子は不使用であるので、無駄と
なつてしまう。またはじめから分岐数ｎの大きい
TB４を用意するとTB４自体の費用が高くなる
と同時に、小量の分岐量しか使用しない場合に無
駄になつてしまう。またモデム、データ回線も新
たに増設する必要が出てくる。
本発明は以上の様な事情に基づいてなされたも
のであり、要求される分岐量が少量の場合にも大
量の場合にも、分岐装置を組み合わせる事により
変復調装置との接続が可能な分岐装置を提供する
ことを目的とする。
のであり、要求される分岐量が少量の場合にも大
量の場合にも、分岐装置を組み合わせる事により
変復調装置との接続が可能な分岐装置を提供する
ことを目的とする。
以下本発明の一実施例を図面を参照しながら説
明する。
明する。
第３図は本発明の一実施例を示すシステムの接
続図であり、第４図は本発明によるTBの端子を
示す図であり、第５図は本発明によるTBの具体
的回路例を示す回路図である。
続図であり、第４図は本発明によるTBの端子を
示す図であり、第５図は本発明によるTBの具体
的回路例を示す回路図である。
第３図に於いて、CPU１の出力信号は、
MODEM２、回線ｌを介して、第１のTB４−１
の第４図図示の接続端子J1（第１の接続端子）に
入力し、該第１のTB４−１で、第１のTCU３−
１に入力する信号と第２のTB４−２の接続端子
J2（第２の接続端子）に入力する信号に分岐され
る。該第２のTB４−２のJ2端子に入力した信号
は、該第２のTB４−２で更に分岐され、一方の
信号は第２のTCU３−２に入力し他方の信号は
第３のTB４−３のJ2端子に入力する。以下同様
に各TB４で信号が次々と分岐され、各TB４に
接続されたるTCU３と次のTB４に送られる。本
実施例に於いては、１個のMODEM２からの信
号を４個のTB４を用いて４個のTCU３に分岐す
る場合を示している。
MODEM２、回線ｌを介して、第１のTB４−１
の第４図図示の接続端子J1（第１の接続端子）に
入力し、該第１のTB４−１で、第１のTCU３−
１に入力する信号と第２のTB４−２の接続端子
J2（第２の接続端子）に入力する信号に分岐され
る。該第２のTB４−２のJ2端子に入力した信号
は、該第２のTB４−２で更に分岐され、一方の
信号は第２のTCU３−２に入力し他方の信号は
第３のTB４−３のJ2端子に入力する。以下同様
に各TB４で信号が次々と分岐され、各TB４に
接続されたるTCU３と次のTB４に送られる。本
実施例に於いては、１個のMODEM２からの信
号を４個のTB４を用いて４個のTCU３に分岐す
る場合を示している。
第４図に於いて、TB４の端子J1（第１の接続端
子）は、既に述べた様に、MODEM２との接続
端子を示し、例えばEIA−RS232C規格のインタ
ーフエイス回路を用いている。また端子J2（第２
の接続端子）はMODEM２からみて上流側のTB
４との接続端子で、そのインターフエイス回路
は、やはり例えばEIA−RS232C規格のインター
フエイス回路である。端子J3（第３の接続端子）
はTCU３との接続端子であり、端子J4（第４の接
続端子）はMODEM２からみて下流側のTB４に
接続する接続端子である。第４図においてａ図は
MODEM２からの信号の流れを示すもので、
MODEM２からの信号を受けた第１の接続端子
J1と、上流のTB４からの信号を受けた第２の接
続端子J2からの信号とはTB４内の第１の回路５
によつて第３の接続端子J3と第４の接続端子J4に
伝送される。また、ｂ図はTCU３側からの信号
の流れを示すもので、TCU３からの信号を受け
た第３の接続端子J3と下流のTB４からの信号を
受けた第４の接続端子J4からの信号とはTB４内
の第２の回路６によつて第１の接続端子J1と第２
の接続端子J2に伝送される。
子）は、既に述べた様に、MODEM２との接続
端子を示し、例えばEIA−RS232C規格のインタ
ーフエイス回路を用いている。また端子J2（第２
の接続端子）はMODEM２からみて上流側のTB
４との接続端子で、そのインターフエイス回路
は、やはり例えばEIA−RS232C規格のインター
フエイス回路である。端子J3（第３の接続端子）
はTCU３との接続端子であり、端子J4（第４の接
続端子）はMODEM２からみて下流側のTB４に
接続する接続端子である。第４図においてａ図は
MODEM２からの信号の流れを示すもので、
MODEM２からの信号を受けた第１の接続端子
J1と、上流のTB４からの信号を受けた第２の接
続端子J2からの信号とはTB４内の第１の回路５
によつて第３の接続端子J3と第４の接続端子J4に
伝送される。また、ｂ図はTCU３側からの信号
の流れを示すもので、TCU３からの信号を受け
た第３の接続端子J3と下流のTB４からの信号を
受けた第４の接続端子J4からの信号とはTB４内
の第２の回路６によつて第１の接続端子J1と第２
の接続端子J2に伝送される。
次にTB４の内部の具体的回路を第５図を用い
て説明する。第５図に於いてR1，R2，R3、は入
力信号のレシーバであり、例えばEIA−RS232C
規格のインターフエイス回路である。また該レシ
ーバR1，R2，R3はその入力端子がフローテイン
グの場合であつても後続の論理和ゲートの一方の
入力を否定しないように考慮されている。D1，
D2，D3はドライバであり、やはり例えばEIA−
RS232C規格のインターフエイス回路である。
CD，ER，RS，CS，SD，RDはJ1，J2，J3，J4各
端子を流れる信号を例示したもので、例えば、
CDはキヤリア検出信号ERは端末装置レデイ信
号、RSは送信要求信号、CSは送信可信号、SD
は送信データ信号、RDは受信データ信号であ
る。
て説明する。第５図に於いてR1，R2，R3、は入
力信号のレシーバであり、例えばEIA−RS232C
規格のインターフエイス回路である。また該レシ
ーバR1，R2，R3はその入力端子がフローテイン
グの場合であつても後続の論理和ゲートの一方の
入力を否定しないように考慮されている。D1，
D2，D3はドライバであり、やはり例えばEIA−
RS232C規格のインターフエイス回路である。
CD，ER，RS，CS，SD，RDはJ1，J2，J3，J4各
端子を流れる信号を例示したもので、例えば、
CDはキヤリア検出信号ERは端末装置レデイ信
号、RSは送信要求信号、CSは送信可信号、SD
は送信データ信号、RDは受信データ信号であ
る。
第５図の回路に於いて、TCU３からの信号
（J3端子経由）は下流側のTB４からの信号（J4端
子経由）とそれぞれレシーバR3，R2を介して論
理和がとられ、MODEM２用接続端子J1と上流
側TB４への接続端子J2の両方へ、それぞれドラ
イバD1，D2を介して送られる。また上流側のTB
４からの信号（J2端子経由）はMODEM２から
の信号（J1端子経由）と、それぞれレシーバR2，
R1を介して、論理和がとられ、TCU３（J3端子
経由）と下流側のTB４（J4端子経由）へ、それ
ぞれドライバD3，D2を介して送られる。
（J3端子経由）は下流側のTB４からの信号（J4端
子経由）とそれぞれレシーバR3，R2を介して論
理和がとられ、MODEM２用接続端子J1と上流
側TB４への接続端子J2の両方へ、それぞれドラ
イバD1，D2を介して送られる。また上流側のTB
４からの信号（J2端子経由）はMODEM２から
の信号（J1端子経由）と、それぞれレシーバR2，
R1を介して、論理和がとられ、TCU３（J3端子
経由）と下流側のTB４（J4端子経由）へ、それ
ぞれドライバD3，D2を介して送られる。
以上説明した様に、本発明になるTB４を第３
図の様に接続すれば、MODEM２から発生した
信号はTB４へ入力され、該TB４と接続された
TCU３へ送られるとともに、下流側のTB４へ同
一の信号が送られる。下流側のTB４のJ2入力端
子へ入力された信号は該TB４に接続されたTCU
３へ送られるとともにさらに下流側のTB４へ信
号が送られる。この様にして、必要個数設けられ
たTB４を経て最下流のTCU３までMODEM２
の信号が送られる。一方、各TCU３より出た信
号は該TCU３に接続されたTB４を経て上流側の
TB４へ伝えられ、最終的にMODEM２へ到達す
る。
図の様に接続すれば、MODEM２から発生した
信号はTB４へ入力され、該TB４と接続された
TCU３へ送られるとともに、下流側のTB４へ同
一の信号が送られる。下流側のTB４のJ2入力端
子へ入力された信号は該TB４に接続されたTCU
３へ送られるとともにさらに下流側のTB４へ信
号が送られる。この様にして、必要個数設けられ
たTB４を経て最下流のTCU３までMODEM２
の信号が送られる。一方、各TCU３より出た信
号は該TCU３に接続されたTB４を経て上流側の
TB４へ伝えられ、最終的にMODEM２へ到達す
る。
以上の様に、本発明によれば分岐装置を使用す
る端末装置と同数だけ用意の数に合わせて用意し
連鎖して接続することによつて、遅延時間の許さ
れる範囲内で、多数の端末装置を１個の変復調装
置と接続することが出来、かつ分岐装置自体も安
価に造りうるので、安価で無駄のないオンライン
信号分岐システムが可能となる。
る端末装置と同数だけ用意の数に合わせて用意し
連鎖して接続することによつて、遅延時間の許さ
れる範囲内で、多数の端末装置を１個の変復調装
置と接続することが出来、かつ分岐装置自体も安
価に造りうるので、安価で無駄のないオンライン
信号分岐システムが可能となる。
第１図、第２図は従来の分岐装置の接続図、第
３図は本発明の一実施例の接続図、第４図ａ，ｂ
は本発明による分岐装置の端子を示す図、第５図
は本発明による分岐装置の具体的回路例を示す回
路図である。 １……中央処理装置、２……変復調装置、３…
…端末制御装置、４……分岐装置、R1，R2，R3
……レシーバ、D1，D2，D3……ドライバ。
３図は本発明の一実施例の接続図、第４図ａ，ｂ
は本発明による分岐装置の端子を示す図、第５図
は本発明による分岐装置の具体的回路例を示す回
路図である。 １……中央処理装置、２……変復調装置、３…
…端末制御装置、４……分岐装置、R1，R2，R3
……レシーバ、D1，D2，D3……ドライバ。
Claims (1)
- １ 変復調装置と端末装置との間を接続する信号
線を分岐する分岐装置であつて、この分岐装置と
上記変復調装置とを接続する第１の接続端子と、
この第１の接続端子が設けられる上記分岐装置と
上記変復調装置からみて上流側の分岐装置とを接
続する第２の接続端子と、この第２の接続端子が
設けられる上記分岐装置と上記端末装置とを接続
する第３の接続端子と、この第３の接続端子が設
けられる上記分岐装置と上記変復調装置からみて
下流側の分岐装置とを接続する第４の接続端子
と、この第４の接続端子と上記第３の接続端子と
からの入力信号を上記第１の接続端子と上記第２
の接続端子へ送出する第１の回路と、上記第１の
接続端子と上記第２の接続端子とからの入力信号
を上記第３の接続端子と上記第４の接続端子へ出
力する第２の回路とを備えたことを特徴とする分
岐装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122277A JPS5824255A (ja) | 1981-08-04 | 1981-08-04 | 分岐装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122277A JPS5824255A (ja) | 1981-08-04 | 1981-08-04 | 分岐装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824255A JPS5824255A (ja) | 1983-02-14 |
| JPH029741B2 true JPH029741B2 (ja) | 1990-03-05 |
Family
ID=14831976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122277A Granted JPS5824255A (ja) | 1981-08-04 | 1981-08-04 | 分岐装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824255A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654992U (ja) * | 1992-12-28 | 1994-07-26 | ベニックス株式会社 | ダクト |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0659064B2 (ja) * | 1986-08-12 | 1994-08-03 | 株式会社日立製作所 | 通信制御装置 |
-
1981
- 1981-08-04 JP JP56122277A patent/JPS5824255A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654992U (ja) * | 1992-12-28 | 1994-07-26 | ベニックス株式会社 | ダクト |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5824255A (ja) | 1983-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5120909A (en) | Terminating devices detection and verification circuit | |
| EP0144953A3 (en) | Method of detecting recovery from fault in a data transmission system which effects loopback control | |
| JPS5765036A (en) | Loop type data highway system | |
| JPH029741B2 (ja) | ||
| US4989139A (en) | Map case network virtual connection interface system | |
| US4807231A (en) | Multiplex communication method | |
| GB2300336A (en) | Data regeneration in asynchronous network communication | |
| JPS5910104B2 (ja) | 多数ル−プ伝送装置のデ−タ伝送方法 | |
| JPH0228938B2 (ja) | ||
| JPH0537559Y2 (ja) | ||
| JPS6223156Y2 (ja) | ||
| JPS63981B2 (ja) | ||
| JPS59225646A (ja) | 時分割多重伝送方式 | |
| SU1201858A1 (ru) | Устройство дл передачи и приема информации | |
| JPS56169467A (en) | Failure monitor system for audio response system | |
| SU1406619A1 (ru) | Устройство дл приема и передачи информации | |
| JPS61160169A (ja) | マルチプロセツサシステム | |
| JPS63233634A (ja) | 汎用シ−ケンサ間の両方向性信号回路構造 | |
| JPS6386697A (ja) | Ｃａｔｖ回線利用自動検針システム | |
| JPH01144834A (ja) | 伝送路監視方式 | |
| JPS57171864A (en) | Data communication system | |
| JPS6022851A (ja) | 通信制御方式 | |
| JPS63123200A (ja) | Ｃａｔｖ回線利用自動検針方式 | |
| JPS6211535B2 (ja) | ||
| JPH0544860B2 (ja) |