KR890002301Y1 - 컴퓨터 터미널의 통신 포오트 확장회로 - Google Patents

컴퓨터 터미널의 통신 포오트 확장회로 Download PDF

Info

Publication number
KR890002301Y1
KR890002301Y1 KR2019850015522U KR850015522U KR890002301Y1 KR 890002301 Y1 KR890002301 Y1 KR 890002301Y1 KR 2019850015522 U KR2019850015522 U KR 2019850015522U KR 850015522 U KR850015522 U KR 850015522U KR 890002301 Y1 KR890002301 Y1 KR 890002301Y1
Authority
KR
South Korea
Prior art keywords
terminal
data
port
input
gate
Prior art date
Application number
KR2019850015522U
Other languages
English (en)
Other versions
KR870008832U (ko
Inventor
주한원
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850015522U priority Critical patent/KR890002301Y1/ko
Publication of KR870008832U publication Critical patent/KR870008832U/ko
Application granted granted Critical
Publication of KR890002301Y1 publication Critical patent/KR890002301Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음.

Description

컴퓨터 터미널의 통신 포오트 확장회로
제1도는 본 고안에 따른 통신 포오트 확장회로의 구성도.
제2도는 컴퓨터에서 전송된 데이타를 수신하는 루틴을 도시한 플로우 챠트.
제3도는 입력 데이타 버퍼의 데이타를 처리하는 순서를 나타낸 플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
가 : 직렬 입출력 장치 G1, G2: OR게이트
G3, G4, G5: 낸드(NAND)게이트 N1, N2. N3: 인버어터 포오트
A, B : 컴퓨터 터미널 RXD : 데이타 수신단자
TXD : 데이타 송신 단자 DSR : 데이타 세트 준비단자
DTR : 데이타 터미날 준비단자 CTS : 클러어 단자
본 고안은 컴퓨터 터미널에 있어서의 통신 포오트 확장에 관한 것이다.
일반적으로 컴퓨터 터미널에서 많이 이용하고 있는 직렬 입출력 통신 방식에서 하나의 직렬 입출력장치를 가지고 하나의 쌍방향 포오트와 하나의 단방향 포오트를 만드는 노력이 계속되어 왔다.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 하나의 직렬 입출력 장치를 가지고 하나의 쌍방향 포오트 및 단방향 포오트를 구성할 수 있는 컴퓨터 터미널의 통신 포오트 확장회로를 제공하기 위한 것으로서, 이하 첨부한 도면을 참고하여 본 고안을 상세히 설명한다.
제1도는 본 고안에 따른 통신 포오트 확장회로를 나타낸 것으로, 직렬입출력장치 (가)의 데이타 송신단자(Transmission Data : TXD)가 OR게이트(G1, G2)의 일측 입력단에 연결되고, 직렬 입출력장치(가)의 데이타 터미날 준비단자(Data Terminal Ready : DTR) 상기 OR게이트(G1)의 타측 입력단에 연결됨과 동시에 인버어터(N3)를 통해 상기 OR게이트(G2)의 타측 입력단에 연결된다.
한편 상기 데이타 터미널 준비단자(DTR)는 낸드게이트(G4)를 통하여 통신 포오트 A로 연결되고, 상기 OR게이트(G2)의 출력단은 낸드게이트(G5)를 통해 포오트 A로 연결된다. 또한, 상기 OR게이트(G1)의 출력단은 낸드게이트(G3)를 통해 포오트 A로 연결되고, 상기 OR게이트(G2)의 출력단은 낸드게이트(G5)를 통해 통신 포오트 B의 단자에 연결된다.
상기 포오트 A의 나머지 2개 단자는 각각 인버어터(N1, N2)를 통해 상기 직렬 입출력장치(가)의 데이타 수신 단자(Receiver Data : RXD) 및 데이타 세트 준비단자(Data Set Ready : DSR) 연결되어 있고, 상기 포오트 B의 나머지 단자는 인버어터(N4)를 통해 직렬 입출력장치 (가)의 클리어 단자(Clear To Send : CTS)에 연결된 구조로 되어 있다.
상기와 같은 회로에서, 직렬 입출력장치(가)의 데이타 터미날 준비단자(DTR) 신호를 이용하여 포오트 A와 B를 선택해 준다.
즉, 데이타 터미날 준비단자(DTR)가 "하이"가 되었을때 OR게이트(G1)에 의해 포오트A는 통신 단절상태가 되고, 이 포오트의 단자에 연결된 주 컴퓨터는 상기 데이타 터미날 준비단자(DTR) 신호를 감지하여 포오트 A로 데이타를 보내지 않는다.
이때 OR게이트(G2)에 의해 포오트 B가 열리면서 컴퓨터의 프로그램에 따라 데이타를 포오트 B로 전송할 수 있다.
한편, 데이타 터미날 준비단자(DTR)가 "로우"로 되었을때 포오트 A는 OR게이트(G1)에 의해 통신이 열린 상태가 되고, 주 컴퓨터는 이 신호를 감지하여 포오트 A로 데이타를 전송할 수 있다. 이때, 포오트 B는 OR게이트(G2)에 의해 통신이 단절된다.
제2도에 나타낸 플로우 챠트는 컴퓨터에서 전송된 데이타를 수신하는 루틴을 나타낸 것으로, 포오트 A 또는 B가 외부로부터 데이타를 수신하였을때 단계(100)에서 자동적으로 마이크로 프로세서에 인터럽트를 걸어 줌으로써 외부에서 데이타가 들어왔다는 것을 마이크로 프로세서에 알리게 된다.
이후, 단계(110) 및 (120)에서 마이크로 프로세서는 직렬 입출력장치 (가)로부터 데이타를 받아 계속 정해진 버퍼에 저장해 놓고 단계(130)에서 데이타 버퍼의 상태를 체크하여 마이크로 프로세서가 더 이상의 데이타를 받을 메모리 영역이 없을 경우 단계(140)으로 가서 직렬 입출력장치 (가)의 데이타 터미날 준비단자(DTR) 신호를 "하이"상태로 만들어 상대편 컴퓨터에 더 이상의 데이타 전송을 하지 말기를 요구한 다음 인터럽트 상태에서 벗어나게 된다.
한편, 데이타 버퍼의 메모리 영역이 충분히 남아 있을 경우에는 그냥 인터럽트 상태에서 빠져나온다.
상기한 바와 같이 인터럽트에 의해 받아들여진 데이타는 입력 버퍼 메모리속에 저장되어 있다. 여기서, 처리순서는 제3도의 플로우 챠트에 나타낸 것과 같이 외부에서 받은 데이타를 처리해주는 것이 가장 우선적이고, 그 다음 포오트 A, 포오트 B의 처리 중요도는 같다.
먼저 외부에서 입력된 데이타가 있는지 확인하여, 만약 있다면 들어온 데이타의 순서대로 데이타를 처리해주고 버퍼 카운트가 0이 될때까지, 즉 버퍼 메모리가 텅 빌때까지 반복 처리해준다. (단계 200-230)
만일 버퍼 카운터가 0이 되면 단계(240)에서 무조건 직렬입출력장치 (가)로부터 데이타 터미날 준비단자(DTR) 신호를 "0"으로 출력하여 포오트 A가 열려 컴퓨터로부터 데이타가 전송될 수 있게 해주고, 단계(250)에서 포오트 A와 출력 버퍼 카운트가 0인가를 확인하여 버퍼가 비어 있을때에는 다음일의 순서로 가고, 버퍼 카운트가 0이 아니고 내보낼 데이타가 있을때는 단계(260)에서 직렬 입출력장치 (가)의 데이타 세트 준비단자(DSR)신호를 확인하여 이 신호가 "로우"일 경우는 단계(270-280)에서 포오트 A를 통해 데이타를 컴퓨터로 전송하고, "하이"일 경우는 단계(300)으로 가 포오트 B의 출력버퍼를 확인하여 버퍼 카운트가 0일 경우는 시작단계로 돌아가고, 버퍼 카운트가 0이 아니고 내보낼 데이타가 있을 경우에는 단계(310)에서 클리어 단자(CTS)가 "로우"인가 확인하고, "로우"일 경우 단계(320)으로 가서 포오트의 전송이 끝났는가를 확인한 다음 단계(330)으로 가 포오트 B 출력 버퍼에서 데이타를 가져오고 난후 단계(340)에서 데이타 터미날 준비단자(DTR)의 신호를 "1"로 만들어 포오트 A를 단절시키고, 포오트 B를 열린 상태로 만든 다음, 단계(350)-(360)에서 포오트 B에 대한 전송속도를 맞추어 상기 포오트 B로 데이타를 전송한다.
이후 단계(370)에서, 포오트 B에서 전송이 끝날때까지 기다렸다가 데이타 전송이 완료되었다면 단계(380)으로 가 포오트 A에 대한 전송 속도를 맞춰주고, 그후 처음 시작단계로 다시 돌아온다.
위와 같은 절차를 계속 반복 시행하면 데이타 전송 또는 수신 시간이 데이타를 처리하는 시간보다 훨씬 길기때문에 아무런 무리없이 하나의 직력 입출력 장치로써 2개의 포오트를 구성할 수 있는 경제적 이점이 있다.

Claims (1)

  1. 직렬입출력장치 (가)를 이용하여 포오트(A, B)에 신호를 전송시키고자 한것에 있어서, 상기 입출력장치 (가)의 데이타 송신단자(TXD)는 OR게이트(G1, G2)의 일측입력에 접속하고, 데이타 터미날 준비단자(DTR)는 OR게이트(G1)의 타측입력과 포오트(A)에 접속된 낸드게이트(G4)와 상기 OR게이트(G2)의 타측입력에 접속된 인버터(N3)에 접속하여서 상기 OR게이트(G1, G2)의 출력이 낸드게이트(G3, G5)를 거쳐 상기 포오트(A, B)의 입력에 각각 연결되고, 상기 포오트 A, B에서 인버터(N1, N2, N4)를 각각 거쳐 입출력장치 (가)의 데이타 수신 단자(RXD)와 데이타 세트 준비단자(DSR)와 클리어단자(CTS)에 각각 연결하여서 된 것을 특징으로 하는 컴퓨터 터미널의 통신 포오트 확장회로.
KR2019850015522U 1985-11-25 1985-11-25 컴퓨터 터미널의 통신 포오트 확장회로 KR890002301Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850015522U KR890002301Y1 (ko) 1985-11-25 1985-11-25 컴퓨터 터미널의 통신 포오트 확장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850015522U KR890002301Y1 (ko) 1985-11-25 1985-11-25 컴퓨터 터미널의 통신 포오트 확장회로

Publications (2)

Publication Number Publication Date
KR870008832U KR870008832U (ko) 1987-06-13
KR890002301Y1 true KR890002301Y1 (ko) 1989-04-15

Family

ID=19246677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850015522U KR890002301Y1 (ko) 1985-11-25 1985-11-25 컴퓨터 터미널의 통신 포오트 확장회로

Country Status (1)

Country Link
KR (1) KR890002301Y1 (ko)

Also Published As

Publication number Publication date
KR870008832U (ko) 1987-06-13

Similar Documents

Publication Publication Date Title
US4542380A (en) Method and apparatus for graceful preemption on a digital communications link
US5371736A (en) Universal protocol programmable communications interface
US4642630A (en) Method and apparatus for bus contention resolution
CA1122296A (en) Digital data communications device with standard option connection
US5845085A (en) System for receiving a data stream of serialized data
EP0148178A1 (en) INTERFACE ARRANGEMENT FOR COMMUNICATION NETWORKS.
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
US5564061A (en) Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
KR960011968B1 (ko) 디지탈 트렁크 인터페이스 및 복수의 패킷 수신 방법
KR890002301Y1 (ko) 컴퓨터 터미널의 통신 포오트 확장회로
US5303261A (en) High-throughput pipelined communication channel for interruptible data transmission
WO1987003764A1 (en) Telephone line interface option module
US6885217B2 (en) Data transfer control circuitry including FIFO buffers
AU609791B2 (en) Improvements in or relating to data communication systems
US11630795B2 (en) RS-485 circuit and communication system
KR940006657Y1 (ko) 정보 송.수신 방법의 선택회로
JPH0313038A (ja) 非同期式シリアルデータ伝送装置
KR100208229B1 (ko) 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치
JPH06232879A (ja) トークン検出制御ネットワーク
KR880002131Y1 (ko) 컴퓨터용 결속 변환 제어장치
KR0148568B1 (ko) 데이타 처리장치
KR940004575B1 (ko) 보드간의 데이타 송수신 방법
JPS62123541A (ja) 受信デ−タバッファ制御方式
JPH02219161A (ja) 信号伝送方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19960116

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee