KR880002131Y1 - 컴퓨터용 결속 변환 제어장치 - Google Patents

컴퓨터용 결속 변환 제어장치 Download PDF

Info

Publication number
KR880002131Y1
KR880002131Y1 KR2019850006536U KR850006536U KR880002131Y1 KR 880002131 Y1 KR880002131 Y1 KR 880002131Y1 KR 2019850006536 U KR2019850006536 U KR 2019850006536U KR 850006536 U KR850006536 U KR 850006536U KR 880002131 Y1 KR880002131 Y1 KR 880002131Y1
Authority
KR
South Korea
Prior art keywords
data
input
output
line
terminal
Prior art date
Application number
KR2019850006536U
Other languages
English (en)
Other versions
KR860015251U (ko
Inventor
염상호
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850006536U priority Critical patent/KR880002131Y1/ko
Publication of KR860015251U publication Critical patent/KR860015251U/ko
Application granted granted Critical
Publication of KR880002131Y1 publication Critical patent/KR880002131Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

컴퓨터용 결속 변환 제어장치
제1도는 본 고안 장치의 회로도.
제2도는 본 고안 장치에 적용되는 제어방법을 도시한 도면.
제3도는 본 고안 장치의 실시 예시도.
제4도는 본 고안을 설명하기 위한 파형도.
본 고안은 컴퓨터 시스템의 결속 장치에 관한 것으로서, 미전자 공업협회 규정의 통신방식(RS 232)으로 주 컴퓨터를 접속하고 주컴퓨터의 데이타 터미널 접속방식은 다른 통신방식(RS 422)일때 주컴퓨터와 데이타 터미날의 결속(Handshaking)을 제어하기 위한 결속 제어장치에 관한 것이다.
일반적으로 주컴퓨터의 접속 사양과 데이타 터미날의 접속 사양은 동일하여야만 쌍방통신이 가능하게 되는 것이다.
그러나 컴퓨터의 접속과 데이타 터미날에 접속상태가 틀린 경우에는 결속방식도 상이할 것이므로 이를 조절하여 주기 위한 모듈 장치가 필요하게 되는데 종래의 모듈 장치로서는 원활한 결속변환이 전혀 불가능하였다. 더욱 구체적으로 설명하자면, 미전자 공업협회 규정방식(RS 232)의 표준 결속방법의 가장 큰 특징은 25개의 신호중 2개의 송수신 라인은 제외하고 몇개의 제어라인으로서 결속을 제어하는 것인데, 즉 송출준비(RTS), 송출소거(CTS), 데이타 중단 준비(DTR) 및 데이타 이송 검출(DCD)라인을 제어라인으로 하여 결속을 제어하고 있으나, 다른 방식(RS 422)에서는 25개의 규정된 핀수중 본래 데이타(A) 송출(SDA), 데이타(B) 송출(SDB), 데이타(A) 수신(RDA), 및 데이타(B) 수신(RDB)의 4개 데이타 라인만을 사용하므로 RS 232방식과 같은 제어라인으로서 제어는 불가능하고 다만 하나의 데이타 라인(XON/XOFF)으로서 제어를 하고 있다.
이러한 상태에서 원활한 통신을 하기 위하여서는 결속의 제어 및 변환(RS 232에서 RTS/CTS ←→RS 422에서XON/XOFF)이 필수적인 것이다.
본 고안은 이러한 종래의 단점을 없이하도록 주컴퓨터의 RS 232 RTS/CTS 결속제어를 데이타 터미날의 RS 422 XON/XOFF 제어로의 원활한 상호 변환을 하기 위한 결속 변환 제어장치를 제공하기 위한 것으로 이를 첨부된 도면을 참조하면서 상세히 설명하면 다음과 같다.
우선 제1도를 참조하면, 주컴퓨터(1)에서의 데이타 라인중 수신라인(RD) 데이타 중단준비(DTR), 송출준비(RTS)를 입력라인 버퍼(15)에 연결하고 송출소거(CTS), 데이타 이송검출(DCD)라인 및 송신라인(SD)을 출력라인 버퍼(15')에 연결하며 입력라인 버퍼(15)의 출력중 수신라인(RD)은 인터페이스 제어기(9)에 인가하고, 나머지 출력들은 AND게이트(21)를 통하여 중앙처리장치(3)의 인터럽트 입력단자에 연결하며, 또한 출력라인 버퍼(15')의 입력은 인터페이스 제어기(9)에 연결하고, 중앙처리장치(3)에서의 데치타 및 어드레스 버스로 구성된 시스템버스(13)는 디코더(11), 프로그램 메모리(5) 인터페이스 제어기(9. 9') 및 입출력버퍼(7)에 연결하며, 인터페이스 제어기(9')는 입출력라인 버퍼(17, 17')에 연결하되 입력라인 버퍼(17)에는 터미날(2)에서의 데이타(A) 수신 및 데이타(B) 수신라인(RDA, RDB)에 연결함과 동시에 출력라인 버퍼(17')는 데이타(A) 송신 및 데이타(B) 송신라인(SDA, SDB)들에 연결하여 된 것이다.
중앙처리장치(3)는 프로그램 메모리(5)에 기억되어 있는 마이크로 지시를 수신하여 명령을 해독하고 그에 따른 제어신호를 발생시키고 시스템 동작을 진행시킨다. 프로그램 메모리(5)는 본 장치의 구성목적인 호스트의 RS 232 RTS/CTS 제어와 터미날의 RS 422 XON/XOFF 제어로의 상호변환을 가능케하는 마이크로 프로그램을 내장하고 있다. 입출력 버퍼 RAM(7)은 호스트와 터미날로부터 입력되는 데이타를 일시 저장하는 역활을 담당하며, 인터페이스 제어기(9)는 입출력 라인 버퍼(라인 리시버/드라이버)와 중앙처리장치 사이의 입출력 데이타의 통로 역활 및 직렬 비동기/동기 2진 신호를 8비트를 병렬 데이타로 중앙처리장치(3)로 보내며 혹은 이와 반대의 기능을 수행한다.
디코더(11)는 각 소자의 인에이블/디세이블 및 어드레스 선택을 가능케 하고 시스템 버스(13)는 어드레스와 데이타의 전송 통로이다. RS 232용 쿼드(QUAD)입출력라인 버퍼(15, 15')는 통상라인 리시버와 라인 드라이버로 구분되는 차동증폭기의 작용으로서 약화된 신호를 +15V를 티티엘(TTL)레벨로 맞추거나 또는 +5V레벨을 +12V 레벨로 출력시킨다.
RS 422용 라인버퍼(17, 17')는 일반적으로 RS 422 방식에서 평형 복류 상호 접속 회로(BALANCED VOLTAGE INTERCHANGED CIRCUIT)라 불리우며, 하나의 전압레벨과 동시에 같은 데이타를 반전시켜 두 레벨로 전송 수신한다. 따라서 데이타 라인(SDA, SDB, RDA, RDB)은 네개를 이용한다.
입력 라인버퍼(17)에 입력된 두 레벨의 동일한 데이타(RDA, RDB)는 한개의 티티엘 레벨로 인터 페이스 제어기(9)로 출력되고 출력 데이타(SDA, SDB)는 출력 라인 버퍼(17')를 통해 두 레벨로 터미날에 전송된다.
본 장치의 전원장치(19)는 +12V, +15V를 공급한다. AND게이트(21)는 출력라인이 중앙처리장치(3)의 인터럽트 입력단자에 연결되어 주컴퓨터(1)의 제어신호(DTR 혹은 RTS)중 어느 하나의 신호만 로우로 떨어져도 인터럽트가 가능케하였다. 그림 제2(a)도는 정상적으로 상호 RS 232방식에서의 RTS/CTS 제어방식을 나타내며 제2(b)도는 상호 RS 422방식의 흐름 제어방식을 나타낸다. 여기서 보여주듯이 RS 232방식은 데이타 송수신 라인 2개를 제외하고 2-3개의 제어라인(RTS, CTS, DTR) 결속을 수행하나 RS 422는 제어라인이 없으므로 한 바이트 데이타로써 결속을 수행하는 점이 다름을 보여준다.
제3도는 개략적인 구성도로서 호스트 컴퓨터와 본 고안, 본 고안과 데이타 터미날과의 연결 구성을 보여줌과 동시에 호스트는 RS 232방식의 RTS/CTS 제어이고 데이타 터미날은 RS 422방식의 XON/XOFF 제어이므로 서로의 결속을 가능케 하기 위해 본 장치가 필요함을 알 수 있다.
다음에 본 장치의 결속을 제어하는 마이크로 프로그래밍의 주요 흐름은 그림 제4도에서와 같이 크게 두가지로 구분하여 데이타가 주컴퓨터(1)에서 터미날(2)로 또는 터미날(2)에서 주컴퓨터(1)로 이동됨을 기준으로 하는데 제4도의 타이밍 다이어그램과 함께 설명한다.
첫째 주컴퓨터(1)에서 터미날(2)로 데이타 전송시 주컴퓨터(1)는 DTR, RTS를 온시키고(그림 4도(1a))(제4도(1b)) 데이타 전송을 시작한다.
RS 232방식으로 전송된 데이타는 본 고안의 RS 232 입력라인 버퍼(15) 및 AND게이트(21)를 통해 중앙제어장치(3)로 입력되고 다시 입출력 버퍼(7)에 저장된 후 인터페이스 제어기(9)를 지나 RS 422 출력라인 버퍼(17)를 통과하여 RS 422 표준방식대로 출력되어 터미날(2)에 입력된다. (그림 제4도(1c)) 다량의 데이타를 수신한 터미날(2)은 시간(T3)후 자체내의 버퍼수용 능력의 한계점에 도달하면 XOFF 코드(DC3 : 13H : 00010011B)를 출력한다. (제4도(1d)) 한바이트의 제어바이트를 수신한 장치는 주컴퓨터(1)와의 결속을 처리하기 위한 서비스 루틴으로 점프하게 되는데 그 루틴의 수행으로 시간(T4)후 신호(DTR과 RTS 혹은 CTS)를 오프시킨다.
오프 신호를 수신한 주 컴퓨터는 시간(T5)후 데이타 전송을 중지하고 터미날(2)혹은 장치로부터의 행동을 기다린다. 이 시간 동안 터미날(2)은 수신했던 데이타를 처리하여 버퍼(7)가 비게되면 시간(T8)후 XON 코드(DC1 : 11H : 00010001B)를 출력하고 XON 코드를 수신한 장치는 XON 코드 처리 루틴으로 점프하여 시간(T6)후 DTR과 RTS를 다시 온시킨다.
DTR 과 연결된 주컴퓨터(1)의 CTS는 온신호를 수신하고 중지했던 데이타 전송을 시간(T7)후 재개한다.
둘째, 터미날(2)에서 주컴퓨터(1)로 데이타 전송시 첫째 경우의 데이타 흐름과 정반대이며 결속의 요점은 터미날(2)로부터 데이타를 수신하는 주컴퓨터(1)가 버퍼가 찼을때 RTS혹은 DTR을 오프시키면(제4도(2d))장치는 두개중 적어도 하나의 신호가 오프됨을 AND게이트(21)로써 체크하며 인터럽트를 발생시켜 프로그램 메모리(5)에 내장되어 있는 마이크로 인스트럭션의 인터럽트 서비스 루틴의 실행 순서에 따라 터미날(2)로 XOFF 코드를 출력시킨다. 이의 타이밍 다이어그램이 그림 제4도(2)에 표현되어 있다.
이와 같은 본 장치는 주컴퓨터(1)의 접속방식과 결속이 RS 232, RTS/CTS 제어이고 터미날(2)은 RS 422, XON/XOFF 제어일때 터미날(2)이 데이타 수신시 XOFF 코드를 발생시키고 이 코드를 받은 장치는 주컴퓨터(1)로 제어신호를 하이에서 로우로 떨어트림으로 주컴퓨터(1)는 제어신호가 다시 하이로 복귀 않는한 데이타 전송을 중지하도록 프로그램 메모리(5)내에 마이크로 인스트럭션의 실행 순서를 마이크로 프로그램밍화하여 내장하고 장치내의 이의 작용을 실행시키므로써 데이타 전송 수신에 있어서의 결속 변환제어를 원활히 수행할 수 있는 특징을 지닌 것이다.

Claims (1)

  1. 주컴퓨터(1)에서의 데이타 라인중 수신라인(RD) 데이타 중단준비(DTR), 송출준비(RTS)를 입력라인 버퍼(15)에 연결하고 송출소거(CTS), 데이타 이송검출(DCD)라인 및 송신라인(SD)을 출력라인버퍼(15')에 연결하며 입력라인버퍼(15)의 출력중 수신라인(RD)은 인터페이스 제어기(9)에 인가하고, 나머지 출력들은 AND게이트(21)를 통하여 중앙처리장치(3)의 인터럽트 입력단자에 연결하며, 또한 출력라인 버퍼(15')의 입력은 인터 페이스 제어기(9)에 연결하고, 중앙처리장치(3)에서의 데이타 및 어드레스버스로 구성된 시스템버스(13)는 디코더(11), 프로그램 메모리(5) 인터페이스 제어기(9. 9') 및 입출력 버퍼(7)에 연결하며 인터페이스 제어기(9')는 입출력라인 버퍼(17, 17')에 연결하되, 입력라인버퍼(17)에는 터미날(2)에서의 데이타(A) 수신 및 데이타(B) 수신라인(RDA, RDB)들에 연결함과 동시에 출력라인버퍼(17')는 데이타(A)송신 및 데이타(B) 송신라인(SDA, SDB)들에 연결하여 된 것을 특징으로 하는 컴퓨터용 결속변환 제어장치.
KR2019850006536U 1985-05-31 1985-05-31 컴퓨터용 결속 변환 제어장치 KR880002131Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850006536U KR880002131Y1 (ko) 1985-05-31 1985-05-31 컴퓨터용 결속 변환 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850006536U KR880002131Y1 (ko) 1985-05-31 1985-05-31 컴퓨터용 결속 변환 제어장치

Publications (2)

Publication Number Publication Date
KR860015251U KR860015251U (ko) 1986-12-30
KR880002131Y1 true KR880002131Y1 (ko) 1988-06-16

Family

ID=19242613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850006536U KR880002131Y1 (ko) 1985-05-31 1985-05-31 컴퓨터용 결속 변환 제어장치

Country Status (1)

Country Link
KR (1) KR880002131Y1 (ko)

Also Published As

Publication number Publication date
KR860015251U (ko) 1986-12-30

Similar Documents

Publication Publication Date Title
US4837487A (en) System for coupling a visual sensor processor and a robot controller
US7752342B2 (en) Interface integrated circuit device for a USB connection
EP2226729B1 (en) Card Identification System
EP0023568A2 (en) Data interface mechanism for interfacing bit-parallel data buses of different bit width
US5068785A (en) Bus control for small computer system interface with transfer indication preceding final word transfer and buffer empty indication preceding receipt acknowledgement
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
CA1290069C (en) Mode conversion of computer commands
EP0167454B1 (en) System for controlling transfer of commands between processors
EP0266790B1 (en) Serial bus interface capable of transferring data in different formats
CN114968365B (zh) 适配器寄存器单元及包含其的主机适配器电路
EP0678828B1 (en) Ic card reader/writer and its control method
EP0088617B1 (en) Bit-oriented line adapter system
KR880002131Y1 (ko) 컴퓨터용 결속 변환 제어장치
US6240520B1 (en) Power on/off control device for computer
KR0167644B1 (ko) 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템
AU609791B2 (en) Improvements in or relating to data communication systems
KR102153384B1 (ko) 호스트로부터 유에스비 장치의 전원을 온 또는 오프시키기 위한 전원 제어 장치 및 이의 작동 방법
JPH11316735A (ja) デ―タ伝送装置及びその方法
US6718512B2 (en) Dynamic parity inversion for I/O interconnects
EP0023266A2 (en) High performance I/O controller for transferring data between a host processor and multiple I/O units
JPS63146539A (ja) データ伝送装置
KR900005922B1 (ko) 프린터용 시리얼/패러렐 데이타 혼합사용 방법
KR890005225B1 (ko) 지역망(lan)통신의 콘트롤 회로
KR0174979B1 (ko) 상이한 중앙처리장치간의 인터페이스 기능을 갖는 시스템 및 그 제어방법
JPH0234518B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19920402

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee